JP4810710B2 - パルス幅変調回路およびスイッチングアンプ - Google Patents

Description

本発明は、パルス幅変調回路に関し、詳細には、無安定マルチバイブレータを備えるパルス幅変調回路に関する。

図７は従来のパルス幅変調回路５０を示す回路図である。パルス幅変調回路５０は、コンデンサＣ１、Ｃ２をトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２によって充電することにより、インバータ回路ＩＮＶ１、ＩＮＶ２からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。そして、トランジスタＱ１、Ｑ２に入力信号であるオーディオ信号ｉｎ＋、ｉｎ−をそれぞれ入力し、定電流ＩからのトランジスタＱ１、Ｑ２のコレクタ電流Ｉ１、Ｉ２の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力パルスのパルス幅を変調する。その結果、パルス幅変調回路５０は、インバータ回路ＩＮＶ１、ＩＮＶ２からそれぞれＰＷＭ（パルス幅変調）信号ＯＵＴ１、ＯＵＴ２を出力する。

パルス幅変調回路５０は、変調度（ハイレベル期間をＴ１、ローレベル期間をＴ２とした場合に、｜Ｔ１−Ｔ２｜／（Ｔ１＋Ｔ２）で表される）を上げるほどＰＷＭ信号の周波数が小さくなるという問題を有している。以下、詳細に説明する。コンデンサＣ１の充電時間（インバータ回路ＩＮＶ１から出力されるＰＷＭ信号のハイレベル期間を決定する時間）とコンデンサＣ２の充電時間（同ＰＷＭ信号のローレベル期間を決定する時間）とは、それぞれ電流Ｉ１と電流Ｉ２とに反比例する。すなわち、コンデンサＣ１、Ｃ２の容量をともにＣ、コンデンサＣ１、Ｃ２に充電される電圧をＶｃとすると、インバータ回路ＩＮＶ１から出力されるＰＷＭ信号のハイレベル期間Ｔ１はＴ１＝ＣＶｃ／Ｉ１で表され、ローレベル期間Ｔ２はＴ２＝ＣＶｃ／Ｉ２で表される。したがって、ＰＷＭ信号の周期Ｔは、Ｔ＝Ｔ１＋Ｔ２＝ＣＶｃ｛１／Ｉ１＋１／Ｉ２）｝で表される。

変調度を上げるためには電流Ｉ１およびＩ２の分配比を大きくとる必要があるので、電流Ｉ１またはＩ２を小さくなる。電流Ｉ１またはＩ２が小さくなると、上記式により、期間Ｔ１またはＴ２が大きくなり、その結果、ＰＷＭ信号の周期が大きくなり、周波数が低下する。このように、パルス幅変調回路５０は、入力信号の変化に応じてパルス幅が変化するが、入力信号に応じてパルス周期（周波数）も変化するという特性を有する。図８は、ＰＷＭ信号の変調度−周波数特性を示すグラフである。図８に示すとおり、ＰＷＭ信号は変調度を上げることによって周波数が低下する。

ＰＷＭ信号の周波数が変調度を上げることにより低下することにより、例えばパルス幅変調回路５０の後段に、ＬＰＦ（ローパスフィルタ）を接続する場合、パルス幅変調回路５０から出力されるＰＷＭ信号の周波数が低下すると、ＬＰＦによって遮断すべき高周波成分を除去できなくなるという問題が生じる。

この問題を解決するために、図９に示すように、コンデンサＣ１、Ｃ２に定電流回路７１、７２をそれぞれ接続したパルス幅変調回路７０が提案されている。パルス幅変調回路７０は、コンデンサＣ１、Ｃ２に定電流回路７１、７２から常に一定の電流を流しているので、電流Ｉ１、Ｉ２の一方が減少しても（または０になっても）、コンデンサＣ１、Ｃ２の充電時間が大きくならず、その結果、ＰＷＭ信号の周波数が低下することを防止できる。しかし、パルス幅変調回路７０は、入力信号と無関係な定電流をコンデンサＣ１、Ｃ２に常に流す必要があるので、当該電流が出力信号の波形に反映され、入力信号に対する出力信号の歪率（出力信号の入力信号（詳細には増幅率をかけたもの）に対する振幅の誤差をパーセントで表した値をいう）が悪化するという問題がある。図１０は、出力信号のピーク時の変調度（％）と、歪率（％）との関係を表したシミュレーション結果である。実線は図９に示すパルス幅変調回路７０について、破線は図７に示すパルス幅変調回路５０について表す。パルス幅変調回路は、一般的に、破線に示す通りピーク時の変調度を上げることにより歪率が悪化する特性を有する。しかし、図９に示すパルス幅変調回路７０は、定電流回路７１、７２によってコンデンサＣ１、Ｃ２に入力信号と無関係な電流を常に流しているので、歪率がさらに悪化していることが分かる。実際に使用される変調度に低い領域で歪率が悪化するのは、特に問題になる。
特開２００４−３２０１８２号 特開２００２−１２４８５９号

本発明の目的は歪率を悪化させることなく、ＰＷＭ信号の周波数の最小値を制限するパルス幅変調回路を提供することである。

本発明の好ましい実施形態によるパルス幅変調回路は、第１の電流と第２の電流とによりコンデンサが充電されて、第１の出力素子および第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１の電流および該第２の電流による充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と、該第２の出力素子が一方のレベルを出力してから所定時間経過後に該第１の出力素子に強制的に該一方のレベルを出力させ、該第１の出力素子が該一方のレベルを出力してから所定時間経過後に該第２の出力素子に強制的に該一方のレベルを出力させるレベル制御手段とを備える。

本発明の別の好ましい実施形態によるパルス幅変調回路は、第１の電流により充電される第１のコンデンサ、第２の電流により充電される第２のコンデンサ、該第１のコンデンサに接続された第１入力と、第２入力とを有し、ハイレベルおよびローレベルの２つのレベルを有するパルスを出力する第１の出力素子、および該第２のコンデンサに接続された第１入力と、第２入力とを有し、ハイレベルおよびローレベルの２つのレベルを有するパルスを出力する第２の出力素子を有するパルス発生手段と；入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１のコンデンサの充電時間および該第２のコンデンサの充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と；該第２の出力素子が一方のレベルを出力してから所定時間経過後に該第１の出力素子に該一方のレベルを出力させ、該第１の出力素子が一方のレベルを出力してから所定時間経過後に該第２の出力素子に該一方のレベルを出力させるレベル制御手段と；を備える。

好ましくは、上記レベル制御手段は、上記第１の出力素子が上記一方のレベルを出力してから所定時間経過後に、上記第２の出力素子の第２入力に他方のレベルを供給し、該第２の出力素子が該一方のレベルを出力してから所定時間経過後に、該第１の出力素子の第２入力に該他方のレベルを供給する。

好ましくは、上記レベル制御手段は、上記第２の出力素子からのパルスが入力され、該第２の出力素子からのパルスの立下りまたは立上りから所定時間経過後に、上記第１の出力素子の第２入力に上記他方のレベルを供給する第１の単安定マルチバイブレータと、上記第１の出力素子からのパルスが入力され、該第１の出力素子からのパルスの立下りまたは立上りから所定時間経過後に、上記第２の出力素子の第２入力に該他方のレベルを供給する第２の単安定マルチバイブレータとを有する。

好ましくは、上記レベル制御手段は、上記第１の単安定マルチバイブレータに接続され、該第１の単安定マルチバイブレータが該他方のレベルを供給する上記所定時間を決定する第１の時定数回路と、上記第２の単安定マルチバイブレータに接続され、該第２の単安定マルチバイブレータが該他方のレベルを供給する上記所定時間を決定する第２の時定数回路とをさらに有する。

好ましくは、上記レベル制御手段は、上記第１の出力素子からの他方のレベルの出力によって充電され、上記所定時間経過後に該第１の出力素子の第２入力に該他方のレベルを供給し、かつ、該第１の出力素子からの一方のレベルの出力によって放電され、該第１の出力素子の第２入力に該一方のレベルを供給する第１の時定数回路と、該第２の出力素子からの他方のレベルの出力によって充電され、該所定時間経過後に該第２の出力素子の第２入力に該他方のレベルを供給し、かつ、該第２の出力素子からの一方のレベルの出力によって放電され、該第２の出力素子の第２入力に該一方のレベルを供給する第２の時定数回路とを有する。

好ましくは、上記第１の時定数回路は、上記第１の出力素子の出力とその第２入力との間に接続された第１抵抗と、該第１の出力素子の第２入力および該第１抵抗に接続された第１コンデンサとを有する。上記第２の時定数回路は、上記第２の出力素子の出力とその第２入力との間に接続された第２抵抗と、該第２の出力素子の第２入力および該第２抵抗に接続された第２コンデンサとを有する。

好ましくは、上記第１の出力素子および上記第２の出力素子がＮＯＲ回路である。

好ましくは、上記一方のレベルはローレベルであり、上記他方のレベルはハイレベルである。

本発明の好ましい実施形態によるスイッチングアンプは、上記のパルス幅変調回路と、上記第１の出力素子からのパルスに応答してオン状態またはオフ状態になる第１のスイッチ素子と、上記第２の出力素子からのパルスに応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路とを備える。

レベル制御手段は、第２の出力素子（第１の出力素子）が一方のレベル（例えば、ローレベル）を出力してから所定時間経過後に、第１の出力素子（第２の出力素子）から強制的にローレベルを出力させる。従って、第１の出力素子（第２の出力素子）の第１入力に接続されている第１のコンデンサ（第２のコンデンサ）の充電時間が非常に長い場合であっても、第１の出力素子（第２の出力素子）は所定時間経過後に出力をハイレベルからローレベルに反転することができる。その結果、第１の出力素子（第２の出力素子）からのＰＷＭ信号の周波数の低下を所定の周波数までに制限することができ、後段に接続されるＬＰＦにおいて十分に高周波成分を除去することができる。さらに、ＰＷＭ信号の周波数低下を抑制するために従来のように第１、第２のコンデンサに入力信号と無関係な電流を流していないので、出力信号の歪率が悪化することを防止できる。

以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。まず、図１を参照して、本発明のパルス幅変調回路２０が適用されるスイッチングアンプの概略構成を説明する。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３および負帰還回路１４を備える。

パルス幅変調回路２０は、入力信号をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。

スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路１２は、スイッチ素子（例えば、ＭＯＳＦＥＴ）１５、１６を有する。

ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。負帰還回路１４は、スイッチング出力回路１２の出力端とパルス幅変調回路２０の反転入力との間に接続され、スイッチング出力回路１２の出力に含まれる信号の歪み成分を低減する。

図２は、パルス幅変調回路２０の概略構成を説明する回路図である。パルス幅変調回路２０は、パルス発生手段２１、変調手段２２、およびレベル制御手段２３を備える。パルス発生手段２１および変調手段２２は、無安定マルチバイブレータを使用したＰＷＭ回路を構成する。

パルス発生手段２１は、後述する第１の電流Ｉ１および第２の電流Ｉ２により、コンデンサＣ１、Ｃ２に電荷を充電し、第１の出力素子および第２の出力素子からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。第１の出力素子、第２の出力素子は、本例では、ＮＯＲ回路Ｎ１、Ｎ２である。パルス発生手段２１は、ＮＯＲ回路Ｎ１、Ｎ２、コンデンサＣ１、Ｃ２、ダイオードＤ１、Ｄ２を含み、コンデンサＣ１、Ｃ２の充電時間に対応した幅のパルスを出力する。ＮＯＲ回路Ｎ１、Ｎ２は、出力パルスのハイレベルに略対応する電源ＶＢおよびローレベルに略対応する電源（または接地電位）ＶＣに接続されている。

ＮＯＲ回路Ｎ１は第１入力ｉｎ１、第２入力ｉｎ２を有し、ＮＯＲ回路Ｎ２は第１入力ｉｎ３、第２入力ｉｎ４を有する。ＮＯＲ回路Ｎ１の第１入力ｉｎ１は、後述のトランジスタＱ１のコレクタに接続され、かつ、コンデンサＣ１を介してＮＯＲ回路Ｎ２の出力に接続されている。ＮＯＲ回路Ｎ１の第２入力ｉｎ２は、後述する単安定マルチバイブレータ２４の（−）Ｑ端子に接続されている。ＮＯＲ回路Ｎ２の第１入力ｉｎ３は、後述するトランジスタＱ２のコレクタに接続され、かつ、コンデンサＣ２を介してＮＯＲ回路Ｎ１の出力に接続されている。ＮＯＲ回路Ｎ２の第２入力ｉｎ４は、後述する単安定マルチバイブレータ２５の（−）Ｑ端子に接続されている。ＮＯＲ回路Ｎ１、Ｎ２は、第２入力ｉｎ２、ｉｎ４に通常ローレベルの信号が入力されており、第１入力ｉｎ１、ｉｎ３に入力されるレベルに基づいて、ハイレベルまたはローレベルを出力する。

変調手段２２は、入力信号（例えば、オーディオ信号）ｉｎ＋、ｉｎ−に基づいて第１の電流Ｉ１と第２電流Ｉ２との分配比を制御することにより、ＮＯＲ回路Ｎ１、Ｎ２の出力パルスのパルス幅を変化させる。変調手段２２は、定電流回路２６、トランジスタＱ１、Ｑ２、抵抗Ｒ１、Ｒ２、Ｒ８、Ｒ９を有する。定電流回路２６は、電源ＶＡに接続され、定電流Ｉを発生させる。第１の電流Ｉ１はトランジスタＱ１のコレクタ電流であり、第２の電流Ｉ２はトランジスタＱ２のコレクタ電流であり、第１の電流Ｉ１と第２の電流Ｉ２との和は、定電流回路２６で発生される定電流Ｉに等しい。すなわち、第１の電流Ｉ１と第２の電流Ｉ２とは、定電流Ｉから分配されている。トランジスタＱ１、Ｑ２のベースに入力信号ｉｎ＋、ｉｎ−がそれぞれ与えられることにより、第１の電流Ｉ１と第２電流Ｉ２との分配比が制御される。その結果、コンデンサＣ１およびＣ２の充電時間が制御され、ＮＯＲ回路Ｎ１、Ｎ２の出力パルスのパルス幅を変化させることができる。

レベル制御手段２３は、ＮＯＲ回路Ｎ１、Ｎ２から出力されるＰＷＭ信号のハイレベル（またはローレベル）期間の最大値を所定期間に制限することにより、ＮＯＲ回路Ｎ１、Ｎ２から出力されるＰＷＭ信号の周波数が低下することを防止するものである。

つまり、レベル制御手段２３は、ＮＯＲ回路Ｎ１がローレベルを出力してから所定時間経過後にＮＯＲ回路Ｎ２から強制的にローレベルを出力させる。具体的には、レベル制御手段２３は、ＮＯＲ回路Ｎ１がローレベルを出力してから所定時間経過後に、ＮＯＲ回路Ｎ２の第２入力ｉｎ４にハイレベルを供給する。ＮＯＲ回路Ｎ２は、第２入力ｉｎ４にハイレベルが供給されることにより、第１入力ｉｎ３のレベルに関係なく、ローレベルを出力する。その結果、第２の電流Ｉ２が非常に小さくなってコンデンサＣ２の充電時間が非常に長い場合であっても、ＮＯＲ回路Ｎ２は所定時間経過後に必ずハイレベルからローレベルに出力を反転させることができる。

同様に、レベル制御手段２３は、ＮＯＲ回路Ｎ２がローレベルを出力してから所定時間経過後にＮＯＲ回路Ｎ１から強制的にローレベルを出力させる。具体的には、レベル制御手段２３は、所定時間経過後に、ＮＯＲ回路Ｎ１の第２入力ｉｎ２にハイレベルを供給する。ＮＯＲ回路Ｎ１は、第２入力ｉｎ２にハイレベルが供給されると、第１入力ｉｎ１のレベルに関係なく、ローレベルを出力する。その結果、第１の電流Ｉ１が非常に小さくなってコンデンサＣ１の充電時間が非常に長い場合であっても、ＮＯＲ回路Ｎ１は所定時間経過後に必ずハイレベルからローレベルに出力を反転させることができる。従って、レベル制御手段２３は、ＮＯＲ回路Ｎ１、Ｎ２から強制的にローレベルを出力させることにより、ＰＷＭ信号の周波数が低下することを防止する。

レベル制御手段２３は、単安定マルチバイブレータ２４、２５および時定数回路２７、２８を有する。単安定マルチバイブレータ２４、２５はトリガ（本例では、ＮＯＲ回路Ｎ１、Ｎ２の出力パルスの立ち下がり）に応答して、所定時間後に一定期間のパルス（ハイレベル）を出力する回路であり、図２ではＩＣによって構成されている。また、ＮＯＲ回路Ｎ１、Ｎ２の出力パルスの立ち上がりに応答するものであってもよい。

単安定マルチバイブレータ２４は、（−）Ａ端子がＮＯＲ回路Ｎ２の出力に接続され、Ｂ端子およびＣＬＲ端子が電源ＶＤ１に接続され、（−）Ｑ端子がＮＯＲ回路Ｎ１の第２入力ｉｎ２に接続されている。時定数回路２７は単安定マルチバイブレータ２４が（−Ａ）端子にトリガが入力されてから（−）Ｑ端子からハイレベルを出力するまでの所定時間を計時するためのものであり、抵抗Ｒ３およびコンデンサＣ３を有する。コンデンサＣ３は、一端が抵抗３を介して電源ＶＤ１に接続され、かつ、単安定マルチバイブレータ２４のＲ／Ｃ端子に接続され、他端が単安定マルチバイブレータ２４のＣ端子に接続され、かつ、接地されている。単安定マルチバイブレータ２４は、Ｒ／Ｃ端子−Ｃ端子間電圧（コンデンサＣ３の充電電圧）が所定電圧になったときに、（−）Ｑ端子からハイレベルを出力する。ここで、所定時間は、抵抗Ｒ３、コンデンサＣ３によって決定される時定数であり、ＮＯＲ回路Ｎ１から出力されるＰＷＭ信号のハイレベル期間の最大値（変調度の最大値、周波数の最小値）を決定するものである。

単安定マルチバイブレータ２５は、（−）Ａ端子がＮＯＲ回路Ｎ１の出力に接続され、Ｂ端子およびＣＬＲ端子が電源ＶＤ２に接続され、（−）Ｑ端子がＮＯＲ回路Ｎ２の第２入力ｉｎ４に接続されている。時定数回路２８は単安定マルチバイブレータ２５が（−Ａ）端子にトリガが入力されてから（−）Ｑ端子からハイレベルを出力開始するまでの所定時間を計時するものであり、抵抗Ｒ４およびコンデンサＣ４を有する。コンデンサＣ４は、一端が抵抗４を介して電源ＶＤ２に接続され、かつ、単安定マルチバイブレータ２５のＲ／Ｃ端子に接続され、他端が単安定マルチバイブレータ２５のＣ端子に接続され、かつ、接地されている。単安定マルチバイブレータ２５は、Ｒ／Ｃ端子−Ｃ端子間電圧（コンデンサＣ４の充電電圧）が所定電圧になったときに、（−）Ｑ端子からハイレベルを出力する。ここで、所定時間は、抵抗Ｒ４、コンデンサＣ４によって決定される時定数であり、ＮＯＲ回路Ｎ２から出力されるＰＷＭ信号のハイレベル期間の最大値（変調度の最大値、周波数の最小値）を決定するものである。

以上の構成を有するパルス幅変調回路２０について、図３を参照してその動作を説明する。図３の各波形は、図２の各点の波形に対応している。なお、本例ではコンデンサＣ１に着目して説明するが、コンデンサＣ２についても同様である。まず、コンデンサＣ１の充電時間が、単安定マルチバイブレータ２４が（−）Ｑ端子からハイレベルを出力するまでの所定時間よりも短い場合について、時刻ｔ１〜ｔ３を参照して説明する。時刻ｔ１はＮＯＲ回路Ｎ１の出力（Ｂ点）がハイレベル、ＮＯＲ回路Ｎ２の出力（Ｄ点）がローレベルにそれぞれ反転した瞬間である。

時刻ｔ１において、単安定マルチバイブレータ２４は、（−）Ａ端子に入力されるパルスがローレベルに反転すると、コンデンサＣ３の充電電圧を瞬時に放電し、（−）Ｑ端子からローレベルを出力する（Ｆ点）。そのため、ＮＯＲ回路Ｎ１の第２入力ｉｎ２（Ｆ点）は、時刻ｔ１からコンデンサＣ３の充電電圧が所定電圧に達する時刻ｔ３までローレベルになっている。コンデンサＣ３が放電されると、電源ＶＤ１から抵抗Ｒ３を介してコンデンサＣ３に電流が流れ、コンデンサＣ３を充電する。

ここで、第１の電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、Ａ点の電位は徐々に上昇していく（ｔ１〜ｔ２）。ｔ２において、ＮＯＲ回路Ｎ１の第１入力ｉｎ１（Ａ点）が閾値（図３の破線で示す）になると、ＮＯＲ回路Ｎ１の出力（Ｂ点）がローレベルに反転する。ＮＯＲ回路Ｎ１の出力がローレベルになると、コンデンサＣ２を介してＮＯＲ回路Ｎ１の出力に接続されているＮＯＲ回路Ｎ２の第１入力ｉｎ３（Ｃ点）がローレベルになり、ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転する。ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転すると、ＮＯＲ回路Ｎ１の第１入力（Ａ点）が瞬時に閾値からハイレベルになる。この後、第２の電流Ｉ２によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる（ｔ２〜ｔ４）。

時刻ｔ３になると、コンデンサＣ３の充電電圧が所定電圧に達するので、単安定マルチバイブレータ２４は（−）Ｑ端子からハイレベルを出力し、ＮＯＲ回路Ｎ１の第２入力ｉｎ２（Ｆ点）がハイレベルになる。しかし、既に時刻ｔ２でＮＯＲ回路Ｎ１は、第１入力ｉｎ１がハイレベルになっており、その結果ローレベルを出力しているので、時刻ｔ３においてＮＯＲ回路Ｎ１の第２入力ｉｎ２がハイレベルになっても、ＮＯＲ回路Ｎ１の出力（Ｂ点）に影響を与えることはない。

さらに、時刻ｔ２で、ＮＯＲ回路Ｎ１の出力（Ｂ点）がローレベルに反転することにより、単安定マルチバイブレータ２５は、（−）Ｑ端子からローレベルを出力し（Ｅ点）、かつ、コンデンサＣ４を瞬時に放電する。その後、時刻ｔ５において、コンデンサＣ４の充電電圧が所定電圧になると、単安定マルチバイブレータ２５は、（−）Ｑ端子からハイレベルを出力する。

次に、コンデンサＣ１の充電時間が、単安定マルチバイブレータ２４がハイレベルを出力するまでの所定時間よりも長く、単安定マルチバイブレータ２４が強制的にＮＯＲ回路Ｎ１にローレベルを出力させる場合を、時刻ｔ６〜ｔ８を参照して説明する。時刻ｔ６はＮＯＲ回路Ｎ１の出力（Ｂ点）がハイレベル、ＮＯＲ回路Ｎ２の出力（Ｄ点）がローレベルにそれぞれ反転した瞬間である。

時刻ｔ６において、単安定マルチバイブレータ２４は、（−）Ａ端子に入力されるパルスがローレベルに反転すると、コンデンサＣ３の充電電圧を瞬時に放電し、（−）Ｑ端子からローレベルの信号を出力する（Ｆ点）。そのため、ＮＯＲ回路Ｎ１の第２入力ｉｎ２は、時刻ｔ６からコンデンサＣ３の充電電圧が所定電圧に達する時刻ｔ７までローレベルになっている。コンデンサＣ３が放電されると、電源ＶＤ１から抵抗Ｒ３を介してコンデンサＣ３に電流が流れ、コンデンサＣ３を充電する。なお、ｔ６〜ｔ７の期間は、ｔ１〜ｔ３の期間に等しい。

ここで、第１の電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、Ａ点の電位は徐々に上昇していく（ｔ６〜ｔ７）。ｔ７において、ＮＯＲ回路Ｎ１の第１入力ｉｎ１（Ａ点）は、電流Ｉ１が小さくコンデンサの充電時間が長いので、未だ閾値に達していない。しかし、ｔ７において、コンデンサＣ３の充電電圧が所定電圧に達するので、単安定マルチバイブレータ２４は（−）Ｑ端子からハイレベルを出力し、ＮＯＲ回路Ｎ１の第２入力ｉｎ２（Ｆ点）がハイレベルになる。その結果、ＮＯＲ回路Ｎ１は、第１入力ｉｎ１が閾値に達していないにもかかわらず、第２入力ｉｎ２がハイレベルになることにより、ローレベルを出力する（Ｂ点）。

ＮＯＲ回路Ｎ１の出力がローレベルになると、コンデンサＣ２を介してＮＯＲ回路Ｎ１の出力に接続されているＮＯＲ回路Ｎ２の第２入力ｉｎ３（Ｃ点）がローレベルになり、ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転する。ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転すると、ＮＯＲ回路Ｎ１の第１入力（Ａ点）が瞬時にハイレベルになる。この後、第２の電流Ｉ２によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる（ｔ７〜ｔ８）。

また、時刻ｔ７で、ＮＯＲ回路Ｎ１の出力（Ｂ点）がローレベルに反転することにより、単安定マルチバイブレータ２５は、（−）Ｑ端子からローレベルを出力し、かつ、コンデンサＣ４を瞬時に放電する。その後、時刻ｔ９において、コンデンサＣ４の充電電圧が所定電圧になると、単安定マルチバイブレータ２５は、（−）Ｑ端子からハイレベルを出力する。しかし、この場合、コンデンサＣ２の充電時間（ｔ８）が、コンデンサＣ４の充電電圧が所定電圧に達する時間（ｔ９）よりも短いので、単安定マルチバイブレータ２５の（−）Ｑ点端子が、ハイレベルを出力する前に、ＮＯＲ回路Ｎ２は、第１入力ｉｎ３が閾値電圧に達しローレベルを出力する。

以上のように、変調度が大きく、一方のコンデンサの充電時間が非常に長くなり、ＮＯＲ回路Ｎ１、Ｎ２の第１入力ｉｎ１、ｉｎ３が閾値に達する時間が長い場合には、単安定マルチバイブレータ２４、２５がハイレベルをＮＯＲ回路Ｎ１、Ｎ２の第２入力ｉｎ２、ｉｎ４に供給することにより、ＮＯＲ回路Ｎ１、Ｎ２に強制的にローレベルを出力させることができる。その結果、ＮＯＲ回路Ｎ１、Ｎ２から出力されるＰＷＭ信号の周波数が決められた値よりも低下することを防止できる。

次に、本実施形態の効果について図４を参照して説明する。図４は、スイッチングアンプの出力電圧のピーク時における変調度（％）と、歪率（％）との関係を示すシミュレーション結果のグラフであり、実線は図２のパルス幅変調回路２０について、破線は従来の図９のパルス幅変調回路について示す。図８は、変調度と周波数との関係を示す図である。本例では、変調度が約５０％までの歪率が、図７に示す周波数の低下を抑制しないパルス幅変調回路５０の歪率と同じであり、歪率が悪化しないことが分かる。図９のパルス幅変調回路７０のように入力信号に無関係な電流によりコンデンサＣ１、Ｃ２を充電しないからである。そして、変調度が約５０％付近で、強制的にＰＷＭ信号のハイレベル、ローレベルの期間を制限しているので、歪率が急激に悪化し、出力電圧のピーク電圧がクリップすることがわかる。しかし、変調度５０％以上の領域は使用しないので歪率が悪化しても問題にならない。５０％という変調度は、時定数回路２４、２５によって決定されるものである。変調度を５０％までしか上げないことにより、図８に示すとおり、ＰＷＭ信号の周波数は２５０、０００Ｈｚまでしか低下しないので、後段のＬＰＦで十分に高周波成分を除去することができる。

次に、本発明の別の好ましい実施形態によるパルス幅変調回路を図５および図６を参照して説明する。図５は、本実施形態のパルス幅変調回路３０の概略構成を説明する回路図である。本実施形態では、レベル制御手段２３が、図２の単安定マルチバイブレータの代わりに、抵抗Ｒ１０およびコンデンサＣ１０を含む時定数回路３１と、抵抗Ｒ１２およびコンデンサＣ１１を含む時定数回路３２とを有する。

時定数回路３１は、ＮＯＲ回路Ｎ２がローレベルを出力開始する（すなわち、ＮＯＲ回路Ｎ１がハイレベルを出力開始する）と、ＮＯＲ回路Ｎ１からのハイレベルによってコンデンサＣ１０が徐々に充電されて、所定時間経過後に、ＮＯＲ回路Ｎ１の第２入力ｉｎ２に供給される電圧（コンデンサＣ１０の充電電圧）がハイレベルになる。所定時間は、抵抗Ｒ１０およびコンデンサＣ１０の時定数によって決定される。また、時定数回路３１は、ＮＯＲ回路Ｎ１からローレベルが出力されると、コンデンサＣ１０の充電電圧が放電され、ＮＯＲ回路Ｎ１の第２入力ｉｎ２に供給される電圧はローレベルになる。

コンデンサＣ１０の一端は抵抗Ｒ１０の一端およびＮＯＲ回路Ｎ１の第２入力ｉｎ２に接続され、その他端は電源ＶＣに接続されている。抵抗Ｒ１０の他端はＮＯＲ回路Ｎ１の出力に接続されている。また、抵抗Ｒ１０の両端にはコンデンサＣ１０の充電電圧を放電するための抵抗Ｒ１１およびダイオードＤ１０が接続されている。

時定数回路３２は、ＮＯＲ回路Ｎ１がローレベルを出力開始する（すなわち、ＮＯＲ回路Ｎ２がハイレベルを出力開始する）と、ＮＯＲ回路Ｎ２からのハイレベルによってコンデンサＣ１１が徐々に充電されて、所定時間経過後に、ＮＯＲ回路Ｎ２の第２入力ｉｎ２に供給される電圧（コンデンサＣ１１の充電電圧）がハイレベルになる。所定時間は、抵抗Ｒ１２およびコンデンサＣ１１の時定数によって決定される。また、時定数回路３２は、ＮＯＲ回路Ｎ２からローレベルが出力されると、コンデンサＣ１１の充電電圧が放電され、ＮＯＲ回路Ｎ２の第２入力ｉｎ２に供給される電圧はローレベルになる。

コンデンサＣ１１の一端は抵抗Ｒ１２の一端およびＮＯＲ回路Ｎ２の第２入力ｉｎ４に接続され、その他端は電源ＶＣに接続されている。抵抗Ｒ１２の他端はＮＯＲ回路Ｎ２の出力に接続されている。また、抵抗Ｒ１２の両端にはコンデンサＣ１１の充電電圧を放電するための抵抗Ｒ１３およびダイオードＤ１１が接続されている。

図６を参照して、パルス幅変調回路３０の動作を説明する。本例ではコンデンサＣ１に着目して説明するが、コンデンサＣ２についても同様である。まず、コンデンサＣ１の充電電圧がＮＯＲ回路Ｎ１の第１入力ｉｎ１の閾値を越えるまでの時間が、コンデンサＣ１０の充電電圧がＮＯＲ回路Ｎ１の第２入力ｉｎ２の閾値を越えるまでの所定時間よりも短い場合について、時刻ｔ１〜ｔ２を参照して説明する。時刻ｔ１はＮＯＲ回路Ｎ１の出力（Ｂ点）がハイレベル、ＮＯＲ回路Ｎ２の出力（Ｄ点）がローレベルにそれぞれ反転した瞬間である。

時刻ｔ１において、ＮＯＲ回路Ｎ１がハイレベルを出力しているので、ＮＯＲ回路Ｎ１の出力から抵抗Ｒ１０を介してコンデンサＣ１０に電流が流れ、コンデンサＣ１０は充電され、Ｅ点の電位が徐々に上昇する（Ｅ点）。

ここで、第１の電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、Ａ点の電位は徐々に上昇していく（ｔ１〜ｔ２）。ｔ２において、ＮＯＲ回路Ｎ１の第１入力ｉｎ１（Ａ点）が閾値（図３の破線で示す）になると、ＮＯＲ回路Ｎ１の出力（Ｂ点）がローレベルに反転する。ＮＯＲ回路Ｎ１の出力がローレベルになると、コンデンサＣ２を介してＮＯＲ回路Ｎ１の出力に接続されているＮＯＲ回路Ｎ２の第１入力ｉｎ３（Ｃ点）がローレベルになり、ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転する。ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転すると、ＮＯＲ回路Ｎ１の第１入力（Ａ点）が瞬時に閾値からハイレベルになる。

また、時刻ｔ２において、コンデンサＣ１０の充電電圧（Ｅ点電圧）はＮＯＲ回路Ｎ１の閾値に達していないが、ＮＯＲ回路Ｎ１の出力がローレベルに反転することにより、抵抗Ｒ１１、ダイオードＤ１０およびＮＯＲ回路Ｎ１を介して電源ＶＣに電流が流れ、放電される。そのため、Ｅ点電圧は時刻ｔ２にローレベルにリセットされる。なお、コンデンサＣ１０の電圧が放電される時間は実際には抵抗Ｒ１１およびダイオードＤ１０によって時刻ｔ２よりも若干遅れる。

次に、コンデンサＣ１の充電電圧がＮＯＲ回路Ｎ１の閾値を越えるまでの時間が、コンデンサＣ１０の充電電圧がＮＯＲ回路Ｎ１の閾値を越えるまでの所定時間よりも長い場合について、時刻ｔ３〜ｔ４を参照して説明する。時刻ｔ３はＮＯＲ回路Ｎ１の出力（Ｂ点）がハイレベル、ＮＯＲ回路Ｎ２の出力（Ｄ点）がローレベルにそれぞれ反転した瞬間である。

時刻ｔ３において、ＮＯＲ回路Ｎ１がハイレベルを出力するので、ＮＯＲ回路Ｎ２の出力から抵抗Ｒ１０を介してコンデンサＣ１０に電流が流れ、コンデンサＣ１０は充電され、Ｅ点の電位が徐々に上昇する（Ｅ点）。

ここで、第１の電流Ｉ１はコンデンサＣ１へと流れ、コンデンサＣ１を充電する。コンデンサＣ１が充電されることにより、Ａ点の電位は徐々に上昇していく（ｔ３〜ｔ４）。ｔ４において、ＮＯＲ回路Ｎ１の第１入力ｉｎ１（Ａ点）は、電流Ｉ１が小さくコンデンサＣ１の充電時間が長いので、未だ閾値に達していない。しかし、ｔ４において、コンデンサＣ１０の充電電圧（Ｅ点電圧）がＮＯＲ回路Ｎ１の閾値に達し、すなわち、ＮＯＲ回路Ｎ１の第２入力ｉｎ２にハイレベルが供給されることになる。その結果、ＮＯＲ回路Ｎ１は、第１入力ｉｎ１が閾値に達していないにもかかわらず、ローレベルを出力する（Ｂ点）。

ＮＯＲ回路Ｎ１の出力がローレベルになると、コンデンサＣ２を介してＮＯＲ回路Ｎ１の出力に接続されているＮＯＲ回路Ｎ２の第２入力ｉｎ３（Ｃ点）がローレベルになり、ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転する。ＮＯＲ回路Ｎ２の出力（Ｄ点）がハイレベルに反転すると、ＮＯＲ回路Ｎ１の第１入力（Ａ点）が瞬時にハイレベルになる。

また、時刻ｔ４において、コンデンサＣ１０の充電電圧（Ｅ点電圧）は、ＮＯＲ回路Ｎ１の出力がローレベルに反転することにより、コンデンサＣ１０から抵抗Ｒ１１、ダイオードＤ１０およびＮＯＲ回路Ｎ１を介して電源ＶＣに電流が流れて、放電される。そのため、Ｅ点電圧は時刻ｔ４にローレベルにリセットされる。

以上のように、変調度が大きく、一方のコンデンサの充電時間が非常に長くなり、ＮＯＲ回路Ｎ１、Ｎ２の第１入力ｉｎ１、ｉｎ３が閾値に達する時間が長い場合には、ＮＯＲ回路Ｎ１、Ｎ２の第２入力に接続されたコンデンサの充電電圧がハイレベルになることにより、ＮＯＲ回路Ｎ１、Ｎ２に強制的にローレベルを出力させることができる。その結果、ＮＯＲ回路Ｎ１、Ｎ２から出力されるＰＷＭ信号の周波数が決められた値よりも低下することを防止できる。本実施形態では、前の実施形態のように単安定マルチバイブレータを使用する必要がないので、回路構成を簡略化することができる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、第１の出力素子（第２の出力素子）の出力の立ち上がりに応答して、立ち上がりから所定時間経過後に第２の出力素子（第１の出力素子）から強制的にハイレベルを出力させるようにしてもよい。

本発明は、例えばオーディオ用のスイッチングアンプに用いられるパルス幅変調回路として特に好適に採用され得る。

本発明の好ましい実施形態によるスイッチングアンプを示す概略ブロック図である。 本発明の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。 図２のパルス幅変調回路の動作を示すタイムチャートである。 図２の回路における変調度−歪率特性を示すグラフである。 本発明の別の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。 図５のパルス幅変調回路の動作を示すタイムチャートである。 従来のパルス幅変調回路を示す概略回路図である。 ＰＷＭ信号の変調度−周波数特性を示すグラフである。 従来の別のパルス幅変調回路を示す概略回路図である。 図９の回路における変調度−歪率特性を示すグラフである。

符号の説明

２０ パルス幅変調回路
２１ パルス発生手段
２２ 変調手段
２３ レベル制御手段

Claims (10)

1. 第１の電流と第２の電流とによりコンデンサが充電されて、第１の出力素子および第２の出力素子からパルスを出力するパルス発生手段と、
   入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１の電流および該第２の電流による充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と、
   該第２の出力素子が一方のレベルを出力してから所定時間経過後に該第１の出力素子に強制的に該一方のレベルを出力させ、該第１の出力素子が該一方のレベルを出力してから所定時間経過後に該第２の出力素子に強制的に該一方のレベルを出力させるレベル制御手段とを備える、パルス幅変調回路。
2. 第１の電流により充電される第１のコンデンサ、
   第２の電流により充電される第２のコンデンサ、
   該第１のコンデンサに接続された第１入力と、第２入力とを有し、ハイレベルおよびローレベルの２つのレベルを有するパルスを出力する第１の出力素子、
   および該第２のコンデンサに接続された第１入力と、第２入力とを有し、ハイレベルおよびローレベルの２つのレベルを有するパルスを出力する第２の出力素子を有するパルス発生手段と；
   入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１のコンデンサの充電時間および該第２のコンデンサの充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と；
   該第２の出力素子が一方のレベルを出力してから所定時間経過後に該第１の出力素子に該一方のレベルを出力させ、該第１の出力素子が一方のレベルを出力してから所定時間経過後に該第２の出力素子に該一方のレベルを出力させるレベル制御手段と；を備える、パルス幅変調回路。
3. 前記レベル制御手段が、前記第１の出力素子が前記一方のレベルを出力してから所定時間経過後に、前記第２の出力素子の第２入力に他方のレベルを供給し、該第２の出力素子が該一方のレベルを出力してから所定時間経過後に、該第１の出力素子の第２入力に該他方のレベルを供給する、請求項２に記載のパルス幅変調回路。
4. 前記レベル制御手段が、
   前記第２の出力素子からのパルスが入力され、該第２の出力素子からのパルスの立下りまたは立上りから所定時間経過後に、前記第１の出力素子の第２入力に前記他方のレベルを供給する第１の単安定マルチバイブレータと、
   前記第１の出力素子からのパルスが入力され、該第１の出力素子からのパルスの立下りまたは立上りから所定時間経過後に、前記第２の出力素子の第２入力に該他方のレベルを供給する第２の単安定マルチバイブレータとを有する、請求項３に記載のパルス幅変調回路。
5. 前記レベル制御手段が、前記第１の単安定マルチバイブレータに接続され、該第１の単安定マルチバイブレータが該他方のレベルを供給する前記所定時間を決定する第１の時定数回路と、
   前記第２の単安定マルチバイブレータに接続され、該第２の単安定マルチバイブレータが該他方のレベルを供給する前記所定時間を決定する第２の時定数回路とをさらに有する、請求項４に記載のパルス幅変調回路。
6. 前記レベル制御手段が、
   前記第１の出力素子からの他方のレベルの出力によって充電され、前記所定時間経過後に該第１の出力素子の第２入力に該他方のレベルを供給し、かつ、該第１の出力素子からの一方のレベルの出力によって放電され、該第１の出力素子の第２入力に該一方のレベルを供給する第１の時定数回路と、
   該第２の出力素子からの他方のレベルの出力によって充電され、該所定時間経過後に該第２の出力素子の第２入力に該他方のレベルを供給し、かつ、該第２の出力素子からの一方のレベルの出力によって放電され、該第２の出力素子の第２入力に該一方のレベルを供給する第２の時定数回路とを有する、請求項３に記載のパルス幅変調回路。
7. 前記第１の時定数回路が、前記第１の出力素子の出力とその第２入力との間に接続された第１抵抗と、該第１の出力素子の第２入力および該第１抵抗に接続された第１コンデンサとを有し、
   前記第２の時定数回路が、前記第２の出力素子の出力とその第２入力との間に接続された第２抵抗と、該第２の出力素子の第２入力および該第２抵抗に接続された第２コンデンサとを有する、請求項６に記載のパルス幅変調回路。
8. 前記第１の出力素子および前記第２の出力素子がＮＯＲ回路である、請求項１〜７のいずれかに記載のパルス幅変調回路。
9. 前記一方のレベルがローレベルであり、前記他方のレベルがハイレベルである、請求項１〜８のいずれかに記載のパルス幅変調回路。
10. 請求項１〜９のいずれかに記載のパルス幅変調回路と、
    前記第１の出力素子からのパルスに応答してオン状態またはオフ状態になる第１のスイッチ素子と、前記第２の出力素子からのパルスに応答してオン状態またはオフ状態になる第２のスイッチ素子とを有するスイッチング出力回路とを備える、スイッチングアンプ。

Images