JP4800881B2 - 多層プリント配線基板の製造方法 - Google Patents
多層プリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP4800881B2 JP4800881B2 JP2006231173A JP2006231173A JP4800881B2 JP 4800881 B2 JP4800881 B2 JP 4800881B2 JP 2006231173 A JP2006231173 A JP 2006231173A JP 2006231173 A JP2006231173 A JP 2006231173A JP 4800881 B2 JP4800881 B2 JP 4800881B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- size
- work
- size printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は、本実施形態の製造方法によって製造される半導体素子内蔵のピースサイズ多層プリント配線基板の一例を示す説明的断面図であり、図2は第1実施形態の製造方法に用いられるワークサイズプリント配線基板を示す説明図である。図3〜図9は第1実施形態の製造方法の工程を示す説明的断面図であり、図10〜図13は第2実施形態の製造方法の工程を示す説明的断面図である。
本実施形態では、図1に示すように半導体素子内蔵のピースサイズ多層プリント配線基板を製造する場合を例として説明する。
ピースサイズ多層プリント配線基板1は、両面に第1の配線パターン12と第2の配線パターン13とを有する第1の絶縁体層11を備え、配線パターン12,13は第1の絶縁体層11を厚さ方向に貫通する第1の柱状導電部材14により電気的に接続されている。
第1の絶縁体層11上には、第2の配線パターン13を介して、第2の絶縁体層15が積層されている。第2の絶縁体層15は、第2の配線パターン13とは反対側の面に第3の配線パターン16を有し、配線パターン13,16は第2の絶縁体層15を厚さ方向に貫通する第2の柱状導電部材17により電気的に接続されている。
上記第5、第6の配線パターン23,32は、プリプレグ層35を厚さ方向に貫通する第6の柱状導電部材36により電気的に接続されている。また、上記第6、第7の配線パターン32,33は、第4の絶縁体層31を厚さ方向に貫通する第5の柱状導電部材34により電気的に接続されている。
なお、図ではピースサイズを一部省略して記載している。また、図中の一点鎖線は、トリミング時の加工線を示している。
まず、ワークサイズの導電性支持体16上の所定の位置に、第2の柱状導電部材17としての銀バンプを複数形成する。導電性支持体16は、図1のピースサイズ多層プリント配線基板1において、第3の配線パターン16を形成するものである。この第2の柱状導電部材17が形成された導電性支持体16上にワークサイズのプリプレグ層42を積層し、加圧することにより、第2の柱状導電部材17をプリプレグ層42の厚さ方向に貫通させ、第2の柱状導電部材17の先端をプリプレグ層42から露出せしめる。
次に、プリプレグ層42を第2の柱状導電部材17の先端側から前述の第2の配線パターン13上に積層して圧着する。これにより、第2の柱状導電部材17の先端が潰れ、プリプレグ層42の表面に第2の配線パターン13が積層されるとともに、第2の柱状導電部材17によってプリプレグ層42の表面の第2の配線パターン13と導電性支持体16とが導通される。最後に、導電性支持体16にエッチングを施すことにより第3の配線パターン16が形成される。従って、ワークサイズのプリプレグ層42が、図1のピースサイズ多層プリント配線基板1において第2の絶縁体層15となる。
以上により、図4(a)に示すワークサイズプリント配線基板43が形成される。
従って、本実施形態では、第1の配線パターン12と第3の配線パターン16が、第1の柱状導電部材14、第2の配線パターン13及び第2の柱状導電部材17により互いに接続され、この2つの配線パターン12,16を両面に形成した、プリプレグ層41及び42からなる積層体が、本発明における第1の支持体となる。また、ワークサイズプリント配線基板43が、本発明における第1のワークサイズプリント配線基板となる。
なお、配線パターン12,13,16は電気的に検査されていない状態であるので、この時点では配線パターン12,13,16が正常か否かは不明である。
次に、この廃棄された第1のユニット10に代えて、予め用意しておいた正常な配線パターン12,13,16を有する第1のユニット(図中では「good」と記載する)10を補充する。以上によって、正常な配線パターン12,13,16を有する第1のユニット10が形成され、所望数の第1のユニット10が準備される。
なお、前述のように、半導体素子2自体は配線を有していないために電気的に検査されていない状態であるので、この時点では半導体素子2が正常か否かは不明(図中では「unknown」と記載する)である。
以上によって、正常な半導体素子2が搭載され正常な配線パターン12,13,16を有するピースサイズプリント配線基板44と、異常な半導体素子2が搭載され正常な配線パターン12,13,16を有するとともに標識45を有するピースサイズプリント配線基板44とを備える第1のユニット10が形成される。
まず、図3と同様の手順で、両面に第4の配線パターン22と第5の配線パターン23とを有するとともに、内部を貫通して2つの配線パターン22,23を接続する第3の柱状導電部材24を有する第1のワークサイズ絶縁体層21を形成する。これは、図1のピースサイズ多層プリント配線基板1において、第3の絶縁体層21を形成するものである。
次に、第4の配線パターン22に第4の柱状導電部材26を形成し、第1のワークサイズプリプレグ層25を積層し、加圧する。これにより、図6(a)に示すように、第4の柱状導電部材26を第1のワークサイズプリプレグ層25の厚さ方向に貫通させ、第4の柱状導電部材26の先端を第1のワークサイズプリプレグ層25から露出せしめる。
これにより、第1のワークサイズ絶縁体層21を厚さ方向に貫通し、半導体素子2を収納可能な第2の貫通孔28と、第1のワークサイズプリプレグ層25とを厚さ方向に貫通し、第2の貫通孔28の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有する第1の貫通孔29とが形成される。
以上によって、複数の空間27を有するワークサイズの第2のユニット20が形成される。
次に、第6の配線パターン32に第6の柱状導電部材36を形成し、第2のワークサイズプリプレグ層35を積層して加圧する。これにより、図6(c)に示すように、第6の柱状導電部材36を第2のワークサイズプリプレグ層35の厚さ方向に貫通させ、第6の柱状導電部材36の先端を第2のワークサイズプリプレグ層35から露出せしめる。
以上によって、ワークサイズの第3のユニット30が形成される。
従って、本実施形態では、第4の配線パターン22と第7の配線パターン33が、第3の柱状導電部材24、第5の配線パターン23、第6の柱状導電部材36、第6の配線パターン32、第5の柱状導電部材34により互いに接続され、これら2つの配線パターン22,33を両面に形成した、第1のワークサイズ絶縁体層21、第2のワークサイズプリプレグ層35及び第2のワークサイズ絶縁体層31からなる積層体が、本発明における第2の支持体となる。
また、第1のワークサイズ絶縁体層21、第4の配線パターン22、第5の配線パターン23、第3の柱状導電部材24及び 第1、第2の貫通孔29,28を備える第2のユニット20と、 第2のワークサイズ絶縁体層31、第6の配線パターン32、第7の配線パターン33及び第5の柱状導電部材34 を備える第3のユニット30 とを、第2のワークサイズプリプレグ層35を介して積層した積層体が、本発明における第2のワークサイズプリント配線基板となる。
更に、一方の開口端部が第2のワークサイズプリプレグ層35により塞がれた 第2の貫通孔28が、本発明に おける 半導体素子を収納可能な凹部となり、 第1の貫通孔29を備えた第1のワークサイズプリプレグ層25が、本発明における第1の貫通孔を備える第1のワークサイズ絶縁体層となる。
また、本実施形態では、第4の配線パターン22と第5の配線パターン23が、第3の柱状導電部材24により互いに接続され、この2つの配線パターン22,23を両面に形成した第1のワークサイズ絶縁体層21が、本発明における第3の支持体となる。そして 、 第1のワークサイズ絶縁体層21、第4の配線パターン22、第5の配線パターン23、第3の柱状導電部材24及び 第2の貫通孔28を備えた第2のユニット20が、本発明に おける 第3のワークサイズ プリント配線基板となる。
更に、 第6の配線パターン32と第7の配線パターン33が、第5の柱状導電部材34により互いに接続され、この2つの配線パターン32,33を両面に形成した第2のワークサイズ絶縁体層31が、本発明における第4の支持体となる。そして 、 第2のワークサイズ絶縁体層31、第6の配線パターン32、第7の配線パターン33及び第5の柱状導電部材34 を備える第3のユニット30が、本発明に おける 第4のワークサイズ プリント配線基板となる。また、第2のワークサイズプリプレグ層35が、本発明における第2のワークサイズ絶縁体層となる。
次に、配置された複数のシートサイズの第1のユニット10の第3の配線パターン16上に、第1のワークサイズプリプレグ層25側の面を向けてワークサイズの第2のユニット20を積層し、さらに第2のユニット20の第5の配線パターン23上に、第2のワークサイズプリプレグ層35側の面を向けてワークサイズの第3のユニット30を積層し、プレスする。
この結果、図8に示すように、第1のワークサイズプリプレグ層25の第4の柱状導電部材26の先端が潰れて、第1のワークサイズプリプレグ層25上に各第1のユニット10が積層されることにより、第4の柱状導電部材26を介して第2のユニット20の第4の配線パターン22と各第1のユニット10の第3の配線パターン16とが電気的に接続される。
また、第2のワークサイズプリプレグ層35の第6の柱状導電部材36の先端が潰れて、第2のワークサイズプリプレグ層35上に第2のユニット20が積層されることにより、第6の柱状導電部材36を介して第3のユニット30の第6の配線パターン32と第2のユニット20の第5の配線パターン23とが電気的に接続される。
さらに、第1の貫通孔29と第2の貫通孔28とで形成されている空間27の一方の開口端部が、第3のユニット30の第2のワークサイズプリプレグ層35によって塞がれることにより、空間27に天面27aが形成される。そして、第1のユニット10の各ピースサイズプリント配線基板44に搭載されている半導体素子2が、空間27内に収納される。
以上により、正常な半導体素子2が内蔵されたピースサイズ多層プリント配線基板1と異常な半導体素子2が内蔵されたピースサイズ多層プリント配線基板1とを備えるシートサイズ多層プリント配線基板46をさらに複数備えるワークサイズ多層プリント配線基板47が形成される。
以上により、図1に示す正常な半導体素子2が内蔵され正常な配線パターンを有するピースサイズ多層プリント配線基板1が製造される。
したがって、高価で利用可能な正常な半導体素子2と、利用可能な前記正常な半導体素子2が搭載され正常な配線パターンを有するピースサイズ多層プリント配線基板1を除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
次に、図5(a)に示すように、第1のユニット10の各ピースサイズプリント配線基板44の一部の第3の配線パターン16に、半導体素子2を搭載する。ただし、この時点では、半導体素子2が正常か否かは不明である。
次に、図10に示すように、異常が検出された半導体素子(図中では「bad」と記載する)2が搭載されているピースサイズプリント配線基板44を備える第1のユニット10を半導体素子2ごと廃棄する。そして、廃棄された第1のユニット10に代えて、予め用意しておいた正常な半導体素子2が搭載されているピースサイズプリント配線基板44を備える第1のユニット10を補充する。
以上によって、正常な半導体素子2が搭載され正常な配線パターン12,13,16を有するピースサイズプリント配線基板44を複数備える第1のユニット10が形成され、所望数の第1のユニット10が準備される。
次に、配置された複数のシートサイズの第1のユニット10の第3の配線パターン16上に、第1のワークサイズプリプレグ層25側の面を向けてワークサイズの第2のユニット20を積層し、さらに第2のユニット20の第5の配線パターン23上に、第2のワークサイズプリプレグ層35側の面を向けてワークサイズの第3のユニット30を積層し、プレスする。
この結果、図12に示すように、正常な半導体素子2が内蔵されているピースサイズ多層プリント配線基板1を備えるシートサイズ多層プリント配線基板46をさらに複数備えるワークサイズ多層プリント配線基板47が形成される。
したがって、高価で利用可能な正常な半導体素子2と、該正常な半導体素子2が搭載され利用可能な正常な配線パターンを有する第1のユニット10を除去することなく利用するので、製造工程全体における歩留まりをよくすることができるとともに、低コストで製造することができる。
まず、第1のユニット10から異常な半導体素子2を取り外して廃棄する。次に、半導体素子2が取り外された第1のユニット10に正常か否かが不明な他の半導体素子2を搭載する。次に、この半導体素子2の異常の有無を第1のユニット10毎に検査する。前記検査で異常が検出されなければ、この半導体素子2が搭載されている第1のユニット10を、正常な半導体素子2が搭載され正常な配線パターン12,13,16を有する第1のユニット10として、図11に示す工程に利用する。
このようにすることによって、正常な配線パターン12,13,16を有する第1のユニット10を廃棄することなく有効に利用することができる。
このようなピースサイズ多層プリント配線基板1は、第1実施形態又は第2実施形態の製造方法において、第1のユニット10の各ピースサイズプリント配線基板44の一部の第3の配線パターン16に所望の数及び種類の半導体素子2を搭載することにより製造される。
このようなピースサイズ多層プリント配線基板は、次のようにして製造される。
第2実施形態の製造方法において、まず、ワークサイズ多層プリント配線基板47の第7の配線パターン33に図示しない柱状導電部材を複数形成する。次に、柱状導電部材が形成された第7の配線パターン33上に図示しないワークサイズのプリプレグ層を積層し、加圧することにより、柱状導電部材をワークサイズのプリプレグ層の厚さ方向に貫通させ、柱状導電部材の先端をワークサイズのプリプレグ層から露出せしめる。
次に、これを前記ワークサイズのプリプレグ層側から他のワークサイズ多層プリント配線基板47の第1の配線パターン12上に積層し、圧着する。他のワークサイズ多層プリント配線基板47の第1の配線パターン12によって前記柱状導電部材の先端が潰れ、前記ワークサイズのプリプレグ層の表面に他のワークサイズ多層プリント配線基板47の第1の配線パターン12が積層されるとともに、前記柱状導電部材によってワークサイズ多層プリント配線基板47の第7の配線パターン33と他のワークサイズ多層プリント配線基板47の第1の配線パターン12とが導通される。
次に、これをピースサイズ毎に分割することにより、2個の半導体素子が内蔵されている14層板のピースサイズ多層プリント配線基板が製造される。
Claims (3)
- 半導体素子が内蔵されている多層プリント配線基板の製造方法であって、
第1の支持体(41、42)の両面に、互いに接続している所定の配線パターン(12、16)を形成することにより、複数の第1のピースサイズプリント配線基板(44)を備える第1のシートサイズプリント配線基板(10)をさらに複数備える第1のワークサイズプリント配線基板(43)を得る第1の工程と、
前記第1のワークサイズプリント配線基板(43)を前記第1のシートサイズプリント配線基板(10)毎に分割し、各第1のシートサイズプリント配線基板(10)に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第1のシートサイズプリント配線基板(10)のみを除去し、除去された第1のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第1のシートサイズプリント配線基板(10)を補充する第2の工程と、
前記正常な配線パターンを有する第1のシートサイズプリント配線基板(10)の各第1のピースサイズプリント配線基板(44)に半導体素子(2)を搭載し、前記半導体素子(2)の異常の有無を検査し、異常が検出された半導体素子(2)が搭載されている第1のピースサイズプリント配線基板(44)に判別用の標識(45)を付ける第3の工程と、
第2の支持体(21、35、31)の両面に、互いに接続している所定の配線パターン(22、33)を形成し、片面に前記半導体素子(2)を収納可能な凹部を形成することにより、複数の第2のピースサイズプリント配線基板を備える第2のシートサイズプリント配線基板をさらに複数備える第2のワークサイズプリント配線基板( 20、35 、30)を得る第4の工程と、
前記第2のワークサイズプリント配線基板( 20、35 、30)に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第1の貫通孔(29)を備える第1のワークサイズ絶縁体層(25)を得る第5の工程と、
前記第3の工程を経た複数の第1のシートサイズプリント配線基板(10)を、分割前の第1のワークサイズプリント配線基板(43)に対応する位置に配置し、配置された複数の第1のシートサイズプリント配線基板(10)に、前記第1のワークサイズ絶縁体層(25)を介して前記第2のワークサイズプリント配線基板( 20、35 、30)を積層しプレスして一体化するとともに、各第2のピースサイズプリント配線基板の前記凹部と前記第1のワークサイズ絶縁体層(25)の第1の貫通孔(29)とから成る空間(27)内に、各第1のピースサイズプリント配線基板(44)に搭載されている前記半導体素子(2)を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板(47)を形成する第6の工程と、
前記半導体素子が内蔵されているワークサイズ多層プリント配線基板(47)をピースサイズ多層プリント配線基板(1)毎に分割し、前記標識(45)の有無を検査し、前記標識が検出されたピースサイズ多層プリント配線基板(1)を除去する第7の工程と
を備えることを特徴とする多層プリント配線基板の製造方法。 - 半導体素子が内蔵されている多層プリント配線基板の製造方法であって、
第1の支持体(41、42)の両面に、互いに接続している所定の配線パターン(12、16)を形成することにより、複数の第1のピースサイズプリント配線基板(44)を備える第1のシートサイズプリント配線基板(10)をさらに複数備える第1のワークサイズプリント配線基板(43)を得る第1の工程と、
前記第1のワークサイズプリント配線基板(43)を前記第1のシートサイズプリント配線基板(10)毎に分割し、各第1のシートサイズプリント配線基板(10)に形成されている配線パターンの異常の有無を検査し、異常が検出された配線パターンを有する第1のシートサイズプリント配線基板のみを除去し、除去された第1のシートサイズプリント配線基板に代えて予め用意しておいた正常な配線パターンを有する第1のシートサイズプリント配線基板(10)を補充する第2の工程と、
前記正常な配線パターンを有する第1のシートサイズプリント配線基板(10)の各第1のピースサイズプリント配線基板(44)に半導体素子(2)を搭載し、前記半導体素子(2)の異常の有無を検査し、異常が検出された半導体素子(2)が搭載されている第1のピースサイズプリント配線基板(44)を備える第1のシートサイズプリント配線基板(10)のみを除去し、除去された第1のシートサイズプリント配線基板(10)に代えて、予め用意しておいた正常な半導体素子(2)が搭載されている複数の第1のピースサイズプリント配線基板(44)を備える第1のシートサイズプリント配線基板(10)を補充する第3の工程と、
第2の支持体(21、35、31)の両面に、互いに接続している所定の配線パターン(22、33)を形成し、片面に前記半導体素子(2)を収納可能な凹部を形成することにより、複数の第2のピースサイズプリント配線基板を備える第2のシートサイズプリント配線基板をさらに複数備える第2のワークサイズプリント配線基板( 20、35 、30)を得る第4の工程と、
前記第2のワークサイズプリント配線基板( 20、35 、30)に積層したときに前記凹部の開口端部に対応する位置に該開口端部と同一の大きさの開口端部を有するとともに、内部を厚さ方向に貫通する第1の貫通孔(29)を備える第1のワークサイズ絶縁体層(25)を得る第5の工程と、
前記第3の工程を経た複数の第1のシートサイズプリント配線基板(10)を、分割前の第1のワークサイズプリント配線基板(43)に対応する位置に配置し、配置された複数の第1のシートサイズプリント配線基板(10)に、前記第1のワークサイズ絶縁体層(25)を介して前記第2のワークサイズプリント配線基板( 20、35 、30)を積層しプレスして一体化するとともに、各第2のピースサイズプリント配線基板の前記凹部と前記第1のワークサイズ絶縁体層(25)の第1の貫通孔(29)とから成る空間(27)内に、各第1のピースサイズプリント配線基板(44)に搭載されている前記半導体素子(2)を収納することにより、半導体素子が内蔵されているワークサイズ多層プリント配線基板(47)を形成する第6の工程と、
前記ワークサイズの多層プリント配線基板(47)をピースサイズ毎に分割する第7の工程と
を備えることを特徴とする多層プリント配線基板の製造方法。 - 請求項1又は2記載の多層プリント配線基板の製造方法において、
前記第2のワークサイズプリント配線基板( 20、35 、30)は、
第3の支持体(21)の両面に、互いに接続している所定の配線パターン(22、23)を形成し、内部を厚さ方向に貫通し前記半導体素子(2)を収納可能な第2の貫通孔(28)を設けることにより、複数の第3のピースサイズプリント配線基板を備える第3のシートサイズプリント配線基板をさらに複数備える第3のワークサイズプリント配線基板(20)を得る工程と、
第4の支持体(31)の両面に、互いに接続している所定の配線パターン(32、33)を形成することにより、複数の第4のピースサイズプリント配線基板を備える第4のシートサイズプリント配線基板をさらに複数備える第4のワークサイズプリント配線基板( 30 )を得る工程と、
前記第3のワークサイズプリント配線基板(20)と前記第4のワークサイズプリント配線基板( 30 )とを、第2のワークサイズ絶縁体層(35)を介して積層しプレスして一体化する工程と
により形成されることを特徴とする多層プリント配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231173A JP4800881B2 (ja) | 2006-08-28 | 2006-08-28 | 多層プリント配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231173A JP4800881B2 (ja) | 2006-08-28 | 2006-08-28 | 多層プリント配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053653A JP2008053653A (ja) | 2008-03-06 |
JP4800881B2 true JP4800881B2 (ja) | 2011-10-26 |
Family
ID=39237367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006231173A Expired - Fee Related JP4800881B2 (ja) | 2006-08-28 | 2006-08-28 | 多層プリント配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4800881B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
JP4373547B2 (ja) * | 1999-10-29 | 2009-11-25 | 京セラ株式会社 | 多数個取り配線基板 |
JP4167001B2 (ja) * | 2002-04-15 | 2008-10-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP2005142465A (ja) * | 2003-11-10 | 2005-06-02 | Rohm Co Ltd | 回路基板の製造方法および回路基板製造用の集合基板 |
-
2006
- 2006-08-28 JP JP2006231173A patent/JP4800881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008053653A (ja) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6200824B1 (en) | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device | |
TWI532142B (zh) | Manufacturing method of semiconductor device | |
US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
US9860984B2 (en) | Circuit board structure and manufacturing method thereof | |
JP2008085310A (ja) | 多層プリント配線基板 | |
US8120148B2 (en) | Package structure with embedded die and method of fabricating the same | |
KR102060951B1 (ko) | 전자 부품 검사용의 다층 배선 기판 | |
US20070281459A1 (en) | Multilayer Substrate Manufacturing Method | |
JPH11145628A (ja) | 印刷配線基板 | |
KR101059630B1 (ko) | 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법 | |
JP2007088058A (ja) | 多層基板、及びその製造方法 | |
JP4800881B2 (ja) | 多層プリント配線基板の製造方法 | |
JP4848676B2 (ja) | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 | |
JP4813222B2 (ja) | コンビネーションカード及びその製造方法 | |
JP2008052492A (ja) | 非接触データキャリア、非接触データキャリア用配線基板 | |
JP3572271B2 (ja) | 多層プリント配線基板の製造方法 | |
KR20120137300A (ko) | 다층 배선기판의 제조방법과 다층 배선기판 | |
JP5200575B2 (ja) | 回路基板、回路基板の検査方法および回路基板の製造方法 | |
JP4860761B2 (ja) | アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法 | |
JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
JP2007059777A (ja) | 多層プリント配線板及びその製造方法 | |
JP2007088232A (ja) | プリント配線板の製造方法 | |
JP2005072458A (ja) | 回路基板 | |
KR101073066B1 (ko) | 단층인쇄회로기판 및 그 제조방법 | |
JPH11218557A (ja) | 電子部品の検査バーイン治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4800881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |