JP4799222B2 - 情報処理装置、情報処理システムおよび初期化方法 - Google Patents
情報処理装置、情報処理システムおよび初期化方法 Download PDFInfo
- Publication number
- JP4799222B2 JP4799222B2 JP2006061124A JP2006061124A JP4799222B2 JP 4799222 B2 JP4799222 B2 JP 4799222B2 JP 2006061124 A JP2006061124 A JP 2006061124A JP 2006061124 A JP2006061124 A JP 2006061124A JP 4799222 B2 JP4799222 B2 JP 4799222B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- pci
- processor system
- peripheral device
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
- Stored Programmes (AREA)
Description
Claims (7)
- プロセッサシステムと周辺デバイスとがブリッジにより相互に接続された情報処理システムの初期化方法であって、
前記情報処理システムの外部に接続されたシステムコントローラが前記プロセッサシステムと前記ブリッジの双方の制御レジスタにアクセスして前記プロセッサシステムと前記ブリッジの間の入出力インタフェースを初期化する間に、前記システムコントローラが前記ブリッジに接続された前記周辺デバイスを初期化することを特徴とする初期化方法。 - 前記プロセッサシステムが、前記ブリッジを介して、前記システムコントローラによる初期化が完了した前記周辺デバイスからブートコードを読み込んで起動するステップをさらに含むことを特徴とする請求項1に記載の初期化方法。
- 前記システムコントローラが前記周辺デバイスを初期化したときに得られる前記周辺デバイスの初期化情報を、前記システムコントローラと前記プロセッサシステムの双方がアクセス可能な前記ブリッジ内に設けられた共有メモリに書き込むステップと、
前記プロセッサシステムが自らは前記周辺デバイスの初期化を行うことなく、前記周辺デバイスの初期化情報を前記共有メモリから取得するステップとを含むことを特徴とする請求項2に記載の初期化方法。 - プロセッサシステムと、
前記プロセッサシステムの入出力バスと周辺デバイスの入出力バスを相互接続するブリッジとを含み、
前記プロセッサシステムと前記ブリッジの双方にアクセス可能なシステムコントローラにより、前記プロセッサシステムと前記ブリッジの双方の制御レジスタがアクセスされて前記プロセッサシステムと前記ブリッジの間の入出力インタフェースが初期化される間に、前記ブリッジに接続された周辺デバイスが前記システムコントローラにより初期化されることを特徴とする情報処理装置。 - 前記周辺デバイスには、前記プロセッサシステムが起動するためのブートコードを記憶するメモリ領域が設けられ、
前記プロセッサシステムは、前記ブリッジを介して、前記システムコントローラによる初期化が完了した前記周辺デバイスから前記ブートコードを読み込んで起動することを特徴とする請求項4に記載の情報処理装置。 - 前記ブリッジには、前記システムコントローラと前記プロセッサシステムがアクセス可能な共有メモリが設けられ、
前記システムコントローラは、前記周辺デバイスを初期化したときに得られる前記周辺デバイスの初期化情報を前記共有メモリに書き込み、
前記プロセッサシステムは、自らは前記周辺デバイスの初期化を行うことなく、前記周辺デバイスの初期化情報を前記共有メモリから読み出して利用することを特徴とする請求項5に記載の情報処理装置。 - プロセッサシステムと、
前記プロセッサシステムとデータをやりとりする周辺デバイスと、
前記プロセッサシステムの入出力バスと前記周辺デバイスの入出力バスを相互接続するブリッジとを含み、
前記プロセッサシステムと前記ブリッジの双方にアクセス可能なシステムコントローラにより、前記プロセッサシステムと前記ブリッジの双方の制御レジスタがアクセスされて前記プロセッサシステムと前記ブリッジの間の入出力インタフェースが初期化される間に、前記ブリッジに接続された前記周辺デバイスが前記システムコントローラにより初期化されることを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061124A JP4799222B2 (ja) | 2006-03-07 | 2006-03-07 | 情報処理装置、情報処理システムおよび初期化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061124A JP4799222B2 (ja) | 2006-03-07 | 2006-03-07 | 情報処理装置、情報処理システムおよび初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007241526A JP2007241526A (ja) | 2007-09-20 |
JP4799222B2 true JP4799222B2 (ja) | 2011-10-26 |
Family
ID=38587028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006061124A Expired - Fee Related JP4799222B2 (ja) | 2006-03-07 | 2006-03-07 | 情報処理装置、情報処理システムおよび初期化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799222B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397377B1 (ko) * | 2008-02-26 | 2014-05-19 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 호스트 열거 프로세스 수행 방법 및 장치 |
JP5360607B2 (ja) * | 2008-05-16 | 2013-12-04 | 日本電気株式会社 | Pciエクスプレススイッチ、pciエクスプレスシステム、及びネットワーク制御方法 |
US8645767B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Scalable I/O adapter function level error detection, isolation, and reporting |
US8656228B2 (en) | 2010-06-23 | 2014-02-18 | International Business Machines Corporation | Memory error isolation and recovery in a multiprocessor computer system |
US8615622B2 (en) | 2010-06-23 | 2013-12-24 | International Business Machines Corporation | Non-standard I/O adapters in a standardized I/O architecture |
US8745292B2 (en) | 2010-06-23 | 2014-06-03 | International Business Machines Corporation | System and method for routing I/O expansion requests and responses in a PCIE architecture |
US8918573B2 (en) | 2010-06-23 | 2014-12-23 | International Business Machines Corporation | Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment |
US8683108B2 (en) | 2010-06-23 | 2014-03-25 | International Business Machines Corporation | Connected input/output hub management |
US8645606B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Upbound input/output expansion request and response processing in a PCIe architecture |
US8677180B2 (en) | 2010-06-23 | 2014-03-18 | International Business Machines Corporation | Switch failover control in a multiprocessor computer system |
JP6525555B2 (ja) | 2014-11-04 | 2019-06-05 | キヤノン株式会社 | 情報処理装置、その制御方法及びプログラム |
KR102654610B1 (ko) * | 2015-10-06 | 2024-04-03 | 자일링크스 인코포레이티드 | 멀티스테이지 부트 이미지 로딩 및 프로그램가능 로직 디바이스들의 구성 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10307649A (ja) * | 1997-05-07 | 1998-11-17 | Toshiba Corp | コンピュータシステムおよびその初期化方法 |
JP3698959B2 (ja) * | 2000-06-09 | 2005-09-21 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置 |
-
2006
- 2006-03-07 JP JP2006061124A patent/JP4799222B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007241526A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799222B2 (ja) | 情報処理装置、情報処理システムおよび初期化方法 | |
JP5440507B2 (ja) | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム | |
US7752346B2 (en) | Universal routing in PCI-Express fabrics | |
US8135873B2 (en) | Information processing device for performing information exchange between a PCI express bus and a non-PCI express bus interface | |
US8995302B1 (en) | Method and apparatus for translated routing in an interconnect switch | |
EP2257880B1 (en) | System and method for transforming pcie sr-iov functions to appear as legacy functions | |
CN100483373C (zh) | Pvdm(分组语音数据模块)通用总线协议 | |
JP6753412B2 (ja) | コンピュータ、デバイス割当管理方法及びプログラム | |
JP3476174B2 (ja) | ピア・ツー・ピア・サポートを有する2重ホスト・ブリッジ | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
CN115203101A (zh) | PCIe装置及其操作方法 | |
JP2009110032A (ja) | ブリッジ、情報処理装置、情報処理システムおよびグローバルアドレス管理方法 | |
JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
US7895388B2 (en) | Bus control device | |
TWI245222B (en) | Accessing configuration registers by automatically changing an index | |
JP4257358B2 (ja) | バス制御方法および装置 | |
JP4116805B2 (ja) | 内部バス試験装置及び内部バス試験方法 | |
JP2011113163A (ja) | Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法 | |
EP1365544B1 (en) | Bridge element enabled module and method | |
US7596651B2 (en) | Multi-character adapter card | |
JP6597925B1 (ja) | 情報処理システム | |
WO2011030498A1 (ja) | データ処理装置及びデータ処理方法 | |
JPH08305658A (ja) | I/oバス | |
JPH1145209A (ja) | プログラム転送システム | |
JP2005100210A (ja) | バス構成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4799222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |