JP6597925B1 - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP6597925B1
JP6597925B1 JP2019086612A JP2019086612A JP6597925B1 JP 6597925 B1 JP6597925 B1 JP 6597925B1 JP 2019086612 A JP2019086612 A JP 2019086612A JP 2019086612 A JP2019086612 A JP 2019086612A JP 6597925 B1 JP6597925 B1 JP 6597925B1
Authority
JP
Japan
Prior art keywords
address
relay
relay device
address range
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086612A
Other languages
English (en)
Other versions
JP2020184108A (ja
Inventor
雄二 中山
真敏 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019086612A priority Critical patent/JP6597925B1/ja
Application granted granted Critical
Publication of JP6597925B1 publication Critical patent/JP6597925B1/ja
Priority to GB2002752.0A priority patent/GB2585120A/en
Priority to US16/810,074 priority patent/US20200341928A1/en
Priority to CN202010295528.1A priority patent/CN111858424A/zh
Publication of JP2020184108A publication Critical patent/JP2020184108A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/36—Repeater circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

【課題】カスケード接続して分散型コンピュータを拡張した場合において、マスタースレーブ間の通信を統一的に取り扱うこと。【解決手段】本実施形態に係る情報処理ステムは、マスタ側の中継装置から、当該マスタ側の中継装置とカスケード接続されたスレーブ側の中継装置へデータを転送する際に、マスタ側においてデータに付されたスレーブ側への転送のためのアドレス情報を、スレーブ側におけるローカルなアドレス情報にアドレス変換する。【選択図】図８

Description

本発明は、情報処理システムに関する。
複数の接続Ｉ／Ｆ（例えば、拡張バススロット）を有する複数の中継装置を経由して、複数の情報処理装置が接続された情報処理システムがある。
また、このような情報処理システムにおいて、複数の中継装置の間をカスケード接続し、マスタースレーブ方式によって複数の情報処理装置に処理を振り分ける並列分散制御が行われることがある。
特開２０１８−０８８１９０号公報
しかしながら、従来においては、カスケード接続して分散型コンピュータを拡張した場合、マスタースレーブ間の通信を統一的に取り扱うことができず、煩雑になる。
本発明の課題の一つは、上記に鑑みてなされたものであって、カスケード接続して分散型コンピュータを拡張した場合、マスタースレーブ間の通信を統一的に取り扱うことができる情報処理システムを提供することを目的とする。
本発明の第１態様に係る情報処理システムは、複数の第１の情報処理装置と、複数の第２の情報処理装置と、第１の中継装置と、第２の中継装置と、を具備し、前記第１の中継装置は、前記複数の第１の情報処理装置と拡張バスを介して接続され前記複数の第１の情報処理装置の間の通信を中継する複数の第１の接続部と、第１の中継接続部と、を有し、前記第２の中継装置は、前記複数の第２の情報処理装置と拡張バスを介して接続され前記複数の第２の情報処理装置の間の通信を中継する複数の第２の接続部と、前記第１の中継接続部と接続される第２の中継接続部と、を有し、前記第１の中継接続部は、アドレス空間において、前記複数の第１の接続部のそれぞれに対応する第１のアドレスレンジと、前記複数の第２の接続部のそれぞれに対応する第２のアドレスレンジと、を有し、当該第２のアドレスレンジが指定されたデータを、前記第１の中継装置から前記第２の中継装置へ転送する第１の処理部を有し、前記第２の中継接続部は、アドレス空間において、前記複数の第２の接続部のそれぞれに対応する第３のアドレスレンジと、前記複数の第１の接続部のそれぞれに対応する第４のアドレスレンジと、を有し、当該第３のアドレスレンジが指定されたデータを、前記複数の第２の情報処理装置の少なくともいずれかへ転送する第２の処理部を有し、前記第１の処理部は、前記第２のアドレスレンジが指定されたデータを前記第１の中継装置から前記第２の中継装置へ転送する場合に、前記第２のアドレスレンジが指定された前記データに関するアドレス情報を、前記第３のアドレスレンジを指定するアドレス情報に変換して前記第２の中継装置へ転送する。
本発明の第１態様に係る情報処理システムの前記第１の処理部は、前記アドレス変換を実行するアドレス変換ユニットを有する。
本発明の上記第１態様によれば、カスケード接続して分散型コンピュータを拡張した場合、マスタースレーブ間の通信を統一的に取り扱うことができる。
図１は、本実施形態にかかる情報処理システム１の全体構成の一例を示す図である。 図２は、本実施形態にかかるメインユニット１１１およびプラットフォーム１１２＿１、１１２＿２のソフトウェア構成を例示したブロック図である。 図３は、本実施形態に係る情報処理システム１において、マスタ側におけるメインユニット１１１及び各プラットフォーム１１２とスロット番号との対応関係、スレーブ側における各プラットフォーム１１３とスロット番号との対応関係を示した図である。 図４は、マスタ側の各処理部１０８、１１５、１２１がアクセス可能なアドレス空間において、スロット番号に応じて分割されたアドレスレンジの一例を示した図である。 図５は、スレーブ側の各処理部１０８、１１５、１３１がアクセス可能なアドレス空間において、スロット番号に応じて分割されたアドレスレンジの一例を示した図である。 図６は、マスタ側の処理部１２１がスレーブ側にデータ転送を行う場合において実行するアドレス変換処理を説明するための図である。 図７は、スレーブ側の処理部１３１がマスタ側にデータ転送を行う場合において実行するアドレス変換処理を説明するための図である。 図８は、本実施形態に係る情報処理システム１が実行するデータ転送処理の流れを示したフローチャートである。
以下に添付図面を参照して、情報処理システムの実施形態を詳細に説明する。
図１は、本実施形態にかかる情報処理システム１の全体構成の一例を示す図である。図１に示すように、本実施形態にかかる情報処理システム１は、第１の中継装置１０１、第２の中継装置１０２、メイン情報処理装置としてのメインユニット１１１、第１の中継装置１０１に接続されるサブ情報処理装置としての複数のプラットフォーム１１２−１〜１１２−６、第２の中継装置１０２に接続されるサブ情報処理装置としての複数のプラットフォーム１１３−１〜１１３−８を備えている。
第１の中継装置１０１、及び第２の中継装置１０２間は、拡張バス（本実施形態ではＰＣＩ(Peripheral Component Interconnect) Expressバス（以下、ＰＣＩｅバスとも称す））を介して接続されている。本実施形態では、説明を具体的にするため、第１の中継装置１０１がバスマスタとして機能し、第２の中継装置１０２がスレーブとして機能する場合を例とする。従って、第１の中継装置１０１に接続される複数のプラットフォーム１１２−１〜１１２−６をマスタ側プラットフォーム１１２−１〜１１２−６と呼び、第２の中継装置１０２に接続されるプラットフォーム１１３−１〜１１３−８をスレーブ側プラットフォーム１１３−１〜１１３−８と呼ぶ。
メインユニット１１１、及び複数のマスタ側プラットフォーム１１２＿１〜１１２＿６は、拡張バス（例えば、ＰＣＩｅバス）を介して、第１の中継装置１０１と接続されている。
以下の説明では、複数のマスタ側プラットフォーム１１２＿１〜１１２＿６を区別する必要がない場合、総称してマスタ側プラットフォーム１１２とも記載する。また、本実施形態の情報処理システム１では、マスタ側に、６つのプラットフォームを有する例について説明するが、複数のプラットフォーム（情報処理装置）を有するものであればよい。
また、複数のスレーブ側プラットフォーム１１３＿１〜１１３＿８は、拡張バス（例えば、ＰＣＩｅバス）を介して、第２の中継装置１０２と接続されている。
以下の説明では、複数のスレーブ側プラットフォーム１１３＿１〜１１３＿８を区別する必要がない場合、総称してスレーブ側プラットフォーム１１３とも記載する。また、本実施形態の情報処理システム１では、スレーブ側に、８つのプラットフォームを有する例について説明するが、複数のプラットフォーム（情報処理装置）を有するものであればよい。
また、マスタ側プラットフォーム１１２＿１〜１１２＿６、及びスレーブ側プラットフォーム１１３＿１〜１１３＿８を区別する必要がない場合、総称してプラットフォーム１１２、１１３とも記載する。
（第１の中継装置１０１）
第１の中継装置１０１は、スイッチ１０３と、バス制御プロセッサ１０４と、を備えている。さらに、第１の中継装置１０１は、メインユニット１１１及びマスタ側プラットフォーム１１２の各々と接続可能な複数の第１の接続部として、８個のエンドポイント１０５（第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８）を備えている。さらに、第１の中継装置１０１は、第２の中継装置１０２と接続可能な第１の中継接続部として、中継用ルートコンプレックス（ＲＣ）１０６を備えている。
なお、第１のエンドポイント１０５＿１〜第８のエンドポイント１０５＿８を区別する必要がない場合、総称してエンドポイント１０５とも記載する。
スイッチ１０３は、第１の中継装置１０１をマスタかスレーブかを切り替えるハードウェアスイッチとする。本実施形態においては、第１の中継装置１０１のスイッチ１０３がマスタに設定され、第２の中継装置１０２のスイッチ１０３がスレーブに設定されている。これにより、第１の中継装置１０１がマスタとして機能し、第２の中継装置１０２がスレーブとして機能する。
第１の中継装置１０１のバス制御プロセッサ１０４は、エンドポイント１０５の各々に接続されたメインユニット１１１及びマスタ側プラットフォーム１１２の各々との通信を制御する。また、第１の中継装置１０１のバス制御プロセッサ１０４は、拡張バス（本実施形態ではＰＣＩeバス）の中継用ルートコンプレックス１０６を介して、第２の中継装置１０２に接続されているスレーブ側プラットフォーム１１３との通信を制御する。なお、バス制御プロセッサ１０４は一つのプロセッサに制限するものではなく、複数のプロセッサの組み合わせで構成してもよい。
バス制御プロセッサ１０４は、ソフトウェア構成として特定部１４１を備えている。例えば、バス制御プロセッサ１０４は、図示しないＣＰＵ（Central Processing Unit）が、図示しないＲＯＭ（Read Only Memory）内のプログラムを読み込むことで、特定部１４１を実現する。
特定部１４１は、スイッチ１０３の設定を参照することで、第１の中継装置１０１と第２の中継装置１０２との間の関係、換言すれば第１の中継装置１０１がマスタかスレーブかを表した関係を特定する。本実施形態の特定部１４１は、第１の中継装置１０１がマスタであることを特定する。本実施形態は、特定部１４１が、中継装置間の関係としてマスタかスレーブかを特定する例について説明するが、マスタかスレーブかの特定に制限するものではなく、３個以上の中継装置が接続されている場合には、階層等を特定してもよい。これにより、第１の中継装置１０１のバス制御プロセッサ１０４は、中継装置の関係に応じた制御を行う。
第１の中継装置１０１の第１のエンドポイント（ＥＰ）１０５＿１〜第８のエンドポイント（ＥＰ）１０５＿８は、処理部１０８と、メモリ１０９と、を備えたうえで、メインユニット１１１又はプラットフォーム１１２、１１３の各々と接続するための拡張バス（ＰＣＩｅバス）による接続Ｉ／Ｆを備えている。
第１の中継装置１０１のエンドポイント１０５の処理部１０８は、アクセス可能なアドレス空間のうち、メインユニット１１１、プラットフォーム１１２、１１３にデータの読出し／書き込みを行うためのスロットアクセス用のアドレスレンジが割り当てられている（図４参照）。このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３のそれぞれに対応させて設けられたアドレスレンジの合計に対応する。すなわち、このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３に応じて分割されている。このスロットアクセス用のアドレスレンジの分割されたいずれかのアドレスレンジは、いずれかのスロットに対応付けられている。対応付けられたスロットは、第１の中継装置１０１のスロットの他に、第２の中継装置１０２のスロットも含まれている。
例えば、当該スロットアクセス用のアドレスレンジ内にスロットＭ＃０で示すアドレスレンジは、スロットＭ＃０に接続されたメインユニット１１１に対応付けられている。また、当該スロットアクセス用のアドレスレンジ内にスロットＭ＃４で示すアドレスレンジは、スロットＭ＃４に接続されたプラットフォーム１１２＿３に対応付けられている。処理部１０８は、送信先のスロットに割り当てられたアドレスレンジに転送用データを転送する。なお、本実施形態のアドレスレンジは、アドレス空間の一部範囲を示しているものとする。
第１の中継装置１０１のエンドポイント１０５の処理部１０８は、内部バスを介して接続されている中継用ルートコンプレックス１０６との間で、データ転送を行う。
すなわち、第１の中継装置１０１のエンドポイント１０５の処理部１０８は、転送用データのアドレスレンジに基づいて、送信先のスロットに対応するアドレスレンジを示すアドレス情報を取得する。処理部１０８は、取得したアドレス情報について、そのアドレスがスレーブ側プラットフォーム１０３宛のアドレス範囲であった場合、データを中継用ルートコンプレックス１０６に転送する。
中継用ルートコンプレックス（ＲＣ）１０６は、第１の中継装置１０１に設けられた中継接続部であり、処理部１２１と、メモリ１２２と、を備えたうえで、中継用エンドポイント（ＥＰ）１０７と接続するための接続Ｉ／Ｆを備えている。
第１の中継装置１０１の中継用ルートコンプレックス１０６の処理部１２１は、アクセス可能なアドレス空間のうち、データの読出し／書き込みを行うためのスロットアクセス用のアドレスレンジが割り当てられている（図４参照）。このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３のそれぞれに対応させて設けられたアドレスレンジの合計に対応する。すなわち、このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３に応じて分割されている。このスロットアクセス用のアドレスレンジの分割されたいずれかのアドレスレンジは、いずれかのスロットに対応付けられている。対応付けられたスロットは、第１の中継装置１０１のスロットの他に、第２の中継装置１０２のスロットも含まれている。
例えば、当該スロットアクセス用のアドレスレンジ内にスロットＭ＃０で示すアドレスレンジは、スロットＭ＃０に接続されたメインユニット１１１に対応付けられている。また、当該スロットアクセス用のアドレスレンジ内にスロットＭ＃４で示すアドレスレンジは、スロットＭ＃４に接続されたプラットフォーム１１２＿３に対応付けられている。処理部１２１は、送信先のスロットに割り当てられたアドレスレンジにデータを転送する。なお、詳細については後述する。
中継用ルートコンプレックス１０６の処理部１２１は、第２の中継装置１０２との間で、アドレスレンジを用いたデータ転送を制御する。すなわち、処理部１２１は、転送用データのアドレスレンジに基づいて、送信先のスロットに対応するアドレスレンジを示すアドレス情報を取得する。処理部１２１は、取得したアドレス情報について、アドレス情報を転送先のアドレスレンジにアドレス変換した後、中継用エンドポイント１０７に対して、変換後のアドレス情報と、転送用データとを転送する。なお、この中継用ルートコンプレックス１０６の処理部１２１が実行するアドレス変換処理については、後で詳しく説明する。
（第２の中継装置１０２）
第２の中継装置１０２は、スイッチ１０３と、バス制御プロセッサ１０４と、を備えている。さらに、第２の中継装置１０２は、複数のスレーブ側プラットフォーム１１３の各々と接続可能な第２の接続部として、８個のエンドポイント１０５を備えている。さらに、第２の中継装置１０２は、第１の中継装置１０１と接続可能な第２の中継接続部として、中継用エンドポイント（ＥＰ）１０７を備えている。
第２の中継装置１０２のバス制御プロセッサ１０４は、エンドポイント１０５の各々に接続されたスレーブ側プラットフォーム１１３の各々との通信を制御する。また、第２の中継装置１０２のバス制御プロセッサ１０４は、拡張バス（本実施形態ではＰＣＩeバス）の中継用エンドポイント１０７を介して、第１の中継装置１０１に接続されているマスタ側メインユニット１１１、マスタ側プラットフォーム１１２間との通信を制御する。
バス制御プロセッサ１０４は、ソフトウェア構成として特定部１５１を備えている。
第２の中継装置１０２のバス制御プロセッサ１０４の特定部１５１は、スイッチ１０３の設定を参照することで、第１の中継装置１０１と第２の中継装置１０２との間の関係、換言すれば第２の中継装置１０２がマスタかスレーブかを表した関係を特定する。本実施形態の特定部１５１は、第２の中継装置１０２がスレーブであることを特定する
第２の中継装置１０２の第１のエンドポイント（ＥＰ）１０５＿１〜第８のエンドポイント（ＥＰ）１０５＿８は、処理部１０８と、メモリ１０９と、を備えたうえで、プラットフォーム１１３の各々と接続するための拡張バス（ＰＣＩｅバス）による接続Ｉ／Ｆを備えている。
第２の中継装置１０２のエンドポイント１０５の処理部１０８は、アクセス可能なアドレス空間のうち、メインユニット１１１、プラットフォーム１１２、１１３にデータの読出し／書き込みを行うためのスロットアクセス用のアドレスレンジが割り当てられている（図５参照）。このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３のそれぞれに対応させて設けられたアドレスレンジの合計に対応する。すなわち、このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３に応じて分割されている。このスロットアクセス用のアドレスレンジの分割されたいずれかのアドレスレンジは、いずれかのスロットに対応付けられている。対応付けられたスロットは、第２の中継装置１０２のスロットの他に、第１の中継装置１０１のスロットも含まれている。
例えば、当該スロットアクセス用のアドレスレンジ内にスロットＳ＃０で示すアドレスレンジは、スロットＳ＃０に接続されたプラットフォーム１１３＿１に対応付けられている。また、当該スロットアクセス用のアドレスレンジ内にスロットＳ＃４で示すアドレスレンジは、スロットＳ＃４に接続されたプラットフォーム１１３＿５に対応付けられている。処理部１０８は、送信先のスロットに割り当てられたアドレスレンジに転送用データを転送する。
第２の中継装置１０２のエンドポイント１０５の処理部１０８は、接続Ｉ／Ｆを介して接続されているプラットフォーム１１３が有する、ルートコンプレックス１１４との間で、データ転送を行う。
すなわち、第２の中継装置１０２のエンドポイント１０５の処理部１０８は、転送用データのアドレスレンジに基づいて、送信先のスロットに対応するアドレスレンジを示すアドレス情報を取得する。処理部１０８は、取得したアドレス情報について、転送先のアドレスレンジにアドレス変換した後、ルートコンプレックス１１４との間で、変換後のアドレス情報と、転送用データとを転送する。
中継用エンドポイント１０７は、処理部１３１と、メモリ１３２と、を備えたうえで、中継用ルートコンプレックス１０６と接続するための接続Ｉ／Ｆを備えている。
中継用エンドポイント１０７は、中継用ルートコンプレックス１０６を介して、複数のスレーブ側プラットフォーム１１３と、複数のマスタ側プラットフォーム１１２と、の間の通信を中継する。
第２の中継装置１０２の中継用エンドポイント１０７の処理部１３１は、アクセス可能なアドレス空間のうち、データの読出し／書き込みを行うためのスロットアクセス用のアドレスレンジが割り当てられている（図５参照）。このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３のそれぞれに対応させて設けられたアドレスレンジの合計に対応する。すなわち、このスロットアクセス用のアドレスレンジは、メインユニット１１１、プラットフォーム１１２、１１３に応じて分割されている。このスロットアクセス用のアドレスレンジの分割されたいずれかのアドレスレンジは、いずれかのスロットに対応付けられている。対応付けられたスロットは、第２の中継装置１０２のスロットの他に、第１の中継装置１０１のスロットも含まれている。
例えば、当該スロットアクセス用のアドレスレンジ内にスロットＳ＃０で示すアドレスレンジは、スロットＳ＃０に接続されたプラットフォーム１１３＿１に対応付けられている。また、当該スロットアクセス用のアドレスレンジ内にスロットＳ＃４で示すアドレスレンジは、スロットＳ＃４に接続されたプラットフォーム１１３＿５に対応付けられている。処理部１３１は、送信先のスロットに割り当てられたアドレスレンジにデータを転送する。なお、詳細については後述する。
第２の中継装置１０２の中継用エンドポイント１０７の処理部１３１は、第２の中継装置１０２のエンドポイント１０５との間で、アドレスレンジを用いたデータ転送を制御する。すなわち、処理部１３１は、転送用データのアドレスレンジに基づいて、送信先のスロットに対応するアドレスレンジを示すアドレス情報を取得する。処理部１３１は、取得したアドレス情報について、アドレス情報を転送先のアドレスレンジにアドレス変換した後、第２の中継装置１０２のエンドポイント１０５に対して、変換後のアドレス情報と、転送用データとを転送する。なお、この中継用エンドポイント１０７の処理部１３１が実行するアドレス変換処理については、後で詳しく説明する。
第２の中継装置１０２のエンドポイント１０５＿１〜１０５＿８の処理部１０８は、プラットフォーム１１３が接続されたルートコンプレックス１１４との間で、データの読出し及び書き込みを行うためのアドレスレンジを用いたデータ転送を行う。
（メインユニット）
メインユニット１１１は、２個のルートコンプレックス（ＲＣ）１１４と、処理部１１５と、メモリ１１６とを備える。そして、処理部１１５が、メモリ１１６に格納されたプログラムを実行することで、メインユニット１１１は、情報処理システム１の制御部およびＧＵＩ（Graphical User Interface）として機能するホストＰＣ（Personal Computer）として機能する。
マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３は、拡張バス（本実施形態ではＰＣＩeバス）のルートコンプレックス（ＲＣ）１１４と、処理部１１５と、メモリ１１６とを備え、様々な演算を行う情報処理装置とする。そして、処理部１１５がメモリ１１６に格納されたプログラムを実行することで、例えば、マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３は、ＡＩ（Artificial Intelligence）推論処理や画像処理等が実行される。
また、メインユニット１１１、マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３の各々が備える処理部１１５は、それぞれ違うメーカ（ベンダ）から提供されたものであっても良いし、同じメーカから提供されたものであっても良い。
ルートコンプレックス１１４は、エンドポイント１０５と接続するための接続Ｉ／Ｆを備えている。
メインユニット１１１、マスタ側プラットフォーム１１２、及びスレーブ側プラットフォーム１１３の処理部１１５は、ルートコンプレックス１１４を介して接続されているエンドポイント１０５との間で、アドレスレンジを用いてデータ転送を制御する。
本実施形態においては、メインユニット１１１およびプラットフォーム１１２、１１３間で通信を行う際、仮想的なＬＡＮ（Local Area Network）ドライバを呼び出して、データの送受信を行うことで、仮想的なＬＡＮを介した通信のような制御を実現している。そこで、具体的なソフトウェア構成について説明する。
図２は、本実施形態にかかるメインユニットおよびプラットフォームのソフトウェア構成を例示したブロック図である。
図２に示されるように、メインユニット１１１の処理部１１５は、ＢＩＯＳ(Basic Input Output System)２０２と、ＯＳ(Operating System)２０３と、ドライバ２０４と、サービス２０５と、仮想ＬＡＮドライバ２０６と、分散制御部２０７と、共通ソフトウェア２０８と、を実現することで、アプリケーション２０９を実行することができる。メインユニット１１１のＰＣプラットフォーム２０１は、メインユニット１１１のハードウェア資源とする。
メインユニット１１１には、起動時のＯＳ２０３の読み込みや、メインユニット１１１に対する基本的な入出力制御を行うＢＩＯＳ２０２と、ＢＩＯＳ２０２によって起動するＯＳ２０３と、を備えている。ＯＳ２０３は、例えばＷｉｎｄｏｗｓ（登録商標）が考えられるが、どのようなＯＳであってもよい。
ＯＳ２０３は、拡張バス（例えば、ＰＣＩｅバス）を制御するためのブリッジドライバ２０４Ａを含む各種ドライバ２０４と、を読み込んで、ルートコンプレックス１１４にアクセスして他のプラットフォーム（例えば、マスタ側プラットフォーム１１２＿１〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）との通信を行う。また、様々な制御を行うためのサービス２０５を読み込んで、様々な処理を行う。
さらに、ドライバ２０４及びサービス２０５の上層には、仮想ＬＡＮドライバ２０６と、分散制御部２０７とを実現している。これにより、アプリケーション２０９は、共通ソフトウェア２０８を介して、仮想ＬＡＮドライバ２０６にアクセスすることで、他のプラットフォーム（例えば、マスタ側プラットフォーム１１２＿１〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）に対して仮想的なＬＡＮを介して通信を実現している。
同様に、マスタ側プラットフォーム１１２＿１、１１２＿２は、Boodloader２１２と、ＯＳ２１３と、ドライバ２１４と、仮想ＬＡＮドライバ２１５と、分散制御部２１６と、共通ソフトウェア２１７と、を実現することで、例えば分散処理Ａ、分散処理Ｂを実行できる。ハードウェアプラットフォーム２１１は、マスタ側プラットフォーム１１２＿１、１１２＿２のハードウェア資源とする。
マスタ側プラットフォーム１１２＿１、１１２＿２は、電源投入時にBootloader２１２が起動し、当該Bootloader２１２がＯＳ２１３を起動させる。
ＯＳ２１３は、拡張バス（例えば、ＰＣＩｅバス）を制御するためのブリッジドライバ２１４Ａを含む各種ドライバ２１４と、を読み込んで、ルートコンプレックス１１４にアクセスして他のプラットフォーム（例えば、メインユニット１１１、マスタ側プラットフォーム１１２＿３〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）との通信を行う。
さらに、ドライバ２１４の上層には、仮想ＬＡＮドライバ２１５と、分散制御部２１６とを実現している。これにより、分散処理Ａ、分散処理Ｂは、共有ソフトウェア２１７を介して、仮想ＬＡＮドライバ２１５にアクセスすることで、他のプラットフォーム（例えば、メインユニット１１１、マスタ側プラットフォーム１１２＿３〜１１２−６又はスレーブ側プラットフォーム１１３＿１〜１１３＿８）に対して仮想的なＬＡＮを介して通信を実現している。
図３は、本実施形態に係る情報処理システム１において、マスタ側におけるメインユニット１１１及び各プラットフォーム１１２とスロット番号との対応関係、スレーブ側における各プラットフォーム１１３とスロット番号との対応関係を示した図である。
同図に示す様に、第１の中継装置１０１は、スロットＭ＃０〜スロットＭ＃８の９つのスロットを有している。メインユニット１１１は、マスタ側のスロットＭ＃０、Ｍ＃１に接続され、マスタ側プラットフォーム１１２＿１、１１２＿２、１１２＿３、１１２＿４、１１２＿５、１１２＿６は、マスタ側のスロットＭ＃２、Ｍ＃３、Ｍ＃４、Ｍ＃５、Ｍ＃６、Ｍ＃７に、それぞれ接続されている。また、第２の中継装置１０２は、マスタ側のスロットＭ＃８に接続されている。
また、第２の中継装置１０２は、スロットＳ＃０〜スロットＳ＃８の９つのスロットを有している。スレーブ側プラットフォーム１１３＿１、１１３＿２、１１３＿３、１３＿４、１１３＿５、１１３＿６、１１３＿７、１１３＿８は、スレーブ側のスロットＳ＃０、Ｓ＃１、Ｓ＃２、Ｓ＃３、Ｓ＃４、Ｓ＃５、Ｓ＃６、Ｓ＃７に、それぞれ接続されている。また、第１の中継装置１０１は、スレーブ側のスロットＳ＃８に接続されている。
図４は、マスタ側におけるメインユニット１１１の処理部１１５、マスタ側におけるプラットフォーム１１２の処理部１１５、マスタ側におけるエンドポイント１０５の処理部１０８、中継用ルートコンプレックス１０６の処理部１２１のそれぞれがアクセス可能なアドレス空間における、スロット番号に応じて分割されたアドレスレンジの一例を示した図である。
同図に示す様に、マスタ側におけるメインユニット１１１の処理部１１５、マスタ側におけるプラットフォーム１１２の処理部１１５、マスタ側におけるエンドポイント１０５の処理部１０８、中継用ルートコンプレックス１０６の処理部１２１のそれぞれがアクセス可能なアドレス空間は、マスタ側のスロットＭ＃０、Ｍ＃１、Ｍ＃２、Ｍ＃３、Ｍ＃４、Ｍ＃５、Ｍ＃６、Ｍ＃７、Ｍ＃８のそれぞれに対応させたアドレスレンジＭＡ、ＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦ、ＭＧ、ＭＨ、ＭＩを有する。
このうち、アドレスレンジＭＡ、ＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦ、ＭＧ、ＭＨは、マスタ側同士のローカル通信を行うためのアドレスレンジとなっている。
一方、スロットＭ＃８に対応するアドレスレンジＭＩは、マスタ側メインユニット１１１１又はプラットフォーム１１２が、第１の中継装置１０１とカスケード接続された第２の中継装置１０２を介してスレーブ側のスロットＳ＃０、Ｓ＃１、Ｓ＃２、Ｓ＃３、Ｓ＃４、Ｓ＃５、Ｓ＃６、Ｓ＃７のそれぞれに接続されたプラットフォーム１１３とリモート通信を行うためにアドレスレンジとなっている。
従って、例えば、メインユニット１１１からマスタ側プラットフォーム１１２＿３へデータ転送するために、第１のエンドポイント１０５＿１のアドレス空間のアドレスレンジＭＦ（Ｍ＃５）が指定されたデータは、第１のエンドポイント１０５＿５のアドレス空間のアドレスレンジＭＦ（Ｍ＃５）に転送（写像）され、最終的にプラットフォーム１１２＿３のアドレス空間のアドレスレンジＭＦ（Ｍ＃５）に転送（写像）されることになる。
また、例えば、メインユニット１１１からスレーブ側プラットフォーム１１３＿３へデータ転送するために、メインユニット１１１のアドレス空間のアドレスレンジＭＩ（Ｍ＃８（Ｓ＃２））が指定されたデータは、マスタ側第１のエンドポイント１０５＿１のアドレス空間のアドレスレンジＭＩ（Ｍ＃８（Ｓ＃２））に転送（写像）され、第１の中継装置１０１と、当該第１の中継装置１０１とカスケード接続された第２の中継装置１０２とを介してスレーブ側に転送（写像）される。スレーブ側に転送される際に、アドレス変換処理が行われる。
図５は、スレーブ側におけるプラットフォーム１１３の処理部１１５、スレーブ側におけるエンドポイント１０５の処理部１０８、中継用エンドポイント１０７の処理部１３１のそれぞれがアクセス可能なアドレス空間において、スロット番号に応じて分割されたアドレスレンジの一例を示した図である。
同図に示す様に、スレーブ側におけるプラットフォーム１１３の処理部１１５、スレーブ側におけるエンドポイント１０５の処理部１０８、中継用エンドポイント１０７の処理部１３１のそれぞれがアクセス可能なアドレス空間は、スレーブ側のスロットＳ＃０、Ｓ＃１、Ｓ＃２、Ｓ＃３、Ｓ＃４、Ｓ＃５、Ｓ＃６、Ｓ＃７、Ｓ＃８のそれぞれに対応させたアドレスレンジＳＡ、ＳＢ、ＳＣ、ＳＤ、ＳＥ、ＳＦ、ＳＧ、ＳＨ、ＳＩを有する。
このうち、アドレスレンジＳＡ、ＳＢ、ＳＣ、ＳＤ、ＳＥ、ＳＦ、ＳＧ、ＳＨは、スレーブ側同士のローカル通信を行うためのアドレスレンジとなっている。
一方、スロットＳ＃８に対応するアドレスレンジＳＩは、スレーブ側プラットフォーム１１３が、第２の中継装置１０２と、当該第２の中継装置１０２とカスケード接続された第１の中継装置１０１を介してマスタ側のスロットＭ＃０、Ｍ＃１、Ｍ＃２、Ｍ＃３、Ｍ＃４、Ｍ＃５、Ｍ＃６、Ｍ＃７のそれぞれに接続されたメインユニット１１１、プラットフォーム１１２とリモート通信を行うためにアドレスレンジとなっている。
従って、例えば、スレーブ側プラットフォーム１１３＿１からスレーブ側プラットフォーム１１３＿３へデータ転送するために、スレーブ側の第１のエンドポイント１０５＿１のアドレス空間のアドレスレンジＳＤ（Ｓ＃３）が指定されたデータは、第１のエンドポイント１０５＿３のアドレス空間のアドレスレンジＳＤ（Ｓ＃３）に転送され、最終的にプラットフォーム１１３＿３の処理部１１４のアドレス空間のアドレスレンジＳＤ（Ｓ＃３に対応）に転送（写像）されることになる。
また、例えば、スレーブ側プラットフォーム１１３＿１からマスタ側メインユニット１１１へデータ転送するために、スレーブ側プラットフォーム１１３＿１の処理部１１４のアドレス空間のアドレスレンジＳＩ（Ｓ＃８（Ｍ＃０））が指定されたデータは、スレーブ側第１のエンドポイント１０５＿１の処理部１１４のアドレス空間のアドレスレンジＳＩ（Ｓ＃８（Ｍ＃０））に転送（写像）され、カスケード接続された第１の中継装置１０１と第２の中継装置１０２とを介してマスタ側に転送（写像）される。マスタ側に転送される際にアドレス変換処理が行われる。次にアドレス変換処理について説明する。
（アドレス変換処理）
本実施形態に係る情報処理システム１においては、第１の中継装置１０１と第２の中継装置１０２との間でデータ転送をする際に、カスケード接続された第１の中継装置１０１と第２の中継装置１０２とを介したリモート通信（すなわち、マスタ側からスレーブ側へのデータ転送、又はスレーブ側からマスタ側へのデータ転送）を、ローカル通信と同様に取り扱うためのアドレス変換処理を実行する。
図６は、マスタ側メインユニット１１１がルートコンプレックス１１４及び第１のＥＰ１０５＿１を介して、スレーブ側プラットフォーム１１３＿１に対してデータ転送を行う場合において、中継用ルートコンプレックス１０６の処理部１２１が実行するアドレス変換処理を説明するための図である。
同図に示す様に、中継用ルートコンプレックス１０６の処理部１２１がアクセス可能なアドレス空間のアドレスレンジＭＩのＭ＃８（Ｓ＃０）、Ｍ＃８（Ｓ＃１）、Ｍ＃８（Ｓ＃２）、Ｍ＃８（Ｓ＃３）、Ｍ＃８（Ｓ＃４）、Ｍ＃８（Ｓ＃５）、Ｍ＃８（Ｓ＃６）、Ｍ＃８（Ｓ＃７）が指定された各データが、転送先の中継用エンドポイント１０７の処理部１３１がアクセス可能なアドレス空間において、それぞれアドレスレンジＳＡ、ＳＢ、ＳＣ、ＳＤ、ＳＥ、ＳＦ、ＳＧ、ＳＨに写像されるように、中継用ルートコンプレックス１０６の処理部１２１は、各データのアドレス情報を書き換える。
このようなアドレス変換を実行することで、例えばメインユニット１１１のドライバ２０４は、第１の中継装置１０１に対してのデータ転送制御を同じ手法により、第１の中継装置１０１とカスケード接続された第２の中継装置１０２を介して、スレーブ側プラットフォーム１１３にデータ転送することができる。すなわち、ソフトウェアによる特別な処理を必要としない。
図７は、スレーブ側プラットフォーム１１３＿１がルートコンプレックス１１４及び第１のＥＰ１０５＿１を介してマスタ側メインユニット１１１に対してデータ転送を行う場合において、中継用ルートコンプレックス１０７の処理部１３１が実行するアドレス変換処理を説明するための図である。
同図に示す様に、中継用エンドポイント１０７の処理部１３１がアクセス可能なアドレス空間のアドレスレンジＳＩのＳ＃８（Ｍ＃０）、Ｓ＃８（Ｍ＃１）、Ｓ＃８（Ｍ＃２）、Ｓ＃８（Ｍ＃３）、Ｓ＃８（Ｍ＃４）、Ｓ＃８（Ｍ＃５）、Ｓ＃８（Ｍ＃６）、Ｓ＃８（Ｍ＃７）が指定された各データが、転送先の中継用ルートコンプレックス１０６の処理部１２１がアクセス可能なアドレス空間において、それぞれアドレスレンジＭＡ、ＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦ、ＭＧ、ＭＨに写像されるように、中継用エンドポイント１０７の処理部１３１は、各データのアドレス情報を書き換える。
このようなアドレス変換を実行することで、図６の例と同様に、例えばプラットフォーム１１３＿１のドライバ２０４は、第２の中継装置１０２に対してのデータ転送制御を同じ手法により、第２の中継装置１０２とカスケード接続された第１の中継装置１０１を介してマスタ側メインユニット１１１にデータ転送することができる。すなわち、ソフトウェアによる特別な処理を必要としない。
図８は、本実施形態に係る情報処理システム１において、マスタ側メインユニット１１１が、第１の中継装置１０１及び第２の中継装置１０２を介して、スレーブ側プラットフォーム１１３＿１に対してデータ転送を行う場合の処理の流れを示したシーケンス図である。
まず、マスタ側メインユニット１１１の処理部１１５は、スロットＳ＃０に接続されたスレーブ側プラットフォーム１１３＿１へのデータ転送要求を受ける（ステップＳ１）。
マスタ側メインユニット１１１の処理部１１５は、転送用データのアドレス情報に対し、転送先のアドレス空間のアドレスレンジＭＩ（Ｍ＃８（Ｓ＃０））にデータを転送するためのアドレス情報を指定する（ステップＳ２）。処理部１１５は、アドレス情報に基づいて、第１のエンドポイント１０５＿１へデータを転送する（ステップＳ３）。
第１の中継装置１０１の第１のエンドポイント１０５＿１の処理部１０８は、転送用データのアドレス情報に対し、転送先の中継用ルートコンプレックス１０６の処理部１２１がアクセス可能なアドレス空間のアドレスレンジＭＩ（Ｍ＃８（Ｓ＃０））を指定するアドレス変換処理を実行する（ステップＳ４）。第１のエンドポイント１０５＿１の処理部１０８は、変換後のアドレス情報に基づいて、中継用ルートコンプレックス１０６へデータを転送する（ステップＳ５）。
中継用ルートコンプレックス１０６の処理部１２１は、転送用データのアドレス情報に対し、転送先の中継用エンドポイント１０７の処理部１３１がアクセス可能なアドレス空間のアドレスレンジＳＡ（Ｓ＃０）を指定するアドレス変換処理を実行する（ステップＳ６）。中継用ルートコンプレックス１０６の処理部１２１は、変換後のアドレス情報に基づいて、中継用エンドポイント１０７へデータを転送する（ステップＳ７）。
ステップＳ７のアドレス処理により、マスタ側においてアドレス情報を「アドレスレンジＭＩ（Ｍ＃８（Ｓ＃０））」とするデータは、スレーブ側においてアドレス情報を「アドレスレンジＳＡ（Ｓ＃０）」とするデータに書き換えられたことになる。従って、当該書き換え後のデータについての転送処理は、スレーブ側におけるローカル通信と同様に取り扱うことができる。
中継用エンドポイント１０７の処理部１３１は、転送用データのアドレス情報に対し、転送先である第２の中継装置１０２の第１のエンドポイント１０５＿１の処理部１０８がアクセス可能なアドレス空間のアドレスレンジＳＡ（Ｓ＃０）を指定するアドレス変換処理を実行する（ステップＳ８）。中継用エンドポイント１０７の処理部１３１は、変換後のアドレス情報に基づいて、転送先である第２の中継装置１０２の第１のエンドポイント１０５＿１へデータを転送する（ステップＳ９）。
第２の中継装置１０２の第１のエンドポイント１０５＿１の処理部１０８は、転送用データのアドレス情報に対し、転送先であるスレーブ側プラットフォーム１１３＿１の処理部１１５がアクセス可能なアドレス空間のアドレスレンジＳＡ（Ｓ＃０）を指定するアドレス変換処理を実行する（ステップＳ１０）。第２の中継装置１０２の第１のエンドポイント１０５＿１の処理部１０８は、変換後のアドレス情報に基づいて、転送先であるスレーブ側プラットフォーム１１３＿１へデータを転送する（ステップＳ１１）。
（変形例）
上述した実施形態においては、例えばＣＰＵ等のプロセッサとしての処理部１０８、１１５、１２１、１３１がデータ転送を制御する場合を例示した。しかしながら、当該例に限定されず、例えば各処理部１０８、１１５、１２１、１３１がＤＭＡ（Direct Memory Access）コントローラを備える構成とし、各ＤＭＡコントローラに代表されるアドレス変換ユニットを用いてデータ転送を制御する構成であってもよい。各ＤＭＡコントローラは、対応する処理部から転送開始指示を受けると、上述したアドレス変換処理及び転送処理を実行する。この様にＤＭＡコントローラを用いることで、処理部の負荷を軽減させることができる。また、ＤＭＡコントローラを用いることで、アドレス空間において、ＢＡＲ（Base Address Register）空間に限定されないアドレスレンジをデータ転送に用いることができる。
上述した実施形態及び変形例の情報処理システム１によれば、マスタ側の中継装置１０１から、当該マスタ側の中継装置１０１とカスケード接続されたスレーブ側の中継装置１０２へデータを転送する際に、マスタ側においてデータに付されたスレーブ側への転送のためのアドレス情報を、スレーブ側におけるローカルなアドレス情報にアドレス変換する。これにより、カスケード接続された複数の（実施形態では二つの）中継装置１０１、１０２を介した情報処理装置１１１、１１２、１１３間であっても、マスタ側の各処理部１０８、１１５、１２１は、マスタ側の中継装置１０１に対するデータ転送と同等の制御により（すなわち、単一の中継装置に対するデータ転送と同等の制御により）、スレーブ側の各処理部１０８、１１５、１３１にデータを転送することができる。その結果、カスケード接続して分散型コンピュータを拡張した場合において、マスタースレーブ間の通信を統一的に取り扱うことができる。
つまり、実施形態及び変形例の情報処理システム１によれば、中継装置１０１、１０２は、自装置に接続されたメインユニット１１１、プラットフォーム１１２、１１３から送信されたデータ、又は他の中継装置１０１、１０２から転送されたデータ、にかかわらず、統一的に処理することができる。これによって、送信元の違いに応じてデータ毎に制御を異ならせた場合と比べて処理負担を軽減できる。さらには、データの取り扱いが容易になるため、メンテナンスを容易にできるとともに、実装する際の作業負担を軽減できる。
ＤＭＡＣを用いた上記アドレス変換処理を実行することで、アドレス空間において、ＢＡＲ空間に限定されないアドレスレンジをデータ転送に用いることができる。
上述の実施形態では、各部のＩ／ＯのインタフェースとしてＰＣＩｅを例に挙げて説明したが、インタフェースはＰＣＩｅに限定されない。例えば、各部のインタフェースは、データを転送するバスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。(データ転送)バスは、１個の筐体等に設けられたローカルな環境（例えば、１つのシステムまたは１つの装置）で高速にデータを転送できる汎用のバスであってよい。インタフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
Ｉ／Ｏインタフェースは、シリアル転送の場合、ポイント・ツー・ポイント接続ができ、データをパケットベースで転送可能な構成でよい。尚、Ｉ／Ｏインタフェースは、シリアル転送の場合、複数のレーンを有してよい。Ｉ／Ｏインタフェースのレイヤ構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層とを有してよい。また、Ｉ／Ｏインタフェースは、階層の最上位であり１または複数のポートを有するルートコンプレックス、Ｉ／Ｏデバイスであるエンドポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでよい。インタフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信してもよい。この場合、受信側は、デマルチプレクサでデータとクロック信号を分離してよい。
本発明の実施形態及び変形例を説明したが、この実施形態及び変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態及び変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 情報処理システム
１０１ 第１の中継装置
１０２ 第２の中継装置
１０４ バス制御プロセッサ
１０５＿１〜１０５＿８ エンドポイント
１１１ メインユニット
１１２＿１〜１１２＿６、７１１＿１〜７１１＿８ マスタ側プラットフォーム
１１３＿１〜１１３＿８、７１２＿１〜７１２＿８ スレーブ側プラットフォーム
１１４ ルートコンプレックス
１０８、１１５、１２１、１３１ 処理部
１０９、１１６、１２２、１３２ メモリ
１４１、１５１ 特定部

Claims (3)

  1. 複数の第１の情報処理装置と、複数の第２の情報処理装置と、第１の中継装置と、第２の中継装置と、を具備し、
    前記第１の中継装置は、前記複数の第１の情報処理装置と拡張バスを介して接続され前記複数の第１の情報処理装置の間の通信を中継する複数の第１の接続部と、第１の中継接続部と、を有し、
    前記第２の中継装置は、前記複数の第２の情報処理装置と拡張バスを介して接続され前記複数の第２の情報処理装置の間の通信を中継する複数の第２の接続部と、前記第１の中継接続部と接続される第２の中継接続部と、を有し、
    前記第１の中継接続部は、アドレス空間において、前記複数の第１の接続部のそれぞれに対応する第１のアドレスレンジと、前記複数の第２の接続部のそれぞれに対応する第２のアドレスレンジと、を有し、当該第２のアドレスレンジが指定されたデータを、前記第１の中継装置から前記第２の中継装置へ転送する第１の処理部を有し、
    前記第２の中継接続部は、アドレス空間において、前記複数の第２の接続部のそれぞれに対応する第３のアドレスレンジと、前記複数の第１の接続部のそれぞれに対応する第４のアドレスレンジと、を有し、当該第３のアドレスレンジが指定されたデータを、前記複数の第２の情報処理装置の少なくともいずれかへ転送する第２の処理部を有し、
    前記第１の処理部は、前記第２のアドレスレンジが指定されたデータを前記第１の中継装置から前記第２の中継装置へ転送する場合に、前記第２のアドレスレンジが指定された前記データに関するアドレス情報を、前記第３のアドレスレンジを指定するアドレス情報に変換して前記第２の中継装置へ転送する、
    情報処理システム。
  2. 前記第１の処理部は、前記第１のアドレスレンジが指定されたデータを、前記複数の第１の情報処理装置の少なくともいずれかへ転送し、
    前記第２の処理部は、前記第４のアドレスレンジが指定されたデータを、前記第２の中継装置から前記第１の中継装置へ転送する場合に、前記第４のアドレスレンジが指定されたデータに関するアドレス情報を、前記第１のアドレスレンジを指定するアドレス情報に変換して前記第１の中継装置へ転送する、
    請求項１に記載の情報処理システム。
  3. 前記第１の処理部は、前記アドレス情報の変換を実行するアドレス変換ユニットを有する請求項１又は２に記載の情報処理システム。




JP2019086612A 2019-04-26 2019-04-26 情報処理システム Active JP6597925B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019086612A JP6597925B1 (ja) 2019-04-26 2019-04-26 情報処理システム
GB2002752.0A GB2585120A (en) 2019-04-26 2020-02-27 Information processing system
US16/810,074 US20200341928A1 (en) 2019-04-26 2020-03-05 Information processing system
CN202010295528.1A CN111858424A (zh) 2019-04-26 2020-04-15 信息处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086612A JP6597925B1 (ja) 2019-04-26 2019-04-26 情報処理システム

Publications (2)

Publication Number Publication Date
JP6597925B1 true JP6597925B1 (ja) 2019-10-30
JP2020184108A JP2020184108A (ja) 2020-11-12

Family

ID=68383193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086612A Active JP6597925B1 (ja) 2019-04-26 2019-04-26 情報処理システム

Country Status (4)

Country Link
US (1) US20200341928A1 (ja)
JP (1) JP6597925B1 (ja)
CN (1) CN111858424A (ja)
GB (1) GB2585120A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541021B2 (ja) * 2010-09-09 2014-07-09 富士通株式会社 スイッチ装置
US10684973B2 (en) * 2013-08-30 2020-06-16 Intel Corporation NUMA node peripheral switch
US20150261709A1 (en) * 2014-03-14 2015-09-17 Emilio Billi Peripheral component interconnect express (pcie) distributed non- transparent bridging designed for scalability,networking and io sharing enabling the creation of complex architectures.

Also Published As

Publication number Publication date
US20200341928A1 (en) 2020-10-29
GB202002752D0 (en) 2020-04-15
CN111858424A (zh) 2020-10-30
GB2585120A (en) 2020-12-30
JP2020184108A (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
JP5477707B2 (ja) Ｉ／ｏシステムおよびｉ／ｏ制御方法
JP5763873B2 (ja) データ処理システムの複数のルート複合体間の通信のために共用メモリを初期設定するための方法、コンピュータ・プログラム、およびデータ処理システム
JP5362980B2 (ja) データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法）
JP4931787B2 (ja) データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法）
US10684880B2 (en) Allocating and initializing I/O devices at virtual
US20110064089A1 (en) Pci express switch, pci express system, and network control method
JP2008152786A (ja) データ処理システム内で１つまたは複数のエンドポイントの第１の物理機能から第２の物理機能に仮想機能を移行するための方法、プログラム、およびシステム（単一ルート・ステートレス仮想機能の移行のためのシステムおよび方法）
JP5541021B2 (ja) スイッチ装置
JP2008152787A (ja) データ処理システム内で実行中の通信ファブリックにコンポーネントをホット・プラグするための方法、プログラム、およびシステム（実行中のＰＣＩｅファブリックにおける新しいコンポーネントのホット・プラグ／除去のためのシステムおよび方法）
GB2473675A (en) Enumeration procedure for a bus network comprising virtual endpoints and other virtual devices
US20120183001A1 (en) Network apparatus, network configuration method and program recording medium which records a network apparatus program
JPWO2011004548A1 (ja) Ｉ／ｏシステム、下流ｐｃｉエクスプレスブリッジ、インターフェース共有方法、およびプログラム
US8996734B2 (en) I/O virtualization and switching system
US9639489B2 (en) I/O device sharing system and I/O device sharing method
US10169279B2 (en) Input/output control device, input/output control system, and input/output control method for conversion of logical address of instruction into local address of device specified in instruction
CN113168384B (zh) 通信设备、信息处理系统和通信方法
US20200358637A1 (en) Information processing system, and platform
US20200334036A1 (en) Information processing system and relay device
JP6597925B1 (ja) 情報処理システム
JP6635209B2 (ja) 情報処理システム
US10942793B2 (en) Information processing system
JP7146075B2 (ja) 複数のプロセッサ装置と複数のインターフェースを有するデータ処理装置
CN112052200A (zh) 信息处理装置、信息处理系统以及存储介质
WO2019124259A1 (ja) 構成管理装置、構成管理システム、構成管理方法、および、構成管理プログラム
JP2008009926A (ja) 情報処理装置、情報処理システムおよびアドレス変換方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190523

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190529

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6597925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250