JP4797279B2 - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP4797279B2 JP4797279B2 JP2001158734A JP2001158734A JP4797279B2 JP 4797279 B2 JP4797279 B2 JP 4797279B2 JP 2001158734 A JP2001158734 A JP 2001158734A JP 2001158734 A JP2001158734 A JP 2001158734A JP 4797279 B2 JP4797279 B2 JP 4797279B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- pdp panel
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Description
【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置は、視認性に優れた表示パネル（薄型表示デバイス）として注目されており、高精細化および大画面化が進められている。
【０００３】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では面放電型と対向放電型の２種類があるが、高精細化、大画面化、消費電力および製造の簡便性から、現状では、ＡＣ型で面放電型のプラズマディスプレイ装置が主流を占めるようになってきている。
【０００４】
図１１にプラズマディスプレイ装置におけるＰＤＰパネルの構造を示している。図１１に示すように、ガラス基板などの透明な前面側の基板１上には、スキャン電極とサステイン電極とで対をなすストライプ状の表示電極２が複数列形成され、そしてその電極群を覆うように誘電体層３が形成され、その誘電体層３上には保護膜４が形成されている。
【０００５】
また、前記前面側の基板１に対向配置される背面側の基板５上には、スキャン電極及びサステイン電極の表示電極２と交差するように、オーバーコート層６で覆われた複数列のストライプ状のアドレス電極７が形成されている。このアドレス電極７間のオーバーコート層６上には、アドレス電極７と平行に複数の隔壁８が配置され、この隔壁８間の側面およびオーバーコート層６の表面に蛍光体層９が設けられている。
【０００６】
これらの基板１と基板５とは、スキャン電極およびサステイン電極の表示電極２とアドレス電極７とがほぼ直交するように、微小な放電空間を挟んで対向配置されるとともに、周囲が封止され、そして前記放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種または混合ガスが放電ガスとして封入されている。また、放電空間は、隔壁８によって複数の区画に仕切ることにより、表示電極２とアドレス電極７との交点が位置する複数の放電セルが設けられ、その各放電セルには、赤色、緑色及び青色となるように蛍光体層９が一色ずつ順次配置されている。
【０００７】
図１２にこのＰＤＰパネルの電極配列を示している。図１２に示すようにスキャン電極およびサステイン電極とアドレス電極とは、Ｍ行×Ｎ列のマトリックス構成であり、行方向にはＭ行のスキャン電極ＳＣＮ1〜ＳＣＮMおよびサステイン電極ＳＵＳ1〜ＳＵＳMが配列され、列方向にはＮ列のアドレス電極Ｄ1〜ＤNが配列されている。
【０００８】
このような電極構成のＰＤＰパネルにおいては、アドレス電極とスキャン電極の間に書き込みパルスを印加することにより、アドレス電極とスキャン電極の間でアドレス放電を行い、放電セルを選択した後、スキャン電極とサステイン電極との間に、交互に反転する周期的な維持パルスを印加することにより、スキャン電極とサステイン電極との間で維持放電を行い、所定の表示を行うものである。
【０００９】
また、図１３に、従来のプラズマディスプレイ装置の電気回路を示しており、プラズマディスプレイ装置Ａ００は主として、ＰＤＰパネルＡ１、ノイズフィルタＡ２１、ＡＣ−ＤＣ電源回路Ａ２２、ダウンコンバータ電源回路Ａ３、スタンバイ電源回路Ａ４、マイコンＡ５、ＰＤＰ駆動回路Ａ６１、映像処理回路Ａ６２、映像音声入力回路Ａ７で構成されていた。なお、音声処理回路Ａ６３、スピーカＡ８を設けて構成してもよい。
【００１０】
このプラズマディスプレイ装置は、商用ＡＣ電源Ａ９に接続され、ノイズフィルタＡ２１、力率改善回路Ａ２２１、整流回路Ａ２２２により整流され、複数のＡＣ−ＤＣコンバータ回路、例えばＡＣ−ＤＣコンバータ回路Ａ２２３、ＡＣ−ＤＣコンバータ回路Ａ２２４の２個のコンバータで電源を構成し、おのおのの巻線電源出力はドロッパ電源回路Ａ３１、チョッパ電源回路Ａ３２で必要な電源電圧を給電していた。
【００１１】
【発明が解決しようとする課題】
しかし、このようなプラズマディスプレイ装置においては、ＰＤＰパネルの電力負荷は全黒表示状態と全白表示状態とでは、大きく変動している。例えば４２インチ表示画面のＰＤＰパネルでは、１０Ｗ程度から２００Ｗ程度まで大きく変動する。加えて、ＰＤＰパネルを放電表示させるためには、放電維持電圧Ｖsusとして、例えば２００Ｖ、所定の画素を放電させるために必要なデータ電圧Ｖdataとして、例えば６５Ｖ等の高電圧を必要としている。
【００１２】
したがって、放電維持電圧Ｖsus給電用にフォワ−ド方式あるいはフライバック方式のＡＣ−ＤＣコンバータ回路を専用に用いて、出力電圧のレギュレーションの安定化を図っている。また、多数の巻線出力のある場合は、フライバック方式のＡＣ−ＤＣコンバータ回路を用い、フィードバック巻線出力以外の出力電圧のレギュレーションが不充分になる点をドロッパ電源回路で電圧を平滑化していた。すなわち、図１３において、例えばデータ電圧Ｖdataは、ＡＣ−ＤＣコンバータ回路Ａ２２４の巻線出力を、ドロッパ電源回路Ａ３１で平滑、安定化していた。
【００１３】
４２インチ表示画面のＰＤＰパネルにおいて、例えば６５Ｖ、全白表示時平均電流１Ａの場合、ドロッパ電源回路では３〜５Ｗ程度の電力損失が発生し、また全黒表示時には平均電流が０．１Ａ程度となり、入力電圧（巻線出力）も６８Ｖ（全白時）〜１００Ｖ（全黒）の大きな電圧変動があるという課題を有していた。５０インチ表示画面のＰＤＰパネルにおいてドロッパ電源回路を用いると、１０Ｗ程度の電力損失となるため専用のＡＣ−ＤＣコンバータ回路を設け、電力損失を低減させることが必要になるという課題を有していた。
【００１４】
また、放電維持電圧Ｖsusは前記のように電力が大きく且つ負荷変動が大きいため、専用のＡＣ−ＤＣコンバータ回路Ａ２２３を設けなければならないというコスト面からの課題を有していた。
【００１５】
本発明はこのような課題を解決し、電源電圧のレギュレーションを改善し、ドロッパ電源回路の無効電力を低減可能なプラズマディスプレイ装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を設けた構成とするものであり、さらに次の構成を有する。この構成において、前記電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の２次回生コンバータ回路を用いたものである。また、前記２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、前記ＰＤＰパネル駆動用電源電圧を回生させるように構成したものである。また、前記ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものである。
【００１７】
本発明によれば、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、出力負荷の変動が大きくても、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるプラズマディスプレイ装置を提供することができる。
【００１８】
【発明の実施の形態】
すなわち、本発明の請求項１ないし３記載の発明は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータを用いた構成としたものであり、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００１９】
本発明の請求項１記載の発明は、この構成において、電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の２次回生コンバータ回路を用いたものである。
【００２０】
また、本発明の請求項２記載の発明は、２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、ＰＤＰパネル駆動用電源電圧を回生させるように構成したものであり、ＰＤＰパネル駆動用電源電圧の負荷変動は大きく且つ最大負荷時の電力は他の巻線電圧出力より大きいものであり、ＰＤＰパネル駆動用電源電圧の最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、軽負荷から最大負荷までトランス自体はほぼ一定の出力をしていることとなり、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００２１】
本発明の請求項３記載の発明は、ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものであり、プラズマディスプレイの放電維持電圧はトランス巻線出力で最大の負荷を持つ電圧であるため、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減でき、単一のフライバック方式の２次回生コンバータを実現し、部品点数を削減できるという作用を有する。
【００２２】
さらに、本発明の請求項４ないし７記載の発明は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設けたものであり、フライバック方式のＡＣ−ＤＣコンバータ回路は、中負荷〜重負荷での電圧レギュレーションは比較的安定しており、軽負荷時のみ２次回生動作をさせることにより、軽負荷〜重負荷までの充分な電圧レギュレーションが得られ、２次回生による中負荷〜重負荷時のトランスのヒステリシス損および巻線の銅損、２次回生スイッチング回路損失が低減でき、トランスの小型化及び部分２次回生スイッチング回路の電流容量の削減ができるという作用を有する。
【００２３】
本発明の請求項４記載の発明は、この構成において、電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の部分２次回生コンバータ回路を用いたものである。
【００２４】
本発明の請求項５記載の発明は、部分２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、ＰＤＰパネル駆動用電源電圧を安定化電圧とし回生させるように構成したものであり、ＰＤＰパネル駆動用電源電圧の負荷変動は大きく且つ最大負荷時の電力は他の巻線電圧出力より大きいものであり、ＰＤＰパネル駆動用電源電圧の軽負荷には電圧レギュレーション低下し電圧上昇が発生し、他の巻線電圧が低下するという現象を、他の巻線電圧の低下を抑制すべく２次側にエネルギーを伝達し、ＰＤＰパネル駆動用電源電圧の過剰エネルギーを１次側にエネルギーを回生することにより、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００２５】
本発明の請求項６記載の発明は、電源回路部が、部分２次回生コンバータ回路とフライバック方式からなるＡＣ−ＤＣコンバータ回路とを具備し、部分２次回生コンバータ回路のスイッチング周波数を前記ＡＣ−ＤＣコンバータ回路のスイッチング周波数より低くしたものであり、ＡＣ−ＤＣコンバータ回路のスイッチング周波数域を分離することにより、各ＡＣ−ＤＣコンバータ回路のスイッチング周波数が近接した場合に発生するトランスの唸り音を防止できるという作用を有する。
【００２６】
本発明の請求項７記載の発明は、ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものであり、プラズマディスプレイの放電維持電圧はトランス巻線出力で最大の負荷を持つ電圧であるため、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減でき、且つ軽負荷時のみ回生動作を行うので、２次回生による中負荷〜重負荷時のトランスのヒステリシス損および巻線の銅損、２次回生スイッチング回路損失が低減でき、トランスの小型化及び部分２次回生スイッチング回路の電流容量の削減できる単一のフライバック方式の部分２次回生コンバータを実現し、部品点数を削減できるという作用を有する。
【００２７】
（実施の形態１）
以下、本発明の実施の形態１によるプラズマディスプレイ装置について、図１〜図３を用いて説明する。
【００２８】
図１は本発明の実施の形態１によるプラズマディスプレイ装置における要部回路構成を示している。図に示すように、プラズマディスプレイ装置１００は主として、図１１、図１２に示す構成のＰＤＰパネル１１とこのＰＤＰパネル１１に信号を印加して表示を行う表示駆動回路部とこの表示駆動回路部に駆動電圧を供給する電源回路部とを有している。
【００２９】
具体的には電源回路部を構成するノイズフィルタ１２１、ＡＣ−ＤＣ電源回路１２２、ダウンコンバータ電源回路１３、スタンバイ電源回路１４、制御部であるマイコン１５、および表示駆動回路部を構成するＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７で構成されている。なお、音声処理回路１６３、スピーカ１８を設けて構成してもよい。
【００３０】
このプラズマディスプレイ装置は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路１２２を構成する力率改善回路１２２１、整流回路１２２２により整流し、その後複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２２３、２次回生コンバータ回路１２２４の２個のコンバータを通して電圧を変換するとともに、おのおのの巻線電源出力をドロッパ電源回路１３１、チョッパ電源回路１３２で電圧をダウンコンバ−トして必要な複数の電源電圧を給電する構成としている。
【００３１】
２次回生コンバータ回路１２２４の構成を図２に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、２次回生コンバータ回路１２２４に給電され、所定の画素を放電させるために必要なデータ電圧Ｖdataとして、例えば６５Ｖ、ダウンコンバータ電源回路１３を構成するドロッパ電源回路１３１に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、たとえば１２Ｖ、−１２Ｖは巻線出力を直接出力している。ドロッパ電源回路１３１は、プラズマディスプレイ装置の駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００３２】
２次回生コンバータ回路１２２４の主な構成は、スイッチングトランス２１、ＡＣ−ＤＣコンバータ制御回路２２、２次回生駆動回路２３、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２からなる。
【００３３】
スイッチングトランス２１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ２１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ２１、コンデンサＣ２１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路２２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は固定で、例えば８０ｋＨｚで、スイッチング動作させている。
【００３４】
出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖdataを安定化電圧として出力しているデータ電圧Ｖdata用巻線（５−６ピン間）の６ピンは、回生ＭＯＳＦＥＴＱ２２のドレインに接続され、回生ＭＯＳＦＥＴＱ２２のソースは接地されている。スイッチングのオン／オフタイミングはスイッチングトランス２１の９ピン電圧から検出し、２次回生駆動回路２３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ２２をオンし、２次側のエネルギーを１次側に回生させている。
【００３５】
２次回生駆動回路２３の回路構成を図３に示す。入出力は、入力として電圧検出用にデータ電圧Ｖdata、回生ＭＯＳＦＥＴＱ２２の駆動用に電圧Ｖosig、スイッチングオン／オフ判別用にスイッチングトランス２１の９ピン電圧を用い、出力として回生ＭＯＳＦＥＴＱ２２のゲート電圧を用いる構成である。データ電圧Ｖdataの電圧の高低の判別は、シャントレギュレータＩＣ３１、データ電圧Ｖdataの分圧させる抵抗Ｒ３２１、Ｒ３２２、および抵抗Ｒ３１９、Ｒ３２０にて構成し、出力は抵抗Ｒ３１９を介して、回生動作をオン／オフさせるＮＰＮトランジスタＱ３２のゲートに入力する。
【００３６】
回生ＭＯＳＦＥＴＱ２２のオン／オフ駆動はスイッチングトランス２１の７ピン電圧およびＰＮＰトランジスタＱ３１で行い、ダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４、Ｄ３５、Ｄ３６、抵抗Ｒ３１１、Ｒ３１２、Ｒ３１３、Ｒ３１４、Ｒ３１５、Ｒ３１６、Ｒ３１７、Ｒ３１８、ＮＰＮトランジスタＱ３２の時定数用にコンデンサＣ３１が接続されている。
【００３７】
回生の動作を以下に説明する。データ電圧Ｖdataの分圧は、シャントレギュレータＩＣ３１のレファレンス端子に入力され、データ電圧Ｖdataが低下した場合、シャントレギュレータＩＣ３１はオフされるので、ＮＰＮトランジスタＱ３２のゲートには電圧Ｖosigが抵抗Ｒ３１９、Ｒ３２０を介して印加される。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス２１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス２１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００３８】
一方、コンデンサＣ３１が充電され、ＮＰＮトランジスタＱ３２のベース閾値電圧に達すると、ＮＰＮトランジスタＱ３２は導通となる。この結果、回生ＭＯＳＦＥＴＱ２２のゲート電圧は低下し、オフされるので、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がドレインからソースに変わった時点で、電流は停止する。すなわち、回生動作が停止し、通常のフライバック方式と同一の動作となる。
【００３９】
データ電圧Ｖdataが上昇した場合、シャントレギュレータＩＣ３１はオンされるので、ＮＰＮトランジスタＱ３２のゲート電圧は閾値以下となり、オフされる。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス２１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス２１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。トランス２１の９番ピンの電位がマイナス（閾値電圧以下）になるまで、回生ＭＯＳＦＥＴＱ２２はオンしているので、回生ＭＯＳＦＥＴＱ２２の電流は流れ続け、ソース→ドレイン方向の電流が単調に減少し、ドレイン→ソースの逆方向電流が流れ、単調に増加していく。
【００４０】
すなわち、この２次側の逆方向電流が流れることによりエネルギーがトランス２１に蓄積される。この蓄積されたエネルギーは、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間に１次側へ回生される。例えば、データ電圧Ｖdataの出力負荷がゼロの場合には、１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間に２次側に伝達されたエネルギーは、一旦コンデンサＣ２２に蓄積されるが、ただちにトランス２１に戻され、次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間に１次側へ回生される動作をしている。したがって、１次側から２次側へのエネルギーの伝達量は常に一定になっているので、２次側巻線出力電圧のレギュレーションは安定したものとなる。
【００４１】
（実施の形態２）
以下、本発明の実施の形態２によるプラズマディスプレイ装置について、図４、図５を用いて説明する。
【００４２】
図４は本発明の実施の形態２によるプラズマディスプレイ装置４００における要部回路構成を示している。なお、図４において、ＰＤＰパネル１１、ノイズフィルタ１２１、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一である。
【００４３】
このプラズマディスプレイ装置４００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路４１としての力率改善回路１２２１、整流回路１２２２により整流され、単一のＡＣ−ＤＣコンバータ回路である２次回生コンバータ回路４１１を通して変換し、おのおのの巻線電源出力はドロッパ電源回路４２１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する構成である。
【００４４】
２次回生コンバータ回路４１１の構成を図５に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源は整流され、２次回生コンバータ回路１２２４に給電される。プラズマ放電を維持させる放電維持電圧Ｖsusとして、例えば１８０Ｖ、ダウンコンバータ電源回路４２を構成するドロッパ電源回路４２１１に、例えば１４２Ｖ、ドロッパ電源回路４２１２に、例えば６７Ｖ、ドロッパ電源回路４２１３に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、例えば１２Ｖ、−１２Ｖは巻線出力を直接出力している。
【００４５】
ドロッパ電源回路４２１１は、放電状態をリセットさせるのに必要なＢＫ電圧Ｖbk、例えば１４０Ｖに変換し、ドロッパ電源回路４２１２はデータ電圧Ｖdata、例えば６５Ｖに変換し、ドロッパ電源回路４２１３は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００４６】
２次回生コンバータ回路４１１の主な構成は、スイッチングトランス５１、ＡＣ−ＤＣコンバータ制御回路５２、２次回生駆動回路５３、スイッチングＭＯＳＦＥＴＱ５１、回生ＭＯＳＦＥＴＱ５２からなる。
【００４７】
スイッチングトランス５１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ５１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ５１、コンデンサＣ５１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路５２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ５２およびボディダイオードＤ５４、Ｄ５５、Ｄ５６、コンデンサＣ５２、Ｃ５３、Ｃ５４、Ｃ５５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は固定で、例えば８０ｋＨｚで、スイッチング動作させている。
【００４８】
出力負荷が大きく且つ負荷変動の大きい放電維持電圧Ｖsusを安定化電圧として出力している放電維持電圧Ｖsus用巻線（５−６ピン間）の６ピンは、回生ＭＯＳＦＥＴＱ５２のドレインに接続され、回生ＭＯＳＦＥＴＱ５２のソースは接地されている。スイッチングのオン／オフタイミングは、スイッチングトランス５１の９ピン電圧から検出し、２次回生駆動回路５３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ５２をオンし、２次側のエネルギーを１次側に回生させている。
【００４９】
なお、２次回生の動作は、実施の形態１とほぼ同一であり、本実施の形態２では、２次側最大負荷を有する放電維持電圧Ｖsus巻線電圧で２次回生を行っている点が異なる。また、放電維持電圧Ｖsus、データ電圧Ｖdataの出力負荷の増減は同一タイミングで発生するため、軽負荷時に回生をかけていない巻線出力であるデータ電圧Ｖdataの電圧レギュレーションも安定して得られ、単一の部分２次回生コンバータ回路でＡＣ−ＤＣコンバータ回路を構成することもできる。
【００５０】
（実施の形態３）
以下、本発明の実施の形態３によるプラズマディスプレイ装置について、図６〜図８を用いて説明する。
【００５１】
図６は本発明の実施の形態３によるプラズマディスプレイ装置６００における要部回路構成を示している。なお、図６において、ＰＤＰパネル１１、ノイズフィルタ１２１、ダウンコンバータ電源回路１３、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一である。
【００５２】
このプラズマディスプレイ装置６００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路６１としての力率改善回路１２２１、整流回路１２２２により整流され、複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２２３、部分２次回生コンバータ回路６１１の２個のコンバータを通して変換され、おのおのの巻線電源出力はドロッパ電源回路１３１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する構成である。
【００５３】
部分２次回生コンバータ回路６１１の構成を図７に示す。同図において、整流回路１２２２、ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２、ダイオードＤ２１、Ｄ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５、Ｃ２６、ドロッパ電源回路１３１は図２と同一である。
【００５４】
ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、部分２次回生コンバータ回路６１１に給電され、データ電圧Ｖdata（例えば６５Ｖ）として、ダウンコンバータ電源回路１３０を構成するドロッパ電源回路１３１に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、たとえば１２Ｖ、−１２Ｖは巻線出力を直接出力している。ドロッパ電源回路１３１は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００５５】
部分２次回生コンバータ回路６１１の主な構成は、スイッチングトランス７１、ＡＣ−ＤＣコンバータ制御回路７２、部分２次回生駆動回路７３、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２からなる。
【００５６】
スイッチングトランス７１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ２１により、電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ２１、コンデンサＣ２１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路７２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は、例えば４０ｋＨｚ〜５５ｋＨｚで、スイッチング動作させている。また、ＡＣ−ＤＣコンバータ回路１２２３のスイッチング周波数は、例えば６５ｋＨｚ〜１００ｋＨｚで動作させることにより、トランスの唸り音を防止することができる。
【００５７】
また、出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖdataを安定化電圧として出力し、そしてこのデータ電圧ＶdataはダイオードＤ７１、シャントレギュレータＩＣ７１、抵抗Ｒ７１、Ｒ７２、Ｒ７３にて１次側に電圧フィードバックさせている。加えて、データ電圧Ｖdata用巻線（５−６ピン間）の６ピンは回生ＭＯＳＦＥＴＱ２２のドレインに接続され、回生ＭＯＳＦＥＴＱ２２のソースは接地されている。
【００５８】
スイッチングのオン／オフタイミングはスイッチングトランス７１の９ピン電圧から検出し、２次側負荷が軽負荷の場合、２次回生駆動回路７３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ２２をオンし、２次側のエネルギーを１次側に回生させている。中〜重負荷の場合は、電圧フィードバックさせたフライバック方式の駆動をさせる。したがって、中〜重負荷では回生動作がないため、トランスの銅損およびヒステリシス損を低減できるので、通常のフライバックトランスのサイズでの使用が可能である。
【００５９】
部分２次回生駆動回路７３の回路構成を図８に示す。入出力は、入力として電圧検出用および回生ＭＯＳＦＥＴＱ２２の駆動用に電圧Ｖosigを用い、スイッチングオン／オフ判別用にスイッチングトランス７１の９ピン電圧を用い、出力として回生ＭＯＳＦＥＴＱ２２のゲート電圧を用いる構成である。
【００６０】
電圧Ｖosigの電圧の高低の判別は、シャントレギュレータＩＣ８１、電圧Ｖosgを分圧させる抵抗Ｒ８２０、Ｒ８２１、Ｒ８２２、および抵抗Ｒ８１９にて構成し、出力は抵抗Ｒ８１９を介して、回生動作をオン／オフさせるＮＰＮトランジスタＱ８２のゲートに入力される。回生ＭＯＳＦＥＴＱ２２のオン／オフ駆動はスイッチングトランス７１の９ピン電圧およびＰＮＰトランジスタＱ８１で行い、ダイオードＤ８１、Ｄ８２、Ｄ８３、Ｄ８４、Ｄ８５、Ｄ８６、抵抗Ｒ８１１、Ｒ８１２、Ｒ８１３、Ｒ８１４、Ｒ８１５、Ｒ８１６、Ｒ８１７、Ｒ８１８、ＮＰＮトランジスタＱ８２の時定数用にコンデンサＣ８１が接続されている。
【００６１】
回生の動作を以下に説明する。電圧Ｖosigの電圧は、抵抗Ｒ８２０を通じてシャントレギュレータＩＣ８１のカソード端子と抵抗Ｒ８１９に接続される。シャントレギュレータＩＣ８１のアノード端子−カソード端子間には抵抗Ｒ８１９、Ｒ８２０が直列に接続され、抵抗Ｒ８１９とＲ８２０との接続点がシャントレギュレータＩＣ８１のレファレンス端子に入力されている。
【００６２】
すなわち、電圧Ｖosigが低下した場合、シャントレギュレータＩＣ８１のカソード電位は固定されているため、ＮＰＮトランジスタＱ８２のベースへの注入電流は低下する。ＮＰＮトランジスタＱ８２のベース−エミッタ間には時定数用コンデンサＣ８１が接続されているため、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなる。
【００６３】
一方、電圧Ｖosigが増加した場合、シャントレギュレータＩＣ８１のカソード電位は固定されているため、ＮＰＮトランジスタＱ８２のベースへの注入電流は増加する。ＮＰＮトランジスタＱ８２のベース−エミッタ間には時定数用コンデンサＣ８１が接続されているため、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなる。
【００６４】
データ電圧Ｖdata の出力負荷が軽負荷の場合には、データ電圧Ｖdata をフィードバック電圧としているため、スイッチング周波数は上昇し、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間、オフ期間共に短くなる。この時電圧Ｖosigの出力負荷は大きく変化しないため、電圧Ｖosigは低下する。したがって、前記のように、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなる。
【００６５】
以下に、その動作を説明する。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス７１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス７１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００６６】
一方、コンデンサＣ８１が充電されていくが、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなるので、ベース閾値電圧に達することができず、ＮＰＮトランジスタＱ８２は非導通状態が保持される。この結果、回生ＭＯＳＦＥＴＱ２２のゲート電圧は保持され、オン状態が持続するので、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がソース→ドレインからドレイン→ソースに変わっても、電流は流れ続け、トランス７１にエネルギーを蓄積する。次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間にこのエネルギーを回生させている。
【００６７】
データ電圧Ｖdataの出力負荷が中〜重負荷の場合には、データ電圧Ｖdata をフィードバック電圧としているため、スイッチング周波数は低下し、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間、オフ期間共に長くなる。この時電圧Ｖosigの出力負荷は大きく変化しないため、電圧Ｖosigは上昇する。したがって、前記のように、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなる。
【００６８】
また、次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス７１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス７１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００６９】
そして、コンデンサＣ８１が充電されていき、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなるため、ベース閾値電圧に達し、ＮＰＮトランジスタＱ８２は非導通→導通状態に変化する。この結果、ＰＮＰトランジスタＱ８１がオンし、導通状態となるため、回生ＭＯＳＦＥＴＱ２２のゲート電圧は閾値以下となり、オフされる。したがって、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がソース→ドレインからドレイン→ソースに変わる時点で、電流は停止する。すなわち、回生動作が停止し、通常のフライバック方式と同一の動作となる。
【００７０】
以上の説明から判るように、フライバック方式で電圧レギュレーションが問題となるデータ電圧Ｖdataの出力負荷が軽負荷の場合、２次側のエネルギーを回生させ、巻線出力の電圧レギュレーションの低下を防止し、データ電圧Ｖdataの出力負荷が中〜重負荷の場合、電圧レギュレーションは通常に流れ続けフライバック方式の電圧レギュレーションと同等になる。
【００７１】
（実施の形態４）
以下、本発明の実施の形態４によるプラズマディスプレイ装置について、図９、図１０を用いて説明する。
【００７２】
図９は本発明の実施の形態４によるプラズマディスプレイ装置９００における要部回路構成を示している。なお、図９において、ＰＤＰパネル１１、ノイズフィルタ１２１、ダウンコンバータ電源回路４２、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一であり、またダウンコンバータ電源回路４２は図４と同一である。
【００７３】
このプラズマディスプレイ装置９００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路９１として、力率改善回路１２２１、整流回路１２２２により整流され、単一のＡＣ−ＤＣコンバータ電源回路である部分２次回生コンバータ回路９１１を通して変換され、おのおのの巻線電源出力はドロッパ電源回路４２１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する。
【００７４】
部分２次回生コンバータ回路９１１の構成を図１０に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、部分２次回生コンバータ回路９１１に給電される。プラズマ放電を維持させる放電維持電圧Ｖsusとして、例えば１８０Ｖ、ダウンコンバータ電源回路４２を構成するドロッパ電源回路４２１１に、例えば１４２Ｖ、ドロッパ電源回路４２１２に、例えば６７Ｖ、ドロッパ電源回路４２１３に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、例えば１２Ｖ、−１２Ｖは巻線出力を直接出力している。
【００７５】
ドロッパ電源回路４２１１は、放電状態をリセットさせるのに必要なＢＫ電圧Ｖbk、１４０Ｖに変換し、ドロッパ電源回路４２１２はデータ電圧Ｖdata、６５Ｖに変換し、ドロッパ電源回路４２１３は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００７６】
部分２次回生コンバータ回路９１１の主な構成は、スイッチングトランス１０１、ＡＣ−ＤＣコンバータ制御回路１０２、２次回生駆動回路１０３、スイッチングＭＯＳＦＥＴＱ１０１、回生ＭＯＳＦＥＴＱ１０２からなる。
【００７７】
スイッチングトランス１０１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ１０１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ５１、コンデンサＣ５１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路１０２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ１０２およびボディダイオードＤ５４、Ｄ５５、Ｄ５６、コンデンサＣ５２、Ｃ５３、Ｃ５４、Ｃ５５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は、例えば６５ｋＨｚ〜１００ｋＨｚで、スイッチング動作させている。
【００７８】
また、出力負荷が大きく且つ負荷変動の大きい放電維持電圧Ｖsusを安定化電圧として出力し、そしてその放電維持電圧ＶsusはダイオードＤ１０１、シャントレギュレータＩＣ１０１、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０３にて１次側に電圧フィードバックさせている。加えて、放電維持電圧Ｖsus用巻線（５−６ピン間）の６ピンは回生ＭＯＳＦＥＴＱ１０２のドレインに接続され、回生ＭＯＳＦＥＴＱ１０２のソースは接地されている。
【００７９】
スイッチングのオン／オフタイミングはスイッチングトランス１０１の９ピン電圧から検出し、２次側負荷が軽負荷の場合、２次回生駆動回路１０３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ１０２をオンし、２次側のエネルギーを１次側に回生させている。中〜重負荷の場合は、電圧フィードバックさせたフライバック方式の駆動をさせる。したがって、中〜重負荷では回生動作がないため、トランスの銅損およびヒステリシス損を低減できるので、通常のフライバックトランスのサイズでの使用が可能である。
【００８０】
２次回生の動作は、実施の形態３とほぼ同一であり、本実施の形態４では、２次側最大負荷を有する放電維持電圧Ｖsus巻線電圧で２次回生を行っている点が異なる。また、放電維持電圧Ｖsus、データ電圧Ｖdataの出力負荷の増減は同一タイミングで発生するため、軽負荷時に回生をかけていない巻線出力であるデータ電圧Ｖdataの電圧レギュレーションも安定して得られ、単一の部分２次回生コンバータ回路でＡＣ−ＤＣコンバータ回路で構成することができる。
【００８１】
以上の説明から判るように、フライバック方式で電圧レギュレーションが問題となる放電維持電圧Ｖsusの出力負荷が軽負荷の場合、２次側のエネルギーを回生させ、巻線出力の電圧レギュレーションの低下を防止し、データ電圧Ｖsusの出力負荷が中〜重負荷の場合、電圧レギュレーションは通常に流れ続けフライバック方式の電圧レギュレーションと同等になる。
【００８２】
なお、以上の説明では、トランスの２次側出力数を定めて説明したが、出力数は限定されるものではなく、回路構成上の増減があっても同様に実施可能である。
【００８３】
【発明の効果】
以上の説明から明らかなように、本発明にかかるプラズマディスプレイ装置によれば、１次側から２次側に伝達されたエネルギーのうち過剰なエネルギーを１次側に回生させているので、出力負荷が大きく且つ負荷変動の大きい巻線出力を持つ多出力ＡＣ−ＤＣコンバータ回路の電圧レギュレーションを安定化させることができ、しかもドロッパ−電源回路による電力損失を低減できるという効果が得られる。
【００８４】
加えて、プラズマディスプレイ装置の消費電力が２００Ｗ程度であれば、複数のＡＣ−ＤＣコンバータ回路でなく、単一のＡＣ−ＤＣコンバータ回路でＡＣ−ＤＣ電源回路を構成でき、部品点数を削減でき安価なプラズマディスプレイ装置を提供できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるプラズマディスプレイ装置の回路ブロック図
【図２】図１の２次回生コンバータ回路の要部構成を示す回路図
【図３】図２の２次回生駆動回路の要部構成を示す回路図
【図４】本発明の実施の形態２によるプラズマディスプレイ装置の回路ブロック図
【図５】図４の２次回生コンバータ回路の要部構成を示す回路図
【図６】本発明の実施の形態３によるプラズマディスプレイ装置の回路ブロック図
【図７】図６の部分２次回生コンバータ回路の要部構成を示す回路図
【図８】図７の部分２次回生駆動回路の要部構成を示す回路図
【図９】本発明の実施の形態４によるプラズマディスプレイ装置の回路ブロック図
【図１０】図９の部分２次回生コンバータ回路の要部構成を示す回路図
【図１１】プラズマディスプレイのパネル構造を示す概略構成図
【図１２】同パネルの電極配線の一例を示す構成図
【図１３】従来のプラズマディスプレイ装置の回路ブロック図
【符号の説明】
１１ ＰＤＰパネル
１９ 商用ＡＣ電源
１００、４００、６００、９００ プラズマディスプレイ装置
１２２ ＡＣ−ＤＣ電源回路
１６１ ＰＤＰ駆動回路
１６２ 映像処理回路
６１１、９１１ 部分２次回生コンバータ回路
１２２３ ＡＣ−ＤＣコンバータ回路
１２２４、４１１ ２次回生コンバータ回路
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置は、視認性に優れた表示パネル（薄型表示デバイス）として注目されており、高精細化および大画面化が進められている。
【０００３】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では面放電型と対向放電型の２種類があるが、高精細化、大画面化、消費電力および製造の簡便性から、現状では、ＡＣ型で面放電型のプラズマディスプレイ装置が主流を占めるようになってきている。
【０００４】
図１１にプラズマディスプレイ装置におけるＰＤＰパネルの構造を示している。図１１に示すように、ガラス基板などの透明な前面側の基板１上には、スキャン電極とサステイン電極とで対をなすストライプ状の表示電極２が複数列形成され、そしてその電極群を覆うように誘電体層３が形成され、その誘電体層３上には保護膜４が形成されている。
【０００５】
また、前記前面側の基板１に対向配置される背面側の基板５上には、スキャン電極及びサステイン電極の表示電極２と交差するように、オーバーコート層６で覆われた複数列のストライプ状のアドレス電極７が形成されている。このアドレス電極７間のオーバーコート層６上には、アドレス電極７と平行に複数の隔壁８が配置され、この隔壁８間の側面およびオーバーコート層６の表面に蛍光体層９が設けられている。
【０００６】
これらの基板１と基板５とは、スキャン電極およびサステイン電極の表示電極２とアドレス電極７とがほぼ直交するように、微小な放電空間を挟んで対向配置されるとともに、周囲が封止され、そして前記放電空間には、ヘリウム、ネオン、アルゴン、キセノンのうちの一種または混合ガスが放電ガスとして封入されている。また、放電空間は、隔壁８によって複数の区画に仕切ることにより、表示電極２とアドレス電極７との交点が位置する複数の放電セルが設けられ、その各放電セルには、赤色、緑色及び青色となるように蛍光体層９が一色ずつ順次配置されている。
【０００７】
図１２にこのＰＤＰパネルの電極配列を示している。図１２に示すようにスキャン電極およびサステイン電極とアドレス電極とは、Ｍ行×Ｎ列のマトリックス構成であり、行方向にはＭ行のスキャン電極ＳＣＮ1〜ＳＣＮMおよびサステイン電極ＳＵＳ1〜ＳＵＳMが配列され、列方向にはＮ列のアドレス電極Ｄ1〜ＤNが配列されている。
【０００８】
このような電極構成のＰＤＰパネルにおいては、アドレス電極とスキャン電極の間に書き込みパルスを印加することにより、アドレス電極とスキャン電極の間でアドレス放電を行い、放電セルを選択した後、スキャン電極とサステイン電極との間に、交互に反転する周期的な維持パルスを印加することにより、スキャン電極とサステイン電極との間で維持放電を行い、所定の表示を行うものである。
【０００９】
また、図１３に、従来のプラズマディスプレイ装置の電気回路を示しており、プラズマディスプレイ装置Ａ００は主として、ＰＤＰパネルＡ１、ノイズフィルタＡ２１、ＡＣ−ＤＣ電源回路Ａ２２、ダウンコンバータ電源回路Ａ３、スタンバイ電源回路Ａ４、マイコンＡ５、ＰＤＰ駆動回路Ａ６１、映像処理回路Ａ６２、映像音声入力回路Ａ７で構成されていた。なお、音声処理回路Ａ６３、スピーカＡ８を設けて構成してもよい。
【００１０】
このプラズマディスプレイ装置は、商用ＡＣ電源Ａ９に接続され、ノイズフィルタＡ２１、力率改善回路Ａ２２１、整流回路Ａ２２２により整流され、複数のＡＣ−ＤＣコンバータ回路、例えばＡＣ−ＤＣコンバータ回路Ａ２２３、ＡＣ−ＤＣコンバータ回路Ａ２２４の２個のコンバータで電源を構成し、おのおのの巻線電源出力はドロッパ電源回路Ａ３１、チョッパ電源回路Ａ３２で必要な電源電圧を給電していた。
【００１１】
【発明が解決しようとする課題】
しかし、このようなプラズマディスプレイ装置においては、ＰＤＰパネルの電力負荷は全黒表示状態と全白表示状態とでは、大きく変動している。例えば４２インチ表示画面のＰＤＰパネルでは、１０Ｗ程度から２００Ｗ程度まで大きく変動する。加えて、ＰＤＰパネルを放電表示させるためには、放電維持電圧Ｖsusとして、例えば２００Ｖ、所定の画素を放電させるために必要なデータ電圧Ｖdataとして、例えば６５Ｖ等の高電圧を必要としている。
【００１２】
したがって、放電維持電圧Ｖsus給電用にフォワ−ド方式あるいはフライバック方式のＡＣ−ＤＣコンバータ回路を専用に用いて、出力電圧のレギュレーションの安定化を図っている。また、多数の巻線出力のある場合は、フライバック方式のＡＣ−ＤＣコンバータ回路を用い、フィードバック巻線出力以外の出力電圧のレギュレーションが不充分になる点をドロッパ電源回路で電圧を平滑化していた。すなわち、図１３において、例えばデータ電圧Ｖdataは、ＡＣ−ＤＣコンバータ回路Ａ２２４の巻線出力を、ドロッパ電源回路Ａ３１で平滑、安定化していた。
【００１３】
４２インチ表示画面のＰＤＰパネルにおいて、例えば６５Ｖ、全白表示時平均電流１Ａの場合、ドロッパ電源回路では３〜５Ｗ程度の電力損失が発生し、また全黒表示時には平均電流が０．１Ａ程度となり、入力電圧（巻線出力）も６８Ｖ（全白時）〜１００Ｖ（全黒）の大きな電圧変動があるという課題を有していた。５０インチ表示画面のＰＤＰパネルにおいてドロッパ電源回路を用いると、１０Ｗ程度の電力損失となるため専用のＡＣ−ＤＣコンバータ回路を設け、電力損失を低減させることが必要になるという課題を有していた。
【００１４】
また、放電維持電圧Ｖsusは前記のように電力が大きく且つ負荷変動が大きいため、専用のＡＣ−ＤＣコンバータ回路Ａ２２３を設けなければならないというコスト面からの課題を有していた。
【００１５】
本発明はこのような課題を解決し、電源電圧のレギュレーションを改善し、ドロッパ電源回路の無効電力を低減可能なプラズマディスプレイ装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を設けた構成とするものであり、さらに次の構成を有する。この構成において、前記電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の２次回生コンバータ回路を用いたものである。また、前記２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、前記ＰＤＰパネル駆動用電源電圧を回生させるように構成したものである。また、前記ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものである。
【００１７】
本発明によれば、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、出力負荷の変動が大きくても、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるプラズマディスプレイ装置を提供することができる。
【００１８】
【発明の実施の形態】
すなわち、本発明の請求項１ないし３記載の発明は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータを用いた構成としたものであり、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００１９】
本発明の請求項１記載の発明は、この構成において、電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の２次回生コンバータ回路を用いたものである。
【００２０】
また、本発明の請求項２記載の発明は、２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、ＰＤＰパネル駆動用電源電圧を回生させるように構成したものであり、ＰＤＰパネル駆動用電源電圧の負荷変動は大きく且つ最大負荷時の電力は他の巻線電圧出力より大きいものであり、ＰＤＰパネル駆動用電源電圧の最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、軽負荷から最大負荷までトランス自体はほぼ一定の出力をしていることとなり、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００２１】
本発明の請求項３記載の発明は、ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものであり、プラズマディスプレイの放電維持電圧はトランス巻線出力で最大の負荷を持つ電圧であるため、２次回生コンバータは最大エネルギーを２次側に伝達し、過剰エネルギーは１次側に回生しているので、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減でき、単一のフライバック方式の２次回生コンバータを実現し、部品点数を削減できるという作用を有する。
【００２２】
さらに、本発明の請求項４ないし７記載の発明は、少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設けたものであり、フライバック方式のＡＣ−ＤＣコンバータ回路は、中負荷〜重負荷での電圧レギュレーションは比較的安定しており、軽負荷時のみ２次回生動作をさせることにより、軽負荷〜重負荷までの充分な電圧レギュレーションが得られ、２次回生による中負荷〜重負荷時のトランスのヒステリシス損および巻線の銅損、２次回生スイッチング回路損失が低減でき、トランスの小型化及び部分２次回生スイッチング回路の電流容量の削減ができるという作用を有する。
【００２３】
本発明の請求項４記載の発明は、この構成において、電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の部分２次回生コンバータ回路を用いたものである。
【００２４】
本発明の請求項５記載の発明は、部分２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、ＰＤＰパネル駆動用電源電圧を安定化電圧とし回生させるように構成したものであり、ＰＤＰパネル駆動用電源電圧の負荷変動は大きく且つ最大負荷時の電力は他の巻線電圧出力より大きいものであり、ＰＤＰパネル駆動用電源電圧の軽負荷には電圧レギュレーション低下し電圧上昇が発生し、他の巻線電圧が低下するという現象を、他の巻線電圧の低下を抑制すべく２次側にエネルギーを伝達し、ＰＤＰパネル駆動用電源電圧の過剰エネルギーを１次側にエネルギーを回生することにより、各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減できるという作用を有する。
【００２５】
本発明の請求項６記載の発明は、電源回路部が、部分２次回生コンバータ回路とフライバック方式からなるＡＣ−ＤＣコンバータ回路とを具備し、部分２次回生コンバータ回路のスイッチング周波数を前記ＡＣ−ＤＣコンバータ回路のスイッチング周波数より低くしたものであり、ＡＣ−ＤＣコンバータ回路のスイッチング周波数域を分離することにより、各ＡＣ−ＤＣコンバータ回路のスイッチング周波数が近接した場合に発生するトランスの唸り音を防止できるという作用を有する。
【００２６】
本発明の請求項７記載の発明は、ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したものであり、プラズマディスプレイの放電維持電圧はトランス巻線出力で最大の負荷を持つ電圧であるため、トランス各２次側巻線の出力電圧を安定化でき、後段の回路に具備されたドロッパ電源回路での消費電力を低減でき、且つ軽負荷時のみ回生動作を行うので、２次回生による中負荷〜重負荷時のトランスのヒステリシス損および巻線の銅損、２次回生スイッチング回路損失が低減でき、トランスの小型化及び部分２次回生スイッチング回路の電流容量の削減できる単一のフライバック方式の部分２次回生コンバータを実現し、部品点数を削減できるという作用を有する。
【００２７】
（実施の形態１）
以下、本発明の実施の形態１によるプラズマディスプレイ装置について、図１〜図３を用いて説明する。
【００２８】
図１は本発明の実施の形態１によるプラズマディスプレイ装置における要部回路構成を示している。図に示すように、プラズマディスプレイ装置１００は主として、図１１、図１２に示す構成のＰＤＰパネル１１とこのＰＤＰパネル１１に信号を印加して表示を行う表示駆動回路部とこの表示駆動回路部に駆動電圧を供給する電源回路部とを有している。
【００２９】
具体的には電源回路部を構成するノイズフィルタ１２１、ＡＣ−ＤＣ電源回路１２２、ダウンコンバータ電源回路１３、スタンバイ電源回路１４、制御部であるマイコン１５、および表示駆動回路部を構成するＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７で構成されている。なお、音声処理回路１６３、スピーカ１８を設けて構成してもよい。
【００３０】
このプラズマディスプレイ装置は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路１２２を構成する力率改善回路１２２１、整流回路１２２２により整流し、その後複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２２３、２次回生コンバータ回路１２２４の２個のコンバータを通して電圧を変換するとともに、おのおのの巻線電源出力をドロッパ電源回路１３１、チョッパ電源回路１３２で電圧をダウンコンバ−トして必要な複数の電源電圧を給電する構成としている。
【００３１】
２次回生コンバータ回路１２２４の構成を図２に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、２次回生コンバータ回路１２２４に給電され、所定の画素を放電させるために必要なデータ電圧Ｖdataとして、例えば６５Ｖ、ダウンコンバータ電源回路１３を構成するドロッパ電源回路１３１に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、たとえば１２Ｖ、−１２Ｖは巻線出力を直接出力している。ドロッパ電源回路１３１は、プラズマディスプレイ装置の駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００３２】
２次回生コンバータ回路１２２４の主な構成は、スイッチングトランス２１、ＡＣ−ＤＣコンバータ制御回路２２、２次回生駆動回路２３、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２からなる。
【００３３】
スイッチングトランス２１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ２１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ２１、コンデンサＣ２１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路２２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は固定で、例えば８０ｋＨｚで、スイッチング動作させている。
【００３４】
出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖdataを安定化電圧として出力しているデータ電圧Ｖdata用巻線（５−６ピン間）の６ピンは、回生ＭＯＳＦＥＴＱ２２のドレインに接続され、回生ＭＯＳＦＥＴＱ２２のソースは接地されている。スイッチングのオン／オフタイミングはスイッチングトランス２１の９ピン電圧から検出し、２次回生駆動回路２３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ２２をオンし、２次側のエネルギーを１次側に回生させている。
【００３５】
２次回生駆動回路２３の回路構成を図３に示す。入出力は、入力として電圧検出用にデータ電圧Ｖdata、回生ＭＯＳＦＥＴＱ２２の駆動用に電圧Ｖosig、スイッチングオン／オフ判別用にスイッチングトランス２１の９ピン電圧を用い、出力として回生ＭＯＳＦＥＴＱ２２のゲート電圧を用いる構成である。データ電圧Ｖdataの電圧の高低の判別は、シャントレギュレータＩＣ３１、データ電圧Ｖdataの分圧させる抵抗Ｒ３２１、Ｒ３２２、および抵抗Ｒ３１９、Ｒ３２０にて構成し、出力は抵抗Ｒ３１９を介して、回生動作をオン／オフさせるＮＰＮトランジスタＱ３２のゲートに入力する。
【００３６】
回生ＭＯＳＦＥＴＱ２２のオン／オフ駆動はスイッチングトランス２１の７ピン電圧およびＰＮＰトランジスタＱ３１で行い、ダイオードＤ３１、Ｄ３２、Ｄ３３、Ｄ３４、Ｄ３５、Ｄ３６、抵抗Ｒ３１１、Ｒ３１２、Ｒ３１３、Ｒ３１４、Ｒ３１５、Ｒ３１６、Ｒ３１７、Ｒ３１８、ＮＰＮトランジスタＱ３２の時定数用にコンデンサＣ３１が接続されている。
【００３７】
回生の動作を以下に説明する。データ電圧Ｖdataの分圧は、シャントレギュレータＩＣ３１のレファレンス端子に入力され、データ電圧Ｖdataが低下した場合、シャントレギュレータＩＣ３１はオフされるので、ＮＰＮトランジスタＱ３２のゲートには電圧Ｖosigが抵抗Ｒ３１９、Ｒ３２０を介して印加される。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス２１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス２１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００３８】
一方、コンデンサＣ３１が充電され、ＮＰＮトランジスタＱ３２のベース閾値電圧に達すると、ＮＰＮトランジスタＱ３２は導通となる。この結果、回生ＭＯＳＦＥＴＱ２２のゲート電圧は低下し、オフされるので、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がドレインからソースに変わった時点で、電流は停止する。すなわち、回生動作が停止し、通常のフライバック方式と同一の動作となる。
【００３９】
データ電圧Ｖdataが上昇した場合、シャントレギュレータＩＣ３１はオンされるので、ＮＰＮトランジスタＱ３２のゲート電圧は閾値以下となり、オフされる。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス２１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス２１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。トランス２１の９番ピンの電位がマイナス（閾値電圧以下）になるまで、回生ＭＯＳＦＥＴＱ２２はオンしているので、回生ＭＯＳＦＥＴＱ２２の電流は流れ続け、ソース→ドレイン方向の電流が単調に減少し、ドレイン→ソースの逆方向電流が流れ、単調に増加していく。
【００４０】
すなわち、この２次側の逆方向電流が流れることによりエネルギーがトランス２１に蓄積される。この蓄積されたエネルギーは、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間に１次側へ回生される。例えば、データ電圧Ｖdataの出力負荷がゼロの場合には、１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間に２次側に伝達されたエネルギーは、一旦コンデンサＣ２２に蓄積されるが、ただちにトランス２１に戻され、次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間に１次側へ回生される動作をしている。したがって、１次側から２次側へのエネルギーの伝達量は常に一定になっているので、２次側巻線出力電圧のレギュレーションは安定したものとなる。
【００４１】
（実施の形態２）
以下、本発明の実施の形態２によるプラズマディスプレイ装置について、図４、図５を用いて説明する。
【００４２】
図４は本発明の実施の形態２によるプラズマディスプレイ装置４００における要部回路構成を示している。なお、図４において、ＰＤＰパネル１１、ノイズフィルタ１２１、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一である。
【００４３】
このプラズマディスプレイ装置４００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路４１としての力率改善回路１２２１、整流回路１２２２により整流され、単一のＡＣ−ＤＣコンバータ回路である２次回生コンバータ回路４１１を通して変換し、おのおのの巻線電源出力はドロッパ電源回路４２１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する構成である。
【００４４】
２次回生コンバータ回路４１１の構成を図５に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源は整流され、２次回生コンバータ回路１２２４に給電される。プラズマ放電を維持させる放電維持電圧Ｖsusとして、例えば１８０Ｖ、ダウンコンバータ電源回路４２を構成するドロッパ電源回路４２１１に、例えば１４２Ｖ、ドロッパ電源回路４２１２に、例えば６７Ｖ、ドロッパ電源回路４２１３に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、例えば１２Ｖ、−１２Ｖは巻線出力を直接出力している。
【００４５】
ドロッパ電源回路４２１１は、放電状態をリセットさせるのに必要なＢＫ電圧Ｖbk、例えば１４０Ｖに変換し、ドロッパ電源回路４２１２はデータ電圧Ｖdata、例えば６５Ｖに変換し、ドロッパ電源回路４２１３は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００４６】
２次回生コンバータ回路４１１の主な構成は、スイッチングトランス５１、ＡＣ−ＤＣコンバータ制御回路５２、２次回生駆動回路５３、スイッチングＭＯＳＦＥＴＱ５１、回生ＭＯＳＦＥＴＱ５２からなる。
【００４７】
スイッチングトランス５１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ５１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ５１、コンデンサＣ５１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路５２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ５２およびボディダイオードＤ５４、Ｄ５５、Ｄ５６、コンデンサＣ５２、Ｃ５３、Ｃ５４、Ｃ５５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は固定で、例えば８０ｋＨｚで、スイッチング動作させている。
【００４８】
出力負荷が大きく且つ負荷変動の大きい放電維持電圧Ｖsusを安定化電圧として出力している放電維持電圧Ｖsus用巻線（５−６ピン間）の６ピンは、回生ＭＯＳＦＥＴＱ５２のドレインに接続され、回生ＭＯＳＦＥＴＱ５２のソースは接地されている。スイッチングのオン／オフタイミングは、スイッチングトランス５１の９ピン電圧から検出し、２次回生駆動回路５３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ５２をオンし、２次側のエネルギーを１次側に回生させている。
【００４９】
なお、２次回生の動作は、実施の形態１とほぼ同一であり、本実施の形態２では、２次側最大負荷を有する放電維持電圧Ｖsus巻線電圧で２次回生を行っている点が異なる。また、放電維持電圧Ｖsus、データ電圧Ｖdataの出力負荷の増減は同一タイミングで発生するため、軽負荷時に回生をかけていない巻線出力であるデータ電圧Ｖdataの電圧レギュレーションも安定して得られ、単一の部分２次回生コンバータ回路でＡＣ−ＤＣコンバータ回路を構成することもできる。
【００５０】
（実施の形態３）
以下、本発明の実施の形態３によるプラズマディスプレイ装置について、図６〜図８を用いて説明する。
【００５１】
図６は本発明の実施の形態３によるプラズマディスプレイ装置６００における要部回路構成を示している。なお、図６において、ＰＤＰパネル１１、ノイズフィルタ１２１、ダウンコンバータ電源回路１３、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一である。
【００５２】
このプラズマディスプレイ装置６００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路６１としての力率改善回路１２２１、整流回路１２２２により整流され、複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２２３、部分２次回生コンバータ回路６１１の２個のコンバータを通して変換され、おのおのの巻線電源出力はドロッパ電源回路１３１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する構成である。
【００５３】
部分２次回生コンバータ回路６１１の構成を図７に示す。同図において、整流回路１２２２、ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２、ダイオードＤ２１、Ｄ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５、Ｃ２６、ドロッパ電源回路１３１は図２と同一である。
【００５４】
ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、部分２次回生コンバータ回路６１１に給電され、データ電圧Ｖdata（例えば６５Ｖ）として、ダウンコンバータ電源回路１３０を構成するドロッパ電源回路１３１に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、たとえば１２Ｖ、−１２Ｖは巻線出力を直接出力している。ドロッパ電源回路１３１は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００５５】
部分２次回生コンバータ回路６１１の主な構成は、スイッチングトランス７１、ＡＣ−ＤＣコンバータ制御回路７２、部分２次回生駆動回路７３、スイッチングＭＯＳＦＥＴＱ２１、回生ＭＯＳＦＥＴＱ２２からなる。
【００５６】
スイッチングトランス７１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ２１により、電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ２１、コンデンサＣ２１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路７２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は、例えば４０ｋＨｚ〜５５ｋＨｚで、スイッチング動作させている。また、ＡＣ−ＤＣコンバータ回路１２２３のスイッチング周波数は、例えば６５ｋＨｚ〜１００ｋＨｚで動作させることにより、トランスの唸り音を防止することができる。
【００５７】
また、出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖdataを安定化電圧として出力し、そしてこのデータ電圧ＶdataはダイオードＤ７１、シャントレギュレータＩＣ７１、抵抗Ｒ７１、Ｒ７２、Ｒ７３にて１次側に電圧フィードバックさせている。加えて、データ電圧Ｖdata用巻線（５−６ピン間）の６ピンは回生ＭＯＳＦＥＴＱ２２のドレインに接続され、回生ＭＯＳＦＥＴＱ２２のソースは接地されている。
【００５８】
スイッチングのオン／オフタイミングはスイッチングトランス７１の９ピン電圧から検出し、２次側負荷が軽負荷の場合、２次回生駆動回路７３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ２２をオンし、２次側のエネルギーを１次側に回生させている。中〜重負荷の場合は、電圧フィードバックさせたフライバック方式の駆動をさせる。したがって、中〜重負荷では回生動作がないため、トランスの銅損およびヒステリシス損を低減できるので、通常のフライバックトランスのサイズでの使用が可能である。
【００５９】
部分２次回生駆動回路７３の回路構成を図８に示す。入出力は、入力として電圧検出用および回生ＭＯＳＦＥＴＱ２２の駆動用に電圧Ｖosigを用い、スイッチングオン／オフ判別用にスイッチングトランス７１の９ピン電圧を用い、出力として回生ＭＯＳＦＥＴＱ２２のゲート電圧を用いる構成である。
【００６０】
電圧Ｖosigの電圧の高低の判別は、シャントレギュレータＩＣ８１、電圧Ｖosgを分圧させる抵抗Ｒ８２０、Ｒ８２１、Ｒ８２２、および抵抗Ｒ８１９にて構成し、出力は抵抗Ｒ８１９を介して、回生動作をオン／オフさせるＮＰＮトランジスタＱ８２のゲートに入力される。回生ＭＯＳＦＥＴＱ２２のオン／オフ駆動はスイッチングトランス７１の９ピン電圧およびＰＮＰトランジスタＱ８１で行い、ダイオードＤ８１、Ｄ８２、Ｄ８３、Ｄ８４、Ｄ８５、Ｄ８６、抵抗Ｒ８１１、Ｒ８１２、Ｒ８１３、Ｒ８１４、Ｒ８１５、Ｒ８１６、Ｒ８１７、Ｒ８１８、ＮＰＮトランジスタＱ８２の時定数用にコンデンサＣ８１が接続されている。
【００６１】
回生の動作を以下に説明する。電圧Ｖosigの電圧は、抵抗Ｒ８２０を通じてシャントレギュレータＩＣ８１のカソード端子と抵抗Ｒ８１９に接続される。シャントレギュレータＩＣ８１のアノード端子−カソード端子間には抵抗Ｒ８１９、Ｒ８２０が直列に接続され、抵抗Ｒ８１９とＲ８２０との接続点がシャントレギュレータＩＣ８１のレファレンス端子に入力されている。
【００６２】
すなわち、電圧Ｖosigが低下した場合、シャントレギュレータＩＣ８１のカソード電位は固定されているため、ＮＰＮトランジスタＱ８２のベースへの注入電流は低下する。ＮＰＮトランジスタＱ８２のベース−エミッタ間には時定数用コンデンサＣ８１が接続されているため、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなる。
【００６３】
一方、電圧Ｖosigが増加した場合、シャントレギュレータＩＣ８１のカソード電位は固定されているため、ＮＰＮトランジスタＱ８２のベースへの注入電流は増加する。ＮＰＮトランジスタＱ８２のベース−エミッタ間には時定数用コンデンサＣ８１が接続されているため、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなる。
【００６４】
データ電圧Ｖdata の出力負荷が軽負荷の場合には、データ電圧Ｖdata をフィードバック電圧としているため、スイッチング周波数は上昇し、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間、オフ期間共に短くなる。この時電圧Ｖosigの出力負荷は大きく変化しないため、電圧Ｖosigは低下する。したがって、前記のように、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなる。
【００６５】
以下に、その動作を説明する。１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス７１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス７１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００６６】
一方、コンデンサＣ８１が充電されていくが、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が遅くなるので、ベース閾値電圧に達することができず、ＮＰＮトランジスタＱ８２は非導通状態が保持される。この結果、回生ＭＯＳＦＥＴＱ２２のゲート電圧は保持され、オン状態が持続するので、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がソース→ドレインからドレイン→ソースに変わっても、電流は流れ続け、トランス７１にエネルギーを蓄積する。次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間にこのエネルギーを回生させている。
【００６７】
データ電圧Ｖdataの出力負荷が中〜重負荷の場合には、データ電圧Ｖdata をフィードバック電圧としているため、スイッチング周波数は低下し、１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間、オフ期間共に長くなる。この時電圧Ｖosigの出力負荷は大きく変化しないため、電圧Ｖosigは上昇する。したがって、前記のように、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなる。
【００６８】
また、次の１次側スイッチングＭＯＳＦＥＴＱ２１のオン期間には、トランス７１の９番ピンの電位はマイナスであり、回生ＭＯＳＦＥＴＱ２２は閾値電圧以下で、オフされている。１次側スイッチングＭＯＳＦＥＴＱ２１のオフ期間には、回生ＭＯＳＦＥＴＱ２２のボディダイオードを通じて２次側に電流が流れはじめると共に、トランス７１の９番ピンの電位はプラス（閾値電圧以上）となり、回生ＭＯＳＦＥＴＱ２２がオンする。したがって、回生ＭＯＳＦＥＴＱ２２にも電流が流れ、２次側にエネルギーを供給する。
【００６９】
そして、コンデンサＣ８１が充電されていき、ＮＰＮトランジスタＱ８２の導通立ち上がり時間が早くなるため、ベース閾値電圧に達し、ＮＰＮトランジスタＱ８２は非導通→導通状態に変化する。この結果、ＰＮＰトランジスタＱ８１がオンし、導通状態となるため、回生ＭＯＳＦＥＴＱ２２のゲート電圧は閾値以下となり、オフされる。したがって、回生ＭＯＳＦＥＴＱ２２へ流れる電流の方向がソース→ドレインからドレイン→ソースに変わる時点で、電流は停止する。すなわち、回生動作が停止し、通常のフライバック方式と同一の動作となる。
【００７０】
以上の説明から判るように、フライバック方式で電圧レギュレーションが問題となるデータ電圧Ｖdataの出力負荷が軽負荷の場合、２次側のエネルギーを回生させ、巻線出力の電圧レギュレーションの低下を防止し、データ電圧Ｖdataの出力負荷が中〜重負荷の場合、電圧レギュレーションは通常に流れ続けフライバック方式の電圧レギュレーションと同等になる。
【００７１】
（実施の形態４）
以下、本発明の実施の形態４によるプラズマディスプレイ装置について、図９、図１０を用いて説明する。
【００７２】
図９は本発明の実施の形態４によるプラズマディスプレイ装置９００における要部回路構成を示している。なお、図９において、ＰＤＰパネル１１、ノイズフィルタ１２１、ダウンコンバータ電源回路４２、スタンバイ電源回路１４、マイコン１５、ＰＤＰ駆動回路１６１、映像処理回路１６２、映像音声入力回路１７、音声処理回路１６３、スピーカ１８は図１と同一であり、またダウンコンバータ電源回路４２は図４と同一である。
【００７３】
このプラズマディスプレイ装置９００は、商用ＡＣ電源１９に接続され、ノイズフィルタ１２１、ＡＣ−ＤＣ電源回路９１として、力率改善回路１２２１、整流回路１２２２により整流され、単一のＡＣ−ＤＣコンバータ電源回路である部分２次回生コンバータ回路９１１を通して変換され、おのおのの巻線電源出力はドロッパ電源回路４２１、チョッパ電源回路１３２で電圧をダウンコンバ−トし、必要な複数の電源電圧を給電する。
【００７４】
部分２次回生コンバータ回路９１１の構成を図１０に示す。ブリッジダイオードＤ１２２２、平滑コンデンサＣ１２２２からなる整流回路１２２２で商用ＡＣ電源１９は整流され、部分２次回生コンバータ回路９１１に給電される。プラズマ放電を維持させる放電維持電圧Ｖsusとして、例えば１８０Ｖ、ダウンコンバータ電源回路４２を構成するドロッパ電源回路４２１１に、例えば１４２Ｖ、ドロッパ電源回路４２１２に、例えば６７Ｖ、ドロッパ電源回路４２１３に、例えば１７Ｖを出力し、図示していないがチョッパ電源回路１３１２に所定の電圧Ｖosig、例えば１３Ｖを出力する。音声処理用電源Ｖ+s、Ｖ-s、例えば１２Ｖ、−１２Ｖは巻線出力を直接出力している。
【００７５】
ドロッパ電源回路４２１１は、放電状態をリセットさせるのに必要なＢＫ電圧Ｖbk、１４０Ｖに変換し、ドロッパ電源回路４２１２はデータ電圧Ｖdata、６５Ｖに変換し、ドロッパ電源回路４２１３は、プラズマディスプレイの駆動用電圧Ｖdrv、例えば１５Ｖに変換し、プラズマディスプレイを駆動する。
【００７６】
部分２次回生コンバータ回路９１１の主な構成は、スイッチングトランス１０１、ＡＣ−ＤＣコンバータ制御回路１０２、２次回生駆動回路１０３、スイッチングＭＯＳＦＥＴＱ１０１、回生ＭＯＳＦＥＴＱ１０２からなる。
【００７７】
スイッチングトランス１０１の１次巻線（１−２ピン間）は、スイッチングＭＯＳＦＥＴＱ１０１により電流がオン／オフされ、２次側および１次側電源巻線（３−４ピン間）にエネルギーを伝達する。１次側電源巻線（３−４ピン間）出力は、ダイオードＤ５１、コンデンサＣ５１により整流され、１次側電源としてＡＣ−ＤＣコンバータ制御回路１０２に給電する。２次側電源巻線出力は、それぞれ回生ＭＯＳＦＥＴＱ１０２およびボディダイオードＤ５４、Ｄ５５、Ｄ５６、コンデンサＣ５２、Ｃ５３、Ｃ５４、Ｃ５５にて整流され、電源出力として後段の回路に給電する。スイッチング周波数は、例えば６５ｋＨｚ〜１００ｋＨｚで、スイッチング動作させている。
【００７８】
また、出力負荷が大きく且つ負荷変動の大きい放電維持電圧Ｖsusを安定化電圧として出力し、そしてその放電維持電圧ＶsusはダイオードＤ１０１、シャントレギュレータＩＣ１０１、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０３にて１次側に電圧フィードバックさせている。加えて、放電維持電圧Ｖsus用巻線（５−６ピン間）の６ピンは回生ＭＯＳＦＥＴＱ１０２のドレインに接続され、回生ＭＯＳＦＥＴＱ１０２のソースは接地されている。
【００７９】
スイッチングのオン／オフタイミングはスイッチングトランス１０１の９ピン電圧から検出し、２次側負荷が軽負荷の場合、２次回生駆動回路１０３によりスイッチングオフ期間に、回生ＭＯＳＦＥＴＱ１０２をオンし、２次側のエネルギーを１次側に回生させている。中〜重負荷の場合は、電圧フィードバックさせたフライバック方式の駆動をさせる。したがって、中〜重負荷では回生動作がないため、トランスの銅損およびヒステリシス損を低減できるので、通常のフライバックトランスのサイズでの使用が可能である。
【００８０】
２次回生の動作は、実施の形態３とほぼ同一であり、本実施の形態４では、２次側最大負荷を有する放電維持電圧Ｖsus巻線電圧で２次回生を行っている点が異なる。また、放電維持電圧Ｖsus、データ電圧Ｖdataの出力負荷の増減は同一タイミングで発生するため、軽負荷時に回生をかけていない巻線出力であるデータ電圧Ｖdataの電圧レギュレーションも安定して得られ、単一の部分２次回生コンバータ回路でＡＣ−ＤＣコンバータ回路で構成することができる。
【００８１】
以上の説明から判るように、フライバック方式で電圧レギュレーションが問題となる放電維持電圧Ｖsusの出力負荷が軽負荷の場合、２次側のエネルギーを回生させ、巻線出力の電圧レギュレーションの低下を防止し、データ電圧Ｖsusの出力負荷が中〜重負荷の場合、電圧レギュレーションは通常に流れ続けフライバック方式の電圧レギュレーションと同等になる。
【００８２】
なお、以上の説明では、トランスの２次側出力数を定めて説明したが、出力数は限定されるものではなく、回路構成上の増減があっても同様に実施可能である。
【００８３】
【発明の効果】
以上の説明から明らかなように、本発明にかかるプラズマディスプレイ装置によれば、１次側から２次側に伝達されたエネルギーのうち過剰なエネルギーを１次側に回生させているので、出力負荷が大きく且つ負荷変動の大きい巻線出力を持つ多出力ＡＣ−ＤＣコンバータ回路の電圧レギュレーションを安定化させることができ、しかもドロッパ−電源回路による電力損失を低減できるという効果が得られる。
【００８４】
加えて、プラズマディスプレイ装置の消費電力が２００Ｗ程度であれば、複数のＡＣ−ＤＣコンバータ回路でなく、単一のＡＣ−ＤＣコンバータ回路でＡＣ−ＤＣ電源回路を構成でき、部品点数を削減でき安価なプラズマディスプレイ装置を提供できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるプラズマディスプレイ装置の回路ブロック図
【図２】図１の２次回生コンバータ回路の要部構成を示す回路図
【図３】図２の２次回生駆動回路の要部構成を示す回路図
【図４】本発明の実施の形態２によるプラズマディスプレイ装置の回路ブロック図
【図５】図４の２次回生コンバータ回路の要部構成を示す回路図
【図６】本発明の実施の形態３によるプラズマディスプレイ装置の回路ブロック図
【図７】図６の部分２次回生コンバータ回路の要部構成を示す回路図
【図８】図７の部分２次回生駆動回路の要部構成を示す回路図
【図９】本発明の実施の形態４によるプラズマディスプレイ装置の回路ブロック図
【図１０】図９の部分２次回生コンバータ回路の要部構成を示す回路図
【図１１】プラズマディスプレイのパネル構造を示す概略構成図
【図１２】同パネルの電極配線の一例を示す構成図
【図１３】従来のプラズマディスプレイ装置の回路ブロック図
【符号の説明】
１１ ＰＤＰパネル
１９ 商用ＡＣ電源
１００、４００、６００、９００ プラズマディスプレイ装置
１２２ ＡＣ−ＤＣ電源回路
１６１ ＰＤＰ駆動回路
１６２ 映像処理回路
６１１、９１１ 部分２次回生コンバータ回路
１２２３ ＡＣ−ＤＣコンバータ回路
１２２４、４１１ ２次回生コンバータ回路
Claims (7)
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を設け、前記電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の２次回生コンバータ回路を用いたことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を設け、前記２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、前記ＰＤＰパネル駆動用電源電圧を回生させるように構成したことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を設け、前記ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設け、前記電源回路部に複数のＡＣ−ＤＣコンバータ回路を用い、かつ複数のＡＣ−ＤＣコンバータ回路のうち少なくとも１つをフライバック方式の部分２次回生コンバータ回路を用いたことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設け、前記部分２次回生コンバータ回路の出力が、少なくともＰＤＰパネル駆動用電源電圧、映像処理回路用電源電圧およびマイコン用電源電圧であり、前記ＰＤＰパネル駆動用電源電圧を安定化電圧とし回生させるように構成したことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設け、前記電源回路部が、部分２次回生コンバータ回路とフライバック方式からなるＡＣ−ＤＣコンバータ回路とを具備し、前記部分２次回生コンバータ回路のスイッチング周波数を前記ＡＣ−ＤＣコンバータ回路のスイッチング周波数より低くしたことを特徴とするプラズマディスプレイ装置。
- 少なくとも前面側が透明な一対の基板を基板間に放電空間が形成されるように対向配置するとともに基板に電極群を配置したＰＤＰパネルと、このＰＤＰパネルに信号を印加して表示を行う表示駆動回路部と、この表示駆動回路部に駆動電圧を供給する電源回路部とを有し、前記電源回路部に、軽負荷時には２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させ、重負荷時には通常のフライバック方式にて２次側にエネルギーを伝達させるフライバック方式の部分２次回生コンバータ回路を設け、前記ＰＤＰパネルの放電維持電圧用出力を回生させるように構成したことを特徴とするプラズマディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158734A JP4797279B2 (ja) | 2001-05-28 | 2001-05-28 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158734A JP4797279B2 (ja) | 2001-05-28 | 2001-05-28 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351379A JP2002351379A (ja) | 2002-12-06 |
| JP4797279B2 true JP4797279B2 (ja) | 2011-10-19 |
Family
ID=19002408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158734A Expired - Fee Related JP4797279B2 (ja) | 2001-05-28 | 2001-05-28 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4797279B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497393B1 (ko) * | 2003-06-20 | 2005-06-23 | 삼성전자주식회사 | 디스플레이 패널 구동 시스템의 고효율 전원 공급 장치 및그 설계 방법 |
| KR100578963B1 (ko) * | 2004-01-29 | 2006-05-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 장치 및 구동 방법과 플라즈마표시 장치 |
| US7710356B2 (en) | 2004-07-21 | 2010-05-04 | Panasonic Corporation | Plasma display device |
| CN100433099C (zh) * | 2004-07-21 | 2008-11-12 | 松下电器产业株式会社 | 等离子显示装置 |
| KR100726665B1 (ko) | 2005-09-22 | 2007-06-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513408B2 (ja) * | 1993-05-26 | 1996-07-03 | 日本電気株式会社 | Ｍｏｓトランジスタ同期整流フライバックコンバ―タ |
| JP4460660B2 (ja) * | 1998-11-13 | 2010-05-12 | シャープ株式会社 | 表示装置 |
-
2001
- 2001-05-28 JP JP2001158734A patent/JP4797279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002351379A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924795B2 (en) | Plasma display panel and method of driving the same | |
| JP2002116731A (ja) | 交流プラズマディスプレーパネルの維持放電回路 | |
| EP1635318A2 (en) | Energy recovery apparatus and method for a plasma display panel | |
| JP4797279B2 (ja) | プラズマディスプレイ装置 | |
| US20090027929A1 (en) | Power supply circuit of image display apparatus | |
| US20020126068A1 (en) | Method and apparatus for driving capillary discharge plasma display panel | |
| JP4030981B2 (ja) | プラズマディスプレイパネルのエネルギー回収装置及びこれを備えるプラズマディスプレイパネルの駆動装置 | |
| US20030137254A1 (en) | Plasma display panel apparatus and method of protecting an over current thereof | |
| CN101727817A (zh) | 用于等离子体显示面板的开关电源电路 | |
| JP2006139252A (ja) | 装置 | |
| US7605808B2 (en) | Energy recovery apparatus and method for plasma display panel | |
| US20050029953A1 (en) | Energy recovery circuit and driving method thereof | |
| US7701146B2 (en) | Plasma display apparatus | |
| JP2005221656A (ja) | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ | |
| KR100492186B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR102370889B1 (ko) | 슈퍼커패시터를 이용한 엘이디 전광판 시스템의 소비전력 절감을 위한 대기전력 관리 방법 | |
| US7791564B2 (en) | Plasma display apparatus | |
| KR100857065B1 (ko) | 플라즈마 디스플레이 장치 | |
| KR100603339B1 (ko) | 디스플레이 패널구동을 위한 영전압 스위칭 직류-직류컨버터 | |
| JP2007011099A (ja) | 容量性負荷駆動回路 | |
| KR100719577B1 (ko) | 디스플레이 패널의 구동장치 | |
| US20070046584A1 (en) | Apparatus and method for driving plasma display panel | |
| CN101727820B (zh) | 用于等离子显示面板的开关电源电路 | |
| KR100593068B1 (ko) | 플라즈마 표시 패널의 구동 장치 | |
| JP5245225B2 (ja) | プラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |