JP4796907B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4796907B2
JP4796907B2 JP2006190010A JP2006190010A JP4796907B2 JP 4796907 B2 JP4796907 B2 JP 4796907B2 JP 2006190010 A JP2006190010 A JP 2006190010A JP 2006190010 A JP2006190010 A JP 2006190010A JP 4796907 B2 JP4796907 B2 JP 4796907B2
Authority
JP
Japan
Prior art keywords
substrate
circuit board
manufacturing
pattern
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006190010A
Other languages
English (en)
Other versions
JP2008021696A (ja
Inventor
一彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2006190010A priority Critical patent/JP4796907B2/ja
Publication of JP2008021696A publication Critical patent/JP2008021696A/ja
Application granted granted Critical
Publication of JP4796907B2 publication Critical patent/JP4796907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、浮島状の導体パターンが板厚範囲で封止された回路基板の製造方法に関する。
リードフレームや配線基板に半導体チップが搭載されたワークを樹脂モールドする樹脂モールド方法としては、ポットに供給された封止樹脂を金型ランナゲートを通じてキャビティへ充填するトランスファーモールド方法やキャビティに所定量の封止樹脂を供給して圧縮成形する方法などがある。
特開平2002−36270号公報 特開平2003−133350号公報
近年、半導体装置の小型化、高密度実装化が進行し、POP(Package・On・Package)タイプの半導体装置が製造されている。この半導体装置は、半導体チップが搭載された基板どうしを積層して電気的導通をとるため、端子間の接続を考慮すると樹脂モールド部の厚さをできるだけ薄くなるように成形したいというニーズがある。また、回路基板どうしを積層する場合にも、端子間接続や層間接続を行なう場合にも導体パターンの厚さが可能な限り薄くできることが望ましい。
本発明は上記従来技術の課題を解決し、浮島状の導体パターンが板厚範囲で封止された薄型の回路基板の製造方法を提供することにある。
本発明は上記目的を達成するため、次の構成を備える。
即ち、金属板材からなるワークに導体パターンの板厚相当の基板凹部を形成し、基板凸部どうしが基板薄肉部を通じて接続するパターン形成工程と、前記パターン加工が施されたワークを封止樹脂と共にモールド金型へ搬入してクランプすることにより、基板凹部を封止する樹脂封止工程と、前記基板凹部が封止されたワークから基板凸部どうしを接続する基板薄肉部をエッチングにより除去するエッチング工程を含み、浮島状の導体パターンが板厚範囲で封止された回路基板を製造することを特徴とする。
また、前記エッチングされたワークを単位回路基板ごとに切断する切断工程を含むことを特徴とする。
また、前記パターン形成工程は、金属板材を放電加工又はエッチング加工のいずれかにより、ワークに導体パターンの板厚相当の基板凹部が形成されることを特徴とする。
また、前記パターン形成工程において、基板凸部の側面が凹面状若しくは凸面状に形成されることを特徴とする。
また、浮島状の導体パターンが板厚範囲で封止された複数の回路基板が導体パターンどうしを重ね合わせて層間接続するように積層する工程と、積層された回路基板上に半導体装置や電気電子部品を含む部品を導体パターンをパッドとして実装する部品実装工程を含むことを特徴とする。
上述した回路基板の製造方法を用いれば、ワークに導体パターンの板厚相当の基板凹部を形成し該基板凹部を樹脂封止してから基板凸部どうしを接続する基板薄肉部をエッチングにより除去することにより、浮島状の導体パターンが任意の板厚範囲で封止された回路基板を製造することができる。このワークを単位回路基板ごとに切断することで、任意の大きさの回路基板を簡易な工程で量産することができる。したがって、上述した回路基板を用いた半導体装置や電子部品の小型化薄型化に寄与することができる。
また、パターン形成工程において、基板凸部の側面が凹面状若しくは凸面状に形成されると、浮き島状の導体パターンと封止樹脂との密着性が向上する。
また、浮島状の導体パターンが板厚範囲で封止された複数の回路基板が導体パターンどうしを重ね合わせて層間接続するように積層する工程と、積層された回路基板上に半導体装置や電気電子部品を含む部品を導体パターンをパッドとして実装する部品実装工程を含むようにすると、回路基板どうしの層間接続が容易で任意の配線レイアウトで多層回路基板を効率よく製造することができる。
以下、本発明に係る回路基板の製造方法の好適な実施の形態について添付図面と共に詳述する。以下では回路基板の製造方法としてモールド金型にワーク及び封止樹脂を搬入してトランスファーモールドする樹脂モールド方法を用いた製法について例示するものとする。
図1Aにおいて、ワークWとしては、導電性を有する金属基材(例えば、銅箔、銅板、銅合金板などの導体板)1が用いられる。
図1Bにおいて、上記金属基材1からなるワークWに導体パターンの板厚相当の基板凹部2を形成する。基板面には、基板凸部3どうしが基板薄肉部4を通じて接続するパターンや貫通孔(ポット孔)5が形成される(パターン形成工程)。
上記パターン形成工程は、金属板材1を放電加工又はエッチング加工のいずれかにより、ワークWに導体パターンの板厚相当(例えば0.1mm程度)の基板凸部3が形成される。
また、パターン形成工程において、図3A、Bに示すように、基板凸部3の側面が凹面状若しくは凸面状に形成されると、浮き島状の導体パターンと封止樹脂との密着性が向上する。
図1Cにおいて、パターン加工が施されたワークWを封止樹脂(例えば樹脂タブレットなど)6と共に金型クランプ面(上型7)の樹脂モールド領域がリリースフィルム8により被覆されたモールド金型へ搬入する。ワークWは、ポット孔5が下型9に設けられたポット10に位置合わせして搬入される。ワークWは金型によりクランプされて、プランジャ11を作動させてポット孔5を通じて連通する基板凹部2へ封止樹脂6が圧送りされて封止される。図2において、基板凸部3は周囲が基板凹部2に囲まれたアイランド状に形成されているので、ポット孔5を通じて基板凹部2には封止樹脂6が万遍なく充填される。尚、モールド金型のクランプ面に設けられるリリースフィルム8は省略してもよい。
次に、図1Dにおいて、モールド金型より基板凹部2が封止されたワークWを取り出し、図1Eにおいて、ワークWのうち基板凸部3どうしを接続する基板薄肉部4がエッチングにより除去される(エッチング工程)。この結果、図1Fにおいて、浮島状の導体パターン12が板厚範囲で封止された回路基板13を製造することができる。
尚、ワークWが多数個取りする回路基板の場合には、図1Gにおいて基板薄肉部4が除去されたワークWを単位回路基板13ごとに切断して導体パターン12が板厚範囲で封止された回路基板を製造するようにしてもよい(切断工程)。
以上の回路基板の製造方法によれば、任意の浮島状の導体パターン12が任意の板厚範囲で封止された回路基板13を製造することができる。また、ワークWを単位回路基板ごとに切断することで、任意の大きさの回路基板13を簡易な工程で量産することができる。したがって、上述した回路基板13を用いた半導体装置や電子部品の小型化薄型化に寄与することができる。
上述した実施例はトランスファーモールド方法を用いた例について説明したが、圧縮成形法を用いても同様に行なえる。この場合、金属基材1には樹脂路となる貫通孔5を設ける必要はない。封止樹脂6は固形樹脂、粉状樹脂、顆粒状樹脂、液状樹脂のいずれでもよく、基板凹部2を封止する容量分が供給される。固形樹脂以外は、予め基板凹部2に応じて計量されて供給される。封止樹脂6のワークWへの供給は、当該ワークWをモールド金型へ搬入する前であっても、搬入した後のいずれであってもよい。
尚、上述した実施例では、ワークWは浮島状の導体パターン12を封止する場合について例示したが、導体パターンの一部に半導体チップや電気電子部品などが塔載されて封止される場合にも適用できる。
また、図4において、浮島状の導体パターン12が板厚範囲で封止された複数の回路基板13a〜13dが導体パターン12どうしを重ね合わせて層間接続するように積層する(積層工程)。各回路基板どうしは例えば接着剤で貼り合わせることにより一体化されている。この積層された回路基板13上に半導体装置14や電気電子部品(コンデンサ、抵抗素子など)15など導体パターン12をパッドとして部品実装する(実装工程)。これにより、回路基板どうし13a〜13dの層間接続が容易で任意の配線レイアウトで多層回路基板を効率よく製造することができる。
回路基板の製造工程を示す工程説明図である。 樹脂モールドされたワークWの上視図である。 パターン形成されたワークWの断面図である。 多層回路基板の断面図である。
符号の説明
W ワーク
1 金属基材
2 基板凹部
3 基板凸部
4 基板薄肉部
5 貫通孔
6 封止樹脂
7 上型
8 リリースフィルム
9 下型
10 ポット
11 プランジャ
12 導体パターン
13 回路基板
14 半導体装置
15 電気電子部品

Claims (5)

  1. 金属板材からなるワークに導体パターンの板厚相当の基板凹部を形成し、基板凸部どうしが基板薄肉部を通じて接続するパターン形成工程と、
    前記パターン加工が施されたワークを封止樹脂と共にモールド金型へ搬入しクランプすることにより、基板凹部を封止する樹脂封止工程と、
    前記基板凹部が封止されたワークから基板凸部どうしを接続する基板薄肉部をエッチングにより除去するエッチング工程を含み、浮島状の導体パターンが板厚範囲で封止された回路基板を製造することを特徴とする回路基板の製造方法。
  2. 前記エッチングされたワークを単位回路基板ごとに切断する切断工程を含むことを特徴とする請求項1記載の回路基板の製造方法。
  3. 前記パターン形成工程は、金属板材を放電加工又はエッチング加工のいずれかにより、ワークに導体パターンの板厚相当の基板凹部が形成されることを特徴とする請求項1記載の回路基板の製造方法。
  4. 前記パターン形成工程において、基板凸部の側面が凹面状若しくは凸面状に形成されることを特徴とする請求項1記載の回路基板の製造方法。
  5. 浮島状の導体パターンが板厚範囲で封止された複数の回路基板が導体パターンどうしを重ね合わせて層間接続するように積層する工程と、
    積層された回路基板上に半導体装置を含む電子部品を実装する実装工程を含むことを特徴とする請求項1記載の回路基板の製造方法。
JP2006190010A 2006-07-11 2006-07-11 回路基板の製造方法 Expired - Fee Related JP4796907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190010A JP4796907B2 (ja) 2006-07-11 2006-07-11 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006190010A JP4796907B2 (ja) 2006-07-11 2006-07-11 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008021696A JP2008021696A (ja) 2008-01-31
JP4796907B2 true JP4796907B2 (ja) 2011-10-19

Family

ID=39077477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190010A Expired - Fee Related JP4796907B2 (ja) 2006-07-11 2006-07-11 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4796907B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146061A (ja) * 1997-07-28 1999-02-16 Matsushita Electric Works Ltd プリント配線板の製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP4403005B2 (ja) * 2004-04-14 2010-01-20 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線基板とその製造方法

Also Published As

Publication number Publication date
JP2008021696A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
CN100490140C (zh) 双规引线框
US7193329B2 (en) Semiconductor device
US8745860B2 (en) Method for manufacturing printed wiring board
US9142473B2 (en) Stacked type power device module
CN102771200A (zh) 多层印刷电路板及其制造方法
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
CN103681365A (zh) 层叠封装结构及其制作方法
CN211150513U (zh) 封装体
CN101383301A (zh) 形成倒装芯片突起载体式封装的方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
JP2010245107A (ja) 半導体装置及びその製造方法
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
US11710684B2 (en) Package with separate substrate sections
JP4796907B2 (ja) 回路基板の製造方法
CN108172561B (zh) 承载基板与其封装结构,及半导体封装元件的制作方法
JP4719630B2 (ja) 転写基板の製造方法
CN102956547A (zh) 半导体封装结构及其制作方法
JP2021174826A (ja) 配線基板、電子装置及び配線基板の製造方法
KR100895815B1 (ko) 반도체 패키지 및 이의 제조 방법
CN100463132C (zh) 晶片封装结构及其制造方法
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2009267061A (ja) 配線基板の製造方法
JPH06177275A (ja) 放熱性プラスチックicチップキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees