JP4796722B2

JP4796722B2 - Piezoelectric oscillator substrate

Info

Publication number: JP4796722B2
Application number: JP2001299834A
Authority: JP
Inventors: 光太郎矢島
Original assignee: Kyocera Crystal Device Corp
Current assignee: Kyocera Crystal Device Corp
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2011-10-19
Anticipated expiration: 2021-09-28
Also published as: JP2003110362A

Description

【０００１】
【発明の属する技術分野】
この発明は、絶縁基板の表裏主面上に電子回路パターンが設けられ発振回路を形成した圧電発振器用基板に関する。
【０００２】
【従来技術】
従来、圧電振動子に直列に接続したバリキャップ・ダイオードの印加電圧を可変して、発振周波数を電圧制御する電圧制御圧電発振器が知られている。図４には電圧制御圧電発振器の回路図の一例を示す。
【０００３】
トランジスタ４０１のベースに圧電振動子４０２の一端を接続している。そして圧電振動子４０２の他端をバリキャップ・ダイオード（電圧可変容量素子）４０３を介して接地している。そして、バリキャップ・ダイオード４０３と圧電振動子４０２との直列接続点に抵抗４０４を介して制御電圧Ｖｃを印加し、制御電圧に応じて圧電振動子４０２の負荷容量を制御して発振周波数を可変するようにしている。そして、トランジスタ４０１のベースには抵抗４０５及び４０６を介して電源Ｖｃｃ及び接地電位に接続している。また、トランジスタ４０１のコレクタは抵抗４０７を介して電源Ｖｃｃに接続し、トランジスタ４０１のエミッタは抵抗４０８を介して接地している。そしてコンデンサ４０９及び４１０をトランジスタ４０１のベース−エミッタ間及びエミッタ−接地間に挿入し、エミッタからコンデンサ４１１を介して発振出力を取り出すようにしている。
【０００４】
従来は、図５のように、図４に図示した発振回路を形成する回路パターン層５０２を絶縁基板５０１の表裏主面上に形成し、そのパターン上に、図４に図示した圧電振動子４０２に該当する圧電振動子５０３、図４に図示したコンデンサ４０９に該当するコンデンサ５０５及び図４に図示したコンデンサ４１０に該当するコンデンサ５０４等の回路素子類を実装して圧電発振器を形成していた。
【０００５】
【発明が解決しようとする課題】
前記従来技術の場合、絶縁基板の表裏主面上に形成した回路パターンにより浮遊容量ＣＦが発生する。図４には浮遊容量ＣＦを発振回路上に明示した。この浮遊容量ＣＦのため、図６のように電圧制御圧電発振器の回路設計時における理論上の発振周波数可変幅（図６に示したグラフ内実線の傾き）と、実際の発振周波数可変幅（図６に示したグラフ内点線の傾き）に差が生じ、且つ発振周波数可変幅が小さくなってしまう。また発振周波数の調整も正確に行えずに、圧電発振器の特性にも悪影響を及ぼしてしまう、という課題が生じている。
【０００６】
【課題を解決するための手段】
この発明は前記従来技術の課題を鑑みて成されたものであり、表裏主面に形成した導体パターン層を含めて、３つの層の導体パターン層が互いに絶縁体で形成した層を挿んだ積層構造の圧電発振器用基板において、該圧電発振器用基板は、主に第１の絶縁層と第２の絶縁層とが積層したものであり、該第１の絶縁層の一方の主面上には、圧電発振器を構成する電子部品が搭載され、且つ該電子部品間を電気的に接続して電圧制御圧電発振回路をなす回路パターンを形成する第１の導電パターン層が形成されており、該第２の絶縁層における第１の絶縁層に対向する面には、該電圧制御発振回路におけるトランジスタのベースとアースとの間に直列に接続された２つコンデンサ素子に該当する該電子部品である第１のコンデンサと第２のコンデンサとの間を導通する該第１の導電パターン層と電気的に接続する第２の導電パターン層が形成されており、該第２の絶縁層における第１の絶縁層と対向する面とは反対の面上には、アース接続されている第３の導電パターン層が形成されていることを特徴とする圧電発振器用基板である。
【０００７】
この構造の基板により、基板全体の浮遊容量ＣＦを、第１の導電パターン層と第２の導電パターン層との間に生じる第１の浮遊容量ＣＦ１と、第２の導電パターン層と第３の導電パターン層との間に生じる第２の浮遊容量ＣＦ２に分けることができる。又、この第１の浮遊容量ＣＦ１は、電圧制御発振回路におけるトランジスタのベースとアースとの間に直列に接続された２つコンデンサ素子のうちの一方のコンデンサ素子に該当する第１のコンデンサと並列に接続した構成となっている。さらに、第２の浮遊容量ＣＦ２は、他方のコンデンサ素子に該当する第２のコンデンサと並列に接続した構成となっている。このとき、第１及び第２のコンデンサの容量値を微調整することで、電圧制御発振回路におけるトランジスタのベースとアースとの間に直列に接続された２つコンデンサ素子のそれぞれ容量値を、基板の浮遊容量を含めた容量値とでき、実装後も回路設計時における理論上の発振周波数可変幅を得られる作用を奏する。
【０００８】
【発明の実施の形態】
以下に、この発明の実施形態について図面に基づいて説明する。図１はこの発明における圧電発振器用基板の一例である電圧制御圧電発振器用基板の斜視分解図である。図２は図１に示した切断線Ａ１−Ａ２で切断した際の切断分解図である。尚、図１及び図２において、説明を明りょうにするため一部搭載電子部品を図示せず、また各寸法も一部誇張して図示している。図３は図１に図示した電圧制御圧電発振器の回路図である。
【０００９】
即ち、図１に示した電圧制御圧電発振器用基板１０１は、第１の絶縁層１０２及び第２の絶縁層１０３を主体として構成され、第１の絶縁層１０２の一方の主面上には、第１の導体パターン層１０４（パターンは図示せず）が銅箔等により形成されている。この第１の導電パターン層１０４の上に、圧電発振器を構成する圧電振動子１１０，第１のコンデンサ１１１及び第２のコンデンサ１１２等の電子部品が搭載されている。尚、第１のコンデンサ１１１は、図３に示した回路図では、コンデンサ３０９に該当し、第２のコンデンサ１１２はコンデンサ３１０に該当する。
【００１０】
さらに、第１の絶縁層１０２は、第１の絶縁層１０２の他方の主面において、第２の絶縁層１０３と接合し積層構造を形成する。第２の絶縁層１０３の第１の絶縁層１０２と接合する面上には、第２の導電パターン層１０５が形成されている。第２の絶縁層１０３の接合面に相対する面上には第３の導電パターン層１０６が形成され、且つ第３の導電パターン層１０６はアースに接続されている。
【００１１】
第１の導電パターン層１０４に形成した圧電発振回路パターンにおいて、第１のコンデンサ１１１と第２のコンデンサ１１２の直列接続点（図３の回路図では直列接続点３１１に該当する）には第１の絶縁層１０２を貫通してなるスルーホール１１３が形成され、第２の導電パターン層１０５と電気的に接続されている。
【００１２】
前記構造を形成することにより、第１の導電パターン層１０４と第２の導電パターン層１０５との間に生じる浮遊容量３１２は、図３に示した回路図のように、コンデンサ３０９（図１では第１のコンデンサ１１１）と並列に接続した構成となる。また、第２の導電パターン層１０５と第２の導電パターン層１０６との間に生じる浮遊容量３１３は、図３に示した回路図のように、コンデンサ３１０（図１では第２のコンデンサ１１２）と並列に接続した構成となる。
【００１３】
尚、浮遊容量３１２及び３１３のそれぞれの容量値Ｃは、第１乃至３の導電パターン層１０４，１０５及び１０６に形成した回路パターンによる浮遊容量要因となる部分の対向面積Ｓ、第１乃至３の導電パターン層間隔ｄ、及び第１及び第２の絶縁層の誘電率ε_１ε_０から、それぞれ
Ｃ＝ε_１ε_０×Ｓ／ｄ
より算出できる。基板に使用する各々の絶縁層の誘電率や厚さなどにより、多少変化するが、浮遊容量の値は通常は数ｐＦぐらいになる。
【００１４】
そして、前記数式より算出された浮遊容量３１２の容量値とコンデンサ３０９（第１のコンデンサ１１１）の容量値との和が、理論上のコンデンサ３０９（第１のコンデンサ１１１）の容量値と同じとなるように、コンデンサ３０９（第１のコンデンサ１１１）の容量値を調整する。又、前記数式より算出された浮遊容量３１３の容量値とコンデンサ３１０（第２のコンデンサ１１２）の容量値との和が、理論上のコンデンサ３１０（第２のコンデンサ１１２）の容量値と同じとなるように、コンデンサ３１０（第２のコンデンサ１１２）の容量値を調整する。これにより、Ｖｃ制御による発振周波数可変幅の理論値と実際値との差がなくなり、浮遊容量が生じたことによる発振周波数可変幅の縮小をなくすことができる。
【００１５】
尚、前記実施例では、第２の導電パターン層を第２の絶縁層の接合面上に形成したが、これは第１の絶縁層側の接合面上に形成してもよい。又、前記実施例では電圧制御圧電発振器を例示したが、本発明は他のコルピッツ発振器の基板にも使用できる。
【００１６】
【発明の効果】
本発明の圧電発振器用基板によって、実装時に浮遊容量が発生しても、理論上の発振周波数可変幅を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態例を示す圧電発振器用基板の斜視分解図である。
【図２】図２は、図１に示した圧電発振器用基板を、図１のＡ１−Ａ２で切断した断面分解図である。
【図３】図３は、図１及び２に示した圧電発振器用基板上に構成する電圧制御圧電発振回路図である。
【図４】図４は、従来の圧電発振器用基板の斜視図である。
【図５】図５は、図４に示した圧電発振器用基板上に構成する従来の電圧制御圧電発振回路図である。
【図６】図６は、従来の圧電発振器用基板における制御電圧Ｖｃと発振周波数ｆの相関グラフである。
【符号の説明】
１０１圧電発振器用基板
１０２第１の絶縁層
１０３第２の絶縁層
１０４第１の導電パターン層
１０５第２の導電パターン層
１０６第３の導電パターン層
１１３スルーホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a piezoelectric oscillator substrate in which an electronic circuit pattern is provided on the front and back main surfaces of an insulating substrate to form an oscillation circuit.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a voltage-controlled piezoelectric oscillator that controls the oscillation frequency by changing the applied voltage of a varicap diode connected in series to a piezoelectric vibrator is known. FIG. 4 shows an example of a circuit diagram of a voltage controlled piezoelectric oscillator.
[0003]
One end of the piezoelectric vibrator 402 is connected to the base of the transistor 401. The other end of the piezoelectric vibrator 402 is grounded via a varicap diode (voltage variable capacitance element) 403. Then, a control voltage Vc is applied to a series connection point between the varicap diode 403 and the piezoelectric vibrator 402 via a resistor 404, and the oscillation frequency is varied by controlling the load capacitance of the piezoelectric vibrator 402 according to the control voltage. Like to do. The base of the transistor 401 is connected to the power supply Vcc and the ground potential via resistors 405 and 406. The collector of the transistor 401 is connected to the power supply Vcc via a resistor 407, and the emitter of the transistor 401 is grounded via a resistor 408. Capacitors 409 and 410 are inserted between the base and emitter of the transistor 401 and between the emitter and ground, and the oscillation output is extracted from the emitter via the capacitor 411.
[0004]
Conventionally, as shown in FIG. 5, a circuit pattern layer 502 for forming the oscillation circuit shown in FIG. 4 is formed on the front and back main surfaces of the insulating substrate 501, and the piezoelectric vibrator 402 shown in FIG. A piezoelectric oscillator is formed by mounting circuit elements such as the piezoelectric vibrator 503 corresponding to the above, the capacitor 505 corresponding to the capacitor 409 illustrated in FIG. 4, and the capacitor 504 corresponding to the capacitor 410 illustrated in FIG. 4.
[0005]
[Problems to be solved by the invention]
In the case of the prior art, the stray capacitance CF is generated by the circuit pattern formed on the main surface of the insulating substrate. FIG. 4 clearly shows the stray capacitance CF on the oscillation circuit. Due to this stray capacitance CF, as shown in FIG. 6, the theoretical oscillation frequency variable width (inclination of the solid line in the graph shown in FIG. 6) at the time of circuit design of the voltage controlled piezoelectric oscillator and the actual oscillation frequency variable width (FIG. 6), and the oscillation frequency variable width is reduced. In addition, there is a problem that the oscillation frequency cannot be adjusted accurately and the characteristics of the piezoelectric oscillator are adversely affected.
[0006]
[Means for Solving the Problems]
The present invention has been made in view of the above-described problems of the prior art, and the conductor pattern layers of the three layers including the conductor pattern layers formed on the front and back main surfaces are inserted with layers formed of insulators from each other. In the piezoelectric oscillator substrate having a laminated structure, the piezoelectric oscillator substrate is mainly formed by laminating a first insulating layer and a second insulating layer, and is formed on one main surface of the first insulating layer. Includes a first conductive pattern layer on which electronic components constituting the piezoelectric oscillator are mounted, and a circuit pattern that forms a voltage-controlled piezoelectric oscillation circuit by electrically connecting the electronic components is formed, The surface of the second insulating layer facing the first insulating layer is the electronic component corresponding to two capacitor elements connected in series between the base of the transistor and the ground in the voltage controlled oscillation circuit. First capacitor and second capacitor A second conductive pattern layer that is electrically connected to the first conductive pattern layer that is electrically connected to the sensor, and a surface of the second insulating layer that faces the first insulating layer is A piezoelectric oscillator substrate is characterized in that a third conductive pattern layer connected to the ground is formed on the opposite surface .
[0007]
With the substrate having this structure, the stray capacitance CF of the entire substrate is generated between the first conductive pattern layer and the second conductive pattern layer, the first stray capacitance CF1 , the second conductive pattern layer, and the third conductive pattern layer. divided into a second stray capacitance CF2 generated between the conductive pattern layer may Rukoto. The first stray capacitance CF1 is in parallel with the first capacitor corresponding to one of the two capacitor elements connected in series between the base of the transistor and the ground in the voltage controlled oscillation circuit. It is the structure connected to. Further, the second stray capacitance CF2 is connected in parallel with the second capacitor corresponding to the other capacitor element. At this time, by finely adjusting the capacitance values of the first and second capacitors, the capacitance values of the two capacitor elements connected in series between the base of the transistor and the ground in the voltage-controlled oscillation circuit can be obtained from the substrate. The capacitance value including the stray capacitance can be obtained, and the theoretical oscillation frequency variable width at the time of circuit design can be obtained even after mounting.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an exploded perspective view of a voltage controlled piezoelectric oscillator substrate which is an example of a piezoelectric oscillator substrate according to the present invention. FIG. 2 is an exploded view taken along the cutting line A1-A2 shown in FIG. In FIG. 1 and FIG. 2, some mounted electronic components are not shown for clarity of explanation, and some dimensions are exaggerated. FIG. 3 is a circuit diagram of the voltage controlled piezoelectric oscillator shown in FIG.
[0009]
That is, the voltage-controlled piezoelectric oscillator substrate 101 shown in FIG. 1 is mainly composed of the first insulating layer 102 and the second insulating layer 103, and on one main surface of the first insulating layer 102, A first conductor pattern layer 104 (pattern not shown) is formed of copper foil or the like. On the first conductive pattern layer 104, electronic components such as a piezoelectric vibrator 110, a first capacitor 111, and a second capacitor 112 constituting a piezoelectric oscillator are mounted. Note that the first capacitor 111 corresponds to the capacitor 309 and the second capacitor 112 corresponds to the capacitor 310 in the circuit diagram shown in FIG.
[0010]
Further, the first insulating layer 102 is bonded to the second insulating layer 103 on the other main surface of the first insulating layer 102 to form a stacked structure. A second conductive pattern layer 105 is formed on the surface of the second insulating layer 103 that is bonded to the first insulating layer 102. A third conductive pattern layer 106 is formed on a surface opposite to the bonding surface of the second insulating layer 103, and the third conductive pattern layer 106 is connected to the ground.
[0011]
In the piezoelectric oscillation circuit pattern formed on the first conductive pattern layer 104, the first connection point (corresponding to the series connection point 311 in the circuit diagram of FIG. 3) of the first capacitor 111 and the second capacitor 112 is the first. A through hole 113 penetrating through the insulating layer 102 is formed, and is electrically connected to the second conductive pattern layer 105.
[0012]
By forming the structure, the stray capacitance 312 generated between the first conductive pattern layer 104 and the second conductive pattern layer 105 is a capacitor 309 (in FIG. 1) as shown in the circuit diagram of FIG. The first capacitor 111) is connected in parallel. Further, the stray capacitance 313 generated between the second conductive pattern layer 105 and the second conductive pattern layer 106 is a capacitor 310 (second capacitor 112 in FIG. 1) as shown in the circuit diagram of FIG. And connected in parallel.
[0013]
The capacitance value C of each of the stray capacitances 312 and 313 is the opposing area S of the portion that causes stray capacitance due to the circuit patterns formed in the first to third conductive pattern layers 104, 105, and 106, and the first to third values. From the conductive pattern layer interval d and the dielectric constants ε ₁ ε _{0 of} the first and second insulating layers, C = ε ₁ ε ₀ × S / d, respectively.
Can be calculated. Although it varies somewhat depending on the dielectric constant and thickness of each insulating layer used for the substrate, the value of the stray capacitance is usually about several pF.
[0014]
The sum of the capacitance value of the stray capacitance 312 and the capacitance value of the capacitor 309 (first capacitor 111) calculated from the above formula is the same as the theoretical capacitance value of the capacitor 309 (first capacitor 111). Thus, the capacitance value of the capacitor 309 (first capacitor 111) is adjusted. Further, the sum of the capacitance value of the stray capacitance 313 and the capacitance value of the capacitor 310 (second capacitor 112) calculated from the above equation is the same as the theoretical capacitance value of the capacitor 310 (second capacitor 112). Thus, the capacitance value of the capacitor 310 (second capacitor 112) is adjusted. As a result, the difference between the theoretical value and the actual value of the oscillation frequency variable width by the Vc control is eliminated, and the reduction of the oscillation frequency variable width due to the stray capacitance can be eliminated.
[0015]
In the above embodiment, the second conductive pattern layer is formed on the bonding surface of the second insulating layer. However, it may be formed on the bonding surface on the first insulating layer side. In the above embodiment, the voltage controlled piezoelectric oscillator is exemplified, but the present invention can also be used for other Colpitts oscillator substrates.
[0016]
【The invention's effect】
With the piezoelectric oscillator substrate of the present invention, the theoretical oscillation frequency variable width can be obtained even when stray capacitance is generated during mounting.
[Brief description of the drawings]
FIG. 1 is a perspective exploded view of a piezoelectric oscillator substrate according to an embodiment of the present invention.
FIG. 2 is an exploded cross-sectional view of the piezoelectric oscillator substrate shown in FIG. 1 cut along A1-A2 in FIG.
FIG. 3 is a voltage-controlled piezoelectric oscillation circuit configured on the piezoelectric oscillator substrate shown in FIGS. 1 and 2;
FIG. 4 is a perspective view of a conventional piezoelectric oscillator substrate.
FIG. 5 is a conventional voltage-controlled piezoelectric oscillation circuit configured on the piezoelectric oscillator substrate shown in FIG. 4;
FIG. 6 is a correlation graph between a control voltage Vc and an oscillation frequency f in a conventional piezoelectric oscillator substrate.
[Explanation of symbols]
101 substrate 102 for piezoelectric oscillator first insulating layer 103 second insulating layer 104 first conductive pattern layer 105 second conductive pattern layer 106 third conductive pattern layer 113 through hole

Claims

In the piezoelectric oscillator substrate having a laminated structure in which the conductor pattern layers of the three layers including the conductor pattern layers formed on the front and back main surfaces are inserted with layers formed of insulators,
The piezoelectric oscillator substrate is mainly formed by laminating a first insulating layer and a second insulating layer,
On one main surface of the first insulating layer, electronic components constituting a piezoelectric oscillator are mounted, and a circuit pattern that forms a voltage-controlled piezoelectric oscillation circuit is formed by electrically connecting the electronic components. A first conductive pattern layer is formed ;
On the surface of the second insulating layer facing the first insulating layer, the electronic component corresponding to two capacitor elements connected in series between the base of the transistor and the ground in the voltage controlled oscillation circuit as the second conductive pattern layer to connect certain first capacitor and the second electrically to the first conductive pattern layer to conduct between the capacitor and the relative and the first conductive pattern layer Formed ,
On the surface of the second insulating layer opposite to the surface facing the first insulating layer, the third conductive pattern layer connected to the ground is opposed to the second conductive pattern layer. A piezoelectric oscillator substrate, characterized in that it is formed .