JP4791496B2

JP4791496B2 - インタフェースボード試験装置及びインタフェースボードの試験方法

Info

Publication number: JP4791496B2
Application number: JP2008025986A
Authority: JP
Inventors: 宏規田嶋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-02-06
Filing date: 2008-02-06
Publication date: 2011-10-12
Anticipated expiration: 2028-02-06
Also published as: JP2009187245A

Description

本発明は、複数の記憶装置を格納する装置が備えるスロットに搭載される部材と上位装置とを接続するインタフェースボードを試験するインタフェースボード試験装置及びインタフェースボードの試験方法に関する。

データ記憶装置の試験装置の例として、データ記憶装置の機能試験を実行する試験基板を構成する全ての基板が、各基板の実装面が実質的に平行となるように相互接続されている、データ記憶装置の試験装置が提案されている（例えば、特許文献１を参照）。
特開２００７−１８４０２７号公報

現在、ＨＤＤ（Hard Disk Drive ）インタフェースの高速化により、その転送方式はシリアル転送が主流となっている。図６は、本発明の背景となるＨＤＤインタフェースの試験を説明する図である。ＨＤＤインタフェースは、図６に示すＤＥ（Drive Enclosure ）６０が備えるインタフェースボード１００の出力ポート２００及び入力ポート２０１と、各ＨＤＤ１０１を搭載するスロット（図示を省略）との間のインタフェースである。外部試験装置６１は、ＨＤＤインタフェースの試験を通じて、インタフェースボード１００の試験を実行する。なお、図中の１０２はバックパネルである。

ＤＥ６０のＨＤＤインタフェースの試験では、当該装置に搭載可能な最大数のＨＤＤが必要となる。当該試験では、ＤＥ６０の外部インタフェース３００に、外部試験装置６１を接続する。外部試験装置６１が、外部インタフェース３００、インタフェースボード１００経由で、所定のテストパターンを持つテストデータをＨＤＤ１０１に送信して、ＨＤＤ１０１にＷｒｉｔｅ（書き込み）する。また、外部試験装置６１が、ＨＤＤ１０１に書き込まれたテストデータをインタフェースボード１００経由でＲｅａｄ（読み出し）する。そして、外部試験装置６１が、上記読み出されたテストデータが書き込んだテストデータと一致するかを検証することで、該ＨＤＤ１０１を搭載するスロットとインタフェースボード１００との間のＨＤＤインタフェースが正常であるかを試験する。図６に示す例では、外部試験装置６１は、各々のスロットとインタフェースボード１００との間のＨＤＤインタフェースを試験対象とする。

外部試験装置６１としては、例えば、図示を省略するＲＡＩＤ装置のコントローラエンクロージャ（ＣＥ：Controller Enclosure）、又はホストバスアダプタ（ＨＢＡ：Host Bus Adapter）を搭載した試験用のコンビュータを用いる。

ここで、近年、ＨＤＤインタフェースが高速化したことにより、ＤＥ内の高速シリアルインタフェースの信頼性向上を図ることが必須である。

また、図６を参照して説明した試験では、ＨＤＤインタフェースとしての高速シリアルインタフェース（Fibre Channel ［ＦＣ］，Serial Attached SCSI［ＳＡＳ］，SerialATA［ＳＡＴＡ］等）のマージン試験を行おうとしても、ＨＤＤ１０１のアナログ特性に依存して、適切な試験結果を得ることができない。インタフェースのマージン試験は、該インタフェースの動作保証レベルのテストであって、ある信号レベルで動作するかについての試験である。

図７は、インタフェースに投入するテストデータの信号レベルと動作環境（条件）との関係を示す図である。該動作環境（条件）は、例えば時間である。あるインタフェースの動作保証レベルが図７中の斜線部に示す領域の範囲内の信号レベルであり、該インタフェースに接続されるＨＤＤの動作レベルが図中の点線で示される場合に、該インタフェースのマージン試験を行っても、ＨＤＤは図７中の点線で示す信号レベルで動作するので、該マージン試験の結果は、ＨＤＤの特性に依存してしまう。

また、ＨＤＤインタフェースの試験時間は、使用するＨＤＤの性能に依存してしまう。また、ＦＣ、ＳＡＳと比較して機能、性能面で劣るＳＡＴＡでは、各ＨＤＤを搭載するスロット毎の信頼性を保証する為に必要な試験時間が非常に長くなる。

また、図６を参照して説明した試験では、一つの外部試験装置６１から各々のスロットに格納されたＨＤＤ１０１に対してテストデータを送信して試験を実施するため、障害箇所を切り分ける為の試験プログラム等の作り込みが必要となる。

更に、外部試験装置６１は、通信プロトコルに基づいてＨＤＤ１０１に対してアクセスするので、外部試験装置６１が試験の実行のために送受信したいデータパターンだけでは試験を行うことができず、通信プロトコル分のデータパターンを送受信することが必要となる。その結果、通信プロトコル分のデータパターンを送受信する分、試験時間が長くなる。

本発明は、短時間でインタフェースボードを試験することができ、かつ、スロットに搭載される部材のアナログ特性に依存せず、適切な試験結果を得ることができるインタフェースボード試験装置の提供を目的とする。

また、本発明は、短時間でインタフェースボードを試験することができ、かつ、スロットに搭載される部材のアナログ特性に依存せず、適切な試験結果を得ることができるインタフェースボード試験方法の提供を目的とする。

本インタフェースボード試験装置は、スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験装置であって、前記試験装置は、前記スロットに搭載される記憶装置に代えて該スロットに搭載され、テストデータを作成するデータ作成部と、前記テストデータを前記インタフェースボードに対して送信する送信部と、前記インタフェースボードからの応答データを受信する受信部と、前記送信されたテストデータと前記受信された応答データとを比較し、該テストデータと該応答データとが一致するかを判断する比較部とを備える。

好ましくは、本インタフェースボード試験装置が、更に、前記送信部により送信されるテストデータの出力レベルを変更する出力変更部を備え、該出力変更部が、前記インタフェースボードに応じて前記出力レベルを変更する。

好ましくは、本インタフェースボード試験装置が、更に、外部装置との間で信号の送受信を行う送受信部を備え、前記データ作成部は、前記外部装置から受信した信号に基づいて前記送受信部が通知するテストパターンに基づいて、前記テストデータを作成する。

好ましくは、本インタフェースボード試験装置において、前記インタフェースボードが、外部装置からの信号を受信する外部信号受信部と、前記外部信号受信部が前記外部装置から受信した信号に基づいて、前記インタフェースボード試験装置によるインタフェースボードの試験範囲を設定する試験範囲設定部とを備える。

好ましくは、本インタフェースボード試験装置が、更に、前記比較部によって前記テストデータと前記応答データとが一致しないと判断された場合に異常を表示する表示部を備える。

また、本インタフェースボードの試験方法は、記憶装置を格納する複数のスロットのいずれかに前記記憶装置に代えて試験装置を搭載して、前記スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験方法であって、作成されたテストデータを前記インタフェースボードに対して送信する送信ステップと、前記インタフェースボードからの応答データを受信する受信ステップと、前記送信データと前記応答データとを比較する比較ステップと、前記比較結果に基づいて異常を検出する異常検出ステップとを有する。

本インタフェースボード試験装置は、スロットに搭載される記憶装置に代えて該スロットに搭載される試験装置である。本インタフェースボード試験装置及び本インタフェースボードの試験方法は、テストデータを作成してインタフェースボードに対して送信し、送信したテストデータとインタフェースボードからの応答データとを比較することで、インタフェースボードの試験を実行する。例えば、スロットが複数の場合に、各々のスロットに搭載されるインタフェースボード試験装置は、同時にインタフェースボード（との間のインタフェース）の試験を実行することができる。従って、本インタフェースボード試験装置及び本インタフェースボードの試験方法によれば、インタフェースボードの試験の試験時間を短縮することができる。

また、本インタフェースボード試験装置は、例えば、インタフェースボードに対して送信したテストデータとインタフェースボードからループバックされたテストデータである応答データとを比較してインタフェースボードの試験を実行する。従って、例えば、インタフェースボードがテストデータを単純にループバック出力するので、任意のデータパターンを用いた連続試験が可能となる。その結果、通信プロトコルに依存せずに試験を実行することができ、試験時間を更に短縮することができる。

また、各々のスロットに搭載されるインタフェースボード試験装置は、独立して、インタフェースボードの試験を実行することができる。その結果、異常（エラー）が発生したときの障害箇所の特定が容易となる。

また、本インタフェースボード試験方法は、インタフェースボードの試験にＨＤＤ等の記憶装置を用いないので、試験結果がＨＤＤ等のスロットに格納される部材のアナログ特性に依存しない。また、インタフェースボードの試験結果は、インタフェースボードと関連のない記憶装置の媒体のエラー等の影響を受けない。

また、本インタフェースボード試験装置は、インタフェースボード（の規格）に応じてテストデータの出力レベルを変更する。従って、本インタフェースボード試験装置によれば、例えば、インタフェースボードの規格に応じた出力レベルを有するテストデータを用いて該インタフェースボードを試験することができる。その結果、インタフェースボードのマージン試験を精度良く実行することができる。

また、本インタフェースボード試験装置は、外部装置から受信した信号に基づいてテストデータを作成する。従って、本インタフェースボード試験装置によれば、例えば、外部装置から送信された信号に基づいて、任意の出力レベル及びパターンを有するテストデータを作成することが可能となる。

また、インタフェースボードが、外部装置からの信号を受信し、受信した信号に基づいて、本インタフェースボード試験装置によるインタフェースボードの試験範囲を設定する。従って、本インタフェースボード試験装置によれば、例えば、外部装置からの制御信号に基づいて設定された試験範囲に応じてインタフェースボードの試験を実行することができる。

また、本インタフェースボード試験装置は、テストデータと応答データとが一致しない場合に、異常を表示する。従って、本インタフェースボード試験装置によれば、テストデータと応答データとが一致しない場合に、インタフェースボードの試験が異常であることを自動で表示することができる。

図１は、本実施形態のシステム構成の一例を示す図である。図１に示すＲＡＩＤ装置１は、ＣＥ１１と、ＣＥ１１との間で通信を実行する複数のＤＥ１０とを備える。ＣＥ１１は、ＤＥ１０との間で通信を実行して、ＤＥ１０が備えるＨＤＤ１０１に記憶されたデータの書き込み又は読み出しを行う装置である。すなわち、ＣＥ１１は、ＤＥ１０の上位装置である。ＣＥ１１は、ホストコンピュータ２との間の通信を媒介するチャネルアダプタ（ＣＡ）２０と、ＣＥ１１全体の動作を制御するセントラルモジュール（ＣＭ）２１と、キャッシュメモリ２２と、ＤＥ１０との間の通信を媒介するデバイスアダプタ（ＤＡ）２３とを備える。なお、キャッシュメモリ２２がセントラルモジュール２１内に設けられるようにしてもよい。

ＤＥ１０は、インタフェースボード３０と、データを記憶する記憶装置である１又は複数のＨＤＤ１０１と、バックパネル３２とを備える装置である。各々のＨＤＤ３１は、ＤＥ１０内の図示を省略する各スロットのいずれかに格納される。インタフェースボード３０は、上記スロットに搭載される部材（例えばＨＤＤ３１）とＣＥ１１とを接続する。

図２は、本実施形態のインタフェースボード試験方法の概要を説明する図である。本実施形態では、図２に示すように、ＤＥ１０が備える１又は複数のスロット（図示を省略）に、ＨＤＤ３１（図１を参照）に代えてテストカード３３を格納する。テストカード３３は、スロットに搭載される部材と上位装置（例えば、図１に示すＣＥ１１）とを接続するインタフェースボード３０を試験するインタフェースボード試験装置である。各々のテストカード３３は以下に説明するインタフェースボード３０の試験を独立して実行する。

インタフェースボード３０の試験は、図２中に示すインタフェースボード３０とテストカード３３との間のインタフェース１１０の試験、又は、インタフェースボード３０を介したテストカード３３とＤＥ１０の外部との間のインタフェース１１１の試験を含む。

具体的には、上記スロットに格納されたテストカード３３が、テストデータを作成し、作成したテストデータをインタフェース１１０を通じてインタフェースボード３０に対して送信する。テストデータは、テストカード３３によって設定された信号レベルとテストパターンとを有する試験データである。テストデータを受けたインタフェースボード３０は、該テストデータをインタフェース１１０を通じてテストカード３３に対して返す（ループバックする）。テストカード３３が、インタフェースボード３０から返された応答データを受信する。応答データは、インタフェースボード３０からテストカード３３に対してループバックされたテストデータである。そして、テストカード３３が、上記送信されたテストデータと応答データとを比較し、比較結果に基づいて、インタフェースボード３０を試験する。

テストカード３３が、インタフェース１１１を通じてテストデータをインタフェースボード３０に対して送信し、インタフェースボード３０が、該送信されたテストデータを、ＤＥ１０の外部に取り付けられたループバックコネクタ３４内のループバックケーブル（図示を省略）経由でテストカード３３にループバックする。そして、テストカード３３が、上記送信したテストデータと、インタフェースボード３０からループバックされたテストデータ（応答データ）とを比較してインタフェースボード３０を試験するようにしてもよい。なお、図１に示す制御用ＰＣ（Personal Computer ）５０が、テストカード３３に対してテストデータ作成用の制御信号を送信し、テストカード３３が、該制御信号に基づいてテストデータを作成するようにしてもよい。また、制御用ＰＣ５０が、インタフェースボード３０の規格に応じた信号レベルを有するテストデータをテストカード３３に作成させるための制御信号をテストカード３３に対して送信するようにしてもよい。

図２を参照して説明したインタフェースボード試験方法を実現するプログラムは、コンピュータが読み取り可能な記録媒体、例えば半導体メモリ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ等に格納することができ、これらの記録媒体に記録して提供され、または、通信インタフェースを介してネットワークを利用した送受信により提供される。

図３は、テストカードの構成の一例を示す図である。テストカード３３は、制御インタフェース（Ｉ／Ｆ）４１、ＭＰＵ（Micro Processing Unit ）４２、データ作成部４３、データ送信部４４、データ受信部４５、送受信データ比較部４６、表示部４７を備える。なお、４８はＨＤＤコネクタである。制御Ｉ／Ｆ４１は、制御用ＰＣ５０とＭＰＵ４２との間の通信を媒介する。ＭＰＵ４２はデータ作成部４３に指示してテストデータを作成させる。また、ＭＰＵ４２は、後述する送受信データ比較部４６の判断結果を表示部４７に表示させる。ＭＰＵ４２が、送受信データ比較部４６の判断結果を制御用ＰＣ５０に対して通知するようにしてもよい。データ作成部４３は、ＭＰＵ４２の指示に従ってテストデータを作成する。データ送信部４４は、作成されたテストデータをインタフェースボード３０に対して送信する。データ送信部４４が、予め定められたテストデータをインタフェースボード３０に対して送信するようにしてもよい。データ受信部４５は、インタフェースボード３０からのテストデータ（応答データ）を受信する。

送受信データ比較部４６は、インタフェースボード３０に対して送信されたテストデータとインタフェースボード３０から受信した応答データとを比較し、テストデータと応答データとが一致するかを判断する。表示部４７は、ＭＰＵ４２の指示に従って、送受信データ比較部４６の判断結果を表示する。具体的には、送受信データ比較部４６がテストデータと応答データとが一致しないと判断した場合、ＭＰＵ４２は、表示部４７に指示して、試験結果が異常であることを表示させる。送受信データ比較部４６がテストデータと応答データとが一致すると判断した場合、ＭＰＵ４２は、表示部４７に指示して、試験結果が正常であることを表示させる。

本発明の一実施形態によれば、ＭＰＵ４２が、データ作成部４３に指示して、作成されるテストデータの出力レベルをインタフェースボード３０（の規格）に応じて変更させる。データ作成部４３は、ＭＰＵ４２の指示に従って、テストデータの出力レベルを変更する。

ＭＰＵ４２が、外部装置（制御用ＰＣ５０）との間で信号の送受信を行うようにしてもよい。例えば、制御用ＰＣ５０が、制御Ｉ／Ｆ４１を通じて、テストパターンを示す信号をＭＰＵ４２に対して送信し、ＭＰＵ４２が、該信号が示すテストパターンをデータ作成部４３に対して通知する。そして、データ作成部４３が、通知されたテストパターンに基づいて、該テストパターンを有するテストデータを作成する。

図４は、インタフェースボードの構成例を示す図である。図４に示すように、インタフェースボード３０は、ＭＰＵ３０１、スイッチ（Ｓｗｉｔｃｈ）３０２を備える。制御用ＰＣ５０は、ＭＰＵ３０１に対して試験範囲設定信号を送信する。ＭＰＵ３０１は、制御用ＰＣ５０から送信される試験範囲設定信号を受信する。試験範囲設定信号は、テストカード３３によるインタフェースボード３０の試験範囲を指示する制御信号である。また、ＭＰＵ３０１は、受信した試験範囲設定信号に基づいて、インタフェースボード３０の試験範囲を設定する。そして、ＭＰＵ３０１は、スイッチ３０２に対して、テストカード３３からスイッチ３０２に送信されるテストデータを、上記設定された試験範囲に応じた箇所で折り返してテストカード３３に戻すように指示する。例えば、ＭＰＵ３０１が、制御用ＰＣ５０から、テストカード３３、スイッチ３０２を経由してテストカード３３に戻る経路を試験範囲として指示する試験範囲設定信号を受信すると、ＭＰＵ３０１は、スイッチ３０２に対して、テストカード３３からスイッチ３０２が受信するテストデータを、図中の点線の矢印で示すようにスイッチ３０２内で折り返して（インタフェース１１０経由で）テストカード３３に戻すことを指示する（スイッチ制御を実行する）。

また、例えば、ＭＰＵ３０１が、制御用ＰＣ５０から、テストカード３３、スイッチ３０２、ループバックコネクタ３４、スイッチ３０２を経由してテストカード３３に戻る経路を試験範囲として指示する試験範囲設定信号を受信すると、ＭＰＵ３０１は、スイッチ３０２に対して、テストカード３３から受信するテストデータをループバックコネクタ３４内で折り返して（インタフェース１１１経由で）テストカード３３に戻すことを指示する（ループバック制御を実行する）。

図５は、本実施形態のインタフェースボードの試験処理フローの一例を示す図である。まず、制御用ＰＣ５０がインタフェースボード３０のＭＰＵ３０１に対して試験範囲設定信号を送信し、ＭＰＵ３０１が、試験範囲設定信号に基づいて、インタフェースボード３０の試験範囲を設定する（ステップＳ１）。次に、テストカード３３が備えるデータ作成部４３が、テストパターンを設定してテストデータを作成する（ステップＳ２）。データ送信部４４が、テストデータをインタフェースボード３０に対して送信する（ステップＳ３）。データ受信部４５が、インタフェースボード３０から応答データを受信する（ステップＳ４）。送受信データ比較部４６が、ステップＳ３において送信されたテストデータとステップＳ４において受信された応答データとを比較して、テストデータと応答データとが一致するかを判断する（ステップＳ５）。送受信データ比較部４６が、テストデータと応答データとが一致すると判断した場合、送受信データ比較部４６は、試験結果が正常であると判断する（ステップＳ６）。そして、ＭＰＵ４２が表示部４７に指示して、試験結果が正常であることを表示させる（ステップＳ７）。送受信データ比較部４６が、テストデータと応答データとが一致しないと判断した場合、送受信データ比較部４６は、試験結果が異常であると判断する（ステップＳ８）。そして、ＭＰＵ４２が、表示部４７に指示して、試験結果が異常であることを表示させる（ステップＳ９）。

以上から把握できるように、本実施形態の特徴を述べると以下の通りである。

（付記１）スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験装置であって、
前記試験装置は、前記スロットに搭載される記憶装置に代えて該スロットに搭載され、
テストデータを作成するデータ作成部と、
前記テストデータを前記インタフェースボードに対して送信する送信部と、
前記インタフェースボードからの応答データを受信する受信部と、
前記送信されたテストデータと前記受信された応答データとを比較し、該テストデータと該応答データとが一致するかを判断する比較部とを備える
ことを特徴とするインタフェースボード試験装置。

（付記２）付記１に記載のインタフェースボード試験装置が、更に、
前記送信部により送信されるテストデータの出力レベルを変更する出力変更部を備え、
該出力変更部が、前記インタフェースボードに応じて前記出力レベルを変更する
ことを特徴とするインタフェースボード試験装置。

（付記３）付記２に記載のインタフェースボード試験装置が、更に、
外部装置との間で信号の送受信を行う送受信部を備え、
前記データ作成部は、前記外部装置から受信した信号に基づいて前記送受信部が通知するテストパターンに基づいて、前記テストデータを作成する
ことを特徴とするインタフェースボード試験装置。

（付記４）付記２に記載のインタフェースボード試験装置において、
前記インタフェースボードが、
外部装置からの信号を受信する外部信号受信部と、
前記外部信号受信部が前記外部装置から受信した信号に基づいて、前記インタフェースボード試験装置によるインタフェースボードの試験範囲を設定する試験範囲設定部とを備える
ことを特徴とするインタフェースボード試験装置。

（付記５）付記３に記載のインタフェースボード試験装置が、更に、
前記比較部によって前記テストデータと前記応答データとが一致しないと判断された場合に異常を表示する表示部を備える
ことを特徴とするインタフェースボード試験装置。

（付記６）記憶装置を格納する複数のスロットのいずれかに前記記憶装置に代えて試験装置を搭載して、前記スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験方法であって、
作成されたテストデータを前記インタフェースボードに対して送信する送信ステップと、
前記インタフェースボードからの応答データを受信する受信ステップと、
前記送信データと前記応答データとを比較する比較ステップと、
前記比較結果に基づいて異常を検出する異常検出ステップとを有する
ことを特徴とするインタフェースボードの試験方法。

（付記７）付記６に記載のインタフェースボードの試験方法が、更に、
前記送信されるテストデータの出力レベルを変更する出力変更ステップを有し、
該出力変更ステップが、前記インタフェースボードに応じて前記出力レベルを変更する
ことを特徴とするインタフェースボードの試験方法。

（付記８）付記７に記載のインタフェースボード試験方法が、更に、
前記試験装置が、外部装置との間で信号の送受信を行う送受信ステップを有し、
前記試験装置が、前記送受信ステップにおいて前記外部装置から受信した信号に基づいて通知されるテストパターンに基づいて、前記テストデータを作成する
ことを特徴とするインタフェースボードの試験方法。

（付記９）付記７に記載のインタフェースボードの試験方法において、
前記インタフェースボードが外部装置からの信号を受信する外部信号受信ステップと、
前記インタフェースボードが前記外部装置から受信した信号に基づいて、前記インタフェースボード試験装置によるインタフェースボードの試験範囲を設定する試験範囲設定ステップとを有する
ことを特徴とするインタフェースボードの試験方法。

（付記１０）付記８に記載のインタフェースボードの試験方法が、更に、
前記異常検出ステップによって検出された異常を表示する表示ステップを有する
ことを特徴とするインタフェースボードの試験方法。

以上、説明したように、本インタフェースボード試験装置及び本インタフェースボードの試験方法によれば、インタフェースボードの試験の試験時間が短縮される。また、本インタフェースボード試験装置によれば、通信プロトコルに依存せずに試験を実行することができるため、試験時間を更に短縮することができる。また、異常（エラー）が発生したときの障害箇所の特定が容易となる。

また、本インタフェースボード試験装置によれば、例えば、インタフェースボードの規格に応じた出力レベルを有するテストデータを用いて該インタフェースボードを試験することができる。その結果、インタフェースボードのマージン試験を精度良く実行することができる。

また、本インタフェースボード試験装置によれば、例えば、外部装置から送信された信号に基づいて、任意の出力レベル及びパターンを有するテストデータを作成することが可能となる。また、本インタフェースボード試験装置によれば、例えば、外部装置からの制御信号に基づいて設定された試験範囲に応じてインタフェースボードの試験を実行することができる。また、本インタフェースボード試験装置によれば、テストデータと応答データとが一致しない場合に、インタフェースボードの試験が異常であることを自動で表示することができる。

本実施形態のシステム構成の一例を示す図である。本実施形態のインタフェースボード試験方法の概要を説明する図である。テストカードの構成の一例を示す図である。インタフェースボードの構成例を示す図である。本実施形態のインタフェースボードの試験処理フローの一例を示す図である。本発明の背景となるＨＤＤインタフェースの試験を説明する図である。インタフェースに投入するテストデータの信号レベルと動作環境（条件）との関係を示す図である。

符号の説明

１ＲＡＩＤ装置
２ホストコンピュータ
１０、６０ＤＥ
１１ＣＥ
２０チャネルアダプタ
２１セントラルモジュール
２２キャッシュメモリ
２３ＤＡ
３０、１００インタフェースボード
３１ＨＤＤ
３２、１０２バックパネル
３３テストカード
３４ループバックコネクタ
４１制御Ｉ／Ｆ
４２、３０１ＭＰＵ
４３データ作成部
４４データ送信部
４５データ受信部
４６送受信データ比較部
４７表示部
４８ＨＤＤコネクタ
５０制御用ＰＣ
６１外部試験装置
１１０、１１１インタフェース
２００出力ポート
２０１入力ポート
３００外部インタフェース
３０２スイッチ

Claims

スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験装置であって、
前記試験装置は、前記スロットに搭載される記憶装置に代えて該スロットに搭載され、
テストデータを作成するデータ作成部と、
前記テストデータを前記インタフェースボードに対して送信する送信部と、
前記インタフェースボードからの応答データを受信する受信部と、
前記送信されたテストデータと前記受信された応答データとを比較し、該テストデータと該応答データとが一致するかを判断する比較部とを備える
ことを特徴とするインタフェースボード試験装置。
請求項１に記載のインタフェースボード試験装置が、更に、
前記送信部により送信されるテストデータの出力レベルを変更する出力変更部を備え、
該出力変更部が、前記インタフェースボードに応じて前記出力レベルを変更する
ことを特徴とするインタフェースボード試験装置。
請求項２に記載のインタフェースボード試験装置が、更に、
外部装置との間で信号の送受信を行う送受信部を備え、
前記データ作成部は、前記外部装置から受信した信号に基づいて前記送受信部が通知するテストパターンに基づいて、前記テストデータを作成する
ことを特徴とするインタフェースボード試験装置。
請求項２に記載のインタフェースボード試験装置において、
前記インタフェースボードが、
外部装置からの信号を受信する外部信号受信部と、
前記外部信号受信部が前記外部装置から受信した信号に基づいて、前記インタフェースボード試験装置によるインタフェースボードの試験範囲を設定する試験範囲設定部とを備える
ことを特徴とするインタフェースボード試験装置。
請求項３に記載のインタフェースボード試験装置が、更に、
前記比較部によって前記テストデータと前記応答データとが一致しないと判断された場合に異常を表示する表示部を備える
ことを特徴とするインタフェースボード試験装置。
記憶装置を格納する複数のスロットのいずれかに前記記憶装置に代えて試験装置を搭載して、前記スロットに搭載される記憶装置と上位装置とを接続するインタフェースボードを試験する試験方法であって、
作成されたテストデータを前記インタフェースボードに対して送信する送信ステップと、
前記インタフェースボードからの応答データを受信する受信ステップと、
前記送信データと前記応答データとを比較する比較ステップと、
前記比較結果に基づいて異常を検出する異常検出ステップとを有する
ことを特徴とするインタフェースボードの試験方法。