KR101406455B1 - 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법 - Google Patents

컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법 Download PDF

Info

Publication number
KR101406455B1
KR101406455B1 KR1020070083526A KR20070083526A KR101406455B1 KR 101406455 B1 KR101406455 B1 KR 101406455B1 KR 1020070083526 A KR1020070083526 A KR 1020070083526A KR 20070083526 A KR20070083526 A KR 20070083526A KR 101406455 B1 KR101406455 B1 KR 101406455B1
Authority
KR
South Korea
Prior art keywords
channel
control unit
changing
computer
sata
Prior art date
Application number
KR1020070083526A
Other languages
English (en)
Other versions
KR20090019243A (ko
Inventor
이현수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070083526A priority Critical patent/KR101406455B1/ko
Publication of KR20090019243A publication Critical patent/KR20090019243A/ko
Application granted granted Critical
Publication of KR101406455B1 publication Critical patent/KR101406455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 데이터 전송 채널을 변경할 수 있는 컴퓨터시스템과, 그 채널 변경 방법에 관한 것이다. 본 발명은 다수의 채널을 구비하는 인터페이스 컨트롤러(40)와; 각각의 디바이스들(30)에 상기 채널을 할당하는 연결유닛(50)과; 상기 디바이스(30)에 할당되는 채널의 변경을 상기 연결유닛(50)에 명령하는 제어유닛(60)을 포함하여 구성된다. 이와 같은 본 발명에 의하면, 인터페이스 컨트롤러 내에 구비되는 모든 채널과 컨트롤러를 활용할 수 있고, 컴퓨터시스템이 전원 온 되는 경우와 디바이스와 시스템의 연결시 오류가 발생하는 경우에 채널을 자동 변경함으로써 특정 채널 또는 컨트롤러에 부하가 집중됨을 방지하고, 채널에 의한 오류를 손쉽게 극복할 수 있다는 장점이 있다.
SATA, PATA, ICH, 디바이스

Description

컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법{Data transmission apparatus for computer and Method for changing data channel thereof}
본 발명은 컴퓨터시스템에 관한 것으로, 보다 구체적으로는 데이터 전송 채널을 변경할 수 있는 컴퓨터시스템과, 그 채널 변경 방법에 관한 것이다.
현재의 컴퓨터 시스템은, CPU의 속도가 고속화되고 PCI-Express, USB2.0, 1394 등의 고속버스의 도입으로 인해, 그 성능이 빠른 속도로 발전해 가고 있다.
하지만, 시스템에 연결되는 각종 디바이스를 연결하는 인터페이스인 PATA (Parallel Advanced Technology Attachment)는 최대 데이터 전송속도가 133MB/s에 불과하여 컴퓨터 시스템의 성능발전에 장애가 되어왔다.
이와 같은 장애를 극복하기 위해, 최근에 SATA(Serial Advanced Technology Attachment)가 제안되었다. SATA는 최대 1.5Gbps로 동작하며, 더 나아가 SATA-Ⅱ는 3.0Gbps까지 동작할 수 있다. 또한, SATA(또는 SATA-Ⅱ)는 4개의 신호핀을 이용하는 통신케이블을 통해 통신하므로, 실장된 보드상에서 차지하는 공간을 적게 차지한다.
따라서 최근 컴퓨터시스템의 칩셋 제조회사들은 SATA 컨트롤러를 포함하는 메인보드 칩셋을 출시하고 있다. 이와 같은 SATA 컨트롤러는 SATA 컨트롤러는 하나 이상의 채널과 하나 이상의 컨트롤러를 포함하여 구성된다. 즉, SATA 컨트롤러는 다수의 디바이스를 연결할 수 있도록 다수의 채널을 제공하고, 이러한 다수의 채널에는 채널 수와 같거나 또는 그 이하의 수의 컨트롤러가 각각 연결된다.
이와 같은 칩셋이 장착된 컴퓨터시스템에 각종 SATA 지원 디바이스를 연결하여 사용하는 경우, 채널 수에 비하여 적은 SATA 디바이스가 연결됨에 따라 SATA 디바이스와 연결되지 않고 남는 채널과 컨트롤러가 SATA 컨트롤러 내에 존재하게 된다.
이와 같은 종래기술에 의하면, 다음과 같은 문제점이 있다.
즉, SATA 컨트롤러 내에 다수로 구비되는 채널과 컨트롤러가 모두 활용되지 않는다는 단점이 있다.
그리고, SATA 디바이스에 연결되는 채널이나 컨트롤러가 자동으로 변경되지 않으므로 특정 채널 또는 컨트롤러에 부하가 집중된다는 문제점이 있다.
또한, SATA 디바이스 연결과 관련된 에러 발생시에도 채널이나 컨트롤러가 자동으로 변경되지 않으므로 채널이나 컨트롤러에 의한 오류를 극복하기 어렵다는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 인터페이스 컨트롤러 내에 구비되는 모든 채널과 컨트롤러를 활용할 수 있는 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법을 제공하는 것이다.
본 발명의 다른 목적은, 컴퓨터시스템 전원 온 되는 경우마다 각 디바이스에 연결되는 채널을 자동 변경함으로써 특정 채널 또는 컨트롤러에 부하가 집중됨을 방지할 수 있는 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 디바이스와 시스템의 연결시 오류가 발생하면 채널을 자동 변경함으로써 채널에 의한 오류를 손쉽게 극복할 수 있는 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 다수의 채널을 구비하는 인터페이스 컨트롤러와; 각각의 디바이스들에 상기 채널을 할당하는 연결유닛과; 상기 디바이스에 할당되는 채널을 변경하도록 상기 연결유닛을 컨트롤하는 제어유닛을 포함하여 구성된다.
이때 상기 제어유닛은, 상기 컴퓨터가 전원 온 될 때마다 상기 각 디바이스에 할당되는 채널을 변경하도록 상기 연결유닛을 제어할 수 있다.
또한 상기 제어유닛은, 상기 컴퓨터시스템의 부팅과정의 상기 각 디바이스에 대한 테스트 단계에서 에러가 발생하면, 에러가 발생한 상기 디바이스에 할당된 채널이 변경되도록 상기 연결유닛을 제어할 수도 있다.
그리고 상기 제어유닛은, 상기 디바이스의 데이터 전송 중, 전송속도가 설정된 기준속도 미만임이 감지되면, 상기 전송속도가 상기 기준속도 미만으로 감지된 상기 디바이스에 할당된 채널을 변경하도록 상기 연결유닛을 제어할 수도 있다.
여기서 상기 컴퓨터시스템은, 상기 인터페이스 컨트롤러의 상기 디바이스에 대한 채널할당 히스토리가 저장되는 기억유닛을 더 포함하여 구성될 수 있다.
이때 상기 제어유닛은, 상기 기억유닛에 저장된 상기 채널할당 히스토리를 참조하여 상기 디바이스에 할당될 채널을 결정하여 상기 연결유닛을 제어할 수 있다.
그리고 상기 데이터 전송장치는, 상기 컴퓨터의 전원 온 동작을 감지하여 상기 제어유닛에 신호를 보내는 전원 온 감지유닛을 더 포함하여 구성될 수 있다.
또한 상기 데이터 전송장치는, 상기 디바이스에 대한 테스트 단계에서 에러가 발생하면, 상기 제어유닛에 신호를 보내는 에러 감지유닛을 더 포함하여 구성될 수도 있다.
이때 상기 데이터 전송장치는, 상기 디바이스의 데이터 전송 중 전송속도를 감지하여 기준속도와 비교하고, 상기 전송속도가 상기 기준속도 미만임이 감지되면 상기 제어유닛에 신호를 보내는 이상 감지유닛을 더 포함하여 구성될 수도 있다.
그리고 상기 인터페이스 컨트롤러는, SATA 컨트롤러이고; 상기 디바이스는, SATA 디바이스일 수 있다.
한편 본 발명은 각 디바이스와 연결되는 인터페이스 컨트롤러의 채널 할당을 컨트롤하는 제어유닛을 포함하는 컴퓨터의 데이터 전송 장치에 있어서, 채널 변경 명령을 수신받는 A단계와; 상기 각 디바이스에 채널을 변경하여 설정하는 B단계를 포함하여 수행될 수 있다.
그리고 상기 A단계의 상기 채널 변경 명령은, 컴퓨터의 전원이 온 되는 경우마다 발생될 수 있다.
또한 상기 A단계의 상기 채널 변경 명령은, 컴퓨터 부팅과정에서 상기 각 디바이스에 대한 순차적인 테스트 수행 중, 특정 디바이스에서 에러가 감지되면, 에러가 감지된 상기 디바이스에 대하여 발생될 수도 있다.
이때 상기 데이터 전송 채널 변경방법은, 상기 B단계에서 채널을 변경한 디바이스에 대한 테스트 절차를 재수행하는 C단계와; 상기 C단계에서 다시 에러가 감지되면 에러가 감지된 디바이스에 대하여 상기 채널 변경 명령이 다시 발생되는 D단계를 더 포함하여 수행될 수 있다.
또한 상기 A단계의 상기 채널 변경 명령은, 각 디바이스의 데이터 전송속도를 측정하여, 측정된 상기 전송속도를 기준속도와 비교하고, 상기 전송속도가 상기 기준속도 미만인 것으로 감지되면, 상기 전송속도가 상기 기준속도 미만인 것으로 감지된 상기 디바이스에 대하여 발생될 수도 있다.
여기서 상기 인터페이스 컨트롤러는, SATA 컨트롤러이고; 상기 디바이스는, SATA 디바이스일 수 있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법에서는 다음과 같은 효과를 기대할 수 있다.
즉, 인터페이스 컨트롤러 내에 구비되는 모든 채널과 컨트롤러를 활용할 수 있다는 장점이 있다.
또한 본 발명에 의한 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법에서는 컴퓨터시스템이 전원 온 되는 경우마다 각 디바이스에 연결되는 채널을 자동 변경함으로써 특정 채널 또는 컨트롤러에 부하가 집중됨을 방지할 수 있다는 장점이 있다.
그리고 본 발명에 의한 컴퓨터의 데이터 전송 장치와, 데이터 채널 변경 방법에서는, 디바이스와 시스템의 연결시 오류가 발생하면 채널을 자동 변경함으로써 채널에 의한 오류를 손쉽게 극복할 수 있다는 장점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 컴퓨터의 데이터 전송 장치의 구체적인 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
이때 본 발명에 의한 컴퓨터의 데이터 전송 장치의 구체적인 실시예는, 다수의 채널이 구비된 인터페이스 컨트롤러에 하나 이상의 디바이스가 연결된 모든 경우에 적용될 수 있으나, 이하에서는 다수의 채널을 포함하는 SATA 컨트롤러의 경우를 예로 들어 설명한다.
도 1은 본 발명의 구체적인 실시예에 따른 컴퓨터의 데이터 전송 장치의 구 성을 보인 블럭도이다.
도 1에 도시된 바와 같이 본 발명에서는 하드디스크드라이브(Hard disk drive; 10; 이하 'HDD'라 한다) 또는 광학디스크드라이브(Optical disk drive; 20; 이하 'ODD'라 한다)와 같은 SATA(Serial Advanced Technology Attachment) 디바이스(30)가 구비된다.
상기 HDD(10)는 컴퓨터시스템의 대표적인 보조기억장치로서, 일반적으로 자기기억장치(magnetic memory device)로 구비된다.
그리고 상기 ODD(20) 또한 컴퓨터시스템에 일반적으로 사용되는 보조기억장치로, 상기 ODD(20)로는 CD-ROM(Compact Disc-Read Only Memory), CD-RW(Compact Disc-ReWritable), DVD-ROM(Digital Versatile Disc-Read Only Memory), DVD-RW(Digital Versatile Disc-ReWritable) 등이 있다.
본 발명에서 상기 HDD(10)와 상기 ODD(20)는 모두 SATA 인터페이스의 지원이 가능한 것을 전제로 하며, 상기 HDD(10)와 상기 ODD(20)는 각각 하나 이상 구비될 수 있다. 또는 상기 HDD(10)와 상기 ODD(20) 중 한 종류의 SATA 디바이스(30)만 구비될 수도 있다.
그리고 HDD와 ODD외의 SATA 인터페이스를 지원하는 다른 디바이스가 구비될 수도 있다.
한편, 상기 HDD(10)와 상기 ODD(20)와 같은 상기 SATA 디바이스(30)와의 데이터 교환을 위하여 상기 SATA 디바이스(30)는 SATA 컨트롤러(40)와 연결된다.
상기 SATA 컨트롤러(40)는 상기 컴퓨터시스템에서 별도 모듈로 구비될 수도 있으나, 최근에 출시되는 메인보드 칩셋 중 데이터 입출력과 관련된 칩셋인 사우스 브릿지(South Bridge) 또는 ICH(I/O Control Hub)에는 SATA 컨트롤러가 내장되는 경우가 일반적이다.
따라서 본 발명에서 상기 SATA 컨트롤러(40)는 별도 모듈로 구비되거나, 또는 메인보드 칩셋에 내장될 수 있다. 그리고 상기 SATA컨트롤러(40)는 PCI(또는 PCI-Express)디바이스로 마련되는 컨트롤러인 것이 일반적이다.
한편, 상기 SATA 컨트롤러(40)는 다수의 채널이 구비된다. 상기 채널은 상기 SATA 컨트롤러(40)에 상기 SATA 디바이스(30)가 각각 연결되어 제어될 수 있는 경로를 의미한다.
그리고 하나의 채널마다 하나의 SATA 디바이스(30)가 연결된다.
상기 SATA 컨트롤러(40)는 또한 다수의 컨트롤러를 포함하여 구성될 수 있는데, 컨트롤러가 상기 채널 수와 대응하는 수로 구비되어, 상기 SATA 컨트롤러(40)에 구비된 컨트롤러 하나에 상기 SATA 디바이스(30)가 하나씩 연결될 수 있다.
상기 SATA 컨트롤러(40)는 상기 SATA 디바이스(30)로부터 데이터를 수신하거나, 상기 SATA 디바이스(30)로 데이터를 송신하며, 이와 같은 데이터 송수신을 위한 신호처리 등을 담당한다.
그리고 상기 SATA 컨트롤러(40)가 제공하는 다수의 채널은 연결유닛(50)을 통하여 상기 SATA 디바이스(30)와 연결된다.
여기서 상기 연결유닛(50)은 스위치와 같이, 다수의 인터페이스를 서로 선택적으로 연결할 수 있는 회로장치나, 멀티플렉서(Multiplexer)와 같이 입력되는 다 수의 신호로부터 입력된 수보다 작거나 같은 수의 신호를 출력하는 회로장치 등이 될 수 있다.
상기 연결유닛(50)은 상기 채널을 상기 SATA 디바이스(30) 각각에 할당하는 역할을 한다. 예를 들어, 상기 HDD(10)에 첫 번째 채널을 할당하고, 상기 ODD(10)에는 두 번째 채널을 할당하는 등이다.
이때 상기 연결유닛(50)은 제어유닛(60)의 명령에 따라 채널을 할당하게 된다. 상기 제어유닛(60)은 통상의 제어수단으로 구비되어, 상기 연결유닛(50)을 제어하여 상기 SATA 디바이스(30) 각각에 연결된 채널을 변경하거나 조절하는 역할을 한다.
여기서 상기 제어유닛(60)에는 한 가지 이상의 신호가 입력될 수 있다. 상기 제어유닛(50)에 입력되는 신호는 상기 제어유닛(60)이 상기 연결유닛(50)을 제어하는데 참조될 수 있는 정보들이다.
상기 제어유닛(60)에는 우선, 상기 컴퓨터 시스템의 전원 온 신호가 입력될 수 있다. 이 경우, 상기 제어유닛(60)은 시스템의 전원 온을 감지하여 상기 연결유닛(50)에 명령하여 상기 SATA 디바이스(30) 각각에 할당되는 채널을 지정하거나 변경할 수 있다.
즉, 시스템의 전원이 온 되는 경우마다 상기 SATA 디바이스(30)에 연결되는 채널을 변경함으로써, 하나의 채널에만 부하가 집중되는 현상을 방지한다. 또는 상기 채널의 수에 대응하는 수의 컨트롤러가 상기 SATA 컨트롤러(40)에 구비된 경우, 상기 컨트롤러에 부하가 집중되는 현상도 방지한다.
이를 위하여 상기 컴퓨터시스템 내에는 기억유닛(도면 미도시)이 구비되고, 상기 기억유닛에는 상기 제어유닛(60)의 채널할당 히스토리 정보가 저장될 수 있다.
이는 즉, 컴퓨터시스템의 전원 오프 이전에 상기 SATA 디바이스(30) 각각에 어떠한 채널이 연결되었었는지를 1회 이상 상기 기억유닛에 저장하고, 이를 토대로 상기 SATA 디바이스(30)에 할당할 채널을 결정하기 위한 것이다.
또는 위와 같이 히스토리 정보를 참조하여 할당될 채널을 결정하지 않고, 전원 온 되는 경우마다 상기 SATA 디바이스(30) 각각에 무작위로 채널이 할당되도록 제어할 수도 있다.
이와 같은 경우, 상기 컴퓨터시스템의 전원 온 신호는 컴퓨터의 전원 제어수단으로부터 수신할 수 있다.
또한 상기 제어유닛(60)에는 에러발생 신호가 입력될 수 있다. 이는 상기 시스템 전원 온 신호 입력 후 시스템 부팅과정에서 각각의 상기 SATA 디바이스(30)를 테스트하는 단계에서 에러가 발생한 경우, 이를 상기 제어유닛(60)에 알리기 위한 신호이다.
상기 제어유닛(60)은 상기 에러발생 신호가 수신되면, 상기 다수의 SATA 디바이스(30) 중에서 어떠한 디바이스에서 에러가 발생하였는지를 판단하여 에러가 발생한 것으로 판단된 상기 SATA 디바이스(30)에 할당된 채널을 변경하도록 상기 연결유닛(50)에 명령한다.
이때 변경되는 채널은 아무런 SATA 디바이스(30)도 할당되지 않은 채널이다.
이와 같이 에러발생시 채널을 변경함으로써, 부팅과정에서 상기 SATA 컨트롤러(40)의 채널에 의한 오류, 또는 상기 SATA 컨트롤러(40) 내에 구비된 다수의 컨트롤러 중 어느 하나에 의한 오류를 극복할 수 있게 된다.
그리고 위와 같이 채널을 변경한 후, 채널이 변경된 상기 SATA 디바이스(30)에 대한 테스트 단계를 재수행한다. 그리고, 다시 에러가 발생하면 반복적으로 채널 변경을 할 수도 있다.
한편, 더이상 변경할 채널이 없음에도 불구하고 다시 에러가 발생한 경우에는 채널 오류 또는 컨트롤러 오류라고 보기 어려우므로 상기 SATA 디바이스(30) 테스트 과정에서 에러가 발생했음을 사용자가 알 수 있도록 모니터에 표시할 수도 있고, 또는 경고음을 발생할 수도 있다.
위와 같은 경우, 상기 에러 발생 신호는 바이오스에 의해 발생될 수 있다.
한편 시스템 부팅이 완료된 후에는 상기 제어유닛(60)에 이상 감지 신호가 입력될 수도 있다. 상기 이상 감지 신호는, 시스템 운용 중 상기 HDD(10) 또는 상기 ODD(20) 등 상기 SATA 디바이스(30)에 접근하여 데이터를 전송받는 경우 이상이 발생하면 중앙처리장치 또는 상기 SATA 컨트롤러(40) 등이 감지하여 발생시키는 신호이다.
즉, 상기 SATA 디바이스(30)로부터 데이터를 전송받는 속도가 상기 SATA 디바이스(30) 별로 설정된 기준속도 이하임이 감지되면 이상이 발생한 것으로 판단하고 상기 이상 감지 신호를 발생하는 것이다.
이때 상기 기준속도는 상기 SATA 디바이스(30)의 특성 및 상기 채널의 특성 등에 의한 평균속도와, 이에 대하여 통상적으로 발생될 수 있는 속도 지연 요인에 의한 속도감소 등을 고려하여, 정상적인 시스템 동작시 기대할 수 있는 최소한의 전송속도를 정한 값이 된다.
위와 같은 이상 감지 신호를 상기 제어유닛(60)이 수신하여, 이상이 감지된 상기 SATA 디바이스(30)의 채널을 빈 채널로 변경하도록 상기 연결유닛(50)을 제어할 수 있다.
이는 상기 전송속도가 상기 기준속도 미만인 경우, 상기 SATA 디바이스(30)에 오류가 발생한 것일 수도 있으나, 상기 채널이나 상기 SATA 컨트롤러(40) 내의 다수의 컨트롤러 중 상기 채널에 연결된 컨트롤러의 오류일 수도 있으므로, 상기 채널을 변경하거나, 또는 상기 채널 변경에 의하여 상기 컨트롤러를 변경되도록 함으로써 오류를 극복하고자 하는 것이다.
한편, 상기 연결유닛(50)과 상기 제어유닛(60)은 상기 SATA 컨트롤러(40)가 상기 칩셋 내에 구비되는 경우, 상기 SATA 컨트롤러(40)와 함께 칩셋 내에 구비될 수 있고 또는 칩셋 외부에 구비될 수도 있다.
칩셋 내에 구비되는 경우, 칩의 GPIO(General Purpose Input/Output)핀을 이용하여 외부와 연결되게 된다.
이하에서는 본 발명의 구체적인 실시예와 다른 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법을 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 구체적인 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법을 단계적으로 도시한 흐름도이고, 도 3은 본 발명의 다른 실시예에 따른 컴퓨 터의 데이터 전송 채널 변경 방법을 단계적으로 도시한 흐름도이다.
도 2에 도시된 바와 같이 본 발명의 구체적인 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법은, 시스템의 전원 온을 감지하는 단계(S100)로부터 시작된다.
상기 제 100단계는 다양한 방법에 의하여 수행될 수 있으나 시스템 전원 제어수단이 이를 감지하여 상기 제어유닛(60)으로 신호를 송신함으로써 수행될 수도 있다.
그리고 시스템의 전원 온이 감지되면, 시스템 내에 하나 이상 구비된 상기 SATA 디바이스(30)에 새로운 채널이 할당된다(S200).
이때 상기 채널은 상기 SATA 컨트롤러(40)에 다수로 구비되며, 이는 도 1을 참조하여 설명한 바와 같다.
한편 새로운 채널이 할당된다 함은, 시스템이 전원 오프되기 전에 상기 SATA 디바이스(30)에 연결되었던 채널이 아닌 다른 채널이 할당됨을 의미한다.
이는, 상기 기억유닛에 저장된 채널할당 히스토리 정보를 참조하여 수행될 수도 있고, 무작위의 채널을 연결함으로써 수행될 수도 있다.
그리고 상기 컴퓨터시스템의 본격적인 부팅절차가 수행된다(S300). 상기 부팅절차 수행 중 상기 SATA 디바이스(30) 각각에 대한 테스트 절차가 수행되는데(S400), 이러한 과정에서 상기 SATA 디바이스(30) 중 어느 하나에 에러가 감지되는지 감시하여(S500), 에러가 감지되면, 에러가 감지된 상기 SATA 디바이스(30)에 할당되었던 채널을 변경한다(S600).
이때 변경되는 채널은, 상기 시스템 전원 온 시에 상기 SATA 디바이스(30) 각각에 할당되고 남은 채널 중 하나이다.
그리고 상기 600단계에서 채널을 변경한 상기 SATA 디바이스(30)에 대한 테스트 절차가 재수행된다(S700). 이와 같은 테스트 절차의 재수행 후에도 다시 에러가 감지되면, 다시 채널을 변경하는 단계를 반복한다.
그러나 더이상 변경한 채널이 남지 않는 경우에는 경고음 또는 화면에 출력함으로써 부팅과정 중 에러 발생을 사용자에게 통지한다.
한편, 상기 500단계에서 에러가 감지되지 않고, 상기 SATA 디바이스(30) 모두에 대한 테스트 절차가 완료되면 나머지 부팅과정을 수행하고(S800), 부팅을 완료하게 된다(S900).
한편, 본 발명의 다른 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법은, 도 3에 도시된 바와 같이 시스템 동작 중에, 상기 SATA 디바이스(30)로 데이터를 전송하거나, 또는 상기 SATA 디바이스(30)로부터 데이터를 전송받는 단계(S150)로부터 시작된다.
그리고, 상기 SATA 디바이스(30)와의 데이터 전송 중에 지속적으로 데이터의 전송속도를 측정한다(S250).
이때 상기 전송속도는 중앙처리장치나 별도의 제어수단 등에 의해 측정될 수 있다.
그리고 상기 제 250단계에서 측정된 전송속도를 기설정된 기준속도와 비교하는 단계(S350)가 수행된다.
여기서 상기 기준속도는 도 1을 참조하여 설명한 바와 같으며, 이는 각 SATA 디바이스(30)마다 달리 설정될 수 있다.
상기 기준속도와 상기 전송속도를 비교한 결과, 상기 전송속도가 상기 기준속도 이상이면(S450), 데이터 전송이 정상적으로 이루어지는 것으로 판단하고 데이터의 전송을 지속한다(S650).
그러나 상기 제 450단계에서의 판단결과, 상기 전송속도가 상기 기준속도 미만인 것으로 판단되면, 데이터의 전송이 정상적으로 이루어지는 것으로 보기 어려우므로, 데이터를 전송하는 상기 SATA 디바이스(30)에 할당된 채널을 변경하는 단계가 수행된다(S550).
그리고, 상기 제 550단계에 의해 상기 SATA 디바이스(30)의 채널 변경이 완료되면, 다시 데이터 전송을 수행한다(S650).
이와 같은 데이터 전송 과정에서 데이터의 전송이 완료된 것으로 판단되면(S750), 모든 절차가 종료되지만, 데이터의 전송이 완료되지 않은 것으로 판단되면, 상기 전송속도를 측정하는 상기 제 250단계로부터 그 이후의 모든 단계가 반복수행된다.
위에 설명한 바와 같은 본 발명의 다른 실시예에 의한 컴퓨터의 데이터 전송 채널 변경 방법은, 도 2를 참조하여 설명한 본 발명의 구체적인 실시예와 단계적으로 함께 수행될 수도 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기 재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 본 발명의 구체적인 실시예에 따른 컴퓨터의 데이터 전송 장치의 구성을 보인 블럭도.
도 2는 본 발명의 구체적인 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법을 단계적으로 도시한 흐름도.
도 3은 본 발명의 다른 실시예에 따른 컴퓨터의 데이터 전송 채널 변경 방법을 단계적으로 도시한 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
10: HDD 20: ODD
30: SATA 디바이스 40: SATA 컨트롤러
50: 연결유닛 60: 제어유닛

Claims (16)

  1. 다수의 채널을 구비하는 인터페이스 컨트롤러와;
    각각의 디바이스들에 상기 채널을 할당하는 연결유닛; 그리고
    상기 디바이스에 할당되는 채널을 변경하도록 상기 연결유닛을 컨트롤하는 제어유닛을 포함하고;
    상기 제어유닛은, 컴퓨터가 전원 온 될 때마다 각 디바이스에 할당되는 채널을 변경하도록 연결유닛을 제어함을 특징으로 하는 컴퓨터의 데이터 전송장치.
  2. 삭제
  3. 다수의 채널을 구비하는 인터페이스 컨트롤러와;
    각각의 디바이스들에 상기 채널을 할당하는 연결유닛; 그리고
    상기 디바이스에 할당되는 채널을 변경하도록 상기 연결유닛을 컨트롤하는 제어유닛을 포함하고;
    상기 제어유닛은, 컴퓨터의 부팅과정의 각 디바이스에 대한 테스트 단계에서 에러가 발생하면, 에러가 발생한 상기 디바이스에 할당된 채널이 변경되도록 상기 연결유닛을 제어함을 특징으로 하는 컴퓨터의 데이터 전송장치.
  4. 다수의 채널을 구비하는 인터페이스 컨트롤러와;
    각각의 디바이스들에 상기 채널을 할당하는 연결유닛; 그리고
    상기 디바이스에 할당되는 채널을 변경하도록 상기 연결유닛을 컨트롤하는 제어유닛을 포함하고;
    상기 제어유닛은, 상기 디바이스의 데이터 전송 중, 전송속도가 설정된 기준속도 미만임이 감지되면, 상기 전송속도가 상기 기준속도 미만으로 감지된 상기 디바이스에 할당된 채널을 변경하도록 상기 연결유닛을 제어함을 특징으로 하는 컴퓨터의 데이터 전송장치.
  5. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    상기 인터페이스 컨트롤러의 상기 디바이스에 대한 채널할당 히스토리가 저장되는 기억유닛을 더 포함하여 구성됨을 특징으로 하는 컴퓨터의 데이터 전송장치.
  6. 제 5항에 있어서,
    상기 제어유닛은,
    상기 기억유닛에 저장된 상기 채널할당 히스토리를 참조하여 상기 디바이스에 할당될 채널을 결정하여 상기 연결유닛을 제어함을 특징으로 하는 컴퓨터의 데이터 전송장치.
  7. 제1항에 있어서,
    상기 컴퓨터의 전원 온 동작을 감지하여 상기 제어유닛에 신호를 보내는 전원 온 감지유닛을 더 포함하여 구성됨을 특징으로 하는 컴퓨터의 데이터 전송장치.
  8. 제3항에 있어서,
    상기 디바이스에 대한 테스트 단계에서 에러가 발생하면, 상기 제어유닛에 신호를 보내는 에러 감지유닛을 더 포함하여 구성됨을 특징으로 하는 컴퓨터의 데이터 전송장치.
  9. 제 4항에 있어서,
    상기 디바이스의 데이터 전송 중 전송속도를 감지하여 기준속도와 비교하고, 상기 전송속도가 상기 기준속도 미만임이 감지되면 상기 제어유닛에 신호를 보내는 이상 감지유닛을 더 포함하여 구성됨을 특징으로 하는 컴퓨터의 데이터 전송장치.
  10. 제1항, 제3항, 제4항 중 어느 한 항에 있어서,
    상기 인터페이스 컨트롤러는, SATA 컨트롤러이고;
    상기 디바이스는, SATA 디바이스임을 특징으로 하는 컴퓨터의 데이터 전송장치.
  11. 다수의 디바이스와 연결되는 인터페이스 컨트롤러의 채널 할당을 컨트롤하는 제어유닛을 포함하는 컴퓨터의 데이터 전송 장치의 전송 패널 변경 방법으로;
    채널 변경 명령을 수신받는 수신단계와;
    각 디바이스에 채널을 변경하여 설정하는 변경단계를 포함하고;
    상기 변경단계는 컴퓨터의 전원이 온 되는 경우마다 수행함을 특징으로 하는 컴퓨터의 데이터 전송 채널 변경방법.
  12. 삭제
  13. 다수의 디바이스와 연결되는 인터페이스 컨트롤러의 채널 할당을 컨트롤하는 제어유닛을 포함하는 컴퓨터의 데이터 전송 장치의 전송 패널 변경 방법으로;
    채널 변경 명령을 수신받는 수신단계와;
    각 디바이스에 채널을 변경하여 설정하는 변경단계를 포함하고;
    상기 변경단계는, 컴퓨터 부팅과정에서 상기 각 디바이스에 대한 순차적인 테스트 수행 중, 특정 디바이스에서 에러가 감지되면, 에러가 감지된 상기 디바이스에 대하여 발생됨을 특징으로 하는 컴퓨터의 데이터 전송 채널 변경방법.
  14. 제 13항에 있어서,
    상기 변경단계에서 변경된 채널을 가지는 디바이스에 대한 테스트 절차를 재수행하는 테스트단계와;
    상기 테스트단계에서 다시 에러가 감지되면 에러가 감지된 디바이스에 대하여 채널 변경이 다시 수행되는 재변경단계를 더 포함하여 수행됨을 특징으로 하는 컴퓨터의 데이터 전송 채널 변경방법.
  15. 다수의 디바이스와 연결되는 인터페이스 컨트롤러의 채널 할당을 컨트롤하는 제어유닛을 포함하는 컴퓨터의 데이터 전송 장치의 전송 패널 변경 방법으로;
    채널 변경 명령을 수신받는 수신단계와;
    각 디바이스에 채널을 변경하여 설정하는 변경단계를 포함하고;
    상기 변경단계는, 각 디바이스의 데이터 전송속도를 측정하고, 측정된 전송속도를 기준속도와 비교하여, 전송속도가 기준속도 미만인 것으로 감지되면, 기준속도 미만인 것으로 감지된 디바이스에 대하여 수행됨을 특징으로 하는 컴퓨터의 데이터 전송 채널 변경방법.
  16. 제11항, 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 인터페이스 컨트롤러는 SATA 컨트롤러이고,
    상기 디바이스는 SATA 디바이스임을 특징으로 하는 컴퓨터의 데이터 전송 채널 변경방법.
KR1020070083526A 2007-08-20 2007-08-20 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법 KR101406455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070083526A KR101406455B1 (ko) 2007-08-20 2007-08-20 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083526A KR101406455B1 (ko) 2007-08-20 2007-08-20 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법

Publications (2)

Publication Number Publication Date
KR20090019243A KR20090019243A (ko) 2009-02-25
KR101406455B1 true KR101406455B1 (ko) 2014-06-13

Family

ID=40687078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083526A KR101406455B1 (ko) 2007-08-20 2007-08-20 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법

Country Status (1)

Country Link
KR (1) KR101406455B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113893B1 (ko) * 2010-05-14 2012-03-02 주식회사 노바칩스 반도체 칩 및 이를 구비하는 반도체 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120373A (ja) * 1996-11-18 1997-05-06 Hitachi Ltd 情報処理システム
US20040044802A1 (en) * 2002-08-29 2004-03-04 Chinyi Chiang Physical layer apparatus compliant to serial and parallel ATA interfaces
JP2006293863A (ja) * 2005-04-13 2006-10-26 Hitachi Ltd ディスクアレイ装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120373A (ja) * 1996-11-18 1997-05-06 Hitachi Ltd 情報処理システム
US20040044802A1 (en) * 2002-08-29 2004-03-04 Chinyi Chiang Physical layer apparatus compliant to serial and parallel ATA interfaces
JP2006293863A (ja) * 2005-04-13 2006-10-26 Hitachi Ltd ディスクアレイ装置及びその制御方法

Also Published As

Publication number Publication date
KR20090019243A (ko) 2009-02-25

Similar Documents

Publication Publication Date Title
US7093033B2 (en) Integrated circuit capable of communicating using different communication protocols
US8812913B2 (en) Method and apparatus for isolating storage devices to facilitate reliable communication
US8037368B2 (en) Controller capable of self-monitoring, redundant storage system having the same, and method thereof
US8832347B2 (en) Automatic detection device, system and method for inter-integrated circuit and serial general purpose input/output
US7490176B2 (en) Serial attached SCSI backplane and detection system thereof
EP3349118B1 (en) Bus hang detection and find out
KR20150025393A (ko) 복수개의 스토리지를 개별 제어 가능한 테스트 장치
US10140235B2 (en) Server
US9542251B2 (en) Error detection on a low pin count bus
CN117992311B (zh) 一种服务器及其硬盘监控方法、装置、设备和介质
CN109032901A (zh) 一种远程带外ssd的监控方法、装置及受控终端
KR100687925B1 (ko) 컴퓨터 시스템
US7590767B2 (en) Electronic apparatus, information processing system and method of controlling said apparatus
KR101406455B1 (ko) 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법
US7447819B2 (en) Information processing apparatus and SMI processing method thereof
US7725806B2 (en) Method and infrastructure for recognition of the resources of a defective hardware unit
CN116302687A (zh) 通信恢复方法、装置、系统及可读存储介质
CN115617411A (zh) 电子设备数据处理方法、装置、电子设备和存储介质
TWI588665B (zh) 伺服器
US8041846B2 (en) Apparatus with reduced latency for master and slave storage devices
JP6942655B2 (ja) 経路制御装置、制御方法、制御プログラム及びストレージシステム
US7072788B2 (en) System and method for testing an interconnect in a computer system
JP2006235665A (ja) コマンドテスタ
JP2009187245A (ja) インタフェースボード試験装置及びインタフェースボードの試験方法
US20240118340A1 (en) Processor test pattern generation and application for tester systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5