JP4790111B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4790111B2 JP4790111B2 JP2000353636A JP2000353636A JP4790111B2 JP 4790111 B2 JP4790111 B2 JP 4790111B2 JP 2000353636 A JP2000353636 A JP 2000353636A JP 2000353636 A JP2000353636 A JP 2000353636A JP 4790111 B2 JP4790111 B2 JP 4790111B2
- Authority
- JP
- Japan
- Prior art keywords
- payout
- ball
- command
- game
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やスロット機等の遊技機に関し、特に、開放可能な前面開放部材を有する遊技機に関する。
【0002】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【0003】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球としての遊技媒体の払出の条件が成立しやすくなる状態になることである。
【0004】
特別図柄を表示する可変表示部を備えた第1種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。
【0005】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【0006】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出装置を制御する払出制御手段が搭載された払出制御基板に送信される。
【0007】
一般に、遊技機裏面の上部には遊技球を貯留する球貯留タンクが設けられ、遊技店から遊技機の球貯留タンクに対して遊技球が補給される。そして、遊技機の内部において、球貯留タンクから球払出経路に沿って遊技球が流下し、球払出経路の途中に設けられている払出装置を介して賞球払出が行われ、遊技機の下部に設けられている打球供給皿(上皿)に遊技球が払い出される。そして、上皿に遊技球が貯まりすぎるような場合には、上皿の下部に設けられている下皿にも払い出された遊技球が貯留される。
【0008】
【発明が解決しようとする課題】
遊技者が遊技を行っているときに遊技球の停留等の障害が生じて遊技が妨げられるような場合などには、遊技者に不利益を与えてしまうので、遊技店の店員等が直ちに遊技機の前面扉を開放して障害を除去し遊技可能状態に戻す必要がある。また、例えば、遊技機の裏面にリセットスイッチが設置されているような場合に、遊技店の店員等がリセットスイッチを操作する必要が生じたときなどには、前面扉が開放される。
【0009】
前面扉が開放されたときに遊技球の払出が行われていた場合には、遊技球が上皿または下皿に払い出されず、遊技機の外部にこぼれ落ちる可能性があるという課題がある。前面扉が開放されたときに遊技球の払出口に球止め部材が当たるように構成すれば、遊技球の排出が停止されるので遊技球がこぼれ落ちる可能性はなくなるが、遊技球の払出が継続されると球止め部材に大きな負荷がかかり、球止め部材が破損するおそれがある。
【0010】
本発明は、上記のような課題を解決するためになされたものであって、前面開放部材が開放されたときに遊技媒体の払出を停止させて、遊技媒体が遊技機の外部にこぼれ落ちることを防止することができる遊技機を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機の前面側に開放可能な前面開放部材と、前面開放部材の開閉に応じて作動する開閉作動部材と、遊技媒体の払出を行う払出装置と、払出装置を制御する払出制御手段と、払出装置から払い出された遊技媒体を貯留可能な貯留部と、貯留部における遊技媒体の貯留状態に応じて作動する貯留作動部材と、開閉作動部材の作動に応じて貯留作動部材を作動させる連結部材と、貯留作動部材の作動に応じて検出信号を出力する検出手段と、遊技の進行を制御するとともに払出装置を制御するためのコマンドデータによって構成される制御信号を払出制御手段に送信可能な遊技制御手段とを備え、検出手段は、貯留作動部材の作動に応じて、前面開放部材の開放を検出したとき、または貯留部における遊技媒体の貯留状態が満タン状態になったことを検出したときに、検出信号を遊技制御手段に出力し、遊技制御手段が、検出信号の入力に応じて、払出装置からの遊技媒体の払出を禁止するための制御信号として払出禁止信号を払出制御手段に対して送信し、払出制御手段は、払出禁止信号の受信に応じて払出装置による払い出しを実行しない払出禁止状態とすることを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばスロット機等であってもよい。
【0025】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿(上皿,遊技球を発射機構に向けて誘導可能な誘導貯留部)3がある。上皿3の下部には、上皿3からあふれた遊技球を貯留する余剰球受皿(下皿)4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0026】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部(特別図柄表示装置)9と7セグメントLEDによる普通図柄表示器(普通図柄表示装置)10とを含む可変表示装置8が設けられている。可変表示部9には、例えば「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、球出口13を経て始動入賞口14の方に導かれる。通過ゲート11と球出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0027】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はV入賞スイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0028】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球のそれぞれの入賞口19,24への入賞は、対応して設けられている入賞口スイッチ19a,19b,24a,24bによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0029】
そして、この例では、一方のスピーカ27の近傍に、賞球残数があるときに点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給球が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技機1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
【0030】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を上皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0031】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、普通図柄表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0032】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しV入賞スイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0033】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器10における停止図柄が所定の図柄(当り図柄=小当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0034】
次に、パチンコ遊技機1の裏面に配置されている各基板について説明する。
図2に示すように、パチンコ遊技機1の裏面では、外枠2A内に設置される機構板の上部に球貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って賞球ケース40Aで覆われる球払出装置に至る。
【0035】
遊技機裏面側では、可変表示部9を制御する可変表示制御ユニット29、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板37、およびモータの回転力を利用して打球を遊技領域7に発射する打球発射装置が設置されている。さらに、装飾ランプ25、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35、スピーカ27からの音発生を制御するための音制御基板70および打球発射装置を制御するための発射制御基板91も設けられている。
【0036】
さらに、DC30V、DC21V、DC12VおよびDC5Vを作成する電源回路が搭載された電源基板910が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板160が設置されている。ターミナル基板160には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板31からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤34が設置されている。なお、図2には、ランプ制御基板35および音制御基板70からの信号を、枠側に設けられている遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に供給するための電飾中継基板A77が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【0037】
図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された遊技球は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球切れスイッチ187a,187bは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク38内の補給球の不足を検出する球切れ検出スイッチ167も設けられている。以下、球切れスイッチ187a,187bを、球切れスイッチ187と表現することがある。
【0038】
球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている上皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている下皿4に連通する余剰球通路46が形成されている。
【0039】
入賞にもとづく景品球が多数払い出されて上皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰球通路46を経て下皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置の駆動も停止する。
【0040】
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【0041】
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化される。
【0042】
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。すなわち、球切れスイッチ187a,187bは、賞球の一単位の最大払出量(この実施の形態では15個)および球貸しの一単位の最大払出量(この実施の形態では100円:25個)以上が確保されていることが確認できるような位置に設置されている。
【0043】
通路体184の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
【0044】
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
【0045】
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用について図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることにより遊技球を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【0046】
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
【0047】
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、球圧緩衝部材285がケース198a,198b間に挟み込まれる。球圧緩衝部材285は、球払出装置97に供給される遊技球を左右側方に振り分けて球供給路281a,281bに誘導する。
【0048】
また、球圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、球圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
【0049】
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
【0050】
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
【0051】
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【0052】
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
【0053】
図4に示すように、球払出装置97の下方には、球振分部材(切替部材)311が設けられている。球振分部材311は、振分ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの遊技球はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの遊技球はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【0054】
このように、球振分部材311を設けることによって、2条の球流路を落下してきた遊技球は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【0055】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置97を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、ソレノイド等の電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置97は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。
【0056】
図6は、外枠2Aに対して枠基体210および前面開閉部材としての前面扉200を開放した状態のパチンコ遊技機1の一例を示す斜視図である。枠基体210は外枠2Aの一側に開閉自在に軸支され、枠基体200にはパチンコ遊技機1の主要構成部のほぼ全ててが集約して設けられる。枠基体3に設けられる主要構成部として、遊技盤6、下皿4、打球操作ハンドル5、機構板36等があるが、図6では、遊技盤6および機構板36は記載省略されている。また、この実施の形態では、前面扉200は、ガラス扉枠2と上皿部分220とを含む。
【0057】
外枠2Aには、枠基体210に設けられているフック部321を係止するための係止片320が設けられている。また、枠基体210には操作レバー324が設けられ、枠基体210を開放した状態で操作レバー324を押し下げることによって前面扉200を解錠することができる。
【0058】
枠基体210における遊技盤6のアウト口26に連通するアウト球連通口332が設けられている。また、枠基体210には下皿4に連通する排出口331が設けられている。排出口331は、上皿3から溢れた遊技球を流出させる余剰球通路からの遊技球と、遊技盤6の打球レールに設けられているファール球口からの遊技球と、上皿3から球抜きされた遊技球を受け入れる球抜き入口とから流入してきた遊技球を取り込んで、下皿4に誘導するためのものである。
【0059】
上皿3の近傍に設けられている球抜きレバーが操作されると、上皿本体の内部に形成されている球抜き路を遊技球が流下し、排出口331から遊技球が下皿4に誘導される。なお、球抜きレバー等は、球抜き用カバー340で覆われている。
【0060】
この実施の形態では、枠基体210における球抜き用カバー340と当接する部分(図6中のA部分)に、前面開閉部材としての前面扉200の開放を検出するための検出手段としてのドアスイッチ96が設けられている。ドアスイッチ96は、前面扉200が開放されるとその旨の信号を主基板31に出力する。
【0061】
図7は、ドアスイッチ96の構成例およびその作用を説明するための説明図である。図7に示す例では、ドアスイッチ96の頭部209は、棒部213に接続されたばね211を圧縮する。棒部213は、枠基体210に設けられているガイド部材221で誘導されて、図7中の左右方向に移動可能である。枠基体210側において、棒部213の先端には軸222が設けられ、軸222を介してアーム223が取り付けられている。さらに、アーム223の他端には軸224が設けられ、軸224を介してアーム225が取り付けられている。アーム225の他端は、固定部226によってクランク214に取り付けられている。クランク214は、ガイド227によって、図7中の上下方向に移動可能である。クランク214が支障なく動くように、ガイド227とクランク214との間には隙間が設けられている。また、クランク214の下部には、アーム228が取り付けられ、アーム228の他端には、軸229を介して押圧部215が取り付けられている。押圧部215は、スイッチの一方の接点217を押して他方の接点218に接触される。押圧部215は、ばね212によって、接点217を押す方向と逆向きの力を受けている。
【0062】
前面扉200が閉じて上皿部分220が枠基体210に接している状態では、図7(A)に示すように、ドアスイッチ96の頭部209がばね211を圧縮し棒部213が図7中の右方向に移動した状態にある。その状態では、クランク214は、アーム223,225によって押し上げられた状態になる。その結果、クランク214の先にアーム228を介して接続されている押圧部215にかかる力(接点217を押す方向の力)が弱くなっている。よって、押圧部215は、ばね212によって接点217を押下しない状態になる。この状態では、一方の接点217と他方の接点218とが離れる。両接点217,218が離れている状態では、例えば、電源電圧レベル(+5Vレベル)が主基板31に出力される。
【0063】
前面扉200が開いて上皿部分220が枠基体210に接していない状態では、図7(B)に示すように、ばね211が伸長し、棒部213が図7中の左方向に移動した状態にある。その状態では、クランク214は、アーム223,225によって押し下げられた状態になる。その結果、クランク214の先にアーム228を介して接続されている押圧部215にかかる力(接点217を押す方向の力)が強くなる。よって、押圧部215が接点217を押下する状態になる。この状態では、一方の接点217と他方の接点218とが接する。両接点217,218が接している状態では、例えば、接地レベル(0Vレベル)が主基板31に出力される。主基板31に搭載されている遊技制御手段は、ドアスイッチ96から出力される電圧レベルが電源レベルであるのか接地レベルであるのかによって、前面扉220が閉じているのか否か確認できる。
【0064】
なお、図7(A),(B)に示された構造では、棒部213の左右方向の移動に応じてクランプ214を上下方向に移動させる部材として、軸222、アーム223、軸224およびアーム225を用いたが、他の構造を用いてもよい。例えば、図7(C)に示すように、中心軸231の周りを回転可能な円板230を設け、円板230に設置されている穴部232に棒部213を固定してもよい。円板230に複数箇所の穴部232を設けておけば、円板230における棒部213の取り付け位置を変更することによって、押圧部215にかかる力を調整することができる。従って、遊技機の構造の違い(ドアスイッチ96や接点218の取り付け箇所の違い)等に応じて、容易に、押圧部215にかかる力を調整することができる。
【0065】
また、下皿4の満タンを検知するための満タンスイッチ48も図3に示されたように押圧部としての感知レバー47が接点を押下する構造であるが、感知レバー47の移動の程度をアーム等の部材でクランク214に伝達するように構成すれば、一つの接点を、満タン検出と前面開放部材の開放検出とに兼用することができる。すなわち、遊技球の所定の貯留状態を検出する検出手段としての満タンスイッチを構成する部材の移動に応じて、前面開放部材の開放を検出する検出手段における移動部材としてのクランク214を移動させることによって、前面開放部材の開放を検出する検出手段におけるスイッチ部をオンオフさせることが可能になる。その結果、遊技制御手段は、一つの検出信号によって、満タン検出と前面開放部材の開放検出とを行うことができる。なお、満タンスイッチに限らず、遊技球の貯留状態を検出する他のスイッチ(例えば球切れスイッチ187)による遊技球検出と前面開放部材の開放検出とを一括して行えるように構成することもできる。
【0066】
さらに、図7に示す機構を下皿4の付近に設置して押圧部215を満タンスイッチの構成要素としてもよい。すなわち、下皿4が遊技球で満タンになると、押圧部215を押して接点217,218が接するように構成することもできる。その場合には、前面扉200の開閉に応じて作動する開閉作動部材としての棒部214が、連結部材としてのクランク214等を介して、遊技球の貯留状態に応じて作動する貯留作動部材としての押圧部215を押すことができる。よって、下皿4の満タン時または前面扉200の開放時に、押圧部215が押されて、主基板31の遊技制御手段に対して検出信号を出力する。従って、一つの機構で、前面扉200の開放と下皿4の満タンを検出することができるとともに、前面開放部材の開放検出を示す信号と遊技球の貯留状態を示す信号とを共通の信号とすることができる。
【0067】
以上のように、遊技球の貯留状態を検出するスイッチによる遊技球検出と開放部材の開放検出とを一括して行えるように構成によれば、主基板31において、前面開放部材の開放を示す検出信号を入力するための入力部(例えばコネクタ)が設けられていない場合に、入力部を増設することなく前面開放部材の開放を示す検出信号を入力することができる。
【0068】
図8は、主基板31における回路構成の一例を示すブロック図である。なお、図8には、払出制御基板37、ランプ制御基板35、音制御基板70、発射制御基板91および図柄制御基板80も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、V入賞スイッチ22、カウントスイッチ23、入賞口スイッチ19a,19b,24a,24b、満タンスイッチ48、球切れスイッチ187、賞球カウントスイッチ301Aおよびドアスイッチ96からの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16、開閉板20を開閉するソレノイド21および大入賞口内の経路を切り換えるためのソレノイド21Aを基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。
【0069】
なお、図8には示されていないが、カウントスイッチ短絡信号もスイッチ回路58を介して基本回路53に伝達される。
【0070】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路64が搭載されている。
【0071】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、プログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。
【0072】
さらに、主基板31には、電源投入時に基本回路53をリセットするためのシステムリセット回路65が設けられている。
【0073】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0074】
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する普通図柄表示器10の表示制御は、図柄制御基板80に搭載されている表示制御手段によって行われる。
【0075】
図9は、払出制御基板37および球払出装置97の構成要素などの払出に関連する構成要素を示すブロック図である。図9に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート57に入力される。満タンスイッチ48は、余剰球受皿4の満タンを検出するスイッチである。また、球切れスイッチ187(187a,187b)からの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。
【0076】
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンド(払出停止状態指定コマンド)を出力する。払出停止状態指定コマンドを受信すると、払出制御基板37の払出制御用CPU371は球払出処理を停止する。
【0077】
また、ドアスイッチ96からの信号が前面扉200の開放を示す場合にも、主基板31のCPU56は、払出禁止を指示する払出制御コマンドを出力する。そして、ドアスイッチ96からの信号が前面扉200の閉成を示す場合には、球切れスイッチ187からの検出信号が球切れ状態を示していず、かつ、満タンスイッチ48からの検出信号が満タン状態を示していないときには、払出再開を指示する払出制御コマンド(払出可能状態指定コマンド)を出力する。払出可能状態指定コマンドを受信すると、払出制御基板37の払出制御用CPU371は球払出処理を再開する。
【0078】
さらに、賞球カウントスイッチ301Aからの検出信号は、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力されるとともに、中継基板72を介して払出制御基板37の入力ポート372bに入力される。賞球カウントスイッチ301Aは、球払出装置97の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【0079】
入賞があると、払出制御基板37には、主基板31の出力ポート(ポート0,1)570,571から賞球個数を示す払出制御コマンドが入力される。出力ポート(出力ポート1)571は8ビットのデータを出力し、出力ポート570は1ビットの取込信号としてのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。INT信号は、入力バッファ回路373Bを介して払出制御用CPU371の割込端子に入力されている。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
【0080】
また、主基板31において、出力ポート570,571の外側にバッファ回路620,68Aが設けられている。バッファ回路620,68Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,68Aの出力側にノイズフィルタを設けてもよい。
【0081】
払出制御用CPU371は、出力ポート372cを介して、貸し球数を示す球貸し個数信号をターミナル基板160に出力する。さらに、出力ポート372dを介して、エラー表示用LED374にエラー信号を出力する。
【0082】
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して球貸しカウントスイッチ301Bからの検出信号が入力される。球貸しカウントスイッチ301Bは、球払出装置97の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板37からの払出モータ289への駆動信号はあ、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に伝えられ、振分ソレノイド310への駆動信号は、出力ポート372eおよび中継基板72を介して球払出装置97の払出機構部分における振分ソレノイド310に伝えられる。
【0083】
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、上皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
【0084】
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、接続信号(VL信号)、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)が入力ポート372bおよび出力ポート372eを介してやりとりされる。
【0085】
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。また、カードユニット制御用マイクロコンピュータは、VL信号を出力する。払出制御用CPU371は、VL信号の入力状態により接続状態/未接続状態を判定する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。
【0086】
そして、払出制御基板37の払出制御用CPU371は、カードユニット50に対するEXS信号を立ち上げ、カードユニット50からのBRQ信号の立ち下がりを検出すると、払出モータ289を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド310は駆動状態とされている。すなわち、球振分部材311を球貸し側に向ける。そして、払出が完了したら、払出制御用CPU371は、カードユニット50に対するEXS信号を立ち下げる。その後、カードユニット50からのBRDY信号がオン状態でなければ、賞球払出制御を実行する。
【0087】
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。また、カードユニット50で用いられる電源電圧AC24Vは払出制御基板37から供給される。
【0088】
また、この実施の形態では、カードユニット50が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット50は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を貸し出すように構成した場合でも本発明を適用できる。すなわち、遊技機は遊技球の払出として賞球払出のみを行う場合でも本発明を適用可能である。
【0089】
図10は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、図柄制御基板80、音制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。なお、VSLは、整流回路912において、整流素子でAC24Vを整流昇圧することによって生成される。VSLは、ソレノイド駆動電源となる。
【0090】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、1つまたは複数のコンバータIC922(図10では1つのみを示す。)を有し、VSLにもとづいて+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コンバータIC922の入力側には、比較的大容量のコンデンサ923が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、+30V、+12V、+5V等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ923は、後述する補助駆動電源の役割を果たす。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【0091】
ただし、電源基板910に各電気部品制御基板に至る各コネクタを設け、電源基板910から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図10には1つのコネクタ915が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【0092】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。この実施の形態では、バックアップ用の+5Vは、主基板31および払出制御基板37に供給される。
【0093】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0094】
また、電源基板910には、電源監視用IC902が搭載されている。電源監視用IC902は、VSL電圧を導入し、VSL電圧を監視することによって電力供給停止の発生を検出する。具体的には、VSL電圧が所定値(この例では+22V)以下になったら、電力供給停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電源断信号は、主基板31や払出制御基板37等に供給される。
【0095】
電源監視用IC902が電力供給停止を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。
【0096】
よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電力供給停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給再開待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0097】
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0098】
なお、図10に示された構成では、電源監視用IC902の検出出力(電源断信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【0099】
図11は、主基板31におけるCPU56周りの一構成例を示すブロック図である。図11に示すように、電源基板910の電源監視回路(電源監視手段)からの電源断信号が、CPU56のマスク不能割込端子(XNMI端子)に接続されている。電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。VSLは、遊技機における直流電圧のうちで最大のものであり、この例では+30Vである。従って、CPU56は、割込処理によって電力供給停止の発生を確認することができる。
【0100】
図11には、システムリセット回路65も示されている。リセットIC651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてCPU56を動作可能状態にする。また、リセットIC651は、電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(電源監視回路が電源断信号を出力する電源電圧値よりも低い値)以下になると出力をローレベルにする。従って、CPU56は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【0101】
図11に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力がCPU56のリセット端子に接続されている。このような構成によれば、電源投入時に、CPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、CPU56は、確実に動作を開始する。
【0102】
そして、例えば、電源監視回路の検出電圧(電源断信号を出力することになる電圧)を+22Vとし、リセット信号をローレベルにするための検出電圧を+9Vとする。そのように構成した場合には、電源監視回路とシステムリセット回路65とが、同一の電源VSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路65がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【0103】
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップRAMに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【0104】
なお、図11に示す構成では、電源投入時にCPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままCPU56のリセット端子に接続される。
【0105】
この実施の形態で用いられるCPU56は、I/Oポート(PIO)およびタイマ/カウンタ回路(CTC)も内蔵している。PIOは、PB0〜PB3の4ビットおよびPA0〜PA7の1バイトのポートを有する。PB0〜PB3およびPA0〜PA7のポートは、入力/出力いずれにも設定できる。
【0106】
図12および図13は、この実施の形態における出力ポートの割り当てを示す説明図である。図12に示すように、出力ポート0は各電気部品制御基板に出力される制御コマンドのストローブ信号(INT信号)の出力ポートである。また、払出制御基板37に出力される払出制御コマンドの8ビットのデータは出力ポート1から出力され、図柄制御基板80に出力される表示制御コマンドの8ビットのデータは出力ポート2から出力され、ランプ制御基板35に出力されるランプ制御コマンドの8ビットのデータは出力ポート3から出力される。そして、図11に示すように、音制御基板70に出力される音制御コマンドの8ビットのデータは出力ポート4から出力される。
【0107】
また、出力ポート5から、情報出力回路64を介して情報端子板34やターミナル基板160に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート6から、可変入賞球装置15を開閉するためのソレノイド16、大入賞口の開閉板2を開閉するためのソレノイド21、および大入賞口内の経路を切り換えるためのソレノイド21Aに対する駆動信号が出力される。
【0108】
図12に示すように、払出制御基板37、図柄制御基板80、ランプ制御基板35および音制御基板70に対して出力される各INT信号(払出制御信号INT、表示制御信号INT、ランプ制御信号INTおよび音声制御信号INT)を出力する出力ポート(出力ポート0)と、払出制御信号CD0〜CD7、表示制御信号CD0〜CD7、ランプ制御信号CD0〜CD7および音声制御信号CD0〜CD7を出力する出力ポート(出力ポート1〜4)とは、別ポートである。従って、INT信号を出力する際に、誤って払出制御信号CD0〜CD7、表示制御信号CD0〜CD7、ランプ制御信号CD0〜CD7および音声制御信号CD0〜CD7を変化させてしまう可能性が低減する。また、払出制御信号CD0〜CD7、表示制御信号CD0〜CD7、ランプ制御信号CD0〜CD7または音声制御信号CD0〜CD7を出力する際に、誤ってINT信号を変化させてしまう可能性が低減する。その結果、主基板31の遊技制御手段から各電気部品制御基板に対するコマンドは、より確実に送出されることになる。さらに、各INT信号は、全て出力ポート0から出力されるように構成されているので、遊技制御手段のINT信号出力処理の負担が軽減される。
【0109】
図14は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図14に示すように、入力ポート0のビット0〜7には、それぞれ、入賞口スイッチ24a、入賞口スイッチ24b、入賞口スイッチ19a、入賞口スイッチ19b、始動口スイッチ17、カウントスイッチ23、V入賞スイッチ(特定領域スイッチ)22、ゲートスイッチ12の検出信号が入力される。また、入力ポート1のビット0〜4には、それぞれ、賞球カウントスイッチ301A、満タンスイッチ48、球切れスイッチ187の検出信号、カウントスイッチ短絡信号、ドアスイッチ96からの信号が入力される。
【0110】
次に遊技機の動作について説明する。
図15は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、必要な初期設定を行う。
【0111】
初期設定処理において、CPU56は、まず、割込禁止に設定する(ステップS1)。次に、割込モードを割込モード2に設定し(ステップS2)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS3)。そして、内蔵デバイスレジスタの初期化を行う(ステップS4)。また、内蔵デバイス(内蔵周辺回路)であるCTC(カウンタ/タイマ)およびPIO(パラレル入出力ポート)の初期化(ステップS5)を行った後、RAMをアクセス可能状態に設定する(ステップS6)。
【0112】
この実施の形態で用いられているCPU56には、マスク可能な割込(INT)のモードとして以下の3種類のモードが用意されている。なお、マスク可能な割込が発生すると、CPU56は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【0113】
割込モード0:割込要求を行った内蔵デバイスがRST命令(1バイト)またはCALL命令(3バイト)をCPUの内部データバス上に出力する。よって、CPU56は、RST命令に対応したアドレスまたはCALL命令で指定されるアドレスの命令を実行する。リセット時に、CPU56は自動的に割込モード0になる。よって、割込モード1または割込モード2に設定したい場合には、初期設定処理において、割込モード1または割込モード2に設定するための処理を行う必要がある。
【0114】
割込モード1:割込が受け付けられると、常に0038(h)番地に飛ぶモードである。
【0115】
割込モード2:CPU56の特定レジスタ(Iレジスタ)の値(1バイト)と内蔵デバイスが出力する割込ベクタ(1バイト:最下位ビット0)から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた2バイトで示されるアドレスである。従って、任意の(飛び飛びではあるが)偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【0116】
よって、割込モード2に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード1とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップS2において、CPU56は割込モード2に設定される。
【0117】
そして、電力供給停止時にバックアップRAM領域のデータ保護処理(例えばパリティデータの付加等の停電発生NMI処理)が行われたか否か確認する(ステップS7)。この実施の形態では、不測の電力供給停止が生じた場合には、バックアップRAM領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、CPU56は初期化処理を実行する。
【0118】
この実施の形態では、バックアップRAM領域にバックアップデータがあるか否かは、電力供給停止時にバックアップRAM領域に設定されるバックアップフラグの状態によって確認される。この例では、図16に示すように、バックアップフラグ領域に「55H」が設定されていればバックアップあり(オン状態)を意味し、「55H」以外の値が設定されていればバックアップなし(オフ状態)を意味する。
【0119】
バックアップありを確認したら、CPU56は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電力供給停止が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給停止時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0120】
チェック結果が正常であれば(ステップS8)、CPU56は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う(ステップS9)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の退避値がPCに設定され、そのアドレスに復帰する。
【0121】
初期化処理では、CPU56は、まず、RAMクリア処理を行う(ステップS11)。また、所定の作業領域(例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど)に初期値を設定する初期値設定処理も行われる。さらに、サブ基板(ランプ制御基板35、払出制御基板37、音制御基板70、図柄制御基板80)を初期化するための処理を実行する(ステップS13)。サブ基板を初期化する処理とは、例えば初期設定コマンドを出力する処理である。初期設定コマンドとして、例えば、払出制御基板37に出力される払出可能状態指定コマンド(払出可能状態の場合)または払出停止状態指定コマンド(払出不能状態の場合)がある。
【0122】
払出不能状態として、例えば、球切れスイッチ187もしくは満タンスイッチ48がオンしていた状態、またはドアスイッチ96からの信号が前面扉200の開放を示している状態がある。すなわち、CPU56は、球切れスイッチ187もしくは満タンスイッチ48がオンしていたら、または、ドアスイッチ96からの信号が前面扉200の開放を示していたら、払出制御基板37に払出停止状態指定コマンドを出力し、そのような状況が解消されたら払出可能状態指定コマンドを出力する。なお、払出可能状態指定コマンド(払出可能状態の場合)または払出停止状態指定コマンド(払出不能状態の場合)は、ステップS9の遊技状態復旧処理においても出力されるように構成してもよい。
【0123】
そして、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているCTCのレジスタの設定が行われる(ステップS14)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS1において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS15)。
【0124】
この実施の形態では、CPU56の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図17に示すように、CPU56は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS12)。
【0125】
初期化処理の実行(ステップS11〜S15)が完了すると、メイン処理で、タイマ割込が発生したか否かの監視(ステップS17)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS16)も実行される。
【0126】
CPU56は、ステップS17において、タイマ割込が発生したことを認識すると、ステップS21〜S31の遊技制御処理を実行する。遊技制御処理において、CPU56は、まず、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,19b,24a,24b等のスイッチの状態を入力し、それらの状態判定を行う(スイッチ処理:ステップS21)。
【0127】
次いで、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS22)。
【0128】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS23)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS24)。
【0129】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0130】
次いで、CPU56は、特別図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを出力する処理を行う(特別図柄コマンド制御処理:ステップS27)。また、普通図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを出力する処理を行う(普通図柄コマンド制御処理:ステップS28)。
【0131】
さらに、CPU56は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う(ステップS29)。
【0132】
また、CPU56は、所定の条件が成立したときにソレノイド回路59に駆動指令を行う(ステップS30)。ソレノイド回路59は、駆動指令に応じてソレノイド16,21を駆動し、可変入賞球装置15または開閉板20を開状態または閉状態とする。
【0133】
そして、CPU56は、各入賞口への入賞を検出するためのスイッチ17,23,19a,19b,24a,24bの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する(ステップS31)。具体的には、入賞検出に応じて払出制御基板37に払出制御コマンドを出力する。払出制御基板37に搭載されている払出制御用CPU371は、払出制御コマンドに応じて球払出装置97を駆動する。
【0134】
以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0135】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0136】
以上に説明したように、この実施の形態では、CTCやPIOを内蔵するCPU56に対して、初期設定処理で割込モード2が設定される。従って、内蔵CTCを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵PIOを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【0137】
また、図12および図13に示された出力ポート0〜6のうち、出力ポート0,1,2,3,4は、遊技制御処理のうちの特別図柄コマンド制御処理(ステップS25)、普通図柄コマンド制御処理(ステップS27)、賞球処理(ステップS31)等でアクセスされる。また、出力ポート5は、情報出力処理(ステップS29)でアクセスされ、出力ポート6は、特別図柄プロセス処理(ステップS25)や普通図柄プロセス処理(ステップS26)でアクセスされる。
【0138】
次に、メイン処理におけるスイッチ処理(ステップS21)の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップRAM領域に形成された1バイトのカウンタであり、各スイッチからの検出信号がオン状態を示している場合に2ms毎に+1される。図18に示すように、スイッチタイマは検出信号の数(検出対象のスイッチの数)nだけ設けられている。この実施の形態ではn=13である。また、RAMにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順(図14に示された上から下への順)と同じ順序で並んでいる。
【0139】
図19は、遊技制御処理におけるステップS21のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図15に示すように遊技制御処理において最初に実行される。スイッチ処理において、CPU56は、まず、入力ポート0に入力されているデータを入力する(ステップS71)。次いで、処理数として「8」を設定し(ステップS72)、入賞口スイッチ24aのためのスイッチタイマのアドレスをポインタにセットする(ステップS73)。そして、スイッチチェック処理サブルーチンをコールする(ステップS74)。
【0140】
図20は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、CPU56は、ポート入力データ、この場合には入力ポート0からの入力データを「比較値」として設定する(ステップS81)。また、クリアデータ(00)をセットする(ステップS82)。そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS83)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS84)。比較値には入力ポート0のデータ設定されている。そして、この場合には、入賞口スイッチ24aの検出信号がキャリーフラグに押し出される。
【0141】
キャリーフラグの値が「1」であれば(ステップS85)、すなわち入賞口スイッチ24aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS87)。加算後の値が0でなければ加算値をスイッチタイマに戻す(ステップS88,S89)。加算後の値が0になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値(255)に達している場合には、それよりも値を増やさない。
【0142】
キャリーフラグの値が「0」であれば、すなわち入賞口スイッチ24aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS86)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0143】
その後、CPU56は、ポインタ(スイッチタイマのアドレス)を1加算するとともに(ステップS90)、処理数を1減算する(ステップS91)。処理数が0になっていなければステップS82に戻る。そして、ステップS82〜S92の処理が繰り返される。
【0144】
ステップS82〜S92の処理は、処理数分すなわち8回繰り返され、その間に、入力ポート0の8ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0145】
CPU56は、スイッチ処理のステップS75において、入力ポート1に入力されているデータを入力する。次いで、処理数として「5」を設定し(ステップS76)、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS77)。そして、スイッチチェック処理サブルーチンをコールする(ステップS78)。
【0146】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップS82〜S92の処理が、処理数分すなわち5回繰り返され、その間に、入力ポート1の5ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0147】
なお、この実施の形態では、遊技制御処理が2ms毎に起動されるので、スイッチ処理も2msに1回実行される。従って、スイッチタイマは、2ms毎に+1される。
【0148】
図21〜図24は、遊技制御処理におけるステップS31の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ19a,19b,24a,24b、カウントスイッチ23および始動口スイッチ17が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に出力されるように制御し、また、満タンスイッチ48、球切れスイッチ187およびドアスイッチ96が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に出力されるように制御する等の処理が行われる。
【0149】
賞球処理において、CPU56は、まず、ウェイトカウンタが動作中であるか否かを確認する(ステップS150)。ウェイトカウンタとして、例えばRAM55の所定の領域が用いられる。CPU56は、例えば、ウェイトカウンタの値が0でなければ動作中であると判断する。
【0150】
ウェイトカウンタが動作中でなければ、CPU56は、入力判定値テーブルのオフセットとして「1」を設定し(ステップS151)、スイッチタイマのアドレスのオフセットとして「9」を設定する(ステップS152)。入力判定値テーブル(図26参照)のオフセット「1」は、入力判定値テーブルの2番目のデータ「50」を使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「9」は満タンスイッチ48に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS153)。
【0151】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているROM領域である。入力判定値テーブルの構成例は図26に示されている。図26に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「2」、「50」、「250」、「30」、「250」、「1」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【0152】
スイッチオンチェックルーチンの一例が図25に示されている。スイッチオンチェックルーチンにおいて、満タンスイッチ48に対応するスイッチタイマの値が満タンスイッチオン判定値「50」に一致していればスイッチオンフラグがセットされるので(ステップS154)、満タンフラグがセットされる(ステップS155)。なお、図21には明示されていないが、満タンスイッチ48に対応したスイッチタイマの値が0になると、満タンフラグはリセットされる。
【0153】
また、CPU56は、入力判定値テーブルのオフセットとして「2」を設定し(ステップS156)、スイッチタイマのアドレスのオフセットとして「0A(H)」を設定する(ステップS157)。入力判定値テーブルのオフセット「2」は、入力判定値テーブルの3番目のデータ「250」を使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0A(H)」は球切れスイッチ187に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS158)。
【0154】
スイッチオンチェックルーチンにおいて、球切れスイッチ187に対応するスイッチタイマの値が球切れスイッチオン判定値「250」に一致していればスイッチオンフラグがセットされるので(ステップS159)、球切れフラグがセットされる(ステップS160)。なお、図21には明示されていないが、球切れスイッチ187に対応したスイッチオフタイマが用意され、その値が50になると、球切れフラグはリセットされる。
【0155】
さらに、CPU56は、入力判定値テーブルのオフセットとして「1」を設定し(ステップS161)、スイッチタイマのアドレスのオフセットとして「0D(H)」を設定する(ステップS162)。入力判定値テーブルのオフセット「1」は、入力判定値テーブルの3番目のデータ「2」を使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0D(H)」はドアスイッチ96に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS163)。
【0156】
スイッチオンチェックルーチンにおいて、ドアスイッチ96に対応するスイッチタイマの値がドアスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされるので(ステップS164)、ドア開放フラグがセットされる(ステップS165)。なお、図21には明示されていないが、ドアスイッチ96に対応したスイッチタイマの値が0になると、ドア開放フラグはリセットされる。また、ドアスイッチ96からの信号がドア閉鎖を示している場合に、その状態が所定期間(例えば3秒)継続すると前面扉200が閉鎖されたと認識するようにしてもよい。その場合、ドアスイッチ96用のスイッチオフタイマを用意し、ドアスイッチ96からの信号がドア閉鎖を示していたらスイッチオフタイマの値を+1し、スイッチオフタイマの値が所定値(所定期間が3秒の場合には1500)になったら、前面扉200が閉鎖されたと認識する。前面扉200が開放されると、遊技球の払出が停止されたり、さらには遊技球の発射や遊技の進行が停止されるように構成されている場合、ドア閉鎖の状態が所定時間継続すると前面扉200が閉鎖されたと認識するように構成されていれば、確実にドア閉鎖がなされたことが検出されてから、遊技球の払出、遊技球の発射および遊技を再開することができる。
【0157】
そして、CPU56は、球払出装置97からの遊技球の払出が停止している状態である払出停止状態であるか否か確認する(ステップS181)。払出停止状態は、払出制御基板37に対して払出停止状態指定コマンドを出力した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグ、満タンフラグまたはドア開放フラグがオンになったか否かを確認する(ステップS182)。
【0158】
いずれかがオン状態に変化したときには、払出停止状態指定コマンドに関するコマンド送信テーブルをセットし(ステップS183)、コマンドセット処理をコールする(ステップS184)。ステップS183では、払出停止状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル(ROM)の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出停止状態指定コマンドに関するコマンド送信テーブルには、後述するINTデータ、払出制御コマンドの1バイト目のデータ、および払出制御コマンドの2バイト目のデータが設定されている。そして、コマンドセット処理において、コマンド送信テーブルの内容等にもとづく払出制御コマンドの出力処理が実行される。なお、ステップS182において、いずれかのフラグが既にオン状態であったときに他のフラグがオン状態になったときには、ステップS183およびS184の処理は行われない。
【0159】
また、払出停止状態であれば、球切れ状態フラグ、満タンフラグおよびドア開放フラグの全てがオフ状態になったか否かを確認する(ステップS185)。全てオフ状態となったときには、ウェイトカウンタに所定の初期値をセットする(ステップS186)。
【0160】
ステップS150においてウェイトカウンタが動作中であることが確認されたら、CPU56は、ウェイトカウンタの値を−1し(ステップS187)、ウェイトカウンタの値が0になったら(ステップS191)、払出可能状態指定コマンドに関するコマンド送信テーブルをセットし(ステップS192)、コマンドセット処理をコールする(ステップS193)。ステップS192では、払出可能状態指定コマンドの払出制御コマンドが格納されているコマンド送信テーブル(ROM)の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。払出可能状態指定コマンドに関するコマンド送信テーブルには、後述するINTデータ、払出制御コマンドの1バイト目のデータ、および払出制御コマンドの2バイト目のデータが設定されている。
【0161】
以上の制御によって、球切れ状態フラグ、満タンフラグおよびドア開放フラグのうちのいずれか1つ以上のフラグがオンしている状態すなわち払出停止状態から、全てオフの状態(払出可能状態に移行させることが可能な状態)になった場合に、直ちに払出可能状態指定コマンドが出力されるのではなく、ウェイトカウンタに設定された初期値に対応するウェイト時間をおいた後に、払出可能状態指定コマンドが出力される。例えば、球切れスイッチ187がオン状態からオフ状態になっても遊技球の補給経路において十分な量の遊技球がまだ補充されていないようなことも考えられるが、ウェイト時間をおくことによって、十分な量の遊技球の補充に要する時間が確保される。
【0162】
なお、球切れ状態フラグのみがオンしている状態から、球切れ状態フラグ、満タンフラグおよびドア開放フラグの全てがオフ状態になったときにのみ、ステップS186の処理を実行するようにしてもよい。すなわち、球切れ状態が解消されたときにのみウェイト時間の設定を行うようにしてもよい。
【0163】
さらに、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS121)、スイッチタイマのアドレスのオフセットとして「0」を設定する(ステップS122)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0」は入賞口スイッチ24aに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「4」をセットする(ステップS123)。そして、スイッチオンチェックルーチンがコールされる(ステップS124)。
【0164】
スイッチオンチェックルーチンにおいて、CPU56は、入力判定値テーブル(図26参照)の先頭アドレスを設定する(ステップS101)。そして、そのアドレスにオフセットを加算し(ステップS102)、加算後のアドレスからスイッチオン判定値をロードする(ステップS103)。
【0165】
次いで、CPU56は、スイッチタイマの先頭アドレスを設定し(ステップS104)、そのアドレスにオフセットを加算し(ステップS105)、加算後のアドレスからスイッチタイマの値をロードする(ステップS106)。各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【0166】
そして、CPU56は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する(ステップS107)。それらが一致すれば、スイッチオンフラグをセットする(ステップ108)。
【0167】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ24aに対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされる(ステップS125)。そして、スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ(ステップS130)、最初に設定された繰り返し数分だけ実行されるので(ステップS128,S129)、結局、入賞口スイッチ19a,19b,24a,24bについて、対応するスイッチタイマの値がスイッチオン判定値「2」と比較されることになる。
【0168】
スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「10」をリングバッファに設定する(ステップS126)。そして、総賞球数格納バッファの格納値に10を加算する(ステップS127)。なお、リングバッファにデータを書き込んだときには、書込ポインタをインクリメントし、リングバッファの最後の領域にデータを書き込まれたときには、書込ポインタを、リングバッファの最初の領域を指すように更新する。
【0169】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値(ただし、払い出しがなされると減算される)が格納されるバッファであり、バックアップRAMに形成されている。なお、この実施の形態では、リングバッファにデータを書き込んだ時点で総賞球数格納バッファの格納値に対する加算処理が行われるが、払い出すべき賞球数を指示する払出制御コマンドを出力ポートに出力した時点で総賞球数格納バッファの格納値に対する加算処理を行ってもよい。
【0170】
次に、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS131)、スイッチタイマのアドレスのオフセットとして「4」を設定する(ステップS132)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「4」は始動口スイッチ17に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS133)。
【0171】
スイッチオンチェックルーチンにおいて、始動口スイッチ17に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされる(ステップS134)。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「6」をリングバッファに設定する(ステップS135)。また、総賞球数格納バッファの格納値に6を加算する(ステップS136)。
【0172】
次いで、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS221)、スイッチタイマのアドレスのオフセットとして「5」を設定する(ステップS222)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「5」はカウントスイッチ23に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS223)。
【0173】
スイッチオンチェックルーチンにおいて、カウントスイッチ23に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされる(ステップS224)。スイッチオンフラグがセットされたら、払い出すべき賞球個数としての「15」をリングバッファに設定する(ステップS225)。また、総賞球数格納バッファの格納値に15を加算する(ステップS226)。
【0174】
そして、リングバッファにデータが存在する場合には(ステップS227)、読出ポインタが指すリングバッファの内容を送信バッファにセットするとともに(ステップS228)、読出ポインタの値を更新(リングバッファの次の領域を指すように更新)し(ステップS229)、賞球数に関するコマンド送信テーブルをセットし(ステップS230)、コマンドセット処理をコールする(ステップS231)。コマンドセット処理の動作については後で詳しく説明する。ステップS230では、賞球数に関する払出制御コマンドが格納されているコマンド送信テーブル(ROM)の先頭アドレスが、コマンド送信テーブルのアドレスとして設定される。賞球数に関するコマンド送信テーブルには、後述するINTデータ、払出制御コマンドの1バイト目のデータ、および払出制御コマンドの2バイト目のデータが設定されている。ただし、2バイト目のデータとして「80(H)」が設定されている。
【0175】
以上のように、遊技制御手段から払出制御基板37に賞球数を指示する払出制御コマンドを出力しようとするときに、賞球数に関するコマンド送信テーブルのアドレス設定と送信バッファの設定とが行われる。そして、コマンドセット処理によって、賞球数に関するコマンド送信テーブルと送信バッファの設定内容とにもとづいて払出制御コマンドが払出制御基板37に出力される。なお、ステップS227において、書込ポインタと読出ポインタとの差によってデータがあるか否か確認することができるが、リングバッファ内の未処理のデータ個数を示すカウンタを設け、カウント値によってデータがあるか否か確認するようにしてもよい。
【0176】
そして、総賞球数バッファの内容が0でない場合、すなわち、まだ賞球残がある場合には、CPU56は、賞球払出中フラグをオンする(ステップS232,S233)。
【0177】
また、CPU56は、賞球払出中フラグがオンしているときには(ステップS234)、球払出装置97から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理を行う(ステップS235)。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板35に対して、賞球ランプ51の点灯を指示するランプ制御コマンドが出力される。
【0178】
この実施の形態では、払出停止中であっても(ステップS181,S185)、ステップS121〜S136およびS221〜S231の処理が実行される。すなわち、遊技制御手段は、払出停止状態であっても、賞球個数を指示するための払出制御コマンドを出力することができる。すなわち、賞球個数を指示するための制御信号が、払出停止状態であっても払出制御手段に伝達され、払出停止状態が解除されたときに、早めに賞球払出を開始することができる。また、2ms毎に起動される賞球処理において、ステップS121〜S136およびS221〜S231の処理よりも、ステップS181〜S184の処理が先に実行されるので、賞球個数を指示するための払出制御コマンドよりも、払出停止状態指定コマンドの方が優先して出力される。
【0179】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。遊技制御手段から各電気部品制御基板(サブ基板)に制御コマンドを出力しようとするときに、コマンド送信テーブルの先頭アドレスの設定が行われる。図27(A)は、コマンド送信テーブルの一構成例を示す説明図である。1つのコマンド送信テーブルは3バイトで構成され、1バイト目にはINTデータが設定される。また、2バイト目のコマンドデータ1には、制御コマンドの1バイト目のコマンドデータであるMODEデータが設定される。そして、3バイト目のコマンドデータ2には、制御コマンドの2バイト目のコマンドデータであるEXTデータが設定される。
【0180】
なお、EXTデータそのものがコマンドデータ2の領域に設定されてもよいが、コマンドデータ2には、EXTデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。例えば、コマンドデータ2のビット7(ワークエリア参照ビット)が0であれば、コマンドデータ2にEXTデータそのものが設定されていることを示す。そのようなEXTデータはビット7が0であるデータである。この実施の形態では、ワークエリア参照ビットが1であれば、EXTデータとして、送信バッファの内容を使用することを示す。なお、ワークエリア参照ビットが1であれば、他の7ビットが、EXTデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示すように構成することもできる。
【0181】
図27(B)INTデータの一構成例を示す説明図である。INTデータにおけるビット0は、払出制御基板37に払出制御コマンドを出力すべきか否かを示す。ビット0が「1」であるならば、払出制御コマンドを出力すべきことを示す。従って、CPU56は、例えば賞球処理(メイン処理のステップS31)において、INTデータに「01(H)」を設定する。また、INTデータにおけるビット1は、図柄出制御基板80に表示制御コマンドを出力すべきか否かを示す。ビット1が「1」であるならば、表示制御コマンドを出力すべきことを示す。従って、CPU56は、例えば特別図柄コマンド制御処理(メイン処理のステップS27)において、INTデータに「02(H)」を設定する。
【0182】
INTデータのビット2,3は、それぞれ、ランプ制御コマンド、音制御コマンドを出力すべきか否かを示すビットであり、CPU56は、それらのコマンドを出力すべきタイミングになったら、特別図柄プロセス処理等で、ポインタが指しているコマンド送信テーブルに、INTデータ、コマンドデータ1およびコマンドデータ2を設定する。それらのコマンドを出力するときには、INTデータの該当ビットが「1」に設定され、コマンドデータ1およびコマンドデータ2にMODEデータおよびEXTデータが設定される。
【0183】
この実施の形態では、払出制御コマンドについて、図27(C)に示すように、リングバッファおよび送信バッファが用意されている。そして、賞球処理において、賞球払出条件が成立すると、成立した条件に応じた賞球数が順次リングバッファに設定される。また、賞球数に関する払出制御コマンド出力する際に、リングバッファから1個のデータが送信バッファに転送される。なお、図27(C)に示す例では、リングバッファには、12個分の払出制御コマンドに相当するデータが格納可能になっている。
【0184】
図28は、主基板31から他の電気部品制御基板に出力される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは2バイト構成であり、1バイト目はMODE(コマンドの分類)を表し、2バイト目はEXT(コマンドの種類)を表す。MODEデータの先頭ビット(ビット7)は必ず「1」とされ、EXTデータの先頭ビット(ビット7)は必ず「0」とされる。このように、電気部品制御基板への制御信号となる制御コマンドは、複数のコマンドデータ(この例では2つのコマンドデータ)で構成され、先頭ビットによってそれぞれを区別可能な態様になっている。なお、図28に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。例えば、制御信号としての制御コマンドは1つのコマンドデータまたは3つ以上のコマンドデータで構成されていてもよい。また、図28では払出制御基板37に出力される払出制御コマンド(払出装置を制御するためのコマンドデータによって構成される制御コマンド)を例示するが、他の電気部品制御基板に出力される制御コマンドも同一構成である。
【0185】
図29は、各電気部品制御手段に対する制御コマンドを構成する8ビットの制御信号CD0〜CD7とINT信号との関係を示すタイミング図である。図29に示すように、MODEまたはEXTのデータが出力ポート(出力ポート1〜出力ポート4のうちのいずれか)に出力されてから、Aで示される期間が経過すると、CPU56は、データ出力を示す信号であるINT信号をハイレベルにする。また、そこからBで示される期間が経過するとINT信号をローレベルにする。さらに、次に出力すべきデータがある場合には、すなわち、MODEデータ出力後では、Cで示される期間をおいてから2バイト目のデータを出力ポートに出力する。2バイト目のデータに関して、A,Bの期間は、1バイト目の場合と同様である。このように、取込信号はMODEおよびEXTのデータのそれぞれについて出力される。
【0186】
Aの期間は、CPU56が、コマンドの出力準備の期間すなわちバッファに出力コマンドを設定する処理に要する期間であるとともに、制御信号線におけるデータの安定化のための期間である。すなわち、制御信号線において制御信号CD0〜CD7が出力された後、所定期間(Aの期間:オフ出力期間の一部)経過後に、取込信号としてのINT信号が出力される。また、Bの期間(オン出力期間)は、INT信号安定化のための期間である。そして、Cの期間(オフ出力期間の一部)は、電気部品制御手段が確実にデータを取り込めるように設定されている期間である。B,Cの期間では、信号線上のデータは変化しない。すなわち、B,Cの期間が経過するまでデータ出力が維持される。
【0187】
この実施の形態では、払出制御基板37への払出制御コマンド、図柄制御基板80への表示制御コマンド、ランプ制御基板35へのランプ制御コマンドおよび音制御基板70への音制御コマンドは、同一のコマンド送信処理ルーチン(共通モジュール)を用いて出力される。そこで、B,Cの期間すなわち1バイト目に関するINT信号が立ち上がってから2バイト目のデータが出力開始されるまでの期間は、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長くなるように設定される。
【0188】
なお、各電気部品制御手段は、INT信号が立ち上がったことを検知して、例えば割込処理によって1バイトのデータの取り込み処理を開始する。
【0189】
B,Cの期間が、コマンド受信処理に最も時間がかかる電気部品制御手段における受信処理時間よりも長いので、遊技制御手段が、各電気部品制御手段に対するコマンド送出処理を共通モジュールで制御しても、いずれの電気部品制御手段でも遊技制御手段からの制御コマンドを確実に受信することができる。
【0190】
この実施の形態では、CPU56は、(11.776/2)MHzのシステムクロックで動作している。そして、具体的には、Aの期間に138ステート(1ステート=[2/11.776]μs)かけ、Bの期間に82ステートかけ、Cの期間に251ステートかけている。従って、B,Cの期間はAの期間よりも長い。すなわち、CPU56は、INT信号出力処理を実行した後に所定期間が経過すると次のデータを出力できる状態になるが、その所定期間(B,Cの期間)は、INT信号出力処理の前にデータを出力してからINT信号を出力開始するまでの期間(Aの期間)よりも長い。上述したように、Aの期間はコマンドの信号線における安定化期間であり、B,Cの期間は受信側がデータを取り込むのに要する時間を確保するための期間である。従って、Aの期間をB,Cの期間よりも短くすることによって、受信側の電気部品制御手段が確実にコマンドを受信できる状態になるという効果を得ることができるとともに、1つのコマンドの出力完了に要する期間が短縮される効果もある。
【0191】
図30は、払出制御コマンドの内容の一例を示す説明図である。図30に示された例において、MODE=FF(H),EXT=00(H)のコマンドFF00(H)は、払出可能状態を指定する払出制御コマンド(払出可能状態指定コマンド)である。MODE=FF(H),EXT=01(H)のコマンドFF01(H)は、払出停止状態を指定する払出制御コマンド(払出停止指令:払出停止状態指定コマンド)である。また、MODE=F0(H)のコマンドF0XX(H)は、賞球個数を指定する払出個数指令としての払出制御コマンドである。EXTである「XX」が払出個数を示す。なお、払出可能状態指定コマンドは払出再開指令に相当する。
【0192】
払出制御手段は、主基板31の遊技制御手段からFF01(H)の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、FF00(H)の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【0193】
なお、払出制御コマンドは、払出制御手段が認識可能に1回だけ出力される。認識可能とは、この例では、INT信号のレベルが変化することであり、認識可能に1回だけ出力されるとは、この例では、払出制御信号の1バイト目および2バイト目のそれぞれに応じてINT信号が1回だけパルス状(矩形波状)に出力されることである。
【0194】
各電気部品制御基板への制御コマンドを、対応する出力ポート(出力ポート1〜4)に出力する際に、出力ポート0のビット0〜3のうちのいずれかのビットが所定期間「1」(ハイレベル)になるのであるが、INTデータにおけるビット配列と出力ポート0におけるビット配列とは対応している。従って、各電気部品制御基板に制御コマンドを出力する際に、INTデータにもとづいて、容易にINT信号の出力を行うことができる。
【0195】
図31は、コマンドセット処理(ステップS184,S193,S231)の処理例を示すフローチャートである。コマンドセット処理は、コマンドデータを出力するコマンド出力処理とINT信号を出力するINT信号出力処理とを含む処理である。コマンドセット処理において、CPU56は、まず、コマンド送信テーブルのアドレス(送信信号指示手段としてのポインタの内容)をスタック等に退避する(ステップS331)。そして、ポインタが指していたコマンド送信テーブルのINTデータを引数1にロードする(ステップS332)。引数1は、後述するコマンド送信処理に対する入力情報になる。また、コマンド送信テーブルを指すアドレスを+1する(ステップS333)。従って、コマンド送信テーブルを指すアドレスは、コマンドデータ1のアドレスに一致する。
【0196】
そこで、CPU56は、コマンドデータ1を読み出して引数2に設定する(ステップS334)。引数2も、後述するコマンド送信処理に対する入力情報になる。そして、コマンド送信処理ルーチンをコールする(ステップS335)。
【0197】
図32は、コマンド送信処理ルーチンを示すフローチャートである。コマンド送信処理ルーチンにおいて、CPU56は、まず、引数1に設定されているデータすなわちINTデータを、比較値として決められているワークエリアに設定する(ステップS351)。次いで、送信回数=4を、処理数として決められているワークエリアに設定する(ステップS352)。そして、払出制御信号を出力するためのポート1のアドレスをIOアドレスにセットする(ステップS353)。この実施の形態では、ポート1のアドレスは、払出制御信号を出力するための出力ポートのアドレスである。また、ポート2〜4のアドレスが、表示制御信号、ランプ制御信号、音声制御信号を出力するための出力ポートのアドレスである。
【0198】
次に、CPU56は、比較値を1ビット右にシフトする(ステップS354)。シフト処理の結果、キャリービットが1になったか否か確認する(ステップS355)。キャリービットが1になったということは、INTデータにおける最も右側のビットが「1」であったことを意味する。この実施の形態では4回のシフト処理が行われるのであるが、例えば、払出制御コマンドを出力すべきことが指定されているときには、最初のシフト処理でキャリービットが1になる。
【0199】
キャリービットが1になった場合には、引数2に設定されているデータ、この場合にはコマンドデータ1(すなわちMODEデータ)を、IOアドレスとして設定されているアドレスに出力する(ステップS356)。最初のシフト処理が行われたときにはIOアドレスにポート1のアドレスが設定されているので、そのときに、払出制御コマンドのMODEデータがポート1に出力される。
【0200】
次いで、CPU56は、IOアドレスを1加算するとともに(ステップS357)、処理数を1減算する(ステップS358)。加算前にポート1を示していた場合には、IOアドレスに対する加算処理によって、IOアドレスにはポート2のアドレスが設定される。ポート2は、表示制御コマンドを出力するためのポートである。そして、CPU56は、処理数の値を確認し(ステップS359)、値が0になっていなければ、ステップS354に戻る。ステップS354で再度シフト処理が行われる。
【0201】
2回目のシフト処理ではINTデータにおけるビット1の値が押し出され、ビット1の値に応じてキャリーフラグが「1」または「0」になる。従って、表示制御コマンドを出力すべきことが指定されているか否かのチェックが行われる。同様に、3回目および4回目のシフト処理によって、ランプ制御コマンドおよび音制御コマンドを出力すべきことが指定されているか否かのチェックが行われる。このように、それぞれのシフト処理が行われるときに、IOアドレスには、シフト処理によってチェックされる制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド)に対応したIOアドレスが設定されている。
【0202】
よって、キャリーフラグが「1」になったときには、対応する出力ポート(ポート1〜ポート4)に制御コマンドが出力される。すなわち、1つの共通モジュールで、各電気部品制御手段に対する制御コマンドの送出処理を行うことができる。
【0203】
また、このように、シフト処理のみによってどの電気部品制御手段に対して制御コマンドを出力すべきかが判定されるので、いずれの電気部品制御手段に対して制御コマンドを出力すべきか判定する処理が簡略化されている。
【0204】
次に、CPU56は、シフト処理開始前のINTデータが格納されている引数1の内容を読み出し(ステップS360)、読み出したデータをポート0に出力する(ステップS361)。この実施の形態では、ポート0のアドレスは、各制御信号についてのINT信号を出力するためのポートであり、ポート0のビット0〜4が、それぞれ、払出制御INT信号、表示制御INT信号、ランプ制御INT信号、音声制御INT信号を出力するためのポートである。INTデータでは、ステップS351〜S359の処理で出力された制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド)に応じたINT信号の出力ビットに対応したビットが「1」になっている。従って、ポート1〜ポート4のいずれかに出力された制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド)に対応したINT信号がハイレベルになる。
【0205】
次いで、CPU56は、ウェイトカウンタに所定値を設定し(ステップS362)、その値が0になるまで1ずつ減算する(ステップS363,S364)。この処理は、図29に示されたBの期間を設定するための処理である。ウェイトカウンタの値が0になると、クリアデータ(00)を設定して(ステップS365)、そのデータをポート0に出力する(ステップS366)。よって、INT信号はローレベルになる。そして、ウェイトカウンタに所定値を設定し(ステップS362)、その値が0になるまで1ずつ減算する(ステップS368,S369)。この処理は、図29に示されたCの期間を設定するための処理である。ただし、実際のCの期間は、ステップS367〜S369で作成される時間に、その後の処理時間(この時点でMODEデータが出力されている場合にはEXTデータを出力するまでに要する制御にかかる時間)が加算された期間となる。このように、Cの期間が設定されることによって、連続してコマンドが出力される場合であっても、一のコマンドの出力完了後、次にコマンドの出力が開始されるまでに所定期間がおかれることになり、コマンドを受信する電気部品制御手段の側で、容易に連続するコマンドの区切りを識別することができ、各コマンドは確実に受信される。
【0206】
従って、ステップS367でウェイトカウンタに設定される値は、Cの期間が、制御コマンド受信対象となる全ての電気部品制御手段が確実にコマンド受信処理を行うのに十分な期間になるような値である。また、ウェイトカウンタに設定される値は、Cの期間が、ステップS357〜S359の処理に要する時間(Aの期間に相当)よりも長くなるような値である。なお、Aの期間をより長くしたい場合には、Aの期間を作成するためのウェイト処理(例えば、ウェイトカウンタに所定値を設定し、ウェイトカウンタの値が0になるまで減算を行う処理)を行う。
【0207】
以上のようにして、制御コマンドの1バイト目のMODEデータが出力される。そこで、CPU56は、図31に示すステップS336で、コマンド送信テーブルを指す値を1加算する。従って、3バイト目のコマンドデータ2の領域が指定される。CPU56は、指し示されたコマンドデータ2の内容を引数2にロードする(ステップS337)。また、コマンドデータ2のビット7(ワークエリア参照ビット)の値が「0」であるか否か確認する(ステップS339)。0でなければ、送信バッファの内容を引数2にロードする(ステップS341)。なお、ワークエリア参照ビットの値が「1」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルの先頭アドレスをポインタにセットし、そのポインタにコマンドデータ2のビット6〜ビット0の値を加算してアドレスを算出する。そして、そのアドレスが指すエリアのデータを引数2にロードする。
【0208】
送信バッファには賞球数を特定可能なデータが設定されているので、引数2にそのデータが設定される。なお、ワークエリア参照ビットの値が「1」であるときに拡張データを使用するように構成されている場合には、コマンド拡張データアドレステーブルには、電気部品制御手段に出力されうるEXTデータが順次設定される。よって、ワークエリア参照ビットの値が「1」であれば、コマンドデータ2の内容に応じたコマンド拡張データアドレステーブル内のEXTデータが引数2にロードされる。
【0209】
次に、CPU56は、コマンド送信処理ルーチンをコールする(ステップS342)。従って、MODEデータの出力の場合と同様のタイミングでEXTデータが出力される。
【0210】
以上のようにして、2バイト構成の制御コマンド(払出制御コマンド、表示制御コマンド、ランプ制御コマンド、音制御コマンド)が、対応する電気部品制御手段に送信される。電気部品制御手段ではINT信号の立ち上がりを検出すると制御コマンドの取り込み処理を開始するのであるが、いずれの電気部品制御手段についても、取り込み処理が完了する前に遊技制御手段からの新たな信号が信号線に出力されることはない。すなわち、各電気部品制御手段において、確実なコマンド受信処理が行われる。なお、各電気部品制御手段は、INT信号の立ち下がりで制御コマンドの取り込み処理を開始してもよい。また、INT信号の極性を図29に示された場合と逆にしてもよい。
【0211】
また、この実施の形態では、賞球処理において、賞球払出条件が成立すると賞球数を特定可能なデータが、同時に複数のデータを格納可能なリングバッファに格納され、賞球数を指定する払出制御コマンドを出力する際に、読出ポインタが指しているリングバッファの領域のデータが送信バッファに転送される。従って、同時に複数の賞球払出条件の成立があっても、それらの条件成立にもとづく賞球数を特定可能なデータがリングバッファに保存されるので、各条件成立にもとづくコマンド出力処理は問題なく実行される。
【0212】
さらに、この実施の形態では、1回の賞球処理内で払出停止状態指定コマンドまたは払出可能状態指定コマンドと賞球数を示すコマンドとの双方を出力することができる。すなわち、2ms毎に起動される1回の制御期間内において、複数の制御信号を出力することができる。また、この実施の形態では、各制御手段への制御コマンド(表示制御コマンド、ランプ制御コマンド、音制御コマンド、払出制御コマンド)毎に、それぞれ複数のリングバッファが用意されているので、例えば、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドのリングバッファに制御コマンドを特定可能なデータが設定されている場合には、1回のコマンド制御処理で複数の表示制御コマンド、ランプ制御コマンドおよび音制御コマンドを出力するように構成することも可能である。すなわち、同時に(1メイン処理起動周期での意味)、複数の制御コマンドを出力することができる。遊技演出の進行上、それらの制御コマンドの出力タイミングは同時に発生するので、このように構成されているのは便利である。ただし、払出制御コマンドは、遊技演出の進行とは無関係に発生するので、一般には、表示制御コマンド、ランプ制御コマンドおよび音制御コマンドと同時に出力されることはない。
【0213】
図33は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、CPU56は、まず、総賞球数格納バッファの格納値をロードする(ステップS241)。そして、格納値が0であるか否か確認する(ステップS242)。0であれば処理を終了する。
【0214】
0でなければ、賞球カウントスイッチ用のスイッチタイマをロードし(ステップS243)、ロード値とオン判定値(この場合は「2」)とを比較する(ステップS244)。一致したら(ステップS245)、賞球カウントスイッチ301Aが確かにオンしたとして、すなわち、確かに1個の遊技球が球払出装置97から払い出されたとして、総賞球数格納バッファの格納値を1減算する(ステップS246)。
【0215】
また、賞球情報カウンタの値を+1する(ステップS247)。そして、賞球情報カウンタの値が10以上であれば(ステップS248)、賞球情報出力カウンタの値を+1するとともに(ステップS249)、賞球情報カウンタの値を−10する(ステップS250)。なお、賞球情報出力カウンタの値は、図15に示されたメイン処理における情報出力処理(ステップS29)で参照され、その値が1以上であれば、賞球信号(出力ポート5のビット7:図13参照)として1パルスが出力される。よって、この実施の形態では、10個の遊技球が賞球として払い出される度に、1つの賞球信号が遊技機外部に出力される。
【0216】
そして、総賞球数格納バッファの格納値が0になったら(ステップS251)、賞球払出中フラグをクリアし(ステップS252)、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ51の消灯を示すコマンドデータを設定した後(ステップS253)、ランプ制御コマンドの送出処理を実行する(ステップS254)。
【0217】
次に、遊技制御手段以外の電気部品制御手段において制御コマンド受信処理が行われる場合の例として、払出制御手段において払出制御コマンドの受信が行われる場合について説明する。
【0218】
図34は、払出制御用CPU371周りの一構成例を示すブロック図である。図34に示すように、電源基板910の電源監視回路(電源監視手段)からの電源断信号が、バッファ回路960を介して払出制御用CPU371のマスク不能割込端子(XNMI端子)に接続されている。従って、払出制御用CPU371は、マスク不能割込処理によって電力供給停止の発生を確認することができる。
【0219】
払出制御用CPU371のCLK/TRG2端子には、主基板31からのINT信号が接続されている。CLK/TRG2端子にクロック信号が入力されると、払出制御用CPU371に内蔵されているタイマカウンタレジスタCLK/TRG2の値がダウンカウントされる。そして、レジスタ値が0になると割込が発生する。従って、タイマカウンタレジスタCLK/TRG2の初期値を「1」に設定しておけば、INT信号の入力に応じて割込が発生することになる。
【0220】
払出制御基板37には、システムリセット回路975も搭載されているが、この実施の形態では、システムリセット回路975におけるリセットIC976は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットIC976は、VSLの電源電圧を監視して電圧値が所定値(例えば+9V)以下になると出力をローレベルにする。従って、電力供給停止時には、リセットIC976からの信号がローレベルになることによって払出制御用CPU371がシステムリセットされる。
【0221】
リセットIC976が電力供給停止を検知するための所定値は、通常時の電圧より低いが、払出制御用CPU371が暫くの間動作しうる程度の電圧である。また、リセットIC976が、払出制御用CPU371が必要とする電圧(この例では+5V)よりも高い電圧を監視するように構成されているので、払出制御用CPU371が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【0222】
+5V電源から電力が供給されていない間、払出制御用CPU371の内蔵RAMの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路975からリセット信号が発せられるので、払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。
【0223】
なお、図34に示された構成では、システムリセット回路975は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは1回だけである。しかし、図11に示された主基板31の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【0224】
図35は、この実施の形態における出力ポートの割り当てを示す説明図である。図35に示すように、出力ポートC(アドレス00H)は、払出モータ289に出力される駆動信号の出力ポートである。また、出力ポートD(アドレス01H)は、7セグメントLEDであるエラー表示LED374に出力される表示制御信号の出力ポートである。そして、出力ポートE(アドレス02H)は、振分ソレノイド310に出力される駆動信号、およびカードユニット50に対するEXS信号とPRDY信号とを出力するための出力ポートである。
【0225】
図36は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図36に示すように、入力ポートA(アドレス06H)は、主基板31から出力された払出制御コマンドの8ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートB(アドレス07H)のビット0〜2には、それぞれ、賞球カウントスイッチ301A、球貸しカウントスイッチ301B、モータ位置センサの検出信号入力される。ビット3〜5には、カードユニット50からのBRDY信号、BRQ信号およびVL信号が入力される。
【0226】
図37は、払出制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、払出制御用CPU371は、まず、必要な初期設定を行う。すなわち、払出制御用CPU371は、まず、割込禁止に設定する(ステップS701)。次に、割込モードを割込モード2に設定し(ステップS702)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS703)。また、払出制御用CPU371は、内蔵デバイスレジスタの初期化を行い(ステップS704)、CTCおよびPIOの初期化(ステップS705)を行った後に、RAMをアクセス可能状態に設定する(ステップS706)。
【0227】
この実施の形態では、内蔵CTCのうちの一つのチャネルがタイマモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば2ms毎に発生させたい場合は、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。
【0228】
なお、タイマモードに設定されたチャネル(この実施の形態ではチャネル3)に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【0229】
また、内蔵CTCのうちの他の一つのチャネル(この実施の形態ではチャネル2)が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【0230】
カウンタモードに設定されたチャネル(チャネル2)に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【0231】
この実施の形態では、払出制御用CPU371でも割込モード2が設定される。従って、内蔵CTCのカウントアップにもとづく割込処理を使用することができる。また、CTCが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【0232】
CTCのチャネル2(CH2)のカウントアップにもとづく割込は、上述したタイマカウンタレジスタCLK/TRG2の値が「0」になったときに発生する割込である。従って、例えばステップS705において、特定レジスタとしてのタイマカウンタレジスタCLK/TRG2に初期値「1」が設定される。さらに、CLK/TRG2端子に入力される信号の立ち上がりまたは立ち下がりで特定レジスタとしてのタイマカウンタレジスタCLK/TRG2のカウント値が−1されるのであるが、所定の特定レジスタの設定によって、立ち上がり/立ち下がりの選択を行うことができる。
【0233】
この実施の形態では、CLK/TRG2端子に入力される信号の立ち上がりで、タイマカウンタレジスタCLK/TRG2のカウント値が−1されるような設定が行われる。また、CTCのチャネル3(CH3)のカウントアップにもとづく割込は、CPUの内部クロック(システムクロック)をカウントダウンしてレジスタ値が「0」になったら発生する割込であり、後述する2msタイマ割込として用いられる。具体的には、CH3のレジスタ値はシステムクロックの1/256周期で減算される。ステップS705において、CH3のレジスタには、初期値として2msに相当する値が設定される。
【0234】
CTCのCH2のカウントアップにもとづく割込は、CH3のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、CH2のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【0235】
そして、払出制御用CPU371は、払出制御用のバックアップRAM領域にバックアップデータが存在しているか否かの確認を行う(ステップS707)。すなわち、例えば、主基板31のCPU56の処理と同様に、電力供給停止時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【0236】
バックアップありを確認したら、払出制御用CPU371は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電力供給停止が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電力供給停止時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0237】
チェック結果が正常であれば(ステップS708)、払出制御用CPU371は、内部状態を電力供給停止時の状態に戻すための払出状態復旧処理を行う(ステップS709)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の指すアドレスに復帰する。
【0238】
初期化処理では、払出制御用CPU371は、まず、RAMクリア処理を行う(ステップS711)。そして、2ms毎に定期的にタイマ割込がかかるように払出制御用CPU371に設けられているCTCのレジスタの設定が行われる(ステップS712)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS701において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS713)。
【0239】
この実施の形態では、払出制御用CPU371の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図38に示すように、払出制御用CPU371は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS721)。なお、図38には割込を許可することも明示されているが(ステップS720)、2msタイマ割込処理では、最初に割込許可状態に設定される。すなわち、2msタイマ割込処理中には割込許可状態になってので、INT信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【0240】
払出制御用CPU371は、ステップS724において、タイマ割込フラグがセットされたことを検出するとステップS751以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【0241】
払出制御処理において、払出制御用CPU371は、まず、中継基板72を介して入力ポート372bに入力される賞球カウントスイッチ301A、球貸しカウントスイッチ301Bがオンしたか否かを判定する(スイッチ処理:ステップS751)。
【0242】
次に、払出制御用CPU371は、センサ(例えば、払出モータ289の回転数を検出するモータ位置センサ)からの信号入力状態を確認してセンサの状態を判定する等の処理を行う(入力判定処理:ステップS752)。払出制御用CPU371は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する(コマンド解析実行処理:ステップS753)。
【0243】
次いで、払出制御用CPU371は、主基板31から払出停止状態指定コマンドを受信していたら払出停止状態に設定し、払出可能状態指定コマンドを受信していたら払出停止状態の解除を行う(ステップS754)。また、プリペイドカードユニット制御処理を行う(ステップS755)。
【0244】
次いで、払出制御用CPU371は、球貸し要求に応じて貸し球を払い出す制御を行う(ステップS756)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を球貸し側に設定する。
【0245】
さらに、払出制御用CPU371は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う(ステップS757)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を賞球側に設定する。そして、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に対して駆動信号を出力し、所定の回転数分払出モータ289を回転させる払出モータ制御処理を行う(ステップS758)。
【0246】
なお、この実施の形態では、払出モータ289としてステッピングモータが用いられ、それらを制御するために1−2相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、8種類の励磁パターンデータが繰り返し払出モータ289に出力される。また、この実施の形態では、各励磁パターンデータが4msずつ出力される。
【0247】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示LED374に所定の表示を行う(エラー処理:ステップS759)。
【0248】
なお、出力ポートCは、払出制御処理における払出モータ制御処理(ステップS758)でアクセスされる。また、出力ポートDは、払出制御処理におけるエラー処理(ステップS759)でアクセスされる。そして、出力ポートEは、払出制御処理における球貸し制御処理(ステップS756)および賞球制御処理(ステップS757)でアクセスされる。
【0249】
図39は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に、総合個数記憶(例えば2バイト)と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、未払出の賞球個数の総数を記憶するカウンタである。貸し球個数記憶は、未払出の球貸し個数を記憶するカウンタである。
【0250】
そして、払出制御用CPU371は、例えば、賞球制御処理(ステップS757)において、遊技制御手段から賞球個数を示す払出制御コマンドを受信すると、指示された個数分だけ総合個数記憶に内容を増加する。また、球貸し制御処理(ステップS756)において、カードユニット50から球貸し要求の信号を受信する毎に1単位(例えば25個)の個数分だけ貸し球個数記憶に内容を増加する。さらに、払出制御用CPU371は、賞球制御処理において賞球カウントスイッチ301Aが1個の賞球払出を検出すると総合個数記憶の値を1減らし、球貸し制御処理において球貸しカウントスイッチ301Bが1個の貸し球払出を検出すると貸し球個数記憶の値を1減らす。
【0251】
従って、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップRAM領域に記憶されることになる。よって、停電等の不測の電力供給停止が生じても、所定期間内に電力供給が再開されれば、バックアップRAM領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。
【0252】
また、この実施の形態では、遊技球の払出は25個を単位として実行される。すなわち、総合個数記憶または貸し球個数記憶に25個以上の個数記憶があれば、球貸し制御処理(ステップS756)および賞球制御処理(ステップS757)、または払出モータ制御処理(ステップS758)において、25個の遊技球を払い出すための時間が設定され、その時間だけ払出モータ289が回転される。ただし、総合個数記憶または貸し球個数記憶に25個未満の個数記憶がある場合には、記憶されている個数分の遊技球を払い出すための時間が設定され、その時間だけ払出モータ289が回転される。また、主基板31から払出停止状態指定コマンドを受信し払出停止状態となっている場合には、遊技球を払い出すための払出モータ289の回転は開始されない。
【0253】
図40は、主基板31から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、2バイト構成の払出制御コマンドを6個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ1〜12の12バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、0〜11の値をとる。
【0254】
図41は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板31からの払出制御用のINT信号は払出制御用CPU371のCLK/TRG2端子に入力されている。よって、主基板31からのINT信号が立ち上がると、払出制御用CPU371に割込がかかり、図41に示す払出制御コマンドの受信処理が開始される。なお、払出制御用CPU371は、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のCPUである。
【0255】
なお、ここでは払出制御手段のコマンド受信処理について説明するが、表示制御手段、ランプ制御手段および音制御手段でも、同様のコマンド受信処理が実行されている。また、この実施の形態では、CLK/TRG2端子の入力が立ち上がるとタイマカウンタレジスタCLK/TRG2の値が−1されるような初期設定を行ったが、すなわち、INT信号の立ち上がりで割込が発生するような初期設定を行ったが、CLK/TRG2端子の入力が立ち下がるとタイマカウンタレジスタCLK/TRG2の値が−1されるような初期設定を行ってもよい。換言すれば、INT信号の立ち下がりで割込が発生するような初期設定を行ってもよい。従って、取込信号としてのパルス状(矩形波状)のINT信号のレベル変化タイミング(エッジ)で割込が発生するように構成すれば、エッジは立ち上がりエッジであっても立ち下がりエッジであってもよい。
【0256】
払出制御コマンドの受信処理において、払出制御用CPU371は、まず、各レジスタをスタックに退避する(ステップS850)。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート372a(図9参照)からデータを読み込む(ステップS851)。そして、2バイト構成の払出制御コマンドのうちの1バイト目であるか否か確認する(ステップS852)。1バイト目であるか否かは、受信したコマンドの先頭ビットが「1」であるか否かによって確認される。先頭ビットが「1」であるのは、2バイト構成である払出制御コマンドのうちのMODEバイト(1バイト目)のはずである(図27参照)。そこで、払出制御用CPU371は、先頭ビットが「1」であれば、有効な1バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する(ステップS853)。
【0257】
払出制御コマンドのうちの1バイト目でなければ、1バイト目を既に受信したか否か確認する(ステップS854)。既に受信したか否かは、受信バッファ(確定コマンドバッファ)に有効なデータが設定されているか否かによって確認される。
【0258】
1バイト目を既に受信している場合には、受信した1バイトのうちの先頭ビットが「0」であるか否か確認する。そして、先頭ビットが「0」であれば、有効な2バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ+1が示す確定コマンドバッファに格納する(ステップS855)。先頭ビットが「0」であるのは、2バイト構成である払出制御コマンドのうちのEXTバイト(2バイト目)のはずである(図27参照)。
【0259】
なお、ステップS854における確認結果が1バイト目を受信していないという場合には、2バイト目として受信したデータのうちの先頭ビットが「0」でなければ処理を終了する。従って、先頭ビットが「1」であるコマンドを1バイト目として受信した場合には、そのコマンドは、適正でないものとして確定コマンドバッファに格納されず破棄される。すなわち、払出制御手段は、遊技制御手段から受信した払出制御コマンドを構成するコマンドデータが適正であるか否かの適正判定を行い、適正でないと判定した場合には、リングバッファとしての確定コマンドバッファにコマンドデータを格納しない。
【0260】
また、その場合、払出制御用CPU371は、コマンド受信個数カウンタの更新を行わない。すなわち、払出制御手段は、遊技制御手段からのコマンドデータが適正でないと判定した場合には新たなコマンドデータの受信を示すデータ(この例ではコマンド受信個数カウンタ)を更新しない。
【0261】
ステップS855において、2バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに2を加算する(ステップS856)。そして、コマンド受信カウンタが12以上であるか否か確認し(ステップS857)、12以上であればコマンド受信個数カウンタをクリアする(ステップS858)。その後、退避されていたレジスタを復帰し(ステップS859)、最後に割込許可に設定する(ステップS859)。
【0262】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、2msタイマ割込処理中は割込許可状態になっているので、2msタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に2msタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板31からのコマンド受信処理の処理優先度が高くなっている。また、コマンド受信処理中には他の割込処理が実行されないので、コマンド受信処理に要する最長時間は決まる。コマンド受信処理中に他の割込処理が実行可能であるように構成したのでは、コマンド受信処理に要する最長の時間を見積もることは困難である。コマンド受信処理に要する最長時間が決まるので、遊技制御手段のコマンド送出処理におけるCの期間(図29参照)をどの程度にすればよいのかを正確に判断することができる。
【0263】
また、払出制御コマンドは2バイト構成であって、1バイト目(MODE)と2バイト目(EXT)とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、MODEとしてのデータを受信したのかEXTとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【0264】
なお、この実施の形態では、コマンド受信割込処理では、受信したコマンドをバッファに格納する制御が行われるが、後述するコマンド解析実行処理(図43参照)や払出状態設定処理(図44参照)を、コマンド受信割込処理において実行するように構成してもよい。そのように、バッファ内のコマンドについて判定するコマンド判定処理までもコマンド受信割込処理において実行する場合には、コマンドの判定も迅速に実行される。
【0265】
図42は、ステップS751のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用CPU371は、賞球カウントスイッチ301Aがオン状態を示しているか否か確認する(ステップS751a)。オン状態を示していれば、払出制御用CPU371は、賞球カウントスイッチオンカウンタを+1する(ステップS751b)。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ301Aのオン状態を検出した回数を計数するためのカウンタである。
【0266】
そして、賞球カウントスイッチオンカウンタの値をチェックし(ステップS751c)、その値が2になっていれば、1個の賞球の払出が行われたと判断する。1個の賞球の払出が行われたと判断した場合には、払出制御用CPU371は、賞球未払出カウンタ(総合個数記憶に格納されている賞球数)を−1する(ステップS751d)。
【0267】
ステップS751aにおいて賞球カウントスイッチ301Aがオン状態でないことが確認されると、払出制御用CPU371は、賞球カウントスイッチオンカウンタをクリアする(ステップS751e)。そして、この実施の形態では、球貸しカウントスイッチ301Bがオン状態を示しているか否か確認する(ステップS751f)。オン状態を示していれば、払出制御用CPU371は、球貸しカウントスイッチオンカウンタを+1する(ステップS751g)。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ301Bのオン状態を検出した回数を計数するためのカウンタである。
【0268】
そして、球貸しカウントスイッチオンカウンタの値をチェックし(ステップS751h)、その値が2になっていれば、1個の貸し球の払出が行われたと判断する。1個の貸し球の払出が行われたと判断した場合には、払出制御用CPU371は、貸し球未払出個数カウンタ(貸し球個数記憶に格納されている貸し球数)を−1する(ステップS751i)。
【0269】
ステップS751fにおいて球貸しカウントスイッチ301Bがオン状態でないことが確認されると、払出制御用CPU371は、球貸しカウントスイッチオンカウンタをクリアする(ステップS751j)。
【0270】
図43は、ステップS753のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用CPU371は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS753a)。受信コマンドがあれば、受信した払出制御コマンドが賞球個数を指定するための払出制御コマンドであるか否かの確認を行う(ステップS753b)。なお、払出制御用CPU371は、制御信号指示手段としての読出ポインタが指す確定コマンドバッファ領域中のアドレスに格納されている受信コマンドについてステップS753bの判断を行う。また、その判断後、読出ポインタの値は+1される。読出ポインタが指すアドレスが確定コマンドバッファ12(図40参照)のアドレスを越えた場合には、読出ポインタの値は、確定コマンドバッファ1を指すように更新される。
【0271】
受信した払出制御コマンドが賞球数を指定するための払出制御コマンドであれば、払出制御コマンドで指示された個数を総合個数記憶に加算する(ステップS753c)。すなわち、払出制御用CPU371は、主基板31のCPU56から送られた払出制御コマンドに含まれる賞球数をバックアップRAM領域(総合個数記憶)に記憶する。
【0272】
なお、払出制御用CPU371は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【0273】
図44は、ステップS754の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用CPU371は、まず、ウェイトカウンタが動作中であるか否かを確認する(ステップS801)。ウェイトカウンタとして、例えばRAMの所定の領域が用いられる。払出制御用CPU371は、例えば、ウェイトカウンタの値が0でなければ動作中であると判断する。
【0274】
ウェイトカウンタが動作中でなければ、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う(ステップS802)。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止状態指定コマンドであるか否かの確認を行う(ステップS803)。払出停止状態指定コマンドであれば、払出制御用CPU371は、払出停止状態に設定する(ステップS804)。
【0275】
ステップS803で受信コマンドが払出停止状態指定コマンドでないことを確認すると、受信した払出制御コマンドが払出可能状態指定コマンドであるか否かの確認を行う(ステップS806)。払出可能状態指定コマンドであれば、ウェイトカウンタに所定の初期値(この例では2進の1001)をセットする(ステップS806)。
【0276】
ステップS801においてウェイトカウンタが動作中であることが確認されたら、払出制御用CPU371は、ウェイトカウンタの値を−1し(ステップS810)、ウェイトカウンタの値が0になったら(ステップS811)、払出停止状態を解除する(ステップS812)。払出停止状態が解除されると、遊技球を払い出すための払出モータ289の回転を再開することができる。
【0277】
以上の制御によって、払出停止状態において払出可能状態指定コマンドを受信した場合に、直ちに払出停止状態が解除されて払出処理が再開されるのではなく、ウェイトカウンタに設定された初期値に対応するウェイト時間をおいた後に、払出停止状態が解除されて払出処理が再開される。例えば、球切れスイッチ187がオン状態からオフ状態になっても遊技球の補給経路において十分な量の遊技球がまだ補充されていないようなことも考えられるが、ウェイト時間をおくことによって、十分な量の遊技球の補充に要する時間が確保される。従って、払出処理が再開されたときに、円滑に遊技球の払出が開始される。なお、払出状態設定処理は2ms毎に実行されるので、ウェイトカウンタに初期値として1001(D)が設定されることによって、払出可能状態指定コマンドを受信してからウェイト時間としての2002msが経過した後に払出処理を再開できる状態になるが、遊技機の構造の違いに応じて、ウェイト時間を他の値に設定してもよい。
【0278】
また、遊技制御手段から払出の停止および再開の原因別に払出制御コマンドが出力されるように構成されている場合には、球切れの解消を示す払出制御コマンドを受信したときにのみステップS806の処理を実行するようにしてもよい。すなわち、球切れ状態が解消されたときにのみウェイト時間の設定を行うようにしてもよい。
【0279】
図45は、ステップS755のプリペイドカードユニット制御処理の一例を示すフローチャートである。プリペイドカードユニット制御処理において、払出制御用CPU371は、カードユニット制御用マイクロコンピュータより入力されるVL信号を検知したか否かを確認する(ステップS755a)。VL信号を検知していなければ、VL信号非検知カウンタを+1する(ステップS755b)。また、払出制御用CPU371は、VL信号非検知カウンタの値が本例では125であるか否か確認する(ステップS755c)。VL信号非検知カウンタの値が125であれば、払出制御用CPU371は、発射制御基板91への発射制御信号出力を停止して、駆動モータ94を停止させる(ステップS755d)。
【0280】
以上の処理によって、125回(2ms×125=250ms)継続してVL信号のオフが検出されたら、球発射禁止状態に設定される。
【0281】
ステップS755aにおいてVL信号を検知していれば、払出制御用CPU371は、VL信号非検知カウンタをクリアする(ステップS755e)。そして、払出制御用CPU371は、発射制御信号出力を停止していれば(ステップS755f)、発射制御基板91への発射制御信号出力を開始して駆動モータ94を動作可能状態にする(ステップS755g)。
【0282】
図46および図47は、ステップS756の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。
【0283】
球貸し制御処理において、払出制御用CPU371は、貸し球払出中であるか否かの確認を行い(ステップS511)、貸し球払出中であれば図47に示す球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、賞球の払出中であるか否か確認する(ステップS512)。賞球の払出中であるか否は、後述する賞球処理中フラグの状態によって判断される。
【0284】
貸し球払出中でも賞球払出中でもなければ、払出制御用CPU371は、カードユニット50から球貸し要求があったか否かを確認する(ステップS513)。要求があれば、球貸し処理中フラグをオンするとともに(ステップS514)、25(球貸し一単位数:ここでは100円分)をバックアップRAM領域の貸し球個数記憶に設定する(ステップS515)。そして、払出制御用CPU371は、EXS信号をオンする(ステップS516)。また、球払出装置97の下方の球振分部材311を球貸し側に設定するために振分用ソレノイド310を駆動する(ステップS517)。さらに、払出モータ289をオンして(ステップS518)、図47に示す球貸し中の処理に移行する。ただし、払出停止状態では、払出モータ289をオンする処理の実行は、払出停止状態が解除されるまで待たされる。
【0285】
なお、払出モータ289をオンするのは、厳密には、カードユニット50が受付を認識したことを示すためにBRQ信号をOFFとしてからである。また、球貸し処理中フラグはバックアップRAM領域に設定される。
【0286】
図47は、払出制御用CPU371による払出制御処理における球貸し中の処理を示すフローチャートである。球貸し処理では、払出モータ289がオンしていなければオンする。なお、この実施の形態では、ステップS751のスイッチ処理で、球貸しカウントスイッチ301Bの検出出力による遊技球の払出がなされたか否かの確認を行うので、球貸し制御処理では貸し球個数記憶の減算などは行われない。球貸し制御処理において、払出制御用CPU371は、貸し球通過待ち時間中であるか否かの確認を行う(ステップS519)。貸し球通過待ち時間中でなければ、貸し球の払出を行い(ステップS520)、払出モータ289の駆動を終了すべきか(一単位の払出動作が終了したか)否かの確認を行う(ステップS521)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS522)、貸し球通過待ち時間の設定を行う(ステップS523)。
【0287】
なお、ステップS520の球貸し処理では、払出モータ位置センサのオンとオフとがタイマ監視されるが、所定時間以上のオン状態またはオフ状態が継続したら、払出制御用CPU371は、払出モータ球噛みエラーが生じたと判断する。
【0288】
ステップS519で貸し球通過待ち時間中であれば、払出制御用CPU371は、貸し球通過待ち時間が終了したか否かの確認を行う(ステップS524)。貸し球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから球貸しカウントスイッチ301Bを通過するまでの時間である。貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、カードユニット50に対して次の球貸し要求の受付が可能になったことを示すためにEXS信号をオフにする(ステップS525)。また、振分ソレノイドをオフするとともに(ステップS526)、球貸し処理中フラグをオフする(ステップS527)。なお、貸し球通過待ち時間が経過するまでに最後の払出球が球貸しカウントスイッチ301Bを通過しなかった場合には、球貸し経路エラーとされる。また、この実施の形態では、賞球も球貸しも同じ払出装置で行われる。
【0289】
なお、球貸し要求の受付を示すEXS信号をオフにした後、所定期間内に再び球貸し要求信号であるBRQ信号がオンしたら、振分ソレノイドおよび払出モータをオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位(この例では100円単位)毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【0290】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【0291】
図48および図49は、ステップS757の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数(例えば25個)とするが、連続的な払出数の最大値は他の数であってもよい。
【0292】
賞球制御処理において、払出制御用CPU371は、貸し球払出中であるか否か確認する(ステップS531)。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し(ステップS532)、賞球の払出中であれば図49に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【0293】
貸し球払出中でも賞球払出中でもなければ、払出制御用CPU371は、カードユニット50からの球貸し準備要求があるか否か確認する(ステップS533)。球貸し準備要求があるか否かは、カードユニット50から入力されるBRDY信号のオン(要求あり)またはオフ(要求なし)を確認することによって行われる。
【0294】
カードユニット50からの球貸し準備要求がなければ、払出制御用CPU371は、総合個数記憶に格納されている賞球数(未払出の賞球数)が0でないか否か確認する(ステップS534)。総合個数記憶に格納されている賞球数が0でなければ、賞球制御用CPU371は、賞球処理中フラグをオンし(ステップS535)、総合個数記憶の値が25以上であるか否か確認する(ステップS536)。なお、賞球処理中フラグは、バックアップRAM領域に設定される。
【0295】
総合個数記憶に格納されている賞球数が25以上であると、払出制御用CPU371は、25個分の遊技球を払い出すまで払出モータ289を回転させるように払出モータ289に対して駆動信号を出力するために、25個払出動作の設定(例えば、25個払出に要する時間設定あるいは25個払出に応じて払出モータ289に与えられるべきステップ数の設定)を行う(ステップS537)。総合個数記憶に格納されている賞球数が25以上でなければ、払出制御用CPU371は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ289を回転させるように駆動信号を出力するために、全個数払出動作の設定(例えば、その個数分の払出に要する時間設定あるいはその個数分の払出に応じて払出モータ289に与えられるべきステップ数の設定)を行う(ステップS538)。次いで、払出モータ289をオンする(ステップS538)。ただし、払出停止状態では、払出モータ289をオンする処理の実行は、払出停止状態が解除されるまで待たされる。なお、振分ソレノイドはオフ状態であるから、球払出装置97の下方の球振分部材は賞球側に設定されている。そして、図49に示す賞球制御処理における賞球払出中の処理に移行する。
【0296】
図49は、払出制御用CPU371による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球制御処理では、払出モータ289がオンしていなければオンする。なお、この実施の形態では、ステップS751のスイッチ処理で、賞球カウントスイッチ301Aの検出出力による遊技球の払出がなされたか否かの確認を行うので、賞球制御処理では総合個数記憶の減算などは行われない。賞球中の処理において、払出制御用CPU371は、賞球通過待ち時間中であるか否かの確認を行う(ステップS540)。賞球通過待ち時間中でなければ、賞球払出を行い(ステップS541)、払出モータ289の駆動を終了すべきか(25個または25個未満の所定個数の払出動作が終了したか)否かの確認を行う(ステップS542)。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転が完了した場合には、払出制御用CPU371は、払出モータ289の駆動を停止し(ステップS543)、賞球通過待ち時間の設定を行う(ステップS544)。賞球通過待ち時間は、最後の払出球が払出モータ289によって払い出されてから賞球カウントスイッチ301Aを通過するまでの時間である。
【0297】
ステップS540で賞球通過待ち時間中であれば、払出制御用CPU371は、賞球通過待ち時間が終了したか否かの確認を行う(ステップS545)。賞球通過待ち時間が終了した時点は、ステップS537またはステップS538で設定された賞球が全て払い出された状態である。そこで、払出制御用CPU371は、賞球通過待ち時間が終了していれば、賞球処理中フラグをオフする(ステップS546)。賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ301Aを通過しなかった場合には、賞球経路エラーとされる。
【0298】
なお、この実施の形態では、ステップS511、ステップS531の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【0299】
総合個数記憶および貸し球個数記憶の内容は、遊技機への電力供給が断しても、所定期間電源基板910のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用CPU371は、総合個数記憶の内容にもとづいて払出処理を継続することができる。
【0300】
なお、払出制御用CPU371は、主基板31から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎(例えば15個、10個、6個)に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを+1する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−1する(この場合、払出制御処理にて減算処理を行うようにする)。その場合にも、各個数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用CPU371は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【0301】
以上に説明したように、この実施の形態では、前面扉200が開放されると、主基板31に搭載されている遊技制御手段が、ドアスイッチ96を介してその旨を検知する。そして、遊技制御手段は、払出処理を停止させるための払出制御コマンドを、払出制御基板37に対して出力する。払出制御基板37に搭載された払出制御手段は、払出処理を停止させるための払出制御コマンドを受信すると、球払出装置97からの遊技球払出を停止させる制御を行う。従って、前面扉200が開放されたときに、球払出装置97から払い出された遊技球がこぼれ落ちてしまうことは防止される。
【0302】
さらに、この実施の形態では、遊技の全体的な進行を制御する遊技制御手段が前面扉200の開放を認識した後に、払出制御手段に対して払出処理を停止するように指示する。従って、遊技制御手段が知らないうちに遊技球の払出が停止してしまうようなことはなく、遊技の進行に支障を来すことはない。
【0303】
払出制御手段は、払出制御信号に関するINT信号が立ち上がったことを検知して、例えば割込処理によって1バイトのデータの取り込み処理を開始する。そして、複数の払出制御コマンドを格納可能な受信リングバッファ領域(この例では確定コマンドバッファ)が設けられているので、払出制御コマンドを受信後、そのコマンドにもとづく制御が開始されないうちに次の払出制御コマンドを受信しても、そのコマンドが、払出制御手段において受信されないということはない。
【0304】
また、図21〜図24のフローチャートに示されたように、遊技制御手段は、払出停止状態であっても(ステップS181)、ステップS231のコマンドセット処理が実行可能であるように構成されている。よって、払出停止状態であっても、入賞検出がなされると払出個数を示す払出制御コマンドが払出制御手段に対して出力される。
【0305】
払出制御手段において、払出停止状態であっても割込処理は起動されるので、払出制御手段は、払出停止中であっても、払出制御コマンドを受信することができる。そして、払出停止中では受信した払出制御コマンドに応じた払出処理は停止しているのであるが、複数の払出制御コマンドを格納可能な受信リングバッファ領域(確定コマンドバッファ)が設けられているので、遊技制御手段から出力された払出制御コマンドは、払出制御手段において消失してしまうようなことはない。また、払出停止中であっても、図43に示されたコマンド解析実行処理の起動は禁止されないので、確定コマンドバッファ内の賞球個数を示すデータにもとづいて総合個数記憶の内容が更新される。
【0306】
そして、払出制御手段において、出力コマンドを受信リングバッファ領域(この例では確定コマンドバッファ)のどの領域に格納するのかを示すアドレス指示手段としてのコマンド受信個数カウンタが用いられる。よって、どの領域を使用すればよいのかの判断は容易である。
【0307】
また、遊技制御手段においても、送信コマンドを特定可能なデータは、リングバッファ形式のバッファ(図27(C)参照)に格納される。ただし、図21〜図24のフローチャートに示されたように、払出制御コマンドについては、賞球個数を示す払出制御コマンドはリングバッファ形式のバッファに格納されるが(ステップS126,S135,S225)、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドについては、リングバッファ形式のバッファには格納されない。また、賞球個数を示す払出制御コマンドがリングバッファ形式のバッファに格納される際に、EXTデータに対応する賞球数に関するコマンドデータのみが格納される。この実施の形態では、賞球数が幾つであってもMODEデータは「F0(H)」であるから(図30参照)、EXTデータに対応する賞球数のみを格納するように構成しても、コマンド送出制御が複雑になることはない。
【0308】
そして、図21〜図24のフローチャートにおいて、入賞口に関するスイッチのチェックよりも前に払出停止状態に関するチェックが実行されるので、2msの一処理期間内で、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドは優先して出力される。すなわち、電気部品の動作停止/再開を指令する信号のように、その信号にもとづく処理が早めに開始されることが好ましい重要な制御信号は、1回の制御期間内で先に送信される。なお、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドについても、賞球個数を示す払出制御コマンドと同様に、リングバッファ形式のバッファに格納してもよい。そのように構成しても、入賞口に関するスイッチのチェックよりも前に払出停止状態に関するチェックを実行すれば、払出停止状態指定に関する払出制御コマンドおよび払出可能状態指定に関する払出制御コマンドが優先して出力される。
【0309】
さらに、2msの一処理期間内で、払出停止状態指定に関する払出制御コマンドまたは払出可能状態指定に関する払出制御コマンドと賞球個数を指定するための払出制御コマンドとをともに払出制御基板37に出力可能になっている。すなわち、発生要因が異なる複数の制御(この例では、払出停止に関する制御と賞球払出に関する制御)について、一処理期間内で、払出制御コマンドを出力することが可能になっている。なお、図21〜図24に示されたフローチャートに示されたように、一処理期間内で、賞球個数を指定するための払出制御コマンドは1つだけ出力可能になっている。
【0310】
また、払出停止に関する制御および賞球払出に関する制御とは発生要因が異なる制御の例として、エラー検出制御、遊技制御手段による球詰まり検出制御、球払出装置97に関連するその他の制御を行ってもよい。それらの制御も行われる場合、遊技制御手段を、それぞれの制御について一処理期間内で1つの払出制御コマンド(例えば、エラー発生を示すコマンド、球詰まり解除を示すコマンド)を出力可能に構成しておけば、やはり、一処理期間内で複数の払出制御コマンド(それぞれ発生要因が異なる)を出力することができる。
【0311】
なお、既に説明したように、遊技制御手段は、払出停止を1種類のコマンド(払出停止状態指定コマンド)で払出制御手段に対して通知するようにしたが、払出を停止すべき原因別に、異なる払出制御コマンドによって払出停止を払出制御手段に対して通知するようにしてもよい。
【0312】
さらに、遊技制御手段においても、リングバッファ形式のバッファのどの領域のデータを用いるのかを示すアドレス指示手段としてのポインタ(読出ポインタ)が用いられる。よって、どの領域のデータを用いて制御コマンドを出力するのかの判断は容易である。
【0313】
また、遊技者の操作に応じて遊技が行われ、遊技媒体の払出を行う遊技機において、遊技の進行を制御する遊技制御手段が、払出装置の制御を行う払出制御手段に対してコマンドによって払出の停止および再開を指令するように構成されている場合に、遊技制御手段が、払出停止状態において払出を再開できる状態になったことを検知すると、所定のウェイト時間をおいた後に払出の再開を指令するためのコマンドを払出制御手段に対して出力する(図22参照)。
【0314】
さらに、払出制御手段は、払出の再開を指令するためのコマンドを受信すると、所定のウェイト時間をおいた後に払出処理を再開する(図44参照)。従って、図50に例示するように、遊技制御手段が払出可能状態になったことを検出してから、遊技制御手段が作成するウェイト時間と払出制御手段が作成するウェイト時間の和の時間が経過すると、払出装置からの遊技媒体の払出が再開されることになる。
【0315】
例えば、払出装置の上部に設けられている遊技媒体の補給路において遊技媒体の不足が検知されたことによって払出停止状態になり、その後に払出が可能な状態に復旧したような場合には、払出装置に対する遊技媒体の補給が十分でないことも考えられるので、直ちに払出処理を再開すると再び払出不能状態に陥ってしまう事態が発生する可能性もある。
【0316】
しかし、上記の実施の形態のようにウェイト時間を設けておけば、払出装置からの払出が再開されるときに、十分な量の遊技媒体が払出装置に供給されているので、そのような不都合は生じない。
【0317】
そして、上記の実施の形態では、払出制御手段においてもウェイト時間を作成するので、遊技制御手段におけるメモリを費やすことが防止される。すなわち、ウェイト時間を作成するには、メモリを用いてソフトウェア的なカウンタを形成し、そのカウンタを用いてウェイト時間を作成するのが一般的であるから、長いウェイト時間を作成しようとすると、使用メモリ領域が増加してしまう。しかし、上記の実施の形態のように、払出制御手段もウェイト時間を作成するように構成すれば、ウェイト時間作成のための遊技制御手段におけるメモリの容量を節減することができる。このことは、払出制御手段についても当てはまる。
【0318】
ところで、上記の実施の形態では、ドアスイッチ96と満タンスイッチ48とが独立して設けられている場合にはドアスイッチ96の検出信号は独立して主基板31に入力されたが、その検出信号と他のスイッチの検出信号との論理和に相当する信号を主基板31に入力するようにしてもよい。図51(a)はドアスイッチ96の検出信号が独立して主基板31に入力される様子を示し、図51(b)はドアスイッチ96の検出信号と満タンスイッチ48の検出信号との論理和に相当する信号が主基板31に入力される様子を示す。すなわち、前面開放部材の開放を検出する検出手段の開放信号と遊技媒体の所定の貯留状態を検出する検出手段の一例である満タンスイッチ48の検出信号とが一つの検出信号として遊技制御手段に入力される。
【0319】
図51(b)に例示するような構成では、入力ポートの割り当ては図52に示すようになる。すなわち、図14に示された例に対して、入力ポートが1ビット節減される。そして、主基板31のCPU56が実行するスイッチ処理は図53のフローチャートに示されるようになる。図53に示す処理では、図19に示された処理においてステップS76で処理数「5」が設定されたのに対して、ステップS76Aで処理数「4」が設定される。その他の処理は、図19に示された処理と同じである。処理数として「4」が設定されるので、スイッチチェック処理ルーチン(ステップS78)のコール回数が減る。すなわち、スイッチ処理の処理時間が短くなる。
【0320】
また、主基板31のCPU56が実行する賞球処理の一部は図54および図55のフローチャートに示されるようになる。すなわち、図21〜図24に示された賞球処理では、ステップS161〜S165のドアスイッチ96の開放を検知するための処理が実行されていたのに対して、この実施の形態ではそのような処理は不要とされる。さらに、図21〜図24に示された賞球処理では、ステップS182およびステップS185でドア開放フラグのチェックも行われていたのに対して、この実施の形態では、そのようなチェックは不要である。従って、賞球処理の処理時間が短くなる。また、ドア開放フラグが不要になるので、RAMの消費も節約される。賞球処理における他の処理は、図21〜図24に示された賞球処理における処理と同じである。
【0321】
また、この実施の形態では、ドアスイッチ96の検出信号と満タンスイッチ48の検出信号との論理和に相当する信号を用いたが、CPU56がドアスイッチ96の検出信号と球切れスイッチ187の検出信号との論理和に相当する信号を用いるように、ドアスイッチ96の検出信号と球切れスイッチ187の検出信号とを接続してもよい。
【0322】
なお、上記の各実施の形態のパチンコ遊技機1は、主として、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0323】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【0324】
図56はスロット機の一例の前面扉を正面からみた正面図である。図56に示すように、スロット機500において、中央付近に、パチンコ遊技機1の遊技盤に相当する遊技パネル501が着脱可能に取り付けられている。また、遊技パネル501の中央付近には、複数種類の図柄が可変表示される可変表示領域502が設けられている。可変表示領域502の左側には、1枚賭けランプ503、2枚賭けランプ504および3枚賭けランプ505が設けられている。また、可変表示領域502の右側には、ゲームオーバーランプ506、リプレイランプ507、ウェイトランプ508、スタートランプ509およびメダル投入指示ランプ510が設けられている。
【0325】
可変表示領域502の下部には、7セグメントLEDによるクレジット表示器511、7セグメントLEDによるゲーム回数表示器512および7セグメントLEDによるペイアウト表示器513が設けられている。この実施の形態では、可変表示領域502には、「左」、「中」、「右」の3つの図柄表示エリアがあり、各図柄表示エリアに対応してそれぞれ図柄表示リール514a,514b,514cが設けられている。
【0326】
遊技パネル501の下部には、遊技者が各種の操作を行うための各種入力スイッチなどが配される操作テーブル520が設けられている。操作テーブル520の奥側には、コインを1枚ずつBETする(賭ける)ためのBETスイッチ521、1ゲームで賭けることのできる最高枚数(例えば3枚)ずつコインをBETするためのMAXBETスイッチ522、精算スイッチ523、およびコイン投入口524が設けられている。コイン投入口524に投入されたコインは、投入コインセンサ(図示せず)によって検知される。この例では、コイン投入口524からコインが投入される毎に、例えば50枚を上限として、クレジット表示器511に表示される数値を1つずつ増やす。そして、BETスイッチ521が押下されてコインが1枚BETされる毎にクレジット表示器511に表示される数値を1減らす。また、MAXBETスイッチ522が押下されてコインが3枚BETされる毎にクレジット表示器511に表示される数値を3減らす。
【0327】
操作テーブル520の手前側には、スタートスイッチ525、左リールストップスイッチ526a、中リールストップスイッチ526b、右リールストップスイッチ526cおよびコイン詰まり解消スイッチ527が設けられている。操作テーブル520の手前左右には、それぞれランプ528a,528bが設けられている。操作テーブル520の下部には、着脱可能に取付けられているタイトルパネル530が設けられている。タイトルパネル530には、スロット機の機種名称などが描かれる。タイトルパネル530の下部には、効果音などを出力するスピーカ531が設けられている。また、タイトルパネル530の下部には、内部記憶可能な数量(例えば50個)を越えたコインを貯留するコイン貯留皿532が設けられている。
【0328】
遊技パネル501の上部には、着脱可能に取付けられているパネル540が設けられている。パネル540の中央付近には、遊技者に遊技方法や遊技状態などを報知するLCD(液晶表示装置)541が設けられている。例えば、入賞発生時に、キャラクタが所定動作を行う画像をLCD541に表示することで、後述する当選フラグが設定されていることを遊技者に報知する。パネル540の上部には、各種情報を報知するためのランプ542,543,544が設けられている。また、パネル540の外側の左右には、効果音を発する2つのスピーカ545a,545bが設けられている。さらに、遊技パネル501の外側周辺には、遊技効果ランプ550,551,552,553が設けられている。
【0329】
図57は、スロット機の遊技枠(筐体)を正面から見た正面図である。また、図58は、スロット機の前面扉を裏面から見た裏面図である。図57に示すように、筐体の下部には、コイン払出口581にコインを払い出すコイン払出装置580が設置されている。また、図58に示すように、前面扉の中央部には、透視パネル501Aが設置されている。また、透視パネル501Aよりもやや下部にコイン払出装置580に至る投入コイン出口582が設けられ、コイン貯留皿532に至るコイン通路583の中途に、コイン払出装置580からのコインが流入する払出コイン入り口584が設けられている。
【0330】
このような遊技機において、遊技の進行を制御する遊技制御用のCPU等による遊技制御手段とは別個に、コイン払出装置580を制御する払出制御手段が設けられ、払出制御手段が遊技制御手段からのコマンドに応じてコイン払出装置580を制御して所定枚数のコインの払出を行わせるように構成されている場合に、本発明を適用することができる。すなわち、前面扉の開放を示す開放信号を出力可能なドアスイッチ等の検出手段を設け、検出手段の出力を遊技制御手段に入力し、開放信号の入力に応じて、コイン払出装置580からのコインの払出の停止を指令する制御信号としての払出停止指令を払出制御手段に対して出力する。
【0331】
そして、払出制御手段は、払出停止指令を受信したらコイン払出装置580からのコインの払出の停止する。その結果、遊技媒体としてのコインが遊技機の外部にこぼれ落ちることが防止される。
【0332】
払出制御手段が別個に設けられず、遊技制御手段が直接にコイン払出装置580を制御するように構成されている場合でも、前面扉の開放を示す開放信号に応じて遊技制御手段がコインの払い出しを停止させるようにしてもよい。また、前面扉の開放を示す開放信号を電源基板に入力し、開放信号に応じて払出駆動モータへの電源供給を停止するようにしてもよい。さらに、前面扉の開放を示す開放信号をエラー解除信号として用いてもよい。すなわち、コイン切れが発生して払い出しが停止し、遊技店員等が扉を開けてコインを補充した後、扉を閉めることによってエラーが解除されたと認識して払い出しや遊技を再開するようにしてもよい。
【0333】
【発明の効果】
請求項1記載の発明では、遊技機を、検出手段は、貯留作動部材の作動に応じて、前面開放部材の開放を検出したとき、または貯留部における遊技媒体の貯留状態が満タン状態になったことを検出したときに、検出信号を遊技制御手段に出力し、遊技制御手段が、検出信号の入力に応じて払出装置からの遊技媒体の払出を禁止するための払出禁止信号を払出制御手段に対して送信し、払出制御手段が、払出禁止信号の受信に応じて払出装置による払い出しを実行しない払出禁止状態とするように構成したので、遊技制御手段による処理を介さずに遊技媒体の払出が停止してしまうようなことはなく遊技機の状態を遊技制御手段が管理することができるとともに、前面開放部材が開放されたときに遊技媒体の払出を停止させるので遊技店員等による前面開放部材の開放に伴う作業が行われる場合に、遊技媒体の払い出しが継続されることに伴う煩わしさを解消することができる。また、遊技制御手段は一つの入力信号にもとづいて例えば払出禁止処理の所定の処理を行うことができ、信号の入力処理を伴う遊技制御手段の負担を軽減することができる。また、一つの機構で遊技媒体の貯留状態と前面開放部材の開閉状態とを検出することができるとともに、遊技制御手段が搭載されている基板において信号入力のための入力部を増設しなくてもよいという効果もある。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図3】 パチンコ遊技機の機構盤を背面からみた背面図である。
【図4】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図5】 球払出装置を示す分解斜視図である。
【図6】 枠基体および前面扉を開放した状態のパチンコ遊技機の一例を示す斜視図である。
【図7】 ドアスイッチの構成例およびその作用を説明するための説明図である。
【図8】 遊技制御基板(主基板)の回路構成を示すブロック図である。
【図9】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図10】 電源基板の一構成例を示すブロック図である。
【図11】 主基板におけるCPU周りの一構成例を示すブロック図である。
【図12】 出力ポートのビット割り当ての一例を示す説明図である。
【図13】 出力ポートのビット割り当ての一例を示す説明図である。
【図14】 入力ポートのビット割り当ての一例を示す説明図である。
【図15】 主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図16】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図17】 2msタイマ割込処理を示すフローチャートである。
【図18】 RAMにおけるスイッチタイマの形成例を示す説明図である。
【図19】 スイッチ処理の一例を示すフローチャートである。
【図20】 スイッチチェック処理の一例を示すフローチャートである。
【図21】 賞球処理の一例を示すフローチャートである。
【図22】 賞球処理の一例を示すフローチャートである。
【図23】 賞球処理の一例を示すフローチャートである。
【図24】 賞球処理の一例を示すフローチャートである。
【図25】 スイッチオンチェック処理を示すフローチャートである。
【図26】 入力判定値テーブルの構成例を示す説明図である。
【図27】 コマンド送信バッファの一構成例を示す説明図である。
【図28】 制御コマンドのコマンド形態の一例を示す説明図である。
【図29】 制御コマンドを構成する8ビットの制御信号とINT信号との関係を示すタイミング図である。
【図30】 払出制御コマンドの内容の一例を示す説明図である。
【図31】 コマンドセット処理の処理例を示すフローチャートである。
【図32】 コマンド送信処理ルーチンを示すフローチャートである。
【図33】 賞球個数減算処理の一例を示すフローチャートである。
【図34】 電源監視および電源バックアップのための払出制御用CPU周りの一構成例を示すブロック図である。
【図35】 出力ポートのビット割り当ての一例を示す説明図である。
【図36】 入力ポートのビット割り当ての一例を示す説明図である。
【図37】 払出制御基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図38】 2msタイマ割込処理を示すフローチャートである。
【図39】 払出制御手段におけるRAMの一構成例を示す説明図である。
【図40】 受信バッファの一構成例を示す説明図である。
【図41】 払出制御用CPUのコマンド受信処理の例を示すフローチャートである。
【図42】 スイッチ処理の例を示すフローチャートである。
【図43】 コマンド解析実行処理の例を示すフローチャートである。
【図44】 払出停止状態設定処理の例を示すフローチャートである。
【図45】 プリペイドカードユニット制御処理の例を示すフローチャートである。
【図46】 球貸し制御処理の例を示すフローチャートである。
【図47】 球貸し制御処理の例を示すフローチャートである。
【図48】 賞球制御処理の例を示すフローチャートである。
【図49】 賞球制御処理の例を示すフローチャートである。
【図50】 遊技制御手段および払出制御手段が作成するウェイト時間の一例を示すタイミング図である。
【図51】 他の実施の形態を説明するためのブロック図である。
【図52】 他の実施の形態における入力ポートのビット割り当ての一例を示す説明図である。
【図53】 他の実施の形態におけるスイッチ処理を示すフローチャートである。
【図54】 他の実施の形態における賞球処理を示すフローチャートである。
【図55】 他の実施の形態における賞球処理を示すフローチャートである。
【図56】 スロット機を正面から見た正面図である。
【図57】 スロット機の遊技枠を正面から見た正面図である。
【図58】 スロット機の前面扉を裏面から見た裏面図である。
【符号の説明】
31 遊技制御基板(主基板)
37 払出制御基板
56 CPU
96 ドアスイッチ
97 球払出装置
200 前面扉(前面開放部材)
301A 賞球カウントスイッチ
301B 球貸しカウントスイッチ
371 払出制御用CPU[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine or a slot machine in which a game is performed according to a player's operation, and more particularly to a gaming machine having a front opening member that can be opened.
[0002]
[Prior art]
As an example of a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are awarded to the player There are things that will be paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The game value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous to a player who is easy to win and a right to become advantageous to the player. Or a condition for paying out game media as a prize ball is easily established.
[0004]
In the first type pachinko gaming machine having a variable display unit that displays a special symbol, the display result of the variable display unit that displays the special symbol is usually a combination of a specific display mode defined in advance. " When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the display results that are already deterministic or temporary at the stage where some of the display results of the plurality of variable display portions are not yet derived and displayed. A state in which the display mode of the variable display unit in which “” is derived and displayed satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, when the display result of the identification information variably displayed on the variable display section does not satisfy the condition of “big hit”, it becomes “disconnected”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means, and the payout control board on which the payout control means for controlling the payout device is mounted. Sent.
[0007]
Generally, a ball storage tank for storing game balls is provided on the upper part of the back of the game machine, and game balls are supplied from the game store to the ball storage tank of the game machine. Then, inside the gaming machine, the gaming ball flows down from the ball storage tank along the ball payout path, and the prize ball is paid out via a payout device provided in the middle of the ball payout path. A game ball is paid out to a hitting ball supply tray (upper plate) provided on the player. When the game balls are stored in the upper plate too much, the paid-out game balls are also stored in the lower plate provided at the lower part of the upper plate.
[0008]
[Problems to be solved by the invention]
When a player is playing a game, such as when a game ball is parked and other obstacles prevent the game from being played, the player will be disadvantaged. It is necessary to open the front door of the machine to remove the obstacle and return it to a playable state. Further, for example, when a reset switch is installed on the back side of the gaming machine, the front door is opened when a store clerk or the like of the game store needs to operate the reset switch.
[0009]
If the game ball is paid out when the front door is opened, there is a problem that the game ball is not paid out to the upper plate or the lower plate and may spill out of the gaming machine. If the ball stopper is made to hit the game ball payout opening when the front door is opened, the game ball is not discharged, so there is no possibility of spilling the game ball. If it continues, a big load will be applied to a ball stop member and there exists a possibility that a ball stop member may be damaged.
[0010]
The present invention has been made to solve the above-described problems, and when the front opening member is opened, the payout of the game medium is stopped and the game medium spills out of the gaming machine. It is an object of the present invention to provide a gaming machine that can prevent the above.
[0011]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player can perform a predetermined game, and a front opening member that can be opened to the front side of the gaming machine,An opening / closing operation member that operates according to opening / closing of the front opening member;A payout device for paying out game media, payout control means for controlling the payout device,A storage unit capable of storing game media paid out from the payout device, a storage operation member that operates according to a storage state of game media in the storage unit, and a connection that operates the storage operation member according to the operation of the opening / closing operation member Detection means for outputting a detection signal in accordance with the operation of the member and the storage operation member;A game control means capable of transmitting a control signal composed of command data for controlling the progress of the game and controlling the payout device to the payout control means;Depending on the operation of the storage actuating member,Detected opening of front opening memberOr when it is detected that the storage state of the game medium in the storage unit is fullsignalTheFor game control meansOutputThe game control meansdetectionIn response to the input of the signal, a payout prohibition signal is transmitted to the payout control means as a control signal for prohibiting the payout of the game medium from the payout device, and the payout control means pays out in response to reception of the payout prohibition signal. The payout prohibition state in which the payout by the apparatus is not executed is set.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the
[0025]
As shown in FIG. 1, the
[0026]
Near the center of the
[0027]
An open /
[0028]
The
[0029]
In this example, a
[0030]
In the
[0031]
The hit ball fired from the hit ball launching device enters the
[0032]
The rotation of the image in the
[0033]
When the combination of images in the
[0034]
Next, each board | substrate arrange | positioned at the back surface of the
As shown in FIG. 2, on the back surface of the
[0035]
On the back side of the gaming machine, there are installed a variable
[0036]
Furthermore, a power supply board 910 on which a power supply circuit for generating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a
[0037]
FIG. 3 is a rear view of the mechanism plate of the
[0038]
The game balls paid out from the
[0039]
A large number of prize balls based on winning a prize are paid out, and the
[0040]
Next, the configuration of the intermediate base unit installed on the
[0041]
A
[0042]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the
[0043]
The central portion of the
[0044]
Below the
[0045]
FIG. 5 is an exploded perspective view of the
[0046]
As shown in FIG. 5, the
[0047]
The
[0048]
In addition, below the ball
[0049]
[0050]
A recess is formed at the tip of the
[0051]
In other words, the payout motor position sensor including the
[0052]
When the
[0053]
As shown in FIG. 4, a ball sorting member (switching member) 311 is provided below the
[0054]
Thus, by providing the
[0055]
In this embodiment, a
[0056]
FIG. 6 is a perspective view showing an example of the
[0057]
The
[0058]
An out
[0059]
When the ball removal lever provided near the
[0060]
In this embodiment, a door switch as a detecting means for detecting the opening of the
[0061]
FIG. 7 is an explanatory diagram for explaining a configuration example of the
[0062]
In a state in which the
[0063]
In a state where the
[0064]
In the structure shown in FIGS. 7A and 7B, the
[0065]
Further, the
[0066]
Furthermore, the mechanism shown in FIG. 7 may be installed in the vicinity of the
[0067]
As described above, according to the configuration in which the game ball detection by the switch for detecting the storage state of the game balls and the opening detection of the opening member can be performed collectively, the
[0068]
FIG. 8 is a block diagram illustrating an example of a circuit configuration in the
[0069]
Although not shown in FIG. 8, the count switch short circuit signal is also transmitted to the
[0070]
Further, according to the data given from the
[0071]
The
[0072]
Further, the
[0073]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the
[0074]
In this embodiment, the lamp control means mounted on the
[0075]
FIG. 9 is a block diagram showing components related to payout, such as components of the
[0076]
The CPU 56 of the
[0077]
Even when the signal from the
[0078]
Further, the detection signal from the prize
[0079]
When there is a winning, a payout control command indicating the number of winning balls is input to the
[0080]
In the
[0081]
The
[0082]
Further, a detection signal from the ball lending
[0083]
The
[0084]
A ball lending switch signal and a return switch signal are given from the
[0085]
When the power of the
[0086]
Then, the
[0087]
As described above, all signals from the
[0088]
Further, in this embodiment, the case where the
[0089]
FIG. 10 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of the electric part control boards such as the
[0090]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 includes one or a plurality of converter ICs 922 (only one is shown in FIG. 10), generates + 21V, + 12V, and + 5V based on VSL and outputs the generated voltages to the connector 915. A relatively large capacitor 923 is connected to the input side of the
[0091]
However, each connector reaching each electric component control board may be provided on the power supply board 910 to supply each voltage from the power supply board 910 to each board without going through the relay board. FIG. 10 shows one connector 915 as a representative, but the connector is provided for each electric component control board.
[0092]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-
[0093]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0094]
Further, a power
[0095]
The predetermined value for the
[0096]
Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes on. However, if the power supply stoppage is recognized by monitoring the + 30V power supply voltage that decreases earlier than + 12V, before the switch output exhibits the on state. It is possible to enter a state of waiting for power supply restart and not detect switch output.
[0097]
Further, since the
[0098]
In the configuration shown in FIG. 10, the detection output (power cut-off signal) of the
[0099]
FIG. 11 is a block diagram illustrating a configuration example around the CPU 56 in the
[0100]
FIG. 11 also shows a system reset circuit 65. When the power is turned on, the reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to a high level when the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the same as the power supply voltage monitored by the power supply monitoring circuit, and the voltage value is lower than a predetermined value (the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal). When the value is less than or equal to, the output is set to low level. Accordingly, the CPU 56 performs a predetermined power supply stop process in response to the power-off signal from the power supply monitoring circuit, and then the system is reset.
[0101]
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the
[0102]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset circuit 65 monitor the voltage of the same power supply VSL, the timing at which the voltage monitoring circuit outputs a power-off signal and the system reset circuit 65 reset the system. It is possible to reliably set the difference in timing for outputting the signal within a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop process in response to the power-off signal from the power supply monitoring circuit until the completion of the power supply stop process.
[0103]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power board, and the contents are preserved even if the power source for the gaming machine is cut The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0104]
In the configuration shown in FIG. 11, two reset signals (low level signals) are given to the reset terminal of the CPU 56 when the power is turned on, but the reset is reliably released even if the reset signal rises only once. When the CPU is used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0105]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output.
[0106]
12 and 13 are explanatory diagrams showing output port assignment in this embodiment. As shown in FIG. 12, the
[0107]
Further, various information output signals from the
[0108]
As shown in FIG. 12, each INT signal (payout control signal INT, display control signal INT, lamp control signal INT) output to the
[0109]
FIG. 14 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 14, the winning
[0110]
Next, the operation of the gaming machine will be described.
FIG. 15 is a flowchart showing main processing executed by the CPU 56 on the
[0111]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set in an accessible state (step S6).
[0112]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0113]
Interrupt mode 0: The built-in device that issued the interrupt request outputs an RST instruction (1 byte) or a CALL instruction (3 bytes) on the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
[0114]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0115]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
[0116]
Therefore, when the interrupt
[0117]
Then, it is confirmed whether or not data protection processing of the backup RAM area (for example, power failure occurrence NMI processing such as addition of parity data) has been performed when power supply is stopped (step S7). In this embodiment, when an unexpected power supply stop occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that there is no backup, the CPU 56 executes an initialization process.
[0118]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when power supply is stopped. In this example, as shown in FIG. 16, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0119]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example). In the case of recovery after an unexpected power supply stop, the data in the backup RAM area should have been saved, so the check result becomes normal. If the check result is not normal, the internal state cannot be returned to the state at the time of stopping the power supply, and therefore the initialization process executed at the time of power-on not at the time of power failure recovery is executed.
[0120]
If the check result is normal (step S8), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power supply is stopped. Perform (step S9). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0121]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (
[0122]
For example, there is a state in which the ball break
[0123]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0124]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 17, the CPU 56 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S12).
[0125]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0126]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the
[0127]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0128]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0129]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
[0130]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the
[0131]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0132]
Further, the CPU 56 issues a drive command to the
[0133]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the
[0134]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0135]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0136]
As described above, in this embodiment, the interrupt
[0137]
Also, among the
[0138]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal from each switch indicates an ON state. As shown in FIG. 18, the number of switch timers is equal to the number of detection signals (the number of switches to be detected) n. In this embodiment, n = 13. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 14).
[0139]
FIG. 19 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning
[0140]
FIG. 20 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the
[0141]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning
[0142]
If the value of the carry flag is “0”, that is, if the detection signal of the winning
[0143]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0144]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the
[0145]
The CPU 56 inputs the data input to the
[0146]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, five times, and the detection signal of the switch input to the 5 bits of the
[0147]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0148]
FIG. 21 to FIG. 24 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the
[0149]
In the prize ball process, the CPU 56 first checks whether or not the wait counter is operating (step S150). As the wait counter, for example, a predetermined area of the
[0150]
If the wait counter is not in operation, the CPU 56 sets “1” as the offset of the input determination value table (step S151), and sets “9” as the offset of the switch timer address (step S152). The offset “1” in the input determination value table (see FIG. 26) means that the second data “50” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “9” designates the switch timer corresponding to the
[0151]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 26, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, in order from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0152]
An example of a switch-on check routine is shown in FIG. In the switch-on check routine, if the value of the switch timer corresponding to the
[0153]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break
[0154]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-
[0155]
Further, the CPU 56 sets “1” as the offset of the input determination value table (step S161), and sets “0D (H)” as the offset of the switch timer address (step S162). The offset “1” in the input determination value table means that the third data “2” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0D (H)” designates the switch timer corresponding to the
[0156]
In the switch-on check routine, since the switch-on flag is set if the value of the switch timer corresponding to the
[0157]
Then, the CPU 56 checks whether or not it is in a payout stop state, which is a state in which payout of game balls from the
[0158]
When either of them changes to the on state, a command transmission table related to the payout stop state designation command is set (step S183), and command set processing is called (step S184). In step S183, the head address of the command transmission table (ROM) storing the payout control command of the payout stop state designation command is set as the address of the command transmission table. In the command transmission table relating to the payout stop state designation command, INT data described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set. In the command set process, a payout control command output process based on the contents of the command transmission table and the like is executed. In step S182, when one of the flags is already in the on state and the other flag is in the on state, the processes in steps S183 and S184 are not performed.
[0159]
If it is in the payout stop state, it is checked whether or not all of the ball state flag, the full tank flag, and the door open flag have been turned off (step S185). When all are turned off, a predetermined initial value is set in the wait counter (step S186).
[0160]
When it is confirmed in step S150 that the wait counter is operating, the CPU 56 decrements the value of the wait counter (step S187), and when the value of the weight counter becomes 0 (step S191), the payout available state designation is performed. A command transmission table for commands is set (step S192), and command set processing is called (step S193). In step S192, the head address of the command transmission table (ROM) in which the payout control command of the payable state designation command is stored is set as the address of the command transmission table. In the command transmission table related to the payout enable state designation command, INT data, data of the first byte of the payout control command, and data of the second byte of the payout control command, which will be described later, are set.
[0161]
By the above control, the state where any one or more of the out-of-ball state flag, the full tank flag, and the door open flag are turned on, that is, the payout stopped state, is all turned off (the payable state is changed). The payout enabled state designation command is not output immediately after the wait time corresponding to the initial value set in the wait counter is output. Is done. For example, it is conceivable that a sufficient amount of game balls have not yet been replenished in the game ball replenishment route even when the ball break
[0162]
Note that the process of step S186 may be executed only when all of the ball-out state flag, the full tank flag, and the door open flag are turned off from the state where only the ball-out state flag is on. . That is, the wait time may be set only when the ball-out state is resolved.
[0163]
Further, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the switch timer address (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0” indicates that the switch timer corresponding to the winning
[0164]
In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 26) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0165]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the value of the switch timer corresponding to the switch is loaded.
[0166]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0167]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning
[0168]
When the switch-on flag is set, “10” as the number of prize balls to be paid out is set in the ring buffer (step S126). Then, 10 is added to the stored value of the total winning ball number storage buffer (step S127). When data is written to the ring buffer, the write pointer is incremented. When data is written to the last area of the ring buffer, the write pointer is updated to point to the first area of the ring buffer.
[0169]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM. In this embodiment, when data is written to the ring buffer, an addition process is performed on the stored value of the total prize ball number storage buffer. At the time of output, an addition process may be performed on the stored value of the total winning ball number storage buffer.
[0170]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S131), and sets “4” as the offset of the switch timer address (step S132). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “4” designates the switch timer corresponding to the
[0171]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0172]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S221), and sets “5” as the offset of the address of the switch timer (step S222). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the offset “5” of the switch timer address indicates that the switch timer corresponding to the
[0173]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0174]
If data exists in the ring buffer (step S227), the contents of the ring buffer pointed to by the read pointer are set in the transmission buffer (step S228), and the value of the read pointer is updated (next area of the ring buffer). (Step S229), the command transmission table regarding the number of winning balls is set (Step S230), and the command setting process is called (Step S231). The operation of the command set process will be described in detail later. In step S230, the head address of the command transmission table (ROM) in which the payout control command relating to the number of winning balls is stored is set as the address of the command transmission table. In the command transmission table relating to the number of winning balls, INT data described later, data of the first byte of the payout control command, and data of the second byte of the payout control command are set. However, “80 (H)” is set as the second byte data.
[0175]
As described above, when the game control means tries to output a payout control command for instructing the number of prize balls to the
[0176]
If the content of the total prize ball number buffer is not 0, that is, if there is still a prize ball remaining, the CPU 56 turns on a prize ball paying-in flag (steps S232 and S233).
[0177]
Further, when the prize ball paying flag is on (step S234), the CPU 56 monitors the number of prize balls actually paid out from the
[0178]
In this embodiment, even when the payout is stopped (steps S181 and S185), the processes of steps S121 to S136 and S221 to S231 are executed. That is, the game control means can output a payout control command for instructing the number of prize balls even when the payout is stopped. That is, a control signal for instructing the number of winning balls is transmitted to the payout control means even in the payout stop state, and when the payout stop state is cancelled, it is possible to start paying out the winning balls early. In the prize ball process activated every 2 ms, the payout control for instructing the number of prize balls is executed because the process of steps S181 to S184 is executed earlier than the processes of steps S121 to S136 and S221 to S231. The payout stop state designation command is given priority over the command.
[0179]
Next, a method for sending a control command from the game control means to each electric component control means will be described. When a control command is to be output from the game control means to each electric component control board (sub-board), the head address of the command transmission table is set. FIG. 27A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the
[0180]
Although the EXT data itself may be set in the area of the
[0181]
FIG. 27 (B) is an explanatory diagram showing a configuration example of INT data.
[0182]
[0183]
In this embodiment, for the payout control command, a ring buffer and a transmission buffer are prepared as shown in FIG. In the prize ball processing, when the prize ball payout condition is established, the number of prize balls according to the established condition is sequentially set in the ring buffer. Further, when outputting a payout control command relating to the number of winning balls, one data is transferred from the ring buffer to the transmission buffer. In the example shown in FIG. 27C, data corresponding to 12 payout control commands can be stored in the ring buffer.
[0184]
FIG. 28 is an explanatory diagram illustrating an example of a command form of a control command output from the
[0185]
FIG. 29 is a timing chart showing the relationship between the 8-bit control signals CD0 to CD7 and the INT signal constituting the control command for each electrical component control means. As shown in FIG. 29, after the MODE or EXT data is output to the output port (any one of the
[0186]
The period A is a period required for the CPU 56 to prepare for output of the command, that is, a period required for the process of setting the output command in the buffer, and is a period for stabilizing the data in the control signal line. That is, after the control signals CD0 to CD7 are output on the control signal line, the INT signal as the capture signal is output after a predetermined period (period A: part of the off output period) has elapsed. The period B (ON output period) is a period for stabilizing the INT signal. The period C (a part of the off-output period) is a period set so that the electrical component control means can reliably capture data. During the period of B and C, the data on the signal line does not change. That is, the data output is maintained until the period of B and C elapses.
[0187]
In this embodiment, the payout control command to the
[0188]
Each electrical component control means detects that the INT signal has risen, and starts a 1-byte data capture process, for example, by an interrupt process.
[0189]
Since the period of B and C is longer than the reception processing time in the electrical component control means that takes the longest time for command reception processing, even if the game control means controls the command transmission processing for each electrical component control means with the common module. Any electric component control means can reliably receive a control command from the game control means.
[0190]
In this embodiment, the CPU 56 operates with a system clock of (11.776 / 2) MHz. Specifically, 138 states (1 state = [2 / 11.776] μs) are applied to the period A, 82 states are applied to the period B, and 251 states are applied to the period C. Therefore, the period of B and C is longer than the period of A. In other words, the CPU 56 is ready to output the next data after a predetermined period of time has elapsed after executing the INT signal output process. During the predetermined period (B and C periods), the data is output before the INT signal output process. It is longer than the period (the period A) from when the INT signal is output until it is output. As described above, the period A is a stabilization period in the command signal line, and the periods B and C are periods for securing a time required for the receiving side to capture data. Therefore, by making the period A shorter than the periods B and C, it is possible to obtain the effect that the electric component control means on the receiving side can reliably receive the command, and the output of one command is completed. This also has the effect of shortening the time required for.
[0191]
FIG. 30 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 30, a command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command (payable state designation command) for designating a payout ready state. A command FF01 (H) of MODE = FF (H) and EXT = 01 (H) is a payout control command (payout stop command: payout stop state designation command) for designating a payout stop state. A command F0XX (H) of MODE = F0 (H) is a payout control command as a payout number command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts. Note that the payout enable state designation command corresponds to a payout restart command.
[0192]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the
[0193]
The payout control command is output only once so that the payout control means can recognize it. In this example, “recognizable” means that the level of the INT signal changes. In this example, “recognizable to be output only once” means that in each of the first byte and the second byte of the payout control signal. Accordingly, the INT signal is output in a pulse shape (rectangular wave shape) only once.
[0194]
When a control command for each electrical component control board is output to the corresponding output port (
[0195]
FIG. 31 is a flowchart illustrating a processing example of command set processing (steps S184, S193, and S231). The command set process is a process including a command output process for outputting command data and an INT signal output process for outputting an INT signal. In the command set process, the CPU 56 first saves the address of the command transmission table (the contents of the pointer as the transmission signal instruction means) to the stack or the like (step S331). Then, the INT data of the command transmission table pointed to by the pointer is loaded into the argument 1 (step S332). The
[0196]
Therefore, the CPU 56 reads the
[0197]
FIG. 32 is a flowchart showing a command transmission processing routine. In the command transmission processing routine, the CPU 56 first sets the data set as the
[0198]
Next, the CPU 56 shifts the comparison value to the right by 1 bit (step S354). As a result of the shift processing, it is confirmed whether or not the carry bit has become 1 (step S355). When the carry bit becomes 1, it means that the rightmost bit in the INT data is “1”. In this embodiment, four shift processes are performed. For example, when it is specified that a payout control command should be output, the carry bit is set to 1 in the first shift process.
[0199]
When the carry bit becomes 1, the data set in the
[0200]
Next, the CPU 56 adds 1 to the IO address (step S357) and subtracts 1 from the number of processes (step S358). If
[0201]
In the second shift process, the value of
[0202]
Therefore, when the carry flag becomes “1”, a control command is output to the corresponding output port (
[0203]
In addition, since it is determined to which electrical component control means the control command should be output only by the shift processing, the process for determining to which electrical component control means the control command should be output is simplified. It has become.
[0204]
Next, the CPU 56 reads the content of the
[0205]
Next, the CPU 56 sets a predetermined value in the wait counter (step S362), and subtracts one by one until the value becomes 0 (steps S363 and S364). This process is a process for setting the period B shown in FIG. When the value of the wait counter becomes 0, clear data (00) is set (step S365), and the data is output to port 0 (step S366). Therefore, the INT signal becomes low level. Then, a predetermined value is set in the wait counter (step S362), and 1 is subtracted one by one until the value becomes 0 (steps S368 and S369). This process is a process for setting the period C shown in FIG. However, the actual period of C is the time taken in steps S367 to S369 to the subsequent processing time (the time required for the control to output EXT data if MODE data is output at this time). ) Is added. In this way, even when commands are output continuously by setting the period C, there is a predetermined period until the next command output is started after the output of one command is completed. As a result, it is possible to easily identify the breaks between successive commands on the side of the electric component control means that receives the commands, and each command is reliably received.
[0206]
Therefore, the value set in the wait counter in step S367 is a value such that the period C is sufficient to ensure that all electrical component control means that are the control command reception target perform the command reception process. is there. The value set in the wait counter is a value such that the period C is longer than the time required for the processing in steps S357 to S359 (corresponding to the period A). If it is desired to make the period A longer, wait processing for creating the period A (for example, processing for setting a predetermined value in the weight counter and performing subtraction until the value of the weight counter becomes 0) is performed. Do.
[0207]
As described above, the MODE data of the first byte of the control command is output. Therefore, the CPU 56 adds 1 to the value indicating the command transmission table in step S336 shown in FIG. Therefore, the
[0208]
Since data capable of specifying the number of prize balls is set in the transmission buffer, the data is set in the
[0209]
Next, the CPU 56 calls a command transmission processing routine (step S342). Therefore, the EXT data is output at the same timing as the output of MODE data.
[0210]
As described above, the control command (payout control command, display control command, lamp control command, sound control command) having a 2-byte configuration is transmitted to the corresponding electrical component control means. The electrical component control means starts the capture process of the control command when the rising edge of the INT signal is detected. For any electrical component control means, a new signal from the game control means is signaled before the capture process is completed. There is no output on the line. That is, reliable command reception processing is performed in each electric component control means. In addition, each electric component control means may start taking in the control command at the falling edge of the INT signal. Further, the polarity of the INT signal may be reversed from that shown in FIG.
[0211]
Further, in this embodiment, in the prize ball processing, when the prize ball payout condition is satisfied, data capable of specifying the number of prize balls is stored in a ring buffer capable of storing a plurality of data at the same time, and the number of prize balls is designated. When the payout control command is output, the data in the ring buffer area pointed to by the read pointer is transferred to the transmission buffer. Therefore, even if a plurality of winning ball payout conditions are satisfied at the same time, data that can specify the number of winning balls based on the satisfaction of these conditions is stored in the ring buffer, so there is no problem in command output processing based on the satisfaction of each condition. Executed.
[0212]
Furthermore, in this embodiment, it is possible to output both a payout stop state designation command or a payout enable state designation command and a command indicating the number of prize balls in one prize ball process. That is, a plurality of control signals can be output within one control period activated every 2 ms. In this embodiment, a plurality of ring buffers are prepared for each control command (display control command, lamp control command, sound control command, payout control command) to each control means. When data that can specify a control command is set in the ring buffer of the control command, lamp control command, and sound control command, a plurality of display control commands, lamp control commands, and sound control commands are performed in one command control process. Can also be configured to output. That is, a plurality of control commands can be output simultaneously (meaning in one main process start cycle). Since the output timing of these control commands is generated at the same time as the game effect progresses, it is convenient to have such a configuration. However, since the payout control command is generated regardless of the progress of the game effect, it is generally not output simultaneously with the display control command, the lamp control command, and the sound control command.
[0213]
FIG. 33 is a flowchart showing an example of the prize ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S241). Then, it is confirmed whether or not the stored value is 0 (step S242). If 0, the process ends.
[0214]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S243), and the load value is compared with the ON determination value (in this case, “2”) (step S244). If they match (step S245), it is assumed that the prize
[0215]
Also, the value of the prize ball information counter is incremented by 1 (step S247). If the value of the prize ball information counter is 10 or more (step S248), the value of the prize ball information output counter is incremented by 1 (step S249), and the value of the prize ball information counter is incremented by -10 (step S250). The value of the prize ball information output counter is referred to in the information output process (step S29) in the main process shown in FIG. 15. If the value is 1 or more, the prize ball signal (
[0216]
When the value stored in the total prize ball number storage buffer becomes 0 (step S251), the prize ball paying-in flag is cleared (step S252), and a lamp control command is issued to notify that there is no prize ball remaining number. After command data indicating that the
[0217]
Next, as an example of the case where the control command reception process is performed in the electrical component control means other than the game control means, the case where the payout control command is received in the payout control means will be described.
[0218]
FIG. 34 is a block diagram showing an example of the configuration around the
[0219]
The INT signal from the
[0220]
Although the system reset circuit 975 is also mounted on the
[0221]
The predetermined value for the
[0222]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the
[0223]
In the configuration shown in FIG. 34, the system reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when the power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the
[0224]
FIG. 35 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 35, the output port C (
[0225]
FIG. 36 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 36, the input port A (
[0226]
FIG. 37 is a flowchart showing the main processing of the
[0227]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0228]
The interrupt vector set for the channel set to the timer mode (
[0229]
Further, another channel (
[0230]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0231]
In this embodiment, the
[0232]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. Further, the count value of the timer counter register CLK / TRG2 as the specific register is decremented by 1 at the rise or fall of the signal input to the CLK / TRG2 terminal. Decrease selection can be made.
[0233]
In this embodiment, setting is made such that the count value of the timer counter register CLK / TRG2 is -1 at the rising edge of the signal input to the CLK / TRG2 terminal. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0234]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0235]
Then, the
[0236]
After confirming that there is a backup, the
[0237]
If the check result is normal (step S708), the
[0238]
In the initialization process, the
[0239]
In this embodiment, the built-in CTC of the
[0240]
The
[0241]
In the payout control process, the
[0242]
Next, the
[0243]
Next, the
[0244]
Next, the
[0245]
Further, the
[0246]
In this embodiment, a stepping motor is used as the
[0247]
Next, error detection processing is performed, and predetermined display is performed on the
[0248]
The output port C is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0249]
FIG. 39 is an explanatory diagram showing a usage example of the RAM built in the
[0250]
Then, when the
[0251]
Therefore, the number of unpaid prize balls and the number of rented balls are stored in a backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power supply stop such as a power failure occurs, if the power supply is resumed within a predetermined period, the winning ball process and the ball lending process stored in the backup RAM area can be continued. Therefore, the disadvantage given to the player can be reduced.
[0252]
In this embodiment, the payout of game balls is executed in units of 25. That is, if there are 25 or more numbers stored in the total number storage or lending ball number storage, in the ball lending control processing (step S756) and the prize ball control processing (step S757), or the payout motor control processing (step S758), A time for paying out 25 game balls is set, and the
[0253]
FIG. 40 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the
[0254]
FIG. 41 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the
[0255]
Although the command reception process of the payout control unit will be described here, the same command reception process is executed in the display control unit, the lamp control unit, and the sound control unit. In this embodiment, the initial setting is made such that the value of the timer counter register CLK / TRG2 is decremented by 1 when the input of the CLK / TRG2 terminal rises. That is, an interrupt is generated at the rise of the INT signal. However, the initial setting may be performed such that the value of the timer counter register CLK / TRG2 is set to -1 when the input of the CLK / TRG2 terminal falls. In other words, initial settings may be made such that an interrupt occurs at the falling edge of the INT signal. Therefore, if an interrupt is generated at the level change timing (edge) of a pulsed (rectangular wave) INT signal as an acquisition signal, the edge may be a rising edge or a falling edge. Good.
[0256]
In the payout control command reception process, the
[0257]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
[0258]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The first bit of “0” is supposed to be the EXT byte (second byte) in the payout control command having a 2-byte configuration (see FIG. 27).
[0259]
If the confirmation result in step S854 indicates that the first byte has not been received, the process ends unless the first bit of the data received as the second byte is “0”. Accordingly, when a command having the first bit of “1” is received as the first byte, the command is discarded as being not appropriate and stored in the fixed command buffer. That is, the payout control means makes an appropriate determination as to whether or not the command data that constitutes the payout control command received from the game control means is appropriate, and if it is determined that the command data is not appropriate, the confirmed command buffer as a ring buffer Do not store command data in.
[0260]
In this case, the
[0261]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and finally, interrupt permission is set (step S859).
[0262]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the
[0263]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0264]
In this embodiment, in the command reception interrupt process, the received command is controlled to be stored in the buffer. However, a command analysis execution process (see FIG. 43) and a payout state setting process (see FIG. 44) described later are performed. May be configured to be executed in the command reception interrupt process. As described above, when the command reception interrupt process is executed up to the command determination process for determining the command in the buffer, the determination of the command is also quickly executed.
[0265]
FIG. 42 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the
[0266]
Then, the value of the prize ball count switch-on counter is checked (step S751c). If the value is 2, it is determined that one prize ball has been paid out. If it is determined that one prize ball has been paid out, the
[0267]
When it is confirmed in step S751a that the prize
[0268]
Then, the value of the ball lending count switch-on counter is checked (step S751h). If the value is 2, it is determined that one lending ball has been paid out. When it is determined that one lending ball has been paid out, the
[0269]
When it is confirmed in step S751f that the ball lending
[0270]
FIG. 43 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the
[0271]
If the received payout control command is a payout control command for designating the number of winning balls, the number instructed by the payout control command is added to the total number memory (step S753c). That is, the
[0272]
The
[0273]
FIG. 44 is a flowchart showing an example of the payout stop state setting process in step S754. In the payout stop state setting process, the
[0274]
If the wait counter is not in operation, it is confirmed whether or not there is a received command in the confirmed command buffer area (step S802). If there is a received command in the confirmed command buffer area, it is checked whether or not the received payout control command is a payout stop state designation command (step S803). If it is a payout stop state designation command, the
[0275]
When it is confirmed in step S803 that the received command is not a payout stop state designation command, it is confirmed whether or not the received payout control command is a payout enable state designation command (step S806). If it is a payout enabled state designation command, a predetermined initial value (in this example, binary 1001) is set in the wait counter (step S806).
[0276]
When it is confirmed in step S801 that the wait counter is operating, the
[0277]
With the above control, when a payout enabled state designation command is received in the payout stopped state, the payout stop state is immediately canceled and the payout process is not restarted, but the weight corresponding to the initial value set in the weight counter. After a certain time, the payout suspension state is canceled and the payout process is resumed. For example, it is conceivable that a sufficient amount of game balls have not yet been replenished in the game ball replenishment route even when the ball break
[0278]
Further, when the payout control command is output from the game control means for each cause of the stop and restart of payout, the process of step S806 is performed only when the payout control command indicating the cancellation of the ball break is received. May be executed. That is, the wait time may be set only when the ball-out state is resolved.
[0279]
FIG. 45 is a flowchart showing an example of the prepaid card unit control process in step S755. In the prepaid card unit control process, the
[0280]
If the VL signal is detected to be off 125 times (2 ms × 125 = 250 ms) continuously by the above processing, the ball firing prohibited state is set.
[0281]
If the VL signal is detected in step S755a, the
[0282]
46 and 47 are flowcharts showing an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0283]
In the ball lending control process, the
[0284]
If neither the lending ball payout nor the prize ball payout, the
[0285]
Strictly speaking, the
[0286]
FIG. 47 is a flowchart showing a ball lending process in the payout control process by the
[0287]
In the ball lending process in step S520, the on / off state of the payout motor position sensor is monitored by a timer. If the on state or the off state continues for a predetermined time or longer, the
[0288]
If it is during the lending ball passage waiting time in step S519, the
[0289]
After turning off the EXS signal indicating acceptance of a ball lending request, if the BRQ signal, which is a ball lending request signal, is turned on again within a predetermined period, the ball lending process is continued without turning off the sorting solenoid and the dispensing motor. You may make it do. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0290]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is powered off. Accordingly, when the power supply is restored during the predetermined period, the
[0291]
48 and 49 are flowcharts showing an example of the prize ball control process in step S757. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0292]
In the winning ball control process, the
[0293]
If neither the lending ball payout nor the prize ball payout is found, the
[0294]
If there is no ball lending preparation request from the
[0295]
If the number of prize balls stored in the total number memory is 25 or more, the
[0296]
FIG. 49 is a flowchart showing an example of a process during a prize ball in the payout control process by the
[0297]
If it is during the winning ball passage waiting time in step S540, the
[0298]
In this embodiment, the ball lending is prioritized over the winning ball processing according to the determinations in steps S511 and S531, but the winning ball processing may be prioritized over the ball lending.
[0299]
The contents of the total number storage and the rental ball number storage are stored by the backup power source of the power supply board 910 for a predetermined period even if the power supply to the gaming machine is cut off. Therefore, when the power is restored during the predetermined period, the
[0300]
The
[0301]
As described above, in this embodiment, when the
[0302]
Further, in this embodiment, after the game control means for controlling the overall progress of the game recognizes the opening of the
[0303]
The payout control means detects that the INT signal related to the payout control signal has risen, and starts a 1-byte data take-in process, for example, by an interrupt process. Since a receiving ring buffer area (in this example, a fixed command buffer) that can store a plurality of payout control commands is provided, after the payout control command is received, the next payout is started before the control based on the command is started. Even if a control command is received, the command is not received by the payout control means.
[0304]
Further, as shown in the flowcharts of FIGS. 21 to 24, the game control means is configured to be able to execute the command set process of step S231 even in the payout stop state (step S181). . Therefore, even when the payout is stopped, when a winning is detected, a payout control command indicating the payout number is output to the payout control means.
[0305]
In the payout control means, the interruption process is started even when the payout is stopped, so that the payout control means can receive the payout control command even when the payout is stopped. And while the payout is stopped, the payout process according to the received payout control command is stopped, but since a receiving ring buffer area (confirmed command buffer) capable of storing a plurality of payout control commands is provided, The payout control command output from the game control means does not disappear in the payout control means. Even when the payout is stopped, the activation of the command analysis execution process shown in FIG. 43 is not prohibited, so the contents of the total number memory are updated based on the data indicating the number of winning balls in the confirmed command buffer. .
[0306]
In the payout control means, a command reception number counter is used as an address instruction means indicating in which area of the reception ring buffer area (in this example, the confirmed command buffer) the output command is stored. Therefore, it is easy to determine which area should be used.
[0307]
Also in the game control means, data that can specify a transmission command is stored in a ring buffer type buffer (see FIG. 27C). However, as shown in the flowcharts of FIGS. 21 to 24, for the payout control command, the payout control command indicating the number of winning balls is stored in a ring buffer type buffer (steps S126, S135, and S225). The payout control command for specifying the payout stop state and the payout control command for specifying the payable state are not stored in a ring buffer type buffer. Further, when a payout control command indicating the number of winning balls is stored in a ring buffer type buffer, only command data relating to the number of winning balls corresponding to the EXT data is stored. In this embodiment, the MODE data is “F0 (H)” regardless of the number of prize balls (see FIG. 30), so that only the number of prize balls corresponding to the EXT data is stored. However, the command transmission control is not complicated.
[0308]
In the flowcharts of FIGS. 21 to 24, since the check regarding the payout stop state is executed before the check of the switch regarding the winning opening, the payout control command and payout regarding the payout stop state designation within one processing period of 2 ms. The payout control command related to the possible state designation is output with priority. That is, an important control signal that is preferably started early, such as a signal for instructing to stop / restart the operation of the electrical component, is transmitted first within one control period. Note that the payout control command for specifying the payout stop state and the payout control command for specifying the payable state may also be stored in a ring buffer type buffer, like the payout control command indicating the number of winning balls. Even in such a configuration, if a check on the payout stop state is executed before the check on the switch regarding the winning a prize, the payout control command related to the payout stop state specification and the payout control command related to the payable state specification are output with priority. Is done.
[0309]
Further, within one processing period of 2 ms, both the payout control command for specifying the payout stop state or the payout control command for specifying the payable state and the payout control command for specifying the number of winning balls can be output to the
[0310]
In addition, as an example of control having different generation factors from the control related to payout stop and the control related to prize ball payout, error detection control, ball clogging detection control by game control means, and other control related to the
[0311]
As already described, the game control means notifies the payout control means with one type of command (payout stop state designation command), but it differs depending on the cause of the payout being stopped. The payout control unit may be notified of the payout stop by the payout control command.
[0312]
Further, in the game control means, a pointer (read pointer) is used as an address instruction means for indicating which area of the ring buffer type buffer is used. Therefore, it is easy to determine which region of data is used to output the control command.
[0313]
Further, in a gaming machine in which a game is performed in accordance with the player's operation and the game medium is paid out, the game control means for controlling the progress of the game pays out by a command to the payout control means for controlling the payout device. When the game control means detects that the payout can be resumed in the payout stop state, the payout is resumed after a predetermined wait time. A command for commanding is output to the payout control means (see FIG. 22).
[0314]
Further, when receiving a command for instructing the resumption of payout, the payout control means resumes the payout process after a predetermined wait time (see FIG. 44). Therefore, as illustrated in FIG. 50, the time of the sum of the wait time created by the game control means and the wait time created by the payout control means has elapsed since it has been detected that the game control means has entered a payout enabled state. Then, the payout of the game medium from the payout device is resumed.
[0315]
For example, if the game medium supply path provided at the top of the payout device is in a payout stop state due to the detection of a lack of game media, then the payout is recovered Since it is conceivable that the game medium is not sufficiently replenished to the device, there is a possibility that if the payout process is resumed immediately, a situation in which the payout process becomes impossible again occurs.
[0316]
However, if a waiting time is provided as in the above-described embodiment, a sufficient amount of game media is supplied to the payout device when the payout from the payout device is resumed. Does not occur.
[0317]
In the above-described embodiment, since the wait time is created also in the payout control means, it is possible to prevent the memory in the game control means from being consumed. That is, to create a wait time, it is common to create a software counter using memory and create a wait time using that counter. The memory area increases. However, if the payout control means is also configured to create the wait time as in the above embodiment, the memory capacity of the game control means for creating the wait time can be saved. This is also true for the payout control means.
[0318]
By the way, in the above embodiment, when the
[0319]
In the configuration illustrated in FIG. 51B, input port assignment is as shown in FIG. That is, the input port is reduced by 1 bit compared to the example shown in FIG. The switch process executed by the CPU 56 of the
[0320]
A part of the prize ball processing executed by the CPU 56 of the
[0321]
In this embodiment, a signal corresponding to the logical sum of the detection signal of the
[0322]
Note that the
[0323]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko game machine in which the game medium is a game ball.
[0324]
FIG. 56 is a front view of the front door of an example of the slot machine as seen from the front. As shown in FIG. 56, in the
[0325]
Below the
[0326]
An operation table 520 in which various input switches and the like for the player to perform various operations is provided at the bottom of the
[0327]
On the front side of the operation table 520, a
[0328]
At the upper part of the
[0329]
FIG. 57 is a front view of the gaming frame (housing) of the slot machine as viewed from the front. FIG. 58 is a back view of the front door of the slot machine as viewed from the back. As shown in FIG. 57, a
[0330]
In such a gaming machine, a payout control means for controlling the
[0331]
Then, the payout control means stops the payout of coins from the
[0332]
Even when the payout control means is not separately provided and the game control means is configured to directly control the
[0333]
【The invention's effect】
According to the first aspect of the present invention, the gaming machine is a detection means.Depending on the operation of the storage actuating member,Detected opening of front opening memberOr when it is detected that the storage state of the game medium in the storage unit is fullsignalTheFor game control meansOutputThe game control meansdetectionIn response to the input of the signal, a payout prohibition signal for prohibiting the payout of the game medium from the payout device is transmitted to the payout control means, and the payout control means issues a payout by the payout device in response to the receipt of the payout prohibition signal. Since the payout prohibition state is set so as not to be executed, the game control means can manage the state of the gaming machine without stopping the payout of the game medium without the processing by the game control means. At the same time, since the payout of the game medium is stopped when the front opening member is opened, when the work accompanying the opening of the front opening member by a game store clerk or the like is performed, the troublesomeness associated with the continued payout of the game medium Can be eliminated.Further, the game control means can perform a predetermined process such as a payout prohibition process based on one input signal, and can reduce the burden on the game control means accompanying the signal input process. In addition, it is possible to detect the storage state of the game medium and the open / close state of the front opening member with one mechanism, and without adding an input unit for signal input on the board on which the game control means is mounted. There is also an effect that it is good.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism board of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a perspective view showing an example of a pachinko gaming machine with a frame base and a front door opened.
FIG. 7 is an explanatory diagram for explaining a configuration example of a door switch and its operation.
FIG. 8 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 9 is a block diagram showing components related to a prize ball, such as components of a payout control board and a ball payout device.
FIG. 10 is a block diagram illustrating a configuration example of a power supply board.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU in a main board.
FIG. 12 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 13 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 14 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 15 is a flowchart showing a main process executed by a CPU on the main board.
FIG. 16 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a gaming state recovery process.
FIG. 17 is a flowchart showing a 2 ms timer interrupt process.
FIG. 18 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 19 is a flowchart illustrating an example of switch processing.
FIG. 20 is a flowchart illustrating an example of a switch check process.
FIG. 21 is a flowchart showing an example of a prize ball process.
FIG. 22 is a flowchart showing an example of a prize ball process.
FIG. 23 is a flowchart illustrating an example of a winning ball process.
FIG. 24 is a flowchart showing an example of a prize ball process.
FIG. 25 is a flowchart showing a switch-on check process.
FIG. 26 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 27 is an explanatory diagram of a configuration example of a command transmission buffer.
FIG. 28 is an explanatory diagram showing an example of a command form of a control command.
FIG. 29 is a timing chart showing the relationship between an 8-bit control signal and an INT signal that constitute a control command.
FIG. 30 is an explanatory diagram showing an example of the content of a payout control command.
FIG. 31 is a flowchart illustrating a processing example of command set processing;
FIG. 32 is a flowchart showing a command transmission processing routine.
FIG. 33 is a flowchart showing an example of a prize ball number subtraction process.
FIG. 34 is a block diagram showing a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 35 is an explanatory diagram showing an example of bit assignment of an output port.
FIG. 36 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 37 is a flowchart showing main processing executed by the CPU in the payout control board.
FIG. 38 is a flowchart showing a 2 ms timer interrupt process.
FIG. 39 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 40 is an explanatory diagram of a configuration example of a reception buffer.
FIG. 41 is a flowchart illustrating an example of command reception processing of a payout control CPU.
FIG. 42 is a flowchart illustrating an example of switch processing.
FIG. 43 is a flowchart illustrating an example of command analysis execution processing.
FIG. 44 is a flowchart showing an example of a payout stop state setting process.
FIG. 45 is a flowchart showing an example of prepaid card unit control processing;
FIG. 46 is a flowchart showing an example of a ball lending control process.
FIG. 47 is a flowchart showing an example of a ball lending control process.
FIG. 48 is a flowchart showing an example of a prize ball control process.
FIG. 49 is a flowchart showing an example of a prize ball control process.
FIG. 50 is a timing chart showing an example of wait time created by the game control means and the payout control means.
FIG. 51 is a block diagram for explaining another embodiment;
FIG. 52 is an explanatory diagram showing an example of input port bit assignment in another embodiment;
FIG. 53 is a flowchart showing switch processing according to another embodiment.
FIG. 54 is a flowchart showing prize ball processing according to another embodiment.
FIG. 55 is a flowchart showing prize ball processing in another embodiment.
FIG. 56 is a front view of the slot machine as viewed from the front.
FIG. 57 is a front view of the game frame of the slot machine as viewed from the front.
FIG. 58 is a rear view of the front door of the slot machine as seen from the back.
[Explanation of symbols]
31 Game control board (main board)
37 Dispensing control board
56 CPU
96 Door switch
97 Ball dispenser
200 Front door (front opening member)
301A Prize ball count switch
301B Ball rental count switch
371 CPU for payout control
Claims (1)
遊技機の前面側に開放可能な前面開放部材と、
前記前面開放部材の開閉に応じて作動する開閉作動部材と、
遊技媒体の払出を行う払出装置と、
前記払出装置を制御する払出制御手段と、
前記払出装置から払い出された遊技媒体を貯留可能な貯留部と、
前記貯留部における遊技媒体の貯留状態に応じて作動する貯留作動部材と、
前記開閉作動部材の作動に応じて前記貯留作動部材を作動させる連結部材と、
前記貯留作動部材の作動に応じて検出信号を出力する検出手段と、
遊技の進行を制御するとともに、前記払出装置を制御するためのコマンドデータによって構成される制御信号を前記払出制御手段に送信可能な遊技制御手段とを備え、
前記検出手段は、前記貯留作動部材の作動に応じて、前記前面開放部材の開放を検出したとき、または前記貯留部における遊技媒体の貯留状態が満タン状態になったことを検出したときに、前記検出信号を前記遊技制御手段に出力し、
前記遊技制御手段は、前記検出信号の入力に応じて、前記払出装置からの遊技媒体の払出を禁止するための制御信号として払出禁止信号を前記払出制御手段に対して送信し、
前記払出制御手段は、前記払出禁止信号の受信に応じて前記払出装置による払い出しを実行しない払出禁止状態とする
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
A front opening member that can be opened to the front side of the gaming machine;
An opening / closing operation member that operates according to opening / closing of the front opening member;
A payout device for paying out game media;
A payout control means for controlling the payout device;
A storage unit capable of storing game media paid out from the payout device;
A storage operation member that operates according to a storage state of the game medium in the storage unit;
A connecting member that operates the storage operating member according to the operation of the opening / closing operating member;
Detecting means for outputting a detection signal according to the operation of the storage operating member;
A game control means capable of controlling the progress of the game and transmitting a control signal constituted by command data for controlling the payout device to the payout control means;
When the detection means detects the opening of the front opening member according to the operation of the storage operation member , or detects that the storage state of the game medium in the storage unit is full, and it outputs the detection signal to the game control unit,
The game control means transmits a payout prohibition signal to the payout control means as a control signal for prohibiting payout of the game medium from the payout device in response to the input of the detection signal,
The game machine according to claim 1, wherein the payout control means sets a payout prohibition state in which payout by the payout device is not executed in response to reception of the payout prohibition signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000353636A JP4790111B2 (en) | 2000-11-20 | 2000-11-20 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000353636A JP4790111B2 (en) | 2000-11-20 | 2000-11-20 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002153646A JP2002153646A (en) | 2002-05-28 |
JP4790111B2 true JP4790111B2 (en) | 2011-10-12 |
Family
ID=18826362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000353636A Expired - Fee Related JP4790111B2 (en) | 2000-11-20 | 2000-11-20 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4790111B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4662417B2 (en) * | 2002-10-01 | 2011-03-30 | 株式会社大一商会 | Game machine |
JP2005304722A (en) * | 2004-04-20 | 2005-11-04 | Aruze Corp | Controller for game machine and game machine with it |
JP2005304723A (en) * | 2004-04-20 | 2005-11-04 | Aruze Corp | Controller for game machine and game machine with it |
JP2007252557A (en) * | 2006-03-23 | 2007-10-04 | Olympia:Kk | Game machine |
JP5026042B2 (en) * | 2006-10-03 | 2012-09-12 | 株式会社ニューギン | Game machine |
JP5231728B2 (en) * | 2006-10-03 | 2013-07-10 | 株式会社ニューギン | Game machine |
JP5172127B2 (en) * | 2006-10-25 | 2013-03-27 | 株式会社ニューギン | Game machine |
JP4933912B2 (en) * | 2007-02-07 | 2012-05-16 | 株式会社平和 | Game machine |
JP5486528B2 (en) * | 2011-02-25 | 2014-05-07 | 株式会社ニューギン | Game machine |
JP5486529B2 (en) * | 2011-02-25 | 2014-05-07 | 株式会社ニューギン | Game machine |
JP2017209170A (en) * | 2016-05-23 | 2017-11-30 | 株式会社サンセイアールアンドディ | Game machine |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3821263B2 (en) * | 1998-09-22 | 2006-09-13 | 株式会社三洋物産 | Pachinko ball payout control mechanism |
JP2000140330A (en) * | 1998-11-11 | 2000-05-23 | Daiman:Kk | State monitor for pachinko machine |
JP2000210445A (en) * | 1999-01-26 | 2000-08-02 | Sankyo Kk | Game machine |
JP2000271307A (en) * | 1999-03-24 | 2000-10-03 | Sankyo Kk | Pinball game machine |
-
2000
- 2000-11-20 JP JP2000353636A patent/JP4790111B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002153646A (en) | 2002-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3859950B2 (en) | Game machine | |
JP4790111B2 (en) | Game machine | |
JP3828347B2 (en) | Game machine | |
JP3727522B2 (en) | Game machine | |
JP4302306B2 (en) | Game machine | |
JP4275708B2 (en) | Game machine | |
JP4137358B2 (en) | Game machine | |
JP4302305B2 (en) | Game machine | |
JP4503157B2 (en) | Game machine | |
JP4540840B2 (en) | Game machine | |
JP4137360B2 (en) | Game machine | |
JP4242050B2 (en) | Game machine | |
JP4242413B2 (en) | Game machine | |
JP4242412B2 (en) | Game machine | |
JP4137354B2 (en) | Game machine | |
JP2002078942A (en) | Game machine | |
JP4275710B2 (en) | Game machine | |
JP2002078927A (en) | Game machine | |
JP4275705B2 (en) | Game machine | |
JP4130304B2 (en) | Game machine | |
JP4221474B2 (en) | Game machine | |
JP4221520B2 (en) | Game machine | |
JP4275714B2 (en) | Game machine | |
JP4221473B2 (en) | Game machine | |
JP4221472B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4790111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |