JP3727522B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3727522B2
JP3727522B2 JP2000251718A JP2000251718A JP3727522B2 JP 3727522 B2 JP3727522 B2 JP 3727522B2 JP 2000251718 A JP2000251718 A JP 2000251718A JP 2000251718 A JP2000251718 A JP 2000251718A JP 3727522 B2 JP3727522 B2 JP 3727522B2
Authority
JP
Japan
Prior art keywords
ball
switch
game
data
payout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000251718A
Other languages
Japanese (ja)
Other versions
JP2002058835A5 (en
JP2002058835A (en
Inventor
詔八 鵜川
武宏 近藤
貴之 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2000251718A priority Critical patent/JP3727522B2/en
Publication of JP2002058835A publication Critical patent/JP2002058835A/en
Publication of JP2002058835A5 publication Critical patent/JP2002058835A5/ja
Application granted granted Critical
Publication of JP3727522B2 publication Critical patent/JP3727522B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。
【０００４】
特別図柄を表示する可変表示部を備えた第１種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段は、遊技機に設けられている各種電気部品を制御するので、それらを電気部品制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータを含んだ構成とされる。そのような電気部品制御手段は、一般に、電源電圧が立ち上がると初期化処理を行い初期状態から制御を開始する。すると、停電等の不測の電源断生じ、その後、電源復旧すると初期状態に戻ってしまうので、遊技者が得た遊技価値等が消滅してしまう等の問題が生ずることがある。そのような問題が生じないようにするには、電源電圧値の低下に伴なって発生される所定の信号に応じて遊技制御を中断し、そのときの遊技状態を、遊技機に対する電力供給停止中でも電源バックアップされている記憶手段（バックアップ記憶手段）に保存し、電力供給が完全に停止するのを待つように制御すればよい。そのような遊技機は、記憶手段に遊技状態が保存されている状態で電力供給が再開されたら、保存されている遊技状態にもとづいて遊技を再開するので、遊技者に不利益が与えられることが防止される。
【０００８】
しかし、保存されている遊技状態にもとづいて遊技の再開を行うような制御を行うと、遊技機が設置されている遊技店の利便性が損なわれる場合がある。例えば、停電が生じて遊技が続行できなくなった場合に遊技の再開を待たずに遊技の続行をあきらめた遊技者があったときには、他の遊技者が遊技途中の状態から遊技を開始できることになるので、遊技状態を停電前の状態に復旧させることは好ましくない。
【０００９】
また、電力の供給が停止されるときに必要なデータを保存する際に保存の仕方および復元の仕方が不適切であると、復元されたデータが電力供給停止時直前のデータと一致しない可能性がある。そのような場合には、やはり遊技者に不測の不利益を与えかねない。
【００１０】
そこで、本発明は、遊技機に停電等による電源断状態が発生しても、遊技状態を保存することができるとともに、遊技店での遊技機運用上の利便性を向上させることもでき、さらに保存されていたデータを電源復帰後に確実に活用することができる遊技機を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技媒体を検出するための遊技媒体検出手段と、遊技機に設けられた電気部品を制御するための処理を実行する電気部品制御マイクロコンピュータと、電気部品制御マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段（例えば、ＲＡＭ）と、操作に応じて操作信号を出力する操作手段（例えば、クリアスイッチ９２１）と、遊技機への電力供給が停止していても電力供給停止直前の変動データ記憶手段の記憶内容（電力供給が停止されたことによって遊技が中断された場合に記憶される、電力供給停止直前の最終的な制御状態の内容を意味する）を保持させることが可能な記憶内容保持手段と、遊技機で使用される所定の電源を監視して該電源の電圧が遊技媒体検出手段に供給される電圧よりも高い電圧である所定電圧に低下したことを検出したときに第１の検出信号を出力する第１の電源監視手段と、第１の電源監視手段が監視する電源と同一電源を監視し、該電源の電圧が、第１の電源監視手段が第１の検出信号を出力するときの所定電圧よりも低く、電気部品制御マイクロコンピュータの駆動電源電圧よりも高く設定された検出電圧になったときに第２の検出信号を出力する第２の電源監視手段とを備え、電気部品制御マイクロコンピュータは、第１の検出信号の入力に応じて、変動データ記憶手段に記憶内容が保存されていることを示す情報を変動データ記憶手段に保存するとともに、変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータを作成して変動データ記憶手段に保存する電力供給停止時処理を実行する電力供給停止時処理実行手段と、遊技機への電力供給が開始されたときにのみ、操作手段からの操作信号が入力されているか否かを判定し、操作手段からの操作信号が入力されていると判定したときには、変動データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化手段と、操作手段からの操作信号が入力されていると判定されなかったことを条件に、変動データ記憶手段に情報が保存されているか否かを確認し、変動データ記憶手段に情報が保存されていることを確認したことを条件に、記憶内容保持手段により保持された変動データ記憶手段におけるチェックデータにもとづいて記憶内容が正常か否かの判定を行い、正常と判定したときに制御状態を電力供給停止直前の状態に復帰させる復帰手段とを含み、電気部品制御マイクロコンピュータは、第２の検出信号の入力に応じて動作停止状態とされることを特徴とするものである。
【００１５】
電気部品制御マイクロコンピュータが所定の信号を取得するための入力ポートが設けられ、操作手段からの操作信号（例えば、クリアスイッチ信号）が入力ポートに入力されることが好ましい。
【００１８】
電力供給停止時処理実行手段は、電力供給停止時処理において変動データ記憶手段へのアクセスを禁止する処理を実行することが好ましい。
【００１９】
電気部品制御マイクロコンピュータは、遊技媒体の払出を制御する払出制御マイクロコンピュータであり、変動データ記憶手段が記憶する変動データは、遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含み、操作手段からの操作信号が、払出制御マイクロコンピュータに入力されるようにしてもよい。
【００２２】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００２３】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた遊技球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２４】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部（特別図柄表示装置）９と７セグメントＬＥＤによる普通図柄表示器（普通図柄表示装置）１０とを含む可変表示装置８が設けられている。可変表示部９には、例えば「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２５】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２６】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球のそれぞれの入賞口１９，２４への入賞は、対応して設けられている入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２７】
そして、この例では、一方のスピーカ２７の近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２８】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２９】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、普通図柄表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３０】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３１】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄＝小当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３２】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って賞球ケース４０Ａで覆われる球払出装置に至る。
【００３３】
遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。なお、払出制御基板３７には、エラー表示用ＬＥＤ３７４も搭載されている。
【００３４】
また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３５】
さらに、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７および度数表示ＬＥＤ等を搭載した残高表示基板７４が示されている。また、この実施の形態では、各基板（例えば、主基板３１、払出制御基板３７）に含まれる変動データ記憶手段（例えば、バックアップＲＡＭ）に記憶されたバックアップデータをクリアするためのクリアスイッチ９２１が搭載されたスイッチ基板１９０が設けられている。なお、スイッチ基板１９０には、例えば主基板などの他の基板と接続されるコネクタ（図６、図７参照）が設けられている。さらに、図示はしないが、信号中継の必要に応じて他の中継基板も設けられる。
【００３６】
図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された玉は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も設けられている。以下、球切れスイッチ１８７ａ，１８７ｂを、球切れスイッチ１８７と表現することがある。
【００３７】
球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。
【００３８】
入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００３９】
次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋１８６ａ，１８６ｂや球払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【００４０】
中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に球払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化される。
【００４１】
なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８によって係止されている。すなわち、球切れスイッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。
【００４２】
通路体１８４の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。
【００４３】
通路体１８４の下方には、球払出装置９７に遊技球を供給するとともに故障時等には球払出装置９７への遊技球の供給を停止する球止め装置１９０が設けられている。球止め装置１９０の下方に設置される球払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。
【００４４】
図５は球払出装置９７の分解斜視図である。球払出装置９７の構成および作用について図５を参照して説明する。この実施形態における球払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、球払出装置９７は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【００４５】
図５に示すように、球払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、球払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。
【００４６】
球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、球払出装置９７に供給される玉を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。
【００４７】
また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。
【００４８】
球送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。
【００４９】
そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。
【００５０】
つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【００５１】
遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。
【００５２】
図４に示すように、球払出装置９７の下方には、球振分部材３１１が設けられている。球振分部材３１１は、振分ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、球貸し時には、球振分部材３１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに球貸しカウントスイッチ３０１Ｂを通過する。従って、球払出装置９７は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【００５３】
このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【００５４】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置９７を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置９７は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。
【００５５】
図６は、スイッチ基板１９０が搭載された遊技盤６を正面からみた例を示す正面図である。図２において、パチンコ遊技機１の裏面にスイッチ基板１９０が搭載された状態の例として、枠体２Ａを含む裏面の状態について説明したが、さらに詳細には、スイッチ基板１９０は、例えば図６に示すように、遊技機１の裏面側の遊技盤６に設置されている。なお、図６には、例えば主基板などの他の基板と接続されるためのコネクタ９２２が開示されている。
【００５６】
図７は、スイッチ基板１９０に搭載されたクリアスイッチ９２１の回路構成の一例を示す回路図である。クリアスイッチ９２１は、本例では、押しボタン構造とされている。クリアスイッチ９２１が押下されていれば（オン状態であれば）、ローレベルのクリアスイッチ信号が出力され、コネクタ９２２を介して例えば主基板３１などの各基板に対して送信される。また、クリアスイッチ９２１が押下されていなければ（オフ状態であれば）、ハイレベルの出力信号が出力される。
【００５７】
図８は、主基板３１における回路構成の一例を示すブロック図である。なお、図８には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１、図柄制御基板８０およびスイッチ基板１９０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８７および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。なお、この実施の形態では、スイッチ回路５８は、スイッチ基板１９０に搭載されたクリアスイッチ９２１からの信号をも基本回路５３に与える。また、図８には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。
【００５８】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路６４が搭載されている。
【００５９】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００６０】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５が設けられている。
【００６１】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００６２】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００６３】
図９は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図９に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。また、球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。
【００６４】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００６５】
さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００６６】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６７】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００６８】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６９】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号はあ、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。
【００７０】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００７１】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。
【００７２】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００７３】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００７４】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。
【００７５】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を遊技機が貸し出すように構成した場合でも本発明を適用できる。
【００７６】
図１０は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００７７】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図１０では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００７８】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図１０には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００７９】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００８０】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００８１】
また、電源基板９１０には、電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号（電源断信号）を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００８２】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００８３】
よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００８４】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００８５】
なお、図１０に示された構成では、電源監視用ＩＣ９０２の検出出力（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００８６】
図１１は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図１１に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号（電圧低下信号）が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。ＶSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００８７】
図１１には、システムリセット回路６５も示されている。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【００８８】
図１１に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００８９】
そして、例えば、電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００９０】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【００９１】
なお、図１１に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。
【００９２】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。
【００９３】
また、図１１に示すように、スイッチ基板１９０に搭載されたクリアスイッチ９２１の出力信号が、論理を反転させるバッファ回路５７８Ａ、および入力ポート５７８を介して入力される。なお、入力ポート５７８には、バッファ回路５７８Ａを介して、Ｖ入賞スイッチ２２などの他の各スイッチの出力信号も入力されている。このような構成によれば、クリアスイッチ９２１の切換により出力信号がクリアスイッチ信号（ローレベル信号）とされていると、クリアスイッチ信号が反転（なお、バッファ回路５７８Ａがクリアスイッチ信号を反転して出力した信号を、クリアスイッチ信号と呼ぶことがある。）されてＣＰＵ５６に与えられるので、ＣＰＵ５６により変動データ記憶手段の記憶内容が初期データとされる処理が行われるが、その詳細は後述する。このように、クリアスイッチ９２１の出力信号が入力ポート５７８を介して入力するようにしているので、簡単な構成でクリアスイッチ信号を導入することが可能となる。
【００９４】
図１２は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１２に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口スイッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ（特定領域スイッチ）２２、ゲートスイッチ１２の検出信号が入力される。また、入力ポート１のビット０〜４には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号、クリアスイッチ９２１の出力信号が入力される。
【００９５】
次に遊技機の動作について説明する。
図１３は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【００９６】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【００９７】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【００９８】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【００９９】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【０１００】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【０１０１】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【０１０２】
次いで、ＣＰＵ５６は、入力ポート５７８を介して入力されるクリアスイッチ９２１の出力信号の状態を、本例では１回だけ確認する（ステップＳ７）。クリアスイッチ９２１がオンである場合（押下されている場合）には、ローレベルのクリアスイッチ信号が出力されている。従って、ＣＰＵ５６は、クリアスイッチ９２１がオンとされていれば、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１のオン判定は、初期設定を行う前に実行することが好ましい。遊技機の起動に先立ってバックアップ記憶（最終記憶内容）の消去の意思を確認したのちに制御を再開することができるからである。この様な場合、初期設定を行う前に、タイマ処理やスイッチ入力判定（複数回）を行うと、バックアップ内容を壊す可能性がある。また、遊技中のパチンコ遊技機の裏側には、遊技球が流動しておりノイズが発生しやすく、このため、通常スイッチ検出は複数回入力判定を行うが、クリアスイッチ９２１のオン判定は、遊技開始前に行われるため、ノイズの影響を受けにくい。従って、クリアスイッチ９２１入力判定を１回のみとしても、ノイズの影響は受け難く、また、プログラム開発効率も上がる。なお、クリアスイッチ９２１が確実に操作されたか否かを重視する場合には、ＣＰＵ５６がクリアスイッチ９２１の出力信号の状態を例えば３秒間確認する構成としてもよい。
【０１０３】
クリアスイッチ９２１がオンの状態でなければ（押下されていない状態）、ＣＰＵ５６は、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する。
【０１０４】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１４に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【０１０５】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。
【０１０６】
図１５は、ステップＳ９のパリティチェック処理の一例を示すフローチャートである。パリティチェック処理では、ＣＰＵ５６は、まず、ＲＡＭ５５におけるバックアップパリティデータ領域に設定されているデータが「００」であるか否か確認する（ステップＳ９ａ）。バックアップパリティデータ領域については後で詳しく説明する。バックアップパリティデータ領域に設定されているデータが「００」でなければ、パリティ診断（チェックサム確認）を行う（ステップＳ９ｂ）。そして、チェックサム確認の結果が正当であれば（ステップＳ９ｃ）、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ１０）。また、チェックサム確認の結果が正当でなければ、または、バックアップパリティデータ領域に設定されているデータが「００」であった場合には、通常の初期化処理を実行する（ステップＳ１１〜Ｓ１５）。
【０１０７】
不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０１０８】
チェック結果が正常であれば（ステップＳ９）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【０１０９】
なお、この実施の形態では、ステップＳ７でクリアスイッチ９２１がオンでない場合に、バックアップデータの有無が確認されていたが、逆に、バックアップデータの有無を確認した後、バックアップデータが存在する場合（さらに、バックアップ領域のチェックを行い、バックアップ領域のチェック結果が正常であったことが確認された場合であってもよい）にクリアスイッチ９２１の操作状態を確認するようにしてもよい。
【０１１０】
また、この実施の形態では、ステップＳ８でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップＳ９でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことによって、停電復旧処理を実行するか否かを判定してもよい。
【０１１１】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック（ステップＳ９）の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【０１１２】
以上のように、クリアスイッチ９２１の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ９２１がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としたので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ９２１を操作することによって、バックアップデータ記憶領域（変動データ記憶手段）に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【０１１３】
また、上述したように、この実施の形態では、電力供給開始時に、電力供給停止時にバックアップＲＡＭ領域に記憶されたチェックデータ（チェックサムデータ）にもとづいて、初期化処理を行うか遊技状態復旧処理を行うかを決定するように構成したので、停電等の不測の電源断が発生したときに必要なデータを確実に保存することができ、さらに、保存されていたデータを電源復帰後に確実に活用することができる。
【０１１４】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていてもクリアスイッチ９２１がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【０１１５】
また、上述した実施の形態では、チェックサム確認の結果が正当でなかった場合には通常の初期化処理を実行するようにしていたが、チェックサム確認の結果が正当でなかった場合であっても初期化処理を行わないようにしてもよい。
【０１１６】
例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、バックアップＲＡＭの記憶内容を修復したあと、遊技状態復旧処理を行うようにすればよい。この場合、データの修復は、例えば、誤り訂正符号（例えば、ランダム誤り対策に用いられるハミング符号、バースト誤り対策に用いられるＦｉｒｅ符号など、誤り特性に合わせて選択するようにすればよい）を用いて、変化したビットを検出して訂正するようにすればよい。
【０１１７】
また、例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、バックアップＲＡＭの記憶内容に異常が発生していることを報知するようにしてもよい。この場合、異常の報知は、所定の制御によって、例えば、異常が発生したことを可変表示装置９に表示し、スピーカ２７から異常が発生したことを示す音声を出力し、ランプ制御基板３５が制御する異常を報知するためのランプを点灯し、あるいはエラー表示用ＬＥＤ３７４に異常を示す所定の表示を行うようにすればよい。また、バックアップＲＡＭの記憶内容に異常が発生していることを示す所定の信号を、情報出力回路６４などを介して管理コンピュータに出力するようにしてもよい。
【０１１８】
さらに、例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、クリアスイッチ９２１の操作によって初期化処理の実行要求を促すための報知を行うようにしてもよい。この場合の報知も、上述したように、所定の制御によって表示や音などによって行うようにすればよい。
【０１１９】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理も行われる。さらに、サブ基板（ランプ制御基板３５、払出制御基板３７、音声制御基板７０、図柄制御基板８０）を初期化するための処理を実行する（ステップＳ１３）。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。
【０１２０】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１４）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ１５）。
【０１２１】
この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図１６に示すように、ＣＰＵ５６は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ１２）。
【０１２２】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、タイマ割込が発生したか否かの監視（ステップＳ１７）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１６）も実行される。
【０１２３】
ＣＰＵ５６は、ステップＳ１７において、タイマ割込が発生したことを認識すると、ステップＳ２１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ等のスイッチの状態を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１２４】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１２５】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【０１２６】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１２７】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１２８】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１２９】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【０１３０】
そして、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９ａ，１９ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する（ステップＳ３１）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１３１】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１３２】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１３３】
以上説明したように、この実施の形態では、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初期設定処理で割込モード２が設定される。従って、内蔵ＣＴＣを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【０１３４】
次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図１７に示すように、スイッチタイマは検出信号の数Ｎだけ設けられている。この実施の形態ではＮ＝１２である。なお、Ｎ＝１２である（１３でない）のは、クリアスイッチ９２１の出力信号に対応したスイッチタイマが設けられていない（クリア信号の検出の有無の判断はスイッチ処理で実行されないため不必要）からである。また、ＲＡＭにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１２に示された上から下への順）と同じ順序で並んでいる。
【０１３５】
図１８は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図１３に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ７１）。次いで、処理数として「８」を設定し（ステップＳ７２）、入賞口スイッチ２４ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７４）。
【０１３６】
図１９は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ８１）。また、クリアデータ（００）をセットする（ステップＳ８２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ８３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ８４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ２４ａの検出信号がキャリーフラグに押し出される。
【０１３７】
キャリーフラグの値が「１」であれば（ステップＳ８５）、すなわち入賞口スイッチ２４ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ８７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ８８，Ｓ８９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。
【０１３８】
キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ２４ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ８６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。
【０１３９】
その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ９０）、処理数を１減算する（ステップＳ９１）。処理数が０になっていなければステップＳ８２に戻る。そして、ステップＳ８２〜Ｓ９２の処理が繰り返される。
【０１４０】
ステップＳ８２〜Ｓ９２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１４１】
ＣＰＵ５６は、スイッチ処理のステップＳ７５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「４」を設定し（ステップＳ７６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７８）。
【０１４２】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ８２〜Ｓ９２の処理が、処理数分すなわち４回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。
【０１４３】
なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。
【０１４４】
図２０〜図２２は、遊技制御処理におけるステップＳ３１の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、カウントスイッチ２３および始動口スイッチ１７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。
【０１４５】
賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１２１）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ２４ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１２３）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１２４）。
【０１４６】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図２５に示されている。図２５に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【０１４７】
スイッチオンチェックルーチンの一例が図２３に示されている。スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図２５参照）の先頭アドレスを設定する（ステップＳ１０１）。そして、そのアドレスにオフセットを加算し（ステップＳ１０２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ１０３）。
【０１４８】
次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ１０４）、そのアドレスにオフセットを加算し（ステップＳ１０５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ１０６）。各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【０１４９】
そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ１０７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ１０８）。
【０１５０】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ２４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１２５）。スイッチオンフラグがセットされたら、１０個カウンタが１加算される（ステップＳ１２６）。スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１２９）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１２７，Ｓ１２８）、結局、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。なお、１０個カウンタとは、景品としての１０個の遊技球払出の回数を示すカウンタである。
【０１５１】
次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３０）、スイッチタイマのアドレスのオフセットとして「４」を設定する（ステップＳ１３１）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「４」は始動口スイッチ１７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３２）。
【０１５２】
スイッチオンチェックルーチンにおいて、始動口スイッチ１７に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３３）、６個カウンタが１加算される（ステップＳ１３４）。なお、６個カウンタとは、景品としての６個の遊技球払出の回数を示すカウンタである。
【０１５３】
次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３５）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ１３６）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３７）。
【０１５４】
スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３８）、１５個カウンタが１加算される（ステップＳ１３４）。なお、１５個カウンタとは、景品としての１５個の遊技球払出の回数を示すカウンタである。
【０１５５】
さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブルのオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。
【０１５６】
スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図２１には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。
【０１５７】
また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５６）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５７）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１２に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５８）。
【０１５８】
スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５９）、球切れフラグがセットされる（ステップＳ１６０）。なお、図２１には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。
【０１５９】
そして、ＣＰＵ５６は、払出停止状態であるか否か確認する（ステップＳ２０１）。払出停止状態は、払出制御基板３７に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ２０２）。
【０１６０】
いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信制御処理を行う（ステップＳ２０３）。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。なお、ステップＳ２０２において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信制御処理（ステップＳ２０３）は行われない。
【０１６１】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ２０４）。ともにオフ状態となったときには、払出停止解除指定に関するコマンド送信制御処理を行う（ステップＳ２０５）。
【０１６２】
次いで、ＣＰＵ５６は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定し、設定内容に応じた払出制御コマンドを送出する制御を行う。まず、１５個カウンタの値をチェックする（ステップＳ２２１）。上述したように、１５個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ２３がオンするとカウントアップされる。１５個カウンタの値が０でない場合には、１５個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２２）。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。また、１５個カウンタの値を−１する（ステップＳ２２３）。さらに、総賞球数格納バッファの格納値に１５を加算する（ステップＳ２２４）。
【０１６３】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。
【０１６４】
１５個カウンタの値が０であれば、１０個カウンタの値をチェックする（ステップＳ２２５）。上述したように、１０個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂがオンするとカウントアップされる。１０個カウンタの値が０でない場合には、１０個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２６）。また、１０個カウンタの値を−１する（ステップＳ２２７）。さらに、総賞球数格納バッファの格納値に１０を加算する（ステップＳ２２８）。
【０１６５】
１０個カウンタの値が０であれば、６個カウンタの値をチェックする（ステップＳ２３１）。上述したように、６個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ１７がオンするとカウントアップされる。６個カウンタの値が０でない場合には、６個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２３２）。また、６個カウンタの値を−１する（ステップＳ２３３）。さらに、総賞球数格納バッファの格納値に６を加算する（ステップＳ２３４）。
【０１６６】
以上にようにして、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われた後、コマンド送信テーブルに設定された払出制御コマンドが払出制御基板３７に送出される。そして、賞球個数を指示する払出制御コマンドの送出が行われたときには、賞球払出中フラグをオンする（ステップＳ２３５）。また、賞球払出中フラグをオンしているときには（ステップＳ２３６）、球払出装置９７から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理が行われる（ステップＳ２３７）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。
【０１６７】
図２４は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、ＣＰＵ５６は、まず、総賞球数格納バッファの格納値をロードする（ステップＳ２４１）。そして、格納値が０であるか否か確認する（ステップＳ２４２）。０であれば処理を終了する。
【０１６８】
０でなければ、賞球カウントスイッチ用のスイッチタイマをロードし（ステップＳ２４３）、ロード値とオン判定値（この場合は「２」）とを比較する（ステップＳ２４４）。一致したら（ステップＳ２４５）、賞球カウントスイッチ３０１Ａが確かにオンしたとして、すなわち、確かに１個の遊技球が球払出装置９７から払い出されたとして、総賞球数格納バッファの格納値を１減算する（ステップＳ２４６）。
【０１６９】
また、賞球情報カウンタの値を＋１する（ステップＳ２４７）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ２４８）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ２４９）、賞球情報カウンタの値を−１０する（ステップＳ２５０）。なお、賞球情報出力カウンタの値は、図１３に示されたメイン処理における情報出力処理（ステップＳ２９）で参照され、その値が１以上であれば、賞球信号として１パルスが出力される。よって、この実施の形態では、１０個の遊技球が賞球として払い出される度に、１つの賞球信号が遊技機外部に出力される。
【０１７０】
そして、総賞球数格納バッファの格納値が０になったら（ステップＳ２５１）、賞球払出中フラグをクリアし（ステップＳ２５２）、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ５１の消灯を示すコマンドデータを設定した後（ステップＳ２５３）、ランプ制御コマンドの送出処理を実行する（ステップＳ２５４）。
【０１７１】
次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。図２６は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。なお、図２６に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。
【０１７２】
図２７は、遊技制御基板から他の各電気部品制御基板に対する制御コマンドを構成する８ビットの制御信号とＩＮＴ信号（ストローブ信号）との関係を示すタイミング図である。図２７に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポートに出力されてから、所定期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をオン状態にする。また、そこから所定期間が経過するとＩＮＴ信号をオフ状態にする。
【０１７３】
図２８は、払出制御コマンドの内容の一例を示す説明図である。図２８に示された例において、ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝００（Ｈ）のコマンドＦＦ００（Ｈ）は、払出可能状態を指定する払出制御コマンドである。ＭＯＤＥ＝ＦＦ（Ｈ），ＥＸＴ＝０１（Ｈ）のコマンドＦＦ０１（Ｈ）は、払出停止状態を指定する払出制御コマンドである。また、ＭＯＤＥ＝Ｆ０（Ｈ）のコマンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御コマンドである。ＥＸＴである「ＸＸ」が払出個数を示す。
【０１７４】
払出制御手段は、主基板３１の遊技制御手段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しを停止する状態となり、ＦＦ００（Ｈ）の払出制御コマンドを受信すると賞球払出および球貸しができる状態になる。また、賞球個数を指定する払出制御コマンドを受信すると、受信したコマンドで指定された個数に応じた賞球払出制御を行う。
【０１７５】
なお、払出制御コマンドは、払出制御手段が認識可能に１回だけ送出される。認識可能とは、この例では、ＩＮＴ信号がオン状態になることであり、認識可能に１回だけ送出されるとは、この例では、払出制御信号の１バイト目および２バイト目のそれぞれに応じてＩＮＴ信号が１回だけオン状態になることである。
【０１７６】
遊技制御手段から払出制御基板等の各電気部品制御基板に制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。図２９（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０１７７】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ２のビット７（ワークエリア参照ビット）が０あれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。ワークエリア参照ビットが１あれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。また、この実施の形態では各制御コマンド毎にコマンド送信テーブルが用意されている。
【０１７８】
図２９（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理において、払出制御コマンドを送出するときには、払出制御コマンド用のコマンド送信テーブルのＩＮＴデータに「０１（Ｈ）」を設定する。
【０１７９】
ＩＮＴデータのビット１，２，３は、それぞれ、表示制御コマンド、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべき場合には、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。
【０１８０】
各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間オン状態になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に御コマンドを送出する際に、コマンド送信テーブルに設定されているＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。
【０１８１】
図３０、図３１は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。
【０１８２】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域に退避する（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ４５４〜Ｓ４５８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。
【０１８３】
各レジスタやスタックポインタをバックアップＲＡＭ領域に退避すると、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ４８１）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４８２〜Ｓ４９１）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４８２）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４８３）。また、チェックサム算出回数をセットする（ステップＳ４８４）。
【０１８４】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４８５）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４８６）、ポインタの値を１増やし（ステップＳ４８７）、チェックサム算出回数の値を１減算する（ステップＳ４８８）。ステップＳ４８５〜Ｓ４８８の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４８９）。
【０１８５】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４９０）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４９１）。このデータが、電源投入時にチェックされるパリティデータとなる。
【０１８６】
図３２は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図３２に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。また、図３２に示す例では、ステップＳ４８４でチェックサム算出回数として３がセットされるものとする。電源電圧低下にもとづく停電発生処理において、図３２（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」とチェックサム算出開始アドレス（この例では「Ｆ０Ｈ」）の排他的論理和がとられ、その結果と次のポインタが指すＲＡＭ領域の内容（本例では「１６Ｈ」）の排他的論理和がとられる。さらに、その結果と次のポインタが指すＲＡＭ領域の内容（本例では「ＤＦＨ」）の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転したデータ（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０１８７】
電源が再投入されたときには、チェックサム確認処理（ステップＳ９ｂ）においてパリティ診断が行われるが、図３２（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図３２（Ａ）に示すようなデータがバックアップ領域に設定されている。
【０１８８】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「Ｃ６Ｈ」）を初期データとし、初期データを反転したデータ（この例では「３９Ｈ」）を用いて、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【０１８９】
よって、ＣＰＵ５６は、パリティチェック処理（チェックサム確認処理）において、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１９０】
このように、この実施の形態では、図１５に示されたパリティチェック処理において、バックアップパリティデータ領域に設定されていたデータが「００」でないときにチェックサム確認処理が行われ（ステップＳ９ａ，Ｓ９ｂ）、バックアップパリティデータ領域に設定されていたデータが「００」である場合には停電復旧処理を行う。
【０１９１】
なお、この実施の形態では、チェックサム確認処理（ステップＳ９ｂ）におけるパリティ診断において図３２（Ｂ）に示すようにパリティ診断を行うようにしていたが、パリティ診断において、図３２（Ａ）と同様の処理を行うようにしてもよい。すなわち、パリティ診断において、パリティデータ作成のための演算処理と同じ演算処理を行うようにしてもよい。この場合、ＣＰＵ５６は、パリティチェック処理（チェックサム確認処理）において、最終的な演算結果とバックアップチェックデータ領域に設定されているデータ（この場合、「００」）とを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。なお、パリティ診断においてもパリティデータ作成のときと同じ演算をおこなうので、初期データを設定する必要はない。
【０１９２】
次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４９２）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０１９３】
なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、遊技状態を保存するための処理に相当する。
【０１９４】
内蔵ＲＡＭ５５のアクセスを禁止する処理を実行すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０１９５】
なお、この実施の形態では、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号をＣＰＵ５６のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０１９６】
以下、遊技状態復旧処理について説明する。
図３３は、図１３のステップＳ１０に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する（ステップＳ９１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる（ステップＳ９２）。従って、バックアップＲＡＭに保存されていたデータにもとづいて、始動入賞記憶数、大当り遊技状態（大当り中である場合には、ラウンド数、カウント数、Ｖ検出の有無などを含む）、確変状態（確変中である場合には、例えば確変状態の終了条件として特別図柄の回転数の上限が定められている場合（回数切りの場合）における現在までの回転数などを含む）などの遊技状態が復旧する。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に送出する（ステップＳ９４）。
【０１９７】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を生じさせるための制御コマンド）が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された１つまたは複数の制御コマンドである。
【０１９８】
遊技状態を電源断時の状態に復帰させると、この実施の形態では、ＣＰＵ５６は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ９５）。パリティフラグがオフ状態であれば、割込許可設定を行う（ステップＳ９６）。しかし、パリティフラグがオン状態であれば、そのまま（ステップＳ１で設定された割込禁止状態のまま）遊技状態復旧処理を終了する。パリティフラグがオン状態であるということは、図３０におけるステップＳ４５２に示されたように、前回の電源断時に割込禁止状態であったことを意味する。従って、パリティフラグがオン状態である場合には、割込許可はなされない。
【０１９９】
この実施の形態では、上述した遊技状態復旧処理によって、以下のような状態復旧が可能である。
【０２００】
始動入賞口１４および大入賞口（開閉板２０）の状態が復元される。表示制御手段によって制御される普通図柄の表示状態（可変表示器１０の表示状態）は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態（可変表示部９の表示状態）は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部９に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
【０２０１】
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間（例えば１０秒）および既に実行した時間（例えば４秒）の情報がバックアップされる。そして、主基板３１は、復旧時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板８０に出力し、残り時間（上述の例では６秒）経過後に、図柄を停止させるため表示制御コマンドを出力する。従って、特別図柄の表示状態は、電源断時に特別図柄の変動中であった場合には、復旧時に、表示されていない残りの時間（上述の例では６秒）につき可変表示が実行される。なお、復旧時に表示制御基板８０に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像を表示させるためのコマンドとしてもよい。この場合、「停電復旧中です」の表示は、残りの時間（上述の例では６秒）表示される。なお、特別図柄の変動中に電源断となった場合の、普通図柄の表示状態にについても、上述と同様の制御が行われる。
【０２０２】
なお、大当り遊技中に電源断となった場合にも、上述した特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、復旧時に、表示、音、ランプ、ソレノイド２１などを制御するが、主基板３１は、表示制御基板８０に対して電源断前に出力した確定時の図柄（停止図柄）を指定する表示制御コマンドを出力する。これにより、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり（大当り図柄で大当り演出する機種について）、また、大当り終了後の変動開始時に表示する図柄も表示制御基板８０が認識することができる。
【０２０３】
ランプ制御手段が制御する装飾ランプ２５、始動記憶表示器１８、ゲート通過記憶表示器４１、賞球ランプ５１および球切れランプ５２の表示状態が復元される。遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、例えば、大当り開始報知状態、大入賞口開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯／点滅させるようにしてもよい。
【０２０４】
音声制御手段が制御する音発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部９や可変表示装置１０の表示制御と同様に、残り時間分だけ音発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン（例えば「停電復旧中です」との音声）を出力するようにしてもよい。
【０２０５】
なお、この実施の形態では、電源断からの復旧時に、主基板３１の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板３１からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復元するように構成してもよい。
【０２０６】
また、後述するように、払出制御基板３７に搭載されている払出制御手段は、電源バックアップされているので、電源断からの復旧時に、賞球払出状態および球貸し制御状態は、電源断時の状態（例えば、電圧低下を検出したときから所定時間が経過したあとの状態）に復旧する。この実施の形態では、発射制御基板は払出制御手段に接続されているので、発射制御基板９１における制御状態も同様に復元される。
【０２０７】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、払出制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、払出制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【０２０８】
次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行われる場合の例として、払出制御手段においてデータ保存や復旧が行われる場合について説明する。
【０２０９】
図３４は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３４に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって電源断の発生を確認することができる。
【０２１０】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。
【０２１１】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、電源断時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０２１２】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０２１３】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。
【０２１４】
なお、図３４に示すように、スイッチ基板１９０に搭載されたクリアスイッチ９２１の出力信号が、論理を反転させるバッファ回路３７２Ａ、および入力ポート３７２を介して入力される。なお、入力ポート３７２には、本例では、バッファ回路３７２Ａを介して、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂの各スイッチの出力信号も入力されている。このような構成によれば、クリアスイッチ９２１の切換により出力信号がクリアスイッチ信号（ローレベル信号）とされていると、クリアスイッチ信号が反転（なお、バッファ回路３７２Ａがクリアスイッチ信号を反転して出力した信号を、クリアスイッチ信号と呼ぶことがある。）されて払出制御用ＣＰＵ３７１に与えられるので、払出制御用ＣＰＵ３７１により後述する初期化処理が行われる。
【０２１５】
なお、図３４に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図１１に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【０２１６】
図３５は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図３５に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜２には、それぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、モータ位置センサの検出信号が入力される。ビット３〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力される。ビット６には、クリアスイッチ９２１の出力信号が入力される。
【０２１７】
図３６は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０２１８】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０２１９】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【０２２０】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０２２１】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【０２２２】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【０２２３】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０２２４】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０２２５】
次いで、払出制御用ＣＰＵ３７１は、入力ポート３７２を介して入力されるクリアスイッチ９２１の出力信号の状態を、本例では１回だけ確認する（ステップＳ７０７）。クリアスイッチ９２１がオン（クリアスイッチ９２１が押下されている状態）である場合には、ローレベルのクリアスイッチ信号が出力されている。従って、払出制御用ＣＰＵ３７１は、クリアスイッチ９２１がオンとされていれば、通常の初期化処理を実行する（ステップＳ７１１〜ステップＳ７１３）。クリアスイッチ９２１のオン判定は、初期設定を行う前に実行することが好ましい。遊技機の起動に先立ってバックアップ記憶（最終記憶内容）の消去の意思を確認したのちに制御を再開することができるからである。この様な場合、初期設定を行う前に、タイマ処理やスイッチ入力判定（複数回）を行うと、バックアップ内容を壊す可能性がある。また、遊技中のパチンコ遊技機の裏側には、遊技球が流動しておりノイズが発生しやすく、このため、通常スイッチ検出は複数回入力判定を行うが、クリアスイッチ９２１のオン判定は、遊技開始前に行われるため、ノイズの影響を受けにくい。従って、クリアスイッチ９２１入力判定を１回のみとしても、ノイズの影響は受け難く、また、プログラム開発効率も上がる。なお、クリアスイッチ９２１が確実に操作されたか否かを重視する場合には、ＣＰＵ５６がクリアスイッチ９２１の出力信号の状態を例えば３秒間確認する構成としてもよい。
【０２２６】
クリアスイッチ９２１がオンの状態でなければ（すなわち、クリアスイッチ９２１が押下されていない状態であれば）、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０８）。すなわち、例えば、主基板３１のＣＰＵ５６の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０２２７】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。
【０２２８】
図３７は、ステップＳ７０９のパリティチェック処理の一例を示すフローチャートである。パリティチェックでは、ＣＰＵ５６は、まず、ＲＡＭ５５におけるバックアップパリティデータ領域に設定されているデータが「００」であるか否か確認する（ステップＳ７０９ａ）。バックアップパリティデータ領域については後で詳しく説明する。バックアップパリティデータ領域に設定されているデータが「００」でなければ、パリティ診断（チェックサム確認）を行う（ステップＳ７０９ｂ）。そして、チェックサム確認の結果が正当であれば（ステップＳ７０９ｃ）、ＣＰＵ５６は、後述する停電復旧処理を実行する（ステップＳ７１０）。また、チェックサム確認の結果が正当でなければ、または、バックアップパリティデータ領域に設定されているデータが「００」であった場合には、通常の初期化処理を実行する（ステップＳ７１１〜Ｓ７１３）。
【０２２９】
不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０２３０】
チェック結果が正常であれば（ステップＳ７０９）、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０２３１】
以上のように、クリアスイッチ９２１の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ９２１がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としたので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ９２１を操作することによって、バックアップデータ記憶領域（変動データ記憶手段）に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【０２３２】
また、上述したように、この実施の形態では、電力供給開始時に、電力供給停止時にバックアップＲＡＭ領域に記憶されたチェックデータ（チェックサムデータ）にもとづいて、初期化処理を行うか遊技状態復旧処理を行うかを決定するように構成したので、停電等の不測の電源断が発生したときに必要なデータを確実に保存することができ、さらに、保存されていたデータを電源復帰後に確実に活用することができる。
【０２３３】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていてもクリアスイッチ９２１がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【０２３４】
また、上述した実施の形態では、チェックサム確認の結果が正当でなかった場合には通常の初期化処理を実行するようにしていたが、チェックサム確認の結果が正当でなかった場合であっても初期化処理を行わないようにしてもよい。
【０２３５】
例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、バックアップＲＡＭの記憶内容を修復したあと、遊技状態復旧処理を行うようにすればよい。この場合、データの修復は、例えば、誤り訂正符号（例えば、ランダム誤り対策に用いられるハミング符号、バースト誤り対策に用いられるＦｉｒｅ符号など、誤り特性に合わせて選択するようにすればよい）を用いて、変化したビットを検出して訂正するようにすればよい。
【０２３６】
また、例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、バックアップＲＡＭの記憶内容に異常が発生していることを報知するようにしてもよい。この場合、異常の報知は、所定の制御によって、例えば、エラー表示用ＬＥＤ３７４に異常を示す所定の表示を行うようにすればよい。また、バックアップＲＡＭの記憶内容に異常が発生していることを示す所定の信号を、情報出力回路６４などを介して管理コンピュータに出力するようにしてもよい。
【０２３７】
さらに、例えば、チェックサム確認の結果が正当でなかった場合に、初期化処理を実行することなく、クリアスイッチ９２１の操作によって初期化処理の実行要求を促すための報知を行うようにしてもよい。この場合の報知も、上述したように、所定の制御によってエラー表示用ＬＥＤ３７４に表示するなどするようにすればよい。
【０２３８】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０２３９】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図３８に示すように、払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ７２１）。なお、図３８には割込を許可することも明示されているが（ステップＳ７２０）、２ｍｓタイマ割込処理では、最初に割込許可状態に設定される。すなわち、２ｍｓタイマ割込処理中には割込許可状態になってので、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【０２４０】
払出制御用ＣＰＵ３７１は、ステップＳ７２４において、タイマ割込フラグがセットされたことを検出するとステップＳ７５１以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０２４１】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。
【０２４２】
次に、払出制御用ＣＰＵ３７１は、センサ（例えば、払出モータ２８９の回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態を判定する等の処理を行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
【０２４３】
次いで、払出制御用ＣＰＵ３７１は、主基板３１から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う（ステップＳ７５４）。また、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０２４４】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０２４５】
さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０２４６】
なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。
【０２４７】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。
【０２４８】
図３９は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
【０２４９】
このように、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップＲＡＭ領域に記憶されるので、停電等の不測の電源断が生じても、所定期間内に電源復旧すれば、バックアップＲＡＭ領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。
【０２５０】
図４０は、主基板３１から受信した払出制御コマンドを格納するための受信バッファの一構成例を示す説明図である。この例では、２バイト構成の払出制御コマンドを６個格納可能なリングバッファ形式の受信バッファが用いられる。従って、受信バッファは、確定コマンドバッファ１〜１２の１２バイトの領域で構成される。そして、受信したコマンドをどの領域に格納するのかを示すコマンド受信個数カウンタが用いられる。コマンド受信個数カウンタは、０〜１１の値をとる。このように、受信コマンドを、コマンド受信カウンタのカウント値にもとづいて、リングバッファ形式の受信バッファの各確定コマンドバッファに順次格納するようにしているので、受信したコマンドのオーバーライト（重ね書き、上書き）を防止することができる。
【０２５１】
図４１は、割込処理による払出制御コマンド受信処理を示すフローチャートである。主基板３１からの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主基板３１からのＩＮＴ信号がオン状態になると、初期値として「１」が設定されていたタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が０になって払出制御用ＣＰＵ３７１において割込がかかる。そして、図４１に示す払出制御コマンドの受信処理が開始される。なお、払出制御コマンド受信処理の開始番地は、内蔵ＣＴＣから出力される割込ベクタとＩレジスタに設定された値とで決定される番地である。また、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が０になると、その値は自動的に初期値（この例では「１」）に戻される。
【０２５２】
払出制御コマンドの受信処理において、払出制御用ＣＰＵ３７１は、まず、各レジスタをスタックに退避する（ステップＳ８５０）。なお、割込が発生するとＣＰＵ３７１は自動的に割込禁止状態に設定するが、自動的に割込禁止状態にならないＣＰＵを用いている場合には、ステップＳ８５０の処理の実行前に割込禁止命令（ＤＩ命令）を発行することが好ましい。次いで、払出制御コマンドデータの入力に割り当てられている入力ポート３７２ａからデータを読み込む（ステップＳ８５１）。そして、２バイト構成の払出制御コマンドのうちの１バイト目であるか否か確認する（ステップＳ８５２）。１バイト目であるか否かは、受信したコマンドの先頭ビットが「１」であるか否かによって確認される。先頭ビットが「１」であるのは、２バイト構成である払出制御コマンドのうちのＭＯＤＥバイト（１バイト目）のはずである（図２６参照）。そこで、払出制御用ＣＰＵ３７１は、先頭ビットが「１」であれば、有効な１バイト目を受信したとして、受信したコマンドを受信バッファ領域におけるコマンド受信個数カウンタが示す確定コマンドバッファに格納する（ステップＳ８５３）。
【０２５３】
払出制御コマンドのうちの１バイト目でなければ、１バイト目を既に受信したか否か確認する（ステップＳ８５４）。既に受信したか否かは、受信バッファ（確定コマンドバッファ）に有効なデータが設定されているか否かによって確認される。
【０２５４】
１バイト目を既に受信している場合には、受信した１バイトのうちの先頭ビットが「０」であるか否か確認する。そして、先頭ビットが「０」であれば、有効な２バイト目を受信したとして、受信したコマンドを、受信バッファ領域におけるコマンド受信個数カウンタ＋１が示す確定コマンドバッファに格納する（ステップＳ８５５）。先頭ビットが「０」であるのは、２バイト構成である払出制御コマンドのうちのＥＸＴバイト（２バイト目）のはずである（図２６参照）。なお、ステップＳ８５４における確認結果が１バイト目を既に受信したである場合には、２バイト目として受信したデータのうちの先頭ビットが「０」でなければ処理を終了する。
【０２５５】
ステップＳ８５５において、２バイト目のコマンドデータを格納すると、コマンド受信個数カウンタに２を加算する（ステップＳ８５６）。そして、コマンド受信カウンタが１２以上であるか否か確認し（ステップＳ８５７）、１２以上であればコマンド受信個数カウンタをクリアする（ステップＳ８５８）。その後、退避されていたレジスタを復帰し（ステップＳ８５９）、割込許可に設定する（ステップＳ８５９）。
【０２５６】
コマンド受信割込処理中は割込禁止状態になっている。上述したように、２ｍｓタイマ割込処理中は割込許可状態になっているので、２ｍｓタイマ割込中にコマンド受信割込が発生した場合には、コマンド受信割込処理が優先して実行される。また、コマンド受信割込処理中に２ｍｓタイマ割込が発生しても、その割込処理は待たされる。このように、この実施の形態では、主基板３１からのコマンド受信処理の処理優先度が高くなっている。
【０２５７】
なお、払出制御コマンドは２バイト構成であって、１バイト目（ＭＯＤＥ）と２バイト目（ＥＸＴ）とは、受信側で直ちに区別可能に構成されている。すなわち、先頭ビットによって、ＭＯＤＥとしてのデータを受信したのかＥＸＴとしてのデータを受信したのかを、受信側において直ちに検出できる。よって、上述したように、適正なデータを受信したのか否かを容易に判定することができる。
【０２５８】
図４２は、ステップＳ７５３のコマンド解析実行処理の一例を示すフローチャートである。コマンド解析実行処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５３ａ）。受信コマンドがあれば、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認を行う（ステップＳ７５３ｂ）。なお、確定コマンドバッファ領域中に複数の受信コマンドがある場合には、受信した払出制御コマンドが払出個数指示コマンドであるか否かの確認は、最も前に受信された受信された受信コマンドについて行われる。
【０２５９】
受信した払出制御コマンドが払出個数指示コマンドであれば、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ７５３ｃ）。すなわち、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。なお、払出制御用ＣＰＵ３７１は、必要ならば、コマンド受信個数カウンタの減算や確定コマンドバッファ領域における受信コマンドシフト処理を行う。
【０２６０】
図４３は、ステップＳ７５４の払出停止状態設定処理の一例を示すフローチャートである。払出停止状態設定処理において、払出制御用ＣＰＵ３７１は、確定コマンドバッファ領域中に受信コマンドがあるか否かの確認を行う（ステップＳ７５４ａ）。確定コマンドバッファ領域中に受信コマンドがあれば、受信した払出制御コマンドが払出停止指示コマンドであるか否かの確認を行う（ステップＳ７５４ｂ）。払出停止指示コマンドであれば、払出制御用ＣＰＵ３７１は、払出停止状態に設定する（ステップＳ７５４ｃ）。
【０２６１】
ステップＳ７５４ｂで受信コマンドが払出停止指示コマンドでないことを確認すると、受信した払出制御コマンドが払出開始指示コマンドであるか否かの確認を行う（ステップＳ７５４ｄ）。払出開始指示コマンドであれば、払出停止状態を解除する（ステップＳ７５４ｅ）。
【０２６２】
図４４は、ステップＳ７５１のスイッチ処理の一例を示すフローチャートである。スイッチ処理において、払出制御用ＣＰＵ３７１は、賞球カウントスイッチ３０１Ａがオン状態を示しているか否か確認する（ステップＳ７５１ａ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンカウンタを＋１する（ステップＳ７５１ｂ）。賞球カウントスイッチオンカウンタは、賞球カウントスイッチ３０１Ａのオン状態を検出した回数を計数するためのカウンタである。
【０２６３】
そして、賞球カウントスイッチオンカウンタの値をチェックし、その値が２５０になっていれば（ステップＳ７５１ｃ）、賞球球詰まりフラグをセットする（ステップＳ７５１ｄ）。つまり、賞球カウントスイッチ３０１Ａのオン状態が長期間継続した場合に賞球球詰まりフラグがセットされる。
【０２６４】
また、賞球カウントスイッチオンカウンタの値が２になったときには（ステップＳ７５１ｅ）、確実に賞球カウントスイッチ３０１Ａがオンした判断し、賞球カウントスイッチオンフラグをセットする（ステップＳ７５１ｆ）。
【０２６５】
ステップＳ７５１ａにおいて賞球カウントスイッチ３０１Ａがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、賞球カウントスイッチオンフラグをリセットするとともに（ステップＳ７５１ｈ）、賞球カウントスイッチオンカウンタをクリアする（ステップＳ７５１ｉ）。そして、球貸しカウントスイッチ３０１Ｂがオン状態を示しているか否か確認する（ステップＳ７５１ｊ）。オン状態を示していれば、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンカウンタを＋１する（ステップＳ７５１ｋ）。球貸しカウントスイッチオンカウンタは、球貸しカウントスイッチ３０１Ｂのオン状態を検出した回数を計数するためのカウンタである。
【０２６６】
そして、球貸しカウントスイッチオンカウンタの値をチェックし、その値が２５０になっていれば（ステップＳ７５１ｌ）、貸し球詰まりフラグをセットする（ステップＳ７５１ｍ）。つまり、球貸しカウントスイッチ３０１Ｂのオン状態が長期間継続した場合に貸し球球詰まりフラグがセットされる。
【０２６７】
また、球貸しカウントスイッチオンカウンタの値が２になったときには（ステップＳ７５１ｎ）、確実に球貸しカウントスイッチ３０１Ｂがオンした判断し、球貸しカウントスイッチオンフラグをセットする（ステップＳ７５１ｏ）。
【０２６８】
ステップＳ７５１ｊにおいて球貸しカウントスイッチ３０１Ｂがオン状態でないことが確認されると、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオンフラグをリセットするとともに（ステップＳ７５１ｐ）球貸しカウントスイッチオンカウンタをクリアする（ステップＳ７５１ｑ）。
【０２６９】
図４５は、ステップＳ７５６の球貸し制御処理の一例を示すフローチャートである。なお、この実施の形態では、連続的な払出数の最大値を貸し球の一単位（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０２７０】
球貸し制御処理において、払出制御用ＣＰＵ３７１は、球貸し停止中であるか否かを確認する（ステップＳ５０１）。球貸し停止中でなければ、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否かの確認を行い（ステップＳ５１１）、貸し球払出中であれば、ステップＳ５１８以降の球貸し中の処理に移行する。なお、貸し球払出中であるか否かは、後述する球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ、払出制御用ＣＰＵ３７１は、カードユニット５０から球貸し要求があったか否かを確認する（ステップＳ５１２）。要求があれば、球貸し処理中フラグをオンするとともに（ステップＳ５１３）、２５（球貸し一単位数：ここでは１００円分）をバックアップＲＡＭ領域の貸し球個数記憶に設定する（ステップＳ５１４）。そして、払出制御用ＣＰＵ３７１は、ＥＸＳ信号をオンして（ステップＳ５１５）、球払出装置９７の下方の球振分部材３１１を球貸し側に設定するために振分用ソレノイド３１０を駆動する（ステップＳ５１６）。また、払出モータ２８９をオンする（ステップＳ５１７）。
【０２７１】
なお、払出モータ２８９をオンするのは、厳密には、カードユニット５０が受付を認識したことを示すためにＢＲＱ信号をＯＦＦとしてからである。なお、球貸し処理中フラグはバックアップＲＡＭ領域に設定される。
【０２７２】
ステップＳ５１８において、払出制御用ＣＰＵ３７１は、貸し球通過待ち時間中であるか否かの確認を行う（ステップＳ５１８）。貸し球通過待ち時間中でなければ、球貸し用センサ（本例では、払出モータ位置センサ）のチェックを行い（ステップＳ５１９）、また、後述する球貸しカウントスイッチチェック処理を行う（ステップＳ５２０）。
【０２７３】
次いで、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を終了すべきか（一単位の払出動作が終了したか）否かの確認を行う（ステップＳ５２１）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５２２）、貸し球通過待ち時間の設定を行う（ステップＳ５２３）。
【０２７４】
ステップＳ５１８で貸し球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、後述する球貸しカウントスイッチチェック処理を行うとともに（ステップＳ５２４）、貸し球通過待ち時間が終了したか否かの確認を行う（ステップＳ５２５）。貸し球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから球貸しカウントスイッチ３０１Ｂを通過するまでの時間である。
【０２７５】
貸し球通過待ち時間の終了を確認すると、一単位の貸し球は全て払い出された状態であるので、振分用ソレノイド３１０をオフして、カードユニット５０に対して次の球貸し要求の受付が可能になったことを示すためにＥＸＳ信号をオフにする（ステップＳ５２６）。また、球貸し処理中フラグをオフする（ステップＳ５２７）。
【０２７６】
なお、球貸し要求の受付を示すＥＸＳ信号をオフにした後、所定期間内に再び球貸し要求信号であるＢＲＱ信号がオンしたら、振分用ソレノイド３１０、および払出モータ２８９をオフせずに球貸し処理を続行するようにしてもよい。すなわち、所定単位（この例では１００円単位）毎に球貸し処理を行うのではなく、球貸し処理を連続して実行するように構成することもできる。
【０２７７】
貸し球個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、貸し球個数記憶の内容にもとづいて球貸し処理を継続することができる。
【０２７８】
図４６は、ステップＳ５２０およびＳ５２４で実行される球貸しカウントスイッチチェック処理を示すフローチャートである。球貸しカウントスイッチチェック処理は、球貸しカウントスイッチ３０１Ｂの状態を監視して、貸し球個数記憶を減算する処理である。
【０２７９】
球貸しカウントスイッチチェック処理において、払出制御用ＣＰＵ３７１は、まず、球貸しカウントスイッチＯＮ待ちフラグがセットされているか否か確認する（ステップＳ５２０ａ）。球貸しカウントスイッチＯＮ待ちフラグがセットされていれば、球貸しカウントスイッチオンフラグがオン状態になるのを待つ（ステップＳ５２０ｂ）。なお、球貸しカウントスイッチオンフラグは、図４４に示されたスイッチ処理におけるステップＳ７５１ｏでセットされる。球貸しカウントスイッチオンフラグがオン状態になる前にタイマＴ１１がタイムアウトすると球貸し経路エラーフラグをセットする（ステップＳ５２０ｆ，Ｓ５２０ｇ）。球貸しカウントスイッチ３０１Ｂがオンすると、タイマＴ１１を停止して（ステップＳ５２０ｃ）、球貸しカウントスイッチＯＮ待ちフラグをリセットする（ステップＳ５２０ｄ）。なお、タイマＴ１１は、球貸しカウントスイッチ３０１Ｂが所定期間内にオンするか否かを確認するためのタイマである。
【０２８０】
球貸しカウントスイッチ３０１Ｂがオンした場合には、球貸しカウントスイッチ３０１Ｂがオフすることを確認するために、オフを待つ状態であることを示す球貸しカウントスイッチＯＦＦ待ちフラグをセットする（ステップＳ５２０ｅ）。
【０２８１】
従って、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチＯＦＦ待ちフラグがオンしていれば（ステップＳ５２０ｈ）、球貸しカウントスイッチオンフラグがオフするのを待つ（ステップＳ５２０ｋ）。球貸しカウントスイッチオンフラグがオフすると、球貸しカウントスイッチＯＦＦ待ちフラグをリセットする（ステップＳ５２０ｌ）。そして、１個の遊技球が払い出されたことが検出されたとして、貸し球個数記憶を−１する（ステップＳ５２０ｍ）。
【０２８２】
ステップＳ５２０ｈで、球貸しカウントスイッチＯＦＦ待ちフラグもオンしていないことを確認したら、タイマＴ１１をスタートするとともに（ステップＳ５２０ｉ）、球貸しカウントスイッチＯＮ待ちフラグをセットする（ステップＳ５２０ｊ）。
【０２８３】
以上のように、この実施の形態では、１個の遊技球が貸し出されたことを確認する度に、貸し球個数記憶が−１される。
【０２８４】
図４７および図４８は、ステップＳ７５８の賞球制御処理の一例を示すフローチャートである。なお、この例では、連続的な払出数の最大値を貸し球の一単位と同数（例えば２５個）とするが、連続的な払出数の最大値は他の数であってもよい。
【０２８５】
賞球制御処理において、払出制御用ＣＰＵ３７１は、貸し球払出中であるか否か確認する（ステップＳ５３１）。貸し球払出中であるか否かは、球貸し処理中フラグの状態によって判断される。貸し球払出中でなければ賞球の払出中であるか否か確認し（ステップＳ５３２）、賞球の払出中であれば図４８に示す賞球中の処理に移行する。賞球の払出中であるか否かは、後述する賞球処理中フラグの状態によって判断される。
【０２８６】
貸し球払出中でも賞球払出中でもなければ、払出制御用ＣＰＵ３７１は、カードユニット５０からの球貸し準備要求があるか否か確認する（ステップＳ５３３）。球貸し準備要求があるか否かは、カードユニット５０から入力されるＢＲＤＹ信号のオン（要求あり）またはオフ（要求なし）を確認することによって行われる。
【０２８７】
カードユニット５０からの球貸し準備要求がなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている賞球数（未払出の賞球数）が０でないか否か確認する（ステップＳ５３４）。総合個数記憶に格納されている賞球数が０でなければ、賞球制御用ＣＰＵ３７１は、賞球処理中フラグをオンし（ステップＳ５３５）、総合個数記憶の値が２５以上であるか否か確認する（ステップＳ５３６）。なお、賞球処理中フラグは、バックアップＲＡＭ領域に設定される。
【０２８８】
総合個数記憶に格納されている賞球数が２５以上であると、払出制御用ＣＰＵ３７１は、２５個分の遊技球を払い出すまで払出モータ２８９を回転させるように払出モータ２８９に対して駆動信号を出力するために２５個払出動作の設定を行う（ステップＳ５３７）。総合個数記憶に格納されている賞球数が２５以上でなければ、払出制御用ＣＰＵ３７１は、総合個数記憶に格納されている全ての遊技球を払い出すまで払出モータ２８９を回転させるように駆動信号を出力するために、全個数払出動作の設定を行う（ステップＳ５３８）。次いで、球払出装置９７の下方の球振分部材３１１を賞球側に設定し（ステップＳ５３９）、払出モータ２８９をオンする（ステップＳ５４０）。そして、図４８に示す賞球制御処理における賞球払出中の処理に移行する。
【０２８９】
図４８は、払出制御用ＣＰＵ３７１による払出制御処理における賞球中の処理の一例を示すフローチャートである。賞球中の処理において、払出制御用ＣＰＵ３７１は、賞球通過待ち時間中であるか否かの確認を行う（ステップＳ５４１）。賞球通過待ち時間中でなければ、賞球用センサ（本例では、払出モータ位置センサ）のチェックを行い（ステップＳ５４２）、また、後述する賞球カウントスイッチチェック処理を行う（ステップＳ５４３）。
【０２９０】
そして、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を終了すべきか（２５個または２５個未満の所定の個数の払出動作が終了したか）否かの確認を行う（ステップＳ５４４）。具体的には、所定個数の払出に対応した回転が完了したか否かを確認する。所定個数の払出に対応した回転は、払出モータ位置センサの出力によって監視される。所定個数の払出に対応した回転が完了した場合には、払出制御用ＣＰＵ３７１は、払出モータ２８９の駆動を停止し（ステップＳ５４５）、賞球通過待ち時間の設定を行う（ステップＳ５４６）。賞球通過待ち時間は、最後の払出球が払出モータ２８９によって払い出されてから賞球カウントスイッチ３０１Ａを通過するまでの時間である。
【０２９１】
ステップＳ５４１において、賞球通過待ち時間中であれば、払出制御用ＣＰＵ３７１は、後述する賞球カウントスイッチチェック処理を行い（ステップＳ５４７）、賞球通過待ち時間が終了したか否かの確認を行う（ステップＳ５４８）。賞球通過待ち時間が終了した時点は、ステップＳ５３７またはステップＳ５３８で設定された賞球が全て払い出された状態である。そこで、払出制御用ＣＰＵ３７１は、賞球処理中フラグをオフする（ステップＳ５４９）。なお、賞球通過待ち時間が経過するまでに最後の払出球が賞球カウントスイッチ３０１Ａを通過しなかった場合には、賞球経路エラーとされる。
【０２９２】
なお、この実施の形態では、ステップＳ５３１の判断によって球貸しが賞球処理よりも優先されることになるが、賞球処理が球貸しに優先するようにしてもよい。
【０２９３】
図４９は、ステップＳ５４３およびＳ５４７で実行される賞球カウントスイッチチェック処理を示すフローチャートである。賞球カウントスイッチチェック処理は、賞球カウントスイッチ３０１Ａの状態を監視して、総合個数記憶を減算する処理である。
【０２９４】
賞球カウントスイッチチェック処理において、払出制御用ＣＰＵ３７１は、まず、賞球カウントスイッチＯＮ待ちフラグがセットされているか否か確認する（ステップＳ５４３ａ）。賞球カウントスイッチＯＮ待ちフラグがセットされていれば、賞球カウントスイッチオンフラグがオン状態になるのを待つ（ステップＳ５４３ｂ）。なお、賞球カウントスイッチオンフラグは、図４４に示されたスイッチ処理におけるステップＳ７５１ｆでセットされる。賞球カウントスイッチオンフラグがオン状態になる前にタイマＴ１２がタイムアウトすると賞球経路エラーフラグをセットする（ステップＳ５４３ｆ，Ｓ５４３ｇ）。賞球カウントスイッチ３０１Ａがオンすると、タイマＴ１２を停止して（ステップＳ５４３ｃ）、賞球カウントスイッチＯＮ待ちフラグをリセットする（ステップＳ５４３ｄ）。タイマＴ１２は、賞球カウントスイッチ３０１Ａが所定期間内にオンするか否かを確認するためのタイマである。
【０２９５】
賞球カウントスイッチ３０１Ａがオンした場合には、賞球カウントスイッチ３０１Ａがオフすることを確認するために、オフを待つ状態であることを示す賞球カウントスイッチＯＦＦ待ちフラグをセットする（ステップＳ５４３ｅ）。
【０２９６】
従って、払出制御用ＣＰＵ３７１は、賞球カウントスイッチＯＦＦ待ちフラグがオンしていれば（ステップＳ５４３ｈ）、賞球カウントスイッチオンフラグがオフするのを待つ（ステップＳ５４３ｋ）。賞球カウントスイッチオンフラグがオフすると、賞球カウントスイッチＯＦＦ待ちフラグをリセットする（ステップＳ５４３ｌ）。そして、総合個数記憶を−１する（ステップＳ５４３ｍ）。
【０２９７】
ステップＳ５４３ｈで、賞球カウントスイッチＯＦＦ待ちフラグもオンしていないことを確認したら、タイマＴ１２をスタートするとともに（ステップＳ５４３ｉ）、賞球カウントスイッチＯＮ待ちフラグをセットする（ステップＳ５４３ｊ）。
【０２９８】
総合個数記憶および貸し球個数記憶の内容は、それぞれ、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、払出制御用ＣＰＵ３７１は、総合個数記憶および貸し球個数記憶の内容にもとづいて払出処理を継続することができる。
【０２９９】
なお、払出制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を賞球個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、個数カウンタに対応した賞球払出が行われると、その個数カウンタを−１する（この場合、払出制御処理にて減算処理を行うようにする）。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、払出制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０３００】
図５０、図５１は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理の処理例を示すフローチャートである。この例では、ＮＭＩに応じて電力供給停止時処理が実行されるが、電源断信号を払出制御用ＣＰＵ３７１のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【０３０１】
マスク不能割込処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。
【０３０２】
次いで、払出制御用ＣＰＵ３７１は、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ８０９）。バックアップフラグはバックアップＲＡＭ領域に形成されている。バックアップあり指定値をストアすると、払出制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。
【０３０３】
図５２は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図５２に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。また、図５２に示す例では、ステップＳ８１２でチェックサム算出回数として３がセットされるものとする。電源電圧低下にもとづく停電発生処理において、図５２（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」とチェックサム算出開始アドレス（この例では「Ｆ０Ｈ」）の排他的論理和がとられ、その結果と次のポインタが指すＲＡＭ領域の内容（本例では「１６Ｈ」）の排他的論理和がとられる。さらに、その結果と次のポインタが指すＲＡＭ領域の内容（本例では「ＤＦＨ」）の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転したデータ（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０３０４】
電源が再投入されたときには、チェックサム確認処理（ステップＳ７０９ｂ）においてパリティ診断が行われるが、図５２（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図５２（Ａ）に示すようなデータがバックアップ領域に設定されている。
【０３０５】
ステップＳ７０９の処理において、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「Ｃ６Ｈ」）を初期データとし、初期データを反転したデータ（この例では「３９Ｈ」）を用いて、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【０３０６】
よって、ＣＰＵ５６は、パリティチェック処理（チェックサム確認処理）において、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０３０７】
このように、この実施の形態では、図５２に示されたパリティチェック処理において、バックアップパリティデータ領域に設定されていたデータが「００」でないときにチェックサム確認処理が行われ（ステップＳ７０９ａ，Ｓ７０９ｂ）、バックアップパリティデータ領域に設定されていたデータが「００」である場合には停電復旧処理を行う。
【０３０８】
なお、この実施の形態では、チェックサム確認処理（ステップＳ７０９ｂ）におけるパリティ診断において図５２（Ｂ）に示すようにパリティ診断を行うようにしていたが、パリティ診断において、図５２（Ａ）と同様の処理を行うようにしてもよい。すなわち、パリティ診断において、パリティデータ作成のための演算処理と同じ演算処理を行うようにしてもよい。この場合、払出制御用ＣＰＵ３７１は、パリティチェック処理（チェックサム確認処理）において、最終的な演算結果とバックアップチェックデータ領域に設定されているデータ（この場合、「００」）とを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。なお、パリティ診断においてもパリティデータ作成のときと同じ演算をおこなうので、初期データを設定する必要はない。
【０３０９】
パリティデータを作成してバックアップＲＡＭ領域に保存すると、払出制御用ＣＰＵ３７１は、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０３１０】
なお、この実施の形態では、払出制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、払出制御状態を保存するための処理に相当する。
【０３１１】
ＲＡＭアクセス防止処理が完了すると、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。
【０３１２】
以上に説明したように、上記の各実施の形態では、停電等の発生に応じて電源断信号が出力されたら、各基板において、始動入賞記憶数や大当り状態などの遊技制御状態や、未払出の賞球および貸し球の総数を含む払出制御状態などを保存するための処理が行われる。従って、停電発生時に保留されていた始動入賞記憶数などの遊技制御状態や、払出途中であった遊技球数などの払出制御状態がバックアップＲＡＭに保存される。
【０３１３】
この場合、たとえ制御状態が保存されていたとしても、例えば電源断前に遊技していた遊技者とは異なる者が遊技を行う場合には、そのまま制御状態を復旧させることは好ましくない。上述した各実施の形態では、クリアスイッチ９２１の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ９２１がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としているので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ９２１を操作することによって、バックアップデータ記憶領域（変動データ記憶手段）に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。このように、始動入賞記憶数や未払出の賞球や貸し球の総数などの制御状態を保存して復旧することができるだけでなく、遊技の再開時に例えば始動入賞記憶数、未払出の賞球、貸し球の総数などの制御状態をクリアすることを可能として、遊技店での遊技機運用上の利便性を向上させることもできる。
【０３１４】
また、バックアップデータが正常に保持されていなかった場合には、そのデータにもとづいて復旧させると不当な制御が実行されてしまうおそれがあるため、やはりそのまま制御状態を復旧させることは好ましくない。上述した各実施の形態では、電力供給開始時に、電力供給停止時にバックアップＲＡＭ領域に記憶されたチェックデータ（チェックサムデータ）にもとづいて、初期化処理を行うか遊技状態復旧処理を行うかを決定するように構成したので、停電等の不測の電源断が発生したときに必要なデータを確実に保存することができ、さらに、保存されていたデータを電源復帰後に確実に活用することができる。
【０３１５】
また、上記の各実施の形態では、遊技制御手段および払出制御手段が電源断信号に応じてバックアップ保存を行い、そのバックアップデータにもとづいて制御状態を復旧する場合に、クリアスイッチ９２１の操作状態に応じて初期化処理を実行し、あるいはパリティチェックの結果に応じて初期化処理を実行する場合を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、保存データにもとづく状態復旧を行う場合に、クリアスイッチ９２１の操作状態、あるいはパリティチェックの結果に応じて初期化処理を実行するように構成してもよい。
【０３１６】
また、上記の各実施の形態では、クリアスイッチ９２１を押しボタン構造としていたが、他の構造であってもよい。図５３は、スイッチ基板１９０に搭載された他の実施の形態におけるクリアスイッチ９２１の構成の一例を示す外観構成図である。図５３に示すクリアスイッチ９２１は、「ＯＦＦ」、「ＯＮ」および「クリア」の選択切り換えがされる切換操作スイッチ９２１ａを有する。この例では、クリアスイッチ９２１の「ＯＦＦ」が選択されているときは何らの信号も発生せずに動作停止中となっており、「ＯＮ」が選択されているときはハイレベルの信号を出力する。クリアスイッチ９２１は、この例では、遊技機１に対する電源供給のオン／オフ切換のためのスイッチと連動された構成とされている。従って、クリアスイッチ９２１で「ＯＦＦ」が選択されているときには遊技機１の電源供給が停止された状態（遊技機の電源がオフの状態）にあり、「ＯＮ」および「クリア」が選択されているときには遊技機１が稼動している状態（遊技機の電源がオンの状態）にあるとすればよい。また、クリアスイッチ９２１の「クリア」が選択されているときに、ローレベルのクリア信号を出力するようにすればよい。
【０３１７】
また、上記の各実施の形態では、クリアスイッチ９２１が所定の操作状態とされていたときに、初期化処理を実行する構成としていたが、例えば初期化処理を実行することなく、クリアスイッチ９２１の操作状態に応じた特有の処理を実行するようにしてもよい。この場合、例えば、ＲＯＭの所定の記憶領域に、クリアスイッチ９２１が操作されたときに実行される制御プログラムを格納しておく。そして、クリアスイッチ９２１が所定の操作状態とされると、ＲＯＭに記憶されている制御プログラムにもどづく処理が実行され、例えば可変表示装置９に「クリアスイッチが操作されました」などの表示がされるようにする。また、例えば、初期化処理が実行されたあとに可変表示装置９に表示される特別図柄の初期表示が例えば「１、１、７」である場合に、クリアスイッチ９２１が操作された場合の特有の処理が実行されたあとに可変表示装置９に表示される特別図柄の初期表示が例えば「５、５、７」となるようにして、実行された処理が識別可能となるようにする。なお、ランプの点灯パターンや音などによって、実行された処理（あるいは、実行されている処理）が初期化処理であるのか、クリアスイッチ９２１の操作に応じた特有の処理であるのかを識別可能とするようにしてもよい。
【０３１８】
また、上述した各実施の形態では、初期化処理においてＲＡＭに記憶されている変動データを全てクリアする構成（ステップＳ４ａ参照）としていたが、ＲＡＭに記憶されている変動データのうちの一部をクリアするようにしてもよい。この場合、例えば価値付与の数量にかかわる変動データ（例えば、入賞にもとづき払い出される遊技球の数量などを示すデータ）をＲＡＭに記憶されている変動データの一部としてクリアしたり、遊技状態にかかわる変動データ（例えば、大当りか否か、大当り状態、当りか否か、確変か否か、確変状態（確変残り回数など）、時短中か否か、普通図柄や特別図柄の変動時間短縮状態（残り回数）、始動入賞記憶数などを示すデータ）をＲＡＭに記憶されている変動データの一部としてクリアするようにすればよい。すなわち、クリアスイッチ９２１の操作にもとづくＲＡＭのクリアにおいて、変動データのうちの一部のデータとして、例えば確変フラグや時短フラグのみがクリアされるようにしてもよい。なお、ＲＡＭの一部が初期化されたあとは、クリアされなかった変動データにもとづく遊技状態復旧処理（例えばステップＳ１０）が実行されるように構成される。
【０３１９】
このように、変動データの一部をクリアすることができる構成とすれば、復旧させる必要のないデータを除く変動データにもとづいて遊技状態を復旧させることができる。なお、変動データの一部として価値付与の数量にかかわる変動データをクリアする構成とすれば、電源断前に得られていた遊技球を、電源投入後に不当に得ることを防止することができる。また、変動データの一部として遊技状態にかかわる変動データをクリアする構成とすれば、電源断前に得られていた例えば確変などの有利な遊技状態を、電源投入後に不当に得ることを防止することができ、あるいは不利な遊技状態を不当に与えてしまうことを防止することができる。
【０３２０】
また、上記の各実施の形態では、電源監視回路は電源基板９１０に設けられたが、電源監視回路は主基板３１や払出制御基板３７などの電気部品制御基板に設けられていてもよい。電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には電源監視回路は搭載されない。
【０３２１】
上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０３２２】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても本発明を適用することができる。
【０３２３】
【発明の効果】
以上のように、本発明によれば、遊技機を、電気部品制御マイクロコンピュータが、電力供給再開時に記憶内容保持手段により保持されたチェックデータにもとづいて記憶内容が正常か否かの判定を行い、正常と判定した場合には制御状態を電力供給停止直前の状態に復帰させることが可能であり、操作手段からの操作信号が入力されていると判定したときに、記憶内容保持手段によって保持される記憶内容による制御を行わないようにし、電気部品制御マイクロコンピュータは、第２の検出信号の入力に応じて動作停止状態とされる構成としたので、遊技店員などの判断により、保存された制御状態に復旧させないようにすることができ、遊技店での遊技機運用上の利便性を向上させることができる。また、適正な制御状態に復帰させることができるので、保存されていたデータを電源復帰後に確実に活用することが可能となる。
また、電気部品制御マイクロコンピュータが、操作手段からの操作信号が入力されていると判定されなかったことを条件に、変動データ記憶手段の記憶内容を初期化するとので、遊技店員などの判断により、電力供給開始による制御開始の初期段階でバックアップされていた制御状態をクリアすることが可能となる。
さらに、操作手段からの操作信号が入力されていると判定されなかったときにのみチェックデータの内容が確認されるため、処理効率が向上する。
【０３２７】
電気部品制御マイクロコンピュータが所定の信号を取得するための入力ポートが設けられ、操作手段からの操作信号が入力ポートに入力されるとした場合には、既存の入力ポートを利用した簡単な構成で、操作手段の操作の操作状態に応じて出力される例えば初期化信号を導入することが可能となる。また、操作手段の操作状態をソフトウェアによる監視によって判定することができる。
【０３３０】
電気部品制御マイクロコンピュータが、電力供給停止時処理において変動データ記憶手段へのアクセスを禁止する処理を実行するとした場合には、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するバックアップ記憶が格納されている領域（例えば、ＲＡＭ）の内容破壊等を確実に防止することができ、その後の電源投入時に復旧されるＲＡＭの保存データを確実に保護することができる。
【０３３１】
電気部品制御マイクロコンピュータは、遊技媒体の払出を制御する払出制御マイクロコンピュータであり、変動データ記憶手段が記憶する変動データは、遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含み、操作手段からの操作信号が、払出制御マイクロコンピュータに入力されるとした場合には、貸出要求に応じて払い出される遊技媒体の未払出数や、遊技の進行に応じて払い出される遊技媒体の未払出数をバックアップ記憶することが可能となるとともに、それらのバックアップデータを電力供給再開時に初期化することも可能となる。
【図面の簡単な説明】
【図１】 パチンコ遊技機を正面からみた正面図である。
【図２】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】 パチンコ遊技機の機構盤を背面からみた背面図である。
【図４】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図５】 球払出装置を示す分解斜視図である。
【図６】 スイッチ基板が搭載された遊技盤を正面からみた例を示す正面図である。
【図７】 クリアスイッチの構成の例を示す回路図である。
【図８】 遊技制御基板（主基板）の回路構成を示すブロック図である。
【図９】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図１０】 電源基板の一構成例を示すブロック図である。
【図１１】 主基板におけるＣＰＵ周りの一構成例を示すブロック図である。
【図１２】 入力ポートのビット割り当ての一例を示す説明図である。
【図１３】 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図１４】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図１５】 パリティチェック処理の例を示すフローチャートである。
【図１６】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図１７】 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。
【図１８】 スイッチ処理の一例を示すフローチャートである。
【図１９】 スイッチチェック処理の一例を示すフローチャートである。
【図２０】 賞球処理の一例を示すフローチャートである。
【図２１】 賞球処理の一例を示すフローチャートである。
【図２２】 賞球処理の一例を示すフローチャートである。
【図２３】 スイッチオンチェック処理を示すフローチャートである。
【図２４】 賞球個数減算処理の一例を示すフローチャートである。
【図２５】 入力判定値テーブルの構成例を示す説明図である。
【図２６】 制御コマンドのコマンド形態の一例を示す説明図である。
【図２７】 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。
【図２８】 払出制御コマンドの内容の一例を示す説明図である。
【図２９】 コマンド送信テーブルの一構成例を示す説明図である。
【図３０】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図３１】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図３２】 バックアップパリティデータ作成方法を説明するための説明図である。
【図３３】 遊技状態復旧処理の一例を示すフローチャートである。
【図３４】 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図３５】 入力ポートのビット割り当ての一例を示す説明図である。
【図３６】 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図３７】 払出制御手段におけるパリティチェック処理の例を示すフローチャートである。
【図３８】 ２ｍｓタイマ割込処理を示すフローチャートである。
【図３９】 払出制御手段におけるＲＡＭの一構成例を示す説明図である。
【図４０】 受信バッファの一構成例を示す説明図である。
【図４１】 払出制御用ＣＰＵのコマンド受信処理の例を示すフローチャートである。
【図４２】 コマンド解析実行処理の例を示すフローチャートである。
【図４３】 払出停止状態設定処理の例を示すフローチャートである。
【図４４】 スイッチ処理の例を示すフローチャートである。
【図４５】 球貸し制御処理の例を示すフローチャートである。
【図４６】 球貸しカウントスイッチチェック処理の例を示すフローチャートである。
【図４７】 賞球制御処理の例を示すフローチャートである。
【図４８】 賞球制御処理の例を示すフローチャートである。
【図４９】 賞球カウントスイッチチェック処理の例を示すフローチャートである。
【図５０】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図５１】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図５２】 バックアップパリティデータ作成方法を説明するための説明図である。
【図５３】 他の実施の形態におけるクリアスイッチの外観構成の例を示す説明図である。
【符号の説明】
３１ 遊技制御基板（主基板）
３７ 払出制御基板
５４ ＲＯＭ
５５ ＲＡＭ
５６ ＣＰＵ
３７１ 払出制御用ＣＰＵ
９２１ クリアスイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As an example of a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium wins a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are awarded to the player There are things that will be paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The game value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous for a player who is easy to win and a right to become advantageous for a player. Or a condition that the conditions for paying out premium game media are easily established.
[0004]
In the first type pachinko gaming machine having a variable display unit that displays a special symbol, the display result of the variable display unit that displays the special symbol is usually a combination of a specific display mode defined in advance. " When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the display results that are already deterministic or temporary at the stage where some of the display results of the plurality of variable display portions are not yet derived and displayed. A state in which the display mode of the variable display unit in which “” is derived and displayed satisfies a display condition that is a combination of specific display modes is referred to as “reach”. Then, when the display result of the identification information variably displayed on the variable display section does not satisfy the condition of “big hit”, it becomes “disconnected”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board. In the following description, the game control means and other control means control various electrical components provided in the gaming machine, so they may be referred to as electrical component control means.
[0007]
[Problems to be solved by the invention]
As described above, various electrical component control means including game control means are mounted in the gaming machine. In general, each electrical component control means includes a microcomputer. Such an electrical component control means generally performs an initialization process and starts control from an initial state when a power supply voltage rises. Then, an unexpected power interruption such as a power failure occurs, and thereafter, when the power is restored, the state returns to the initial state, which may cause a problem such as loss of the game value obtained by the player. In order to prevent such a problem from occurring, the game control is interrupted in accordance with a predetermined signal generated along with a decrease in the power supply voltage value, and the power supply to the gaming machine is stopped at that time. In particular, it may be controlled to store in a storage means (backup storage means) that is backed up and wait for the power supply to be completely stopped. Such a gaming machine resumes the game based on the saved game state when the power supply is resumed while the game state is saved in the storage means, so that a disadvantage is given to the player. Is prevented.
[0008]
However, if the control is performed such that the game is restarted based on the stored game state, the convenience of the game store where the game machine is installed may be impaired. For example, if there is a player who has given up to continue the game without waiting for the game to resume when a power outage occurs and the game can not be continued, other players can start the game from the middle of the game Therefore, it is not preferable to restore the gaming state to the state before the power failure.
[0009]
In addition, if the data required when the power supply is stopped is stored improperly when the data is stored and restored, the restored data may not match the data immediately before the power supply was stopped. There is. In such a case, it may still give the player an unexpected disadvantage.
[0010]
Therefore, the present invention can save the gaming state even if the gaming machine is powered off due to a power failure or the like, and can also improve the convenience of gaming machine operation at the gaming store, An object of the present invention is to provide a gaming machine that can reliably use stored data after power is restored.
[0011]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player can perform a predetermined game, Game medium detecting means for detecting a game medium; An electrical component control microcomputer that executes processing for controlling electrical components provided in the gaming machine, and a variation data storage means (for example, RAM) that stores variation data generated when the electrical component control microcomputer performs control ) And operation means (for example, a clear switch 921) that outputs an operation signal in response to an operation, and stored data (power supply) immediately before the power supply is stopped even if power supply to the gaming machine is stopped Storage content holding means capable of holding (meaning the content of the final control state immediately before the power supply is stopped) stored when the game is interrupted by stopping A first detection when a predetermined power source used in the gaming machine is monitored and it is detected that the voltage of the power source has dropped to a predetermined voltage that is higher than the voltage supplied to the game medium detecting means. The first power supply monitoring means for outputting a signal and the same power supply as the power supply monitored by the first power supply monitoring means are monitored, and the voltage of the power supply outputs the first detection signal by the first power supply monitoring means. A second power supply monitoring means for outputting a second detection signal when the detection voltage is lower than the predetermined voltage and higher than the drive power supply voltage of the electric component control microcomputer, Electric component control microcomputer In response to the input of the first detection signal, Information indicating that the stored contents are stored in the fluctuation data storage means is saved in the fluctuation data storage means, and check data used for determining whether or not the storage contents of the fluctuation data storage means are normal is also generated. Whether or not an operation signal from the operation means is input only when power supply stop processing execution means for executing power supply stop processing to be stored in the storage means and when power supply to the gaming machine is started. When it is determined that an operation signal is input from the operation means, an initialization means for executing an initialization process for initializing the storage contents of the variation data storage means and an operation signal from the operation means are input. Confirm that the information is stored in the fluctuation data storage means on the condition that it is not determined that the information is stored, and confirm that the information is saved in the fluctuation data storage means On the basis of the check data in the fluctuation data storage means held by the storage content holding means, and whether or not the storage contents are normal is determined. Return means for returning to the state. Therefore, the electric component control microcomputer is stopped in response to the input of the second detection signal. It is characterized by this.
[0015]
Electrical component control Microcomputer Is provided with an input port for acquiring a predetermined signal, and operating means from It is preferable that an operation signal (for example, a clear switch signal) is input to the input port.
[0018]
Processing execution means when power supply is stopped It is preferable to execute a process for prohibiting access to the variable data storage means in the process of stopping power supply.
[0019]
Electrical component control Microcomputer Payout control to control the payout of game media Microcomputer The variation data stored in the variation data storage means includes data that can identify the number of unpaid out of the payout number of game media that has not been paid out. from Operation signal is payout control Microcomputer May be input.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the pachinko gaming machine 1 as seen from the front. Here, a pachinko gaming machine is shown as an example of a gaming machine, but the present invention is not limited to a pachinko gaming machine and may be, for example, a coin gaming machine or a slot machine.
[0023]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hitting ball supply tray 3. Under the hitting ball supply tray 3, there are provided an extra ball receiving tray 4 for storing game balls overflowing from the hitting ball supply tray 3 and a hitting operation handle (operation knob) 5 for firing the hitting ball. A game board 6 is detachably attached to the rear side of the glass door frame 2. A game area 7 is provided in front of the game board 6.
[0024]
Near the center of the game area 7, a variable display including a variable display unit (special symbol display device) 9 for variably displaying a plurality of types of symbols and a normal symbol display device (ordinary symbol display device) 10 using a 7-segment LED. A device 8 is provided. The variable display unit 9 has, for example, three symbol display areas of “left”, “middle”, and “right”. A passing gate 11 for guiding a hit ball is provided on the side of the variable display device 8. The hit ball that has passed through the passing gate 11 is guided to the start winning opening 14 through the ball outlet 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 that detects a hit ball that has passed through the passage gate 11. The winning ball that has entered the start winning opening 14 is guided to the back of the game board 6 and detected by the start opening switch 17. A variable winning ball device 15 that opens and closes is provided below the start winning opening 14. The variable winning ball device 15 is opened by a solenoid 16.
[0025]
An open / close plate 20 that is opened by a solenoid 21 in a specific gaming state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening / closing plate 20 is a means for opening and closing the special winning opening. Of the winning balls guided from the opening / closing plate 20 to the back of the game board 6, the winning ball entering one (V zone) is detected by the V winning switch 22. A winning ball from the opening / closing plate 20 is detected by the count switch 23. At the bottom of the variable display device 8, a start winning memory display 18 having four display units for displaying the number of winning balls that have entered the start winning opening 14 is provided. In this example, with the upper limit being four, each time there is a start prize, the start prize storage display 18 increases the number of lit display units one by one. Then, each time the variable display of the variable display unit 9 is started, the lit display unit is reduced by one.
[0026]
The game board 6 is provided with a plurality of winning holes 19, 24, and winning of the game balls to the respective winning holes 19, 24 is performed by correspondingly provided winning hole switches 19a, 19b, 24a, 24b. Detected. Decorative lamps 25 blinking during the game are provided around the left and right sides of the game area 7, and an outlet 26 for absorbing a hit ball that has not won a prize is provided below. Two speakers 27 that emit sound effects are provided on the left and right upper portions outside the game area 7. On the outer periphery of the game area 7, a game effect LED 28a and game effect lamps 28b and 28c are provided.
[0027]
In this example, a prize ball lamp 51 that is lit when there is a remaining number of prize balls is provided in the vicinity of one speaker 27, and a sphere that is lit when a supply ball is cut near the other speaker 27. A cut lamp 52 is provided. Further, FIG. 1 also shows a card unit 50 that is installed adjacent to the pachinko gaming machine 1 and enables lending of a ball by inserting a prepaid card.
[0028]
The card unit 50 has a usable indicator lamp 151 indicating whether or not it is in a usable state, and when the remaining amount information recorded in the card has a fraction (a number less than 100 yen), the fraction is indicated as a hitting tray. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connecting table direction indicator 153 indicating which side of the pachinko gaming machine 1 corresponds to the card unit 50, in the card unit 50 Check the card insertion indicator lamp 154 indicating that a card is inserted, the card insertion slot 155 into which a card as a recording medium is inserted, and the mechanism of the card reader / writer provided on the back of the card insertion slot 155. In some cases, a card unit lock 156 is provided for releasing the card unit 50.
[0029]
The hit ball fired from the hit ball launching device enters the game area 7 through the hit ball rail, and then descends the game area 7. When the hit ball is detected by the gate switch 12 through the passing gate 11, the display number of the normal symbol display 10 changes continuously. Further, when the hit ball enters the start winning opening 14 and is detected by the start opening switch 17, the symbol in the variable display portion 9 starts to rotate if the variation of the symbol can be started. If it is not in a state where the change of the symbol can be started, the start winning memory is increased by 1.
[0030]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of the stop is a combination of jackpot symbols, the game shifts to a jackpot gaming state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or a predetermined number (for example, 10) of hit balls wins. When the hit ball enters the specific winning area while the opening / closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening / closing plate 20 is opened again. The generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds).
[0031]
When the combination of images in the variable display section 9 at the time of stop is a combination of jackpot symbols with probability fluctuations, the probability of the next jackpot increases. That is, it becomes a more advantageous state for the player in a high probability state. Further, when the stop symbol in the normal symbol display 10 is a predetermined symbol (winning symbol = small winning symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the high probability state, the probability that the stop symbol in the normal symbol display 10 becomes a winning symbol is increased, and the opening time and the number of times of opening of the variable winning ball device 15 are increased.
[0032]
Next, each board | substrate arrange | positioned at the back surface of the pachinko game machine 1 is demonstrated.
As shown in FIG. 2, on the back surface of the pachinko gaming machine 1, a ball storage tank 38 is provided above the mechanism plate in the frame 2 </ b> A, and the pachinko gaming machine 1 is installed above the gaming machine installation island. The game balls are supplied to the ball storage tank 38. The game balls in the ball storage tank 38 pass through the guide basket 39 and reach the ball payout device covered with the prize ball case 40A.
[0033]
On the back side of the gaming machine, there are installed a variable display control unit 29 for controlling the variable display unit 9, a game control board (main board) 31 on which a game control microcomputer and the like are mounted. Further, a payout control board 37 on which a payout control microcomputer for performing ball payout control and the like, and a hitting ball launching device for hitting a hitting ball into the game area 7 using the rotational force of the motor are installed. Furthermore, the sound control for controlling the sound generation from the decoration lamp 25, the game effect LED 28a, the game effect lamps 28b and 28c, the lamp control board 35 for sending signals to the prize ball lamp 51 and the ball break lamp 52, and the speaker 27. A launch control board 91 for controlling the board 70 and the ball hitting device is also provided. The payout control board 37 is also equipped with an error display LED 374.
[0034]
In addition, a power supply board 910 on which a power supply circuit for creating DC30V, DC21V, DC12V and DC5V is mounted is provided, and a terminal board 160 having various terminals for outputting various information to the outside of the gaming machine is installed above. Has been. The terminal board 160 has at least a ball break terminal for introducing and outputting an output of the ball break detection switch, an award ball terminal for outputting the award ball number signal to the outside, and a ball lending number signal externally output. A ball lending terminal is provided. In addition, an information terminal board 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed near the center.
[0035]
Further, in FIG. 2, signals from the lamp control board 35 and the sound control board 70 are supplied to the game effect LED 28 a, the game effect lamps 28 b and 28 c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side. The balance display board | substrate 74 carrying the electrical decoration relay board | substrate A77 and frequency display LED etc. for doing is shown. In this embodiment, the clear switch 921 for clearing the backup data stored in the fluctuation data storage means (for example, backup RAM) included in each board (for example, the main board 31 and the payout control board 37) is provided. A mounted switch board 190 is provided. The switch board 190 is provided with a connector (see FIGS. 6 and 7) that is connected to another board such as a main board. Further, although not shown, other relay boards are also provided as necessary for signal relay.
[0036]
FIG. 3 is a rear view of the mechanism plate of the pachinko gaming machine 1 as seen from the back. The balls stored in the ball storage tank 38 pass through the guide rod 39 and pass through the ball break detectors (ball break switches) 187a and 187b, as shown in FIG. 3, through the ball supply rods 186a and 186b. Device 97 is reached. The ball break switches 187a and 187b are switches that detect the presence or absence of a game ball in the game ball passage, but a ball break detection switch 167 that detects a shortage of supply balls in the ball tank 38 is also provided. Hereinafter, the ball break switches 187a and 187b may be expressed as ball break switches 187.
[0037]
The game balls paid out from the ball payout device 97 are supplied to the hitting ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the connection port 45. A surplus ball passage 46 communicating with the surplus ball receiving tray 4 provided on the front surface of the pachinko gaming machine 1 is formed on the side of the communication port 45.
[0038]
A lot of prize balls based on the winnings are paid out, the hitting ball supply tray 3 is filled, and when the game balls are finally paid out after reaching the contact hole 45, the game balls are surplus through the surplus ball passage 46. It is guided to the ball receiving tray 4. When the game ball is further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball dispensing device 97 is stopped, the operation of the ball dispensing device 97 is stopped, and the driving of the ball hitting device 34 is also stopped.
[0039]
Next, the configuration of the intermediate base unit installed on the mechanism plate 36 will be described. In the intermediate base unit, ball supply rods 186a and 186b and a ball dispensing device 97 are installed. As shown in FIG. 4, connection concave protrusions 182 are formed on the upper and lower sides of the intermediate base unit. The connection concave protrusion 182 connects and fixes the intermediate base unit and the upper base unit and the lower base unit of the mechanism plate 36.
[0040]
A passage body 184 is fixed to the upper part of the intermediate base unit. A ball dispensing device 97 is fixed to the lower part of the passage body 184. The passage body 184 has payout ball passages 186a and 186b for flowing down two rows of game balls whose flow direction has been changed to the left and right directions by a curve rod 174 (see FIG. 3). On the upstream side of the payout ball passages 186a, 186b, ball break switches 187a, 187b are installed. The ball break switches 187a and 187b detect the presence or absence of a game ball in the payout ball passages 186a and 186b. When the ball break switches 187a and 187b no longer detect a game ball, the payout motor ( The rotation of the ball (not shown in FIG. 4) is stopped and the ball payout is immobilized.
[0041]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the payout ball passages 186a and 186b. In other words, the ball break switches 187a and 187b have a maximum payout amount per unit of prize balls (15 in this embodiment) and a maximum payout amount per unit of ball lending (100 yen: 25 in this embodiment). It is installed at a position where the above can be confirmed.
[0042]
The central portion of the passage body 184 is formed in a shape that curves to the left and right so as to weaken the ball pressure of the game ball flowing down inside. A stop hole 189 is formed between the payout ball passages 186a and 186b. A mounting boss provided in the intermediate base unit is fitted into the back surface of the stop hole 189. In this state, the set screw is screwed, and the passage body 184 is fixed to the intermediate base unit. The passage body 184 can be aligned by the locking protrusion 185 provided on the intermediate base unit before being screwed.
[0043]
Below the passage body 184, a ball stopper 190 is provided for supplying the game ball to the ball payout device 97 and stopping the supply of the game ball to the ball payout device 97 in the event of a failure. A ball payout device 97 installed below the ball stopper 190 is housed in a rectangular parallelepiped case 198. Projections are provided at four places on the left and right sides of the case 198. The lower end of the case 198 is fitted into the elastic engagement piece provided at the lower part of the intermediate base unit in a state where each protrusion is engaged with the positioning protrusion provided on the intermediate base unit.
[0044]
FIG. 5 is an exploded perspective view of the ball dispensing device 97. The configuration and operation of the ball dispensing device 97 will be described with reference to FIG. In the ball dispensing device 97 in this embodiment, a stepping motor (dispensing motor) 289 rotates a screw 288 to pay out pachinko balls one by one. Note that the ball payout device 97 pays out not only a prize ball based on a prize but also a game ball to be lent.
[0045]
As shown in FIG. 5, the ball dispensing device 97 has two cases 198a and 198b. Engagement protrusions 280 are provided at two positions on the left and right sides of the cases 198a and 198b. In addition, ball supply paths 281a and 281b are formed in the cases 198a and 198b, respectively. The ball supply paths 281a and 281b have curved surfaces 282a and 282b, and ball feed horizontal paths 284a and 284b are formed below the ends of the curved surfaces 282a and 282b. Furthermore, ball discharge paths 283a and 283b are formed at the ends of the ball feed horizontal paths 284a and 284b.
[0046]
The ball supply paths 281a and 281b, the ball feed horizontal paths 284a and 284b, and the ball discharge paths 283a and 283b are formed in front of partition walls 295a and 295b that divide the cases 198a and 198b in the front-rear direction. Further, a ball pressure buffering member 285 is sandwiched between the cases 198a and 198b in front of the partition walls 295a and 295b. The ball pressure buffering member 285 distributes the balls supplied to the ball dispensing device 97 to the left and right sides and guides the balls to the ball supply paths 281a and 281b.
[0047]
In addition, below the ball pressure buffering member 285, a payout motor position sensor using a light emitting element (LED) 286 and a light receiving element (not shown) is provided. The light emitting element 286 and the light receiving element are provided at a predetermined interval. The tip of the screw 288 is inserted within this interval. The ball pressure buffering member 285 is completely housed and fixed inside the cases 198a and 198b.
[0048]
Screws 288 that are rotated by a payout motor 289 are disposed in the ball feed horizontal paths 284a and 284b. The payout motor 289 is fixed to the motor fixing plate 290, and the motor fixing plate 290 is fitted into fixing grooves 291a and 291b formed at the rear of the partition walls 295a and 295b. In this state, the motor shaft of the payout motor 289 protrudes in front of the partition walls 295a and 295b, so that the screw 288 is fixed in front of the protrusion. On the outer periphery of the screw 288, there is provided a spiral projection 288a for moving the game ball placed on the ball feed horizontal paths 284a, 284b forward by the rotation of the payout motor 289.
[0049]
A recess is formed at the tip of the screw 288 so as to accommodate the light emitting element 286, and two notches 292 are formed 180 degrees apart from each other on the outer periphery of the recess. Therefore, during one rotation of the screw 288, the light from the light emitting element 286 is detected twice by the light receiving element through the notch 292.
[0050]
In other words, the payout motor position sensor including the light emitting element 286 and the light receiving element is for stopping the screw 288 at a fixed position, and detects that the payout operation has been performed. The wiring from the light emitting element 286, the light receiving element, and the payout motor 289 are collectively drawn out from a drawing hole formed below the rear portions of the cases 198a and 198b and connected to the connector.
[0051]
When the payout motor 289 rotates in a state where the game balls are placed on the ball feed horizontal paths 284a and 284b, the game balls are moved forward on the ball feed horizontal paths 284a and 284b by the spiral protrusion 288a of the screw 288. Moving. And finally, it falls to the ball discharge paths 283a and 283b from the end of the ball feed horizontal paths 284a and 284b. At this time, the left and right ball feed horizontal paths 284a and 284b fall alternately. That is, every time the screw 288 makes a half rotation, one game ball falls from one side. Therefore, each time one game ball falls, the light from the light emitting element 286 is detected by the light receiving element.
[0052]
As shown in FIG. 4, a ball sorting member 311 is provided below the ball dispensing device 97. The ball sorting member 311 is driven by the sorting solenoid 310. For example, the ball sorting member 311 falls to the right side when the solenoid 310 is on, and falls to the left side when the solenoid 310 is off. Below the sorting solenoid 310, a prize ball count switch 301A and a ball lending count switch 301B by proximity switches are provided. At the time of a winning ball based on winning, the ball sorting member 311 falls to the right side, and balls from the ball discharge paths 283a and 283b both pass the winning ball count switch 301A. Further, at the time of lending a ball, the ball sorting member 311 falls to the left side, and balls from the ball discharge paths 283a and 283b both pass the ball lending count switch 301B. Accordingly, the ball payout device 97 can change the payout flow path between the winning ball and the ball lending and pay out a predetermined number of game media.
[0053]
In this way, by providing the ball sorting member 311, the ball that has fallen through the two ball passages passes only one of the prize ball count switch 301 </ b> A and the ball lending count switch 301 </ b> B. Accordingly, the number of winning balls or the number of balls lent can be immediately grasped from the detection outputs of the winning ball count switch 301A and the ball lending count switch 301B without determining whether the ball is a winning ball or a lending ball.
[0054]
In this embodiment, a ball payout device 97 for paying out game balls by rotation of a stepping motor is used as a ball payout device for paying out game balls by driving an electric drive source. A ball payout device having a structure for delivering a game ball may be used, or a ball payout device having a structure in which a stopper is removed by driving of an electric drive source and the game ball is paid out by its own weight may be used. In this embodiment, the ball payout device 97 pays out a prize ball based on the prize ball and a loaned ball based on the loan request, but a payout device may be provided for each.
[0055]
FIG. 6 is a front view showing an example of the game board 6 on which the switch board 190 is mounted as seen from the front. In FIG. 2, the state of the back surface including the frame 2 </ b> A has been described as an example of the state in which the switch substrate 190 is mounted on the back surface of the pachinko gaming machine 1, but more specifically, the switch substrate 190 is illustrated in FIG. 6, for example. As shown, it is installed on the game board 6 on the back side of the gaming machine 1. FIG. 6 discloses a connector 922 for connecting to another board such as a main board.
[0056]
FIG. 7 is a circuit diagram showing an example of a circuit configuration of the clear switch 921 mounted on the switch board 190. The clear switch 921 has a push button structure in this example. If the clear switch 921 is pressed (if it is on), a low-level clear switch signal is output and transmitted to each board such as the main board 31 via the connector 922. If the clear switch 921 is not pressed (if it is in an off state), a high level output signal is output.
[0057]
FIG. 8 is a block diagram illustrating an example of a circuit configuration in the main board 31. 8 also shows the payout control board 37, the lamp control board 35, the sound control board 70, the launch control board 91, the symbol control board 80, and the switch board 190. The main board 31 includes a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12, a start port switch 17, a V winning switch 22, a count switch 23, winning port switches 19a, 19b, 24a, 24b, The switch circuit 58 for supplying signals from the tongue switch 48, the ball break switch 187 and the prize ball count switch 301A to the basic circuit 53, the solenoid 16 for opening / closing the variable prize ball device 15, the solenoid 21 for opening / closing the opening / closing plate 20, and the big prize A solenoid circuit 59 for driving the solenoid 21A for switching the route in the mouth according to a command from the basic circuit 53 is mounted. In this embodiment, the switch circuit 58 also provides the basic circuit 53 with a signal from the clear switch 921 mounted on the switch board 190. Although not shown in FIG. 8, the count switch short circuit signal is also transmitted to the basic circuit 53 via the switch circuit 58.
[0058]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the variable display unit 9, and the fact that the probability variation has occurred. An information output circuit 64 that outputs an information output signal such as probability variation information to an external device such as a hall computer is mounted.
[0059]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a RAM 55 that is an example of storage means used as a work memory, a CPU 56 that performs control operations according to the program, and an I / O port unit 57. In this embodiment, the ROM 54 and RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to incorporate at least the RAM 55, and the ROM 54 and the I / O port unit 57 may be externally attached or built-in.
[0060]
Further, the main board 31 is provided with a system reset circuit 65 for resetting the basic circuit 53 when the power is turned on.
[0061]
A ball hitting device for hitting and launching a game ball is driven by a drive motor 94 controlled by a circuit on the launch control board 91. Then, the driving force of the drive motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the firing control board 91 is controlled so that the hit ball is fired at a speed corresponding to the operation amount of the operation knob 5.
[0062]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start memory indicator 18, the gate passing memory indicator 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28a, 28b, 28c, the prize ball lamp 51 and the ball-out lamp 52 provided on the frame side is performed. The display control of the variable display unit 9 for variably displaying the special symbol and the normal symbol display 10 for variably displaying the normal symbol is performed by display control means mounted on the symbol control board 80.
[0063]
FIG. 9 is a block diagram showing components related to payout, such as components of the payout control board 37 and the ball payout device 97. As shown in FIG. 9, the detection signal from the full switch 48 is input to the I / O port 57 of the main board 31 via the relay board 71. The full tank switch 48 is a switch for detecting a full tank of the surplus ball tray 4. The detection signal from the ball break switch 187 (187a, 187b) is also input to the I / O port 57 of the main board 31 through the relay board 72 and the relay board 71.
[0064]
The CPU 56 of the main board 31 issues a payout prohibition when the detection signal from the ball break switch 187 indicates a ball shortage state or when the detection signal from the full tank switch 48 indicates a full tank state. Send a control command. When a payout control command for instructing payout is received, the payout control CPU 371 of the payout control board 37 stops the ball payout process.
[0065]
Further, the detection signal from the prize ball count switch 301A is input to the I / O port 57 of the main board 31 via the relay board 72 and the relay board 71, and input to the payout control board 37 via the relay board 72. Input to port 372b. The prize ball count switch 301A is provided in a payout mechanism portion of the ball payout device 97, and detects a prize ball payout ball actually paid out.
[0066]
When there is a winning, a payout control command indicating the number of winning balls is input to the payout control board 37 from the output ports (ports 0, 1) 570, 571 of the main board 31. The output port (output port 1) 571 outputs 8-bit data, and the output port 570 outputs a 1-bit strobe signal (INT signal). A payout control command indicating the number of winning balls is input to the I / O port 372a via the input buffer circuit 373A. The INT signal is input to the interrupt terminal of the payout control CPU 371 via the input buffer circuit 373B. The payout control CPU 371 inputs a payout control command via the I / O port 372a, and drives the ball payout device 97 in accordance with the payout control command to perform prize ball payout.
In this embodiment, the payout control CPU 371 is a one-chip microcomputer and incorporates at least a RAM.
[0067]
In the main board 31, buffer circuits 620 and 68A are provided outside the output ports 570 and 571. As the buffer circuits 620 and 68A, for example, general-purpose CMOS-ICs 74HC250 and 74HC14 are used. According to such a configuration, since a signal input from the outside to the inside of the main board 31 is blocked, it is possible to more reliably eliminate a signal line from which a signal may be given from the payout control board 37 to the main board 31. be able to. A noise filter may be provided on the output side of the buffer circuits 620 and 68A.
[0068]
The payout control CPU 371 outputs a ball lending number signal indicating the number of lending balls to the terminal board 160 via the output port 372c. Further, an error signal is output to the error display LED 374 via the output port 372d.
[0069]
Further, a detection signal from the ball lending count switch 301B is input to the input port 372b of the payout control board 37 via the relay board 72. The ball lending count switch 301B is provided in a payout mechanism portion of the ball payout device 97, and detects a lending ball actually paid out. The drive signal from the payout control board 37 to the payout motor 289 is transmitted to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and the drive signal to the sorting solenoid 310 is transmitted. Is transmitted to the sorting solenoid 310 in the payout mechanism portion of the ball payout device 97 via the output port 372e and the relay board 72.
[0070]
The card unit 50 is equipped with a card unit control microcomputer. Further, the card unit 50 is provided with a fraction display switch 152, a connecting table direction indicator 153, a card insertion display lamp 154, and a card insertion slot 155 (see FIG. 1). The balance display board 74 is connected with a frequency display LED, a ball lending switch, and a return switch provided in the vicinity of the hitting ball supply tray 3.
[0071]
A ball lending switch signal and a return switch signal are given from the balance display board 74 to the card unit 50 via the payout control board 37 in accordance with the player's operation. Further, a card balance display signal indicating a prepaid card balance and a ball lending display signal are given to the balance display board 74 from the card unit 50 via the payout control board 37. Between the card unit 50 and the payout control board 37, a connection signal (VL signal), a unit operation signal (BRDY signal), a ball lending request signal (BRQ signal), a ball lending completion signal (EXS signal), and a pachinko machine operation signal ( PRDY signal) is exchanged via the input port 372b and the output port 372e.
[0072]
When the power of the pachinko gaming machine 1 is turned on, the payout control CPU 371 of the payout control board 37 outputs a PRDY signal to the card unit 50. The card unit control microcomputer outputs a VL signal. The payout control CPU 371 determines the connected / unconnected state based on the input state of the VL signal. When a card is received in the card unit 50, the ball lending switch is operated and a ball lending switch signal is input, the card unit control microcomputer outputs a BRDY signal to the payout control board 37. When a predetermined delay time elapses from this point, the card unit control microcomputer outputs a BRQ signal to the payout control board 37.
[0073]
Then, the payout control CPU 371 of the payout control board 37 raises the EXS signal to the card unit 50, and when detecting the fall of the BRQ signal from the card unit 50, drives the payout motor 289 to draw a predetermined number of rental balls. Pay to the player. At this time, the sorting solenoid 310 is in a driving state. That is, the ball distribution member 311 is directed to the ball lending side. When the payout is completed, the payout control CPU 371 causes the EXS signal to the card unit 50 to fall. Thereafter, if the BRDY signal from the card unit 50 is not on, prize ball payout control is executed.
[0074]
As described above, all signals from the card unit 50 are input to the payout control board 37. Accordingly, with respect to the ball lending control, no signal is input from the card unit 50 to the main board 31, and there is no room for an illegal signal input from the card unit 50 side to the basic circuit 53 of the main board 31. The power supply voltage AC24V used in the card unit 50 is supplied from the payout control board 37.
[0075]
In this embodiment, the case where the card unit 50 is installed adjacent to the gaming machine as a separate body from the gaming machine is taken as an example, but the card unit 50 may be integrated with the gaming machine. . Further, the present invention can be applied even when the gaming machine is lent out according to the amount of coins inserted according to the amount of coins.
[0076]
FIG. 10 is a block diagram illustrating a configuration example of the power supply substrate 910. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the symbol control board 80, the voice control board 70, the lamp control board 35, and the payout control board 37, and each electric part control board in the gaming machine and Generates voltage used by mechanical components. In this example, AC24V, VSL (DC + 30V), DC + 21V, DC + 12V, and DC + 5V are generated. A capacitor 916 serving as a backup power supply is charged from a line of power supply for driving DC + 5V, that is, an IC or the like on each substrate. Note that VSL is generated by rectifying and boosting AC24V with a rectifier element in the rectifier circuit 912. VSL is a solenoid driving power source.
[0077]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the connector 915. The rectifier circuit 912 also generates a DC voltage of +30 V from AC 24 V and outputs it to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 includes one or a plurality of converter ICs 922 (only one is shown in FIG. 10), generates + 21V, + 12V, and + 5V based on VSL and outputs the generated voltages to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage necessary for each electric component control board and the mechanism component is supplied from the relay board.
[0078]
However, each connector reaching each electric component control board may be provided on the power supply board 910 to supply each voltage from the power supply board 910 to each board without going through the relay board. FIG. 10 shows one connector 915 as a representative, but the connector is provided for each electric component control board.
[0079]
The + 5V line from the DC-DC converter 913 branches to form a backup + 5V line. A large-capacitance capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 is in a storage state with respect to the backup RAM of the electrical component control board when the power supply to the gaming machine is cut off (a RAM that is backed up, that is, a backup storage means that can be in a storage content holding state even when the power supply is stopped). It becomes a backup power supply that supplies power so that it can be maintained. Further, a backflow preventing diode 917 is inserted between the + 5V line and the backup + 5V line. In this embodiment, + 5V for backup is supplied to the main board 31 and the payout control board 37.
[0080]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0081]
Further, a power supply monitoring IC 902 is mounted on the power supply board 910. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing the VSL voltage and monitoring the VSL voltage. Specifically, when the VSL voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal (power-off signal) is output as power-off occurs. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after being converted from AC to DC, is used. The voltage drop signal from the power monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0082]
The predetermined value for the power monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage that allows the CPU on each electrical component control board to operate for a while. Further, the power monitoring IC 902 is configured to monitor a voltage that is higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and immediately after being converted from AC to DC. Therefore, the monitoring range can be expanded for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Furthermore, when VSL (+ 30V) is used as the monitoring voltage, the voltage supplied to the various switches of the gaming machine is + 12V, so that it can be expected to prevent erroneous switch-on detection at the time of instantaneous power interruption. That is, when the voltage of the + 30V power supply is monitored, it is possible to detect a decrease in the level before + 12V created after the creation of + 30V starts to drop.
[0083]
Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0084]
Further, since the power monitoring IC 902 is mounted on the power supply board 910 that is separate from the electrical component control board, a power-off signal can be supplied from the power monitoring circuit to the plurality of electrical component control boards. Even if there are any number of electrical component control boards that require a power-off signal, it is only necessary to provide one power supply monitoring means. Therefore, even if each electrical component control means on each electrical component control board performs return control described later. The cost of the gaming machine does not increase so much.
[0085]
In the configuration shown in FIG. 10, the detection output (power cut-off signal) of the power monitoring IC 902 is sent to the respective electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be adopted in which one detection output is transmitted to the relay board and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit corresponding to the number of substrates that require a power-off signal may be provided.
[0086]
FIG. 11 is a block diagram illustrating a configuration example around the CPU 56 in the main board 31. As shown in FIG. 11, the power-off signal (voltage drop signal) from the power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to the non-maskable interrupt terminal (XNMI terminal) of the CPU 56. The power supply monitoring circuit is a circuit that detects a power supply voltage drop by monitoring the voltage of any of the various DC power supplies used by the gaming machine. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value falls below a predetermined value, a low-level power cut-off signal is generated. VSL is the largest DC voltage used in gaming machines, and is + 30V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt process.
[0087]
FIG. 11 also shows a system reset circuit 65. When the power is turned on, the reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of the external capacitor, and sets the output to a high level when the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the same as the power supply voltage monitored by the power supply monitoring circuit, and the voltage value is lower than a predetermined value (the power supply voltage value at which the power supply monitoring circuit outputs a power-off signal). When the value is less than or equal to, the output is set to low level. Accordingly, the CPU 56 performs a predetermined power supply stop process in response to the power-off signal from the power supply monitoring circuit, and then the system is reset.
[0088]
As shown in FIG. 11, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also input to the clear terminal of the counter IC 941 via the inverting circuit (NOT circuit) 944. The counter IC 941 counts the clock signal from the oscillator 943 when the input to the clear terminal becomes low level. The Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to the clock terminal of the flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced into the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, since the reset signal (low level signal) is given twice to the reset terminal of the CPU 56 when the power is turned on, the CPU 56 surely starts operation.
[0089]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset circuit 65 monitor the voltage of the same power supply VSL, the timing at which the voltage monitoring circuit outputs a power-off signal and the system reset circuit 65 reset the system. It is possible to reliably set the difference in timing for outputting the signal within a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop process in response to the power-off signal from the power supply monitoring circuit until the completion of the power supply stop process.
[0090]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0091]
In the configuration shown in FIG. 11, two reset signals (low level signals) are given to the reset terminal of the CPU 56 when the power is turned on, but the reset is reliably released even if the reset signal rises only once. When the CPU is used, the circuit elements denoted by reference numerals 941 to 949 are not necessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal of the CPU 56.
[0092]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output.
[0093]
Also, as shown in FIG. 11, the output signal of the clear switch 921 mounted on the switch board 190 is input via a buffer circuit 578A that inverts logic and an input port 578. Note that output signals of other switches such as the V winning switch 22 are also input to the input port 578 via the buffer circuit 578A. According to such a configuration, when the output signal is a clear switch signal (low level signal) by switching the clear switch 921, the clear switch signal is inverted (the buffer circuit 578A inverts the clear switch signal). The output signal may be referred to as a clear switch signal.) And is provided to the CPU 56, so that the CPU 56 performs processing for setting the storage contents of the variation data storage means as initial data, details of which will be described later. Thus, since the output signal of the clear switch 921 is input via the input port 578, the clear switch signal can be introduced with a simple configuration.
[0094]
FIG. 12 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 12, the winning port switch 24a, the winning port switch 24b, the winning port switch 19a, the winning port switch 19b, the starting port switch 17, the count switch 23, V Detection signals from the winning switch (specific area switch) 22 and the gate switch 12 are input. Further, the detection signals of the winning ball count switch 301A, the full switch 48, the ball break switch 187, the count switch short-circuit signal, and the output signal of the clear switch 921 are input to bits 0 to 4 of the input port 1, respectively.
[0095]
Next, the operation of the gaming machine will be described.
FIG. 13 is a flowchart showing main processing executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first performs necessary initial settings.
[0096]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set in an accessible state (step S6).
[0097]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0098]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt mode 0. Therefore, when setting to interrupt mode 1 or interrupt mode 2, it is necessary to perform a process for setting to interrupt mode 1 or interrupt mode 2 in the initial setting process.
[0099]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0100]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output by the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of sending an interrupt vector when making an interrupt request.
[0101]
Therefore, when the interrupt mode 2 is set, it becomes possible to easily process an interrupt request from each built-in device, and it is possible to install an interrupt process at an arbitrary position in the program. . Furthermore, unlike interrupt mode 1, it is also easy to prepare each interrupt process for each interrupt generation factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2 of the initial setting process.
[0102]
Next, the CPU 56 checks the state of the output signal of the clear switch 921 input through the input port 578 only once in this example (step S7). When the clear switch 921 is on (when pressed), a low-level clear switch signal is output. Therefore, if the clear switch 921 is turned on, the CPU 56 executes normal initialization processing (steps S11 to S15). It is preferable to execute the ON determination of the clear switch 921 before performing the initial setting. This is because the control can be resumed after confirming the intention of erasing the backup storage (final storage contents) prior to the start of the gaming machine. In such a case, if the timer process or the switch input determination (multiple times) is performed before the initial setting, the backup contents may be destroyed. In addition, a game ball is flowing behind the pachinko gaming machine that is being played, and noise is likely to be generated. For this reason, the normal switch detection performs input determination multiple times, but the clear switch 921 ON determination Since it is performed before the start, it is less susceptible to noise. Therefore, even if the clear switch 921 input determination is made only once, it is not easily affected by noise, and the program development efficiency is improved. In the case where importance is attached to whether or not the clear switch 921 has been operated reliably, the CPU 56 may check the state of the output signal of the clear switch 921 for 3 seconds, for example.
[0103]
If the clear switch 921 is not in the on state (not pressed), the CPU 56 determines whether or not the backup RAM area data protection processing (for example, power failure occurrence NMI processing such as addition of parity data) is performed when the power is turned off. Confirm (step S8). In this embodiment, when an unexpected power failure occurs, processing for protecting data in the backup RAM area is performed. When such protection processing is performed, it is assumed that there is a backup. When it is confirmed that there is no backup, the CPU 56 executes an initialization process.
[0104]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, as shown in FIG. 14, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0105]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example).
[0106]
FIG. 15 is a flowchart illustrating an example of the parity check process in step S9. In the parity check process, the CPU 56 first checks whether the data set in the backup parity data area in the RAM 55 is “00” (step S9a). The backup parity data area will be described in detail later. If the data set in the backup parity data area is not “00”, a parity diagnosis (checksum confirmation) is performed (step S9b). If the result of the checksum confirmation is valid (step S9c), the CPU 56 executes a power failure recovery process described later (step S10). If the result of the checksum confirmation is not valid or if the data set in the backup parity data area is “00”, normal initialization processing is executed (steps S11 to S15). .
[0107]
In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed when the power is turned on not at the time of power failure recovery is executed.
[0108]
If the check result is normal (step S9), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power is cut off. (Step S10). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0109]
In this embodiment, the presence / absence of backup data is confirmed when the clear switch 921 is not turned on in step S7, but conversely, after the presence / absence of backup data is confirmed, the backup data exists ( Further, the operation state of the clear switch 921 may be confirmed when the backup area is checked and the check result of the backup area may be confirmed to be normal.
[0110]
In this embodiment, after the presence or absence of backup data is confirmed in step S8, the backup area is checked in step S9 when backup data exists. Conversely, the check result of the backup area is After it is confirmed that the data is normal, the presence / absence of backup data may be confirmed. Further, it may be determined whether or not to execute the power failure recovery processing by confirming either one of the presence / absence of backup data or the check of the backup area.
[0111]
Further, for example, in the parity check (step S9) when determining whether or not to execute the power failure recovery process, that is, when determining whether or not to restore the gaming state, a special process in the stored RAM data If it is confirmed that the gaming machine is in a game standby state (not changing in design, not in big hit game, not in probable change, or without starting prize memory) by flag or the like and starting winning memory data The initialization process may be executed without performing the game state restoration process.
[0112]
As described above, it is determined whether or not to restore the gaming state at the time of power-off according to the operation state of the clear switch 921. At this time, if the clear switch 921 is in the on state, the gaming state restoration process Since the game store clerk operates the clear switch 921 when the power supply of the gaming machine is resumed, the backup data storage area (variable data storage means) It is possible to select whether or not to execute the game state restoration process based on the backup data stored in the game. Therefore, there is provided a gaming machine that can prevent the player from being disadvantaged even if the power is cut off and can improve the convenience of operating the gaming machine at the gaming store.
[0113]
Further, as described above, in this embodiment, when power supply is started, initialization processing or game state restoration processing is performed based on check data (checksum data) stored in the backup RAM area when power supply is stopped. Because it is configured to determine whether to perform the operation, it is possible to reliably save the necessary data when an unexpected power failure such as a power failure occurs, and to use the saved data after the power is restored can do.
[0114]
It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, and the clear switch 921 is in the OFF state even if the backup data is stored in the fluctuation data storage means The initialization process executed in the above is also used in the program. Therefore, even if control for improving convenience in operation at a game store is added, the program capacity does not increase so much.
[0115]
In the above-described embodiment, the normal initialization process is executed when the checksum confirmation result is not valid. However, the checksum confirmation result is not valid. Also, the initialization process may not be performed.
[0116]
For example, if the result of the checksum confirmation is not valid, the game state recovery process may be performed after the stored contents of the backup RAM are restored without executing the initialization process. In this case, for example, an error correction code (for example, a Hamming code used for countermeasures against random errors or a Fire code used for countermeasures against burst errors may be selected according to error characteristics) for data restoration. Thus, the changed bits may be detected and corrected.
[0117]
Further, for example, when the result of the checksum confirmation is not valid, it may be notified that an abnormality has occurred in the stored contents of the backup RAM without executing the initialization process. In this case, the abnormality notification is performed by, for example, displaying the occurrence of an abnormality on the variable display device 9 by a predetermined control, outputting a sound indicating that the abnormality has occurred from the speaker 27, and controlling the lamp control board 35. A lamp for notifying the abnormality to be turned on may be turned on, or a predetermined display indicating the abnormality may be performed on the error display LED 374. Further, a predetermined signal indicating that an abnormality has occurred in the stored contents of the backup RAM may be output to the management computer via the information output circuit 64 or the like.
[0118]
Further, for example, when the result of the checksum confirmation is not valid, notification for prompting the execution request for the initialization process may be performed by operating the clear switch 921 without executing the initialization process. . The notification in this case may be performed by display, sound, or the like by predetermined control as described above.
[0119]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (lamp control board 35, payout control board 37, voice control board 70, symbol control board 80) is executed (step S13). The process of initializing the sub board is a process of sending an initial setting command, for example.
[0120]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0121]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 16, the CPU 56 sets, for example, a timer interrupt flag indicating that a timer interrupt has occurred (step S12).
[0122]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0123]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the gate sensor 12, the start port sensor 17, the count sensor 23, and the winning port switches 19a, 19b, 24a, and 24b via the switch circuit 58, Is determined (switching process: step S21).
[0124]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0125]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0126]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to the gaming state. The value of the special symbol process flag is updated during each process according to the gaming state. Further, normal symbol process processing is performed (step S26). In the normal symbol process, the corresponding process is selected and executed in accordance with the normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. The value of the normal symbol process flag is updated during each process according to the gaming state.
[0127]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the RAM 55 and sending the display control command (special symbol command control process: step S27). In addition, a display control command related to the normal symbol is set in a predetermined area of the RAM 55, and a process of sending the display control command is performed (normal symbol command control process: step S28).
[0128]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0129]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is established (step S30). The solenoid circuit 59 drives the solenoids 16 and 21 in accordance with the drive command, thereby bringing the variable winning ball device 15 or the opening / closing plate 20 into an open state or a closed state.
[0130]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the switches 17, 23, 19a, 19b, 24a, 24b for detecting a winning at each winning mouth (step S31). ). Specifically, a payout control command is output to the payout control board 37 in response to winning detection. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0131]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0132]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0133]
As described above, in this embodiment, the interrupt mode 2 is set in the initial setting process for the CPU 56 incorporating the CTC and PIO. Therefore, a periodic timer interrupt process using the built-in CTC can be easily realized. Also, the timer interrupt process can be set at an arbitrary position on the program. In addition, switch detection processing using the built-in PIO can be easily realized by interrupt processing. As a result, it is possible to obtain effects such as a simplified program configuration and a reduced number of program development steps.
[0134]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 17, the switch timer is provided by the number N of detection signals. In this embodiment, N = 12. Note that N = 12 (not 13) because the switch timer corresponding to the output signal of the clear switch 921 is not provided (the determination of whether or not the clear signal is detected is unnecessary because it is not executed in the switch process). It is. In the RAM, the addresses of the switch timers are arranged in the same order as the bit arrangement order of the input ports (from top to bottom shown in FIG. 12).
[0135]
FIG. 18 is a flowchart illustrating a processing example of the switch process in step S21 in the game control process. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning opening switch 24a is set in the pointer (step S73). Then, a switch check processing subroutine is called (step S74).
[0136]
FIG. 19 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the input port 0, as a “comparison value” (step S81). Further, clear data (00) is set (step S82). Then, the switch timer pointed to by the pointer (the switch timer address is set) is loaded (step S83), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S84). Data of input port 0 is set as the comparison value. In this case, the detection signal of the winning opening switch 24a is pushed out to the carry flag.
[0137]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning opening switch 24a is ON, the value of the switch timer is incremented by 1 (step S87). If the value after addition is not 0, the addition value is returned to the switch timer (steps S88 and S89). When the value after addition becomes 0, the addition value is not returned to the switch timer. That is, when the value of the switch timer has already reached the maximum value (255), the value is not increased further.
[0138]
If the value of the carry flag is “0”, that is, if the detection signal of the winning opening switch 24a is in the OFF state, clear data is set in the switch timer (step S86). That is, if the switch is off, the value of the switch timer returns to zero.
[0139]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0140]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the input port 0 is sequentially checked to determine whether it is on or off. If it is ON, the value of the corresponding switch timer is incremented by one.
[0141]
The CPU 56 inputs the data input to the input port 1 in step S75 of the switch process. Next, “4” is set as the processing number (step S76), and the address of the switch timer for the winning ball count switch 301A is set in the pointer (step S77). Then, a switch check processing subroutine is called (step S78).
[0142]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the input port 1 during that time. Then, a check process is sequentially performed to determine whether the state is on or off. If the state is on, the value of the corresponding switch timer is incremented by one.
[0143]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0144]
20 to 22 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the prize opening switches 19a, 19b, 24a, 24b, the count switch 23 and the start opening switch 17 are turned on, and if they are turned on, a predetermined payout control command is determined. Is sent to the payout control board 37, and it is determined whether or not the full switch 48 and the ball break switch 187 are turned on, and when it is turned on, a predetermined payout control command is issued. For example, control is performed so as to be sent to the terminal.
[0145]
In the prize ball process, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the address of the switch timer (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “0” designates the switch timer corresponding to the winning port switch 24a. Means. Also, “4” is set as the number of repetitions (step S123). Then, a switch-on check routine is called (step S124).
[0146]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 25, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, in order from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0147]
An example of a switch-on check routine is shown in FIG. In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 25) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0148]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the value of the switch timer corresponding to the switch is loaded.
[0149]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0150]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning opening switch 24a matches the switch-on determination value “2” (step S125). When the switch-on flag is set, 10 counters are incremented by 1 (step S126). The switch check-on routine is executed for the number of repetitions initially set (step S127, S128) while the offset of the switch timer address is updated (step S129). For 24a and 24b, the value of the corresponding switch timer is compared with the switch-on determination value “2”. The 10-piece counter is a counter that indicates the number of paying out 10 game balls as prizes.
[0151]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S130), and sets “4” as the offset of the switch timer address (step S131). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “4” designates the switch timer corresponding to the start port switch 17. Means. Then, a switch-on check routine is called (step S132).
[0152]
In the switch-on check routine, if the value of the switch timer corresponding to the start port switch 17 matches the switch-on determination value “2”, the switch-on flag is set (step S133). (Step S134). The 6-counter is a counter that indicates the number of 6 game ball payouts as a prize.
[0153]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S135), and sets “5” as the offset of the switch timer address (step S136). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Also, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the offset “5” of the switch timer address indicates that the switch timer corresponding to the count switch 23 is designated. means. Then, a switch-on check routine is called (step S137).
[0154]
In the switch-on check routine, if the value of the switch timer corresponding to the count switch 23 matches the switch-on determination value “2”, the switch-on flag is set (step S138), so 15 counters are incremented by one. (Step S134). The 15 counter is a counter that indicates the number of paying out 15 game balls as prizes.
[0155]
Further, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the switch timer address (step S151). The offset “1” in the input determination value table means that the second data “50” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “9” designates the switch timer corresponding to the full switch 48. Means. Then, a switch-on check routine is called (step S152).
[0156]
In the switch-on check routine, if the value of the switch timer corresponding to the full tank switch 48 matches the full tank switch on determination value “50”, the switch on flag is set (step S153), so the full tank flag is set. (Step S154). Although not explicitly shown in FIG. 21, when the value of the switch timer corresponding to the full tank switch 48 becomes 0, the full tank flag is reset.
[0157]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 12, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break switch 187. Means that Then, a switch-on check routine is called (step S158).
[0158]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-out switch 187 matches the ball-out switch-on determination value “250”, the switch-on flag is set (step S159). It is set (step S160). Although not explicitly shown in FIG. 21, when a switch-off timer corresponding to the ball-out switch 187 is prepared and the value becomes 50, the ball-out flag is reset.
[0159]
Then, the CPU 56 confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command is sent to the payout control board 37. If it is not in the payout stop state, it is confirmed whether or not the above-described ball-out state flag or full tank flag is turned on (step S202).
[0160]
When any of them changes to the on state, a command transmission control process related to designation of the payout stop state is performed (step S203). In the command transmission control process, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed. In step S202, when one of the flags is already on and the other flag is on, the command transmission control process (step S203) is not performed.
[0161]
If it is in the payout stop state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S204). When both are turned off, command transmission control processing relating to designation of canceling the payout stop is performed (step S205).
[0162]
Next, the CPU 56 sets a payout control command related to the number of winning balls according to the winning in the command transmission table, and performs control to send out a payout control command according to the set content. First, the value of the 15 counter is checked (step S221). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the count switch 23 is turned on. If the value of the 15 counter is not 0, command transmission control processing relating to the 15 winning ball number instructions is performed (step S222). In the command transmission control process, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed. Further, the value of the 15 counter is decremented by 1 (step S223). Further, 15 is added to the stored value of the total winning ball number storage buffer (step S224).
[0163]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM.
[0164]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S225). As described above, the 10 counter is counted up when a game ball wins a winning opening and the winning opening switches 19a, 19b, 24a, 24b are turned on. If the value of the 10 counter is not 0, command transmission control processing relating to the 10 winning ball number instructions is performed (step S226). Also, the value of the 10 counter is decremented by 1 (step S227). Further, 10 is added to the stored value of the total winning ball number storage buffer (step S228).
[0165]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S231). As described above, the six counter is counted up when the game ball wins the start winning opening and the start opening switch 17 is turned on. If the value of the six counter is not 0, command transmission control processing relating to the six prize ball number instructions is performed (step S232). Further, the value of the six counter is decremented by -1 (step S233). Further, 6 is added to the stored value of the total winning ball number storage buffer (step S234).
[0166]
As described above, when a payout control command for instructing the number of prize balls is to be output from the game control means to the payout control board 37, the command transmission table is set and then set in the command transmission table. A payout control command is sent to the payout control board 37. Then, when a payout control command for instructing the number of prize balls is sent, the prize ball payout flag is turned on (step S235). When the prize ball paying flag is on (step S236), the number of prize balls actually paid out from the ball payout device 97 is monitored to subtract the value stored in the total prize ball number storage buffer. A number subtraction process is performed (step S237). When the prize ball paying flag changes from on to off, a lamp control command for instructing lighting of the prize ball lamp 51 is sent to the lamp control board 35.
[0167]
FIG. 24 is a flowchart illustrating an example of the winning ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S241). Then, it is confirmed whether or not the stored value is 0 (step S242). If 0, the process ends.
[0168]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S243), and the load value is compared with the ON determination value (in this case, “2”) (step S244). If they match (step S245), it is assumed that the prize ball count switch 301A has been turned on, that is, if one game ball has been paid out from the ball payout device 97, the stored value of the total prize ball number storage buffer is set. 1 is subtracted (step S246).
[0169]
Also, the value of the prize ball information counter is incremented by 1 (step S247). If the value of the prize ball information counter is 10 or more (step S248), the value of the prize ball information output counter is incremented by 1 (step S249), and the value of the prize ball information counter is incremented by -10 (step S250). Note that the value of the prize ball information output counter is referred to in the information output process (step S29) in the main process shown in FIG. 13, and if the value is 1 or more, one pulse is output as the prize ball signal. . Therefore, in this embodiment, each time ten game balls are paid out as prize balls, one prize ball signal is output to the outside of the gaming machine.
[0170]
When the stored value of the total prize ball number storage buffer becomes 0 (step S251), the prize ball paying-in flag is cleared (step S252), and a lamp control command is issued to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is extinguished is set in the command transmission table (step S253), a lamp control command sending process is executed (step S254).
[0171]
Next, a method for sending a control command from the game control means to each electric component control means will be described. FIG. 26 is an explanatory diagram showing an example of a command form of a control command sent from the main board 31 to another electrical component control board. In this embodiment, the control command has a 2-byte configuration, the first byte represents MODE (command classification), and the second byte represents EXT (command type). The first bit (bit 7) of the MODE data is always “1”, and the first bit (bit 7) of the EXT data is always “0”. Note that the command form shown in FIG. 26 is an example, and other command forms may be used.
[0172]
FIG. 27 is a timing chart showing the relationship between an 8-bit control signal and an INT signal (strobe signal) that constitute a control command from the game control board to each of the other electrical component control boards. As shown in FIG. 27, when a predetermined period elapses after MODE or EXT data is output to the output port, the CPU 56 turns on an INT signal that is a signal indicating data output. Further, when a predetermined period has elapsed from that point, the INT signal is turned off.
[0173]
FIG. 28 is an explanatory diagram showing an example of the contents of the payout control command. In the example shown in FIG. 28, the command FF00 (H) with MODE = FF (H) and EXT = 00 (H) is a payout control command for designating a payout enabled state. A command FF01 (H) with MODE = FF (H) and EXT = 01 (H) is a payout control command for designating a payout stop state. A command F0XX (H) with MODE = F0 (H) is a payout control command for designating the number of winning balls. “XX”, which is EXT, indicates the number of payouts.
[0174]
When the payout control means receives the payout control command of FF01 (H) from the game control means of the main board 31, the payout ball payout and the ball lending are stopped, and when the payout control command of FF00 (H) is received, the payout ball payout And you can rent a ball. When a payout control command for designating the number of prize balls is received, prize ball payout control is performed according to the number designated by the received command.
[0175]
The payout control command is sent only once so that the payout control means can recognize it. In this example, “recognizable” means that the INT signal is turned on, and “recognizable only once” means that in this example, each of the first and second bytes of the payout control signal is sent. In response, the INT signal is turned on only once.
[0176]
When a control command is to be output from the game control means to each electrical component control board such as a payout control board, the command transmission table is set. FIG. 29A is an explanatory diagram showing a configuration example of the command transmission table. One command transmission table is composed of 3 bytes, and INT data is set in the first byte. In the command data 1 of the second byte, MODE data of the first byte of the control command is set. Then, in the command data 2 of the third byte, the EXT data of the second byte of the control command is set.
[0177]
Although the EXT data itself may be set in the area of the command data 2, the command data 2 may be set with data for designating the address of the table storing the EXT data. . In this embodiment, if bit 7 (work area reference bit) of command data 2 is 0, it indicates that EXT data itself is set in command data 2. Such EXT data is data in which bit 7 is 0. If the work area reference bit is 1, it indicates that the other 7 bits are an offset for designating the address of the table storing the EXT data. In this embodiment, a command transmission table is prepared for each control command.
[0178]
FIG. 29B is an explanatory diagram illustrating a configuration example of INT data. Bit 0 in the INT data indicates whether or not a payout control command should be sent to the payout control board 37. If bit 0 is “1”, it indicates that a payout control command should be sent. Therefore, for example, in award ball processing, the CPU 56 sets “01 (H)” in the INT data of the command transmission table for payout control commands when sending out payout control commands.
[0179]
Bits 1, 2, and 3 of the INT data are bits indicating whether or not a display control command, a lamp control command, and a voice control command should be sent, respectively. When the CPU 56 should send these commands, , INT data, command data 1 and command data 2 are set in the command transmission table pointed to by the pointer. When these commands are transmitted, the corresponding bit of the INT data is set to “1”, and MODE data and EXT data are set to the command data 1 and the command data 2.
[0180]
When a control command for each electric component control board is output to the corresponding output port (output ports 1 to 4), any one of bits 0 to 3 of output port 0 is turned on for a predetermined period. However, the bit arrangement in the INT data and the bit arrangement in the output port 0 correspond to each other. Therefore, when a command is sent to each electrical component control board, the INT signal can be easily output based on the INT data set in the command transmission table.
[0181]
FIGS. 30 and 31 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to a power-off signal from the power supply board 910.
[0182]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in a predetermined backup RAM area (step S451). Further, the interrupt flag is copied to the parity flag (step S452). The parity flag is formed in the backup RAM area. Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S454 to S458). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0183]
When each register and stack pointer are saved in the backup RAM area, the backup specified value (in this example, “55H”) is stored in the backup flag (step S481). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S482 to S491). That is, first, the clear data (00) is set in the checksum data area (step S482), and the checksum calculation start address is set in the pointer (step S483). Also, the number of checksum calculations is set (step S484).
[0184]
Then, an exclusive OR between the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S485). The calculation result is stored in the checksum data area (step S486), the pointer value is incremented by 1 (step S487), and the checksum calculation count value is decremented by 1 (step S488). The processing of steps S485 to S488 is repeated until the value of the checksum calculation count becomes 0 (step S489).
[0185]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S490). Then, the inverted data is stored in the checksum data area (step S491). This data becomes parity data to be checked when the power is turned on.
[0186]
FIG. 32 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 32, the size of the data in the backup data RAM area is 3 bytes for simplicity. In the example shown in FIG. 32, 3 is set as the checksum calculation count in step S484. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 32A, initial data (00H in this example) is set in the backup check data area. Next, the exclusive OR of “00H” and the checksum calculation start address (“F0H” in this example) is taken, and the result and the contents of the RAM area pointed to by the next pointer (“16H” in this example) Exclusive OR is taken. Further, the exclusive OR of the result and the contents of the RAM area pointed to by the next pointer (“DFH” in this example) is taken. Then, data (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0187]
When the power is turned on again, parity diagnosis is performed in the checksum confirmation process (step S9b). FIG. 32B is an explanatory diagram showing an example of parity diagnosis. If all the data in the backup area is stored as it is, data as shown in FIG. 32A is set in the backup area when the power is turned on again.
[0188]
In the processing of step S51, the CPU 56 uses the data set in the backup parity data area of the backup RAM area (in this example, “C6H”) as initial data, and data obtained by inverting the initial data (in this example, “39H”). Are used to sequentially obtain exclusive OR for each data in the backup data area. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.
[0189]
Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area in the parity check process (check sum confirmation process), and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0190]
Thus, in this embodiment, in the parity check processing shown in FIG. 15, when the data set in the backup parity data area is not “00”, the checksum confirmation processing is performed (steps S9a and S9b). ) If the data set in the backup parity data area is “00”, a power failure recovery process is performed.
[0191]
In this embodiment, the parity diagnosis is performed as shown in FIG. 32B in the parity diagnosis in the checksum confirmation process (step S9b). However, the parity diagnosis is the same as in FIG. You may make it perform the process of. That is, in the parity diagnosis, the same calculation process as that for parity data creation may be performed. In this case, in the parity check process (checksum confirmation process), the CPU 56 compares the final calculation result with the data set in the backup check data area (in this case, “00”), and if they match, The parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal. In the parity diagnosis, since the same calculation as that for creating parity data is performed, it is not necessary to set initial data.
[0192]
Next, an access prohibition value is set in the RAM access register (step S492). Thereafter, the built-in RAM 55 cannot be accessed.
[0193]
In this embodiment, the RAM area in which data used in the game control process is stored is all backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state.
[0194]
When processing for prohibiting access to the internal RAM 55 is executed, the CPU 56 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0195]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the CPU 56 and the power supply stop process is executed by the maskable interrupt process. May be. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0196]
Hereinafter, the gaming state restoration process will be described.
FIG. 33 is a flowchart showing an example of the gaming state recovery process shown in step S10 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (step S91). Based on the data stored in the backup RAM, the gaming state at the time of power failure is confirmed and returned (step S92). Therefore, based on the data stored in the backup RAM, the number of starting winning memories, the big hit gaming state (including the number of rounds, the count, the presence / absence of V detection, etc., when the big hit is being made), the probability variation state (probability variation) If it is in the middle, for example, when the upper limit of the number of rotations of the special symbol is defined as the end condition of the probability variation state (including the number of rotations up to the present in the case of the number cut), the gaming state is restored. . In addition, according to the values of the special symbol process flag and the normal symbol process flag that were saved even when the power was turned off, the control commands corresponding to the progress status of the special symbol process and the progress status of the normal symbol process when the power was turned off, This is sent to the symbol control board 80, the lamp control board 35, and the voice control board 70 (step S94).
[0197]
As described above, in the game state restoration process, the state of various electrical components is restored according to the restored internal state, and control is performed on the symbol control board 80, the lamp control board 35, and the voice control board 70. A control command for returning the state to the state at the time of power-off (control command for causing a control state at the time of power-off) is sent out. Such control commands are generally one or more control commands that were last sent prior to a power failure.
[0198]
In this embodiment, when the gaming state is restored to the power-off state, the CPU 56 returns the value of the parity flag stored in the backup RAM in order to restore the interrupt enable / disable state at the previous power-off. Is confirmed (step S95). If the parity flag is off, interrupt permission is set (step S96). However, if the parity flag is in the on state, the gaming state restoration process is terminated as it is (while keeping the interrupt prohibited state set in step S1). The fact that the parity flag is in an ON state means that the interrupt was prohibited when the power was last turned off as shown in step S452 in FIG. Therefore, when the parity flag is in the on state, no interrupt is permitted.
[0199]
In this embodiment, the following state recovery is possible by the gaming state recovery process described above.
[0200]
The states of the start winning opening 14 and the big winning opening (opening / closing plate 20) are restored. The display state of the normal symbol (display state of the variable display 10) controlled by the display control means is restored except when it is changing at the time of power-off. The display state of the special symbol controlled by the display control means (display state of the variable display unit 9) is restored except when it is changing when the power is turned off. Further, the background and characters displayed on the variable display unit 9 are restored except when the special symbol is changing and the big hit game is being played.
[0201]
When the power is cut off during the change of the special symbol, information on the change time (for example, 10 seconds) of the variable display pattern and the already executed time (for example, 4 seconds) is backed up. Then, at the time of recovery, the main board 31 outputs a display control command indicating a display pattern and a display control command indicating a stop pattern to the display control board 80, and stops the pattern after the remaining time (6 seconds in the above example) has elapsed. Output a display control command. Accordingly, if the special symbol is being changed when the power is cut off, the special symbol is displayed in a variable manner for the remaining time (6 seconds in the above example) that is not displayed at the time of recovery. The display control command indicating the display pattern output to the display control board 80 at the time of recovery may be the same as the display control command indicating the display pattern output before the power is turned off. It is also possible to use a command for displaying an image such as “In”. In this case, the display of “currently recovering from power failure” is displayed for the remaining time (6 seconds in the above example). Note that the same control as described above is performed for the display state of the normal symbol when the power is cut off during the variation of the special symbol.
[0202]
Even if the power is cut off during the big hit game, the remaining time of the interval during the round or between rounds is displayed at the time of recovery, as in the case of the power off during the special symbol change described above. The main board 31 outputs a display control command for designating a fixed pattern (stopped pattern) output before the power is cut off to the display control board 80, while controlling sounds, lamps, solenoids 21 and the like. As a result, it is possible to produce a jackpot symbol during a round or between rounds (for models that produce a jackpot symbol with a jackpot symbol), and the display control board 80 can also recognize a symbol displayed at the start of fluctuation after the jackpot has ended. .
[0203]
The display states of the decorative lamp 25, the start memory display 18, the gate passing memory display 41, the prize ball lamp 51, and the ball break lamp 52 controlled by the lamp control means are restored. The display state of the game effect lamps / LEDs 28a, 28b, and 28c is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. Each control section is, for example, a jackpot start notification state, a state before the big winning opening is opened, a state where the big winning opening is open, and a big hit end notification state. When the power is cut off during the special symbol fluctuation, the game effect lamps / LEDs 28a, 28b, 28c are left for the remaining time as in the display control of the variable display unit 9 and the variable display device 10 described above. The display state may be controlled, but may be turned on / flashed in a pattern peculiar to turning off or recovering from a power failure.
[0204]
The sound generation state controlled by the sound control means is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. When the power is cut off during the special symbol fluctuation, the sound generation state is controlled for the remaining time in the same manner as the display control of the variable display unit 9 and the variable display device 10 described above. However, it is also possible to output a sound pattern peculiar to silence or power failure recovery (for example, “sound recovery from power failure”).
[0205]
In this embodiment, a control command for restoring the state is sent from the game control means of the main board 31 to the display control means, the lamp control means and the sound control means at the time of recovery from the power interruption. When the display control means, the lamp control means and the sound control means are backed up, the display control means, the lamp control means and the sound control means independently restore the control state without using the control command from the main board 31. You may comprise.
[0206]
Further, as will be described later, since the payout control means mounted on the payout control board 37 is backed up by the power supply, the prize ball payout state and the ball lending control state are the same as those at the time of the power supply cut off when the power supply is restored. The state is restored (for example, a state after a predetermined time has elapsed since the voltage drop was detected). In this embodiment, since the launch control board is connected to the payout control means, the control state on the launch control board 91 is similarly restored.
[0207]
In the above embodiment, the case where the data storage process and the restoration process are performed in the game control means has been described, but part of the RAM in the payout control means, the sound control means, the lamp control means, and the display control means is also included. The power supply is backed up, and the payout control means, the display control means, the sound control means, and the lamp control means may perform the processing as described above. However, the payout control means, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
[0208]
Next, as an example of the case where the data storage process and the recovery process are performed in the electrical component control means other than the game control means, the case where the data storage and recovery is performed in the payout control means will be described.
[0209]
FIG. 34 is a block diagram showing an example of the configuration around the payout control CPU 371. As shown in FIG. 34, the power-off signal from the power supply monitoring circuit (power supply monitoring means) of the power supply board 910 is connected to the non-maskable interrupt terminal (XNMI terminal) of the payout control CPU 371 via the buffer circuit 960. Yes. Therefore, the payout control CPU 371 can confirm the occurrence of power interruption by the non-maskable interrupt process.
[0210]
The INT signal from the main board 31 is connected to the CLK / TRG2 terminal of the payout control CPU 371. When a clock signal is input to the CLK / TRG2 terminal, the value of the timer counter register CLK / TRG2 built in the payout control CPU 371 is down-counted. When the register value becomes 0, an interrupt occurs. Therefore, if the initial value of the timer counter register CLK / TRG2 is set to “1”, an interrupt is generated according to the input of the INT signal.
[0211]
Although the system reset circuit 975 is also mounted on the payout control board 37, in this embodiment, the reset IC 976 in the system reset circuit 975 outputs an output to the external capacitor for a predetermined time determined by the capacity when the power is turned on. The output is set to a low level and the output is set to a high level when a predetermined time has elapsed. Further, the reset IC 976 monitors the power supply voltage of VSL, and when the voltage value becomes a predetermined value (for example, +9 V) or less, the reset IC 976 sets the output to a low level. Therefore, when the power is turned off, the payout control CPU 371 is system reset by the signal from the reset IC 976 becoming low level.
[0212]
The predetermined value for the reset IC 976 to detect power-off is lower than the normal voltage, but is a voltage that allows the payout control CPU 371 to operate for a while. Further, since the reset IC 976 is configured to monitor a voltage higher than the voltage required by the payout control CPU 371 (in this example, +5 V), the monitoring range for the voltage required by the payout control CPU 371 is set. Can be spread. Therefore, more precise monitoring can be performed.
[0213]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the payout control CPU 371 is backed up by connecting the backup power supplied from the power supply board to the backup terminal, and the power to the gaming machine is cut off. The contents are saved. When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 975, so that the payout control CPU 371 returns to a normal operation state. At that time, since necessary data is backed up, it is possible to return to the payout control state at the time of the power failure when recovering from the power failure.
[0214]
As shown in FIG. 34, the output signal of the clear switch 921 mounted on the switch board 190 is input via the buffer circuit 372A that inverts the logic and the input port 372. In this example, output signals of the prize ball count switch 301A and the ball lending count switch 301B are also input to the input port 372 via the buffer circuit 372A. According to such a configuration, when the output signal is a clear switch signal (low level signal) by switching the clear switch 921, the clear switch signal is inverted (the buffer circuit 372A inverts the clear switch signal). The output signal may be referred to as a clear switch signal.) And is provided to the payout control CPU 371, so that the payout control CPU 371 performs an initialization process to be described later.
[0215]
In the configuration shown in FIG. 34, the system reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when the power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the main board 31 shown in FIG. 11, a circuit configuration that generates a plurality of reset release timings may be used.
[0216]
FIG. 35 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 35, the input port A (address 06H) is an input port for taking in an 8-bit payout control signal of the payout control command sent from the main board 31. In addition, detection signals from the winning ball count switch 301A, the ball lending count switch 301B, and the motor position sensor are input to bits 0 to 2 of the input port B (address 07H), respectively. Bits 3 to 5 are supplied with a BRDY signal, a BRQ signal, and a VL signal from the card unit 50. In bit 6, the output signal of the clear switch 921 is input.
[0217]
FIG. 36 is a flowchart showing main processing of the payout control CPU 371. In the main process, the payout control CPU 371 first performs necessary initial settings. That is, the payout control CPU 371 first sets the interruption prohibition (step S701). Next, the interrupt mode is set to interrupt mode 2 (step S702), and a stack pointer designation address is set to the stack pointer (step S703). The payout control CPU 371 initializes the built-in device register (step S704), initializes the CTC and PIO (step S705), and then sets the RAM in an accessible state (step S706).
[0218]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0219]
The interrupt vector set for the channel set to the timer mode (channel 3 in this embodiment) corresponds to the start address of the timer interrupt process. Specifically, the start address of the timer interrupt process is specified by the value set in the I register and the interrupt vector. In the timer interrupt process, a timer interrupt flag is set. When it is detected in the main process that the timer interrupt flag is set, a payout control process is executed. That is, in the timer interrupt process, settings for executing a payout control process, which is an example of an electrical component control process, are made.
[0220]
Further, another channel (channel 2 in this embodiment) of the built-in CTC is used as an interrupt generation channel for receiving a payout control command from the game control means, and this channel is used in the counter mode. Used in. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to the counter mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set.
[0221]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0222]
In this embodiment, the interruption mode 2 is also set in the payout control CPU 371. Therefore, an interrupt process based on counting up the built-in CTC can be used. Further, it is possible to set an interrupt processing start address corresponding to the interrupt vector transmitted by the CTC.
[0223]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0224]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0225]
Next, the payout control CPU 371 checks the state of the output signal of the clear switch 921 input via the input port 372 only once in this example (step S707). When the clear switch 921 is on (a state where the clear switch 921 is pressed), a low-level clear switch signal is output. Therefore, if the clear switch 921 is turned on, the payout control CPU 371 executes a normal initialization process (steps S711 to S713). It is preferable to execute the ON determination of the clear switch 921 before performing the initial setting. This is because the control can be resumed after confirming the intention of erasing the backup storage (final storage contents) prior to the start of the gaming machine. In such a case, if the timer process or the switch input determination (multiple times) is performed before the initial setting, the backup contents may be destroyed. In addition, a game ball is flowing behind the pachinko gaming machine that is being played, and noise is likely to be generated. For this reason, the normal switch detection performs input determination multiple times, but the clear switch 921 ON determination Since it is performed before the start, it is less susceptible to noise. Therefore, even if the clear switch 921 input determination is made only once, it is not easily affected by noise, and the program development efficiency is improved. In the case where importance is attached to whether or not the clear switch 921 has been operated reliably, the CPU 56 may check the state of the output signal of the clear switch 921 for 3 seconds, for example.
[0226]
If the clear switch 921 is not in an on state (that is, if the clear switch 921 is not pressed), the payout control CPU 371 determines whether backup data exists in the payout control backup RAM area. Is confirmed (step S708). That is, for example, similarly to the processing of the CPU 56 of the main board 31, whether or not backup data exists is confirmed by whether or not the backup flag that is set when the power is turned off is set. If the backup flag is set, it is determined that there is backup data.
[0227]
After confirming that there is a backup, the payout control CPU 371 performs a data check (parity check in this example) in the backup RAM area.
[0228]
FIG. 37 is a flowchart illustrating an example of the parity check processing in step S709. In the parity check, the CPU 56 first checks whether the data set in the backup parity data area in the RAM 55 is “00” (step S709a). The backup parity data area will be described in detail later. If the data set in the backup parity data area is not “00”, parity diagnosis (checksum confirmation) is performed (step S709b). If the result of the checksum confirmation is valid (step S709c), the CPU 56 executes a power failure recovery process described later (step S710). If the result of the checksum confirmation is not valid or if the data set in the backup parity data area is “00”, normal initialization processing is executed (steps S711 to S713). .
[0229]
In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed when the power is turned on not at the time of power failure recovery is executed.
[0230]
If the check result is normal (step S709), the payout control CPU 371 performs a payout state recovery process for returning the internal state to the state when the power is turned off (step S710). Then, it returns to the address indicated by the PC (program counter) stored in the backup RAM area.
[0231]
As described above, it is determined whether or not to restore the gaming state at the time of power-off according to the operation state of the clear switch 921. At this time, if the clear switch 921 is in the on state, the gaming state restoration process Since the game store clerk operates the clear switch 921 when the power supply of the gaming machine is resumed, the backup data storage area (variable data storage means) It is possible to select whether or not to execute the game state restoration process based on the backup data stored in the game. Therefore, there is provided a gaming machine that can prevent the player from being disadvantaged even if the power is cut off and can improve the convenience of operating the gaming machine at the gaming store.
[0232]
Further, as described above, in this embodiment, when power supply is started, initialization processing or game state restoration processing is performed based on check data (checksum data) stored in the backup RAM area when power supply is stopped. Because it is configured to determine whether to perform the operation, it is possible to reliably save the necessary data when an unexpected power failure such as a power failure occurs, and to use the saved data after the power is restored can do.
[0233]
It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, and the clear switch 921 is in the OFF state even if the backup data is stored in the fluctuation data storage means The initialization process executed in the above is also used in the program. Therefore, even if control for improving convenience in operation at a game store is added, the program capacity does not increase so much.
[0234]
In the above-described embodiment, the normal initialization process is executed when the checksum confirmation result is not valid. However, the checksum confirmation result is not valid. Also, the initialization process may not be performed.
[0235]
For example, if the result of the checksum confirmation is not valid, the game state recovery process may be performed after the stored contents of the backup RAM are restored without executing the initialization process. In this case, for example, an error correction code (for example, a Hamming code used for countermeasures against random errors or a Fire code used for countermeasures against burst errors may be selected according to error characteristics) for data restoration. Thus, the changed bits may be detected and corrected.
[0236]
Further, for example, when the result of the checksum confirmation is not valid, it may be notified that an abnormality has occurred in the stored contents of the backup RAM without executing the initialization process. In this case, the abnormality notification may be performed by, for example, a predetermined display indicating the abnormality on the error display LED 374 by predetermined control. Further, a predetermined signal indicating that an abnormality has occurred in the stored contents of the backup RAM may be output to the management computer via the information output circuit 64 or the like.
[0237]
Further, for example, when the result of the checksum confirmation is not valid, notification for prompting the execution request for the initialization process may be performed by operating the clear switch 921 without executing the initialization process. . The notification in this case may also be displayed on the error display LED 374 by predetermined control as described above.
[0238]
In the initialization process, the payout control CPU 371 first performs a RAM clear process (step S711). Then, the CTC register provided in the payout control CPU 371 is set so that a timer interrupt is periodically generated every 2 ms (step S712). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S701 of the initial setting process, the interruption is permitted before the initialization process is finished (step S713).
[0239]
In this embodiment, the built-in CTC of the payout control CPU 371 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 38, the payout control CPU 371 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S721). In FIG. 38, it is specified that the interrupt is permitted (step S720). In the 2 ms timer interrupt process, the interrupt permission state is first set. In other words, since the interrupt is permitted during the 2 ms timer interrupt process, the payout control command receiving process based on the input of the INT signal can be preferentially executed.
[0240]
The payout control CPU 371 executes a payout control process after step S751 when detecting that the timer interrupt flag is set in step S724. With the above control, in this embodiment, the payout control process is started every 2 ms. In this embodiment, only the flag is set in the timer interrupt process, and the payout control process is executed in the main process, but the payout control process may be executed in the timer interrupt process.
[0241]
In the payout control process, the payout control CPU 371 first determines whether or not the prize ball count switch 301A and the ball lending count switch 301B input to the input port 372b via the relay board 72 are turned on (switch process: Step S751).
[0242]
Next, the payout control CPU 371 performs processing such as checking the signal input state from a sensor (for example, a motor position sensor that detects the rotation speed of the payout motor 289) and determining the state of the sensor (input determination processing). : Step S752). The payout control CPU 371 further analyzes the received payout control command and executes a process according to the analysis result (command analysis execution process: step S753).
[0243]
Next, the payout control CPU 371 sets the payout stop state when the payout stop instruction command is received from the main board 31, and cancels the payout stop state when the payout start instruction command is received (step S754). Further, a prepaid card unit control process is performed (step S755).
[0244]
Next, the payout control CPU 371 performs control for paying out the rental balls in response to the ball rental request (step S756). At this time, the payout control CPU 371 sets the ball sorting member 311 to the ball lending side by the sorting solenoid 310.
[0245]
Further, the payout control CPU 371 performs prize ball control processing for paying out the number of prize balls stored in the total number memory (step S757). At this time, the payout control CPU 371 sets the ball sorting member 311 to the prize ball side by the sorting solenoid 310. Then, a drive signal is output to the payout motor 289 in the payout mechanism portion of the ball payout device 97 via the output port 372c and the relay board 72, and a payout motor control process for rotating the payout motor 289 by a predetermined number of rotations is performed. (Step S758).
[0246]
In this embodiment, a stepping motor is used as the payout motor 289, and a 1-2 phase excitation method is used to control them. Therefore, specifically, eight types of excitation pattern data are repeatedly output to the payout motor 289 in the payout motor control process. In this embodiment, each excitation pattern data is output by 4 ms.
[0247]
Next, error detection processing is performed, and predetermined display is performed on the error display LED 374 according to the result (error processing: step S759).
[0248]
FIG. 39 is an explanatory diagram showing a usage example of the RAM built in the payout control CPU 371. In this example, a total number storage (for example, 2 bytes) and a lending ball number storage are formed in the backup RAM area. The total number storage stores the total number of prize balls paid out instructed from the main board 31 side. The rental ball number storage stores the number of balls that have not been paid out.
[0249]
As described above, the number of unpaid prize balls and the number of rented balls are stored in the backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power failure such as a power failure occurs, If the power is restored, the winning ball processing and ball lending processing stored in the backup RAM area can be continued. Therefore, the disadvantage given to the player can be reduced.
[0250]
FIG. 40 is an explanatory diagram showing a configuration example of a reception buffer for storing a payout control command received from the main board 31. In this example, a ring buffer type reception buffer capable of storing six 2-byte payout control commands is used. Therefore, the reception buffer is configured by a 12-byte area of the confirmed command buffers 1 to 12. A command reception number counter indicating in which area the received command is stored is used. The command reception number counter takes a value from 0 to 11. In this way, received commands are sequentially stored in each fixed command buffer of the receive buffer in the ring buffer format based on the count value of the command reception counter, so that the received commands can be overwritten (overwritten, overwritten). ) Can be prevented.
[0251]
FIG. 41 is a flowchart showing a payout control command reception process by an interrupt process. The payout control INT signal from the main board 31 is input to the CLK / TRG2 terminal of the payout control CPU 371. Therefore, when the INT signal from the main board 31 is turned on, the value of the timer counter register CLK / TRG2 that has been set to “1” as the initial value becomes 0, and the payout control CPU 371 is interrupted. Then, the payout control command reception process shown in FIG. 41 is started. Note that the start address of the payout control command reception process is an address determined by the interrupt vector output from the built-in CTC and the value set in the I register. Further, when the value of the timer counter register CLK / TRG2 becomes 0, the value is automatically returned to the initial value (“1” in this example).
[0252]
In the payout control command reception process, the payout control CPU 371 first saves each register in the stack (step S850). Note that when an interrupt occurs, the CPU 371 automatically sets the interrupt prohibited state. However, if a CPU that does not automatically enter the interrupt prohibited state is used, the interrupt is prohibited before executing the process of step S850. It is preferable to issue an instruction (DI instruction). Next, data is read from the input port 372a assigned to input of the payout control command data (step S851). Then, it is confirmed whether or not it is the first byte of the 2-byte payout control command (step S852). Whether or not it is the first byte is confirmed by whether or not the first bit of the received command is “1”. The first bit is “1”, which should be the MODE byte (first byte) of the payout control command having a 2-byte configuration (see FIG. 26). Therefore, if the first bit is “1”, the payout control CPU 371 determines that the valid first byte has been received, and stores the received command in the confirmed command buffer indicated by the command reception number counter in the reception buffer area (step S31). S853).
[0253]
If it is not the first byte of the payout control command, it is confirmed whether or not the first byte has already been received (step S854). Whether or not it has already been received is confirmed by whether or not valid data is set in the reception buffer (deterministic command buffer).
[0254]
If the first byte has already been received, it is confirmed whether or not the first bit of the received 1 byte is “0”. If the first bit is “0”, it is determined that the valid second byte has been received, and the received command is stored in the confirmed command buffer indicated by the command reception number counter + 1 in the reception buffer area (step S855). The leading bit “0” should be the EXT byte (second byte) in the payout control command having a two-byte configuration (see FIG. 26). If the confirmation result in step S854 indicates that the first byte has already been received, the process ends unless the first bit of the data received as the second byte is “0”.
[0255]
When the second byte of command data is stored in step S855, 2 is added to the command reception number counter (step S856). Then, it is confirmed whether or not the command reception counter is 12 or more (step S857). If it is 12 or more, the command reception number counter is cleared (step S858). Thereafter, the saved register is restored (step S859), and interrupt permission is set (step S859).
[0256]
Interrupts are disabled during command reception interrupt processing. As described above, since the interrupt is enabled during the 2 ms timer interrupt processing, if a command reception interrupt occurs during the 2 ms timer interrupt, the command reception interrupt processing is executed with priority. The Even if a 2 ms timer interrupt occurs during command reception interrupt processing, the interrupt processing is awaited. Thus, in this embodiment, the processing priority of command reception processing from the main board 31 is high.
[0257]
The payout control command has a 2-byte configuration, and the first byte (MODE) and the second byte (EXT) can be immediately distinguished on the receiving side. In other words, the reception side can immediately detect whether the data as MODE or the data as EXT has been received by the first bit. Therefore, as described above, it can be easily determined whether or not appropriate data has been received.
[0258]
FIG. 42 is a flowchart illustrating an example of the command analysis execution process in step S753. In the command analysis execution process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S753a). If there is a received command, it is checked whether or not the received payout control command is a payout number instruction command (step S753b). If there are a plurality of received commands in the fixed command buffer area, whether or not the received payout control command is a payout number instruction command is checked for the received command received the earliest. Is called.
[0259]
If the received payout control command is a payout number instruction command, the number specified by the payout number instruction command is added to the total number memory (step S753c). That is, the payout control CPU 371 stores the number of prize balls included in the payout number instruction command sent from the CPU 56 of the main board 31 in the backup RAM area (total number memory). The payout control CPU 371 performs subtraction of the command reception number counter and reception command shift processing in the confirmed command buffer area, if necessary.
[0260]
FIG. 43 is a flowchart illustrating an example of the payout stop state setting process in step S754. In the payout stop state setting process, the payout control CPU 371 checks whether or not there is a received command in the confirmed command buffer area (step S754a). If there is a received command in the fixed command buffer area, it is checked whether or not the received payout control command is a payout stop instruction command (step S754b). If it is a payout stop instruction command, the payout control CPU 371 sets the payout stop state (step S754c).
[0261]
If it is confirmed in step S754b that the received command is not a payout stop instruction command, it is checked whether or not the received payout control command is a payout start instruction command (step S754d). If it is a payout start instruction command, the payout stop state is canceled (step S754e).
[0262]
FIG. 44 is a flowchart illustrating an example of the switch process in step S751. In the switch process, the payout control CPU 371 checks whether or not the prize ball count switch 301A indicates the on state (step S751a). If the on state is indicated, the payout control CPU 371 increments the prize ball count switch on counter by 1 (step S751b). The prize ball count switch on counter is a counter for counting the number of times the on state of the prize ball count switch 301A is detected.
[0263]
Then, the value of the prize ball count switch-on counter is checked. If the value is 250 (step S751c), a prize ball clogging flag is set (step S751d). That is, the prize ball clogging flag is set when the prize ball count switch 301A remains on for a long time.
[0264]
When the value of the prize ball count switch on counter becomes 2 (step S751e), it is determined that the prize ball count switch 301A is turned on, and the prize ball count switch on flag is set (step S751f).
[0265]
When it is confirmed in step S751a that the prize ball count switch 301A is not in the on state, the payout control CPU 371 resets the prize ball count switch on flag (step S751h) and clears the prize ball count switch on counter (step S751h). Step S751i). Then, it is confirmed whether or not the ball lending count switch 301B indicates the on state (step S751j). If the on state is indicated, the payout control CPU 371 increments the ball lending count switch on counter by 1 (step S751k). The ball lending count switch on counter is a counter for counting the number of times that the ball lending count switch 301B is turned on.
[0266]
Then, the value of the ball lending count switch-on counter is checked. If the value is 250 (step S7511), the lending ball clogging flag is set (step S751m). In other words, the lending ball clogging flag is set when the ball lending count switch 301B remains on for a long period of time.
[0267]
When the value of the ball lending count switch on counter becomes 2 (step S751n), it is determined that the ball lending count switch 301B is turned on, and the ball lending count switch on flag is set (step S751o).
[0268]
When it is confirmed in step S751j that the ball lending count switch 301B is not in the on state, the payout control CPU 371 resets the ball lending count switch on flag (step S751p) and clears the ball lending count switch on counter (step S751p). S751q).
[0269]
FIG. 45 is a flowchart illustrating an example of the ball lending control process in step S756. In this embodiment, the maximum value of the continuous payout number is set as one unit (for example, 25) of the lending ball, but the maximum value of the continuous payout number may be another number.
[0270]
In the ball lending control process, the payout control CPU 371 checks whether or not the ball lending is stopped (step S501). If the ball lending is not stopped, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S511). If the ball lending is being paid out, the processing during the ball lending after step S518 is performed. Transition. Whether or not the lending ball is being paid out is determined by the state of a ball lending process flag which will be described later. If the ball lending is not being paid out, the payout control CPU 371 checks whether or not there is a ball lending request from the card unit 50 (step S512). If there is a request, the ball lending process flag is turned on (step S513), and 25 (number of ball lending units: here 100 yen) is set in the lending ball number storage in the backup RAM area (step S514). Then, the payout control CPU 371 turns on the EXS signal (step S515), and drives the sorting solenoid 310 to set the ball sorting member 311 below the ball payout device 97 to the ball lending side (step S515). S516). Further, the payout motor 289 is turned on (step S517).
[0271]
Strictly speaking, the payout motor 289 is turned on after the BRQ signal is turned off to indicate that the card unit 50 has recognized acceptance. The ball lending process flag is set in the backup RAM area.
[0272]
In step S518, the payout control CPU 371 checks whether or not it is during the lending ball passage waiting time (step S518). If it is not during the lending ball passage waiting time, a ball lending sensor (in this example, a payout motor position sensor) is checked (step S519), and a ball lending count switch check process described later is performed (step S520).
[0273]
Next, the payout control CPU 371 checks whether or not the driving of the payout motor 289 should be finished (whether the payout operation for one unit has been finished) (step S521). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. The rotation corresponding to the predetermined number of payouts is monitored by the output of the payout motor position sensor. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S522) and sets the lending ball passage waiting time (step S523).
[0274]
If it is during the lending ball passage waiting time in step S518, the payout control CPU 371 performs a ball lending count switch check process described later (step S524) and confirms whether or not the lending ball passage waiting time has ended. (Step S525). The rental ball passage waiting time is the time from when the last payout ball is paid out by the payout motor 289 until it passes through the ball lending count switch 301B.
[0275]
When the end of the lending ball passage waiting time is confirmed, all the lending balls in one unit are in a state of being paid out. Therefore, the distribution solenoid 310 is turned off and the card unit 50 receives the next lending request. The EXS signal is turned off in order to indicate that it has become possible (step S526). Also, the ball lending process flag is turned off (step S527).
[0276]
After turning off the EXS signal indicating acceptance of the ball lending request, if the BRQ signal, which is the ball lending request signal, is turned on again within a predetermined period, the ball without turning off the sorting solenoid 310 and the dispensing motor 289. The lending process may be continued. That is, instead of performing the ball lending process for each predetermined unit (100 yen unit in this example), the ball lending process may be executed continuously.
[0277]
The contents of the rental ball number storage are saved by the backup power source of the power supply board 910 for a predetermined period even if the gaming machine is powered off. Accordingly, when the power supply is restored during the predetermined period, the payout control CPU 371 can continue the ball lending process based on the contents of the lending ball number storage.
[0278]
FIG. 46 is a flowchart showing the ball lending count switch check process executed in steps S520 and S524. The ball lending count switch check process is a process of monitoring the state of the ball lending count switch 301B and subtracting the lending ball number storage.
[0279]
In the ball lending count switch check process, the payout control CPU 371 first checks whether or not the ball lending count switch ON waiting flag is set (step S520a). If the ball lending count switch ON waiting flag is set, it waits for the ball lending count switch on flag to be turned on (step S520b). The ball lending count switch-on flag is set in step S751o in the switch processing shown in FIG. If the timer T11 times out before the ball lending count switch on flag is turned on, the ball lending route error flag is set (steps S520f and S520g). When the ball lending count switch 301B is turned on, the timer T11 is stopped (step S520c), and the ball lending count switch ON waiting flag is reset (step S520d). The timer T11 is a timer for confirming whether or not the ball lending count switch 301B is turned on within a predetermined period.
[0280]
When the ball lending count switch 301B is turned on, in order to confirm that the ball lending count switch 301B is turned off, a ball lending count switch OFF waiting flag indicating that the ball lending count switch 301B is waiting is set (step S520e). .
[0281]
Accordingly, when the ball lending count switch OFF waiting flag is on (step S520h), the payout control CPU 371 waits for the ball lending count switch on flag to be turned off (step S520k). When the ball lending count switch on flag is turned off, the ball lending count switch off waiting flag is reset (step S520l). Then, assuming that one game ball has been paid out, the lending ball number storage is decremented by 1 (step S520m).
[0282]
If it is confirmed in step S520h that the ball lending count switch OFF waiting flag is not turned on, the timer T11 is started (step S520i), and the ball lending count switch ON waiting flag is set (step S520j).
[0283]
As described above, in this embodiment, every time it is confirmed that one game ball has been lent, the rented ball number storage is decremented by one.
[0284]
47 and 48 are flowcharts showing an example of the prize ball control process in step S758. In this example, the maximum value of the continuous payout number is the same as the unit of the lending ball (for example, 25), but the maximum value of the continuous payout number may be another number.
[0285]
In the winning ball control process, the payout control CPU 371 checks whether or not the lending ball is being paid out (step S531). Whether or not the ball lending is being paid out is determined by the state of the ball lending process flag. If the ball is not paid out, it is confirmed whether or not the prize ball is being paid out (step S532). If the prize ball is being paid out, the process proceeds to the process in the prize ball shown in FIG. Whether or not a prize ball is being paid out is determined based on a state of a prize ball processing flag to be described later.
[0286]
If neither the lending ball payout nor the prize ball payout is found, the payout control CPU 371 checks whether or not there is a ball lending preparation request from the card unit 50 (step S533). Whether or not there is a ball lending preparation request is determined by confirming whether the BRDY signal input from the card unit 50 is on (requested) or off (no request).
[0287]
If there is no ball lending preparation request from the card unit 50, the payout control CPU 371 checks whether or not the number of prize balls (number of unpaid prize balls) stored in the total number memory is 0 (step S534). . If the number of prize balls stored in the total number memory is not 0, the prize ball control CPU 371 turns on a prize ball processing flag (step S535), and whether or not the value of the total number memory is 25 or more. Confirmation is made (step S536). The prize ball processing flag is set in the backup RAM area.
[0288]
If the number of prize balls stored in the total number memory is 25 or more, the payout control CPU 371 drives the payout motor 289 to rotate the payout motor 289 until paying out 25 game balls. Is set to output 25 (step S537). If the number of prize balls stored in the total number memory is not 25 or more, the payout control CPU 371 drives the payout motor 289 to rotate until all the game balls stored in the total number memory are paid out. In order to output the total number delivery operation (step S538). Next, the ball sorting member 311 below the ball dispensing device 97 is set to the prize ball side (step S539), and the dispensing motor 289 is turned on (step S540). Then, the process proceeds to a process during payout of prize balls in the prize ball control process shown in FIG.
[0289]
FIG. 48 is a flowchart showing an example of a process during a prize ball in the payout control process by the payout control CPU 371. In the processing during the winning ball, the payout control CPU 371 checks whether or not it is during the waiting time for winning ball passing (step S541). If it is not during the waiting time for passing the prize ball, the prize ball sensor (in this example, the payout motor position sensor) is checked (step S542), and a prize ball count switch check process described later is performed (step S543).
[0290]
Then, the payout control CPU 371 checks whether or not the driving of the payout motor 289 should be terminated (whether a predetermined number of payout operations of 25 or less than 25 has been completed) (step S544). Specifically, it is confirmed whether or not the rotation corresponding to the predetermined number of payouts has been completed. The rotation corresponding to the predetermined number of payouts is monitored by the output of the payout motor position sensor. When the rotation corresponding to the predetermined number of payouts is completed, the payout control CPU 371 stops driving the payout motor 289 (step S545), and sets the award ball passage waiting time (step S546). The award ball passing waiting time is a time from when the last payout ball is paid out by the payout motor 289 until it passes through the prize ball count switch 301A.
[0291]
In step S541, if it is during the prize ball passage waiting time, the payout control CPU 371 performs a prize ball count switch check process to be described later (step S547), and confirms whether or not the prize ball passage waiting time has ended. (Step S548). When the prize ball passing waiting time ends, all the prize balls set in step S537 or step S538 have been paid out. Therefore, the payout control CPU 371 turns off the prize ball processing flag (step S549). If the last payout ball does not pass the prize ball count switch 301A before the prize ball passage waiting time elapses, a prize ball path error is determined.
[0292]
In this embodiment, the ball lending is prioritized over the prize ball processing according to the determination in step S531, but the prize ball processing may be prioritized over the ball lending.
[0293]
FIG. 49 is a flowchart showing the prize ball count switch check process executed in steps S543 and S547. The prize ball count switch check process is a process of monitoring the state of the prize ball count switch 301A and subtracting the total number memory.
[0294]
In the prize ball count switch check process, the payout control CPU 371 first checks whether or not the prize ball count switch ON waiting flag is set (step S543a). If the prize ball count switch ON waiting flag is set, the process waits for the prize ball count switch ON flag to be turned on (step S543b). The prize ball count switch-on flag is set in step S751f in the switch processing shown in FIG. If the timer T12 times out before the prize ball count switch-on flag is turned on, a prize ball path error flag is set (steps S543f and S543g). When the prize ball count switch 301A is turned on, the timer T12 is stopped (step S543c), and the prize ball count switch ON waiting flag is reset (step S543d). The timer T12 is a timer for confirming whether or not the prize ball count switch 301A is turned on within a predetermined period.
[0295]
When the prize ball count switch 301A is turned on, in order to confirm that the prize ball count switch 301A is turned off, a prize ball count switch OFF waiting flag indicating that the prize ball count switch 301A is waiting is set (step S543e). .
[0296]
Accordingly, the payout control CPU 371 waits for the prize ball count switch on flag to turn off (step S543k) if the prize ball count switch off wait flag is on (step S543h). When the prize ball count switch on flag is turned off, the prize ball count switch OFF waiting flag is reset (step S543l). Then, the total number storage is decremented by 1 (step S543m).
[0297]
If it is confirmed in step S543h that the award ball count switch OFF waiting flag is not turned on, the timer T12 is started (step S543i), and the award ball count switch ON waiting flag is set (step S543j).
[0298]
The contents of the total number storage and the rental ball number storage are stored by the backup power source of the power supply board 910 for a predetermined period even if the power of the gaming machine is cut off. Therefore, when the power is restored during the predetermined period, the payout control CPU 371 can continue the payout process based on the contents of the total number memory and the lending ball number memory.
[0299]
The payout control CPU 371 manages the number of prize balls instructed from the main board 31 as a total number in the prize ball number storage, but may manage each prize ball number (for example, 15, 10, or 6). Good. For example, a number counter corresponding to the number of winning balls is provided, and when a payout number designation command is received, the number counter corresponding to the number designated by the command is incremented by one. When a prize ball payout corresponding to the number counter is performed, the number counter is decremented by 1 (in this case, a subtraction process is performed in the payout control process). Also in that case, each number counter is formed in the backup RAM area. Therefore, even if the power of the gaming machine is cut off, if the power recovers during a predetermined period, the payout control CPU 371 can continue the prize ball payout process based on the contents of each number counter.
[0300]
50 and 51 are flowcharts showing a processing example of the non-maskable interrupt processing executed in response to the power-off signal from the power supply board 910. FIG. In this example, the power supply stop process is executed according to the NMI, but the power cut signal is connected to the maskable terminal of the payout control CPU 371 and the power supply stop process is executed by the maskable interrupt process. Also good. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0301]
In the non-maskable interrupt process, the payout control CPU 371 saves the AF register in a predetermined backup RAM area (step S801). Further, the interrupt flag is copied to the parity flag (step S802). The parity flag is formed in the backup RAM area. Further, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S804 to S808). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0302]
Next, the payout control CPU 371 stores the specified value with backup (in this example, “55H”) in the backup flag (step S809). The backup flag is formed in the backup RAM area. When the designated value with backup is stored, the payout control CPU 371 performs the same processing as the processing of the CPU 56 of the main board 31 to create parity data and store it in the backup RAM area (steps S810 to S819).
[0303]
FIG. 52 is an explanatory diagram for explaining a backup parity data creation method. However, in the example shown in FIG. 52, for simplification, the size of the data in the backup data RAM area is 3 bytes. In the example shown in FIG. 52, 3 is set as the checksum calculation count in step S812. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 52A, initial data (00H in this example) is set in the backup check data area. Next, the exclusive OR of “00H” and the checksum calculation start address (“F0H” in this example) is taken, and the result and the contents of the RAM area pointed to by the next pointer (“16H” in this example) Exclusive OR is taken. Further, the exclusive OR of the result and the contents of the RAM area pointed to by the next pointer (“DFH” in this example) is taken. Then, data (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0304]
When the power is turned on again, parity diagnosis is performed in the checksum confirmation process (step S709b). FIG. 52B is an explanatory diagram showing an example of parity diagnosis. If all the data in the backup area is stored as it is, the data as shown in FIG. 52A is set in the backup area when the power is turned on again.
[0305]
In the process of step S709, the payout control CPU 371 uses the data (in this example, “C6H”) set in the backup parity data area of the backup RAM area as the initial data, and the inverted data of the initial data (in this example, “C6H”). 39H "), an exclusive OR operation is sequentially performed on each data in the backup data area. If all the data in the backup area is stored as it is, the final calculation result matches “00H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM area, the final calculation result is not “00H”.
[0306]
Therefore, the CPU 56 compares the final calculation result with the data set in the backup check data area in the parity check process (check sum confirmation process), and if they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal.
[0307]
Thus, in this embodiment, in the parity check process shown in FIG. 52, the checksum confirmation process is performed when the data set in the backup parity data area is not “00” (steps S709a and S709b). ) If the data set in the backup parity data area is “00”, a power failure recovery process is performed.
[0308]
In this embodiment, the parity diagnosis is performed as shown in FIG. 52B in the parity diagnosis in the checksum confirmation process (step S709b). However, the parity diagnosis is the same as in FIG. 52A. You may make it perform the process of. That is, in the parity diagnosis, the same calculation process as that for parity data creation may be performed. In this case, the payout control CPU 371 compares the final calculation result with the data (in this case, “00”) set in the backup check data area in the parity check process (checksum confirmation process). If they match, the parity diagnosis is normal. If they do not match, the parity diagnosis is abnormal. In the parity diagnosis, since the same calculation as that for creating parity data is performed, it is not necessary to set initial data.
[0309]
When the parity data is created and stored in the backup RAM area, the payout control CPU 371 sets an access prohibition value in the RAM access register (step S820). Thereafter, the built-in RAM cannot be accessed.
[0310]
In this embodiment, all RAM areas in which data used in the payout control process are stored are backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the payout control state.
[0311]
When the RAM access prevention process is completed, the payout control CPU 371 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0312]
As described above, in each of the above-described embodiments, when a power-off signal is output in response to the occurrence of a power failure or the like, the game control state such as the start winning memory number or the big hit state or the unpaid on each board A process for saving the payout control state including the total number of prize balls and lending balls is performed. Accordingly, the game control state such as the number of start winning prizes held when a power failure occurs, and the payout control state such as the number of game balls being paid out are stored in the backup RAM.
[0313]
In this case, even if the control state is stored, it is not preferable to restore the control state as it is when, for example, a player who is different from the player who played the game before turning off the power plays a game. In each of the above-described embodiments, it is determined whether or not the game state at the time of power-off is restored according to the operation state of the clear switch 921. At this time, if the clear switch 921 is in the on state, the game Since the state recovery process is not executed and the normal initialization process is executed, the game store clerk or the like operates the clear switch 921 when the power supply of the gaming machine is resumed, so that the backup data storage area (variable data) It is possible to select whether or not to execute the game state restoration process based on the backup data stored in the storage means). In this way, it is possible not only to save and restore the control state such as the number of start winning memories and the total number of unpaid winning balls and lending balls, but also when starting the game, for example, the starting winning memory number, unpaid winning balls Further, it is possible to clear the control state such as the total number of rented balls, and it is possible to improve the convenience in operating the gaming machine in the game store.
[0314]
In addition, if the backup data is not normally held, it is not preferable to restore the control state as it is because there is a risk that unjust control may be executed if the backup data is restored. In each of the above-described embodiments, when power supply is started, whether to perform initialization processing or game state restoration processing is determined based on check data (checksum data) stored in the backup RAM area when power supply is stopped Thus, the necessary data can be reliably stored when an unexpected power failure such as a power failure occurs, and the stored data can be reliably used after the power is restored.
[0315]
In each of the above embodiments, when the game control unit and the payout control unit perform backup storage in response to the power-off signal and restore the control state based on the backup data, the operation state of the clear switch 921 is set. The initialization process is executed according to the result of the parity check, or the initialization process is executed according to the result of the parity check. However, the display control unit, the sound control unit, and the lamp control unit are also restored based on the stored data. When performing, initialization processing may be executed according to the operation state of the clear switch 921 or the result of the parity check.
[0316]
In each of the above embodiments, the clear switch 921 has a push button structure, but other structures may be used. FIG. 53 is an external configuration diagram showing an example of the configuration of the clear switch 921 according to another embodiment mounted on the switch board 190. The clear switch 921 shown in FIG. 53 has a switching operation switch 921a for selecting and switching between “OFF”, “ON”, and “Clear”. In this example, when “OFF” of the clear switch 921 is selected, no signal is generated and the operation is stopped, and when “ON” is selected, a high level signal is output. To do. In this example, the clear switch 921 is configured in conjunction with a switch for switching on / off the power supply to the gaming machine 1. Therefore, when “OFF” is selected with the clear switch 921, the power supply of the gaming machine 1 is stopped (the gaming machine is turned off), and “ON” and “Clear” are selected. When the game machine 1 is in operation, the game machine 1 may be in an operating state (a power supply of the game machine is on). Further, when “clear” of the clear switch 921 is selected, a low-level clear signal may be output.
[0317]
In each of the above-described embodiments, the initialization process is performed when the clear switch 921 is in a predetermined operation state. However, for example, the clear switch 921 is not performed without performing the initialization process. You may make it perform the specific process according to an operation state. In this case, for example, a control program executed when the clear switch 921 is operated is stored in a predetermined storage area of the ROM. When the clear switch 921 is brought into a predetermined operation state, a process based on the control program stored in the ROM is executed. For example, a display such as “the clear switch has been operated” is displayed on the variable display device 9. To be. Further, for example, when the initial display of the special symbol displayed on the variable display device 9 after the initialization process is executed is, for example, “1, 1, 7”, it is peculiar when the clear switch 921 is operated. The initial display of the special symbol displayed on the variable display device 9 after the above process is executed is, for example, “5, 5, 7” so that the executed process can be identified. Note that it is possible to identify whether the executed process (or the executed process) is an initialization process or a specific process corresponding to the operation of the clear switch 921 based on the lamp lighting pattern or sound. You may make it do.
[0318]
In each of the above-described embodiments, the configuration is such that all the variation data stored in the RAM is cleared in the initialization process (see step S4a). However, a part of the variation data stored in the RAM is used. You may make it clear. In this case, for example, the fluctuation data related to the value-added quantity (for example, data indicating the quantity of game balls to be paid out based on winning) is cleared as a part of the fluctuation data stored in the RAM, or the game state is concerned. Fluctuation data (for example, whether it is a big hit, big hit state, whether it is a hit, whether it is a probable change, a probable change state (the number of remaining probable changes, etc.), whether it is short or short, whether or not a normal symbol or a special symbol has a reduced time (remaining (Number of times) and data indicating the number of starting winning prizes and the like) may be cleared as part of the fluctuation data stored in the RAM. In other words, in clearing the RAM based on the operation of the clear switch 921, for example, only the probability variation flag or the time reduction flag may be cleared as a part of the variation data. In addition, after a part of RAM is initialized, it is comprised so that the game state restoration process (for example, step S10) based on the variation data which was not cleared may be performed.
[0319]
Thus, if it is set as the structure which can clear a part of fluctuation data, a game state can be recovered based on the fluctuation data except the data which does not need to be recovered. In addition, if it is set as the structure which clears the fluctuation data regarding the quantity of value provision as a part of fluctuation data, it can prevent obtaining the game ball obtained before power-off unjustly after power-on. In addition, if the configuration is such that the variation data related to the gaming state is cleared as part of the variation data, it is possible to prevent an unfair acquisition of an advantageous gaming state such as a probability change obtained before the power is turned off after the power is turned on. Can be prevented, or an unfavorable gaming state can be prevented from being improperly given.
[0320]
In each of the above embodiments, the power supply monitoring circuit is provided on the power supply board 910. However, the power supply monitoring circuit may be provided on an electrical component control board such as the main board 31 or the payout control board 37. When an electrical component control board on which a power supply circuit is mounted is configured, a power supply monitoring circuit is not mounted on the power supply board.
[0321]
The pachinko gaming machine 1 according to each of the above-described embodiments mainly provides a player with a predetermined game value when a stop symbol of a special symbol variably displayed on the variable display unit 9 based on a start winning combination is a combination of a predetermined symbol. The first type pachinko gaming machine that can be granted, the second type pachinko that can be given a predetermined game value to the player if there is a winning in a predetermined area of the electric game that is released based on the start winning A third-class pachinko machine where a predetermined right is generated or continued when there is a prize for a predetermined electric combination that is released when a stop symbol of a pattern that is variably displayed based on a start prize is a combination of a predetermined pattern The present invention can be applied even to a gaming machine.
[0322]
Further, the present invention is not limited to pachinko gaming machines in which the game medium is a game ball, and the present invention can also be applied to slot machines and the like.
[0323]
【The invention's effect】
As described above, according to the present invention, the electrical component control microcomputer determines whether or not the stored content is normal based on the check data held by the stored content holding means when the power supply is resumed. When it is determined to be normal, the control state can be returned to the state immediately before the power supply is stopped, and when it is determined that the operation signal from the operation unit is input, the control is held by the storage content holding unit. Do not control based on stored content In this way, the electric component control microcomputer is brought into an operation stop state in response to the input of the second detection signal. Since the configuration is adopted, it is possible to prevent the stored control state from being restored based on the judgment of the game store clerk or the like, and it is possible to improve the convenience in operating the gaming machine at the game store. In addition, since it is possible to return to an appropriate control state, it is possible to reliably use the stored data after the power is restored.
In addition, on the condition that the electric component control microcomputer does not determine that the operation signal from the operation means has been input, the storage contents of the variation data storage means are initialized. It is possible to clear the control state that was backed up at the initial stage of control start by the start of power supply.
Furthermore, since the content of the check data is confirmed only when it is not determined that the operation signal from the operation means is input, the processing efficiency is improved.
[0327]
Electrical component control Microcomputer Is provided with an input port for acquiring a predetermined signal, and operating means from If the operation signal is input to the input port, for example, an initialization signal that is output according to the operation state of the operation means can be introduced with a simple configuration using the existing input port. It becomes. Further, the operation state of the operation means can be determined by monitoring with software.
[0330]
Electrical component control Microcomputer However, if the process for prohibiting access to the fluctuation data storage means is executed in the power supply stop process, the backup storage is caused by an abnormal operation that may occur as the power supply voltage decreases. Can be reliably prevented from destroying the contents of an area (for example, RAM) in which RAM is stored, and data stored in the RAM restored when the power is turned on thereafter can be reliably protected.
[0331]
Electrical component control Microcomputer Payout control to control the payout of game media Microcomputer The variation data stored in the variation data storage means includes data that can identify the number of unpaid out of the payout number of game media that has not been paid out. from Operation signal is payout control Microcomputer If it is input to, it becomes possible to backup and store the number of unpaid game media to be paid out according to the lending request and the number of unpaid game media to be paid out according to the progress of the game, These backup data can be initialized when the power supply is resumed.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism board of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a front view showing an example of a game board on which a switch board is mounted as seen from the front.
FIG. 7 is a circuit diagram illustrating an example of a configuration of a clear switch.
FIG. 8 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 9 is a block diagram showing components related to a prize ball, such as components of a payout control board and a ball payout device.
FIG. 10 is a block diagram illustrating a configuration example of a power supply board.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU in a main board.
FIG. 12 is an explanatory diagram illustrating an example of bit assignment of an input port.
FIG. 13 is a flowchart showing main processing executed by the CPU on the main board.
FIG. 14 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a game state recovery process.
FIG. 15 is a flowchart illustrating an example of parity check processing.
FIG. 16 is a flowchart showing a 2 ms timer interrupt process.
FIG. 17 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 18 is a flowchart illustrating an example of switch processing.
FIG. 19 is a flowchart illustrating an example of a switch check process.
FIG. 20 is a flowchart showing an example of a prize ball process.
FIG. 21 is a flowchart showing an example of a prize ball process.
FIG. 22 is a flowchart showing an example of a prize ball process.
FIG. 23 is a flowchart showing a switch-on check process.
FIG. 24 is a flowchart showing an example of a prize ball number subtraction process.
FIG. 25 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 26 is an explanatory diagram showing an example of a command form of a control command.
FIG. 27 is a timing chart showing a relationship between an 8-bit control signal and an INT signal constituting a control command.
FIG. 28 is an explanatory diagram showing an example of the contents of a payout control command.
FIG. 29 is an explanatory diagram of a configuration example of a command transmission table.
FIG. 30 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 31 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 32 is an explanatory diagram for explaining a backup parity data creation method;
FIG. 33 is a flowchart showing an example of a game state restoration process.
FIG. 34 is a block diagram showing a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 35 is an explanatory diagram of an example of bit assignment of an input port.
FIG. 36 is a flowchart showing a main process executed by the CPU in the payout control board.
FIG. 37 is a flowchart showing an example of parity check processing in the payout control means.
FIG. 38 is a flowchart showing a 2 ms timer interrupt process.
FIG. 39 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 40 is an explanatory diagram of a configuration example of a reception buffer.
FIG. 41 is a flowchart illustrating an example of command reception processing of a payout control CPU.
FIG. 42 is a flowchart illustrating an example of command analysis execution processing.
FIG. 43 is a flowchart illustrating an example of a payout stop state setting process.
FIG. 44 is a flowchart illustrating an example of switch processing.
FIG. 45 is a flowchart showing an example of a ball lending control process.
FIG. 46 is a flowchart showing an example of a ball lending count switch check process.
FIG. 47 is a flowchart showing an example of a prize ball control process.
FIG. 48 is a flowchart showing an example of a prize ball control process.
FIG. 49 is a flowchart showing an example of a prize ball count switch check process.
FIG. 50 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 51 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 52 is an explanatory diagram for describing a backup parity data creation method;
FIG. 53 is an explanatory diagram showing an example of an external configuration of a clear switch according to another embodiment.
[Explanation of symbols]
31 Game control board (main board)
37 Dispensing control board
54 ROM
55 RAM
56 CPU
371 CPU for payout control
921 Clear switch

Claims (4)

遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技媒体を検出するための遊技媒体検出手段と、
遊技機に設けられた電気部品を制御するための処理を実行する電気部品制御マイクロコンピュータと、
前記電気部品制御マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段と、
操作に応じて操作信号を出力する操作手段と、
遊技機への電力供給が停止していても電力供給停止直前の前記変動データ記憶手段の記憶内容を保持させることが可能な記憶内容保持手段と、
遊技機で使用される所定の電源を監視して該電源の電圧が前記遊技媒体検出手段に供給される電圧よりも高い電圧である所定電圧に低下したことを検出したときに第１の検出信号を出力する第１の電源監視手段と、
前記第１の電源監視手段が監視する前記電源と同一電源を監視し、該電源の電圧が、前記第１の電源監視手段が前記第１の検出信号を出力するときの所定電圧よりも低く、電気部品制御マイクロコンピュータの駆動電源電圧よりも高く設定された検出電圧になったときに第２の検出信号を出力する第２の電源監視手段とを備え、
前記電気部品制御マイクロコンピュータは、
前記第１の検出信号の入力に応じて、前記変動データ記憶手段に記憶内容が保存されていることを示す情報を前記変動データ記憶手段に保存するとともに、前記変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータを作成して前記変動データ記憶手段に保存する電力供給停止時処理を実行する電力供給停止時処理実行手段と、
遊技機への電力供給が開始されたときにのみ、前記操作手段からの操作信号が入力されているか否かを判定し、前記操作手段からの前記操作信号が入力されていると判定したときには、前記変動データ記憶手段の記憶内容を初期化する初期化処理を実行する初期化手段と、
前記操作手段からの前記操作信号が入力されていると判定されなかったことを条件に、前記変動データ記憶手段に前記情報が保存されているか否かを確認し、前記変動データ記憶手段に前記情報が保存されていることを確認したことを条件に、前記記憶内容保持手段により保持された前記変動データ記憶手段における前記チェックデータにもとづいて記憶内容が正常か否かの判定を行い、正常と判定したときに制御状態を電力供給停止直前の状態に復帰させる復帰手段とを含み、
前記電気部品制御マイクロコンピュータは、前記第２の検出信号の入力に応じて動作停止状態とされる
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
Game medium detecting means for detecting a game medium;
An electrical component control microcomputer that executes processing for controlling electrical components provided in the gaming machine;
Variation data storage means for storing variation data generated when the electric component control microcomputer performs control;
An operation means for outputting an operation signal in response to an operation;
A storage content holding unit capable of holding the storage content of the variation data storage unit immediately before the power supply is stopped even when the power supply to the gaming machine is stopped ;
When a predetermined power source used in the gaming machine is monitored and it is detected that the voltage of the power source has decreased to a predetermined voltage that is higher than the voltage supplied to the game medium detecting means, the first detection signal First power monitoring means for outputting
Monitoring the same power source as the power source monitored by the first power source monitoring means, and the voltage of the power source is lower than a predetermined voltage when the first power source monitoring means outputs the first detection signal; Second power supply monitoring means for outputting a second detection signal when a detection voltage set higher than the drive power supply voltage of the electric component control microcomputer is provided;
The electrical component control microcomputer is:
In response to the input of the first detection signal, information indicating that the storage content is stored in the variation data storage unit is stored in the variation data storage unit, and the storage content of the variation data storage unit is normal. A power supply stop time process execution means for executing a power supply stop time process for creating check data to be used for determination of whether or not and storing the check data in the fluctuation data storage means;
Only when power supply to the gaming machine is started, it is determined whether or not the operation signal from the operation means is input, and when it is determined that the operation signal from the operation means is input, Initialization means for executing initialization processing for initializing the storage contents of the variation data storage means;
On the condition that the operation signal from the operation means is not input, it is confirmed whether or not the information is stored in the fluctuation data storage means, and the information is stored in the fluctuation data storage means. Is determined to be normal based on the check data in the variable data storage means held by the storage content holding means, on the condition that it has been confirmed that look including a return means for returning to the state immediately before stopping the power supply control state when,
The gaming machine according to claim 1, wherein the electric component control microcomputer is stopped in response to an input of the second detection signal . 電気部品制御マイクロコンピュータが所定の信号を取得するための入力ポートが設けられ、
操作手段からの操作信号が前記入力ポートに入力される
請求項１記載の遊技機。An input port for the electric component control microcomputer to acquire a predetermined signal is provided,
The gaming machine according to claim 1, wherein an operation signal from an operation unit is input to the input port. 電力供給停止時処理実行手段は、電力供給停止時処理において変動データ記憶手段へのアクセスを禁止する処理を実行する
請求項１または請求項２記載の遊技機。The gaming machine according to claim 1 or 2 , wherein the power supply stop process execution means executes a process of prohibiting access to the variable data storage means in the power supply stop process. 電気部品制御マイクロコンピュータは、遊技媒体の払出を制御する払出制御マイクロコンピュータであり、
変動データ記憶手段が記憶する変動データは、遊技媒体の払出数のうち払出しが完了していない未払出数を特定可能なデータを含み、
操作手段からの操作信号が、前記払出制御マイクロコンピュータに入力される
請求項１から請求項３のうちのいずれかに記載の遊技機。The electric component control microcomputer is a payout control microcomputer that controls payout of game media.
The variation data stored in the variation data storage means includes data that can identify the number of unpaid out of the number of payouts of game media that has not been paid out,
The gaming machine according to any one of claims 1 to 3 , wherein an operation signal from an operation means is input to the payout control microcomputer.
JP2000251718A 2000-08-22 2000-08-22 Game machine Expired - Fee Related JP3727522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251718A JP3727522B2 (en) 2000-08-22 2000-08-22 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000251718A JP3727522B2 (en) 2000-08-22 2000-08-22 Game machine

Publications (3)

Publication Number Publication Date
JP2002058835A JP2002058835A (en) 2002-02-26
JP2002058835A5 JP2002058835A5 (en) 2005-06-30
JP3727522B2 true JP3727522B2 (en) 2005-12-14

Family

ID=18741080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251718A Expired - Fee Related JP3727522B2 (en) 2000-08-22 2000-08-22 Game machine

Country Status (1)

Country Link
JP (1) JP3727522B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888824B2 (en) * 2005-08-25 2012-02-29 奥村遊機株式会社 Pachinko machine
JP5180810B2 (en) * 2008-12-25 2013-04-10 株式会社ソフイア Game machine
JP5553349B2 (en) * 2010-09-07 2014-07-16 サミー株式会社 Pachinko machine
JP5553350B2 (en) * 2010-09-07 2014-07-16 サミー株式会社 Pachinko machine
JP6148283B2 (en) * 2015-05-19 2017-06-14 株式会社三共 Game machine
JP6906818B2 (en) * 2017-11-17 2021-07-21 株式会社ニューギン Pachinko machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467733U (en) * 1990-10-18 1992-06-16
JPH06114142A (en) * 1992-10-02 1994-04-26 Sankyo Kk Slot machine
JPH06233867A (en) * 1993-02-08 1994-08-23 Sophia Co Ltd Game machine
JP2694521B2 (en) * 1995-11-10 1997-12-24 株式会社ソフィア Gaming machine

Also Published As

Publication number Publication date
JP2002058835A (en) 2002-02-26

Similar Documents

Publication Publication Date Title
JP3907931B2 (en) Game machine
JP3859950B2 (en) Game machine
JP3907926B2 (en) Game machine
JP2003230719A (en) Game machine
JP4790111B2 (en) Game machine
JP3727522B2 (en) Game machine
JP3828347B2 (en) Game machine
JP2003225434A (en) Game machine
JP2003230720A (en) Game machine
JP3647729B2 (en) Game machine
JP3907929B2 (en) Game machine
JP4302306B2 (en) Game machine
JP3907928B2 (en) Game machine
JP3609327B2 (en) Game machine
JP4137358B2 (en) Game machine
JP4166803B2 (en) Game machine
JP4302305B2 (en) Game machine
JP4642248B2 (en) Game machine
JP4242413B2 (en) Game machine
JP4242050B2 (en) Game machine
JP4242412B2 (en) Game machine
JP2003225433A (en) Game machine
JP4137360B2 (en) Game machine
JP4503157B2 (en) Game machine
JP4137354B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041019

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050928

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees