JP3647729B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP3647729B2 JP3647729B2 JP2000240486A JP2000240486A JP3647729B2 JP 3647729 B2 JP3647729 B2 JP 3647729B2 JP 2000240486 A JP2000240486 A JP 2000240486A JP 2000240486 A JP2000240486 A JP 2000240486A JP 3647729 B2 JP3647729 B2 JP 3647729B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- ball
- signal
- game
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【0002】
【従来の技術】
遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【0003】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。
【0004】
特別図柄を表示する可変表示部を備えた第1種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個(例えば10個)の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数(例えば16ラウンド)に固定されている。なお、各開放について開放時間(例えば29.5秒)が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件(例えば、大入賞口内に設けられているVゾーンへの入賞)が成立していない場合には、大当り遊技状態は終了する。
【0005】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【0006】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段は、遊技機に設けられている各種電気部品を制御するので、それらを電気部品制御手段と呼ぶことがある。
【0007】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータを含んだ構成とされる。そのような電気部品制御手段は、一般に、電源電圧が立ち上がると初期化処理を行い初期状態から制御を開始する。すると、停電等の不測の電源断生じ、その後、電源復旧すると初期状態に戻ってしまうので、遊技者が得た遊技価値等が消滅してしまう等の問題が生ずることがある。そのような問題が生じないようにするには、電源電圧値の低下に伴なって発生される所定の信号に応じて遊技制御を中断し、そのときの遊技状態を、遊技機に対する電力供給停止中でも電源バックアップされている記憶手段(バックアップ記憶手段)に保存し、電力供給が完全に停止するのを待つように制御すればよい。そのような遊技機は、記憶手段に遊技状態が保存されている状態で電力供給が再開されたら、保存されている遊技状態にもとづいて遊技を再開するので、遊技者に不利益が与えられることが防止される。
【0008】
しかし、バックアップ記憶手段に遊技状態を保存し電力供給が停止するのを待つ処理を行う直前に電気部品が動作中であった場合には、電力供給が停止するまで、電気部品制御手段から電気部品に対して動作状態を示す信号が与えられることになる。すると、電力供給再開時に復帰させるべき遊技状態を保存したにもかかわらず、さらに遊技が続行されてしまうような状況が起こりうる。例えば、可変表示部における可変表示開始の条件となる始動入賞口がソレノイド等で駆動される可変入賞球装置であった場合に、その可変入賞球装置への入賞球の保留記憶値を保存したにもかかわらず、電力供給が停止するのを遊技制御手段が待っている間に始動入賞口としての可変入賞球装置にさらに入賞してしまうこともある。そのような場合、電力供給再開時には保存されている遊技状態が復帰されるので、遊技者から見ると、始動入賞の保留記憶値が少なくなってしまっているように見え、トラブルが発生しかねない。
【0009】
また、たとえ保存されている遊技状態が適正なものであっても、その保存されている遊技状態にもとづいて遊技の再開を行うような制御を行うと、遊技機が設置されている遊技店の利便性が損なわれる場合がある。例えば、停電が生じて遊技が続行できなくなった場合に遊技の再開を待たずに遊技の続行をあきらめた遊技者があったときには、他の遊技者が遊技途中の状態から遊技を開始できることになるので、遊技状態を停電前の状態に復旧させることは好ましくない。
【0010】
そこで、本発明は、不測の電源断時等において電気部品の動作状態を適切に設定して適切な遊技状態を保存することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機に設けられた電気部品を制御するための電気部品制御マイクロコンピュータと、電気部品制御マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段(例えば、RAM)と、遊技機への電力供給が停止していても電力供給停止直前の変動データ記憶手段の最終記憶内容(電力供給が停止されたことによって遊技が中断された場合に記憶される、電力供給停止直前の最終的な制御状態の内容を意味する)を保持させることが可能な記憶内容保持手段と、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって交流電圧から変換された直流電圧を監視し、直流電圧が電気部品制御マイクロコンピュータの駆動電源電圧よりも高い電圧である第1の検出電圧に低下したことを検出したときに第1の検出信号を電気部品制御マイクロコンピュータに出力する第1の電源監視手段と、操作に応じて操作信号を出力する操作手段(例えば、クリアスイッチ921)と、電気部品制御マイクロコンピュータが信号を出力するための出力ポートと、電気部品制御マイクロコンピュータが信号を入力するための入力ポートとを備え、電気部品制御マイクロコンピュータは、第1の検出信号の入力に応じて、制御状態を変動データ記憶手段に保存させるための処理である電力供給停止時処理を実行し、第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、直流電圧が、第1の検出電圧よりも低く、電気部品制御マイクロコンピュータの駆動電源電圧よりも高く設定された第2の検出電圧になったときに第2の検出信号を出力する第2の電源監視手段を備え、第2の電源監視手段は、第1の電源監視手段が第1の検出信号を出力した後に第2の電源監視手段が第2の検出信号を出力するまでに電気部品制御マイクロコンピュータが電力供給停止時処理を完了するように設定された第2の検出電圧になったときに電気部品制御マイクロコンピュータに第2の検出信号を出力し、電気部品制御マイクロコンピュータは、第2の検出信号の入力に応じて動作停止状態とされ、操作手段からの操作信号は、入力ポートに入力され、電気部品制御マイクロコンピュータは、遊技機への電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、遊技機への電力供給が停止するときに、制御状態を変動データ記憶手段に保存させるための処理である電力供給停止時処理を行い、該電力供給停止時処理において、出力ポートに出力された信号をクリアする出力ポートクリア処理を行い、電力供給が開始されたときにのみ、入力ポートに操作手段からの操作信号が入力されているか否かを確認する操作信号確認処理を行い、該操作信号確認処理によって、操作手段からの操作信号が入力されていることを確認したときには、変動データ記憶手段に記憶内容が保持されていても、変動データ記憶手段の記憶内容を初期化する初期化処理を行い、操作信号確認処理において、操作手段からの操作信号が入力されていることが確認されなかったことを条件に、保持されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理を行い、初期化処理または状態復旧処理を行った後に、タイマ割込にもとづいて電気部品を制御するための電気部品制御処理を実行することを特徴とするものである。
【0014】
電気部品制御マイクロコンピュータは、遊技媒体を払い出す払出手段を制御する払出制御マイクロコンピュータであり、払出制御マイクロコンピュータは、出力ポートクリア処理によって、払出手段(例えば、球払出装置97)が遊技媒体を払い出しているときには払い出しを停止させることが好ましい。
【0015】
電気部品制御マイクロコンピュータは、可変入賞球装置(例えば、可変入賞球装置15、大入賞口など)を制御する遊技制御マイクロコンピュータであり、遊技制御マイクロコンピュータは、出力ポートクリア処理によって、可変入賞球装置が開状態であるときには閉状態に制御することが好ましい。
【0016】
遊技媒体を検出するための遊技媒体検出手段を備え、電気部品制御マイクロコンピュータは、電力供給停止時処理において遊技媒体検出手段からの検出信号の入力処理を所定期間実行することが好ましい。
【0017】
遊技媒体検出手段には、遊技媒体の払い出しを行う払出手段によって払い出された遊技媒体を検出するための払出検出手段が含まれるのが好ましい。
【0018】
電気部品制御マイクロコンピュータは、電力供給停止時処理において、遊技媒体検出手段からの検出信号の入力処理を実行する前に、出力ポートクリア処理を行うようにしてもよい。
【0019】
電気部品制御マイクロコンピュータは、操作手段からの操作信号が入力されているか否かを、遊技媒体検出手段からの検出信号を判定する遊技媒体検出判定期間よりも短い要求検出判定期間で判定することが好ましい。例えば、要求検出判定期間は、CPU56がクリアスイッチ信号の入力があるか否か1回だけ確認する場合の確認時期においてオン出力されていればオンと判定され、遊技媒体検出判定期間は、スイッチ処理において用いられるスイッチオン判定値(例えば「2」)により決定される0.002秒間とされる。従って、遊技媒体検出手段の信号は、少なくとも約0.002秒間隔の判定時期に2回連続してオン判定があった場合にオンと判定されるのに対し、操作手段の信号は、1回の判定時期にオンと判定されるとオンと判定される。
【0020】
電気部品制御マイクロコンピュータは、電力供給停止時処理において変動データ記憶手段へのアクセスを禁止する処理を実行することが好ましい。
【0021】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【0022】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた遊技球を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0023】
遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部(特別図柄表示装置)9と7セグメントLEDによる普通図柄表示器(普通図柄表示装置)10とを含む可変表示装置8が設けられている。可変表示部9には、例えば「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。
【0024】
可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はV入賞スイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0025】
遊技盤6には、複数の入賞口19,24が設けられ、遊技球のそれぞれの入賞口19,24への入賞は、対応して設けられている入賞口スイッチ19a,19b,24a,24bによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b,28cが設けられている。
【0026】
そして、この例では、一方のスピーカ27の近傍に、賞球残数があるときに点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給球が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技機1に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット50も示されている。
【0027】
カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。
【0028】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートスイッチ12で検出されると、普通図柄表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。
【0029】
可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しV入賞スイッチ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。継続権の発生は、所定回数(例えば15ラウンド)許容される。
【0030】
停止時の可変表示部9内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器10における停止図柄が所定の図柄(当り図柄=小当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器10における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置15の開放時間と開放回数が高められる。
【0031】
次に、パチンコ遊技機1の裏面に配置されている各基板について説明する。
図2に示すように、パチンコ遊技機1の裏面では、枠体2A内の機構板の上部に玉貯留タンク38が設けられ、パチンコ遊技機1が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク38に供給される。球貯留タンク38内の遊技球は、誘導樋39を通って賞球ケース40Aで覆われる球払出装置に至る。
【0032】
遊技機裏面側では、可変表示部9を制御する可変表示制御ユニット29、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板(主基板)31が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板37、およびモータの回転力を利用して打球を遊技領域7に発射する打球発射装置が設置されている。さらに、装飾ランプ25、遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に信号を送るためのランプ制御基板35、スピーカ27からの音声発生を制御するための音声制御基板70および打球発射装置を制御するための発射制御基板91も設けられている。なお、払出制御基板37には、エラー表示用LED374も搭載されている。
【0033】
また、DC30V、DC21V、DC12VおよびDC5Vを作成する電源回路が搭載された電源基板910が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板160が設置されている。ターミナル基板160には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板31からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤34が設置されている。
【0034】
さらに、図2には、ランプ制御基板35および音声制御基板70からの信号を、枠側に設けられている遊技効果LED28a、遊技効果ランプ28b,28c、賞球ランプ51および球切れランプ52に供給するための電飾中継基板A77および度数表示LED等を搭載した残高表示基板74が示されている。また、この実施の形態では、各基板(例えば、主基板31、払出制御基板37)に含まれる変動データ記憶手段(例えば、バックアップRAM)に記憶されたバックアップデータをクリアするためのクリアスイッチ921が搭載されたスイッチ基板190が設けられている。なお、スイッチ基板190には、例えば主基板などの他の基板と接続されるコネクタ(図6、図7参照)が設けられている。さらに、図示はしないが、信号中継の必要に応じて他の中継基板も設けられる。
【0035】
図3はパチンコ遊技機1の機構板を背面からみた背面図である。球貯留タンク38に貯留された玉は誘導樋39を通り、図3に示されるように、球切れ検出器(球切れスイッチ)187a,187bを通過して球供給樋186a,186bを経て球払出装置97に至る。球切れスイッチ187a,187bは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク38内の補給球の不足を検出する球切れ検出スイッチ167も設けられている。以下、球切れスイッチ187a,187bを、球切れスイッチ187と表現することがある。
【0036】
球払出装置97から払い出された遊技球は、連絡口45を通ってパチンコ遊技機1の前面に設けられている打球供給皿3に供給される。連絡口45の側方には、パチンコ遊技機1の前面に設けられている余剰玉受皿4に連通する余剰玉通路46が形成されている。
【0037】
入賞にもとづく景品球が多数払い出されて打球供給皿3が満杯になり、ついには遊技球が連絡口45に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路46を経て余剰玉受皿4に導かれる。さらに遊技球が払い出されると、感知レバー47が満タンスイッチ48を押圧して満タンスイッチ48がオンする。その状態では、球払出装置97内のステッピングモータの回転が停止して球払出装置97の動作が停止するとともに打球発射装置34の駆動も停止する。
【0038】
次に、機構板36に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋186a,186bや球払出装置97が設置される。図4に示すように、中間ベースユニットの上下には連結凹突部182が形成されている。連結凹突部182は、中間ベースユニットと機構板36の上部ベースユニットおよび下部ベースユニットを連結固定するものである。
【0039】
中間ベースユニットの上部には通路体184が固定されている。そして、通路体184の下部に球払出装置97が固定されている。通路体184は、カーブ樋174(図3参照)によって流下方向を左右方向に変換された2列の遊技球を流下させる払出球通路186a,186bを有する。払出球通路186a,186bの上流側には、球切れスイッチ187a,187bが設置されている。球切れスイッチ187a,187bは、払出球通路186a,186b内の遊技球の有無を検出するものであって、球切れスイッチ187a,187bが遊技球を検出しなくなると球払出装置97における払出モータ(図4において図示せず)の回転を停止して球払出が不動化される。
【0040】
なお、球切れスイッチ187a,187bは、払出球通路186a,186bに27〜28個程度の遊技球が存在することを検出できるような位置に係止片188によって係止されている。すなわち、球切れスイッチ187a,187bは、賞球の一単位の最大払出量(この実施の形態では15個)および球貸しの一単位の最大払出量(この実施の形態では100円:25個)以上が確保されていることが確認できるような位置に設置されている。
【0041】
通路体184の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路186a,186bの間に止め穴189が形成されている。止め穴189の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体184は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片185によって通路体184の位置合わせを行えるようになっている。
【0042】
通路体184の下方には、球払出装置97に遊技球を供給するとともに故障時等には球払出装置97への遊技球の供給を停止する球止め装置190が設けられている。球止め装置190の下方に設置される球払出装置97は、直方体状のケース198の内部に収納されている。ケース198の左右4箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース198の下端がはめ込まれる。
【0043】
図5は球払出装置97の分解斜視図である。球払出装置97の構成および作用について図5を参照して説明する。この実施形態における球払出装置97は、ステッピングモータ(払出モータ)289がスクリュー288を回転させることによりパチンコ玉を1個ずつ払い出す。なお、球払出装置97は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。
【0044】
図5に示すように、球払出装置97は、2つのケース198a,198bを有する。それぞれのケース198a,198bの左右2箇所に、球払出装置97の設置位置上部に設けられた位置決め突片に当接される係合突部280が設けられている。また、それぞれのケース198a,198bには、球供給路281a,281bが形成されている。球供給路281a,281bは湾曲面282a,282bを有し、湾曲面282a,282bの終端の下方には、球送り水平路284a,284bが形成されている。さらに、球送り水平路284a,284bの終端に球排出路283a,283bが形成されている。
【0045】
球供給路281a,281b、球送り水平路284a,284b、球排出路283a,283bは、ケース198a,198bをそれぞれ前後に区画する区画壁295a,295bの前方に形成されている。また、区画壁295a,295bの前方において、玉圧緩衝部材285がケース198a,198b間に挟み込まれる。玉圧緩衝部材285は、球払出装置97に供給される玉を左右側方に振り分けて球供給路281a,281bに誘導する。
【0046】
また、玉圧緩衝部材285の下部には、発光素子(LED)286と受光素子(図示せず)とによる払出モータ位置センサが設けられている。発光素子286と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー288の先端が挿入されるようになっている。なお、玉圧緩衝部材285は、ケース198a,198bが張り合わされたときに、完全にその内部に収納固定される。
【0047】
球送り水平路284a,284bには、払出モータ289によって回転させられるスクリュー288が配置されている。払出モータ289はモータ固定板290に固定され、モータ固定板290は、区画壁295a,295bの後方に形成される固定溝291a,291bにはめ込まれる。その状態で払出モータ289のモータ軸が区画壁295a,295bの前方に突出するので、その突出の前方にスクリュー288が固定される。スクリュー288の外周には、払出モータ289の回転によって球送り水平路284a,284bに載置された遊技球を前方に移動させるための螺旋突起288aが設けられている。
【0048】
そして、スクリュー288の先端には、発光素子286を収納するように凹部が形成され、その凹部の外周には、2つの切欠部292が互いに180度離れて形成されている。従って、スクリュー288が1回転する間に、発光素子286からの光は、切欠部292を介して受光素子で2回検出される。
【0049】
つまり、発光素子286と受光素子とによる払出モータ位置センサは、スクリュー288を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子286、受光素子および払出モータ289からの配線は、まとめられてケース198a,198bの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。
【0050】
遊技球が球送り水平路284a,284bに載置された状態において、払出モータ289が回転すると、スクリュー288の螺旋突起288aによって、遊技球は、球送り水平路284a,284b上を前方に向かって移動する。そして、遂には、球送り水平路284a,284bの終端から球排出路283a,283bに落下する。このとき、左右の球送り水平路284a,284bからの落下は交互に行われる。すなわち、スクリュー288が半回転する毎に一方から1個の遊技球が落下する。従って、1個の遊技球が落下する毎に、発光素子286からの光が受光素子によって検出される。
【0051】
図4に示すように、球払出装置97の下方には、球振分部材311が設けられている。球振分部材311は、振分ソレノイド310によって駆動される。例えば、ソレノイド310のオン時には、球振分部材311は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド310の下方には、近接スイッチによる賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが設けられている。入賞にもとづく賞球時には、球振分部材311は右側に倒れ、球排出路283a,283bからの玉はともに賞球カウントスイッチ301Aを通過する。また、球貸し時には、球振分部材311は左側に倒れ、球排出路283a,283bからの玉はともに球貸しカウントスイッチ301Bを通過する。従って、球払出装置97は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。
【0052】
このように、球振分部材311を設けることによって、2条の玉流路を落下してきた玉は、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ301Aと球貸しカウントスイッチ301Bの検出出力から、直ちに賞球数または球貸し数を把握することができる。
【0053】
なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置97を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置97は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。
【0054】
図6は、スイッチ基板190が搭載された遊技盤6を正面からみた例を示す正面図である。図2において、パチンコ遊技機1の裏面にスイッチ基板190が搭載された状態の例として、枠体2Aを含む裏面の状態について説明したが、さらに詳細には、スイッチ基板190は、例えば図6に示すように、遊技機1の裏面側の遊技盤6に設置されている。なお、図6には、例えば主基板などの他の基板と接続されるためのコネクタ922が開示されている。
【0055】
図7は、スイッチ基板190に搭載されたクリアスイッチ921の回路構成の一例を示す回路図である。クリアスイッチ921は、本例では、押しボタン構造とされている。クリアスイッチ921が押下されていれば(オン状態であれば)、ローレベルのクリアスイッチ信号が出力され、コネクタ922を介して例えば主基板31などの各基板に対して送信される。また、クリアスイッチ921が押下されていなければ(オフ状態であれば)、ハイレベルの出力信号が出力される。
【0056】
図8は、主基板31における回路構成の一例を示すブロック図である。なお、図8には、払出制御基板37、ランプ制御基板35、音声制御基板70、発射制御基板91、図柄制御基板80およびスイッチ基板190も示されている。主基板31には、プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートスイッチ12、始動口スイッチ17、V入賞スイッチ22、カウントスイッチ23、入賞口スイッチ19a,19b,24a,24b、満タンスイッチ48、球切れスイッチ187および賞球カウントスイッチ301Aからの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16、開閉板20を開閉するソレノイド21および大入賞口内の経路を切り換えるためのソレノイド21Aを基本回路53からの指令に従って駆動するソレノイド回路59とが搭載されている。なお、この実施の形態では、スイッチ回路58は、スイッチ基板190に搭載されたクリアスイッチ921からの信号をも基本回路53に与える。また、図8には示されていないが、カウントスイッチ短絡信号もスイッチ回路58を介して基本回路53に伝達される。
【0057】
また、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路64が搭載されている。
【0058】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用される記憶手段の一例であるRAM55、プログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。この実施の形態では、ROM54,RAM55はCPU56に内蔵されている。すなわち、CPU56は、1チップマイクロコンピュータである。なお、1チップマイクロコンピュータは、少なくともRAM55が内蔵されていればよく、ROM54およびI/Oポート部57は外付けであっても内蔵されていてもよい。
【0059】
さらに、主基板31には、電源投入時に基本回路53をリセットするためのシステムリセット回路65が設けられている。
【0060】
遊技球を打撃して発射する打球発射装置は発射制御基板91上の回路によって制御される駆動モータ94で駆動される。そして、駆動モータ94の駆動力は、操作ノブ5の操作量に従って調整される。すなわち、発射制御基板91上の回路によって、操作ノブ5の操作量に応じた速度で打球が発射されるように制御される。
【0061】
なお、この実施の形態では、ランプ制御基板35に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器18、ゲート通過記憶表示器41および装飾ランプ25の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・LED28a,28b,28c、賞球ランプ51および球切れランプ52の表示制御を行う。また、特別図柄を可変表示する可変表示部9および普通図柄を可変表示する普通図柄表示器10の表示制御は、図柄制御基板80に搭載されている表示制御手段によって行われる。
【0062】
図9は、払出制御基板37および球払出装置97の構成要素などの払出に関連する構成要素を示すブロック図である。図9に示すように、満タンスイッチ48からの検出信号は、中継基板71を介して主基板31のI/Oポート57に入力される。満タンスイッチ48は、余剰球受皿4の満タンを検出するスイッチである。また、球切れスイッチ187(187a,187b)からの検出信号も、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力される。
【0063】
主基板31のCPU56は、球切れスイッチ187からの検出信号が球切れ状態を示しているか、または、満タンスイッチ48からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板37の払出制御用CPU371は球払出処理を停止する。
【0064】
さらに、賞球カウントスイッチ301Aからの検出信号は、中継基板72および中継基板71を介して主基板31のI/Oポート57に入力されるとともに、中継基板72を介して払出制御基板37の入力ポート372bに入力される。賞球カウントスイッチ301Aは、球払出装置97の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【0065】
入賞があると、払出制御基板37には、主基板31の出力ポート(ポート0,1)570,571から賞球個数を示す払出制御コマンドが入力される。出力ポート(出力ポート1)571は8ビットのデータを出力し、出力ポート570は1ビットのストローブ信号(INT信号)を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路373Aを介してI/Oポート372aに入力される。INT信号は、入力バッファ回路373Bを介して払出制御用CPU371の割込端子に入力されている。払出制御用CPU371は、I/Oポート372aを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置97を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用CPU371は、1チップマイクロコンピュータであり、少なくともRAMが内蔵されている。
【0066】
また、主基板31において、出力ポート570,571の外側にバッファ回路620,68Aが設けられている。バッファ回路620,68Aとして、例えば、汎用のCMOS−ICである74HC250,74HC14が用いられる。このような構成によれば、外部から主基板31の内部に入力される信号が阻止されるので、払出制御基板37から主基板31に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路620,68Aの出力側にノイズフィルタを設けてもよい。
【0067】
払出制御用CPU371は、出力ポート372cを介して、貸し球数を示す球貸し個数信号をターミナル基板160に出力する。さらに、出力ポート372dを介して、エラー表示用LED374にエラー信号を出力する。
【0068】
さらに、払出制御基板37の入力ポート372bには、中継基板72を介して球貸しカウントスイッチ301Bからの検出信号が入力される。球貸しカウントスイッチ301Bは、球払出装置97の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板37からの払出モータ289への駆動信号はあ、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に伝えられ、振分ソレノイド310への駆動信号は、出力ポート372eおよび中継基板72を介して球払出装置97の払出機構部分における振分ソレノイド310に伝えられる。
【0069】
カードユニット50には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット50には、端数表示スイッチ152、連結台方向表示器153、カード投入表示ランプ154およびカード挿入口155が設けられている(図1参照)。残高表示基板74には、打球供給皿3の近傍に設けられている度数表示LED、球貸しスイッチおよび返却スイッチが接続される。
【0070】
残高表示基板74からカードユニット50には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板37を介して与えられる。また、カードユニット50から残高表示基板74には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板37を介して与えられる。カードユニット50と払出制御基板37の間では、接続信号(VL信号)、ユニット操作信号(BRDY信号)、球貸し要求信号(BRQ信号)、球貸し完了信号(EXS信号)およびパチンコ機動作信号(PRDY信号)が入力ポート372bおよび出力ポート372eを介してやりとりされる。
【0071】
パチンコ遊技機1の電源が投入されると、払出制御基板37の払出制御用CPU371は、カードユニット50にPRDY信号を出力する。また、カードユニット制御用マイクロコンピュータは、VL信号を出力する。払出制御用CPU371は、VL信号の入力状態により接続状態/未接続状態を判定する。カードユニット50においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRDY信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板37にBRQ信号を出力する。
【0072】
そして、払出制御基板37の払出制御用CPU371は、カードユニット50に対するEXS信号を立ち上げ、カードユニット50からのBRQ信号の立ち下がりを検出すると、払出モータ289を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド310は駆動状態とされている。すなわち、球振分部材311を球貸し側に向ける。そして、払出が完了したら、払出制御用CPU371は、カードユニット50に対するEXS信号を立ち下げる。その後、カードユニット50からのBRDY信号がオン状態でなければ、賞球払出制御を実行する。
【0073】
以上のように、カードユニット50からの信号は全て払出制御基板37に入力される構成になっている。従って、球貸し制御に関して、カードユニット50から主基板31に信号が入力されることはなく、主基板31の基本回路53にカードユニット50の側から不正に信号が入力される余地はない。また、カードユニット50で用いられる電源電圧AC24Vは払出制御基板37から供給される。
【0074】
なお、この実施の形態では、カードユニット50が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット50は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を遊技機が貸し出すように構成した場合でも本発明を適用できる。
【0075】
図10は、電源基板910の一構成例を示すブロック図である。電源基板910は、主基板31、図柄制御基板80、音声制御基板70、ランプ制御基板35および払出制御基板37等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、AC24V、VSL(DC+30V)、DC+21V、DC+12VおよびDC+5Vを生成する。また、バックアップ電源となるコンデンサ916は、DC+5Vすなわち各基板上のIC等を駆動する電源のラインから充電される。なお、VSLは、整流回路912において、整流素子でAC24Vを整流昇圧することによって生成される。VSLは、ソレノイド駆動電源となる。
【0076】
トランス911は、交流電源からの交流電圧を24Vに変換する。AC24V電圧は、コネクタ915に出力される。また、整流回路912は、AC24Vから+30Vの直流電圧を生成し、DC−DCコンバータ913およびコネクタ915に出力する。DC−DCコンバータ913は、1つまたは複数のコンバータIC922(図10では1つのみを示す。)を有し、VSLにもとづいて+21V、+12Vおよび+5Vを生成してコネクタ915に出力する。コンバータIC922の入力側には、比較的大容量のコンデンサ923が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、+30V、+12V、+5V等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ923は、後述する補助駆動電源の役割を果たす。コネクタ915は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【0077】
ただし、電源基板910に各電気部品制御基板に至る各コネクタを設け、電源基板910から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図10には1つのコネクタ915が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【0078】
DC−DCコンバータ913からの+5Vラインは分岐してバックアップ+5Vラインを形成する。バックアップ+5Vラインとグラウンドレベルとの間には大容量のコンデンサ916が接続されている。コンデンサ916は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップRAM(電源バックアップされているRAMすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段)に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+5Vラインとバックアップ+5Vラインとの間に、逆流防止用のダイオード917が挿入される。この実施の形態では、バックアップ用の+5Vは、主基板31および払出制御基板37に供給される。
【0079】
なお、バックアップ電源として、+5V電源から充電可能な電池を用いてもよい。電池を用いる場合には、+5V電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【0080】
また、電源基板910には、電源監視用IC902が搭載されている。電源監視用IC902は、VSL電圧を導入し、VSL電圧を監視することによって電源断の発生を検出する。具体的には、VSL電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電圧低下信号(電源断信号)を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧(この例では+5V)よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるVSLが用いられている。電源監視用IC902からの電圧低下信号は、主基板31や払出制御基板37等に供給される。
【0081】
電源監視用IC902が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のCPUが暫くの間動作しうる程度の電圧である。また、電源監視用IC902が、CPU等の回路素子を駆動するための電圧(この例では+5V)よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、CPUが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてVSL(+30V)を用いる場合には、遊技機の各種スイッチに供給される電圧が+12Vであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+30V電源の電圧を監視すると、+30V作成の以降に作られる+12Vが落ち始める以前の段階でそれの低下を検出できる。
【0082】
よって、+12V電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+12Vより早く低下する+30V電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【0083】
また、電源監視用IC902は、電気部品制御基板とは別個の電源基板910に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は1つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【0084】
なお、図10に示された構成では、電源監視用IC902の検出出力(電源断信号)は、バッファ回路918,919を介してそれぞれの電気部品制御基板(例えば主基板31と払出制御基板37)に伝達されるが、例えば、1つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【0085】
図11は、主基板31におけるCPU56周りの一構成例を示すブロック図である。図11に示すように、電源基板910の電源監視回路(電源監視手段)からの電源断信号(電圧低下信号)が、CPU56のマスク不能割込端子(XNMI端子)に接続されている。電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、VSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。VSLは、遊技機で使用される直流電圧のうちで最大のものであり、この例では+30Vである。従って、CPU56は、割込処理によって電源断の発生を確認することができる。
【0086】
図11には、システムリセット回路65も示されている。リセットIC651は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてCPU56を動作可能状態にする。また、リセットIC651は、電源監視回路が監視する電源電圧と等しい電源電圧であるVSLの電源電圧を監視して電圧値が所定値(電源監視回路が電源断信号を出力する電源電圧値よりも低い値)以下になると出力をローレベルにする。従って、CPU56は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。
【0087】
図11に示すように、リセットIC651からのリセット信号は、NAND回路947に入力されるとともに、反転回路(NOT回路)944を介してカウンタIC941のクリア端子に入力される。カウンタIC941は、クリア端子への入力がローレベルになると、発振器943からのクロック信号をカウントする。そして、カウンタIC941のQ5出力がNOT回路945,946を介してNAND回路947に入力される。また、カウンタIC941のQ6出力は、フリップフロップ(FF)942のクロック端子に入力される。フリップフロップ942のD入力はハイレベルに固定され、Q出力は論理和回路(OR回路)949に入力される。OR回路949の他方の入力には、NAND回路947の出力がNOT回路948を介して導入される。そして、OR回路949の出力がCPU56のリセット端子に接続されている。このような構成によれば、電源投入時に、CPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるので、CPU56は、確実に動作を開始する。
【0088】
そして、例えば、電源監視回路の検出電圧(電源断信号を出力することになる電圧)を+22Vとし、リセット信号をローレベルにするための検出電圧を+9Vとする。そのように構成した場合には、電源監視回路とシステムリセット回路65とが、同一の電源VSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路65がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【0089】
CPU56等の駆動電源である+5V電源から電力が供給されていない間、RAMの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路65からリセット信号が発せられるので、CPU56は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップRAMに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【0090】
なお、図11に示す構成では、電源投入時にCPU56のリセット端子に2回のリセット信号(ローレベル信号)が与えられるが、リセット信号の立ち上がりタイミングが1回しかなくても確実にリセット解除されるCPUを使用する場合には、符号941〜949で示された回路素子は不要である。その場合、リセットIC651の出力がそのままCPU56のリセット端子に接続される。
【0091】
この実施の形態で用いられるCPU56は、I/Oポート(PIO)およびタイマ/カウンタ回路(CTC)も内蔵している。PIOは、PB0〜PB3の4ビットおよびPA0〜PA7の1バイトのポートを有する。PB0〜PB3およびPA0〜PA7のポートは、入力/出力いずれにも設定できる。
【0092】
また、図11に示すように、スイッチ基板190に搭載されたクリアスイッチ921の出力信号が、論理を反転させるバッファ回路578A、および入力ポート578を介して入力される。なお、入力ポート578には、バッファ回路578Aを介して、V入賞スイッチ22などの他の各スイッチの出力信号も入力されている。このような構成によれば、クリアスイッチ921の切換により出力信号がクリアスイッチ信号(ローレベル信号)とされていると、クリアスイッチ信号が反転(なお、バッファ回路578Aがクリアスイッチ信号を反転して出力した信号を、クリアスイッチ信号と呼ぶことがある。)されてCPU56に与えられるので、CPU56により変動データ記憶手段の記憶内容が初期データとされる処理が行われるが、その詳細は後述する。このように、クリアスイッチ921の出力信号が入力ポート578を介して入力するようにしているので、簡単な構成でクリアスイッチ信号を導入することが可能となる。
【0093】
図12および図13は、この実施の形態における出力ポートの割り当てを示す説明図である。図12に示すように、出力ポート0は各電気部品制御基板に送出される制御コマンドのストローブ信号(INT信号)の出力ポートである。また、払出制御基板37に送出される払出制御コマンドの8ビットのデータは出力ポート1から出力され、図柄制御基板80に送出される表示制御コマンドの8ビットのデータは出力ポート2から出力され、ランプ制御基板35に送出されるランプ制御コマンドの8ビットのデータは出力ポート3から出力される。そして、図13に示すように、音声制御基板70に送出される音声制御コマンドの8ビットのデータは出力ポート4から出力される。
【0094】
また、出力ポート5から、情報出力回路64を介して情報端子板34に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート6から、可変入賞球装置15を開閉するためのソレノイド16、大入賞口の開閉板2おを開閉するためのソレノイド21、および大入賞口内の経路を切り換えるためのソレノイド21Aに対する駆動信号が出力される。
【0095】
図14は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図14に示すように、入力ポート0のビット0〜7には、それぞれ、入賞口スイッチ24a、入賞口スイッチ24b、入賞口スイッチ19a、入賞口スイッチ19b、始動口スイッチ17、カウントスイッチ23、V入賞スイッチ(特定領域スイッチ)22、ゲートスイッチ12の検出信号が入力される。また、入力ポート1のビット0〜4には、それぞれ、賞球カウントスイッチ301A、満タンスイッチ48、球切れスイッチ187の検出信号、カウントスイッチ短絡信号、クリアスイッチ921の出力信号が入力される。
【0096】
次に遊技機の動作について説明する。
図15は、主基板31におけるCPU56が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、CPU56は、まず、必要な初期設定を行う。
【0097】
初期設定処理において、CPU56は、まず、割込禁止に設定する(ステップS1)。次に、割込モードを割込モード2に設定し(ステップS2)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS3)。そして、内蔵デバイスレジスタの初期化を行う(ステップS4)。また、内蔵デバイス(内蔵周辺回路)であるCTC(カウンタ/タイマ)およびPIO(パラレル入出力ポート)の初期化(ステップS5)を行った後、RAMをアクセス可能状態に設定する(ステップS6)。
【0098】
この実施の形態で用いられているCPU56には、マスク可能な割込(INT)のモードとして以下の3種類のモードが用意されている。なお、マスク可能な割込が発生すると、CPU56は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【0099】
割込モード0:割込要求を行った内蔵デバイスがRST命令(1バイト)またはCALL命令(3バイト)をCPUの内部データバス上に送出する。よって、CPU56は、RST命令に対応したアドレスまたはCALL命令で指定されるアドレスの命令を実行する。リセット時に、CPU56は自動的に割込モード0になる。よって、割込モード1または割込モード2に設定したい場合には、初期設定処理において、割込モード1または割込モード2に設定するための処理を行う必要がある。
【0100】
割込モード1:割込が受け付けられると、常に0038(h)番地に飛ぶモードである。
【0101】
割込モード2:CPU56の特定レジスタ(Iレジスタ)の値(1バイト)と内蔵デバイスが出力する割込ベクタ(1バイト:最下位ビット0)から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた2バイトで示されるアドレスである。従って、任意の(飛び飛びではあるが)偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【0102】
よって、割込モード2に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード1とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップS2において、CPU56は割込モード2に設定される。
【0103】
次いで、CPU56は、入力ポート578を介して入力されるクリアスイッチ921の出力信号の状態を、本例では1回だけ確認する(ステップS7)。クリアスイッチ921がオンである場合(押下されている場合)には、ローレベルのクリアスイッチ信号が出力されている。従って、CPU56は、クリアスイッチ921がオンとされていれば、通常の初期化処理を実行する(ステップS11〜ステップS15)。クリアスイッチ921のオン判定は、初期設定を行う前に実行することが好ましい。遊技機の起動に先立ってバックアップ記憶(最終記憶内容)の消去の意思を確認したのちに制御を再開することができるからである。この様な場合、初期設定を行う前に、タイマ処理やスイッチ入力判定(複数回)を行うと、バックアップ内容を壊す可能性がある。また、遊技中のパチンコ遊技機の裏側には、遊技球が流動しておりノイズが発生しやすく、このため、通常スイッチ検出は複数回入力判定を行うが、クリアスイッチ921のオン判定は、遊技開始前に行われるため、ノイズの影響を受けにくい。従って、クリアスイッチ921入力判定を1回のみとしても、ノイズの影響は受け難く、また、プログラム開発効率も上がる。なお、クリアスイッチ921が確実に操作されたか否かを重視する場合には、CPU56がクリアスイッチ921の出力信号の状態を例えば3秒間確認する構成としてもよい。
【0104】
クリアスイッチ921がオンの状態でなければ(押下されていない状態)、CPU56は、電源断時にバックアップRAM領域のデータ保護処理(例えばパリティデータの付加等の停電発生NMI処理)が行われたか否か確認する(ステップS8)。この実施の形態では、不測の電源断が生じた場合には、バックアップRAM領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、CPU56は初期化処理を実行する。
【0105】
この実施の形態では、バックアップRAM領域にバックアップデータがあるか否かは、電源断時にバックアップRAM領域に設定されるバックアップフラグの状態によって確認される。この例では、図16に示すように、バックアップフラグ領域に「55H」が設定されていればバックアップあり(オン状態)を意味し、「55H」以外の値が設定されていればバックアップなし(オフ状態)を意味する。
【0106】
バックアップありを確認したら、CPU56は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0107】
チェック結果が正常であれば(ステップS9)、CPU56は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う(ステップS10)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の退避値がPCに設定され、そのアドレスに復帰する。
【0108】
なお、この実施の形態では、ステップS7でクリアスイッチ921がオンでない場合に、バックアップデータの有無が確認されていたが、逆に、バックアップデータの有無を確認した後、バックアップデータが存在する場合(さらに、バックアップ領域のチェックを行い、バックアップ領域のチェック結果が正常であったことが確認された場合であってもよい)にクリアスイッチ921の操作状態を確認するようにしてもよい。
【0109】
また、この実施の形態では、ステップS8でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップS9でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことによって、停電復旧処理を実行するか否かを判定してもよい。
【0110】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック(ステップS9)の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態(図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態)であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【0111】
このように、クリアスイッチ921の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ921がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としたので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ921を操作することによって、バックアップデータ記憶領域(変動データ記憶手段)に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【0112】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていてもクリアスイッチ921がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【0113】
初期化処理では、CPU56は、まず、RAMクリア処理を行う(ステップS11)。また、所定の作業領域(例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど)に初期値を設定する初期値設定処理も行われる。さらに、サブ基板(ランプ制御基板35、払出制御基板37、音声制御基板70、図柄制御基板80)を初期化するための処理を実行する(ステップS13)。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。
【0114】
そして、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているCTCのレジスタの設定が行われる(ステップS14)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS1において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS15)。
【0115】
この実施の形態では、CPU56の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図17に示すように、CPU56は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS12)。
【0116】
初期化処理の実行(ステップS11〜S15)が完了すると、メイン処理で、タイマ割込が発生したか否かの監視(ステップS17)の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理(ステップS16)も実行される。
【0117】
CPU56は、ステップS17において、タイマ割込が発生したことを認識すると、ステップS21〜S31の遊技制御処理を実行する。遊技制御処理において、CPU56は、まず、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a,19b,24a,24b等のスイッチの状態を入力し、それらの状態判定を行う(スイッチ処理:ステップS21)。
【0118】
次いで、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS22)。
【0119】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う(ステップS23)。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う(ステップS24)。
【0120】
さらに、CPU56は、特別図柄プロセス処理を行う(ステップS25)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS26)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【0121】
次いで、CPU56は、特別図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを送出する処理を行う(特別図柄コマンド制御処理:ステップS27)。また、普通図柄に関する表示制御コマンドをRAM55の所定の領域に設定して表示制御コマンドを送出する処理を行う(普通図柄コマンド制御処理:ステップS28)。
【0122】
さらに、CPU56は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う(ステップS29)。
【0123】
また、CPU56は、所定の条件が成立したときにソレノイド回路59に駆動指令を行う(ステップS30)。ソレノイド回路59は、駆動指令に応じてソレノイド16,21を駆動し、可変入賞球装置15または開閉板20を開状態または閉状態とする。
【0124】
そして、CPU56は、各入賞口への入賞を検出するためのスイッチ17,23,19a,19b,24a,24bの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する(ステップS31)。具体的には、入賞検出に応じて払出制御基板37に払出制御コマンドを出力する。払出制御基板37に搭載されている払出制御用CPU371は、払出制御コマンドに応じて球払出装置97を駆動する。
【0125】
以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【0126】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【0127】
以上に説明したように、この実施の形態では、CTCやPIOを内蔵するCPU56に対して、初期設定処理で割込モード2が設定される。従って、内蔵CTCを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵PIOを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【0128】
なお、CTCおよびPIOの設定(ステップS5)が完了した後に、IEO/SCLK0端子から出力されるクロック信号の周波数を決めるための内部レジスタの設定を行ってもよい。その際、クロック信号の周波数は、遊技制御処理の起動周期である2msに応じた周波数とされる。そのような設定を行うと、IEO/SCLK0端子から、遊技制御処理の起動周期に応じた周波数のクロック信号がCPU56から外部出力される。すると、CPU56の外部において遊技制御処理の起動周期に対応した信号を観測することができる。よって、そのような信号を用いて、遊技機外部においてCPU56による遊技制御処理をシミュレーションしたり、CPU56の動作状況を試験したりすることが容易になる。
【0129】
また、図12および図13に示された出力ポート0〜6のうち、出力ポート0,1,2,3,4は、遊技制御処理のうちの特別図柄コマンド制御処理(ステップS25)、普通図柄コマンド制御処理(ステップS27)、賞球処理(ステップS31)等でアクセスされる。また、出力ポート5は、情報出力処理(ステップS29)でアクセスされ、出力ポート6は、特別図柄プロセス処理(ステップS25)や普通図柄プロセス処理(ステップS26)でアクセスされる。
【0130】
次に、メイン処理におけるスイッチ処理(ステップS21)の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップRAM領域に形成された1バイトのカウンタであり、検出信号がオン状態を示している場合に2ms毎に+1される。図18に示すように、スイッチタイマは検出信号の数Nだけ設けられている。この実施の形態ではN=12である。なお、N=12である(13でない)のは、クリアスイッチ921の出力信号に対応したスイッチタイマが設けられていない(クリア信号の検出の有無の判断はスイッチ処理で実行されないため不必要)からである。また、RAMにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順(図14に示された上から下への順)と同じ順序で並んでいる。
【0131】
図19は、遊技制御処理におけるステップS21のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図15に示すように遊技制御処理において最初に実行される。スイッチ処理において、CPU56は、まず、入力ポート0に入力されているデータを入力する(ステップS71)。次いで、処理数として「8」を設定し(ステップS72)、入賞口スイッチ24aのためのスイッチタイマのアドレスをポインタにセットする(ステップS73)。そして、スイッチチェック処理サブルーチンをコールする(ステップS74)。
【0132】
図20は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、CPU56は、ポート入力データ、この場合には入力ポート0からの入力データを「比較値」として設定する(ステップS81)。また、クリアデータ(00)をセットする(ステップS82)。そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS83)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS84)。比較値には入力ポート0のデータ設定されている。そして、この場合には、入賞口スイッチ24aの検出信号がキャリーフラグに押し出される。
【0133】
キャリーフラグの値が「1」であれば(ステップS85)、すなわち入賞口スイッチ24aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS87)。加算後の値が0でなければ加算値をスイッチタイマに戻す(ステップS88,S89)。加算後の値が0になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値(255)に達している場合には、それよりも値を増やさない。
【0134】
キャリーフラグの値が「0」であれば、すなわち入賞口スイッチ24aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS86)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0135】
その後、CPU56は、ポインタ(スイッチタイマのアドレス)を1加算するとともに(ステップS90)、処理数を1減算する(ステップS91)。処理数が0になっていなければステップS82に戻る。そして、ステップS82〜S92の処理が繰り返される。
【0136】
ステップS82〜S92の処理は、処理数分すなわち8回繰り返され、その間に、入力ポート0の8ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0137】
CPU56は、スイッチ処理のステップS75において、入力ポート1に入力されているデータを入力する。次いで、処理数として「4」を設定し(ステップS76)、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS77)。そして、スイッチチェック処理サブルーチンをコールする(ステップS78)。
【0138】
スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップS82〜S92の処理が、処理数分すなわち4回繰り返され、その間に、入力ポート1の4ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が1増やされる。
【0139】
なお、この実施の形態では、遊技制御処理が2ms毎に起動されるので、スイッチ処理も2msに1回実行される。従って、スイッチタイマは、2ms毎に+1される。
【0140】
図21〜図23は、遊技制御処理におけるステップS31の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ19a,19b,24a,24b、カウントスイッチ23および始動口スイッチ17が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に送出されるように制御し、また、満タンスイッチ48および球切れスイッチ187が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板37に送出されるように制御する等の処理が行われる。
【0141】
賞球処理において、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS121)、スイッチタイマのアドレスのオフセットとして「0」を設定する(ステップS122)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0」は入賞口スイッチ24aに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「4」をセットする(ステップS123)。そして、スイッチオンチェックルーチンがコールされる(ステップS124)。
【0142】
入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているROM領域である。入力判定値テーブルの構成例は図26に示されている。図26に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「2」、「50」、「250」、「30」、「250」、「1」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。
【0143】
スイッチオンチェックルーチンの一例が図24に示されている。スイッチオンチェックルーチンにおいて、CPU56は、入力判定値テーブル(図26参照)の先頭アドレスを設定する(ステップS101)。そして、そのアドレスにオフセットを加算し(ステップS102)、加算後のアドレスからスイッチオン判定値をロードする(ステップS103)。
【0144】
次いで、CPU56は、スイッチタイマの先頭アドレスを設定し(ステップS104)、そのアドレスにオフセットを加算し(ステップS105)、加算後のアドレスからスイッチタイマの値をロードする(ステップS106)。各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。
【0145】
そして、CPU56は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する(ステップS107)。それらが一致すれば、スイッチオンフラグをセットする(ステップ108)。
【0146】
この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ24aに対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされる(ステップS125)。スイッチオンフラグがセットされたら、10個カウンタが1加算される(ステップS126)。スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ(ステップS129)、最初に設定された繰り返し数分だけ実行されるので(ステップS127,S128)、結局、入賞口スイッチ19a,19b,24a,24bについて、対応するスイッチタイマの値がスイッチオン判定値「2」と比較されることになる。なお、10個カウンタとは、景品としての10個の遊技球払出の回数を示すカウンタである。
【0147】
次に、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS130)、スイッチタイマのアドレスのオフセットとして「4」を設定する(ステップS131)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「4」は始動口スイッチ17に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS132)。
【0148】
スイッチオンチェックルーチンにおいて、始動口スイッチ17に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされるので(ステップS133)、6個カウンタが1加算される(ステップS134)。なお、6個カウンタとは、景品としての6個の遊技球払出の回数を示すカウンタである。
【0149】
次いで、CPU56は、入力判定値テーブルのオフセットとして「0」を設定し(ステップS135)、スイッチタイマのアドレスのオフセットとして「5」を設定する(ステップS136)。入力判定値テーブルのオフセット「0」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「5」はカウントスイッチ23に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS137)。
【0150】
スイッチオンチェックルーチンにおいて、カウントスイッチ23に対応するスイッチタイマの値がスイッチオン判定値「2」に一致していればスイッチオンフラグがセットされるので(ステップS138)、15個カウンタが1加算される(ステップS134)。なお、15個カウンタとは、景品としての15個の遊技球払出の回数を示すカウンタである。
【0151】
さらに、CPU56は、入力判定値テーブルのオフセットとして「1」を設定し(ステップS150)、スイッチタイマのアドレスのオフセットとして「9」を設定する(ステップS151)。入力判定値テーブルのオフセット「1」は、入力判定値テーブルの2番目のデータ「50」を使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「9」は満タンスイッチ48に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS152)。
【0152】
スイッチオンチェックルーチンにおいて、満タンスイッチ48に対応するスイッチタイマの値が満タンスイッチオン判定値「50」に一致していればスイッチオンフラグがセットされるので(ステップS153)、満タンフラグがセットされる(ステップS154)。なお、図22には明示されていないが、満タンスイッチ48に対応したスイッチタイマの値が0になると、満タンフラグはリセットされる。
【0153】
また、CPU56は、入力判定値テーブルのオフセットとして「2」を設定し(ステップS156)、スイッチタイマのアドレスのオフセットとして「0A(H)」を設定する(ステップS157)。入力判定値テーブルのオフセット「2」は、入力判定値テーブルの3番目のデータ「250」を使用することを意味する。また、各スイッチタイマは、図14に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「0A(H)」は球切れスイッチ187に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる(ステップS158)。
【0154】
スイッチオンチェックルーチンにおいて、球切れスイッチ187に対応するスイッチタイマの値が球切れスイッチオン判定値「250」に一致していればスイッチオンフラグがセットされるので(ステップS159)、球切れフラグがセットされる(ステップS160)。なお、図22には明示されていないが、球切れスイッチ187に対応したスイッチオフタイマが用意され、その値が50になると、球切れフラグはリセットされる。
【0155】
そして、CPU56は、払出停止状態であるか否か確認する(ステップS201)。払出停止状態は、払出制御基板37に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する(ステップS202)。
【0156】
いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信制御処理を行う(ステップS203)。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。なお、ステップS202において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信制御処理(ステップS203)は行われない。
【0157】
また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する(ステップS204)。ともにオフ状態となったときには、払出停止解除指定に関するコマンド送信制御処理を行う(ステップS205)。
【0158】
次いで、CPU56は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定し、設定内容に応じた払出制御コマンドを送出する制御を行う。まず、15個カウンタの値をチェックする(ステップS221)。上述したように、15個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ23がオンするとカウントアップされる。15個カウンタの値が0でない場合には、15個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS222)。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。また、15個カウンタの値を−1する(ステップS223)。さらに、総賞球数格納バッファの格納値に15を加算する(ステップS224)。
【0159】
総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値(ただし、払い出しがなされると減算される)が格納されるバッファであり、バックアップRAMに形成されている。
【0160】
15個カウンタの値が0であれば、10個カウンタの値をチェックする(ステップS225)。上述したように、10個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ19a,19b,24a,24bがオンするとカウントアップされる。10個カウンタの値が0でない場合には、10個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS226)。また、10個カウンタの値を−1する(ステップS227)。さらに、総賞球数格納バッファの格納値に10を加算する(ステップS228)。
【0161】
10個カウンタの値が0であれば、6個カウンタの値をチェックする(ステップS231)。上述したように、6個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ17がオンするとカウントアップされる。6個カウンタの値が0でない場合には、6個の賞球個数指示に関するコマンド送信制御処理を行う(ステップS232)。また、6個カウンタの値を−1する(ステップS233)。さらに、総賞球数格納バッファの格納値に6を加算する(ステップS234)。
【0162】
以上にようにして、遊技制御手段から払出制御基板37に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われた後、コマンド送信テーブルに設定された払出制御コマンドが払出制御基板37に送出される。そして、賞球個数を指示する払出制御コマンドの送出が行われたときには、賞球払出中フラグをオンする(ステップS235)。また、賞球払出中フラグをオンしているときには(ステップS236)、球払出装置97から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理が行われる(ステップS237)。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板35に対して、賞球ランプ51の点灯を指示するランプ制御コマンドが送出される。
【0163】
図25は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、CPU56は、まず、総賞球数格納バッファの格納値をロードする(ステップS241)。そして、格納値が0であるか否か確認する(ステップS242)。0であれば処理を終了する。
【0164】
0でなければ、賞球カウントスイッチ用のスイッチタイマをロードし(ステップS243)、ロード値とオン判定値(この場合は「2」)とを比較する(ステップS244)。一致したら(ステップS245)、賞球カウントスイッチ301Aが確かにオンしたとして、すなわち、確かに1個の遊技球が球払出装置97から払い出されたとして、総賞球数格納バッファの格納値を1減算する(ステップS246)。
【0165】
また、賞球情報カウンタの値を+1する(ステップS247)。そして、賞球情報カウンタの値が10以上であれば(ステップS248)、賞球情報出力カウンタの値を+1するとともに(ステップS249)、賞球情報カウンタの値を−10する(ステップS250)。なお、賞球情報出力カウンタの値は、図15に示されたメイン処理における情報出力処理(ステップS29)で参照され、その値が1以上であれば、賞球信号(出力ポート5のビット7:図13参照)として1パルスが出力される。よって、この実施の形態では、10個の遊技球が賞球として払い出される度に、1つの賞球信号が遊技機外部に出力される。
【0166】
そして、総賞球数格納バッファの格納値が0になったら(ステップS251)、賞球払出中フラグをクリアし(ステップS252)、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ51の消灯を示すコマンドデータを設定した後(ステップS253)、ランプ制御コマンドの送出処理を実行する(ステップS254)。
【0167】
図27〜図29は、電源基板910からの電源断信号に応じて実行されるマスク不能割込処理(電力供給停止時処理)の処理例を示すフローチャートである。
【0168】
電力供給停止時処理において、CPU56は、AFレジスタ(アキュミュレータとフラグのレジスタ)を所定のバックアップRAM領域に退避する(ステップS451)。また、割込フラグをパリティフラグにコピーする(ステップS452)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS454〜S458)。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態/禁止状態の内部設定がなされる。
【0169】
次いで、この実施の形態では、所定期間、賞球カウントスイッチ301Aの検出信号をチェックする。そして、賞球カウントスイッチ301Aがオンしたら総賞球数バッファの内容を1減らす。
【0170】
なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値mから、以下に説明するスイッチ検出処理のループ(S461から始まってS461に戻るループ)が1回実行される毎に−1され、その値が0になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの1周に要する時間のm倍の時間が、ほぼ所定期間に相当する。
【0171】
所定期間を計測するために、CPU56の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値(所定期間に相当)を設定しておく。そして、スイッチ検出処理のループが1回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が0になったら、所定期間が終了したとする。内蔵タイマの値が0になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容(RAMに格納されている各値など)を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。
【0172】
また、所定期間は、遊技球が、球払出装置97から落下した時点から、賞球カウントスイッチ301Aに到達するまでの時間以上に設定される。球払出装置97から賞球カウントスイッチ301Aまでの距離をLとすると、その間の落下時間tは、t=√(2L/g)(g:重力加速度)になるので、所定期間は、それ以上に設定される。
【0173】
少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ301Aが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図10に示されたように、電源基板910におけるコンバータIC922の入力側に比較的大容量の補助駆動電源としてのコンデンサ923が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は+12V電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ301Aが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。
【0174】
なお、入力ポートおよびCPU56も、コンバータIC922で作成される+5V電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【0175】
ステップS461において、2ms計測用カウンタに2msの時間に相当する初期値nが設定される。そして、2ms計測用カウンタの値が0になるまで(ステップS462)、2ms計測用カウンタの値が−1される(ステップS463)。
【0176】
2ms計測用カウンタの値が0になると、賞球カウントスイッチ301Aの検出信号の入力チェックが行われる。すなわち、図19および図20に示されたスイッチ処理およびスイッチチェック処理に類似した処理が行われる。具体的には、入力ポート1に入力されているデータを入力する(ステップS464)。次いで、クリアデータ(00)をセットする(ステップS465)。また、ポート入力データ、この場合には入力ポート1からの入力データを「比較値」として設定する(ステップS466)。さらに、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS467)。
【0177】
そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS468)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS469)。比較値には入力ポート1のデータ設定されている。そして、この場合には、賞球カウントスイッチ301Aの検出信号がキャリーフラグに押し出される。
【0178】
キャリーフラグの値が「1」であれば(ステップS470)、すなわち賞球カウントスイッチ301Aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS471)。キャリーフラグの値が「0」であれば、すなわち賞球カウントスイッチ301Aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS472)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0179】
そして、スイッチタイマの値が2になったときに(ステップS473)、総賞球数格納バッファの格納値を1減算するとともに(ステップS474)、賞球情報カウンタの値を+1する(ステップS475)。そして、賞球情報カウンタの値が10以上であれば(ステップS476)、賞球情報出力カウンタの値を+1するとともに(ステップS477)、賞球情報カウンタの値を−10する(ステップS478)。
【0180】
次いで、所定期間計測用カウンタの値を−1し(ステップS479)、その値が0になっていなければステップS461に戻る。
【0181】
以上の処理によって、所定期間内に賞球カウントスイッチ301Aがオンしたら、総賞球数格納バッファの値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数格納バッファが−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、2ms毎に賞球カウントスイッチ301Aの検出出力のチェックが行われ、2回連続してオン検出した場合に、賞球カウントスイッチ301Aが確実にオンしたと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。また、スイッチ検出処理において、遊技機外部への賞球情報出力のための賞球情報出力回数カウンタの演算も行われるので、外部に出力される賞球情報と実際の払出賞球数とが食い違ってしまうようなこともない。
【0182】
なお、この実施の形態では、賞球カウントスイッチ301Aのみのスイッチ検出処理が行われたが、始動入賞口のスイッチや大入賞口に関連するV入賞スイッチ22やカウントスイッチについても同様のスイッチ検出処理を行ってもよい。また、他の入賞についても同様のスイッチ検出処理を行ってもよい。そのようなオンチェックも行う場合には、入賞口に遊技球が入賞した直後に停電が発生したような場合でも、その入賞が確実に検出され、保存される遊技状態に反映される。
【0183】
所定期間が経過すると(ステップS480)、すなわち、所定期間計測用カウンタの値が0になると、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS481)。バックアップフラグはバックアップRAM領域に形成されている。次いで、パリティデータを作成する(ステップS482〜S491)。すなわち、まず、クリアデータ(00)をチェックサムデータエリアにセットし(ステップS482)、チェックサム算出開始アドレスをポインタにセットする(ステップS483)。また、チェックサム算出回数をセットする(ステップS484)。
【0184】
そして、チェックサムデータエリアの内容とポインタが指すRAM領域の内容との排他的論理和を演算する(ステップS485)。演算結果をチェックサムデータエリアにストアするとともに(ステップS486)、ポインタの値を1増やし(ステップS487)、チェックサム算出回数の値を1減算する(ステップS488)。ステップS485〜S488の処理が、チェックサム算出回数の値が0になるまで繰り返される(ステップS489)。
【0185】
チェックサム算出回数の値が0になったら、CPU56は、チェックサムデータエリアの内容の各ビットの値を反転する(ステップS490)。そして、反転後のデータをチェックサムデータエリアにストアする(ステップS491)。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、RAMアクセスレジスタにアクセス禁止値を設定する(ステップS492)。以後、内蔵RAM55のアクセスができなくなる。
【0186】
さらに、CPU56は、クリアデータ(00)を適当なレジスタにセットし(ステップS493)、処理数(この例では「7」)を別のレジスタにセットする(ステップS494)。また、出力ポート0のアドレスをIOポインタに設定する(ステップS495)。IOポインタとして、さらに別のレジスタが用いられる。
【0187】
そして、IOポインタが指すアドレスにクリアデータをセットするとともに(ステップS496)、IOポインタの値を1増やし(ステップS497)、処理数の値を1減算する(ステップS498)。ステップS496〜S498の処理が、処理数の値が0になるまで繰り返される。その結果、全ての出力ポート0〜6(図12および図13参照)にクリアデータが設定される。図12および図13に示すように、この例では、「1」がオン状態であり、クリアデータである「00」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。
【0188】
従って、遊技状態を保存するための処理(この例では、チェックサムの生成およびRAMアクセス防止)が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるRAM領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのRAMアクセス防止処理が、遊技状態を保存するための処理に相当する。
【0189】
遊技状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。図27〜図29に示す処理が実行されるときには、遊技機に対する電源供給が停止するので、電気部品に印加される電圧が低下していく。そして、印加電圧が駆動可能電圧を下回った時点で電気部品の駆動は停止する。従って、遊技機に対する電力供給停止時には、短時間の遅れはあるものの電気部品の駆動は停止する。
【0190】
ところが、この実施の形態のような出力ポートに対するクリア処理を行わないと、遊技状態が保存された後、電力供給が停止するのを遊技制御手段が待っている間に可変入賞球装置15にさらに入賞してしまうこともある。そのような場合、電力供給再開時には保存されている遊技状態が復帰されるので保存時の始動入賞記憶数が始動記憶表示器18に表示される。すると、遊技者から見ると、始動入賞の保留記憶値が少なくなってしまっているように見え、トラブルが発生しかねない。しかし、この実施の形態では、そのようなトラブルが生ずる可能性がなくなる。さらに、停電等が発生する直前に大入賞口を開放する制御がなされたまま電力供給停止時処理が実行されて待機ループに入った後、電源が落ちきらないまま復帰したような場合に、この実施の形態では、遊技制御は待機ループに入っているが大入賞口は開いたままになっているという現象が生じてしまうことが防止される。また、待機ループに入っている間に可変表示が開始されてしまう等の現象も防止することができる。
【0191】
また、遊技状態が保存された後に、可変入賞球装置としての大入賞口への入賞が発生する場合もあり得る。そのような場合、遊技者が認識している入賞個数と、電力供給復帰時に、保存されていた遊技状態にもとづいて表示部に表示される入賞個数とが食い違ってトラブルが生ずる可能性もある。しかし、この実施の形態では、そのようなトラブルが生ずる可能性がなくなる。
【0192】
出力ポートに対するクリア処理が完了すると、CPU56は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0193】
なお、この実施の形態では、NMIに応じて電力供給停止時処理が実行されたが、電源断信号をCPU56のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【0194】
また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【0195】
なお、出力ポートのクリア処理を、スイッチ検出処理の実行前(ステップS460の前)に行ってもよい。電力供給停止時処理の実行中では、CPU56やスイッチ類はコンデンサの充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行った場合には、大入賞口や可変入賞装置等がソレノイド等の電気部品で駆動されるように構成されていても、それらが駆動されることはなく、コンデンサの充電電力等を電力供給停止時処理のために効果的に使用することができる。
【0196】
ただし、電源が断することが検出された後にV入賞スイッチ22を検出する場合には、ソレノイド21(大入賞口をV入賞スイッチに誘導するための部材を動作させるもの)の出力ポートについては、スイッチ検出処理の実行後にクリアする。そのようにすれば、継続権発生の条件であるV入賞をしていない状態で停電が発生した場合、停電発生直前に大入賞口に入った遊技球をV入賞スイッチ22の側に誘導することができる。従って、不当な継続権の消滅を防止することができる。この場合、所定期間は、大入賞口に入賞した遊技球がV入賞スイッチ22に到達するまでの時間以上の期間である。なお、ラッチ式のソレノイドを用いた場合には、出力ポートのクリア処理は不要である。
【0197】
また、出力ポートのクリアによって大入賞口が閉じた場合でも、大入賞口内に遊技球があることも考えられるので、電源断信号に応じて実行されるスイッチ検出処理において、カウントスイッチ23の検出も行うことが望ましい。上記の出力ポートのクリア処理をスイッチ検出処理前に行ってもよいこと、および、上記の例外的な処理については、第1種パチンコ遊技機においてのみならず、第2種パチンコ遊技機や第3種パチンコ遊技機についても同様である。
【0198】
図30は、本発明の他の実施の形態における遊技制御手段のマスク不能割込処理(電力供給停止時処理)の一部を示すフローチャートである。図30に示すフローチャートは、図27〜図29に示されたステップS451〜S492の処理に続いて実行される。すなわち、この実施の形態では、RAMアクセス禁止状態に設定された後(ステップS492)、クリアデータテーブルの先頭アドレスがポインタにセットされ(ステップS501)、次いで、データクリア処理が実行された後に(ステップS502)、システムリセットを待つ待機状態に入る。なお、ポインタとして所定のレジスタが用いられる。
【0199】
図31は、クリアデータテーブルの一構成例を示す説明図である。図31に示す例では、クリアデータテーブルには、順に、処理数データ(この例では「7」)、出力ポート0のアドレス、出力ポート0に設定されるべきクリアデータ、・・・、出力ポート6のアドレス、出力ポート6に設定されるべきクリアデータが設定されている。出力ポートのアドレスとクリアデータとは、出力ポートのアドレスが小さいものから順に設定されている。
【0200】
図32は、ステップS502のデータクリア処理を示すフローチャートである。データクリア処理において、CPU56は、ポインタの指すアドレスから処理数データを抽出する(ステップS511)。そして、ポインタの値を1増やす(ステップS512)。次いで、ポインタの指すアドレスからアドレスデータ(出力ポートのアドレス)を抽出する(ステップS513)。さらに、ポインタの値を1増やす(ステップS514)。
【0201】
そして、ポインタの指すアドレスからクリアデータを抽出し(ステップS515)、そのデータを、ステップS83で抽出したアドレスに設定する(ステップS516)。次に、処理数の値を1減算し(ステップS517)、処理数が0になったらデータクリア処理を終了する(ステップS518)。処理数が0でない場合には、ステップS511に戻る。
【0202】
クリアデータテーブルを用いるようにしても、クリア信号出力処理を迅速に行うことができ、遊技機への電力供給停止時に保存した制御状態と実際の制御状態との間の矛盾発生をより効果的に防止できる。そして、クリアデータテーブルを用いる場合には、テーブルにおいて、アドレスデータとクリアデータとをアドレス順に並べなくてもよく、テーブル構成の自由度が増す。例えば、試験信号などを用いる遊技機において試験信号をクリアしないようにしたい場合に、試験信号に関する出力ポートに関するデータをテーブルから除外することによって、容易に試験信号のクリア処理を除外することができる。また、出力ポートの増減や変更があったような場合に、テーブルの内容を変更するだけでよく、プログラム変更の必要はない。
【0203】
図33は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。この実施の形態では、電源断信号は、主基板31および払出制御基板37に入力され、主基板31のCPU56および払出制御用CPU371のNMI端子に入力される。主基板31のCPU56は、マスク不能割込処理によって、上述した電力供給停止時処理を実行する。
【0204】
図33に示すように、電源断信号がオン(この例ではハイレベルからローレベルに変化)するあたりで賞球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間内で賞球カウントスイッチ301Aがオンする。従って、電源断信号がオンするあたりで実行された球払出についても、電力供給停止時処理が実行される際に、総賞球数バッファに反映することができる。
【0205】
VSLの電圧値がさらに低下して所定値(この例では+9V)にまで低下すると、図11に示されたように主基板31搭載されているリセットIC651の出力がローレベルになり、CPU56がシステムリセット状態になる。なお、CPU56は、システムリセット状態とされる前に、電力供給停止時処理を完了している。
【0206】
VSLの電圧値がさらに低下してVcc(各種回路を駆動するための+5V)を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、主基板31では、電力供給停止時処理が実行され、CPU56がシステムリセット状態とされている。
【0207】
なお、後述するように、払出制御基板37における払出制御用CPU371も、同様に電力供給停止時処理を行った後にシステムリセット状態になる。
【0208】
上記の実施の形態のパチンコ遊技機1は、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0209】
図34は、第3種パチンコ遊技機の遊技領域7の一例を示す説明図である。この例では、始動入賞口30Aに入賞があると可変表示部9において、図柄の可変表示が開始される。そして、図柄の停止図柄が所定の図柄の組み合わせになると、権利発生用電動役物30Bが所定期間開放して入賞しやすい状態になる。その状態で、権利発生用電動役物30Bへの入賞により権利が発生すると、モータ等で駆動されるロータ30Cに入った遊技球が大入賞口30Dの始動口スイッチに導かれ、その始動口スイッチで検出されると大入賞口30Dが開放される。なお、始動入賞口30A、権利発生用電動役物30B、ロータ30Cおよび大入賞口30Dに入賞した遊技球を検出するそれぞれのスイッチが設けられている。
【0210】
このような第3種パチンコ遊技機において、停電等の発生に応じて制御状態を保存するように構成した場合にも、例えば電源断信号に応じて起動される処理で、まず、出力ポートのクリア処理でロータ30Cを駆動するモータ等を停止する。そして、ロータ30Cによって始動口スイッチ(ロータ30Cに入った遊技球を検出するスイッチ)に導かれた遊技球は、電源が断することが検出された後でも所定期間スイッチ検出処理が実行されるので、始動口スイッチで検出可能である。従って、電源が復旧したときに、大入賞口30Dの作動条件が成立することが保証される。この場合、所定期間は、ロータ30Cの遊技球を保持する部位から始動口スイッチまで遊技球が移動するまでの時間以上の期間である。また、権利発生用電動役物30Bに設けられているスイッチについても、電源が断することが検出された後でも所定期間検出処理が実行されることによって、不当な権利消滅を防止することができる。
【0211】
なお、電源断信号の発生に応じて起動される処理におけるスイッチ検出処理において全てのスイッチの検出を行う場合には、図19に示されたスイッチ処理を、所定期間中に呼び出すようにしてもよい。そして、そのように構成した場合には、スイッチタイマ値がオン判定値に達した場合の処理も行う。例えば、入賞球スイッチのスイッチタイマ値がオン判定値に達したら賞球個数を設定するための処理を行ったり(15個カウンタのインクリメント等)、V入賞スイッチ22のスイッチタイマ値がオン判定値に達したらV入賞があった旨のフラグを設定する等の処理を行う。
【0212】
以下、遊技状態復旧処理について説明する。
図35は、図15のステップS10に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU56は、バックアップRAMに保存されていた値を各レジスタに復元する(ステップS91)。そして、バックアップRAMに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる。すなわち、バックアップRAMに保存されていたデータにもとづいて、ソレノイド回路59を介してソレノイド16やソレノイド21を駆動し、始動入賞口14や開閉板20の開閉状態の復旧を行う(ステップS92,S93)。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、図柄制御基板80、ランプ制御基板35および音声制御基板70に送出する(ステップS94)。
【0213】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、図柄制御基板80、ランプ制御基板35および音声制御基板70に対して、制御状態を電源断時の状態に戻すための制御コマンド(電源断時の制御状態を生じさせるための制御コマンド)が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された1つまたは複数の制御コマンドである。
【0214】
遊技状態を電源断時の状態に復帰させると、この実施の形態では、CPU56は、前回の電源断時の割込許可/禁止状態を復帰させるため、バックアップRAMに保存されていたパリティフラグの値を確認する(ステップS95)。パリティフラグがオフ状態であれば、割込許可設定を行う(ステップS96)。しかし、パリティフラグがオン状態であれば、そのまま(ステップS1で設定された割込禁止状態のまま)遊技状態復旧処理を終了する。パリティフラグがオン状態であるということは、図27におけるステップS452に示されたように、前回の電源断時に割込禁止状態であったことを意味する。従って、パリティフラグがオン状態である場合には、割込許可はなされない。
【0215】
この実施の形態では、上述した遊技状態復旧処理によって、以下のような状態復旧が可能である。
【0216】
始動入賞口14および大入賞口(開閉板20)の状態が復元される。表示制御手段によって制御される普通図柄の表示状態(可変表示器10の表示状態)は、電源断時に変動中であった場合を除いて復元される。表示制御手段によって制御される特別図柄の表示状態(可変表示部9の表示状態)は、電源断時に変動中であった場合を除いて復元される。さらに、可変表示部9に表示される背景やキャラクタは、特別図柄変動中および大当り遊技中であった場合を除いて復元される。
【0217】
特別図柄の変動中に電源断となった場合には、可変表示パターンの変動時間(例えば10秒)および既に実行した時間(例えば4秒)の情報がバックアップされる。そして、主基板31は、復旧時に、表示パターンを示す表示制御コマンドおよび停止図柄を示す表示制御コマンドを表示制御基板80に出力し、残り時間(上述の例では6秒)経過後に、図柄を停止させるため表示制御コマンドを出力する。従って、特別図柄の表示状態は、電源断時に特別図柄の変動中であった場合には、復旧時に、表示されていない残りの時間(上述の例では6秒)につき可変表示が実行される。なお、復旧時に表示制御基板80に対して出力される表示パターンを示す表示制御コマンドは、電源断前に出力された表示パターンを示す表示制御コマンドと同じものであってもよいが、「停電復旧中です」のような画像を表示させるためのコマンドとしてもよい。この場合、「停電復旧中です」の表示は、残りの時間(上述の例では6秒)表示される。なお、特別図柄の変動中に電源断となった場合の、普通図柄の表示状態にについても、上述と同様の制御が行われる。
【0218】
なお、大当り遊技中に電源断となった場合にも、上述した特別図柄の変動中に電源断となった場合と同様に、ラウンド中あるいはラウンド間のインターバルの残り時間について、復旧時に、表示、音、ランプ、ソレノイド21などを制御するが、主基板31は、表示制御基板80に対して電源断前に出力した確定時の図柄(停止図柄)を指定する表示制御コマンドを出力する。これにより、ラウンド中あるいはラウンド間の大当り図柄による演出が可能となり(大当り図柄で大当り演出する機種について)、また、大当り終了後の変動開始時に表示する図柄も表示制御基板80が認識することができる。
【0219】
ランプ制御手段が制御する装飾ランプ25、始動記憶表示器18、ゲート通過記憶表示器41、賞球ランプ51および球切れランプ52の表示状態が復元される。遊技効果ランプ・LED28a,28b,28cの表示状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。各制御区間とは、例えば、大当り開始報知状態、大入賞口開放前状態、大入賞口開放中状態、大当り終了報知状態である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部9や可変表示装置10の表示制御と同様に、残り時間分だけ遊技効果ランプ・LED28a,28b,28cの表示状態を制御するようにしてもよいが、消灯または停電復旧時特有のパターンで点灯/点滅させるようにしてもよい。
【0220】
音声制御手段が制御する音発生状態は、特別図柄変動中および大当り遊技中であった場合を除いて復元される。ただし、電源断時に大当り遊技中であった場合には、各制御区間の最初の状態に復元可能である。なお、特別図柄変動中に電源断となったあと復旧した場合には、上述した可変表示部9や可変表示装置10の表示制御と同様に、残り時間分だけ音発生状態を制御するようにしてもよいが、無音または停電復旧時特有の音声パターン(例えば「停電復旧中です」との音声)を出力するようにしてもよい。
【0221】
なお、この実施の形態では、電源断からの復旧時に、主基板31の遊技制御手段から表示制御手段、ランプ制御手段および音声制御手段に対して状態復元のための制御コマンドが送出されるが、表示制御手段、ランプ制御手段および音声制御手段が電源バックアップされる場合には、主基板31からの制御コマンドを用いることなく、表示制御手段、ランプ制御手段および音声制御手段が独自に制御状態を復元するように構成してもよい。
【0222】
また、後述するように、払出制御基板37に搭載されている払出制御手段は、電源バックアップされているので、電源断からの復旧時に、賞球払出状態および球貸し制御状態は、電源断時の状態(電圧低下を検出したときから所定時間が経過したあとの状態)に復旧する。この実施の形態では、発射制御基板は払出制御手段に接続されているので、発射制御基板91における制御状態も同様に復元される。
【0223】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、払出制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、払出制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、払出制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【0224】
次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行われる場合の例として、払出制御手段においてデータ保存や復旧が行われる場合について説明する。
【0225】
図36は、払出制御用CPU371周りの一構成例を示すブロック図である。図36に示すように、電源基板910の電源監視回路(電源監視手段)からの電源断信号が、バッファ回路960を介して払出制御用CPU371のマスク不能割込端子(XNMI端子)に接続されている。従って、払出制御用CPU371は、マスク不能割込処理によって電源断の発生を確認することができる。
【0226】
払出制御用CPU371のCLK/TRG2端子には、主基板31からのINT信号が接続されている。CLK/TRG2端子にクロック信号が入力されると、払出制御用CPU371に内蔵されているタイマカウンタレジスタCLK/TRG2の値がダウンカウントされる。そして、レジスタ値が0になると割込が発生する。従って、タイマカウンタレジスタCLK/TRG2の初期値を「1」に設定しておけば、INT信号の入力に応じて割込が発生することになる。
【0227】
払出制御基板37には、システムリセット回路975も搭載されているが、この実施の形態では、システムリセット回路975におけるリセットIC976は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットIC976は、VSLの電源電圧を監視して電圧値が所定値(例えば+9V)以下になると出力をローレベルにする。従って、電源断時には、リセットIC976からの信号がローレベルになることによって払出制御用CPU371がシステムリセットされる。
【0228】
リセットIC976が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用CPU371が暫くの間動作しうる程度の電圧である。また、リセットIC976が、払出制御用CPU371が必要とする電圧(この例では+5V)よりも高い電圧を監視するように構成されているので、払出制御用CPU371が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【0229】
+5V電源から電力が供給されていない間、払出制御用CPU371の内蔵RAMの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、システムリセット回路975からリセット信号が発せられるので、払出制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。
【0230】
なお、図36に示すように、スイッチ基板190に搭載されたクリアスイッチ921の出力信号が、論理を反転させるバッファ回路372A、および入力ポート372を介して入力される。なお、入力ポート372には、本例では、バッファ回路372Aを介して、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bの各スイッチの出力信号も入力されている。このような構成によれば、クリアスイッチ921の切換により出力信号がクリアスイッチ信号(ローレベル信号)とされていると、クリアスイッチ信号が反転(なお、バッファ回路372Aがクリアスイッチ信号を反転して出力した信号を、クリアスイッチ信号と呼ぶことがある。)されて払出制御用CPU371に与えられるので、払出制御用CPU371により後述する初期化処理が行われる。
【0231】
なお、図36に示された構成では、システムリセット回路975は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは1回だけである。しかし、図11に示された主基板31の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。
【0232】
図37は、この実施の形態における出力ポートの割り当てを示す説明図である。図37に示すように、出力ポートC(アドレス00H)は、払出モータ289に出力される駆動信号の出力ポートである。また、出力ポートD(アドレス01H)は、7セグメントLEDであるエラー表示LED374に出力される表示制御信号の出力ポートである。そして、出力ポートE(アドレス02H)は、振分ソレノイド310に出力される駆動信号、およびカードユニット50に対するEXS信号とPRDY信号とを出力するための出力ポートである。
【0233】
図38は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図38に示すように、入力ポートA(アドレス06H)は、主基板31から送出された払出制御コマンドの8ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートB(アドレス07H)のビット0〜2には、それぞれ、賞球カウントスイッチ301A、球貸しカウントスイッチ301B、モータ位置センサの検出信号が入力される。ビット3〜5には、カードユニット50からのBRDY信号、BRQ信号およびVL信号が入力される。ビット6には、クリアスイッチ921の出力信号が入力される。
【0234】
図39は、払出制御用CPU371のメイン処理を示すフローチャートである。メイン処理では、払出制御用CPU371は、まず、必要な初期設定を行う。すなわち、払出制御用CPU371は、まず、割込禁止に設定する(ステップS701)。次に、割込モードを割込モード2に設定し(ステップS702)、スタックポインタにスタックポインタ指定アドレスを設定する(ステップS703)。また、払出制御用CPU371は、内蔵デバイスレジスタの初期化を行い(ステップS704)、CTCおよびPIOの初期化(ステップS705)を行った後に、RAMをアクセス可能状態に設定する(ステップS706)。
【0235】
この実施の形態では、内蔵CTCのうちの一つのチャネルがタイマモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば2ms毎に発生させたい場合は、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。
【0236】
なお、タイマモードに設定されたチャネル(この実施の形態ではチャネル3)に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【0237】
また、内蔵CTCのうちの他の一つのチャネル(この実施の形態ではチャネル2)が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップS704の内蔵デバイスレジスタの設定処理およびステップS705の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【0238】
カウンタモードに設定されたチャネル(チャネル2)に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Iレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【0239】
この実施の形態では、払出制御用CPU371でも割込モード2が設定される。従って、内蔵CTCのカウントアップにもとづく割込処理を使用することができる。また、CTCが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【0240】
CTCのチャネル2(CH2)のカウントアップにもとづく割込は、上述したタイマカウンタレジスタCLK/TRG2の値が「0」になったときに発生する割込である。従って、例えばステップS705において、特定レジスタとしてのタイマカウンタレジスタCLK/TRG2に初期値「1」が設定される。また、CTCのチャネル3(CH3)のカウントアップにもとづく割込は、CPUの内部クロック(システムクロック)をカウントダウンしてレジスタ値が「0」になったら発生する割込であり、後述する2msタイマ割込として用いられる。具体的には、CH3のレジスタ値はシステムクロックの1/256周期で減算される。ステップS705において、CH3のレジスタには、初期値として2msに相当する値が設定される。
【0241】
CTCのCH2のカウントアップにもとづく割込は、CH3のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、CH2のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【0242】
次いで、払出制御用CPU371は、入力ポート372を介して入力されるクリアスイッチ921の出力信号の状態を、本例では1回だけ所定期間(例えば、0.001秒)確認する(ステップS707)。クリアスイッチ921がオン(クリアスイッチ921が押下されている状態)である場合には、ローレベルのクリアスイッチ信号が出力されている。従って、払出制御用CPU371は、クリアスイッチ921がオンとされていれば、通常の初期化処理を実行する(ステップS711〜ステップS713)。なお、CPU56がクリアスイッチ921の出力信号の状態を2回以上確認する構成としてもよい。
【0243】
クリアスイッチ921がオンの状態でなければ(すなわち、クリアスイッチ921が押下されていない状態であれば)、払出制御用CPU371は、払出制御用のバックアップRAM領域にバックアップデータが存在しているか否かの確認を行う(ステップS708)。すなわち、例えば、主基板31のCPU56の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【0244】
バックアップありを確認したら、払出制御用CPU371は、バックアップRAM領域のデータチェック(この例ではパリティチェック)を行う。不測の電源断が生じた後に復旧した場合には、バックアップRAM領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【0245】
チェック結果が正常であれば(ステップS709)、払出制御用CPU371は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う(ステップS710)。そして、バックアップRAM領域に保存されていたPC(プログラムカウンタ)の指すアドレスに復帰する。
【0246】
このように、クリアスイッチ921の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ921がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としたので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ921を操作することによって、バックアップデータ記憶領域(変動データ記憶手段)に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。従って、電源断が発生しても遊技者に不利益がもたらされることを防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる遊技機が提供される。
【0247】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていてもクリアスイッチ921がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【0248】
初期化処理では、払出制御用CPU371は、まず、RAMクリア処理を行う(ステップS711)。そして、2ms毎に定期的にタイマ割込がかかるように払出制御用CPU371に設けられているCTCのレジスタの設定が行われる(ステップS712)。すなわち、初期値として2msに相当する値が所定のレジスタ(時間定数レジスタ)に設定される。そして、初期設定処理のステップS701において割込禁止とされているので、初期化処理を終える前に割込が許可される(ステップS713)。
【0249】
この実施の形態では、払出制御用CPU371の内蔵CTCが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、タイマ割込が発生すると、図40に示すように、払出制御用CPU371は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする(ステップS721)。なお、図40には割込を許可することも明示されているが(ステップS720)、2msタイマ割込処理では、最初に割込許可状態に設定される。すなわち、2msタイマ割込処理中には割込許可状態になってので、INT信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。
【0250】
払出制御用CPU371は、ステップS724において、タイマ割込フラグがセットされたことを検出するとステップS751以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【0251】
払出制御処理において、払出制御用CPU371は、まず、中継基板72を介して入力ポート372bに入力される賞球カウントスイッチ301A、球貸しカウントスイッチ301Bがオンしたか否かを判定する(スイッチ処理:ステップS751)。
【0252】
次に、払出制御用CPU371は、センサ(例えば、払出モータ289の回転数を検出するモータ位置センサ)からの信号入力状態を確認してセンサの状態を判定する等の処理を行う(入力判定処理:ステップS752)。払出制御用CPU371は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する(コマンド解析実行処理:ステップS753)。
【0253】
次いで、払出制御用CPU371は、主基板31から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う(ステップS754)。また、プリペイドカードユニット制御処理を行う(ステップS755)。
【0254】
次いで、払出制御用CPU371は、球貸し要求に応じて貸し球を払い出す制御を行う(ステップS756)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を球貸し側に設定する。
【0255】
さらに、払出制御用CPU371は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う(ステップS757)。このとき、払出制御用CPU371は、振分ソレノイド310によって球振分部材311を賞球側に設定する。そして、出力ポート372cおよび中継基板72を介して球払出装置97の払出機構部分における払出モータ289に対して駆動信号を出力し、所定の回転数分払出モータ289を回転させる払出モータ制御処理を行う(ステップS758)。
【0256】
なお、この実施の形態では、払出モータ289としてステッピングモータが用いられ、それらを制御するために1−2相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、8種類の励磁パターンデータが繰り返し払出モータ289に出力される。また、この実施の形態では、各励磁パターンデータが4msずつ出力される。
【0257】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示LED374に所定の表示を行う(エラー処理:ステップS759)。
【0258】
なお、出力ポートCは、払出制御処理における払出モータ制御処理(ステップS758)でアクセスされる。また、出力ポートDは、払出制御処理におけるエラー処理(ステップS759)でアクセスされる。そして、出力ポートEは、払出制御処理における球貸し制御処理(ステップS756)および賞球制御処理(ステップS757)でアクセスされる。
【0259】
図41は、払出制御用CPU371が内蔵するRAMの使用例を示す説明図である。この例では、バックアップRAM領域に、総合個数記憶(例えば2バイト)と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板31の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。
【0260】
このように、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップRAM領域に記憶されるので、停電等の不測の電源断が生じても、所定期間内に電源復旧すれば、バックアップRAM領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。
【0261】
図42〜図44は、電源基板910からの電源断信号に応じて実行されるマスク不能割込処理の処理例を示すフローチャートである。この例では、NMIに応じて電力供給停止時処理が実行されるが、電源断信号を払出制御用CPU371のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。
【0262】
マスク不能割込処理において、払出制御用CPU371は、AFレジスタを所定のバックアップRAM領域に退避する(ステップS801)。また、割込フラグをパリティフラグにコピーする(ステップS802)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS804〜808)。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態/禁止状態の内部設定がなされる。
【0263】
次いで、払出モータ289に出力される駆動信号をオフ状態にする(ステップS761)。よって、球払出装置97の駆動は停止する。その後、この実施の形態では、所定期間、払出検出手段としての賞球カウントスイッチ301A(賞遊技媒体検出手段に相当)および球貸しカウントスイッチ301B(貸出遊技媒体検出手段に相当)の検出信号をチェックする。そして、賞球カウントスイッチ301Aがオンしたら総合個数記憶の内容を1減らす。また、球貸しカウントスイッチ301Bがオンしたら貸し球個数記憶の内容を1減らす。
【0264】
なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値mから、以下に説明するスイッチ検出処理のループ(S763から始まってS763に戻るループ)が1回実行される毎に−1され、その値が0になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの1周に要する時間のm倍の時間が、ほぼ所定期間に相当する。
【0265】
所定期間を計測するために、払出制御用CPU371の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値(所定期間に相当)を設定しておく。そして、スイッチ検出処理のループが1回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が0になったら、所定期間が終了したとする。内蔵タイマの値が0になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容(RAMに格納されている各値など)を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。また、所定期間は、遊技球が、球払出装置97から落下した時点から、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bに到達するまでの時間以上に設定される。
【0266】
少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図10に示されたように、電源基板910におけるコンバータIC922の入力側に比較的大容量の補助駆動電源としてのコンデンサ923が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は+12V電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。
【0267】
なお、入力ポートおよび払出制御用CPU371も、コンバータIC922で作成される+5V電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。
【0268】
さらに、この実施の形態では、賞球路と貸し球路とを切り換えるために振分ソレノイド310が用いられている。よって、図10に示されたコンデンサ923の容量は、少なくとも上記の所定期間の間、振分ソレノイド310も駆動できるような容量になっている。なお、コンデンサ923は、VSLの電源ラインと並列接続されているが、電源断信号に応じて遊技制御手段が他のソレノイド(大入賞口開閉用等)の駆動信号をオフ状態にしているので、電源断信号発生後では、コンデンサ923は、各ソレノイドのうちでは振分ソレノイド310のみを駆動できればよい。
【0269】
なお、この実施の形態で用いられているコンデンサ923は補助駆動電源の一つの例であるが、補助駆動電源として他のものを用いてもよい。少なくとも、上記の所定期間の間は、賞球カウントスイッチ301A、球貸しカウントスイッチ301B、振分ソレノイド310および払出制御用CPU371等の払出制御手段を駆動できるものであれば、他の態様の補助駆動電源を用いることができる。
【0270】
払出検出手段からの検出信号の入力処理(スイッチ検出処理)では、払出制御用CPU371は、まず、所定期間計測用カウンタに、所定期間に対応した値mを設定する(ステップS762)。そして、払出制御用CPU371は、所定期間計測用カウンタの値を−1し(ステップS763)、所定期間計測用カウンタの値を確認する(ステップS764)。その値が0であれば、スイッチ検出処理を終了し、制御状態を保存するための処理である電力供給停止時処理に移行する。
【0271】
所定期間計測用カウンタの値が0になっていなければ、賞球カウントスイッチオン中であるか否か確認する(ステップS765)。オン中であれば、検出期間用カウンタの値を1減らした後(ステップS766)、検出期間用カウンタの値が0になったか否か確認する(ステップS767)。0になっていれば、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS768)、オン状態を示していれば、賞球カウントスイッチ301Aが確実にオンしたとして、総合個数記憶の値を1減らす(ステップS769)。
【0272】
ステップS765で、賞球カウントスイッチオン中でないことを確認したら、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS770)、オン状態を示していれば、賞球カウントスイッチON中フラグをセットするとともに(ステップS771)、検出期間用カウンタに初期値nをセットする(ステップS772)。
【0273】
以上の処理によって、所定期間内に賞球カウントスイッチ301Aがオンしたら、総合個数記憶の値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ301Aのオンが検出された後、所定時間(S763からS767に至りS763に戻るループにおける処理時間のn倍)の経過後にもオンが検出されないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【0274】
なお、通常時のスイッチ処理(図39におけるステップS751)でも、誤検出防止用のタイマ処理が施されている。よって、そのような通常時のスイッチ処理をコールするようにしてもよい。また、ここでは、検出期間用カウンタを用いたタイマ処理が行われたが、所定期間の計測の場合にCPU内蔵タイマを用いてもよいのと同様、CPU内蔵タイマを用いてスイッチ検出処理におけるタイマ処理を実現してもよい。
【0275】
賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ301Aのオン状態が検出できない場合には、球貸しカウントスイッチ301Bについてスイッチ検出処理を行う。すなわち、払出制御用CPU371は、球貸しカウントスイッチオン中であるか否か確認する(ステップS775)。オン中であれば、検出期間用カウンタの値を1減らした後(ステップS776)、検出期間用カウンタの値が0になったか否か確認する(ステップS777)。0になっていれば、入力ポートを介して球貸しカウントスイッチ301Bの検出信号を確認し(ステップS778)、オン状態を示していれば、球貸しカウントスイッチ301Bが確実にオンしたとして、貸し球個数記憶の値を1減らす(ステップS779)。
【0276】
ステップS775で、球貸しカウントスイッチオン中でないことを確認したら、入力ポートを介して球貸しカウントスイッチ301Bの検出信号を確認し(ステップS780)、オン状態を示していれば、球貸しカウントスイッチON中フラグをセットするとともに(ステップS781)、検出期間用カウンタに初期値nをセットする(ステップS782)。
【0277】
以上の処理によって、所定期間内に球貸しカウントスイッチ301Bがオンしたら、貸し球個数記憶の値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した貸し球について、必ず貸し球個数記憶が−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、球貸しカウントスイッチ301Bのオンが所定時間以上継続しないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【0278】
所定期間が経過すると(ステップS764)、払出制御用CPU371は、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS809)。バックアップフラグはバックアップRAM領域に形成されている。次いで、主基板31のCPU56の処理と同様の処理を行ってパリティデータを作成しバックアップRAM領域に保存する(ステップS810〜S819)。そして、RAMアクセスレジスタにアクセス禁止値を設定する(ステップS820)。以後、内蔵RAMのアクセスができなくなる。
【0279】
さらに、払出制御用CPU371は、クリアデータ(00)を適当なレジスタにセットし(ステップS821)、処理数(この例では「3」)を別のレジスタにセットする(ステップS822)。また、出力ポートCのアドレス(この例では「00H」)をIOポインタに設定する(ステップS823)。IOポインタとして、さらに別のレジスタが用いられる。
【0280】
そして、IOポインタが指すアドレスにクリアデータをセットするとともに(ステップS824)、IOポインタの値を1増やし(ステップS825)、処理数の値を1減算する(ステップS827)。ステップS824〜S826の処理が、処理数の値が0になるまで繰り返される。その結果、全ての出力ポートC〜E(図37参照)にクリアデータが設定される。図37に示すように、この例では、「1」がオン状態であり、クリアデータである「00」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。
【0281】
従って、遊技状態を保存するための処理(この例では、チェックサムの生成およびRAMアクセス防止)が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、払出制御処理において用いられるデータが格納されるRAM領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのRAMアクセス防止処理が、払出制御状態を保存するための処理に相当する。
【0282】
以上のように、この実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、球払出装置97の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップRAMの保存内容に反映される。
【0283】
すなわち、この実施の形態では、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、制御の矛盾等を生じさせないようにすることができる。
【0284】
なお、振分ソレノイド310の出力ポート以外の出力ポートのクリア処理を、スイッチ検出処理の実行前(ステップS761の前)に行ってもよい。電力供給停止時処理の実行中では、払出制御用CPU371やスイッチ類はコンデンサの充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行った場合には、コンデンサの充電電力等を電力供給停止時処理のために効率的に使用することができる。
【0285】
出力ポートに対するクリア処理が完了すると、払出制御用CPU371は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0286】
なお、ここでは、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bの検出信号がオン状態を示したらタイマ(検出期間用カウンタ)をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板31のCPU56と同様に、2msのタイマ(2ms計測用カウンタ)がタイムアップする毎に検出信号の判定を行うように構成してもよい。
【0287】
また、この実施の形態でも、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。
【0288】
図45は、本発明の他の実施の形態における払出制御手段のクリアデータテーブルを用いたマスク不能割込処理の一部を示すフローチャートである。図45に示すフローチャートは、図42〜図44に示されたステップS801〜S820の処理に続いて実行される。すなわち、この実施の形態では、RAMアクセス禁止状態に設定された後(ステップS820)、クリアデータテーブルの先頭アドレスがポインタにセットされ(ステップS831)、次いで、データクリア処理が実行された後に(ステップS832)、システムリセットを待つ待機状態に入る。なお、ポインタとして所定のレジスタが用いられる。
【0289】
図46は、クリアデータテーブルの一構成例を示す説明図である。図46に示す例では、クリアデータテーブルには、順に、処理数データ(この例では「3」)、出力ポートCのアドレス(アドレス00H)、出力ポートCに設定されるべきクリアデータ、・・・、出力ポートEのアドレス(アドレス02H)、出力ポートEに設定されるべきクリアデータが設定されている。出力ポートのアドレスとクリアデータとは、出力ポートのアドレスが小さいものから順に設定されている。
【0290】
図47は、ステップS832のデータクリア処理を示すフローチャートである。データクリア処理において、払出制御用CPU371は、ポインタの指すアドレスから処理数データを抽出する(ステップS841)。そして、ポインタの値を1増やす(ステップS842)。次いで、ポインタの指すアドレスからアドレスデータ(出力ポートのアドレス)を抽出する(ステップS843)。さらに、ポインタの値を1増やす(ステップS844)。
【0291】
そして、ポインタの指すアドレスからクリアデータを抽出し(ステップS845)、そのデータを、ステップS843で抽出したアドレスに設定する(ステップS846)。次に、処理数の値を1減算し(ステップS847)、処理数が0になったらデータクリア処理を終了する(ステップS848)。処理数が0でない場合には、ステップS841に戻る。
【0292】
クリアデータテーブルを用いるようにしても、クリア信号出力処理を迅速に行うことができ、遊技機への電力供給停止時に保存した制御状態と実際の制御状態との間の矛盾発生をより効果的に防止できる。そして、クリアデータテーブルを用いる場合には、テーブルにおいて、アドレスデータとクリアデータとをアドレス順に並べなくてもよく、テーブル構成の自由度が増す。また、出力ポートの増減や変更があったような場合に、テーブルの内容を変更するだけでよく、プログラム変更の必要はない。
【0293】
なお、クリアデータが全ての出力ポートについて00Hである場合には、クリアデータテーブルにクリアデータを含めなくてもよい。その場合には、図47に示されたデータクリア処理におけるS844,S845の処理は不要であり、ステップS846において、アドレスデータが指すアドレスにクリアデータ00Hが設定される。
【0294】
この実施の形態では、未払出の賞球および貸し球の総数が保存されるが、払出回数(例えば1回について25個)を記憶するというような他の保存方式を用いている場合であっても、電源断信号に応じて、所定期間は払出検出手段からの検出信号の入力処理が実行されるように構成されている場合には、保存される制御状態に矛盾が生じてしまうことが防止される。
【0295】
以上に説明したように、上記の各実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、払出装置の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップRAMの保存内容に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。
【0296】
保存される制御状態と実際の制御状態とは合致しているが、例えば電源断前に遊技していた遊技者とは異なる者が遊技を行う場合には、そのまま制御状態を復旧させることは好ましくない。上述した各実施の形態では、クリアスイッチ921の操作状態に応じて電源断時の遊技状態に復旧するか否かの判断を行うようにし、その際、クリアスイッチ921がオン状態であれば、遊技状態復旧処理は実行されず、通常の初期化処理を実行する構成としているので、遊技店員等は、遊技機の電源供給再開時に、クリアスイッチ921を操作することによって、バックアップデータ記憶領域(変動データ記憶手段)に記憶されているバックアップデータにもとづく遊技状態復旧処理を実行するか否かを選択することができる。このように、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにするだけでなく、遊技店での遊技機運用上の利便性を向上させることもできる。
【0297】
上述した実施の形態では、電源断信号に応じて発生する割込による割込処理(上述した例ではマスク不能割込処理)の開始時に球払出装置の動作を止めるとともに、所定期間、払出検出手段からの検出信号の入力処理を行った。しかし、遊技機への電力供給停止時に、まず、そのことを示す第1の信号を発生し、さらに電圧が低下すると第2の信号を発生するようにしてもよい。そして、第1の信号に応じて球払出装置の動作を止めるとともに払出検出手段からの検出信号の入力処理を行い、第2の信号に応じて、制御状態をバックアップRAMに保存するための処理を行ってもよい。
【0298】
図48は、そのような制御を行うための電源基板910Aの一構成例を示すブロック図である。この例では、電源基板910Aには、電源監視用IC932も搭載されている。電源監視用IC932は、VSL電源電圧を導入し、VSL電源電圧を監視することによって電源断の発生を検出する。具体的には、VSL電源電圧が所定値(例えば+24V)以下になったら、電源電圧が低下したとして電圧低下信号(第1の信号)を出力する。そして、電源監視用IC902は、VSL電源電圧が所定値(この例では+22V)以下になったら、電源断が生ずるとして電源断信号(第2の信号)を出力する。
【0299】
第1の信号が発生してから第2の信号が発生するまでの期間は、遊技球が、球払出装置97(または、賞球払出装置97A,貸し球払出装置97C)から落下した時点から、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bに到達するまでの時間以上に設定される。すなわち、その時間以上になるように、電源監視用IC902,932の監視電圧が設定される。電源監視用IC932の出力は、バッファ回路939,940を経て主基板31および払出制御基板37に至る。
【0300】
主基板31において、第1の信号である電圧低下信号は、CPU56のマスク可能外部割り込み端子に接続される。また、第2の信号である電源断信号は、上述した実施の形態と同様に、マスク不能割込端子に接続される。すなわち、第2の信号にもとづく割込の優先度は、第1の信号にもとづく割込の優先度よりも高い。
【0301】
図48、図49は、第1の信号の発生に応じて生ずる割込にもとづいて起動される割込処理(電圧低下割込処理)の一例を示すフローチャートである。主基板31のCPU56は、AFレジスタ(アキュミュレータとフラグのレジスタ)を所定のバックアップRAM領域に退避する(ステップS451)。また、割込フラグをパリティフラグにコピーする(ステップS452)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS454〜S458)。
【0302】
次いで、CPU56は、2ms計測用カウンタに2msの時間に相当する初期値nを設定する(ステップS461)。そして、2ms計測用カウンタの値が0になるまで(ステップS462)、2ms計測用カウンタの値を−1する(ステップS465)。2ms計測用カウンタの値が0になると、入力ポート1に入力されているデータを入力する(ステップS464)。次いで、クリアデータ(00)をセットする(ステップS465)。また、入力ポート1からの入力データを「比較値」として設定する(ステップS466)。さらに、賞球カウントスイッチ301Aのためのスイッチタイマのアドレスをポインタにセットする(ステップS467)。
【0303】
そして、ポインタ(スイッチタイマのアドレスが設定されている)が指すスイッチタイマをロードするとともに(ステップS468)、比較値を右(上位ビットから下位ビットへの方向)にシフトする(ステップS469)。比較値には入力ポート1のデータ設定されている。そして、この場合には、賞球カウントスイッチ301Aの検出信号がキャリーフラグに押し出される。
【0304】
キャリーフラグの値が「1」であれば(ステップS470)、すなわち賞球カウントスイッチ301Aの検出信号がオン状態であれば、スイッチタイマの値を1加算する(ステップS471)。キャリーフラグの値が「0」であれば、すなわち賞球カウントスイッチ301Aの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする(ステップS472)。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が0に戻る。
【0305】
そして、スイッチタイマの値が2になったときに(ステップS473)、総賞球数格納バッファの格納値を1減算するとともに(ステップS474)、賞球情報カウンタの値を+1する(ステップS475)。そして、賞球情報カウンタの値が10以上であれば(ステップS476)、賞球情報出力カウンタの値を+1するとともに(ステップS477)、賞球情報カウンタの値を−10する(ステップS478)。そして、ステップS461に戻る。
【0306】
ステップS461〜S478のスイッチ検出処理を行っている間に、電源電圧が低下していくので、第2の信号が発生するはずである。従って、マスク不能割込が発生する。図51は、マスク不能割込の一例を示すフローチャートである。
【0307】
マスク不能割込処理において、CPU56は、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS481)。バックアップフラグはバックアップRAM領域に形成されている。次いで、パリティデータを作成する(ステップS482〜S491)。
【0308】
そして、RAMアクセスを禁止した後に(ステップS492)、全ての出力ポートをオフ状態にする(ステップS493〜S499)。出力ポートに対するクリア処理が完了すると、CPU56は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0309】
以上の処理によって、所定期間(第1の信号発生から第2の信号発生までの期間)内に賞球カウントスイッチ301Aがオンしたら、総賞球数バッファの値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数バッファが−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。なお、既に説明したように、所定期間において、払出検出手段以外の他の検出手段(スイッチ)の検出信号についても入力チェック処理を行ってもよい。
【0310】
また、出力ポートのクリア処理を、図49および図50に示した電圧低下割込処理におけるスイッチ検出処理の前(ステップS458の後)に行ってもよい。
【0311】
なお、この実施の形態では、電圧低下信号(第1の信号)に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、第2の信号に応じて起動される処理において、レジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、第2の信号に応じて起動される処理においてレジスタ保存処理を行うことができる。
【0312】
図52は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。図52に示すように、電圧低下信号がオン(この例ではハイレベルからローレベルに変化)するあたりで球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間(第2の信号が発生する前での期間)内で賞球カウントスイッチ301Aがオンする。従って、電圧低下信号がオンするあたりで実行された球払出についても、総賞球数バッファに反映することができる。
【0313】
払出制御基板37においも、第1の信号である電圧低下信号は、払出制御用CPU371のマスク可能外部割り込み端子に接続される。また、第2の信号である電源断信号は、上述した実施の形態と同様に、マスク不能割込端子に接続される。すなわち、第2の信号にもとづく割込の優先度は、第1の信号にもとづく割込の優先度よりも高い。
【0314】
図53は、第1の信号の発生に応じて生ずる割込にもとづいて起動される割込処理(電圧低下割込処理)の一例を示すフローチャートである。払出制御用CPU371は、まず、AFレジスタを所定のバックアップRAM領域に退避する(ステップS801)。また、割込フラグをパリティフラグにコピーする(ステップS802)。パリティフラグはバックアップRAM領域に形成されている。また、BCレジスタ、DEレジスタ、HLレジスタ、IXレジスタおよびスタックポインタをバックアップRAM領域に退避する(ステップS804〜808)。
【0315】
次いで、払出モータ289に出力される駆動信号をオフ状態にする(ステップS761)。よって、球払出装置97の駆動は停止する。賞球払出装置97Aと貸し球払出装置97Cとが別個に設けられている場合には、双方の駆動を停止する。
【0316】
そして、賞球カウントスイッチオン中であるか否か確認する(ステップS765)。オン中であれば、検出期間用カウンタの値を1減らした後(ステップS766)、検出期間用カウンタの値が0になったか否か確認する(ステップS767)。0になっていれば、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS768)、オン状態を示していれば、賞球カウントスイッチ301Aが確実にオンしたとして、総合個数記憶の値を1減らす(ステップS769)。
【0317】
ステップS765で、賞球カウントスイッチオン中でないことを確認したら、入力ポートを介して賞球カウントスイッチ301Aの検出信号を確認し(ステップS770)、オン状態を示していれば、賞球カウントスイッチON中フラグをセットするとともに(ステップS771)、検出期間用カウンタに初期値nをセットする(ステップS772)。
【0318】
以上の処理によって、所定期間内に賞球カウントスイッチ301Aがオンしたら、総合個数記憶の値が−1される。バックアップRAMの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−1される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記の処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ301Aのオンが検出された後、所定時間(S763からS767に至りS763に戻るループにおける処理時間のn倍)の経過後にもオンが検出されないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。
【0319】
賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ301Aのオン状態が検出できない場合には、球貸しカウントスイッチ301Bについてスイッチ検出処理を行う。なお、その処理は、既に説明した実施の形態の場合と同様である(図43参照)。賞球カウントスイッチ301Aおよび球貸しカウントスイッチ301Bについてスイッチ検出処理を行っている間に、電源電圧が低下していくので、第2の信号が発生するはずである。従って、マスク不能割込が発生する。
【0320】
なお、この実施の形態でも、少なくとも第2の信号が発生するまでの間、賞球カウントスイッチ301A、球貸しカウントスイッチ301Bおよび振分ソレノイド310のスイッチ検出処理を行う部分と払出制御手段を駆動可能な補助駆動電源(この例ではコンデンサ923)が用いられている。
【0321】
また、ここでは、賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bの検出信号がオン状態を示したらタイマ(検出期間用カウンタ)をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板31のCPU56と同様に、2msのタイマ(2ms計測用カウンタ)がタイムアップする毎に検出信号の判定を行うように構成してもよい。
【0322】
また、出力ポートのクリア処理を、図53示す電圧低下割込処理におけるスイッチ検出処理の前(ステップS808の後)に行ってもよい。
【0323】
図54は、マスク不能割込の一例を示すフローチャートである。マスク不能割込処理において、払出制御用CPU371は、まず、バックアップあり指定値(この例では「55H」)をバックアップフラグにストアする(ステップS809)。バックアップフラグはバックアップRAM領域に形成されている。次いで、主基板31のCPU56の処理と同様の処理を行ってパリティデータを作成しバックアップRAM領域に保存する(ステップS810〜S819)。そして、RAMアクセスレジスタにアクセス禁止値を設定する(ステップS820)。以後、内蔵RAMのアクセスができなくなる。
【0324】
さらに、払出制御用CPU371は、クリアデータ(00)を適当なレジスタにセットし(ステップS821)、処理数(この例では「3」)を別のレジスタにセットする(ステップS822)。また、出力ポートCのアドレス(この例では「00H」)をIOポインタに設定する(ステップS823)。IOポインタとして、さらに別のレジスタが用いられる。
【0325】
そして、IOポインタが指すアドレスにクリアデータをセットするとともに(ステップS824)、IOポインタの値を1増やし(ステップS825)、処理数の値を1減算する(ステップS827)。ステップS824〜S826の処理が、処理数の値が0になるまで繰り返される。その結果、全ての出力ポートC〜E(図36参照)にクリアデータが設定される。
【0326】
出力ポートに対するクリア処理が完了すると、払出制御用CPU371は、待機状態(ループ状態)に入る。従って、システムリセットされるまで、何もしない状態になる。
【0327】
この実施の形態では、電源基板910Aに搭載された電源監視手段(この例では電源監視用IC902,932)が電源を監視し、第1の条件(この例では+30V電源電圧が+24V以下になること)が成立したら第1の信号を出力し、第2の条件(この例では+30V電源電圧が+22V以下になること)が成立したら第2の信号を出力する。第1の信号が発生してから第2の信号が発生するまでの期間は、払出手段から払い出された遊技球が払出検出手段に到達するまでの時間以上に設定されている。なお、この実施の形態で用いた+22Vおよび+24Vの条件は一例であって、遊技機の機種に応じて異なる値になることもある。
【0328】
そして、第1の信号に応じた処理において、まず、払出装置の駆動を停止した後、払出検出手段からの検出信号の入力処理が繰り返し実行され、その後、第2の信号に応じて払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も第1の信号に応じた処理で検出されるので、第2の信号に応じた処理においてバックアップRAMの保存内容に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。
【0329】
電圧低下信号がオン(この例ではハイレベルからローレベルに変化)するあたりで球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間(第2の信号が発生する前での期間)内で賞球カウントスイッチ301Aまたは球貸しカウントスイッチ301Bがオンする。この実施の形態では、第1の信号の発生に応じて起動される電圧低下割込処理(図53参照)でスイッチ入力処理が実行されるので、従って、電圧低下信号がオンするあたりで実行された球払出についても、総合個数記憶または貸し球個数記憶に反映することができる。
【0330】
なお、この実施の形態では、電圧低下信号(第1の信号)に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、第2の信号に応じて起動される処理において、レジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、第2の信号に応じて起動される処理においてレジスタ保存処理を行うことができる。
【0331】
また、上記の各実施の形態では、遊技制御手段および払出制御手段が電源断信号に応じてスイッチ検出処理を行う場合を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、制御状態保存処理が行われる場合に、電源断信号に応じて、所定の電気部品の駆動を停止し、その電気部品に関連するスイッチ手段の検出信号を所定期間に渡って確認した後に、制御状態保存処理を行うように構成してもよい。
【0332】
また、上記の各実施の形態では、クリアスイッチ921を押しボタン構造としていたが、他の構造であってもよい。図55は、スイッチ基板190に搭載された他の実施の形態におけるクリアスイッチ921の構成の一例を示す外観構成図である。図55に示すクリアスイッチ921は、「OFF」、「ON」および「クリア」の選択切り換えがされる切換操作スイッチ921aを有する。この例では、クリアスイッチ921の「OFF」が選択されているときは何らの信号も発生せずに動作停止中となっており、「ON」が選択されているときはハイレベルの信号を出力する。クリアスイッチ921は、この例では、遊技機1に対する電源供給のオン/オフ切換のためのスイッチと連動された構成とされている。従って、クリアスイッチ921で「OFF」が選択されているときには遊技機1の電源供給が停止された状態(遊技機の電源がオフの状態)にあり、「ON」および「クリア」が選択されているときには遊技機1が稼動している状態(遊技機の電源がオンの状態)にあるとすればよい。また、クリアスイッチ921の「クリア」が選択されているときに、ローレベルのクリア信号を出力するようにすればよい。
【0333】
また、上記の各実施の形態では、電源監視回路は電源基板910に設けられたが、電源監視回路は主基板31や払出制御基板37などの電気部品制御基板に設けられていてもよい。電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には電源監視回路は搭載されない。
【0334】
上記の各実施の形態のパチンコ遊技機1は、主として、始動入賞にもとづいて可変表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0335】
さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。
【0336】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技機に設けられた電気部品を制御するための電気部品制御マイクロコンピュータと、電気部品制御マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段と、遊技機への電力供給が停止していても電力供給停止直前の変動データ記憶手段の最終記憶内容を保持させることが可能な記憶内容保持手段と、直流電圧が電気部品制御マイクロコンピュータの駆動電源電圧よりも高い電圧である第1の検出電圧に低下したことを検出したときに第1の検出信号を電気部品制御マイクロコンピュータに出力する第1の電源監視手段と、第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、直流電圧が、第1の検出電圧よりも低く、電気部品制御マイクロコンピュータの駆動電源電圧よりも高く設定された第2の検出電圧になったときに第2の検出信号を出力する第2の電源監視手段と、操作に応じて操作信号を出力する操作手段と、電気部品制御マイクロコンピュータが信号を出力するための出力ポートとを含み、電気部品制御マイクロコンピュータが、第1の検出信号の入力に応じて、制御状態を変動データ記憶手段に保存させるための処理である電力供給停止時処理を実行し、第2の検出信号の入力に応じて動作停止状態とされ、電力供給停止時処理において、出力ポートに出力された信号をクリアする出力ポートクリア処理を行い、電力供給が開始されたときにのみ、入力ポートに操作手段からの操作信号が入力されているか否かを確認する操作信号確認処理を行い、該操作信号確認処理によって、操作手段からの操作信号が入力されていることを確認したときには、変動データ記憶手段に記憶内容が保持されていても、変動データ記憶手段の記憶内容を初期化する初期化処理を行うようにしたので、各電気部品の作動状態が保存された遊技状態と矛盾しないようにすることができるとともに、適正な制御状態を保存することが可能となる。また、遊技店員などの判断により、保存された制御状態に復旧させないようにすることもできる。また、第2の電源監視手段は、第1の電源監視手段が第1の検出信号を出力した後に第2の電源監視手段が第2の検出信号を出力するまでに電気部品制御マイクロコンピュータが電力供給停止時処理を完了するように設定された第2の検出電圧になったときに電気部品制御マイクロコンピュータに第2の検出信号を出力するように構成されているので、電力供給停止時処理を確実に完了させることができる。
【0339】
電気部品制御マイクロコンピュータが、遊技媒体を払い出す払出手段を制御する払出制御マイクロコンピュータであり、出力ポートクリア処理によって、払出手段が遊技媒体を払い出しているときには払い出しを停止させることにより、不要な払い出しがなされてしまうことが効果的に防止される。
【0340】
電気部品制御マイクロコンピュータが、可変入賞球装置を制御する遊技制御マイクロコンピュータであり、出力ポートクリア処理によって可変入賞球装置が開状態であるときには閉状態に制御することにより、可変入賞球装置が開放したままになるようなことがなく、入賞検出されるないにもかかわらず、可変入賞球装置に遊技媒体が進入してしまうことを防止することができる。
【0341】
遊技媒体を検出するための遊技媒体検出手段を備え、電気部品制御マイクロコンピュータが、電力供給停止時処理において遊技媒体検出手段からの検出信号の入力処理を所定期間実行することにより、検出すべき遊技媒体を検出することができ、遊技媒体数に関する適正な制御状態をバックアップ記憶することができる。
【0342】
遊技媒体検出手段には、遊技媒体の払い出しを行う払出手段によって払い出された遊技媒体を検出するための払出検出手段が含まれるとした場合には、適正な遊技媒体の払出数をバックアップ記憶することが可能となる。
【0343】
電気部品制御マイクロコンピュータが、電力供給停止時処理において、遊技媒体検出手段からの検出信号の入力処理を実行する前に、出力ポートクリア処理を行うことにより、電気部品の動作を停止したあとに、遊技媒体検出手段からの入力処理を実行することができるため、適正な制御状態をバックアップ記憶することが可能となる。
【0344】
電気部品制御マイクロコンピュータが、操作手段からの操作信号が入力されているか否かを、遊技媒体検出手段からの検出信号を判定する遊技媒体検出判定期間よりも短い要求検出判定期間で判定することにより、操作手段の操作状態を判定する処理と遊技媒体の検出ありを判定する処理とを異なる処理とすることができる。
【0345】
電気部品制御マイクロコンピュータが、電力供給停止時処理において変動データ記憶手段へのアクセスを禁止する処理を実行するとした場合には、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するバックアップ記憶が格納されている領域(例えば、RAM)の内容破壊等を確実に防止することができ、その後の電源投入時に復旧されるRAMの保存データを確実に保護することができる。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図3】 パチンコ遊技機の機構盤を背面からみた背面図である。
【図4】 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。
【図5】 球払出装置を示す分解斜視図である。
【図6】 スイッチ基板が搭載された遊技盤を正面からみた例を示す正面図である。
【図7】 クリアスイッチの構成の例を示す回路図である。
【図8】 遊技制御基板(主基板)の回路構成を示すブロック図である。
【図9】 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図10】 電源基板の一構成例を示すブロック図である。
【図11】 主基板におけるCPU周りの一構成例を示すブロック図である。
【図12】 出力ポートのビット割り当ての一例を示す説明図である。
【図13】 出力ポートのビット割り当ての一例を示す説明図である。
【図14】 入力ポートのビット割り当ての一例を示す説明図である。
【図15】 主基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図16】 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。
【図17】 2msタイマ割込処理を示すフローチャートである。
【図18】 RAMにおけるスイッチタイマの形成例を示す説明図である。
【図19】 スイッチ処理の一例を示すフローチャートである。
【図20】 スイッチチェック処理の一例を示すフローチャートである。
【図21】 賞球処理の一例を示すフローチャートである。
【図22】 賞球処理の一例を示すフローチャートである。
【図23】 賞球処理の一例を示すフローチャートである。
【図24】 スイッチオンチェック処理を示すフローチャートである。
【図25】 賞球個数減算処理の一例を示すフローチャートである。
【図26】 入力判定値テーブルの構成例を示す説明図である。
【図27】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図28】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図29】 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。
【図30】 遊技制御手段における電力供給停止時処理の他の例を示すフローチャートである。
【図31】 クリアデータテーブルの一構成例を示す説明図である。
【図32】 データクリア処理を示すフローチャートである。
【図33】 検出信号の入力処理が実行される様子の一例を示すタイミング図である。
【図34】 第3種パチンコ遊技機の遊技領域の一例を示す説明図である。
【図35】 遊技状態復旧処理の一例を示すフローチャートである。
【図36】 電源監視および電源バックアップのための払出制御用CPU周りの一構成例を示すブロック図である。
【図37】 出力ポートのビット割り当ての一例を示す説明図である。
【図38】 入力ポートのビット割り当ての一例を示す説明図である。
【図39】 払出制御基板におけるCPUが実行するメイン処理を示すフローチャートである。
【図40】 2msタイマ割込処理を示すフローチャートである。
【図41】 払出制御手段におけるRAMの一構成例を示す説明図である。
【図42】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図43】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図44】 払出制御手段におけるマスク不能割込処理を示すフローチャートである。
【図45】 払出制御手段におけるマスク不能割込処理の他の例を示すフローチャートである。
【図46】 クリアデータテーブルの一構成例を示す説明図である。
【図47】 データクリア処理を示すフローチャートである。
【図48】 電源基板の他の構成例を示すブロック図である。
【図49】 遊技制御手段の電圧低下割込処理を示すフローチャートである。
【図50】 遊技制御手段の電圧低下割込処理を示すフローチャートである。
【図51】 遊技制御手段のマスク不能割込処理の他の例を示すフローチャートである。
【図52】 検出信号の入力処理が実行される様子の一例を示すタイミング図である。
【図53】 払出制御手段の電圧低下割込処理を示すフローチャートである。
【図54】 払出制御手段のマスク不能割込処理の他の例を示すフローチャートである。
【図55】 他の実施の形態におけるクリアスイッチの外観構成の例を示す説明図である。
【符号の説明】
31 遊技制御基板(主基板)
37 払出制御基板
54 ROM
55 RAM
56 CPU
57 I/Oポート
371 払出制御用CPU
921 クリアスイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine such as a pachinko gaming machine, a coin gaming machine, or a slot machine in which a game is performed according to a player's operation, and particularly, a game is performed according to a player's operation in a gaming area on a gaming board. It relates to gaming machines.
[0002]
[Prior art]
As an example of a gaming machine, a game medium such as a game ball is launched into a game area by a launching device, and when a game medium is won in a prize area such as a prize opening provided in the game area, a predetermined number of prize balls are awarded to the player There are things that will be paid out. Further, a variable display unit capable of changing the display state is provided, and is configured to give a predetermined game value to the player when the display result of the variable display unit becomes a predetermined specific display mode There is.
[0003]
The game value means that the state of the variable winning ball device provided in the gaming area of the gaming machine is advantageous to a player who is easy to win and a right to become advantageous to the player. Or a condition that the conditions for paying out premium game media are easily established.
[0004]
In the first type pachinko gaming machine having a variable display unit that displays a special symbol, the display result of the variable display unit that displays the special symbol is usually a combination of a specific display mode defined in advance. " When the big hit occurs, for example, the big winning opening is opened a predetermined number of times, and the game shifts to a big hit gaming state where the hit ball is easy to win. And in each open period, if there is a prize for a predetermined number (for example, 10) of the big prize opening, the big prize opening is closed. And the number of times the special winning opening is opened is fixed to a predetermined number (for example, 16 rounds). An opening time (for example, 29.5 seconds) is determined for each opening, and even if the number of winnings does not reach a predetermined number, the big winning opening is closed when the opening time elapses. Further, when a predetermined condition (for example, winning in the V zone provided in the big prize opening) is not established at the time when the big prize opening is closed, the big hit gaming state is ended.
[0005]
In addition, among the combinations of display modes other than the “big hit” combination, the display results that are already deterministic or temporary at the stage where some of the display results of the plurality of variable display portions are not yet derived and displayed. A state in which the display mode of the variable display unit in which “” is derived and displayed satisfies a display condition that is a combination of specific display modes is called “reach”. Then, when the display result of the identification information variably displayed on the variable display section does not satisfy the condition of “big hit”, it becomes “disconnected”, and the variable display state ends. A player plays a game while enjoying how to generate a big hit.
[0006]
When a game ball wins a winning opening provided on the game board, a predetermined number of prize balls are paid out. Since the progress of the game is controlled by the game control means mounted on the main board, the number of winning balls based on the winning is determined by the game control means and transmitted to the payout control board. In the following description, the game control means and other control means control various electrical components provided in the gaming machine, so they may be referred to as electrical component control means.
[0007]
[Problems to be solved by the invention]
As described above, various electrical component control means including game control means are mounted in the gaming machine. In general, each electrical component control means includes a microcomputer. Such an electrical component control means generally performs an initialization process and starts control from an initial state when a power supply voltage rises. Then, an unexpected power interruption such as a power failure occurs, and thereafter, when the power is restored, the state returns to the initial state, which may cause a problem such as loss of the game value obtained by the player. In order to prevent such a problem from occurring, the game control is interrupted in accordance with a predetermined signal generated along with a decrease in the power supply voltage value, and the power supply to the gaming machine is stopped at that time. In particular, it may be controlled to store in a storage means (backup storage means) that is backed up and wait for the power supply to be completely stopped. Such a gaming machine resumes the game based on the saved game state when the power supply is resumed while the game state is saved in the storage means, so that a disadvantage is given to the player. Is prevented.
[0008]
However, if the electrical component is in operation immediately before the processing to save the gaming state in the backup storage means and wait for the power supply to stop, the electrical component control means until the power supply is stopped. A signal indicating the operating state is given to. Then, even if the gaming state that should be restored when power supply is resumed is saved, a situation may occur in which the game is further continued. For example, when the start winning opening which is a variable display start condition in the variable display unit is a variable winning ball device driven by a solenoid or the like, the stored value of the winning ball in the variable winning ball device is stored. Nevertheless, there may be a case where the variable winning ball apparatus as the starting winning opening is further won while the game control means is waiting for the power supply to stop. In such a case, the saved gaming state is restored when the power supply is resumed. From the viewpoint of the player, it seems that the stored value of the start winning prize has decreased, which may cause trouble. .
[0009]
In addition, even if the stored gaming state is appropriate, if the control is performed so that the game is restarted based on the stored gaming state, the game store in which the gaming machine is installed is used. Convenience may be impaired. For example, if there is a player who has given up to continue the game without waiting for the game to resume when a power outage occurs and the game can not be continued, other players can start the game from the middle of the game Therefore, it is not preferable to restore the gaming state to the state before the power failure.
[0010]
Therefore, the present invention can appropriately set the operating state of the electrical component in the event of an unexpected power failure or the like and save an appropriate gaming state, and improve convenience in operating the gaming machine at the gaming store. It is an object to provide a gaming machine that can also be used.
[0011]
[Means for Solving the Problems]
A gaming machine according to the present invention is a gaming machine in which a player can play a predetermined game, and an electrical component control microcomputer for controlling electrical components provided in the gaming machine, and an electrical component control microcomputer The fluctuation data storage means (for example, RAM) for storing fluctuation data generated when the control is performed, and the final storage contents of the fluctuation data storage means immediately before the power supply stop even if the power supply to the gaming machine is stopped ( Storage content holding means capable of holding (meaning the content of the final control state immediately before the power supply stop) stored when the game is interrupted due to the power supply being stopped;Rectifying means for converting AC voltage from the AC power source into DC voltage, and DC voltage converted from AC voltage by the rectifying means is monitored, and the DC voltage is higher than the driving power supply voltage of the electric component control microcomputer. First power supply monitoring means for outputting a first detection signal to the electric component control microcomputer when it is detected that the detection voltage has dropped to 1 detection voltage;Operation means (for example, a clear switch 921) for outputting an operation signal in response to an operation, an output port for outputting an electric component control microcomputer signal, and an input port for inputting an electric component control microcomputer signal AndPreparation,In response to the input of the first detection signal, the electric component control microcomputer executes a power supply stop process, which is a process for saving the control state in the fluctuation data storage means, and the first power supply monitoring means monitors When the same DC voltage as the DC voltage to be monitored is monitored and the DC voltage becomes a second detection voltage set lower than the first detection voltage and higher than the drive power supply voltage of the electric component control microcomputer Second power monitoring means for outputting a second detection signal is provided. The second power monitoring means is configured such that the second power monitoring means outputs the second detection power after the first power monitoring means outputs the first detection signal. When the electric component control microcomputer reaches the second detection voltage set so as to complete the process when the power supply is stopped before the detection signal is output, the second detection signal is sent to the electric component control microcomputer. Outputs, electrical components controlling microcomputer is the halt state in accordance with input of the second detection signal,The operation signal from the operation means is input to the input port, and the electric component control microcomputer sets the timer interrupt to be generated periodically when power supply to the gaming machine is started. When the power supply to the power supply stops, the power supply stop process, which is a process for saving the control state in the fluctuation data storage means, is performed, and the signal output to the output port is cleared in the power supply stop process The output port clear process is performed, and only when the power supply is started, the operation signal confirmation process for confirming whether or not the operation signal from the operation means is input to the input port is performed, and the operation signal confirmation process When it is confirmed that the operation signal is input from the operation means, the stored contents of the fluctuation data storage means are stored even if the stored contents are held in the fluctuation data storage means. Performs initialization processing to initialize, and restores the control status based on the stored content, provided that the operation signal confirmation processing did not confirm that the operation signal from the operation means was input. The state restoration process is performed, the initialization process or the state restoration process is performed, and then the electrical component control process for controlling the electrical component is executed based on the timer interrupt.
[0014]
The electric component control microcomputer is a payout control microcomputer that controls payout means for paying out game media.The payout control microcomputerWith the output port clear process, a payout means (for example, a ball payout device 97)When paying out game media, stop paying outIt is preferable.
[0015]
The electrical component control microcomputer is a game control microcomputer that controls a variable winning ball device (for example, a variable winning
[0016]
Game medium detecting means for detecting game mediumTheEquipped with an electrical component control microcomputerIn processing when power supply is stoppedIt is preferable to execute detection signal input processing from the game medium detection means for a predetermined period.
[0017]
The game medium detecting means preferably includes a payout detecting means for detecting the game medium paid out by the payout means for paying out the game media.
[0018]
Electric component control microcomputerIn processing when power supply is stoppedThe output port clear process may be performed before the detection signal input process from the game medium detection means is executed.
[0019]
Electric component control microcomputerOperation meansOperation signal fromWhether or notIt is preferable that the determination is made with a request detection determination period shorter than the game medium detection determination period for determining the detection signal from the game medium detection means.. For example,EssentialThe demand detection determination period is determined to be ON if the CPU 56 outputs ON at the confirmation time when the clear switch signal is input only once, and the game medium detection determination period is used in the switch process. 0.002 seconds determined by a switch-on determination value (for example, “2”). Therefore, the signal of the game medium detection means is determined to be on when there is an on determination twice at least at the determination timing of about 0.002 second interval,ControlThe signal of the operating means is determined to be on when it is determined to be on at one determination time.
[0020]
The electric component control microcomputer preferably executes processing for prohibiting access to the fluctuation data storage means in the power supply stop processing.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the overall configuration of a pachinko gaming machine that is an example of a gaming machine will be described. FIG. 1 is a front view of the
[0022]
As shown in FIG. 1, the
[0023]
Near the center of the
[0024]
An open /
[0025]
The
[0026]
In this example, a prize ball lamp 51 that is lit when there is a remaining number of prize balls is provided in the vicinity of one
[0027]
The
[0028]
The hit ball fired from the hit ball launching device enters the
[0029]
The rotation of the image in the
[0030]
When the combination of images in the
[0031]
Next, each board | substrate arrange | positioned at the back surface of the
As shown in FIG. 2, on the back surface of the
[0032]
On the back side of the gaming machine, there are installed a variable
[0033]
In addition, a
[0034]
Further, in FIG. 2, signals from the
[0035]
FIG. 3 is a rear view of the mechanism plate of the
[0036]
The game balls paid out from the
[0037]
A lot of prize balls based on the winnings are paid out, the hitting
[0038]
Next, the configuration of the intermediate base unit installed on the
[0039]
A
[0040]
The ball break switches 187a and 187b are locked by locking pieces 188 at positions where it can be detected that about 27 to 28 game balls are present in the
[0041]
The central portion of the
[0042]
Below the
[0043]
FIG. 5 is an exploded perspective view of the
[0044]
As shown in FIG. 5, the
[0045]
The
[0046]
In addition, below the ball
[0047]
[0048]
A recess is formed at the tip of the
[0049]
In other words, the payout motor position sensor including the
[0050]
When the
[0051]
As shown in FIG. 4, a
[0052]
In this way, by providing the
[0053]
In this embodiment, a
[0054]
FIG. 6 is a front view showing an example of the
[0055]
FIG. 7 is a circuit diagram showing an example of a circuit configuration of the
[0056]
FIG. 8 is a block diagram illustrating an example of a circuit configuration in the
[0057]
Further, according to the data given from the basic circuit 53, the jackpot information indicating the occurrence of the jackpot, the effective starting information indicating the number of starting winning balls used for starting the image display of the
[0058]
The basic circuit 53 includes a
[0059]
Further, the
[0060]
A ball hitting device for hitting and launching a game ball is driven by a
[0061]
In this embodiment, the lamp control means mounted on the
[0062]
FIG. 9 is a block diagram showing components related to payout, such as components of the
[0063]
The CPU 56 of the
[0064]
Further, the detection signal from the prize
[0065]
When there is a winning, a payout control command indicating the number of winning balls is input to the
In this embodiment, the
[0066]
In the
[0067]
The
[0068]
Further, a detection signal from the ball lending
[0069]
The
[0070]
A ball lending switch signal and a return switch signal are given from the
[0071]
When the power of the
[0072]
Then, the
[0073]
As described above, all signals from the
[0074]
In this embodiment, the case where the
[0075]
FIG. 10 is a block diagram illustrating a configuration example of the
[0076]
The transformer 911 converts AC voltage from the AC power source into 24V. The AC 24V voltage is output to the
[0077]
However, each connector reaching each electric component control board may be provided on the
[0078]
The + 5V line from the DC-
[0079]
A battery that can be charged from a + 5V power supply may be used as the backup power supply. In the case of using a battery, a rechargeable battery is used in which the capacity disappears when a state in which no power is supplied from the +5 V power source continues for a predetermined time.
[0080]
Further, a power
[0081]
The predetermined value for the
[0082]
Therefore, when the voltage of the + 12V power supply decreases, the switch output becomes in the on state. However, if the power supply interruption is recognized by monitoring the + 30V power supply voltage that decreases faster than + 12V, the power supply is turned on before the switch output shows the on state. It is possible to enter a state of waiting for recovery and not detect switch output.
[0083]
Further, since the
[0084]
In the configuration shown in FIG. 10, the detection output (power cut-off signal) of the
[0085]
FIG. 11 is a block diagram illustrating a configuration example around the CPU 56 in the
[0086]
FIG. 11 also shows a system reset circuit 65. When the power is turned on, the
[0087]
As shown in FIG. 11, the reset signal from the
[0088]
For example, the detection voltage of the power supply monitoring circuit (the voltage that outputs the power-off signal) is + 22V, and the detection voltage for setting the reset signal to low level is + 9V. In such a configuration, since the power supply monitoring circuit and the system reset circuit 65 monitor the voltage of the same power supply VSL, the timing at which the voltage monitoring circuit outputs a power-off signal and the system reset circuit 65 reset the system. It is possible to reliably set the difference in timing for outputting the signal within a desired predetermined period. The desired predetermined period is a period from the start of the power supply stop process in response to the power-off signal from the power supply monitoring circuit until the completion of the power supply stop process.
[0089]
While power is not supplied from the + 5V power source that is the driving power source of the CPU 56 or the like, at least a part of the RAM is backed up by the backup power source supplied from the power supply board, and the contents are preserved even if the power source for the gaming machine is cut off. The When the +5 V power supply is restored, a reset signal is issued from the system reset circuit 65, so that the CPU 56 returns to a normal operation state. At that time, since necessary data is stored in the backup RAM, it is possible to return to the gaming state at the time of occurrence of the power failure when recovering from the power failure.
[0090]
In the configuration shown in FIG. 11, two reset signals (low level signals) are given to the reset terminal of the CPU 56 when the power is turned on, but the reset is reliably released even if the reset signal rises only once. When the CPU is used, the circuit elements denoted by
[0091]
The CPU 56 used in this embodiment also incorporates an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has 4 bits PB0 to PB3 and 1 byte port PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set to either input / output.
[0092]
Also, as shown in FIG. 11, the output signal of the
[0093]
12 and 13 are explanatory diagrams showing output port assignment in this embodiment. As shown in FIG. 12, the
[0094]
Further, various information output signals from the
[0095]
FIG. 14 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 14, the winning
[0096]
Next, the operation of the gaming machine will be described.
FIG. 15 is a flowchart showing main processing executed by the CPU 56 on the
[0097]
In the initial setting process, the CPU 56 first sets the interrupt prohibition (step S1). Next, the interrupt mode is set to interrupt mode 2 (step S2), and a stack pointer designation address is set to the stack pointer (step S3). Then, the built-in device register is initialized (step S4). Further, after initialization (step S5) of CTC (counter / timer) and PIO (parallel input / output port) which are built-in devices (built-in peripheral circuits), the RAM is set to an accessible state (step S6).
[0098]
The CPU 56 used in this embodiment has the following three types of maskable interrupt (INT) modes. When a maskable interrupt occurs, the CPU 56 automatically sets the interrupt disabled state and saves the contents of the program counter in the stack.
[0099]
Interrupt mode 0: The built-in device that issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. At reset, the CPU 56 automatically enters interrupt
[0100]
Interrupt mode 1: In this mode, when an interrupt is accepted, the mode always jumps to address 0038 (h).
[0101]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output from the built-in device indicates the interrupt address It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary address (although it is skipped). Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
[0102]
Therefore, when the interrupt
[0103]
Next, the CPU 56 checks the state of the output signal of the
[0104]
If the
[0105]
In this embodiment, whether or not there is backup data in the backup RAM area is confirmed by the state of the backup flag set in the backup RAM area when the power is turned off. In this example, as shown in FIG. 16, if “55H” is set in the backup flag area, it means that there is a backup (ON state), and if a value other than “55H” is set, there is no backup (OFF). State).
[0106]
After confirming that there is a backup, the CPU 56 performs a data check of the backup RAM area (parity check in this example). In the case of recovery after an unexpected power failure, the data in the backup RAM area should have been saved, so the check result is normal. If the check result is not normal, the internal state cannot be returned to the state at the time of power-off, and therefore an initialization process that is executed at the time of power-on not at the time of power failure recovery is executed.
[0107]
If the check result is normal (step S9), the CPU 56 performs a game state restoration process for returning the internal state of the game control means and the control state of the electric component control means such as the display control means to the state when the power is cut off. (Step S10). Then, the saved value of the PC (program counter) stored in the backup RAM area is set in the PC, and the address is restored.
[0108]
In this embodiment, the presence / absence of backup data is confirmed when the
[0109]
In this embodiment, after the presence or absence of backup data is confirmed in step S8, the backup area is checked in step S9 when backup data exists. Conversely, the check result of the backup area is After it is confirmed that the data is normal, the presence / absence of backup data may be confirmed. Further, it may be determined whether or not to execute the power failure recovery processing by confirming either one of the presence / absence of backup data or the check of the backup area.
[0110]
Further, for example, in the parity check (step S9) when determining whether or not to execute the power failure recovery process, that is, when determining whether or not to restore the gaming state, a special process in the stored RAM data If it is confirmed that the gaming machine is in a game standby state (not changing in design, not in big hit game, not in probable change, or without starting prize memory) by flag or the like and starting winning memory data The initialization process may be executed without performing the game state restoration process.
[0111]
In this way, it is determined whether or not to restore the gaming state when the power is turned off according to the operation state of the
[0112]
It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, and the
[0113]
In the initialization process, the CPU 56 first performs a RAM clear process (step S11). Also, initial value setting processing is performed for setting initial values in predetermined work areas (for example, a normal symbol determination random number counter, a normal symbol determination buffer, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.). Further, processing for initializing the sub-boards (
[0114]
Then, a CTC register set in the CPU 56 is set so that a timer interrupt is periodically generated every 2 ms (step S14). That is, a value corresponding to 2 ms is set in a predetermined register (time constant register) as an initial value. Since the interruption is prohibited in step S1 of the initial setting process, the interruption is permitted before the initialization process is completed (step S15).
[0115]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 ms. When a timer interrupt occurs, as shown in FIG. 17, the CPU 56 sets a timer interrupt flag indicating that a timer interrupt has occurred, for example (step S12).
[0116]
When the execution of the initialization process (steps S11 to S15) is completed, the main process shifts to a loop process in which it is confirmed whether or not a timer interrupt has occurred (step S17). In the loop, display random number update processing (step S16) is also executed.
[0117]
When the CPU 56 recognizes that a timer interrupt has occurred in step S17, it executes the game control process of steps S21 to S31. In the game control process, the CPU 56 first inputs the states of the switches such as the
[0118]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided in the
[0119]
Next, a process of updating each counter indicating each determination random number such as a big hit determination random number used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number that determines the type of stop symbol (step S24).
[0120]
Further, the CPU 56 performs special symbol process processing (step S25). In the special symbol process control, corresponding processing is selected and executed according to a special symbol process flag for controlling the
[0121]
Next, the CPU 56 performs a process of setting a display control command related to the special symbol in a predetermined area of the
[0122]
Further, the CPU 56 performs information output processing for outputting data such as jackpot information, start information, probability variation information supplied to the hall management computer, for example (step S29).
[0123]
Further, the CPU 56 issues a drive command to the
[0124]
Then, the CPU 56 executes a prize ball process for setting the number of prize balls based on the detection outputs of the
[0125]
With the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, in the timer interrupt process, for example, only a flag indicating that an interrupt has occurred is set, and the game control process is executed in the main process, but the game control process is performed in the timer interrupt process. May be executed.
[0126]
In addition, the main process includes a process for determining whether or not to shift to the game control process, and whether or not the CPU 56 should shift to the game control process by the timer interrupt process based on the timer interrupt generated periodically. Since the flag for determining whether or not is set or the like, all of the game control processing is surely executed. In other words, until all the game control processes are executed, it is not determined whether or not to shift to the next game control process, so it is guaranteed that all the processes in the game control process are completed. ing.
[0127]
As described above, in this embodiment, the interrupt
[0128]
Note that after the setting of CTC and PIO (step S5) is completed, an internal register for determining the frequency of the clock signal output from the IEO / SCLK0 terminal may be set. At that time, the frequency of the clock signal is set to a frequency corresponding to 2 ms which is the start cycle of the game control process. When such setting is performed, a clock signal having a frequency corresponding to the activation period of the game control process is externally output from the CPU 56 from the IEO / SCLK0 terminal. Then, a signal corresponding to the activation cycle of the game control process can be observed outside the CPU 56. Therefore, it becomes easy to simulate a game control process by the CPU 56 and to test an operation state of the CPU 56 outside the gaming machine using such a signal.
[0129]
Also, among the
[0130]
Next, a specific example of the switch process (step S21) in the main process will be described. In this embodiment, when the ON state of the detection signal continues for a predetermined time, it is certainly determined that the switch is turned on, and processing corresponding to the switch on is started. A switch timer is used to measure the predetermined time. The switch timer is a 1-byte counter formed in the backup RAM area, and is incremented by 1 every 2 ms when the detection signal indicates an ON state. As shown in FIG. 18, the switch timers are provided by the number N of detection signals. In this embodiment, N = 12. Note that N = 12 (not 13) because the switch timer corresponding to the output signal of the
[0131]
FIG. 19 is a flowchart illustrating a processing example of the switch processing in step S21 in the game control processing. The switch process is first executed in the game control process as shown in FIG. In the switch process, the CPU 56 first inputs data input to the input port 0 (step S71). Next, “8” is set as the number of processes (step S72), and the address of the switch timer for the winning
[0132]
FIG. 20 is a flowchart showing a switch check processing subroutine. In the switch check processing subroutine, the CPU 56 sets port input data, in this case, input data from the
[0133]
If the value of the carry flag is “1” (step S85), that is, if the detection signal of the winning
[0134]
If the value of the carry flag is “0”, that is, if the detection signal of the winning
[0135]
Thereafter, the CPU 56 adds 1 to the pointer (switch timer address) (step S90) and subtracts 1 from the number of processes (step S91). If the number of processes is not 0, the process returns to step S82. Then, the processes in steps S82 to S92 are repeated.
[0136]
The processes of steps S82 to S92 are repeated for the number of processes, that is, eight times, and during that time, the detection signal of the switch input to the 8 bits of the
[0137]
The CPU 56 inputs the data input to the
[0138]
In the switch check processing subroutine, since the above-described processing is executed, the processing of steps S82 to S92 is repeated for the number of processing, that is, four times, and the detection signal of the switch input to the 4 bits of the
[0139]
In this embodiment, since the game control process is started every 2 ms, the switch process is also executed once every 2 ms. Therefore, the switch timer is incremented by 1 every 2 ms.
[0140]
21 to 23 are flowcharts showing an example of the prize ball process in step S31 in the game control process. In this embodiment, in the prize ball processing, it is determined whether or not the
[0141]
In the prize ball process, the CPU 56 sets “0” as the offset of the input determination value table (step S121), and sets “0” as the offset of the address of the switch timer (step S122). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0” indicates that the switch timer corresponding to the winning
[0142]
The input determination value table is a ROM area in which a determination value for determining that the switch has been turned on when it is detected how many times it is continuously turned on is set for each switch. A configuration example of the input determination value table is shown in FIG. As shown in FIG. 26, the input determination value table includes “2”, “50”, “250”, “30”, “250”, “1” in order from the top, that is, in order from the smallest address value. The judgment value is set. In the switch-on check routine, the judgment value set at the address determined by the head address and the offset value in the input judgment value table is compared with the value of the switch timer determined by the head address and the offset value of the switch timer. If they match, for example, a switch-on flag is set.
[0143]
An example of a switch-on check routine is shown in FIG. In the switch-on check routine, the CPU 56 sets the head address of the input determination value table (see FIG. 26) (step S101). Then, an offset is added to the address (step S102), and a switch-on determination value is loaded from the address after the addition (step S103).
[0144]
Next, the CPU 56 sets the start address of the switch timer (step S104), adds an offset to the address (step S105), and loads the value of the switch timer from the address after the addition (step S106). Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the value of the switch timer corresponding to the switch is loaded.
[0145]
Then, the CPU 56 compares the loaded switch timer value with the switch-on determination value (step S107). If they match, a switch-on flag is set (step 108).
[0146]
In this case, in the switch-on check routine, the switch-on flag is set if the value of the switch timer corresponding to the winning
[0147]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S130), and sets “4” as the offset of the switch timer address (step S131). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “4” designates the switch timer corresponding to the
[0148]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0149]
Next, the CPU 56 sets “0” as the offset of the input determination value table (step S135), and sets “5” as the offset of the switch timer address (step S136). The offset “0” in the input determination value table means that the first data in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the offset “5” of the switch timer address indicates that the switch timer corresponding to the
[0150]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0151]
Further, the CPU 56 sets “1” as the offset of the input determination value table (step S150), and sets “9” as the offset of the switch timer address (step S151). The offset “1” in the input determination value table means that the second data “50” in the input determination value table is used. Further, since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “9” designates the switch timer corresponding to the
[0152]
In the switch-on check routine, if the value of the switch timer corresponding to the
[0153]
Further, the CPU 56 sets “2” as the offset of the input determination value table (step S156), and sets “0A (H)” as the offset of the switch timer address (step S157). The offset “2” in the input determination value table means that the third data “250” in the input determination value table is used. Since the switch timers are arranged in the same order as the bit order of the input ports shown in FIG. 14, the switch timer address offset “0A (H)” is designated by the switch timer corresponding to the ball break
[0154]
In the switch-on check routine, if the value of the switch timer corresponding to the ball-
[0155]
Then, the CPU 56 confirms whether or not the payout is stopped (step S201). The payout stop state is a state after a payout stop state designation command is sent to the
[0156]
When any of them changes to the on state, a command transmission control process related to designation of the payout stop state is performed (step S203). In the command transmission control process, after predetermined data is set in the command transmission table for the payout control command, the payout control command sending process is executed. In step S202, when one of the flags is already in the on state and the other flag is in the on state, the command transmission control process (step S203) is not performed.
[0157]
If it is in the payout stop state, it is checked whether both the ball-out state flag and the full tank flag are turned off (step S204). When both are turned off, command transmission control processing relating to designation of canceling the payout stop is performed (step S205).
[0158]
Next, the CPU 56 sets a payout control command related to the number of winning balls according to the winning in the command transmission table, and performs control to send out a payout control command according to the set content. First, the value of the 15 counter is checked (step S221). As described above, the 15 counter is counted up when the game ball wins the big winning opening and the
[0159]
The total winning ball number storage buffer is a buffer for storing a cumulative value of the number of winning balls instructed to the payout control means (however, subtracted when paying out), and is formed in the backup RAM.
[0160]
If the value of the 15 counter is 0, the value of the 10 counter is checked (step S225). As described above, the 10 counter is counted up when a game ball wins a winning opening and the winning
[0161]
If the value of the 10 counter is 0, the value of the 6 counter is checked (step S231). As described above, the six counter is counted up when the game ball wins the start winning opening and the
[0162]
As described above, when the payout control command for instructing the number of prize balls is output from the game control means to the
[0163]
FIG. 25 is a flowchart illustrating an example of the winning ball number subtraction process. In the winning ball number subtraction process, the CPU 56 first loads the stored value of the total winning ball number storage buffer (step S241). Then, it is confirmed whether or not the stored value is 0 (step S242). If 0, the process ends.
[0164]
If it is not 0, the switch timer for the prize ball count switch is loaded (step S243), and the load value is compared with the ON determination value (in this case, “2”) (step S244). If they match (step S245), it is assumed that the prize
[0165]
Also, the value of the prize ball information counter is incremented by 1 (step S247). If the value of the prize ball information counter is 10 or more (step S248), the value of the prize ball information output counter is incremented by 1 (step S249), and the value of the prize ball information counter is incremented by -10 (step S250). The value of the prize ball information output counter is referred to in the information output process (step S29) in the main process shown in FIG. 15. If the value is 1 or more, the prize ball signal (
[0166]
When the value stored in the total prize ball number storage buffer becomes 0 (step S251), the prize ball paying-in flag is cleared (step S252), and a lamp control command is issued to notify that there is no prize ball remaining number. After command data indicating that the prize ball lamp 51 is extinguished is set in the command transmission table (step S253), a lamp control command sending process is executed (step S254).
[0167]
27 to 29 are flowcharts showing a processing example of a non-maskable interrupt process (power supply stop process) executed in response to a power-off signal from the
[0168]
In the power supply stop process, the CPU 56 saves the AF register (accumulator and flag register) in a predetermined backup RAM area (step S451). Further, the interrupt flag is copied to the parity flag (step S452). The parity flag is formed in the backup RAM area. Also, the BC register, DE register, HL register, IX register, and stack pointer are saved in the backup RAM area (steps S454 to S458). When the power is restored, the register contents are restored based on the saved contents, and the interrupt permission / prohibition state is internally set according to the contents of the parity flag.
[0169]
Next, in this embodiment, the detection signal of the prize
[0170]
In this embodiment, a predetermined period measuring counter is used to measure the predetermined period. The value of the counter for measuring the predetermined period is decremented by 1 every time a loop of the switch detection process (a loop starting from S461 and returning to S461) described below is executed once from the initial value m, and the value becomes 0. It is assumed that the predetermined period has ended. Since there is an exception in the detection processing loop, almost constant processing is performed, and therefore, m times the time required for one round of the loop corresponds to a predetermined period.
[0171]
In order to measure the predetermined period, a built-in timer of the CPU 56 may be used. That is, a predetermined value (corresponding to a predetermined period) is set in the built-in timer at the start of the switch detection process. Each time the switch detection processing loop is executed once, the count value of the built-in timer is checked. When the count value reaches 0, it is assumed that the predetermined period has ended. An interrupt by the internal timer can be used to detect that the value of the internal timer has reached 0, but at this stage, the control content (such as each value stored in the RAM) should not be changed. A program configuration is preferred in which the count value of the built-in timer is read and checked instead of using a program.
[0172]
The predetermined period is set to be equal to or longer than the time from when the game ball falls from the
[0173]
At least for a predetermined period during which the switch detection process is executed, the prize
[0174]
Since the input port and the CPU 56 are also driven by the + 5V power source created by the
[0175]
In step S461, an initial value n corresponding to a time of 2 ms is set in the 2 ms measurement counter. Then, until the value of the 2 ms measurement counter becomes 0 (step S462), the value of the 2 ms measurement counter is decremented by 1 (step S463).
[0176]
When the value of the 2 ms measurement counter becomes 0, the input of the detection signal of the prize
[0177]
Then, the switch timer indicated by the pointer (the address of the switch timer is set) is loaded (step S468), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S469). Data of the
[0178]
If the value of the carry flag is “1” (step S470), that is, if the detection signal of the prize
[0179]
When the value of the switch timer becomes 2 (step S473), 1 is subtracted from the value stored in the total prize ball number storage buffer (step S474), and the value of the prize ball information counter is incremented by 1 (step S475). . If the value of the prize ball information counter is 10 or more (step S476), the value of the prize ball information output counter is incremented by 1 (step S477), and the value of the prize ball information counter is incremented by -10 (step S478).
[0180]
Next, the value of the counter for measuring the predetermined period is decremented by -1 (step S479). If the value is not 0, the process returns to step S461.
[0181]
If the prize
[0182]
In this embodiment, the switch detection process of only the winning
[0183]
When the predetermined period has elapsed (step S480), that is, when the value of the counter for measuring the predetermined period becomes 0, the backup specified value ("55H" in this example) is stored in the backup flag (step S481). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S482 to S491). That is, first, the clear data (00) is set in the checksum data area (step S482), and the checksum calculation start address is set in the pointer (step S483). Also, the number of checksum calculations is set (step S484).
[0184]
Then, an exclusive OR between the contents of the checksum data area and the contents of the RAM area pointed to by the pointer is calculated (step S485). The calculation result is stored in the checksum data area (step S486), the pointer value is incremented by 1 (step S487), and the checksum calculation count value is decremented by 1 (step S488). The processing of steps S485 to S488 is repeated until the value of the checksum calculation count becomes 0 (step S489).
[0185]
When the value of the checksum calculation count becomes 0, the CPU 56 inverts the value of each bit of the contents of the checksum data area (step S490). Then, the inverted data is stored in the checksum data area (step S491). This data becomes parity data to be checked when the power is turned on. Next, an access prohibition value is set in the RAM access register (step S492). Thereafter, the built-in
[0186]
Further, the CPU 56 sets the clear data (00) in an appropriate register (step S493), and sets the number of processes (in this example, “7”) in another register (step S494). Further, the address of the
[0187]
Then, clear data is set at the address pointed to by the IO pointer (step S496), the value of the IO pointer is incremented by 1 (step S497), and the value of the processing number is decremented by 1 (step S498). The processes in steps S496 to S498 are repeated until the value of the number of processes becomes zero. As a result, clear data is set in all the
[0188]
Therefore, after the processing for saving the game state (in this example, checksum generation and RAM access prevention) is executed, each output port is immediately turned off. In this embodiment, the RAM area in which data used in the game control process is stored is all backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the gaming state.
[0189]
Since each output port is turned off immediately after the processing for saving the gaming state is executed, it is reliably prevented that a situation that does not match the saved gaming state occurs. When the processes shown in FIGS. 27 to 29 are executed, the power supply to the gaming machine is stopped, so that the voltage applied to the electrical component is lowered. When the applied voltage falls below the drivable voltage, the driving of the electrical component is stopped. Therefore, when the power supply to the gaming machine is stopped, the driving of the electrical components is stopped although there is a short delay.
[0190]
However, if the clear process for the output port as in this embodiment is not performed, the variable winning
[0191]
In addition, after the game state is stored, there may be a case where a winning in a big winning opening as a variable winning ball apparatus occurs. In such a case, there is a possibility that a trouble may occur due to a difference between the number of winnings recognized by the player and the number of winnings displayed on the display unit based on the stored gaming state when power supply is restored. However, in this embodiment, there is no possibility of such a trouble occurring.
[0192]
When the clear process for the output port is completed, the CPU 56 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0193]
In this embodiment, the power supply stop process is executed according to the NMI. However, the power supply stop signal is connected to the maskable terminal of the CPU 56 and the power supply stop process is executed by the maskable interrupt process. May be. Alternatively, a power-off signal may be input to the input port and the power supply stop process may be executed according to the input port check result.
[0194]
Further, in this embodiment, the register saving process is performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0195]
The output port clear process may be performed before the switch detection process is executed (before step S460). During execution of the power supply stop process, the CPU 56 and switches are driven by the charging power of the capacitor. When the output port clear process is performed before the switch detection process is executed, even if the big prize opening, variable prize winning device, etc. are configured to be driven by electrical components such as solenoids, they are driven. In other words, the charging power of the capacitor can be effectively used for the power supply stop process.
[0196]
However, in the case where the
[0197]
In addition, even when the big prize opening is closed by clearing the output port, there is a possibility that there is a game ball in the big prize opening. Therefore, in the switch detection process executed in response to the power-off signal, the
[0198]
FIG. 30 is a flowchart showing a part of a non-maskable interrupt process (power supply stop process) of the game control means in another embodiment of the present invention. The flowchart shown in FIG. 30 is executed following the processing of steps S451 to S492 shown in FIGS. That is, in this embodiment, after the RAM access prohibited state is set (step S492), the head address of the clear data table is set in the pointer (step S501), and then the data clear process is executed (step S501). S502), a standby state for waiting for system reset is entered. A predetermined register is used as a pointer.
[0199]
FIG. 31 is an explanatory diagram of a configuration example of the clear data table. In the example shown in FIG. 31, the clear data table includes, in order, processing number data (in this example, “7”), the
[0200]
FIG. 32 is a flowchart showing the data clear process in step S502. In the data clear process, the CPU 56 extracts the processing number data from the address pointed to by the pointer (step S511). Then, the pointer value is increased by 1 (step S512). Next, address data (output port address) is extracted from the address pointed to by the pointer (step S513). Further, the value of the pointer is incremented by 1 (step S514).
[0201]
Then, clear data is extracted from the address indicated by the pointer (step S515), and the data is set to the address extracted in step S83 (step S516). Next, 1 is subtracted from the value of the processing number (step S517), and when the processing number becomes 0, the data clear processing is terminated (step S518). If the number of processes is not 0, the process returns to step S511.
[0202]
Even if the clear data table is used, the clear signal output process can be performed quickly, and the occurrence of inconsistency between the control state stored when the power supply to the gaming machine is stopped and the actual control state is more effectively performed. Can be prevented. When a clear data table is used, the address data and the clear data need not be arranged in the order of addresses in the table, and the degree of freedom of the table configuration is increased. For example, when it is desired not to clear a test signal in a gaming machine that uses a test signal or the like, the clearing process of the test signal can be easily excluded by excluding data relating to the output port relating to the test signal from the table. Further, when the output port is increased or decreased or changed, it is only necessary to change the contents of the table, and there is no need to change the program.
[0203]
FIG. 33 is a timing chart showing an example of how detection signal input processing from the payout detection means is executed. In this embodiment, the power-off signal is input to the
[0204]
As shown in FIG. 33, when the prize ball payout is executed around the time when the power-off signal is turned on (in this example, the change from the high level to the low level), the detection signal input process from the payout detecting means is executed. Within a predetermined period, the prize
[0205]
When the voltage value of VSL further decreases to a predetermined value (+9 V in this example), the output of the
[0206]
When the voltage value of VSL is further decreased to be lower than a voltage capable of generating Vcc (+5 V for driving various circuits), each circuit cannot be operated on each substrate. However, in the
[0207]
As will be described later, the
[0208]
The
[0209]
FIG. 34 is an explanatory diagram showing an example of the
[0210]
In such a third type pachinko gaming machine, even when it is configured to save the control state in response to the occurrence of a power failure or the like, first, for example, in the process activated in response to the power-off signal, the output port is cleared. In the process, the motor or the like that drives the rotor 30C is stopped. Since the game ball guided to the start port switch (the switch for detecting the game ball entering the rotor 30C) by the rotor 30C is subjected to the switch detection process for a predetermined period even after it is detected that the power is cut off. It can be detected by the start switch. Therefore, when the power supply is restored, it is guaranteed that the operating condition of the special winning opening 30D is established. In this case, the predetermined period is a period longer than the time until the game ball moves from the part holding the game ball of the rotor 30C to the start port switch. In addition, even for the switch provided in the right-generating electric accessory 30B, even if it is detected that the power supply is cut off, the detection process is executed for a predetermined period, thereby preventing unauthorized loss of the right. .
[0211]
Note that when all switches are detected in the switch detection process in the process activated in response to the occurrence of the power-off signal, the switch process shown in FIG. 19 may be called during a predetermined period. . And when comprised in that way, the process when a switch timer value reaches an ON determination value is also performed. For example, when the switch timer value of the winning ball switch reaches the ON determination value, a process for setting the number of winning balls is performed (for example, increment of 15 counters), or the switch timer value of the
[0212]
Hereinafter, the gaming state restoration process will be described.
FIG. 35 is a flowchart showing an example of the gaming state restoration process shown in step S10 of FIG. In this example, the CPU 56 restores the value stored in the backup RAM to each register (step S91). Then, based on the data stored in the backup RAM, the gaming state at the time of power failure is confirmed and returned. That is, based on the data stored in the backup RAM, the
[0213]
As described above, in the game state restoration process, the state of various electrical components is restored according to the restored internal state, and control is performed on the
[0214]
In this embodiment, when the gaming state is restored to the power-off state, the CPU 56 restores the interrupt permission / prohibition state at the previous power-off, so that the value of the parity flag stored in the backup RAM is restored. Is confirmed (step S95). If the parity flag is off, interrupt permission is set (step S96). However, if the parity flag is in the on state, the gaming state restoration process is terminated as it is (while keeping the interrupt prohibited state set in step S1). The fact that the parity flag is in the on state means that the interrupt was prohibited at the previous power-off, as shown in step S452 in FIG. Therefore, when the parity flag is in the on state, no interrupt is permitted.
[0215]
In this embodiment, the following state recovery is possible by the gaming state recovery process described above.
[0216]
The states of the
[0217]
When the power is cut off during the change of the special symbol, information on the change time (for example, 10 seconds) of the variable display pattern and the already executed time (for example, 4 seconds) is backed up. Then, at the time of recovery, the
[0218]
Even if the power is cut off during the big hit game, the remaining time of the interval during the round or between rounds is displayed at the time of recovery, as in the case of the power off during the special symbol change described above. The
[0219]
The display states of the
[0220]
The sound generation state controlled by the sound control means is restored except when the special symbol is changing and the big hit game is being played. However, if the game is a big hit game when the power is turned off, it can be restored to the initial state of each control section. When the power is cut off during the special symbol fluctuation, the sound generation state is controlled for the remaining time in the same manner as the display control of the
[0221]
In this embodiment, a control command for restoring the state is sent from the game control means of the
[0222]
Further, as will be described later, since the payout control means mounted on the
[0223]
In the above embodiment, the case where the data storage process and the restoration process are performed in the game control means has been described, but part of the RAM in the payout control means, the sound control means, the lamp control means, and the display control means is also included. The power supply is backed up, and the payout control means, the display control means, the sound control means, and the lamp control means may perform the processing as described above. However, the payout control means, the display control means, the sound control means, and the lamp control means do not need to perform command transmission processing at the time of recovery.
[0224]
Next, as an example of the case where the data storage process and the recovery process are performed in the electrical component control means other than the game control means, the case where the data storage and recovery is performed in the payout control means will be described.
[0225]
FIG. 36 is a block diagram showing an example of the configuration around the
[0226]
The INT signal from the
[0227]
Although the system reset circuit 975 is also mounted on the
[0228]
The predetermined value for the
[0229]
While power is not supplied from the + 5V power supply, at least a part of the built-in RAM of the
[0230]
As shown in FIG. 36, the output signal of the
[0231]
In the configuration shown in FIG. 36, the system reset circuit 975 outputs a low level during a period determined by the capacitance of the capacitor when power is turned on, and then outputs a high level. That is, the reset release timing is only once. However, as in the case of the
[0232]
FIG. 37 is an explanatory diagram showing assignment of output ports in this embodiment. As shown in FIG. 37, the output port C (
[0233]
FIG. 38 is an explanatory diagram showing bit assignment of input ports in this embodiment. As shown in FIG. 38, the input port A (
[0234]
FIG. 39 is a flowchart showing main processing of the
[0235]
In this embodiment, one channel of the built-in CTC is used in the timer mode. Accordingly, in the built-in device register setting process in step S704 and the process in step S705, register setting for setting the channel to be used to timer mode, register setting for permitting interrupt generation, and setting an interrupt vector. The register is set. The interrupt by the channel is used as a timer interrupt. For example, when it is desired to generate a timer interrupt every 2 ms, a value corresponding to 2 ms is set as an initial value in a predetermined register (time constant register).
[0236]
The interrupt vector set for the channel set to the timer mode (
[0237]
Further, another channel (
[0238]
The interrupt vector set in the channel (channel 2) set in the counter mode corresponds to the head address of the command reception interrupt process described later. Specifically, the start address of the command reception interrupt process is specified by the value set in the I register and the interrupt vector.
[0239]
In this embodiment, the
[0240]
The interrupt based on the count-up of the CTC channel 2 (CH2) is an interrupt that occurs when the value of the timer counter register CLK / TRG2 described above becomes “0”. Therefore, for example, in step S705, the initial value “1” is set in the timer counter register CLK / TRG2 as the specific register. An interrupt based on the count-up of CTC channel 3 (CH3) is an interrupt that occurs when the internal clock (system clock) of the CPU is counted down and the register value becomes “0”. Used as an interrupt. Specifically, the register value of CH3 is subtracted at 1/256 period of the system clock. In step S705, the CH3 register is set to a value corresponding to 2 ms as an initial value.
[0241]
Interrupts based on CTC CH2 count-up have a higher priority than interrupts based on CH3 count-up. Therefore, when the count-up occurs simultaneously, the interrupt based on the CH2 count-up, that is, the interrupt that triggers the execution of the command reception interrupt process is given priority.
[0242]
Next, the
[0243]
If the
[0244]
After confirming that there is a backup, the
[0245]
If the check result is normal (step S709), the
[0246]
In this way, it is determined whether or not to restore the gaming state when the power is turned off according to the operation state of the
[0247]
It should be noted that, when the backup data is not stored in the fluctuation data storage means when the power is turned on, and the
[0248]
In the initialization process, the
[0249]
In this embodiment, the built-in CTC of the
[0250]
The
[0251]
In the payout control process, the
[0252]
Next, the
[0253]
Next, the
[0254]
Next, the
[0255]
Further, the
[0256]
In this embodiment, a stepping motor is used as the
[0257]
Next, error detection processing is performed, and predetermined display is performed on the
[0258]
The output port C is accessed in the payout motor control process (step S758) in the payout control process. The output port D is accessed by error processing (step S759) in the payout control processing. The output port E is accessed in the ball lending control process (step S756) and the prize ball control process (step S757) in the payout control process.
[0259]
FIG. 41 is an explanatory diagram showing a usage example of the RAM built in the
[0260]
As described above, the number of unpaid prize balls and the number of rented balls are stored in the backup RAM area capable of holding the contents for a predetermined period. Therefore, even if an unexpected power failure such as a power failure occurs, If the power is restored, the winning ball processing and ball lending processing stored in the backup RAM area can be continued. Therefore, the disadvantage given to the player can be reduced.
[0261]
42 to 44 are flowcharts showing an example of non-maskable interrupt processing executed in response to the power-off signal from the
[0262]
In the non-maskable interrupt process, the
[0263]
Next, the drive signal output to the dispensing
[0264]
In this embodiment, a predetermined period measuring counter is used to measure the predetermined period. The value of the counter for measuring the predetermined period is decremented by 1 every time a switch detection processing loop (a loop starting from S763 and returning to S763) described below is executed once from the initial value m. It is assumed that the predetermined period has ended. Since there is an exception in the detection processing loop, almost constant processing is performed, and therefore, m times the time required for one round of the loop corresponds to a predetermined period.
[0265]
In order to measure the predetermined period, an internal timer of the
[0266]
At least during a predetermined period in which the switch detection process is executed, the prize
[0267]
Since the input port and the
[0268]
Furthermore, in this embodiment, the sorting
[0269]
Note that the capacitor 923 used in this embodiment is an example of an auxiliary driving power supply, but another auxiliary driving power supply may be used. At least during the above-mentioned predetermined period, auxiliary driving of other modes is possible as long as it can drive the payout control means such as the prize
[0270]
In the detection signal input process (switch detection process) from the payout detection means, the
[0271]
If the value of the counter for measuring the predetermined period is not 0, it is confirmed whether or not the prize ball count switch is on (step S765). If it is ON, the value of the detection period counter is decremented by 1 (step S766), and then it is confirmed whether or not the value of the detection period counter becomes 0 (step S767). If it is 0, the detection signal of the prize
[0272]
If it is confirmed in step S765 that the prize ball count switch is not on, the detection signal of the prize
[0273]
If the prize
[0274]
Note that a timer process for preventing erroneous detection is also performed in the normal switch process (step S751 in FIG. 39). Therefore, such normal switch processing may be called. Here, the timer process using the counter for the detection period is performed, but the timer in the switch detection process using the CPU built-in timer is the same as in the case of measuring the predetermined period. Processing may be realized.
[0275]
When the winning ball count switch is not on and the ON state of the winning
[0276]
If it is confirmed in step S775 that the ball lending count switch is not on, the detection signal of the ball lending
[0277]
If the ball lending
[0278]
When the predetermined period has elapsed (step S764), the
[0279]
Further, the
[0280]
Then, clear data is set at the address pointed to by the IO pointer (step S824), the value of the IO pointer is incremented by 1 (step S825), and the value of the processing number is subtracted by 1 (step S827). The processes in steps S824 to S826 are repeated until the value of the number of processes becomes zero. As a result, clear data is set in all the output ports C to E (see FIG. 37). As shown in FIG. 37, in this example, “1” is on and clear data “00” is set to each output port, so all output ports are off.
[0281]
Therefore, after the processing for saving the game state (in this example, checksum generation and RAM access prevention) is executed, each output port is immediately turned off. In this embodiment, all RAM areas in which data used in the payout control process are stored are backed up. Therefore, the checksum generation process indicating whether or not the contents are correctly stored and the RAM access prevention process for preventing the contents from being rewritten correspond to the process for storing the payout control state.
[0282]
As described above, in this embodiment, when a power-off signal is output in response to the occurrence of a power failure or the like, first, the driving of the
[0283]
In other words, in this embodiment, when the control state is stored in the backup storage means when the power supply to the gaming machine is stopped, it is possible to prevent a control contradiction or the like from occurring.
[0284]
Note that clearing of output ports other than the output port of the sorting
[0285]
When the clear process for the output port is completed, the
[0286]
Here, a timer (detection period counter) is set when the detection signal of the winning
[0287]
Also in this embodiment, the register saving process was performed at the beginning of the process activated in response to the power-off signal, but when the register is not used in the switch detection process, after executing the switch detection process, That is, the register saving process can be performed before the backup flag setting and the checksum calculation process. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Further, even when several registers are used in the switch detection process, the register storage process can be performed before the backup flag setting process and the checksum calculation process for the unused registers.
[0288]
FIG. 45 is a flowchart showing a part of the non-maskable interrupt process using the clear data table of the payout control means in another embodiment of the present invention. The flowchart shown in FIG. 45 is executed following the processing of steps S801 to S820 shown in FIGS. That is, in this embodiment, after the RAM access prohibited state is set (step S820), the head address of the clear data table is set to the pointer (step S831), and then the data clear process is executed (step S831). S832), a standby state for waiting for system reset is entered. A predetermined register is used as a pointer.
[0289]
FIG. 46 is an explanatory diagram of a configuration example of the clear data table. In the example shown in FIG. 46, in the clear data table, the processing number data (in this example, “3”), the output port C address (address 00H), the clear data to be set to the output port C,. -The output port E address (address 02H) and clear data to be set to the output port E are set. The output port address and the clear data are set in order from the smallest output port address.
[0290]
FIG. 47 is a flowchart showing the data clear process in step S832. In the data clear process, the
[0291]
Then, clear data is extracted from the address indicated by the pointer (step S845), and the data is set to the address extracted in step S843 (step S846). Next, 1 is subtracted from the value of the processing number (step S847), and when the processing number becomes 0, the data clear processing is terminated (step S848). If the number of processes is not 0, the process returns to step S841.
[0292]
Even if the clear data table is used, the clear signal output process can be performed quickly, and the occurrence of inconsistency between the control state stored when the power supply to the gaming machine is stopped and the actual control state is more effectively performed. Can be prevented. When a clear data table is used, the address data and the clear data need not be arranged in the order of addresses in the table, and the degree of freedom of the table configuration is increased. Further, when the output port is increased or decreased or changed, it is only necessary to change the contents of the table, and there is no need to change the program.
[0293]
If the clear data is 00H for all output ports, the clear data need not be included in the clear data table. In that case, the processing of S844 and S845 in the data clear processing shown in FIG. 47 is unnecessary, and
[0294]
In this embodiment, the total number of unpaid prize balls and lending balls is stored, but other storage methods such as storing the number of payouts (for example, 25 per time) are used. However, when the detection signal input process from the payout detection means is executed for a predetermined period in response to the power-off signal, it is possible to prevent inconsistencies in the stored control state. Is done.
[0295]
As described above, in each of the above embodiments, when a power-off signal is output in response to the occurrence of a power failure or the like, first, after the driving of the dispensing device is stopped, detection from the dispensing detection means for a predetermined period. A signal input process is executed, and thereafter a process for storing the payout control state is performed. Therefore, the game ball that was being paid out when the power failure occurred is also reflected in the saved contents of the backup RAM. Therefore, in a case where the control state is stored in the backup storage means when power supply to the gaming machine is stopped, it is possible to prevent inconsistencies between the stored control state and the actual control state. it can.
[0296]
Although the stored control state matches the actual control state, it is preferable to restore the control state as it is when, for example, a player who is different from the player who played the game before turning off the power plays a game. Absent. In each of the above-described embodiments, it is determined whether or not the game state at the time of power-off is restored according to the operation state of the
[0297]
In the above-described embodiment, the operation of the ball payout device is stopped at the start of an interrupt process by an interrupt generated in response to a power-off signal (in the above-described example, a non-maskable interrupt process), and the payout detecting means is used for a predetermined period. The detection signal input processing from was performed. However, when power supply to the gaming machine is stopped, a first signal indicating that may be generated first, and a second signal may be generated when the voltage further decreases. Then, the operation of the ball dispensing device is stopped according to the first signal, the detection signal is input from the dispensing detection means, and the control state is stored in the backup RAM according to the second signal. You may go.
[0298]
FIG. 48 is a block diagram showing a configuration example of the power supply board 910A for performing such control. In this example, a power
[0299]
The period from when the first signal is generated to when the second signal is generated is from the time when the game ball falls from the ball payout device 97 (or prize ball payout device 97A, rental ball payout device 97C). It is set to be equal to or longer than the time required to reach the prize
[0300]
In the
[0301]
48 and 49 are flowcharts showing an example of an interrupt process (voltage drop interrupt process) activated based on an interrupt generated in response to the generation of the first signal. The CPU 56 of the
[0302]
Next, the CPU 56 sets an initial value n corresponding to a time of 2 ms in the 2 ms measurement counter (step S461). Then, the value of the 2 ms measurement counter is decremented by -1 (step S465) until the value of the 2 ms measurement counter becomes 0 (step S462). When the value of the 2 ms measurement counter becomes 0, the data input to the
[0303]
Then, the switch timer indicated by the pointer (the address of the switch timer is set) is loaded (step S468), and the comparison value is shifted to the right (from the upper bit to the lower bit) (step S469). Data of the
[0304]
If the value of the carry flag is “1” (step S470), that is, if the detection signal of the prize
[0305]
When the value of the switch timer becomes 2 (step S473), 1 is subtracted from the value stored in the total prize ball number storage buffer (step S474), and the value of the prize ball information counter is incremented by 1 (step S475). . If the value of the prize ball information counter is 10 or more (step S476), the value of the prize ball information output counter is incremented by 1 (step S477), and the value of the prize ball information counter is incremented by -10 (step S478). Then, the process returns to step S461.
[0306]
Since the power supply voltage is lowered during the switch detection processing in steps S461 to S478, the second signal should be generated. Therefore, a non-maskable interrupt occurs. FIG. 51 is a flowchart illustrating an example of a non-maskable interrupt.
[0307]
In the non-maskable interrupt process, the CPU 56 stores the backup specified value (“55H” in this example) in the backup flag (step S481). The backup flag is formed in the backup RAM area. Next, parity data is created (steps S482 to S491).
[0308]
Then, after prohibiting RAM access (step S492), all output ports are turned off (steps S493 to S499). When the clear process for the output port is completed, the CPU 56 enters a standby state (loop state). Therefore, nothing is done until the system is reset.
[0309]
With the above processing, when the prize
[0310]
Further, the output port clear process may be performed before the switch detection process (after step S458) in the voltage drop interrupt process shown in FIGS.
[0311]
In this embodiment, the register saving process is performed at the beginning of the process activated in response to the voltage drop signal (first signal). However, when the register is not used in the switch detection process, The register saving process can be performed after the detection process is executed, that is, in the process activated in response to the second signal. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Furthermore, even when some registers are used in the switch detection process, the register storage process can be performed in the process activated in response to the second signal for the unused registers.
[0312]
FIG. 52 is a timing chart showing an example of how detection signal input processing from the payout detection means is executed. As shown in FIG. 52, when the ball payout is executed around the time when the voltage drop signal is turned on (in this example, the change from the high level to the low level), the detection signal input processing from the payout detection means is executed. Within the period (period before the second signal is generated), the prize
[0313]
Also in the
[0314]
FIG. 53 is a flowchart illustrating an example of an interrupt process (voltage drop interrupt process) activated based on an interrupt generated in response to the generation of the first signal. The
[0315]
Next, the drive signal output to the dispensing
[0316]
Then, it is confirmed whether or not the prize ball count switch is on (step S765). If it is ON, the value of the detection period counter is decremented by 1 (step S766), and then it is confirmed whether or not the value of the detection period counter becomes 0 (step S767). If it is 0, the detection signal of the prize
[0317]
If it is confirmed in step S765 that the prize ball count switch is not on, the detection signal of the prize
[0318]
If the prize
[0319]
When the winning ball count switch is not on and the ON state of the winning
[0320]
Even in this embodiment, at least until the second signal is generated, the portion for performing the switch detection processing of the winning
[0321]
Also, here, when the detection signal of the winning
[0322]
Further, the output port clear process may be performed before the switch detection process (after step S808) in the voltage drop interrupt process shown in FIG.
[0323]
FIG. 54 is a flowchart illustrating an example of a non-maskable interrupt. In the non-maskable interrupt process, the
[0324]
Further, the
[0325]
Then, clear data is set at the address pointed to by the IO pointer (step S824), the value of the IO pointer is incremented by 1 (step S825), and the value of the processing number is subtracted by 1 (step S827). The processes in steps S824 to S826 are repeated until the value of the number of processes becomes zero. As a result, clear data is set in all the output ports C to E (see FIG. 36).
[0326]
When the clear process for the output port is completed, the
[0327]
In this embodiment, power supply monitoring means (
[0328]
In the process according to the first signal, first, after the driving of the payout device is stopped, the input process of the detection signal from the payout detecting means is repeatedly executed, and then the payout control state according to the second signal. Processing for saving is performed. Therefore, the game ball that was being paid out when the power failure occurred is also detected by the process according to the first signal, and is therefore reflected in the stored contents of the backup RAM in the process according to the second signal. Therefore, in a case where the control state is stored in the backup storage means when power supply to the gaming machine is stopped, it is possible to prevent inconsistencies between the stored control state and the actual control state. it can.
[0329]
When the ball payout is executed around the time when the voltage drop signal is turned on (in this example, the change from the high level to the low level), the detection signal input process from the payout detection means is executed for a predetermined period (the second signal is Within the period before the occurrence), the prize
[0330]
In this embodiment, the register saving process is performed at the beginning of the process activated in response to the voltage drop signal (first signal). However, when the register is not used in the switch detection process, The register saving process can be performed after the detection process is executed, that is, in the process activated in response to the second signal. In this case, the register saving process, the backup flag setting process, the checksum calculation process, and the output port off setting process can be regarded as a power supply stop process. Furthermore, even when some registers are used in the switch detection process, the register storage process can be performed in the process activated in response to the second signal for the unused registers.
[0331]
Further, in each of the above embodiments, the case where the game control means and the payout control means perform the switch detection process in response to the power-off signal is exemplified, but the display control means, the sound control means, and the lamp control means are also controlled. When state saving processing is performed, in response to the power-off signal, the driving of a predetermined electrical component is stopped, and the control signal is saved after the detection signal of the switch means related to the electrical component is confirmed over a predetermined period. You may comprise so that a process may be performed.
[0332]
In each of the above embodiments, the
[0333]
In each of the above embodiments, the power supply monitoring circuit is provided on the
[0334]
The
[0335]
Furthermore, the present invention can be applied to a slot machine or the like provided with an electrical component for paying out the game medium, not limited to a pachinko game machine in which the game medium is a game ball.
[0336]
【The invention's effect】
As described above, according to the present invention, a gaming machine is a gaming machine in which a player can perform a predetermined game, and an electrical component control micro for controlling electrical components provided in the gaming machine. The computer, the fluctuation data storage means for storing fluctuation data generated when the electric component control microcomputer performs control, and the last of the fluctuation data storage means immediately before the power supply stop even if the power supply to the gaming machine is stopped Stored content holding means capable of holding stored content;A first power supply that outputs a first detection signal to the electric component control microcomputer when it is detected that the DC voltage has dropped to a first detection voltage that is higher than the drive power supply voltage of the electric component control microcomputer The monitoring unit and the same DC voltage as the DC voltage monitored by the first power source monitoring unit are monitored, and the DC voltage is set lower than the first detection voltage and higher than the driving power source voltage of the electric component control microcomputer. Second power supply monitoring means for outputting a second detection signal when the detected second detection voltage is reached,An operation means for outputting an operation signal in response to an operation, and an output port for the electric component control microcomputer to output a signal.In response to the input of the first detection signal, the power supply stop process, which is a process for saving the control state in the fluctuation data storage means, is executed, and the operation is stopped in response to the input of the second detection signal. ,Whether or not the operation signal from the operating means is input to the input port only when the power supply is started by performing output port clear processing to clear the signal output to the output port in the power supply stop processing When the operation signal confirmation process is performed and it is confirmed by the operation signal confirmation process that an operation signal is input from the operation means, the fluctuation data is stored even if the stored data is held in the fluctuation data storage means. Since the initialization process for initializing the memory content of the storage means is performed, the operating state of each electrical component can be made consistent with the stored gaming state, and an appropriate control state can be stored Is possible. Further, it is possible to prevent the stored control state from being restored based on the judgment of the game store clerk or the like. Also,In the second power supply monitoring means, the electric component control microcomputer stops supplying power until the second power supply monitoring means outputs the second detection signal after the first power supply monitoring means outputs the first detection signal. Since the second detection signal is output to the electric component control microcomputer when the second detection voltage set to complete the time process is reached, the power supply stop process is reliably performed Can be completed.
[0339]
The electronic component control microcomputer is a payout control microcomputer that controls payout means for paying out game media.When paying out game media, stop payingIt is effectively prevented that unnecessary payout is made.
[0340]
The electronic component control microcomputer is a game control microcomputer that controls the variable winning ball device, and the variable winning ball device is processed by the output port clear process.By controlling to the closed state when is openThe variable winning ball apparatus does not remain open, and it is possible to prevent the game medium from entering the variable winning ball apparatus even though no winning is detected.
[0341]
Game medium detecting means for detecting game mediumTheEquipped with electrical component control microcomputer,In processing when power supply is stoppedBy executing the input process of the detection signal from the game medium detecting means for a predetermined period, the game medium to be detected can be detected, and an appropriate control state regarding the number of game media can be backed up and stored.
[0342]
If the game medium detection means includes a payout detection means for detecting the game medium paid out by the payout means for paying out game media, the game medium detection means backs up an appropriate number of game media payouts. It becomes possible.
[0343]
Electric component control microcomputerIn processing when power supply is stoppedThe input processing from the game medium detection means may be executed after the operation of the electrical component is stopped by performing the output port clear process before executing the detection signal input process from the game medium detection means. Therefore, it is possible to backup and store an appropriate control state.
[0344]
Electric component control microcomputerOperation meansOperation signal fromWhether or notBy determining with a request detection determination period shorter than the game medium detection determination period for determining the detection signal from the game medium detection means,ControlThe process for determining the operation state of the operating means can be different from the process for determining the presence of a game medium.
[0345]
When the electric component control microcomputer executes a process for prohibiting access to the fluctuation data storage means in the power supply stop process, an abnormal operation that may occur as the power supply voltage decreases Therefore, it is possible to reliably prevent destruction of the contents of the area (for example, RAM) in which the backup storage resulting from the storage is stored, and it is possible to reliably protect the stored data in the RAM restored when the power is turned on thereafter.
[Brief description of the drawings]
FIG. 1 is a front view of a pachinko gaming machine as viewed from the front.
FIG. 2 is an explanatory view showing each board provided on the back surface of the pachinko gaming machine.
FIG. 3 is a rear view of the mechanism board of the pachinko gaming machine as viewed from the back.
FIG. 4 is a front view showing a configuration around an intermediate base unit installed on a mechanism plate.
FIG. 5 is an exploded perspective view showing a ball dispensing device.
FIG. 6 is a front view showing an example of a game board on which a switch board is mounted as seen from the front.
FIG. 7 is a circuit diagram illustrating an example of a configuration of a clear switch.
FIG. 8 is a block diagram showing a circuit configuration of a game control board (main board).
FIG. 9 is a block diagram showing components related to a prize ball, such as components of a payout control board and a ball payout device.
FIG. 10 is a block diagram illustrating a configuration example of a power supply board.
FIG. 11 is a block diagram illustrating an example of a configuration around a CPU in a main board.
FIG. 12 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 13 is an explanatory diagram illustrating an example of bit assignment of an output port.
FIG. 14 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 15 is a flowchart showing a main process executed by a CPU on the main board.
FIG. 16 is an explanatory diagram showing an example of a relationship between a backup flag and whether or not to execute a game state recovery process.
FIG. 17 is a flowchart showing a 2 ms timer interrupt process.
FIG. 18 is an explanatory diagram showing an example of forming a switch timer in a RAM.
FIG. 19 is a flowchart illustrating an example of switch processing.
FIG. 20 is a flowchart illustrating an example of a switch check process.
FIG. 21 is a flowchart showing an example of a prize ball process.
FIG. 22 is a flowchart showing an example of a prize ball process.
FIG. 23 is a flowchart illustrating an example of a winning ball process.
FIG. 24 is a flowchart showing a switch-on check process.
FIG. 25 is a flowchart illustrating an example of a prize ball number subtraction process.
FIG. 26 is an explanatory diagram of a configuration example of an input determination value table.
FIG. 27 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 28 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 29 is a flowchart showing a non-maskable interrupt process in the game control means.
FIG. 30 is a flowchart showing another example of the power supply stop process in the game control means.
FIG. 31 is an explanatory diagram of a configuration example of a clear data table.
FIG. 32 is a flowchart showing data clear processing.
FIG. 33 is a timing diagram illustrating an example of how detection signal input processing is performed;
FIG. 34 is an explanatory diagram showing an example of a game area of the third type pachinko gaming machine.
FIG. 35 is a flowchart showing an example of a game state restoration process.
FIG. 36 is a block diagram showing a configuration example around a payout control CPU for power supply monitoring and power supply backup.
FIG. 37 is an explanatory diagram showing an example of bit assignment of an output port.
FIG. 38 is an explanatory diagram showing an example of bit assignment of an input port.
FIG. 39 is a flowchart showing a main process executed by the CPU in the payout control board.
FIG. 40 is a flowchart showing a 2 ms timer interrupt process.
FIG. 41 is an explanatory diagram showing a configuration example of a RAM in the payout control unit.
FIG. 42 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 43 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 44 is a flowchart showing a non-maskable interrupt process in the payout control means.
FIG. 45 is a flowchart showing another example of non-maskable interrupt processing in the payout control means.
FIG. 46 is an explanatory diagram of a configuration example of a clear data table.
FIG. 47 is a flowchart showing a data clear process.
FIG. 48 is a block diagram showing another configuration example of the power supply board.
FIG. 49 is a flowchart showing a voltage drop interrupt process of the game control means.
FIG. 50 is a flowchart showing a voltage drop interrupt process of the game control means.
FIG. 51 is a flowchart showing another example of non-maskable interrupt processing by the game control means.
FIG. 52 is a timing chart showing an example of how detection signal input processing is executed;
FIG. 53 is a flowchart showing a voltage drop interruption process of the payout control means.
FIG. 54 is a flowchart showing another example of non-maskable interrupt processing by the payout control means.
FIG. 55 is an explanatory diagram illustrating an example of an external configuration of a clear switch according to another embodiment.
[Explanation of symbols]
31 Game control board (main board)
37 Dispensing control board
54 ROM
55 RAM
56 CPU
57 I / O port
371 CPU for payout control
921 Clear switch
Claims (8)
遊技機に設けられた電気部品を制御するための電気部品制御マイクロコンピュータと、
前記電気部品制御マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段と、
遊技機への電力供給が停止していても電力供給停止直前の前記変動データ記憶手段の記憶内容を保持させることが可能な記憶内容保持手段と、
交流電源からの交流電圧を直流電圧に変換する整流手段と、
前記整流手段によって交流電圧から変換された直流電圧を監視し、該直流電圧が前記電気部品制御マイクロコンピュータの駆動電源電圧よりも高い電圧である第1の検出電圧に低下したことを検出したときに第1の検出信号を前記電気部品制御マイクロコンピュータに出力する第1の電源監視手段と、
操作に応じて操作信号を出力する操作手段と、
前記電気部品制御マイクロコンピュータが信号を出力するための出力ポートと、前記電気部品制御マイクロコンピュータが信号を入力するための入力ポートとを備え、
前記電気部品制御マイクロコンピュータは、前記第1の検出信号の入力に応じて、制御状態を前記変動データ記憶手段に保存させるための処理である電力供給停止時処理を実行し、
前記第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該直流電圧が、前記第1の検出電圧よりも低く、前記電気部品制御マイクロコンピュータの駆動電源電圧よりも高く設定された第2の検出電圧になったときに第2の検出信号を出力する第2の電源監視手段を備え、
前記第2の電源監視手段は、前記第1の電源監視手段が前記第1の検出信号を出力した後に前記第2の電源監視手段が前記第2の検出信号を出力するまでに前記電気部品制御マイクロコンピュータが前記電力供給停止時処理を完了するように設定された前記第2の検出電圧になったときに前記電気部品制御マイクロコンピュータに前記第2の検出信号を出力し、
前記電気部品制御マイクロコンピュータは、前記第2の検出信号の入力に応じて動作停止状態とされ、
前記操作手段からの操作信号は、前記入力ポートに入力され、
前記電気部品制御マイクロコンピュータは、
遊技機への電力供給が開始されたときに、定期的にタイマ割込が発生するように設定し、
前記電力供給停止時処理において、前記出力ポートに出力された信号をクリアする出力ポートクリア処理を行い、
電力供給が開始されたときにのみ、前記入力ポートに前記操作手段からの操作信号が入力されているか否かを確認する操作信号確認処理を行い、該操作信号確認処理によって、前記操作手段からの前記操作信号が入力されていることを確認したときには、変動データ記憶手段に記憶内容が保持されていても、前記変動データ記憶手段の記憶内容を初期化する初期化処理を行い、
前記操作信号確認処理において、前記操作手段からの操作信号が入力されていることが確認されなかったことを条件に、保持されていた記憶内容にもとづいて制御状態を復旧させる状態復旧処理を行い、
前記初期化処理または前記状態復旧処理を行った後に、前記タイマ割込にもとづいて電気部品を制御するための電気部品制御処理を実行する
ことを特徴とする遊技機。A gaming machine in which a player can play a predetermined game,
An electrical component control microcomputer for controlling electrical components provided in the gaming machine;
Variation data storage means for storing variation data generated when the electric component control microcomputer performs control;
A storage content holding unit capable of holding the storage content of the variation data storage unit immediately before the power supply is stopped even when the power supply to the gaming machine is stopped;
Rectifying means for converting an AC voltage from an AC power source into a DC voltage;
When the DC voltage converted from the AC voltage by the rectifying means is monitored and it is detected that the DC voltage has dropped to a first detection voltage that is higher than the drive power supply voltage of the electric component control microcomputer First power supply monitoring means for outputting a first detection signal to the electric component control microcomputer;
An operation means for outputting an operation signal in response to an operation;
Comprising an output port for the electrical component control microcomputer outputs a signal, an input port for the electrical component control microcomputer inputs a signal,
The electrical component control microcomputer performs a power supply stop process, which is a process for storing the control state in the fluctuation data storage unit, in response to the input of the first detection signal .
The same DC voltage as that monitored by the first power supply monitoring means is monitored, and the DC voltage is set lower than the first detection voltage and higher than the drive power supply voltage of the electric component control microcomputer. Second power supply monitoring means for outputting a second detection signal when the second detection voltage is reached,
The second power supply monitoring means controls the electrical component control until the second power supply monitoring means outputs the second detection signal after the first power supply monitoring means outputs the first detection signal. Outputting the second detection signal to the electric component control microcomputer when the microcomputer reaches the second detection voltage set to complete the process when the power supply is stopped;
The electrical component control microcomputer is stopped in response to the input of the second detection signal,
An operation signal from the operation means is input to the input port,
The electrical component control microcomputer is:
When the power supply to the gaming machine is started, set the timer interrupt to occur periodically,
In the power supply stop process, an output port clear process for clearing the signal output to the output port is performed.
Only when the power supply is started, performs an operation signal confirmation process for confirming whether or not an operation signal from the operation means is input to the input port. When confirming that the operation signal is input, even if the stored contents are held in the fluctuation data storage means, an initialization process is performed to initialize the storage contents of the fluctuation data storage means,
In the operation signal confirmation process, on the condition that it is not confirmed that the operation signal from the operation means has been input, a state restoration process is performed to restore the control state based on the stored contents,
After performing the initialization process or the state restoration process, an electrical component control process for controlling an electrical component based on the timer interrupt is executed.
前記払出制御マイクロコンピュータは、出力ポートクリア処理によって、前記払出手段が遊技媒体を払い出しているときには払い出しを停止させる
請求項1記載の遊技機。The electric component control microcomputer is a payout control microcomputer that controls payout means for paying out game media.
The gaming machine according to claim 1, wherein the payout control microcomputer stops payout when the payout means is paying out the game medium by output port clear processing.
電気部品制御マイクロコンピュータは、前記可変入賞球装置を制御する遊技制御マイクロコンピュータであり、
前記遊技制御マイクロコンピュータは、出力ポートクリア処理によって、前記可変入賞球装置が前記開状態であるときには前記閉状態に制御する
請求項1または請求項2記載の遊技機。A variable winning ball apparatus that is installed in a game area where a game medium is launched and can be controlled in either an open state or a closed state;
The electrical component control microcomputer is a game control microcomputer that controls the variable winning ball apparatus,
The gaming machine according to claim 1, wherein the game control microcomputer controls the variable winning ball apparatus to the closed state by the output port clear process when the variable winning ball apparatus is in the open state.
電気部品制御マイクロコンピュータは、電力供給停止時処理において前記遊技媒体検出手段からの検出信号の入力処理を所定期間実行する
請求項1から請求項3のうちのいずれかに記載の遊技機。A game medium detecting means for detecting the game medium;
The gaming machine according to any one of claims 1 to 3 , wherein the electric component control microcomputer executes input processing of a detection signal from the game medium detection means for a predetermined period in the power supply stop process .
請求項4記載の遊技機。The gaming machine according to claim 4, wherein the game medium detecting means includes a payout detecting means for detecting the game medium paid out by the payout means for paying out the game media.
請求項4または請求項5記載の遊技機。The gaming machine according to claim 4 or 5, wherein the electrical component control microcomputer performs an output port clear process before executing the detection signal input process from the game medium detection means in the power supply stop process .
請求項4から請求項6のうちのいずれかに記載の遊技機。The electrical component control microcomputer determines whether or not an operation signal from the operation means is input in a request detection determination period shorter than a game medium detection determination period for determining a detection signal from the game medium detection means. The gaming machine according to any one of claims 4 to 6.
請求項1から請求項7のうちのいずれかに記載の遊技機。The gaming machine according to any one of claims 1 to 7, wherein the electric component control microcomputer executes a process of prohibiting access to the variation data storage unit in the process of stopping power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000240486A JP3647729B2 (en) | 2000-08-08 | 2000-08-08 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000240486A JP3647729B2 (en) | 2000-08-08 | 2000-08-08 | Game machine |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002052216A JP2002052216A (en) | 2002-02-19 |
JP3647729B2 true JP3647729B2 (en) | 2005-05-18 |
JP2002052216A5 JP2002052216A5 (en) | 2005-05-26 |
Family
ID=18731834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000240486A Expired - Fee Related JP3647729B2 (en) | 2000-08-08 | 2000-08-08 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647729B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4631885B2 (en) * | 2007-08-27 | 2011-02-16 | 株式会社三洋物産 | Game machine |
JP6446387B2 (en) * | 2016-04-27 | 2018-12-26 | 株式会社藤商事 | Game machine |
JP6787963B2 (en) * | 2018-09-26 | 2020-11-18 | 株式会社三共 | Game machine |
JP6787962B2 (en) * | 2018-09-26 | 2020-11-18 | 株式会社三共 | Game machine |
JP6787964B2 (en) * | 2018-09-26 | 2020-11-18 | 株式会社三共 | Game machine |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06114142A (en) * | 1992-10-02 | 1994-04-26 | Sankyo Kk | Slot machine |
JPH06233867A (en) * | 1993-02-08 | 1994-08-23 | Sophia Co Ltd | Game machine |
JP2694521B2 (en) * | 1995-11-10 | 1997-12-24 | 株式会社ソフィア | Gaming machine |
JP3142790B2 (en) * | 1997-02-19 | 2001-03-07 | 株式会社ソフィア | Pachinko machine |
-
2000
- 2000-08-08 JP JP2000240486A patent/JP3647729B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002052216A (en) | 2002-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3907931B2 (en) | Game machine | |
JP3907926B2 (en) | Game machine | |
JP3647729B2 (en) | Game machine | |
JP3915963B2 (en) | Game machine | |
JP3842017B2 (en) | Game machine | |
JP3727522B2 (en) | Game machine | |
JP3907929B2 (en) | Game machine | |
JP4413388B2 (en) | Game machine | |
JP3609327B2 (en) | Game machine | |
JP3842018B2 (en) | Game machine | |
JP2003175165A (en) | Game machine | |
JP4237235B2 (en) | Game machine | |
JP4237234B2 (en) | Game machine | |
JP3760402B2 (en) | Game machine | |
JP3907927B2 (en) | Game machine | |
JP3907928B2 (en) | Game machine | |
JP2002017973A (en) | Game machine | |
JP2002017972A (en) | Game machine | |
JP2002078927A (en) | Game machine | |
JP2002052154A (en) | Game machine | |
JP2003225433A (en) | Game machine | |
JP2002052153A (en) | Game machine | |
JP4242412B2 (en) | Game machine | |
JP4242050B2 (en) | Game machine | |
JP4242413B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040721 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3647729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |