JP4779630B2 - アライメント方法、アライメント装置、露光装置 - Google Patents

アライメント方法、アライメント装置、露光装置 Download PDF

Info

Publication number
JP4779630B2
JP4779630B2 JP2005361549A JP2005361549A JP4779630B2 JP 4779630 B2 JP4779630 B2 JP 4779630B2 JP 2005361549 A JP2005361549 A JP 2005361549A JP 2005361549 A JP2005361549 A JP 2005361549A JP 4779630 B2 JP4779630 B2 JP 4779630B2
Authority
JP
Japan
Prior art keywords
alignment
substrate
photosensitive substrate
distortion
shot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005361549A
Other languages
English (en)
Other versions
JP2007165684A (ja
Inventor
有歩 金谷
昌治 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2005361549A priority Critical patent/JP4779630B2/ja
Publication of JP2007165684A publication Critical patent/JP2007165684A/ja
Application granted granted Critical
Publication of JP4779630B2 publication Critical patent/JP4779630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、半導体素子等のデバイスを製造するフォトリソグラフィ工程で使用される露光装置等に関する。
半導体集積回路、液晶ディスプレイ等の電子デバイスの微細パターンを形成するフォトリソグラフィ工程では、レチクルやフォトマスク等のマスクのパターンをウエハやガラスプレート等の基板上に転写する走査露光方式等の露光装置が知られている。このような露光装置においては、基板上に複数層にわたって相互に所定の位置関係を保ってパターンを露光する必要があるため、基板上の2層目以降の層にパターンを転写する際には、その下の層に形成されているパターンとこれから転写するパターンとの位置合わせ(アライメント)が高精度に行なわれる。
このため、露光装置には、基板上の各ショット領域に形成した位置検出用(アライメント用)のマークを検出するアライメントセンサが設けられ、このアライメントセンサの検出結果に基づいて基板上の各ショット領域に形成された既存パターンの正確な位置を計測し、アライメント(位置合わせ)している。
ところで、近年、歪みシリコンが注目されている。歪みシリコンは、C−MOS−LSIが形成されるウエハ表面部分で、半導体の結晶構造が意図的な歪み(伸縮)を持ったものである。例えば、シリコンウエハの表面に、シリコン結晶よりも格子定数の大きなシリコン・ゲルマニウム結晶を薄膜として形成し、その上に再度シリコン結晶を薄膜として形成した場合、最上層の(表面の)シリコン層は、下層のシリコン・ゲルマニウム結晶の格子定数の影響を受けて引っ張られ、その結晶格子が伸縮され歪む。その結果、この最上層の(表面の)シリコン層での電子又はホールの移動度が上昇し、すなわちトランジスタの動作速度を向上することができる。歪みシリコンについては、例えば、特許文献1等に記載されている。
特許第3376208号公報
上述した歪みシリコン技術が適用された基板を用いて露光処理を行う場合には、基板表面が局所的に歪ませてあることから、基板表面に形成したアライメントマークが本来の位置からずれてしまい、ひいてはアライメント精度の悪化が懸念されている。
しかしながら、歪みシリコン技術が適用された基板をアライメントする方法等については、具体的な提案はされていないのが現状である。
本発明は、上述した事情に鑑みてなされたもので、歪みシリコン技術が適用された基板を高精度にアライメントする方法等を提案することを目的とする。
本発明に係るアライメント方法、アライメント装置、露光装置では、上記課題を解決するために、実施の形態に示す各図に対応付けした以下の構成を採用している。但し、各要素に付した括弧付き符号はその要素の例示に過ぎず、各要素を限定するものではない。
発明は、局所的に特定領域(C,E)を歪ませながら、その上にデバイスパターンが形成される基板(P)の、所定処理位置に対するアライメント方法であって、前記デバイスパターンの設計情報に基づいて、前記特定領域に関する情報を取得する第一工程と、前記取得された情報に基づいて、前記アライメントを行う際に使用され且つ前記基板上の変形を表す、前記基板上の場所に応じた互いに異なるモデル式を特定する第二工程と、を有するようにした。
この発明によれば、アライメント処理におけるアライメント条件の最適化(例えば、サンプルショット領域の最適化)や、使用するEGA演算モデル式の最適化が行われるので、いわゆる歪みシリコン技術を適用した基板であっても、その基板を高精度にアライメント処理することが可能となる。
発明は、局所的に特定領域(C,E)を歪ませながら、その上にデバイスパターン(PA)が形成される基板(P)を、所定の処理位置に対してアライメントするアライメント装置(50)であって、前記デバイスパターンの設計情報に基づいて、前記特定領域に関する情報を取得する取得装置(12)と、前記取得された情報に基づいて、前記アライメントを行う際に使用され且つ前記基板上の変形を表す、前記基板上の場所に応じた互いに異なるモデル式を特定する特定装置(13)と、を有するようにした。
この発明によれば、アライメント処理におけるアライメント条件の最適化(例えば、サンプルショット領域の最適化)や、使用するEGA演算モデル式の最適化が行われるので、いわゆる歪みシリコン技術を適用した基板であっても、その基板を高精度にアライメント処理することが可能となる。
発明は、露光装置(EX)が、上記発明に係るアライメント装置(50)を備え、該アライメント装置により前記所定の処理位置に位置決めされた基板(P)上に、デバイスパターン(PA)を露光するようにした。
この発明によれば、いわゆる歪みシリコン技術を適用した基板であっても、基板のアライメント処置が高精度に行われるので、微細なデバイスパターンを基板上に露光することができる。
本発明によれば以下の効果を得ることができる。
いわゆる歪みシリコン技術を適用した基板において、アライメントマークが位置ずれした場合であっても、基板上の歪み分布に基づいてアライメント処理におけるアライメント条件の最適化が行われるので、その基板を高精度にアライメント処理することが可能となる。
また、いわゆる歪みシリコン技術を適用した基板にアライメントマーク等を形成する場合に、基板上の歪み分布に応じてマークの最適な配置位置を決定するので、そのマークを用いた各種計測を高精度に行うことが可能となる。
以下、本発明のアライメント方法、マスクパターンの設計方法、マスク、デバイス製造方法、アライメント装置、露光装置の実施形態について図を参照して説明する。
図1は、露光システム10の全体構成の一例を示す模式図である。
露光システム10は、半導体素子製造用であり、複数台の露光装置EX1,EX2,…EXnを有している。各露光装置EXnは、通信機能を備えた本体制御用の制御系を含み、LAN等の通信ネットワーク11に接続されている。
通信ネットワーク11には、上記複数台の露光装置EXnの他に、設計情報処理装置12及びシミュレータ13が接続されている。
設計情報処理装置12は、各露光装置EXnにおいて感光基板P上に露光されるデバイスパターンの設計情報を管理及び処理する装置であって、デバイスパターンの設計情報等を入力する入力部、入力されたデバイスパターンの設計情報等に基づいていわゆるレシピデータを生成する演算部、デバイスパターンの設計情報やレシピデータ等を記録保存するメモリ部、これらの情報等を表示する表示部及び、これらの情報等を出力する出力部等を備えている。
なお、図1においては、設計情報処理装置12を露光装置EXnと別体として描いているが、設計情報処理装置12の設置場所は、露光装置EXn内でもよく外部でもよい。
シミュレータ13は、設計情報処理装置12に入力されたデバイスパターンの設計情報に基づいて後述するシミュレーション処理を行う装置であって、演算部、メモリ部、入出力部等を備えている。
なお、図1においては、シミュレータ13を露光装置EXnと別体として描いているが、シミュレータ13の設置場所は、露光装置EXn内でもよく外部でもよい。また、シミュレータ13は、後述するアライメント装置50を構成するものである。
図2は、本発明の実施形態に係る露光装置EXnの概略構成図である。
露光装置EXnは、ステップ・アンド・スキャン方式により、マスクのパターンを感光基板に露光する、所謂スキャニングステッパである。なお、ここでいう「感光基板」は半導体ウエハ上にレジストを塗布したものを含み、「マスク」は感光基板上に縮小投影されるデバイスパターンを形成されたレチクルを含む。
露光装置EXnは、マスクMを支持するマスクステージMSTと、感光基板Pを支持する基板ステージPSTと、マスクステージMSTに支持されているマスクMを露光光ELで照明する照明光学系ILと、露光光ELで照明されたマスクMのパターンを基板ステージPSTに支持されている感光基板Pに投影露光する投影光学系PLと、露光装置全体の動作を統括制御する制御装置CONTとを備えている。
なお、以下の説明において、投影光学系PLの光軸AXと一致する方向をZ軸方向、Z軸方向に垂直な平面内でマスクMと感光基板Pとの同期移動方向をX軸方向、Z軸方向及びX軸方向に垂直な方向をY軸方向とする。
照明光学系ILは、マスクステージMSTに支持されているマスクMを露光光ELで照明するものであり、光源、光源から射出された光束の照度を均一化するオプティカルインテグレータ、オプティカルインテグレータからの露光光ELを集光するコンデンサレンズ、リレーレンズ系、露光光ELによるマスクM上の照明領域をスリット状に設定する可変視野絞り等を有している。照明光学系ILから射出される露光光ELとしては、例えば水銀ランプから射出される紫外域の輝線(g線、h線、i線)及びKrFエキシマレーザ光(波長248nm)等の遠紫外光(DUV光)や、ArFエキシマレーザ光(波長193nm)及びF2レーザ光(波長157nm)等の真空紫外光(VUV)などが用いられる。
マスクステージMSTは、マスクMを支持するものであって、ベース23に対して投影光学系PLの光軸AXに垂直な平面内、すなわちXY平面内で2次元移動及び微小回転可能となっている。マスクステージMSTは、リニアモータ等の駆動装置MSTDにより駆動される。なお、駆動装置MSTDは、制御装置CONTにより制御される。
投影光学系PLは、複数の光学素子(レンズ)で構成されており、これら光学素子は鏡筒で支持されている。投影光学系PLは、投影倍率が、例えば1/4あるいは1/5の縮小系である。なお、投影光学系PLは等倍系及び拡大系のいずれでもよい。また、投影光学系PLは、光学特性の補正を行う不図示の結像特性制御装置を有している。この結像特性制御装置は、例えば投影光学系PLを構成する一部のレンズ群の間隔調整や、一部のレンズ群のレンズ室内の気体圧力調整を行うことにより、投影光学系PLの投影倍率、歪曲収差等の光学特性の補正を行う。なお、結像特性制御装置は、制御装置CONTにより制御される。
基板ステージPSTは、感光基板Pを支持するものであって、ベース45上を投影光学系PLの光軸AXに垂直な平面内、すなわちXY平面内で感光基板Pを2次元的に位置決めするXYステージと、投影光学系PLの光軸AXに平行な方向、すなわちZ軸方向に感光基板Pを位置決めするZステージと、及び感光基板Pを微小回転するθステージとを備えている。
基板ステージPST上には移動鏡46が設けられている。また、移動鏡46に対向する位置にはレーザ干渉計47が設けられている。移動鏡46は、X軸に垂直な反射面を有する平面鏡及びY軸に垂直な反射面を有する平面鏡(不図示)により構成されている。レーザ干渉計47は、X軸に沿って移動鏡46にレーザビームを照射するX軸用レーザ干渉計及びY軸に沿って移動鏡にレーザビーム照射するY軸用レーザ干渉計(不図示)により構成され、これらX軸用及びY軸用のレーザ干渉計47により基板ステージPSTのX方向及びY方向における位置(X座標、Y座標)が計測される。また、X軸用及びY軸用の一方について2個のレーザ干渉計47を並列配置することにより、2つの計測値の差から基板ステージPSTの回転角が計測される。
これらレーザ干渉計47による基板ステージPSTのX座標、Y座標及び回転角等の位置情報の計測結果は制御装置CONTへ出力され、制御装置CONTは位置情報をモニタしつつリニアモータ等の駆動装置PSTDを介して基板ステージPSTの位置決め動作を制御する。
なお、図2には示していないが、マスクステージMSTにも同様に複数のレーザ干渉計を有するシステムを備えており、マスクステージMST(マスクM)のX座標、Y座標及び回転角等の位置情報が計測され、これら計測結果は制御装置CONTへ出力される。
露光装置EXnは、投影光学系PLとは別に設置されるオフ・アクシス(Off−Axis)方式のアライメント光学系52を備えている。アライメント光学系52は、矩形状の計測領域を備えており、例えばハロゲンランプから射出される波長550〜750nm程度の広帯域光を、感光基板P上に設けられているアライメントマークAL(例えば十字形のマーク、図3参照)に照射し、計測領域内にあるアライメントマークの像を撮像素子(CCD)で検出する。
制御装置CONTは、アライメント光学系52を用いて、マスクMのパターン像と感光基板Pのショット領域とをアライメントしてから、マスクステージMSTを投影光学系PLの光軸AXに垂直な方向(本実施形態では+X方向)に走査するとともに、これに同期して例えば逆方向(−X方向)に基板ステージPSTを投影光学系PLの投影倍率と同じ速度比で走査し、マスクMのパターン像を感光基板P上の各ショット領域に逐次転写(露光)する。
次に、歪みシリコン技術が適用された感光基板Pについて説明する。
図3は、歪みシリコン技術が適用された感光基板P上に形成された複数のショット領域の配列、及び感光基板P上の任意のショット領域を示す模式図である。
感光基板Pは、歪みシリコン技術が適用されたシリコン基板であり、図3(a)に示すように、複数のショット領域SHが形成されている。
そして、図3(b)に示すように、感光基板Pの表面に形成される複数のショット領域SHには、歪みシリコン技術を用いて形成された複数の伸張領域E及び圧縮領域Cが配置されている。伸張領域E及び圧縮領域Cは、特定レイヤー内の特定領域を意図的に伸張或いは圧縮した領域であり、伸張領域Eと圧縮領域Cとがそれぞれ一対となって、ショット領域SH内に配置されている。
ショット領域SH内に複数の伸張領域E及び圧縮領域Cを配置した場合、これらの領域で発生する歪み(伸張及び圧縮)の影響が、他の領域にも及んでしまう虞がある。これによって、ショット領域SH内の略全域に微小な歪みが存在する虞がある。
したがって、もし、このような歪みが存在した場合には、ショット領域SH内に形成されるアライメントマークALの位置も、本来在るべき位置から微小に位置ずれしてしまう。この結果、アライメントマークALを用いた感光基板P(ショット領域SH)の高精度な位置決めが困難となってしまう。
更に、ショット領域SH内の歪みは、隣接する他のショット領域SHにも影響を与えてしまう。
例えば、感光基板Pの中心領域に存在するショット領域SHでは、隣接する八方の他のショット領域SHとの間で、それぞれの歪みの影響を受け合う。しかし、各ショット領域SHにおける伸張領域E及び圧縮領域Cの配置条件等は略同一であるため、隣接する八方の他のショット領域SHから受ける歪みが互いに相殺されるため、隣接する他のショット領域SHから受ける歪みの影響は小さくなっている。
一方、感光基板Pの外周側に存在するショット領域SHでは、隣接する他のショット領域SHが、中心領域に存在するショット領域SHのように八方に存在しない場合があるので、隣接する他のショット領域SHから受ける歪みが相殺されない。このため、隣接する他のショット領域SHから受ける歪みの影響は大きい。
このように、感光基板P上におけるショット領域SHの位置により、隣接する他のショット領域SHから受ける歪みの影響の大きさが異なる。そして、感光基板Pの中心領域に存在するショット領域SHでは、ショット領域SHの歪みが比較的小さく、一方、感光基板Pの外周領域に存在するショット領域SHでは、ショット領域SHの歪みが比較的大きくなっている。
したがって、アライメントマークALの位置ずれ量も、感光基板Pの外周に近いショット領域SHである程、大きくなってしまう。
ところで、伸張領域E及び圧縮領域Cの配置、数、面積等は、ショット領域SHに形成されるデバイスパターンに応じて規定される。このため、デバイスパターンの設計情報に基づいて、ショット領域SH内における伸張領域E及び圧縮領域Cの配置、数、面積等の情報を予め得ることができる。
そこで、デバイスパターンの設計情報に基づいて、ショット領域SH内における伸張領域E及び圧縮領域Cの配置等の情報を求め、それに基づいて演算(シミュレーション)上で、ショット領域SH内で生じる歪みの方向及び歪み量を各場所毎に求め、その求めたシミュレーション結果に基づいて、ショット領域SH内でのアライメントマークALの配置位置を決定する。更に、この配置位置に基づいて、マスクMのパターンPAを設計する(図5のステップ201,202参照)。
具体的には、設計情報処理装置12の演算部において、設計情報処理装置12に入力されたデバイスパターンの設計情報に基づいて、ショット領域SH内における伸張領域E及び圧縮領域Cの配置等の情報を求める。求められた情報はシミュレータ13に送られる。
そして、シミュレータ13は、伸張領域E及び圧縮領域Cの配置等の情報に基づいて、ショット領域SHのどの位置に、どの方向に向かうどの程度の歪みが存在するかを、有限要素法を用いて求める。更に、シミュレータ13は、求めたシミュレーション結果に基づいて、アライメントマークALの配置位置を決定する。
これによって決定されるアライメントマークALの配置位置は、X,Y方向のいずれにも位置ずれしていない場所である。なぜなら、このような場所がアライメントという用途に用いられるアライメントマークALの配置位置として最適だからである。なお、X,Y方向のいずれにも位置ずれ(歪み発生)していない場所が複数箇所にある場合には、そのうちから任意の場所を、アライメントマークALを配置する場所として決定する。
アライメントマークALを配置する場所に関する情報は、設計情報処理装置12を介して、外部に出力される。そこで、アライメントマークALを配置する場所に関する情報に基づいて、マスクMに形成されるパターンPAを設計する。
このような工程を経て設計されたパターンPAを有するマスクMを用いることで、感光基板P上において、X,Y方向のいずれにも位置ずれしていない場所にアライメントマークALを形成することが可能となる(図5のステップ204参照)。そして、このようなアライメントマークALが形成された感光基板Pでは、ショット領域SH内に複数の伸張領域E及び圧縮領域Cを形成した場合であっても、アライメントマークALの位置ずれが殆ど発生しないので、後工程において、この感光基板P上に形成されたアライメントマークALを用いた感光基板Pのアライメント処理を高精度に行うことが可能となる。
なお、ショット領域SHの歪みの分布を求めたとしても、X,Y方向のいずれにも位置ずれがない(歪みがない)場所が殆ど存在しないような場合もある。このような場合には、図3(b)に示すように、アライメントマークALとして、X方向測定用アライメントマークALxと、Y方向測定用アライメントマークALyとを用いる。
X方向測定用アライメントマークALxは、例えば、Y方向に延びる線状のマークである。このような形状のマークであれば、歪みによってY方向に位置ずれしたとしても、X方向に位置ずれしなければ、X方向の位置を計測するアライメントマークとして利用可能である。したがって、歪みによるY方向への位置ずれが存在するがX方向への位置ずれが存在しない場所であれば、X方向測定用アライメントマークALxを配置することができる。
同様に、Y方向測定用アライメントマークALyは、例えば、X方向に延びる線状のマークである。このような形状のマークであれば、歪みによってX方向に位置ずれしたとしても、Y方向に位置ずれしなければ、Y方向の位置を計測するアライメントマークとして利用可能である。したがって、歪みによるX方向への位置ずれが存在するがY方向への位置ずれが存在しない場所であれば、Y方向測定用アライメントマークALyを配置することができる。
このように、アライメントマークALを、X方向測定用アライメントマークALxとY方向測定用アライメントマークALyとに分けることで、マークの配置位置として好適な位置を増やすことができる。これにより、マスクMのパターンPAの設計の自由度が高くなる。
更に、X方向測定用アライメントマークALxやY方向測定用アライメントマークALyを配置するのに好適な場所は存在するが、その位置にはデバイスパターンが配置されるため、実際にはX方向測定用アライメントマークALxやY方向測定用アライメントマークALyを配置することができない場合もある。
このような場合には、アライメントマークALx,ALyを配置するのに好適な場所に存在するデバイスパターン(回路パターン)の一部を、X方向測定用アライメントマークALx又はY方向測定用アライメントマークALyとして機能させてもよい。つまり、X方向への位置ずれが存在するがY方向への位置ずれが存在しない場所に、X方向に一直線に延びるデバイスパターンが存在する場合には、そのデバイスパターンの一部(X方向に一直線に延びるパターンの一部)をY方向測定用アライメントマークALyとして用いる。
同様に、Y方向への位置ずれが存在するがX方向への位置ずれが存在しない場所に、Y方向に一直線に延びるデバイスパターンが存在する場合には、そのデバイスパターンの一部(Y方向に一直線に延びるパターンの一部)をX方向測定用アライメントマークALxとして用いる。
これにより、X方向測定用アライメントマークALxやY方向測定用アライメントマークALyを用いることが不可能な場合であっても、感光基板Pのアライメント処理が可能となる。
以上、説明したように、マスクMのパターンPAを設計し、このマスクMを用いて、歪みシリコン技術が適用された感光基板Pの各ショット領域SHに対してアライメントマークALを形成する場合には、まず、ショット領域SHに形成されるデバイスパターンの設計情報に基づいてショット領域SHの歪みの分布を求め、次いで、この歪みの分布からアライメントマークALの最適な配置場所を選択決定する。
そして、選択決定された場所にアライメントマークALを配置するように、マスクMのパターンPAを設計する。
これにより、このマスクMを用いて感光基板P上にアライメントマークALを形成することで、ショット領域SH内に伸張領域E及び圧縮領域Cが存在する場合であっても、アライメントマークALを用いた感光基板Pのアライメント処理を高精度に行うことが可能となる。
なお、上述した実施形態では、アライメントマークALを歪みの少ない場所に配置する場合について説明したが、他のマーク用途に使用される種々のマークを配置する場合にも、本発明は適用可能である。
例えば、感光基板P上に積層される複数のレイヤー間の相対的な位置ずれ量(X,Y方向の位置ずれ量)、すなわち重ね合わせ誤差を計測するために用いられる、重ね合わせ誤差計測用マークの場合には、アライメントマークALの場合と同様、感光基板P上の(ショット領域SH内の)歪みの少ない場所、歪みの影響の少ない場所(歪みの影響が所定量未満或いは所定方向に限定される場所)に配置することが好ましい。このため、上述した工程と同様な工程を経ることで、重ね合わせ誤差計測用マークの配置位置として最適な場所を選択決定する。
また、例えば、ショット領域SH内に形成された回路パターンPAの線幅を計測する用途のためのマークである線幅計測用マークの他、ショット領域SH内の歪み量を測定するための用途であるマーク(歪み量測定用マーク)をショット領域SH内に配置する場合には、それらマークの用途上、歪みの影響を十分に反映する場所に配置されることが好ましい。このため、線幅計測用マーク或いは歪み量測定用マークを感光基板P上に形成する場合には、ショット領域SHに形成されるデバイスパターンの設計情報に基づいてショット領域SHの歪みの分布を求め、この歪みの分布から歪み量測定用マークの配置位置として最適な場所(すなわち、歪みが所定量以上或いは歪み方向が所定方向に限定されない場所)を選択決定する。
このように、感光基板P上に形成するマークの機能、用途に応じて、ショット領域SHの歪みの分布から、各種マークの配置位置として最適な位置を選択決定すればよい。
次に、歪みシリコン技術が適用された感光基板Pのアライメント方法について説明する。なお、以下の説明では、ショット領域SHに形成されたアライメントマークALが、その後、伸張領域E及び圧縮領域Cが形成されることにより、本来在るべき位置から微小に位置ずれした場合を含むことを前提とする。
図4は、本発明の実施形態に係るアライメント処理を示すフローチャート図である。
上述したように、ショット領域SHに形成される伸張領域E及び圧縮領域Cの配置、数、面積等は、同一のショット領域SHに形成されるデバイスパターンに応じて、規定されている。このため、ショット領域SHのどの位置にどの程度の歪みが存在するか、すなわち、ショット領域SHの歪みの分布をシミュレーションにより求めることができる。また、ショット領域SHでの歪みの分布にもでなく、シミュレーションにより感光基板P上の各位置での歪みを求めることもできる。
このため、任意の場所に配置されたアライメントマークALが、本来の位置からどの程度位置ずれしているかを、求めることも可能である。
そこで、アライメントマークALを計測したアライメント処理を実行するに先立って、各アライメントマークALがどの程度位置ずれしているかを求める。これにより、後工程において、実際に計測したアライメントマークALの位置を補正することが可能となる。
具体的には、まず、設計情報処理装置12により、デバイスパターンの設計情報に基づいて、ショット領域SHに形成される伸張領域E及び圧縮領域Cの配置、数、面積等の情報を取得する。更に、シミュレータ13により、感光基板Pの各ショット領域SHにおける歪みの分布及び感光基板P上における歪みの分布をシミュレーションにより求める(ステップS1)。
次に、そのシミュレーション結果を表現する数式モデルを特定する(ステップS2)。
数式モデルとしては、例えば、一次元のモデル式(Δx=ax+by+c、Δy=dx+ey+f、a〜fは任意の定数)、二次元のモデル式(Δx=gx2+hxy+iy2+j、Δy=kx2+lxy+my2+n、g〜nは任意の定数)を用いることができる。なお、このモデルとしては、更に高次元のモデル式を適用できるようにしてもよい。ここで、(x,y)はアライメントALの座標、ΔxはアライメントマークALのx方向の位置ずれ、ΔyはアライメントマークALのy方向の位置ずれを示す。
また、上述したように、感光基板Pの外周領域は、中心領域に比べて歪み量が大きい。そこで、感光基板Pの外周領域に適用する数式モデルと、中心領域に適用する数式モデルとを、異ならせてもよい。つまり、感光基板Pの中心領域のショット領域SHに対しては、例えば一次元のモデル式を用いる一方、感光基板Pの外周領域のショット領域SHに対しては、それよりも高元のモデル式を用いるようにしてもよい。
このようにして、感光基板Pにおける歪みの分布を正確に表現する数式モデルを特定する。
次に、制御装置CONTは、アライメント動作、露光動作の開始を指令する。制御装置CONTは、基板ステージPSTに対して感光基板Pを基板搬送系を用いて搬送し、この基板ステージPSTに搬送された感光基板Pに対してサーチアライメント処理を実行する(ステップS3)。
ここで、サーチアライメント処理とは、感光基板Pを基板ステージPSTで支持した状態で、感光基板Pに設けられている2つあるいは3つのサーチマークを
所定倍率よりも低い計測倍率に設定されたアライメント装置50を介して計測し、その計測結果に基づいて、後述するファインアライメント計測を行う際のステージの移動目標位置となる各サンプルショットSHの目標位置を演算上で補正する処理である。
次いで、制御装置CONTは、感光基板P上のサンプルショット領域をファインアライメント計測する(ステップS4)。
ここで、ファインアライメント処理とは、感光基板P上の複数のショット領域から選択される少なくとも3つのショット領域(サンプルショット領域)にそれぞれ付随したアライメントマークALの位置を、上述した所定倍率よりも高倍に設定されたアライメント光学系52により検出する。
サンプルショット領域におけるアライメントマークALとしては、歪みの影響が少ない位置に配置されたマークを選択することが好ましいとも限らない。歪みの影響が少ない位置に配置されたマークばかりを選択すると、歪みの影響が大きいショット領域の存在がファインアライメント処理に反映されないので、却って全てのショット領域のアライメントを高精度に行うことが困難となる場合がある。一方、歪みの影響が大きい位置に配置されたマークばかりを選択すると、歪みの影響が小さいショット領域の存在がファインアライメント処理に反映されないので、同様に、全てのショット領域のアライメントを高精度に行うことが困難となる場合がある。
そこで、歪みの影響が少ない位置に配置されたアライメントマークと、歪みの影響が大きい位置に配置されたアライメントマークとを、適度に選択決定する。
具体的には、感光基板Pの各ショット領域SHにおける歪みの分布のシミュレーション結果に基づいて、サンプルショット領域SH(場所や数等)を選定決定する。例えば、感光基板Pの外周領域に存在する2つのショット領域SH(歪みの影響が大きい位置に配置されたアライメントマークAL)と、中心領域に存在する2つのショット領域SH(歪みの影響が小さい位置に配置されたアライメントマークAL)と、それぞれ任意に選択し、これらをサンプルショット領域として決定する。
また、上述したように、感光基板Pの外周領域に適用する数式モデルと中心領域に適用する数式モデルとを異ならせた場合のように、感光基板Pの各ショット領域SHにおける歪みの分布を表現する数式モデルが複数存在する場合には、各数式モデルが適用されるショット領域SH毎に、サンプルショット領域を選定決定するようにしてもよい。つまり、感光基板Pの外周領域に存在するショット領域SHのためのサンプルショット領域と、中心領域に存在するショット領域SHのためのサンプルショット領域と、をそれぞれ選択決定する。
この場合においても、歪みの影響が大きい位置に配置されたアライメントマークALと歪みの影響が小さい位置に配置されたアライメントマークALとを、それぞれ任意に選択することが望ましい。
なお、説明の都合上、ステップS4において説明したが、感光基板Pの各ショット領域SHにおける歪みの分布のシミュレーション結果に基づいてサンプルショット領域を選定決定する工程は、上述したステップ2において予め求めておくものとする。これにより、サンプルショット領域のファインアライメント計測を効率的に行うことが可能となる。
次いで、制御装置CONTは、ファインアライメント計測結果に基づいてEGA処理する(ステップS5)。
EGA(エンハンスド・グローバル・アライメント)処理は、ステップS4の検出結果に基づいて、ショット領域の実際の位置と補正位置とを用いた近似演算処理によって、感光基板P上の各ショット領域の位置を統計的に算出するものである。
ここで、ショット領域の補正位置として、上述した数式モデルを用いる。上述した数式モデルは、感光基板Pにおける歪みの分布を表現するものであるため、この数式モデルを用いることにより、位置ずれしたアライメントマークALの位置を正確に補正することができる。したがって、感光基板P上の各ショット領域の位置を正確に算出することが可能となる。
次いで、制御装置CONTは、EGA演算で求められた感光基板P上の各ショット領域とマスクMとを順次位置合わせする。そして、位置合わせしつつ、マスクMのパターンを感光基板Pの全ショット領域のそれぞれに対して順次露光する(ステップS6)。
そして、制御装置CONTは、露光処理されていない未露光の感光基板Pがあるかどうかを判別する(ステップS7)。
ステップS7において、未露光の感光基板Pは無いと判断したら、制御装置CONTは、基板ステージPST上の露光処理済みの感光基板Pを基板搬送系を用いて搬出(アンロード)し、一連の処理を終了する。一方、ステップS7において、未露光の感光基板Pがあると判断したら、制御装置CONTは、基板ステージPST上の露光処理済みの感光基板Pを基板搬送系を用いて搬出(アンロード)するとともに、未露光の感光基板Pを基板ステージPSTに搬入(ロード)する(ステップS8)。
以上、説明したように、ショット領域SHに形成されたアライメントマークALが、その後に伸張領域E及び圧縮領域Cが形成されることにより、本来在るべき位置から微小に位置ずれした場合であっても、ショット領域SH内の歪み分布をシミュレーションにより求めることによりアライメントマークALの位置ずれ量を求める。そして、感光基板Pのアライメント処理の際に、アライメントマークALの位置計測結果を、求めた位置ずれ量に基づいて補正することで、感光基板Pの正確なアライメントを実現することが可能となる。
以上、本発明の実施の形態について説明したが、上述した実施の形態において示した動作手順、あるいは各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲においてプロセス条件や設計要求等に基づき種々変更可能である。
本発明は、例えば以下のような変更をも含むものとする。
上記実施形態の露光装置EXnとしては、マスクMと感光基板Pとを同期移動してマスクMのパターンを露光する走査型の露光装置にも適用することができるし、マスクMと感光基板Pとを静止した状態でマスクMのパターンを露光し、感光基板Pを順次ステップ移動させるステップ・アンド・リピート型の露光装置にも適用することができる。
また、露光装置EXnとしては、投影光学系PLと感光基板Pとの間に液体を配置しつつ、この液体を介して感光基板Pの露光を行う液浸型露光装置であってもよい。
露光装置EXnの用途としては、半導体製造用の露光装置や、角型のガラスプレートに液晶表示素子パターンを露光する液晶用の露光装置に限定されることなく、薄膜磁気ヘッドを製造するための露光装置等にも広く適用できる。
本実施形態の露光装置EXnは、本願特許請求の範囲に挙げられた各構成要素を含む各種サブシステムを、所定の機械的精度、電気的精度、光学的精度を保つように、組み立てることで製造される。これら各種精度を確保するために、この組み立ての前後には、各種光学系については光学的精度を達成するための調整、各種機械系については機械的精度を達成するための調整、各種電気系については電気的精度を達成するための調整が行われる。
各種サブシステムから露光装置への組み立て工程は、各種サブシステム相互の、機械的接続、電気回路の配線接続、気圧回路の配管接続等が含まれる。この各種サブシステムから露光装置への組み立て工程の前に、各サブシステム個々の組み立て工程があることはいうまでもない。各種サブシステムの露光装置への組み立て工程が終了したら、総合調整が行われ、露光装置全体としての各種精度が確保される。
なお、露光装置の製造は温度およびクリーン度等が管理されたクリーンルームで行うことが望ましい。
そして、半導体デバイスは、図5に示すように、デバイスの機能・性能設計を行うステップ201、この設計ステップに基づいたマスク(レチクル)を製作するステップ202、デバイスの基材である基板(ウエハ、ガラスプレート)を製造するステップ203、前述した実施形態の露光装置によりマスクMのパターンを感光基板Pに露光する基板処理ステップ204、デバイス組み立てステップ(ダイシング工程、ボンディング工程、パッケージ工程を含む)205、検査ステップ206等を経て製造される。
露光システム10の全体構成の一例を示す模式図である。 本発明の実施形態に係る露光装置EXnの概略構成図である。 歪みシリコン技術が適用された感光基板P上に形成された複数のショット領域の配列、及び感光基板P上の任意のショット領域を示す模式図である。 本発明の実施形態に係るアライメント処理を示すフローチャート図である。 本発明に係るマイクロデバイスの製造工程の一例を示すフローチャート図である
符号の説明
10…露光システム
12…設計情報処理装置(取得装置)
13…シミュレータ(特定装置)
50…アライメント装置
AL(ALx,ALy)…アライメントマーク
EXn…露光装置
CONT…制御装置
M…マスク
PA…パターン
P…感光基板
SH…ショット領域
C…圧縮領域
E…伸張領域

Claims (6)

  1. 局所的に特定領域を歪ませながら、その上にデバイスパターンが形成される基板の、所定処理位置に対するアライメント方法であって、
    前記デバイスパターンの設計情報に基づいて、前記特定領域に関する情報を取得する第一工程と、
    前記取得された情報に基づいて、前記アライメントを行う際に使用され且つ前記基板上の変形を表す、前記基板上の場所に応じた互いに異なるモデル式を特定する第二工程と、
    を有することを特徴とするアライメント方法。
  2. 前記第二工程では、前記アライメントを行うのに先立って、前記基板上に形成されている複数のマークのなかから、前記モデル式を使用するのに最適である、位置計測すべきマークを選択決定することを特徴とする請求項に記載のアライメント方法。
  3. 前記第一工程では、前記特定領域の位置に関する情報と、その位置及びその位置周辺における歪み量に関する情報とを取得することを特徴とする請求項1又は2に記載のアライメント方法。
  4. 局所的に特定領域を歪ませながら、その上にデバイスパターンが形成される基板を、所定の処理位置に対してアライメントするアライメント装置であって、
    前記デバイスパターンの設計情報に基づいて、前記特定領域に関する情報を取得する取得装置と、
    前記取得された情報に基づいて、前記アライメントを行う際に使用され且つ前記基板上の変形を表す、前記基板上の場所に応じた互いに異なるモデル式を特定する特定装置と、
    を有することを特徴とするアライメント装置。
  5. 前記特定装置は、前記アライメントを行うのに先立って、前記基板上に形成されている複数のマークのなかから、前記モデル式を使用するのに最適である、位置計測すべきマークを選択決定することを特徴とする請求項4に記載のアライメント装置。
  6. 請求項又は請求項に記載のアライメント装置を備え、
    該アライメント装置により前記所定の処理位置に位置決めされた基板上に、デバイスパターンを露光することを特徴とする露光装置。
JP2005361549A 2005-12-15 2005-12-15 アライメント方法、アライメント装置、露光装置 Expired - Fee Related JP4779630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005361549A JP4779630B2 (ja) 2005-12-15 2005-12-15 アライメント方法、アライメント装置、露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005361549A JP4779630B2 (ja) 2005-12-15 2005-12-15 アライメント方法、アライメント装置、露光装置

Publications (2)

Publication Number Publication Date
JP2007165684A JP2007165684A (ja) 2007-06-28
JP4779630B2 true JP4779630B2 (ja) 2011-09-28

Family

ID=38248224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361549A Expired - Fee Related JP4779630B2 (ja) 2005-12-15 2005-12-15 アライメント方法、アライメント装置、露光装置

Country Status (1)

Country Link
JP (1) JP4779630B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752491B2 (ja) * 2005-12-22 2011-08-17 株式会社ニコン デバイス製造方法、マスク、デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439726A (en) * 1987-08-05 1989-02-10 Mitsubishi Electric Corp Contraction projecting aligner
JPS6474547A (en) * 1987-09-14 1989-03-20 Motorola Inc Manufacture of semiconductor for compensating strain between pattern on semiconductor body and mask for obtaining pattern
JPH05315222A (ja) * 1992-05-13 1993-11-26 Nikon Corp 位置合わせ方法
JP3376208B2 (ja) * 1996-03-18 2003-02-10 株式会社東芝 半導体装置およびその製造方法
JPH09326349A (ja) * 1996-06-06 1997-12-16 Hitachi Ltd パターン露光の補正方法
JPH11204393A (ja) * 1998-01-07 1999-07-30 Hitachi Ltd パターン形成方法
JP2001338860A (ja) * 2000-05-26 2001-12-07 Nikon Corp 露光方法及びデバイス製造方法
JP2003318089A (ja) * 2002-04-24 2003-11-07 Sony Corp 露光位置精度解析方法、露光位置精度解析用パターン、露光マスク、および露光装置
JP2005285916A (ja) * 2004-03-29 2005-10-13 Nikon Corp アライメントマークの位置測定方法

Also Published As

Publication number Publication date
JP2007165684A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
EP3159738B1 (en) Method of determining distortion of a projection optical system
JP4720743B2 (ja) 露光装置及び露光方法、デバイス製造方法
US9575417B2 (en) Exposure apparatus including a mask holding device which holds a periphery area of a pattern area of the mask from above
US11009799B2 (en) Exposure apparatus, manufacturing method of flat-panel display, device manufacturing method, and exposure method
WO2008056735A1 (fr) Unité de support, système de détection de position et système d'exposition, procédé de déplacement, procédé de détection de position, procédé d'exposition, procédé d'ajustement du système de détection, et procédé de prod
JP2010186918A (ja) アライメント方法、露光方法及び露光装置、デバイス製造方法、並びに露光システム
JP5428671B2 (ja) 露光方法、デバイス製造方法、及び露光システム
WO2005053007A1 (ja) 露光方法及びデバイス製造方法、露光装置、並びにプログラム
JP2008263194A (ja) 露光装置、露光方法、および電子デバイス製造方法
WO2011087129A1 (ja) 露光方法、露光装置、及びデバイス製造方法
JP2013247258A (ja) アライメント方法、露光方法、及びデバイス製造方法、並びにデバイス製造システム
JP2009200122A (ja) 露光装置およびデバイス製造方法
JP2012033923A (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP4779630B2 (ja) アライメント方法、アライメント装置、露光装置
JP4752491B2 (ja) デバイス製造方法、マスク、デバイス
JP6855008B2 (ja) 露光装置、フラットパネルディスプレイの製造方法、デバイス製造方法、及び露光方法
JP2012033921A (ja) 露光装置及びデバイス製造方法
JP2011258922A (ja) 露光装置及び露光方法、並びにデバイス製造方法
JP2010147203A (ja) 露光方法及びデバイス製造方法
JP2003031462A (ja) 露光方法及び露光装置
JP2003197504A (ja) 露光方法及びデバイス製造方法
JP5354339B2 (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP2010114164A (ja) 露光方法及び露光装置、並びにリソグラフィシステム
JP2001244176A (ja) 露光方法および露光装置並びにマイクロデバイスの製造方法
JP2010078921A (ja) マスク及び露光方法並びにデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4779630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees