JP4752491B2 - デバイス製造方法、マスク、デバイス - Google Patents

デバイス製造方法、マスク、デバイス Download PDF

Info

Publication number
JP4752491B2
JP4752491B2 JP2005369158A JP2005369158A JP4752491B2 JP 4752491 B2 JP4752491 B2 JP 4752491B2 JP 2005369158 A JP2005369158 A JP 2005369158A JP 2005369158 A JP2005369158 A JP 2005369158A JP 4752491 B2 JP4752491 B2 JP 4752491B2
Authority
JP
Japan
Prior art keywords
region
substrate
mark
specific region
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005369158A
Other languages
English (en)
Other versions
JP2007173521A (ja
Inventor
有歩 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2005369158A priority Critical patent/JP4752491B2/ja
Publication of JP2007173521A publication Critical patent/JP2007173521A/ja
Application granted granted Critical
Publication of JP4752491B2 publication Critical patent/JP4752491B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体素子等のデバイスを製造する方法、及びその際に用いられる露光方法に関する。
半導体集積回路、液晶ディスプレイ等の電子デバイスの微細パターンを形成するフォトリソグラフィ工程では、レチクルやフォトマスク等のマスクのパターンをウエハやガラスプレート等の基板上に転写する走査露光方式等の露光装置が知られている。このような露光装置においては、基板上に複数層にわたって相互に所定の位置関係を保ってパターンを露光する必要があるため、基板上の2層目以降の層にパターンを転写する際には、その下の層に形成されているパターンとこれから転写するパターンとの位置合わせ(アライメント)が高精度に行なわれる。
このため、露光装置には、基板上の各ショット領域に形成した位置検出用(アライメント用)のマークを検出するアライメントセンサが設けられ、このアライメントセンサの検出結果に基づいて基板上の各ショット領域に形成された既存パターンの正確な位置を計測し、アライメント(位置合わせ)している。
ところで、近年、歪みシリコンが注目されている。歪みシリコンは、C−MOS−LSIが形成されるウエハ表面部分で、半導体の結晶構造が意図的な歪み(伸縮)を持ったものである。例えば、シリコンウエハの表面に、シリコン結晶よりも格子定数の大きなシリコン・ゲルマニウム結晶を薄膜として形成し、その上に再度シリコン結晶を薄膜として形成した場合、最上層の(表面の)シリコン層は、下層のシリコン・ゲルマニウム結晶の格子定数の影響を受けて引っ張られ、その結晶格子が伸縮され歪む。その結果、この最上層の(表面の)シリコン層での電子又はホールの移動度が上昇し、すなわちトランジスタの動作速度を向上することができる。歪みシリコンについては、例えば、特許文献1等に記載されている。
特許第3376208号公報
上述した歪みシリコン技術が適用された基板に対して露光処理を行う場合には、基板表面が局所的に歪ませてあることから、基板表面に形成したアライメントマークが本来の位置からずれてしまい、ひいてはアライメント精度の悪化が懸念されている。
このため、基板に、歪みシリコン技術を適用した際に、歪みシリコン技術が適用された領域とは異なる領域に、歪みの影響が伝わらないようにする技術が求められている。
本発明は、上述した事情に鑑みてなされたもので、基板に歪みシリコン技術を適用した際に、その歪みの影響が他の領域に伝わらないようにすることが可能なデバイス製造方法等を提案することを目的とする。
本発明に係るデバイス製造方法、マスク、デバイスでは、上記課題を解決するために、実施の形態に示す各図に対応付けした以下の構成を採用している。但し、各要素に付した括弧付き符号はその要素の例示に過ぎず、各要素を限定するものではない。
第一の発明は、基板(P)上に複数のレイヤーを積層しつつ、所定レイヤー内の特定領域(C,E)を局所的に歪ませながらデバイスパターンを形成する露光方法であって、前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域(B)を形成する工程を含むようにした。
この発明によれば、局所的に歪んだ領域があったとしても、その領域に起因する歪みを緩和する緩衝領域が形成されているので、歪みの伝播が抑えられる。
第二の発明は、基板(P)上に複数のレイヤーを積層しつつ、所定レイヤー内の特定領域(C,E)を局所的に歪ませながらデバイスパターンを形成するリソグラフィー工程において使用されるマスク(M)であって、前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域(B)を形成するためのパターン(PA)を有するようにした。
この発明によれば、基板内に局所的に歪んだ領域を形成する場合であっても、その領域に起因する歪みを緩和する緩衝領域を基板上の適正な位置に形成することができる。
第三の発明は、基板(P)上に積層された複数のレイヤーと、該複数のレイヤーのうちの所定レイヤー内において局所的に歪まされた特定領域(C,E)と、を有するデバイスであって、前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域(B)を有するようにした。
この発明によれば、基板上に局所的に歪まされた特定領域を有するデバイスであっても、その領域に起因する歪みを緩和する緩衝領域が設けられているので、回路パターンが高精度に重ねあわされる。
本発明によれば以下の効果を得ることができる。
基板上に局所的に歪んだ領域を設ける場合であっても、その領域に起因する歪みを緩和する緩衝領域を設けているので、歪みの伝播が抑えられ、これにより、例えば、アライメントマークの位置ずれを防止することができる。したがって、基板を高精度にアライメントすることが可能となり、高性能なデバイスが得られる。
以下、本発明のデバイス製造方法、マスク、デバイスの実施形態について図を参照して説明する。
図1は、本実施形態に係る露光装置EXの概略構成図である。
露光装置EXは、ステップ・アンド・スキャン方式により、マスクのパターンを感光基板に露光する、所謂スキャニングステッパである。なお、ここでいう「感光基板」は半導体ウエハ上にレジストを塗布したものを含み、「マスク」は感光基板上に縮小投影されるデバイスパターンを形成されたレチクルを含む。
露光装置EXは、マスクMを支持するマスクステージMSTと、感光基板Pを支持する基板ステージPSTと、マスクステージMSTに支持されているマスクMを露光光ELで照明する照明光学系ILと、露光光ELで照明されたマスクMのパターンを基板ステージPSTに支持されている感光基板Pに投影露光する投影光学系PLと、露光装置全体の動作を統括制御する制御装置CONTとを備えている。
なお、以下の説明において、投影光学系PLの光軸AXと一致する方向をZ軸方向、Z軸方向に垂直な平面内でマスクMと感光基板Pとの同期移動方向をX軸方向、Z軸方向及びX軸方向に垂直な方向をY軸方向とする。
照明光学系ILは、マスクステージMSTに支持されているマスクMを露光光ELで照明するものであり、光源、光源から射出された光束の照度を均一化するオプティカルインテグレータ、オプティカルインテグレータからの露光光ELを集光するコンデンサレンズ、リレーレンズ系、露光光ELによるマスクM上の照明領域をスリット状に設定する可変視野絞り等を有している。照明光学系ILから射出される露光光ELとしては、例えば水銀ランプから射出される紫外域の輝線(g線、h線、i線)及びKrFエキシマレーザ光(波長248nm)等の遠紫外光(DUV光)や、ArFエキシマレーザ光(波長193nm)及びF2レーザ光(波長157nm)等の真空紫外光(VUV)などが用いられる。
マスクステージMSTは、マスクMを支持するものであって、ベース23に対して投影光学系PLの光軸AXに垂直な平面内、すなわちXY平面内で2次元移動及び微小回転可能となっている。マスクステージMSTは、リニアモータ等の駆動装置MSTDにより駆動される。なお、駆動装置MSTDは、制御装置CONTにより制御される。
投影光学系PLは、複数の光学素子(レンズ)で構成されており、これら光学素子は鏡筒で支持されている。投影光学系PLは、投影倍率が、例えば1/4あるいは1/5の縮小系である。なお、投影光学系PLは等倍系及び拡大系のいずれでもよい。また、投影光学系PLは、光学特性の補正を行う不図示の結像特性制御装置を有している。この結像特性制御装置は、例えば投影光学系PLを構成する一部のレンズ群の間隔調整や、一部のレンズ群のレンズ室内の気体圧力調整を行うことにより、投影光学系PLの投影倍率、歪曲収差等の光学特性の補正を行う。なお、結像特性制御装置は、制御装置CONTにより制御される。
基板ステージPSTは、感光基板Pを支持するものであって、ベース45上を投影光学系PLの光軸AXに垂直な平面内、すなわちXY平面内で感光基板Pを2次元的に位置決めするXYステージと、投影光学系PLの光軸AXに平行な方向、すなわちZ軸方向に感光基板Pを位置決めするZステージと、及び感光基板Pを微小回転するθステージとを備えている。
基板ステージPST上には移動鏡46が設けられている。また、移動鏡46に対向する位置にはレーザ干渉計47が設けられている。移動鏡46は、X軸に垂直な反射面を有する平面鏡及びY軸に垂直な反射面を有する平面鏡(不図示)により構成されている。レーザ干渉計47は、X軸に沿って移動鏡46にレーザビームを照射するX軸用レーザ干渉計及びY軸に沿って移動鏡にレーザビーム照射するY軸用レーザ干渉計(不図示)により構成され、これらX軸用及びY軸用のレーザ干渉計47により基板ステージPSTのX方向及びY方向における位置(X座標、Y座標)が計測される。また、X軸用及びY軸用の一方について2個のレーザ干渉計47を並列配置することにより、2つの計測値の差から基板ステージPSTの回転角が計測される。
これらレーザ干渉計47による基板ステージPSTのX座標、Y座標及び回転角等の位置情報の計測結果は制御装置CONTへ出力され、制御装置CONTは位置情報をモニタしつつリニアモータ等の駆動装置PSTDを介して基板ステージPSTの位置決め動作を制御する。
なお、図1には示していないが、マスクステージMSTにも同様に複数のレーザ干渉計を有するシステムを備えており、マスクステージMST(マスクM)のX座標、Y座標及び回転角等の位置情報が計測され、これら計測結果は制御装置CONTへ出力される。
露光装置EXは、投影光学系PLとは別に設置されるオフ・アクシス(Off−Axis)方式のアライメント装置50を備えている。アライメント装置50は、所定の計測視野を備えた顕微鏡52を備えており、波長550〜750nm程度の広帯域光を、感光基板P上に設けられているアライメントマークAL(例えば十字形或いは四角形のマーク、図2参照)に照射し、感光基板Pの表面と共役な面に配置される指標マークの像と、計測領域内にあるアライメントマークの像とを撮像素子(CCD)で検出する。
なお、この指標マークを検出せずに、感光基板P上のマークのみを撮像する方式を採用してもよい。
制御装置CONTは、アライメント装置50での計測結果を用いて、マスクMのパターン像と感光基板Pのショット領域とをアライメントしてから、マスクステージMSTを投影光学系PLの光軸AXに垂直な方向(本実施形態では+X方向)に走査するとともに、これに同期して例えば逆方向(−X方向)に基板ステージPSTを投影光学系PLの投影倍率と同じ速度比で走査し、マスクMのパターン像を感光基板P上の各ショット領域に逐次転写(露光)する。
次に、歪みシリコン技術が適用された感光基板Pについて説明する。
図2は、歪みシリコン技術が適用された感光基板Pに形成された複数のショット領域の配列、及び任意のショット領域、感光基板Pに所定のパターンを形成するためのマスクを示す模式図である。
感光基板Pは、歪みシリコン技術が適用されたシリコン基板であり、図2(a)に示すように、表面に複数のショット領域SHが形成されている。
そして、図2(b)に示すように、感光基板Pの表面に形成される複数のショット領域SHには、歪みシリコン技術を用いて形成された複数の伸張領域E及び圧縮領域Cが配置されている。伸張領域E及び圧縮領域Cは、特定レイヤー内の特定領域を意図的に伸張或いは圧縮した領域であり、伸張領域Eと圧縮領域Cとがそれぞれ一対となって、ショット領域SH内に配置されている。
ショット領域SHの四隅には、アライメント処理の際に、ショット領域SHの位置を計測するために用いられるアライメントマークALが形成されている。アライメントマークALとしては、例えば、二次元方向を同時に計測可能ならしめる十字形或いは四角形のマークが用いられる。
また、ショット領域SHには、伸張領域Eと圧縮領域Cが形成された領域と、アライメントマークALが形成された外周領域とを区画するように、緩衝領域Bが形成されている。緩衝領域Bは、伸張領域Eと圧縮領域Cの存在に起因する歪みの影響がアライメントマークALに伝わらないようにするために設けられたものである。
ショット領域SH内に複数の伸張領域E及び圧縮領域Cを配置した場合、これらの領域で発生される歪み(伸張及び圧縮)の影響が、他の領域にも及んでしまう虞がある。これによって、ショット領域SH内の略全域に微小な歪みが存在する虞がある。
したがって、もし、このような歪みが存在する場合に緩衝領域Bが存在しなければ、アライメントマークALは、伸張領域E及び圧縮領域Cに起因する歪みの影響を受け、位置ずれを起こす。そして、アライメントマークALの位置が本来在るべき位置から位置ずれしている結果、アライメントマークALを用いた感光基板P(ショット領域SH)の高精度な位置決めが困難となってしまう。
そこで、上述したように、本実施形態では、伸張領域Eと圧縮領域Cの存在に起因する歪みの影響がアライメントマークALに伝わらないように、伸張領域Eと圧縮領域Cが形成された領域(デバイス用の回路パターンが形成される領域)と、アライメントマークALが形成された外周領域とを区画するように、緩衝領域Bを形成するようにした。
緩衝領域Bは、例えば、図2(c)に示すように、複数の溝(掘り込み)からなる。伸張領域Eと圧縮領域Cは、ショット領域SH(感光基板P)の表面に形成されるため、伸張領域Eと圧縮領域Cに起因する歪みは、ショット領域SHの表層を伝わってその周辺に拡がっている。したがって、ショット領域SHの表面に掘り込みを設けることで、歪みの伝播を抑えることができる。
なお、この複数の溝からなる緩衝領域Bは、回路パターンを形成するリソグラフィー工程においてショット領域SH上に容易に形成できるので、コスト上昇を伴わないという利点がある。例えば、図2(d)に示すようなマスクMを用いて露光工程を行うことによって、感光基板P上に、図2(b),(c)に示すようなショットパターンを転写形成することができる。このマスクMは、マスクアライメント用のアライメントマークが描画されていると共に、パターン形成領域MR内には、感光基板P上に転写されるべきパターンが描画されている。この転写用パターンとして、転写された後は感光基板P上でアライメントマークALとなるアライメント用パターンと、転写された後は感光基板P上で緩衝領域Bとなる緩衝用パターンと、転写された後はデバイス用の回路パターンの一部(C,E)や後述する歪み計測マークDMとなる回路用パターンPA等が、マスクM上には描画されている。なお、これらの転写用パターンを共用することが困難な場合には、アライメントマーク用パターンと緩衝用パターンとを別々の工程(異なるマスク、異なるリソグラフィー工程)により形成する。
なお、緩衝領域Bとしては、少なくとも1つの溝(掘り込み)が形成されていればよい。また、ショット領域SHの表面に溝(掘り込み)を形成した場合に、感光基板Pの剛性が低下するので、例えばデバイスパターンの形成に支障が生じる場合がある。このような場合には、緩衝領域Bの溝を埋めるように、ヤング率の低い物質(樹脂等)を充填してもよい。感光基板Pの材料よりもヤング率の低い物質(樹脂等)であれば、歪みの伝播を抑えることが可能だからである。
また、緩衝領域Bは、アライメントマークALが形成されたレイヤーと同一のレイヤーに形成されることが好ましい。緩衝領域BをアライメントマークALとを同一のレイヤーに形成することで、確実にアライメントマークALの位置ずれを防止することが可能となる。
なお、図2(b)に示すようなパターン配置においては、アライメントマークALを別に構成するのではなく、緩衝領域Bの一部をアライメントマークALの代用としてアライメント用に用いるようにしてもよい。例えば、図2(b)では、3重の溝を緩衝領域Bとして形成しているが、そのうちの例えば外側の溝1本(若しくは2本)をアライメントマークとして兼用するようにしてもよい。図2(b)の例では、最外周の溝1本を用いた場合に、ショット領域SH全体としては、左右1本ずつ計2本をアライメントマークとして代用することにする。この場合に、ショット領域SH内で生じている歪みの程度(緩衝領域Bで吸収できる歪みの程度)に応じて、何本の溝をアライメントマークと兼用するかを決定すればよい。
また、ショット領域SH内には、歪み計測マークDM(ディストーションマーク)が形成されている。歪み計測マークDMは、アライメントマークALと同様に、十字形或いは四角形のマークからなる。歪み計測マークDMは、複数のレイヤーを積層させる際に、各レイヤー間の重ね合わせ誤差を計測するものである。このため、各レイヤーに歪み計測マークDMが形成される。
歪み計測マークDMは、その性格(機能)上、緩衝領域Bにより囲まれた領域内に形成される。これにより、ショット領域SH内の歪みを高精度に計測することが可能となる。特に、伸張領域Eと圧縮領域Cが形成されたレイヤーは大きく歪むので、伸張領域Eと圧縮領域Cが形成されたレイヤーに歪み計測マークDMを形成することが好ましい。
図3は、緩衝領域Bの変形例を示す模式図である。
緩衝領域Bは、ショット領域SHの略全体を取り囲むように形成する場合に限られない。例えば、ショット領域SH内に多数の伸張領域E及び圧縮領域Cが形成される場合には、図3(a)に示すように、緩衝領域Bにより伸張領域E及び圧縮領域Cを複数の領域に区分するようにしてもよい。このように、ショット領域SH内を複数の領域に区分することで、伸張領域E及び圧縮領域Cに起因する歪みの伝播をより狭い範囲内に封じ込めることができる。また、また、複数の伸張領域E及び圧縮領域Cが互いに歪みの影響を受けあって、複雑に歪むことを抑制できる。
また、図3(b)に示すように、アライメントマークALを取り囲むように緩衝領域Bを形成してもよい。これによっても、伸張領域Eと圧縮領域Cに起因する歪みの影響がアライメントマークALに伝わらなくなる。
また、緩衝領域Bは必ずしも環状に形成する必要はない。図3(c)に示すように、複数の緩衝領域Bを組み合わせることで、伸張領域E及び圧縮領域Cに起因する歪みがアライメントマークALまで伝わらない(或いは伝わりづらくなる)ようにしてもよい。
なお、図3(b)において、アライメントマークALとは別に、マークAL´を緩衝領域Bの外部に(ショット領域SH内において)形成しておくことで、アライメントマークALの位置情報(アライメントマークALの設計値と実測値との差)を基準としてマークAL´の位置情報(マークAL´の設計値と実測値との差)を求め、かつ両差を比較する(両差の差を求める)ことで、ショット領域SH内の歪みを計測することができる。
なお、上述した緩衝領域B、アライメントマークAL及び歪み計測マークDMの配置、形状は、マスクMのパターンPAを設計する工程において決定される。つまり、マスクMのパターンPAに、緩衝領域B、アライメントマークAL及び歪み計測マークDMが形成される。(図6のステップ201,202参照)
そして、このマスクMを用いて感光基板Pを露光することで、感光基板P上の各ショット領域SHに、緩衝領域B、アライメントマークAL及び歪み計測マークDMが形成される。(図5のステップ204参照)
次に、歪みシリコン技術が適用された感光基板Pのアライメント方法及び露光方法について説明する。
図4は、本発明の実施形態に係るアライメント処理及び露光処理を示すフローチャート図である。
まず、制御装置CONTは、露光処理の開始を指令する。次いで、制御装置CONTは、基板ステージPSTに対して感光基板Pを基板搬送系を用いて搬送し、この基板ステージPSTに搬送された感光基板Pに対してサーチアライメント処理を実行する(ステップS1)。
ここで、サーチアライメント処理とは、感光基板Pを基板ステージPSTで支持した状態で、感光基板Pに設けられている2つあるいは3つのサーチマークをアライメント装置50を所定倍率よりも低い計測倍率に設定した上で計測し、その計測結果に基づいて、後述するファインアライメント計測を行う際のステージ移動目標位置となる各サンプルショットの目標座標位置を演算上で補正する。
次いで、制御装置CONTは、感光基板P上のサンプルショット領域をファインアライメント計測する(ステップS2)。
ここで、ファインアライメント処理とは、感光基板P上の複数のショット領域SHから選択される少なくとも3つのショット領域SH(サンプルショット領域)にそれぞれ付随したアライメントマークALの位置を、所定倍率よりも高倍率に設定されたアライメント装置50を介してそれぞれ検出する。また、ステップS2において、上述のサンプルショット領域内の歪み計測マークDMの位置計測をアライメント装置50を介して計測しておく。
次いで、制御装置CONTは、ファインアライメント計測結果に基づいてEGA処理する(ステップS3)。
EGA(エンハンスド・グローバル・アライメント)処理は、ステップS2の検出結果に基づいて、ショット領域SHの実際の位置と設計位置(またはその補正位置)とを用いた近似演算処理によって、感光基板P上の各ショット領域SHの位置を統計的に算出するものである。
次いで、上述のステップS2で計測された歪み計測マークDMの計測結果を統計的に処理して、ショット領域SHの形状(変形)を求める。そして、得られた情報に基づいて投影光学系PLによるディストーション補正を行う(ステップS4)。これにより、重ね合わせ精度の向上を図る。
そして、制御装置CONTは、EGA演算で求められた感光基板P上のショット領域SHとマスクMとを位置合わせする(ステップS5)。
そして、マスクMのパターンPAをショット領域SHに対して露光する(ステップS6)。
次に、未露光ショット領域があるか否かを判別し(ステップS7)、あればステップS5に戻り次の未露光ショット領域を露光位置に位置決めし(ステップS5)、上述した処理を繰り返す。一方、未露光ショット領域がない場合には、ステップS8に進む。
なお、上述したステップS4におけるディストーション補正は、各感光基板P毎に一度(先頭ショットの露光前)に行うようになっているが、本発明はこれに限らず、例えば、ステップS2において全ショット領域SH内の歪み計測マークDMを計測してあるような場合には、全ショット領域SH毎に行ってもよいし、或いはショット領域SHの配列毎(例えば、感光基板Pの中心近傍のショット領域と感光基板Pの周辺部のショット領域という区分け)に行うようにしてもよい。
次いで、制御装置CONTは、露光処理されていない未露光の感光基板Pがあるかどうかを判別する(ステップS8)。
ステップS7において、未露光の感光基板Pは無いと判断したら、制御装置CONTは、基板ステージPST上の露光処理済みの感光基板Pを基板搬送系を用いて搬送(アンロード)し、一連の処理を終了する。一方、ステップS8において、未露光の感光基板Pがあると判断したら、制御装置CONTは、基板ステージPST上の露光処理済みの感光基板Pを基板搬送系を用いて搬出(アンロード)するとともに、未露光の感光基板Pを基板ステージPSTに搬入(ロード)する(ステップS9)。
以上のようにして、アライメント処理及び露光処理が行われる。
この際、各ショット領域SHに伸張領域E及び圧縮領域Cが存在する場合であっても、緩衝領域Bを設けることで、伸張領域E及び圧縮領域Cに起因する歪みがアライメントマークALに伝播していないようになっている。したがって、各ショット領域SHを高精度に計測することができ、延いては高精度に位置決めすることが可能となっている。
なお、上述した実施形態では、ステップS2において、歪み計測マークDMを検出して、露光対象のショット領域SHの形状(変形)を求める場合について説明したが、これに限らない。例えば、パイロットウエハに対してディストーション補正を行わずに露光処理を行うことで、予め重ね合わせ誤差を計測しておく。そして、ステップS2において、この計測結果に基づくディストーション補正のみを行うようにしてもよい。或いは、ステップS2における歪み計測マークDMの検出は、最初の一枚或いは所定枚数毎の感光基板Pでのみ行うようにしてもよい。
なお、以下の手法によってショット領域SH内の歪み計測及びアライメント計測を行うようにしてもよい。
図5(a)は、あるショット領域SHの平面図であり、図5(b)は図5(a)の断面図である。
歪みレイヤーL1は、通常の(歪みレイヤーでない)レイヤー上に積層された状態となっている。ショット領域SH内には、歪みレイヤーL1上に形成されたアライメントマークAL1,AL2とは別に、別レイヤー(下層)に形成されているアライメントマークALD1,ALD2も、アライメント計測系で計測可能に配置されている。
このような状態において、ショット領域SHのアライメント計測は、下層のマークALD1,ALD2を計測することで行える。そして、歪みレイヤーL1上におけるショット領域SH内の歪みの計測は、下層であるマークALD1,ALD2を基準として上層(歪みレイヤーL1)に形成されているアライメントマークAL1,AL2の位置を計測すること、つまりマークALD1,ALD2の計測値と実測値との差を基準として、マークAL1,AL2の設計値と実測値との差を求め、両差を比較する(具体的には、両差の差分を得る)ことで、歪み量を求めることができる。
以上、本発明の実施の形態について説明したが、上述した実施の形態において示した動作手順、あるいは各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲においてプロセス条件や設計要求等に基づき種々変更可能である。
本発明は、例えば以下のような変更をも含むものとする。
上記実施形態の露光装置EXとしては、マスクMと感光基板Pとを同期移動してマスクMのパターンを露光する走査型の露光装置にも適用することができるし、マスクMと感光基板Pとを静止した状態でマスクMのパターンを露光し、感光基板Pを順次ステップ移動させるステップ・アンド・リピート型の露光装置にも適用することができる。
また、露光装置EXとしては、投影光学系PLと感光基板Pとの間に液体を配置しつつ、この液体を介して感光基板Pの露光を行う液浸型露光装置であってもよい。
露光装置EXの用途としては、半導体製造用の露光装置や、角型のガラスプレートに液晶表示素子パターンを露光する液晶用の露光装置に限定されることなく、薄膜磁気ヘッドを製造するための露光装置にも広く適用できる。
本実施形態の露光装置EXは、本願特許請求の範囲に挙げられた各構成要素を含む各種サブシステムを、所定の機械的精度、電気的精度、光学的精度を保つように、組み立てることで製造される。これら各種精度を確保するために、この組み立ての前後には、各種光学系については光学的精度を達成するための調整、各種機械系については機械的精度を達成するための調整、各種電気系については電気的精度を達成するための調整が行われる。
各種サブシステムから露光装置への組み立て工程は、各種サブシステム相互の、機械的接続、電気回路の配線接続、気圧回路の配管接続等が含まれる。この各種サブシステムから露光装置への組み立て工程の前に、各サブシステム個々の組み立て工程があることはいうまでもない。各種サブシステムの露光装置への組み立て工程が終了したら、総合調整が行われ、露光装置全体としての各種精度が確保される。
なお、露光装置の製造は温度およびクリーン度等が管理されたクリーンルームで行うことが望ましい。
そして、半導体デバイスは、図6に示すように、デバイスの機能・性能設計を行うステップ201、この設計ステップに基づいたマスク(レチクル)を製作するステップ202、デバイスの基材である基板(ウエハ、ガラスプレート)を製造するステップ203、前述した実施形態の露光装置によりマスクMのパターンを感光基板Pに露光する基板処理ステップ204、デバイス組み立てステップ(ダイシング工程、ボンディング工程、パッケージ工程を含む)205、検査ステップ206等を経て製造される。
本実施形態に係る露光装置EXの概略構成図である。 歪みシリコン技術が適用された感光基板Pのショット領域SH、及び感光基板Pに所定のパターンを形成するためのマスクMを示す模式図である。 緩衝領域Bの変形例を示す模式図である。 本発明の実施形態に係るアライメント処理を示すフローチャート図である。 歪み計測の別手法を説明するための感光基板の模式図である。 本発明に係るマイクロデバイスの製造工程の一例を示すフローチャート図である。
符号の説明
P…感光基板
SH…ショット領域
B…緩衝領域
C…圧縮領域
E…伸張領域
AL…アライメントマーク
DM…歪み計測マーク
M…マスク
PA…パターン
EX…露光装置
CONT…制御装置
50…アライメント装置



Claims (10)

  1. 基板上に複数のレイヤーを積層しつつ、所定レイヤー内の特定領域を局所的に歪ませながらデバイスパターンを形成するデバイス製造方法であって、
    前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域を形成する工程を
    含むことを特徴とするデバイス製造方法。
  2. 前記緩衝領域は、前記特定領域を取り囲むことを特徴とする請求項1に記載のデバイス製造方法。
  3. 前記緩衝領域は、前記特定領域を複数の領域に区分しつつ取り囲むことを特徴とする請求項1又は請求項2に記載のデバイス製造方法。
  4. 前記緩衝領域は、前記所定マークを取り囲むことを特徴とする請求項に記載のデバイス製造方法。
  5. 前記所定マークは、前記基板のアライメントを行う際に使用されるアライメントマークであり、
    前記緩衝領域を、前記所定マークが形成されたレイヤーと同一のレイヤーに形成することを特徴とする請求項又は請求項に記載のデバイス製造方法。
  6. 前記所定マークは、前記デバイスパターンにおける前記特定領域の歪みの程度を計測するための歪み計測マークであり、
    前記所定マークを、前記積層方向と直交する方向において、前記緩衝領域よりも前記特定領域側に形成することを特徴とする請求項又は請求項に記載のデバイス製造方法。
  7. 前記所定マークを、前記特定領域が形成されているレイヤーと同一のレイヤーに形成することを特徴とする請求項に記載のデバイス製造方法。
  8. 前記緩衝領域は、少なくとも一つの堀り込みパターンを含むことを特徴とする請求項1から請求項のうちいずれか一項に記載のデバイス製造方法。
  9. 基板上に複数のレイヤーを積層しつつ、所定レイヤー内の特定領域を局所的に歪ませながらデバイスパターンを形成するリソグラフィー工程において使用されるマスクであって、
    前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域を形成するためのパターンを有することを特徴とするマスク。
  10. 基板上に積層された複数のレイヤーと、該複数のレイヤーのうちの所定レイヤー内において局所的に歪まされた特定領域と、を有するデバイスであって、
    前記積層する方向と直交する方向において、前記特定領域とは異なる領域であり、前記基板上に形成された所定マークと前記特定領域との間に、前記特定領域に起因する歪みを緩和する緩衝領域を有することを特徴とするデバイス。
JP2005369158A 2005-12-22 2005-12-22 デバイス製造方法、マスク、デバイス Expired - Fee Related JP4752491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005369158A JP4752491B2 (ja) 2005-12-22 2005-12-22 デバイス製造方法、マスク、デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005369158A JP4752491B2 (ja) 2005-12-22 2005-12-22 デバイス製造方法、マスク、デバイス

Publications (2)

Publication Number Publication Date
JP2007173521A JP2007173521A (ja) 2007-07-05
JP4752491B2 true JP4752491B2 (ja) 2011-08-17

Family

ID=38299666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005369158A Expired - Fee Related JP4752491B2 (ja) 2005-12-22 2005-12-22 デバイス製造方法、マスク、デバイス

Country Status (1)

Country Link
JP (1) JP4752491B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571283B2 (ja) * 2007-12-25 2014-08-13 ローム株式会社 半導体装置
JP5593690B2 (ja) * 2009-12-14 2014-09-24 株式会社ニコン 変形計測用基板、露光装置及び露光方法並びにデバイス製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738435B2 (ja) * 1986-06-13 1995-04-26 松下電器産業株式会社 半導体装置の製造方法
JP2911954B2 (ja) * 1990-04-09 1999-06-28 キヤノン株式会社 X線マスク構造体
JPH0982948A (ja) * 1995-09-08 1997-03-28 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JPH09326349A (ja) * 1996-06-06 1997-12-16 Hitachi Ltd パターン露光の補正方法
JP4345244B2 (ja) * 2001-05-31 2009-10-14 株式会社Sumco SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法
EP1477851A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
JP4779630B2 (ja) * 2005-12-15 2011-09-28 株式会社ニコン アライメント方法、アライメント装置、露光装置

Also Published As

Publication number Publication date
JP2007173521A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
TWI534550B (zh) A pattern forming apparatus, a pattern forming method, and an element manufacturing method
WO2006104011A1 (ja) ショット形状の計測方法、マスク
US11009799B2 (en) Exposure apparatus, manufacturing method of flat-panel display, device manufacturing method, and exposure method
JP5412814B2 (ja) 露光方法及び装置、並びにデバイス製造方法
JP2000012453A (ja) 露光装置及びその使用方法、露光方法、並びにマスクの製造方法
US10678152B2 (en) Layout method, mark detection method, exposure method, measurement device, exposure apparatus, and device manufacturing method
JP2008263194A (ja) 露光装置、露光方法、および電子デバイス製造方法
JP2002099097A (ja) 走査露光方法および走査型露光装置
TWI721023B (zh) 曝光裝置及曝光方法、以及平面顯示器製造方法
JP2012033923A (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP4752491B2 (ja) デバイス製造方法、マスク、デバイス
JP2011211180A (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP2002258487A (ja) 露光方法及び露光装置
JP6855008B2 (ja) 露光装置、フラットパネルディスプレイの製造方法、デバイス製造方法、及び露光方法
JP5234308B2 (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP4779630B2 (ja) アライメント方法、アライメント装置、露光装置
WO2016159295A1 (ja) 露光装置、フラットパネルディスプレイの製造方法、デバイス製造方法、及び露光方法
JP2011258922A (ja) 露光装置及び露光方法、並びにデバイス製造方法
JP2010147203A (ja) 露光方法及びデバイス製造方法
JP6008165B2 (ja) 露光方法及び露光装置、並びにデバイス製造方法
JP5354339B2 (ja) 露光方法及び露光装置、並びにデバイス製造方法
JPH1187228A (ja) 露光装置及び露光方法
JP2001244176A (ja) 露光方法および露光装置並びにマイクロデバイスの製造方法
JP6701597B2 (ja) 露光装置、露光方法、フラットパネルディスプレイの製造方法、及びデバイス製造方法
JP2005026615A (ja) ステージ装置及び露光装置、計測方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4752491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees