JP4774980B2 - Dnaチップ装置 - Google Patents
Dnaチップ装置 Download PDFInfo
- Publication number
- JP4774980B2 JP4774980B2 JP2005368344A JP2005368344A JP4774980B2 JP 4774980 B2 JP4774980 B2 JP 4774980B2 JP 2005368344 A JP2005368344 A JP 2005368344A JP 2005368344 A JP2005368344 A JP 2005368344A JP 4774980 B2 JP4774980 B2 JP 4774980B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- row
- determination
- rom
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Automatic Analysis And Handling Materials Therefor (AREA)
Description
従って、本発明は以上のような手段を講じたことにより、以下の作用を有する。
(1−1.構成)
図1は本発明の第1の実施形態に係るDNAチップ装置10の構成を示す模式図である。
次に、本実施形態に係るDNAチップ装置10の動作について図11のフローチャートを用いて説明する。
以上説明したように、本実施形態に係るDNAチップ装置10は、指定された行アドレスデータに対応する行制御信号のみがDNAマイクロアレイ装置20に送出されるか否かを判定する行アドレス制御判定回路60Rと、指定された列アドレスデータに対応する列制御信号のみがDNAマイクロアレイ装置20に送出されるか否かを判定する列アドレス制御判定回路60Cと、各アドレス制御判定回路60R・60Cによる判定結果のうち、少なくとも一方の判定結果が否の場合、アドレスエラー信号を出力するエラー信号出力回路70とを備えているので、DNAチップ装置10において、ユニットセル21が正常にアドレス制御されているか否かを確認することができる。
図12は本発明の第2の実施形態に係るDNAチップ装置10Sの構成を示す模式図である。なお、既に説明した部分と同一部分には同一符号を付し、特に説明がない限りは重複した説明を省略する。また、以下の各実施形態も同様にして重複した説明を省略する。
本実施形態に係るDNAチップ装置10Tでは、第2の実施形態に係るROM23に記憶される情報として、アドレスデータだけでなく、期待値データも記憶されている。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
20…DNAマイクロアレイ装置、21…ユニットセル、22…RAM、23…ROM、
30…行アドレスデコーダ、40…列アドレスデコーダ、50…データ比較回路、
60…アドレス制御判定回路、60R…行アドレス制御判定回路、
60C…列アドレス制御回路、61R…行識別信号出力回路、
61C…列識別信号出力回路、62R…行判定信号出力回路、
62C…列判定信号出力回路、63R…行判定信号選択回路、
63C…列判定信号選択回路、64R…行判定回路、64C…列判定回路、
66…ROMデータ判定回路、70…エラー信号出力回路、
71…データエラー信号出力回路、72…アドレスエラー信号出力回路、
73…ROMエラー信号出力回路。
Claims (6)
- 互いに異なるDNA判定用の複数のユニットセル及びRAMが、行アドレスデータ及び列アドレスデータにより指定可能に配列されてなるDNAマイクロアレイ装置と、
前記行アドレスデータに基づいて、行制御信号を前記DNAマイクロアレイ装置に送出する行アドレスデコーダと、
前記列アドレスデータに基づいて、列制御信号を前記DNAマイクロアレイ装置に送出する列アドレスデコーダと、
前記行アドレスデータ及び列アドレスデータにより指定されたRAMにデータが書込処理された後に読出処理されたとき、前記書込処理される書込データと、前記読出処理された読出データとを比較するデータ比較回路と、
前記比較の結果、両者が一致しない場合、データエラー信号を出力するデータエラー信号出力回路と
を備えたDNAチップ装置であって、
指定可能な範囲内で列アドレスデータを走査したとき、指定された行アドレスデータに対応する行制御信号のみが前記DNAマイクロアレイ装置に送出されるか否かを判定する行アドレス制御判定回路と、
指定可能な範囲内で行アドレスデータを走査したとき、指定された列アドレスデータに対応する列制御信号のみが前記DNAマイクロアレイ装置に送出されるか否かを判定する列アドレス制御判定回路と、
前記各アドレス制御判定回路による判定結果のうち、少なくとも一方の判定結果が否の場合、アドレスエラー信号を出力するアドレスエラー信号出力回路と
を備え、
前記行アドレス制御判定回路は、
前記行制御信号と前記列制御信号とから、該行制御信号が出力されている場合にアクティブ状態となる行識別信号を行アドレスデータ毎に出力する行識別信号出力回路と、
前記行アドレスデータ毎に設定され、該設定される行アドレスデータに対応する行識別信号のみがアクティブ状態で入力されたときに、正常状態を示す行判定信号を出力する行判定信号出力回路と、
前記行判定信号出力回路から出力される行判定信号に対し、指定された行アドレスデータに対応する行判定信号を選択する行判定信号選択回路と、
前記行判定信号選択回路により選択される行判定信号が正常状態を示す場合に、指定された行アドレスデータに対応する行制御信号のみが前記DNAマイクロアレイ装置に送出されると判定するための行判定回路と
を備え、
前記列アドレス制御判定回路は、
前記行制御信号と前記列制御信号とから、該列制御信号が出力されている場合にアクティブ状態となる列識別信号を列アドレスデータ毎に出力する列識別信号出力回路と、
前記列アドレスデータ毎に設定され、該設定される列アドレスデータに対応する列識別信号のみがアクティブ状態で入力されたときに、正常状態を示す列判定信号を出力する列判定信号出力回路と、
前記列判定信号出力回路から出力される列判定信号に対し、指定された列アドレスデータに対応する列判定信号を選択する列判定信号選択回路と、
前記列判定信号選択回路により選択される列判定信号が正常状態を示す場合に、指定された列アドレスデータに対応する列制御信号のみが前記DNAマイクロアレイ装置に送出されると判定するための列判定回路と
を備えたことを特徴とするDNAチップ装置。 - 請求項1に記載のDNAチップ装置において、
前記DNAマイクロアレイ装置は、前記ユニットセル毎に設定される固有データを予め記憶するROMを備え、
前記行アドレスデータ及び列アドレスデータが指定された場合、前記ROMに記憶された固有データを読出処理し、該固有データが前記ユニットセルに対応するものであるか否かを判定するためのROMデータ判定回路と、
前記ROMデータ判定回路による判定結果が否の場合、ROMエラー信号を出力するROMエラー信号出力回路と
を備えたことを特徴とするDNAチップ装置。 - 請求項1に記載のDNAチップ装置において、
前記DNAマイクロアレイ装置は、前記ユニットセル毎に設定される行アドレスデータ及び列アドレスデータを予め記憶するROMを備え、
前記行アドレスデータ及び列アドレスデータが指定された場合、前記ROMに記憶された各アドレスデータを読出処理し、指定された各アドレスデータと読出処理された各アドレスデータとを比較し、両者が一致するか否かを判定するROMデータ判定回路と、
前記ROMデータ判定回路による判定結果が否の場合、ROMエラー信号を出力するROMエラー信号出力回路と
をさらに備えたことを特徴とするDNAチップ装置。 - 請求項1に記載のDNAチップ装置において、
前記DNAマイクロアレイ装置は、前記各ユニットセルにおいてハイブリダイゼーションが生じるときに、予期される期待値データを予め記憶するROMを備え、
前記DNAマイクロアレイ装置において、ハイブリダイゼーションが生じる場合に、前記ROMに記憶された期待値データを読出処理し、該期待値データと、該ハイブリダイゼーションが生じる際に検出される検出値データとを比較し、両者が一致するか否かを判定するためのROMデータ判定回路と、
前記ROMデータ判定回路による判定結果が否の場合、ROMエラー信号を出力するROMエラー信号出力回路と
をさらに備えたことを特徴とするDNAチップ装置。 - 請求項1に記載のDNAチップ装置において、
前記DNAマイクロアレイ装置は、前記ユニットセル毎に設定される行アドレスデータ及び列アドレスデータと、前記各ユニットセルにおいてハイブリダイゼーションが生じるときに予期される期待値データとを予め記憶するROMを備え、
前記行アドレスデータ及び列アドレスデータが指定された場合、前記ROMに記憶された各アドレスデータを読出処理し、指定された各アドレスデータと読出処理された各アドレスデータとを比較し、両者が一致するか否かを判定する第1ROMデータ判定回路と、
前記DNAマイクロアレイ装置において、ハイブリダイゼーションが生じる場合に、前記ROMに記憶された期待値データを読出処理し、該期待値データと、該ハイブリダイゼーションが生じる際に検出される検出値データとを比較し、両者が一致するか否かを判定するための第2ROMデータ判定回路と、
前記各ROMデータ判定回路による判定結果のいずれかが否の場合、ROMエラー信号を出力するROMエラー信号出力回路と
をさらに備えたことを特徴とするDNAチップ装置。 - 請求項1に記載のDNAチップ装置において、
前記DNAマイクロアレイ装置は、前記ユニットセル毎に設定される行アドレスデータ及び列アドレスデータと、前記各ユニットセルにおいてハイブリダイゼーションが生じるときに予期される期待値データと、前記ユニットセル毎に設定される固有データとを予め記憶するROMを備え、
前記行アドレスデータ及び列アドレスデータが指定された場合、前記ROMに記憶された各アドレスデータを読出処理し、指定された各アドレスデータと読出処理された各アドレスデータとを比較し、両者が一致するか否かを判定する第1ROMデータ判定回路と、
前記DNAマイクロアレイ装置において、ハイブリダイゼーションが生じる場合に、前記ROMに記憶された期待値データを読出処理し、該期待値データと、該ハイブリダイゼーションが生じる際に検出される検出値データとを比較し、両者が一致するか否かを判定するための第2ROMデータ判定回路と、
前記行アドレスデータ及び列アドレスデータが指定された場合、前記ROMに記憶された固有データを読出処理し、該固有データが前記ユニットセルに対応するものであるか否かを判定するための第3ROMデータ判定回路と、
前記各ROMデータ判定回路による判定結果のいずれかが否の場合、ROMエラー信号を出力するROMエラー信号出力回路と
をさらに備えたことを特徴とするDNAチップ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368344A JP4774980B2 (ja) | 2005-12-21 | 2005-12-21 | Dnaチップ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368344A JP4774980B2 (ja) | 2005-12-21 | 2005-12-21 | Dnaチップ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007170957A JP2007170957A (ja) | 2007-07-05 |
JP4774980B2 true JP4774980B2 (ja) | 2011-09-21 |
Family
ID=38297715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368344A Expired - Fee Related JP4774980B2 (ja) | 2005-12-21 | 2005-12-21 | Dnaチップ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774980B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5764296B2 (ja) * | 2010-03-31 | 2015-08-19 | 株式会社日立ハイテクノロジーズ | 生体ポリマーの特性解析法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5295127A (en) * | 1976-02-06 | 1977-08-10 | Hitachi Ltd | Multiple selection detector circuit |
JPS57208692A (en) * | 1981-06-16 | 1982-12-21 | Nippon Telegr & Teleph Corp <Ntt> | Defect and trouble relieving system for storage device |
JPS6414797A (en) * | 1987-07-08 | 1989-01-18 | Nec Corp | Semiconductor integrated memory |
ZA975891B (en) * | 1996-07-05 | 1998-07-23 | Combimatrix Corp | Electrochemical solid phase synthesis of polymers |
DE10133844B4 (de) * | 2001-07-18 | 2006-08-17 | Micronas Gmbh | Verfahren und Vorrichtung zur Detektion von Analyten |
FR2834383B1 (fr) * | 2001-12-27 | 2004-02-13 | Commissariat Energie Atomique | Procede de depot selectif de matiere sur des electrodes de biocapteurs ou de puces realises a partir d'un meme substrat |
-
2005
- 2005-12-21 JP JP2005368344A patent/JP4774980B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007170957A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833652A (en) | Semiconductor memory device having a self-diagnosing function | |
US6636998B1 (en) | Semiconductor memory device and parallel bit test method thereof | |
CN1255818C (zh) | 具有奇偶校验单元阵列的存储电路 | |
US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
US5424989A (en) | Semiconductor memory device | |
US11205499B2 (en) | Memory circuit device and a method for testing the same | |
US5327382A (en) | Method of testing redundant memory cells | |
JPS62217497A (ja) | 半導体記憶装置 | |
TW451212B (en) | Read only memory chip having a built in testing circuit | |
JP4774980B2 (ja) | Dnaチップ装置 | |
RU2498425C2 (ru) | Параллельная ассоциативная память | |
US20120229155A1 (en) | Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method | |
TW499680B (en) | Method for testing a semiconductor memory device | |
JP2001023397A (ja) | 半導体メモリのテスト方法及び半導体メモリ | |
US7359537B2 (en) | DNA microarray image analysis system | |
JP2000231798A (ja) | フェイル情報取り込み装置、半導体メモリ試験装置及び半導体メモリ解析方法 | |
US6396748B1 (en) | Method and apparatus for setting redundancy data for semiconductor memory device | |
KR100673669B1 (ko) | 메모리 셀 및 기준 셀을 포함하는 집적 메모리 | |
JPH11102598A (ja) | メモリ不良救済解析装置 | |
JP2010135030A (ja) | 半導体メモリと半導体メモリの不良解析方法 | |
US7206980B2 (en) | Integrated semiconductor memory | |
US5781484A (en) | Semiconductor memory device | |
US20230333749A1 (en) | Memory, operation method of memory, and operation method of memory system | |
US6002621A (en) | Semiconductor memory device | |
JP2005149706A (ja) | 半導体メモリ装置の並列ビットテスト方法及びそのテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4774980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |