JP4772390B2 - 可変分散補償器 - Google Patents

可変分散補償器 Download PDF

Info

Publication number
JP4772390B2
JP4772390B2 JP2005174124A JP2005174124A JP4772390B2 JP 4772390 B2 JP4772390 B2 JP 4772390B2 JP 2005174124 A JP2005174124 A JP 2005174124A JP 2005174124 A JP2005174124 A JP 2005174124A JP 4772390 B2 JP4772390 B2 JP 4772390B2
Authority
JP
Japan
Prior art keywords
pulse current
pulse
value
heaters
dispersion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005174124A
Other languages
English (en)
Other versions
JP2006349855A (ja
Inventor
泰久 島倉
貞行 松本
正和 高林
喜市 吉新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005174124A priority Critical patent/JP4772390B2/ja
Publication of JP2006349855A publication Critical patent/JP2006349855A/ja
Application granted granted Critical
Publication of JP4772390B2 publication Critical patent/JP4772390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Fibers, Optical Fiber Cores, And Optical Fiber Bundles (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Guides In General And Applications Therefor (AREA)
  • Optical Integrated Circuits (AREA)

Description

この発明は、光ファイバ通信システムにおける光信号の波長分散を補償する分散補償技術に関し、特に分散補償の可変速度を高速化させた可変分散補償器に関するものである。
光ファイバを伝送路に用いた光通信システムでは、光ファイバの持つ波長分散(以下、「分散」と称す)により光パルスが歪むため、信号の劣化を生じる。これは、波長の異なる光パルスの波束の群速度が異なるためで、光パルスの波束が一定距離を伝播するのに要する時間、すなわち群遅延時間(単位:ps)が異なるためである。この群遅延時間の波長に対する傾きが分散(単位:ps/nm)である。通常の光ファイバ伝送路に用いられるシングルモードファイバ(SMF)では、波長1550nm近辺とした場合、伝送路1km当り、約16ps/(nm・km)の分散値を有する。これは波長が1nm異なる光パルスが1kmのSMFを伝搬するのに要する群遅延時間の差が16psという意味であり、例えば、波長が1nm異なる光パルスが100kmの光ファイバを伝搬した場合の群遅延時間は、100倍の1600psとなる。
一方、変調された光パルスは、変調方式やビットレートにより決まる幾つかの線スペクトルの広がりを持ち、その包絡線はガウス分布型となる。例えばRZ(return−to−zero)変調方式では、それぞれの線スペクトルの間隔は、ビットレート(伝送速度)10Gbit/sの場合には、0.08nmであるが、ビットレート40Gbit/sの場合には、0.32nmとなる。すなわち線スペクトルの広がりはビットレートに比例して増大する。また、NRZ (non−return−to−zero)変調方式では、RZ変調方式における線スペクトルの半分の広がりとなる。このようにビットレートが高くなるに従い、光パルスの成分である線スペクトルの間隔が広がるため、光ファイバ伝送路を伝搬したときの群遅延時間の差が大きくなり、光パルスの歪みが増大する。また、光パルスが受ける光ファイバ伝送路の分散の影響はビットレートの二乗に比例して大きくなる。
このような分散を補償するために、伝送路である光ファイバの分散と反対の符号の分散を持つ分散補償ファイバやチャープグレーティング等が開発されている。他方、光ファイバの温度変動や外力による光ファイバの応力変化等により、光ファイバ中の分散が時間とともに変化するという問題があるが、上記の従来の分散補償装置においては、補償できる分散は一定であるので、このような問題には対応できないといった問題があった。
この問題を解決するために、補償できる分散値を可変できる可変分散補償器が種々提案されている(例えば、特許文献1参照)。
この従来の可変分散補償器では、格子ピッチが連続的に変化しているチャープド回折格子が形成されている光導波路を、基板上に1列に並んで形成された多数個のヒータ上に配置させ、各ヒータにパルス電流を流すように構成されている。そして、ヒータにパルス電流が流れると、各ヒータが発熱し光導波路の温度が上昇する。この時、各ヒータに流れるパルス電流のデューティ比を制御することで、様々な温度分布を形成できる。そして、光導波路の温度が変化すると、屈折率が変化し、その結果チャープド回折格子の各部分のブラッグ反射波長が変化し、光導波路に入射した光信号に付加される分散が変化する。
従来の可変分散補償器は、上記のように光導波路に温度分布を形成することによって分散を変化させるため、温度分布が定常状態になるまでの時間が長い。このことは、可変分散補償器の応答速度が遅いということを意味するが、従来の可変分散補償器は応答速度が30秒程度あれば十分であった。これは、40Gbit/sなどの超高速光通信は、長距離伝送で用いられる事がほとんどで、長距離伝送における分散変化の要因が、ファイバの温度変化や応力変化であるため、この変動の速度が半日周期などといった長い周期の変化であり、これに対応する応答速度を有していれば十分であるためである。
しかし、今日では、伝送路にエラーが生じた際、自動的に別の光ファイバ伝送路に切り替わるシステムが構築されている(例えば、非特許文献1参照)。このとき、伝送路が切り替わると光ファイバの距離が変化するため、光信号に負荷される分散値も変化してしまう。このとき、エラーが発生してから、伝送路が切り替わり分散補償を完了するまで1秒以下で行なう必要があり、これに対応するためには可変分散補償器も1秒以下の応答速度が必要となる。
特開2004−258462号公報 笠 史郎、外3名、「超高速波長パスネットワークにおける波長分散補償」、2004年電子情報通信学会ソサエティ大会、BCS−1−1
従来の可変分散補償器は、上記のように、応答速度が30秒程度であったので、1秒以下の応答速度が必要なシステムには適用できなかった。
この発明は、1秒以下の応答速度が必要なシステムに適用できる、高速の応答速度を有した可変分散補償器を提供することを目的とする。
この発明による可変分散補償器は、回折格子を有する光導波路と、上記光導波路の光軸に沿って1列に配列された複数のヒータと、複数のパルス電流を生成して上記複数のヒータのそれぞれに供給する制御回路と、を備え、上記制御回路は、第1および第2記憶領域を備え、分散値を可変するコマンドを受け取ると、分散可変前に上記複数のヒータのそれぞれに供給している複数の第1パルス電流を上記第1記憶領域に記憶し、目標分散値にするために上記複数のヒータのそれぞれに供給する複数の第2パルス電流を上記第2記憶領域に記憶した後、上記第2パルス電流と上記第1パルス電流との差を計算し、計算された上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じ、上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じた値と上記第2パルス電流との和を計算して複数の第3パルス電流を算出し、算出された上記複数の第3パルス電流を上記複数のヒータのそれぞれに供給し、その後一定時間経過後に上記複数の第2パルス電流を上記複数のヒータのそれぞれに供給するものである。
この発明によれば、分散値を可変するコマンドを受け取ると、まず目標分散値が得られる温度分布より大きな傾きを持つ温度分布を形成する第3パルス電流が各ヒータに供給され、温度分布が第3パルス電流により形成される温度分布となるように急速に変化する。そして、一定時間経過後に、つまり温度分布が、目標分散値が得られる温度分布となる直前に、パルス電流が、第3パルス電流から目標分散値が得られる温度分布を形成する第2パルス電流に切り換えられ、分散値が目標値に維持される。これにより、分散値を可変にする際に、直ちに第2パルス電流をヒータに供給する場合に比べ、現在の分散値から所望の分散値への切り換え時間が大幅に短縮され、高速の応答速度を有した可変分散補償器が実現される。
実施の形態1.
図1はこの発明の実施の形態1に係る可変分散補償器の構成を示す概略図、図2は図1のII−II矢視断面図、図3はこの発明の実施の形態1に係る可変分散補償器における制御回路部分を示すブロック図である。
図1および図2において、可変分散補償器1は、チャープド回折格子5を有する光導波路2と、光導波路2のチャープド回折格子5に温度分布を付与するn個のヒータ7〜7と、各ヒータ7に電力を供給するn個の第1電極8〜8および1つの第2電極9と、各ヒータ7に流すパルス電流を制御する制御回路10と、インターフェイス回路11と、を備えている。
光導波路2は、コア3と、コア3の周囲を覆うように形成されたクラッド4とからなる光ファイバであり、格子ピッチが連続的に変化しているチャープド回折格子5が形成されている。そして、n個のヒータ7〜7は、ほぼ1列並んで基板6上に形成されている。また、n個の第1電極8〜8が対応するヒータ7iに電気的に接続するように基板6上に形成され、第2電極9がヒータ7〜7に電気的に接続するように基板6上に形成されている。なお、この第2電極9は接地されている。制御回路10は、各ヒータ7にパルス電流を供給できるように、各第1電極8に電気的に接続されている。
そして、光導波路2は、チャープド回折格子5が形成されている領域をヒータ7〜7上に位置させ、かつ密接させて基板6上に接着剤などにより固定されている。ここで、ヒータ7〜7は、光導波路2の光軸に沿って1列並んで配列されている。そして、パルス電流が第1電極ヒータ8〜8からヒータ7〜7に流され、チャープド回折格子5に所望の温度分布が付与される。
ここで、光導波路2は光ファイバを用いるものとしているが、平面光導波路(PLC)を用いてもよい。また、基板6には、例えば石英基板が用いられ、各ヒータ7には、例えば窒化タンタルが用いられる。
ついで、制御回路10の構成について図3を参照しつつ説明する。
制御回路10は、分散可変前の温度分布を形成しているn個の第1パルス電流Ia1〜Ianを記憶している第1記憶領域12と、所望の分散値にするための温度分布を形成するn個の第2パルス電流Ib1〜Ibnを記憶している第2記憶領域13と、勾配係数kを記憶している勾配係数記憶領域14と、切換スイッチ15と、切換スイッチ15の切り換え時間を規定するカウンタ16と、各演算を行う演算部分17と、を備えている。そして、演算部分17は、減算器18と、乗算器19と、加算器20と、を備えている。
ここで、第1記憶領域12、第2記憶領域13および勾配係数記憶領域14は、データを記憶できるデバイスならば全て適用できるが、読み出し速度、低コスト化の観点からROMなどの半導体メモリを用いた記憶デバイスを適用することが望ましい。
また、減算器18、乗算器19および加算器20を実現する手段は種々あるが、FPGA(Field Programmable Gate Array)やマイコン、ICを用いたデジタル信号処理によって実現する手段とすることが好ましい。演算部分17では、それぞれのヒータ7に応じた信号処理が必要となる。そのため、アナログ信号処理では、それぞれのヒータ7に応じた信号処理回路が必要となり、部品数が多く、消費電力も大きくなってしまう。一方、FPGAなどを用いたデジタル処理では、1つのデバイスで多くの信号処理回路が実現でき、回路の小型化、低消費電力化を実現できる。また、信号処理の方式が変わったときにおいても、プログラムを変更するだけで方式変更に対応することができ、アナログ信号処理の場合と違い回路を変更する必要がない。
つぎに、制御回路10の動作について説明する。
まず、分散値を可変するコマンドが可変分散補償器1に送信されると、該コマンドはインターフェイス回路11で処理され、所望の分散値が制御回路10に送信される。
そして、命令を受け取った制御回路10は、現在の分散値を構成する第1パルス電流Ia1〜Ianを第1記憶領域12に記憶した後、受け取った命令に対応する分散値を構成する第2パルス電流Ib1〜Ibnを第2記憶領域13に記憶する。
ついで、各ヒータ7に流すパルス電流値が第1および第2記憶領域12,13に記憶されているパルス電流値に基づいて演算部分17により演算される。
まず、第2記憶領域13に記憶されている第2パルス電流値と第1記憶領域12に記憶されている第1パルス電流値との差が減算器18により計算される。ついで、乗算器19により、その結果に勾配係数記憶領域14に記憶されている勾配係数kを乗じ、さらに加算器20により、その結果と第2記憶領域13に記憶されている第2パルス電流値との和が計算される。
つぎに、上述の演算の効果を図4〜図6を用いて説明する。図4〜図6において、縦軸は温度、横軸はヒータ番号である。
まず、図4中、温度分布30は、現在の分散値を構成する温度分布、つまり第1パルス電流Ia1〜Ianをヒータ7〜7に印加して形成される温度分布である。また、図4中、温度分布31は、新しい分散値を構成する温度分布、つまり第2パルス電流Ia1〜Ianをヒータ7〜7に印加して形成される温度分布である。
ここで、新しい分散値に可変するコマンドが可変分散補償器1に送信され、切換スイッチ15が第2記憶領域13側に切り換えられると、新しい分散値を構成する温度分布31となるように第2パルス電流Ib1〜Ibnが各ヒータ7に流される。この時、現在の温度分布30が新しい温度分布31に変化すれば、所望の分散値に可変できたことになるが、前述したように、温度が定常状態になるまでに多くの時間がかかってしまう。
この時の分散値変化を図7に示す。この図7に示される分散値変化33から分かるように、初期分散値から所望の分散値となるまでに長い時間を要してしまう。
この実施の形態1では、新しい分散値に可変するコマンドが可変分散補償器1に送信されると、切換スイッチ15が演算部分17の出力側に切り換えられる。そして、演算部分17の演算結果である第3パルス電流が各ヒータ7に流され、図5に示される温度分布32が形成される。例えば、勾配係数kが1の場合、温度分布30と温度分布31との差の2倍の傾きをもった温度分布32が形成される。つまり、温度を上昇させなければならないヒータに関しては、所望の温度よりも高い温度となるようにパルス電流を印加し、温度を下降させなければならないヒータに関しては、所望の温度より低い温度となるようにパルス電流を印加することになる。
この勾配係数kは、通常0以上の数を設定しておき、得たい傾きに合わせて勾配係数を変化させる。勾配係数kが0の場合は、温度分布30,31が同じ温度分布となり、勾配係数kが1の場合には、温度分布30,31の差の2倍の傾きを持った温度分布32となる。すなわち、勾配係数kは、大きい方がより高速に温度分布を可変させることができることになる。しかし、勾配係数kが大きすぎると、演算の結果で出てくる第3パルス電流値が、ヒータの上限値を超えたり、下限値を下回ったりする恐れがあるため、勾配係数kを2以下とすることが好ましい。
そして、切換スイッチ15が演算部分17の出力側に切り換えられると、カウンタ16が作動する。そして、カウンタ16が設定した一定時間を計測すると、切り換え信号が切換スイッチ15に出力される。そこで、切換スイッチ15が第2記憶領域13側に切り換えられる。つまり、新たな分散値に可変とするコマンドが送信されてから予め設定された一定時間をカウンタ16が計測し、ヒータに流されている第3パルス電流が温度分布31を形成する第2パルス電流Ib1〜Ibnに切り換えられる。そこで、第2パルス電流Ib1〜Ibnが各ヒータ7に流され、図6に示されるように、温度分布31が形成され、新しい分散値に可変される。
この時の分散値変化を図8に示す。この図8に示される分散値変化34から分かるように、第3パルス電流がヒータ7に印加されている時間35では、勾配係数kによって決められた勾配の大きい温度分布となっているため、分散値変化33より変化の割合が大きい。即ち、初期分散値から所望の分散値まで短時間で可変する。そして、所望の分散値に到達した後、第2パルス電流が時間36の間ヒータ7iに流され、所望の分散値が維持される。
ここで、切換スイッチ15は機械的なスイッチでもよいが、機械的なスイッチはスイッチング速度が遅く、精密なスイッチング速度の制御ができないため好ましくはない。そこで、演算処理に使用したFPGAやマイコンの内部にスイッチ部分をプログラムすることで、高速、かつ精密な時間制御が可能なスイッチを簡単に実現することができる。
この実施の形態1によって得られる温度分布の変化は、設定した一定時間(第3パルス電流の印加時間)と勾配係数kとによって決まる。前述したように、勾配係数kは大きいほど高速に変化するため、可能な限り大きくした方がよい。
また、勾配係数kと一定時間(第3パルス電流の印加時間)との積を最適な一定値にしなければならない。この積が最適値より小さいと、所望の分散値に到達する前にパルス電流値が第3パルス電流値から第2パルス電流値に切り替わってしまい、そこから所望の分散値に達するまでの時間がかかってしまう。一方、この積が最適値より大きいと、所望の分散値を超えてからパルス電流値が第3パルス電流値から第2パルス電流値に切り替わることになり、分散値変化の曲線がオーバーシュートし、これもまた応答速度の低下をもたらしてしまう。そこで、可変後の分散値に対応して、勾配係数kと一定時間との積が最適値となるような勾配係数kおよび一定時間の組み合わせを予め見つけて記憶領域に記憶しておき、送信されたコマンドから得られた新たな分散値に対応する勾配係数kおよび一定時間を読み出して、演算部分17での演算処理およびカウンタ16の計測処理を行う。
このように、ヒータ7iに印加されるパルス電流を第1パルス電流→第3パルス電流→第2パルス電流と変化させることにより、温度分布30→温度分布31→温度分布32と変化させ、現在の分散値から所望の分散値への切り換えを早くすることができる。これにより、伝送路にエラーが生じた際、自動的に別の光ファイバ伝送路に切り替わるシステムに適用できる高速の応答速度を有する可変分散補償器を実現できる。
なお、上記実施の形態1では、線形な温度分布に関して説明しているが、温度分布は線形である必要はなく、非線形な温度分布、或いは温度分布変化であってもよい。
実施の形態2.
図9はこの発明の実施の形態2に係る可変分散補償器における制御回路部分を示すブロック図である。
図9において、制御回路10Aは、新たな分散値に可変とするコマンドが送信されてから予め設定された一定時間をカウンタ16が計測すると、勾配係数記憶領域14から勾配係数k=0を乗算器19に出力するように構成され、切換スイッチ15を省略している。
なお、他の構成は上記実施の形態1と同様に構成されている。
つぎに、制御回路10Aの動作について説明する。
まず、分散値を可変するコマンドが可変分散補償器1に送信されると、該コマンドはインターフェイス回路11で処理され。所望の分散値が制御回路10Aに送信される。
そして、命令を受け取った制御回路10Aは、現在の分散値を構成する第1パルス電流Ia1〜Ianを第1記憶領域12に記憶した後、受け取った命令に対応する分散値を構成する第2パルス電流Ib1〜Ibnを第2記憶領域13に記憶する。
ついで、各ヒータ7iに流すパルス電流値が第1および第2記憶領域12,13に記憶されているパルス電流値に基づいて演算部分17により演算される。
まず、第2記憶領域13に記憶されている第2パルス電流値と第1記憶領域12に記憶されている第1パルス電流値との差が減算器18により計算される。ついで、乗算器19により、その結果に勾配係数記憶領域14に記憶されている勾配係数を乗じ、さらに加算器20により、その結果と第2記憶領域13に記憶されている第2パルス電流値との和が計算される。
その結果から得られた第3パルス電流が各ヒータ7に流される。一方、カウンタ16は、命令を受け取った後作動し、設定された一定時間を計測すると、信号が勾配係数記憶領域14に出力される。これにより、勾配係数記憶領域14は記憶している勾配係数kの値を「0」に変化させる。そこで、乗算器19は、減算器18の計算値に0を乗じ、加算器20の計算値は第2記憶領域13に記憶されている第2パルス電流値となる。これにより、命令を受け取ってから設定された一定時間経過するまでは、第3パルス電流がヒータに印加され、一定時間経過後は、第2パルス電流がヒータに印加される。
従って、この実施の形態2においても、上記実施の形態1と同様の効果が得られる。
また、切換スイッチ15が不要となり、構成の簡素化が図られる。
なお、上記実施の形態2では、初期分散値から所望の分散値に可変する際に、予め設定した勾配係数kと「0」とを選択して温度分布を変化させるものとして説明しているが、勾配係数は2つに限定されるものではなく、3つ以上であってもよい。3つ以上の勾配係数を時間変化とともに変化させていくことで、温度分布の時間変化をより正確に制御することも可能となる。
実施の形態3.
図10はこの発明の実施の形態3に係る可変分散補償器における制御回路部分を示すブロック図、図11はこの発明の実施の形態3に係る可変分散補償器におけるサーミスタ実装位置を説明する図である。
図10において、制御回路10Bでは、温度モニタ21がサーミスタ22の温度をモニタしており、サーミスタ22の温度が設定温度となると、切換スイッチ15を演算部分17側から第2記憶領域13側に切り換えるように構成されている。このサーミスタ22はヒータ7の温度を計測している。
なお、他の構成は上記実施の形態1と同様に構成されている。
つぎに、制御回路10Bの動作について説明する。
まず、分散値を可変するコマンドが可変分散補償器1に送信されると、該コマンドはインターフェイス回路11で処理され。所望の分散値が制御回路10Bに送信される。
そして、命令を受け取った制御回路10Bは、現在の分散値を構成する第1パルス電流Ia1〜Ianを第1記憶領域12に記憶した後、受け取った命令に対応する分散値を構成する第2パルス電流Ib1〜Ibnを第2記憶領域13に記憶する。
ついで、各ヒータ7iに流すパルス電流値が第1および第2記憶領域12,13に記憶されているパルス電流値に基づいて演算部分17により演算される。
まず、第2記憶領域13に記憶されている第2パルス電流値と第1記憶領域12に記憶されている第1パルス電流値との差が減算器18により計算される。ついで、乗算器19により、その結果に勾配係数記憶領域14に記憶されている勾配係数を乗じ、さらに加算器20により、その結果と第2記憶領域13に記憶されている第2パルス電流値との和が計算される。
その結果から得られた第3パルス電流が各ヒータ7に流される。
一方、温度モニタ21がサーミスタ22を介して所定のヒータの温度をモニタしており、当該ヒータの温度が設定温度となると、切換スイッチ15に切り換え信号を出力する。これにより、そこで、切換スイッチ15が第2記憶領域13側に切り換えられ、第2記憶領域13に記憶されている第2パルス電流が各ヒータ7に流される。
従って、この実施の形態3においても、上記実施の形態1と同様の効果が得られる。
また、この実施の形態3では、特定のヒータの温度をモニタし、当該ヒータ温度が設定温度となるまでは第3パルス電流を印加し、設定温度となった後は第2パルス電流を印加するようにしている。そこで、ヒータの抵抗値の変動や制御回路10Bへの供給電圧の変動などの外乱が発生しても、正確に所望の温度分布に近づけることができる。
また、上記実施の形態1,2では、予め可変後の分散値に対応して勾配係数kと一定時間との積の最適値を見つけておく必要があったが、この実施の形態3では、ヒータ温度をモニタしてその結果を反映するというフィードバック制御を行っているので、最適値という概念が不要となり、製造工程の簡略化が実現できる。
なお、この実施の形態3では、サーミスタ22によって検出したヒータ温度が設定温度となった時に、切換スイッチ15を切り換えて、ヒータに印加するパルス電流を第3パルス電流値から第2パルス電流値に切り換えるものとしているが、実施の形態2の制御回路10Aに適用することができる。つまり、サーミスタ22によって検出したヒータ温度が設定温度となった時に、勾配係数kを「0」に変化させることで、ヒータに印加するパルス電流を第3パルス電流値から第2パルス電流値に切り換えるようにしてもよい。さらには、サーミスタ22の検出したヒータ温度に応じて勾配係数を変化させるようにすることも可能である。
つぎに、サーミスタ22の実装位置について説明する。
1つのサーミスタ22を実装する場合には、図11に実装位置23,24で示されるように、ヒータ列の両端に位置するヒータ7,7の一方にサーミスタ22を実装することが好ましい。
分散値を可変する場合、中央のヒータを中心に温度勾配を変化させる。これは、ヒータで補償する全消費電力を、全ての分散値で等しくするためである。つまり、中央のヒータ温度は全ての分散値で一定の温度となる。このため、仮にサーミスタ22を中央のヒータに配置した場合、分散値を変化させても温度の変化を検知できず、温度分布の時間的変化の情報を得ることができない。一方、端のヒータは、分散値を可変した場合一番大きな温度変化があるため、温度分布の時間的変化を検知することができる。
また、2つのサーミスタ22を実装する場合には、1つのサーミスタ22をヒータ列の両端に位置するヒータ7,7の一方に実装することが好ましい。残る1つのサーミスタ22は、どのヒータに実装してもよいが、中央若しくは端に位置するヒータに実装するのが好ましい。
例えば、端のヒータと中央のヒータとにそれぞれサーミスタ22を実装した場合、端のヒータに実装したサーミスタ22では温度分布の時間的変化を検知し、切換スイッチ15の制御に用いる。また、中央のヒータに実装したサーミスタ22は、温度分布の時間的変化を検知できないが、環境温度の変化を検知することができるため、環境温度が変化した場合、それを吸収するような制御に用いることができる。
この環境温度への対応に関しては、先行文献1に記載されているように、ペルチェ素子の温度によって実現されている。しかし、この従来技術では、ヒータの下部にあるペルチェ素子の温度をサーミスタで検知しているため、実際のファイバグレーティングに伝わっている温度との間には誤差がある。さらに、サーミスタで検知する場所と実際の温度の場所とが離れており、熱抵抗が発生し、温度制御の発振などといった不安定の原因となっていた。この実施の形態3では、ヒータ温度を直接検知しているので、従来技術のような制御の不安定は発生せず、安定な制御を行うことができる。
また、両端のヒータにそれぞれサーミスタ22を実装した場合、両方のサーミスタ22で温度分布の時間的変化を検知することができる。これによって、線形な温度変化だけでなく、非線形な温度変化に対しても温度検知することが可能となる。例えば、温度を上昇させるヒータと、温度を下降させるヒータとに勾配差をつけた場合でも、温度検知が可能となるし、温度を上昇させるヒータと温度を下降させるヒータと対する勾配係数を変化させるタイミングに時間差を付けることも可能となる。また、両端のサーミスタによって検知された温度の平均値を算出すれば、環境温度の変化を検知することもできる。
なお、サーミスタ22は3つ以上でもよく、数が多ければ多いほど、より正確な温度分布を検知することができるため好ましい。
実施の形態4.
上記実施の形態1〜3では、第3パルス電流値を演算する際に、ヒータの上限値や下限値を超えないように勾配係数を決定していた。しかし、分散値の可変範囲を変更したときに、そのままの勾配係数ではヒータの上限値や下限値を超える可能性もある。特に、上限値を超えた場合には、ヒータの切断、ファイバグレーティングの固定用接着剤の劣化などの修復不可能な致命的な欠陥を引き起こす可能性がある。そこで、上限値以上のパルス電流値に関しては上限値に、下限値以下のパルス電流値に関しては下限値に設定する機能であるヒータ保護機能を可変分散補償器に持たせることが有効である。
ここで、ヒータ保護機能の上限値はヒータに流すことのできる最大電流および固定用接着剤の耐熱温度により決定する。本発明で使用しているヒータは、例えば窒化タンタルなどの薄膜ヒータを使用しており、最大電流以上の電流が流れると、薄膜が異常発熱し切断される。この最大電流は薄膜の形状に依存し、断面積が小さいほど切断しやすい。また、固定用接着剤は、シリコーン系の接着剤を用いることが多く、一般的にシリコーンはおおよそ150℃を超えると劣化すると言われている。上記の2点によってヒータの上限値が決定されるが、本発明で使用している薄膜ヒータは150℃以上の温度に加熱できる性能を有していることから、本発明では固定用接着剤の耐熱温度が上限値の決定要因となる。一方下限値は、上限値以下であれば任意の値でよいが、ヒータ保護機能が働いたとしても、ヒータの全消費電力が一定であることが更に好ましいため、中心のヒータの設定値からの差が、上限値と下限値とで等しくなるように設定するのが好ましい。ヒータ保護機能は、FPGAやマイコンの内部に、比較器をプログラムすることで容易に実現できる。アナログ信号処理回路を用いてもよいが、全ヒータに回路を設置する必要があるため、デジタル信号処理回路を用いることが好ましい。
この発明の実施の形態1に係る可変分散補償器の構成を示す概略図である。 図1のII−II矢視断面図である。 この発明の実施の形態1に係る可変分散補償器における制御回路部分を示すブロック図である。 この発明の実施の形態1に係る可変分散補償器における第1パルス電流を印加した場合の温度分布を示す図である。 この発明の実施の形態1に係る可変分散補償器における第3パルス電流を印加した場合の温度分布を示す図である。 この発明の実施の形態1に係る可変分散補償器における第2パルス電流を印加した場合の温度分布を示す図である。 この発明の比較例の可変分散補償器における分散値変化を示す図である。 この発明の実施の形態1に係る可変分散補償器における分散値変化を示す図である。 この発明の実施の形態2に係る可変分散補償器における制御回路部分を示すブロック図である。 この発明の実施の形態3に係る可変分散補償器における制御回路部分を示すブロック図である。 この発明の実施の形態3に係る可変分散補償器におけるサーミスタ実装位置を説明する図である。
符号の説明
1 可変分散補償器、2 光導波路、5 チャープド回折格子、7〜7 ヒータ、10,10A,10B 制御回路、12 第1記憶領域、13 第2記憶領域、15 切換スイッチ、16 カウンタ、17 演算部分、18 減算器、19 乗算器、20 加算器、21 温度モニタ、22 サーミスタ。

Claims (4)

  1. 回折格子を有する光導波路と、
    上記光導波路の光軸に沿って1列に配列された複数のヒータと、
    複数のパルス電流を生成して上記複数のヒータのそれぞれに供給する制御回路と、を備えた可変分散補償器において、
    上記制御回路は、第1および第2記憶領域を備え、分散値を可変するコマンドを受け取ると、分散可変前に上記複数のヒータのそれぞれに供給している複数の第1パルス電流を上記第1記憶領域に記憶し、目標分散値にするために上記複数のヒータのそれぞれに供給する複数の第2パルス電流を上記第2記憶領域に記憶した後、上記第2パルス電流と上記第1パルス電流との差を計算し、計算された上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じ、上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じた値と上記第2パルス電流との和を計算して複数の第3パルス電流を算出し、算出された上記複数の第3パルス電流を上記複数のヒータのそれぞれに供給し、その後一定時間経過後に上記複数の第2パルス電流を上記複数のヒータのそれぞれに供給することを特徴とする可変分散補償器。
  2. 回折格子を有する光導波路と、
    上記光導波路の光軸に沿って1列に配列された複数のヒータと、
    複数のパルス電流を生成して上記複数のヒータのそれぞれに供給する制御回路と、
    上記複数のヒータの少なくとも1つのヒータ温度を検知するサーミスタと、を備えた可変分散補償器において、
    上記制御回路は、第1および第2記憶領域を備え、分散値を可変するコマンドを受け取ると、分散可変前に上記複数のヒータのそれぞれに供給している複数の第1パルス電流を上記第1記憶領域に記憶し、目標分散値にするために上記複数のヒータのそれぞれに供給する複数の第2パルス電流を上記第2記憶領域に記憶した後、上記第2パルス電流と上記第1パルス電流との差を計算し、計算された上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じ、上記第2パルス電流と上記第1パルス電流との差に勾配係数を乗じた値と上記第2パルス電流との和を計算して複数の第3パルス電流を算出し、算出された上記複数の第3パルス電流を上記複数のヒータのそれぞれに供給し、上記サーミスタで検知した上記ヒータ温度が設定値に到達した後、上記複数の第2パルス電流を上記複数のヒータのそれぞれに供給することを特徴とする可変分散補償器。
  3. 上記第1および第2記憶領域は、半導体メモリであることを特徴とする請求項1又は2記載の可変分散補償器。
  4. 上記制御回路は、上記複数の第3パルス電流の上限値および下限値が設定されており、算出された上記複数の第3パルス電流が上記上限値以上である場合には、当該第3パルス電流を上記上限値に設定し、算出された上記複数の第3パルス電流が上記下限値以下である場合には、当該第3パルス電流を上記下限値に設定することを特徴とする請求項1乃至3のいずれか1項に記載の可変分散補償器。
JP2005174124A 2005-06-14 2005-06-14 可変分散補償器 Active JP4772390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005174124A JP4772390B2 (ja) 2005-06-14 2005-06-14 可変分散補償器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174124A JP4772390B2 (ja) 2005-06-14 2005-06-14 可変分散補償器

Publications (2)

Publication Number Publication Date
JP2006349855A JP2006349855A (ja) 2006-12-28
JP4772390B2 true JP4772390B2 (ja) 2011-09-14

Family

ID=37645814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005174124A Active JP4772390B2 (ja) 2005-06-14 2005-06-14 可変分散補償器

Country Status (1)

Country Link
JP (1) JP4772390B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59148031A (ja) * 1983-02-14 1984-08-24 Omron Tateisi Electronics Co 光スイツチ
CA2267387A1 (en) * 1996-10-01 1998-04-09 Akzo Nobel Nv Method for switching optical signals and a thermo-optical switch
JP3754615B2 (ja) * 2000-12-26 2006-03-15 三菱電機株式会社 グレーティング用温度制御装置、温度制御パターンを記憶手段に記憶させる方法、グレーティング用温度制御装置を自動制御する方法及び可変分散等化器

Also Published As

Publication number Publication date
JP2006349855A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
US6370300B1 (en) Optical communication system incorporating automatic dispersion compensation modules
JP3860710B2 (ja) 温度に起因する分散の変動を補償するための自動分散補償モジュールを組み込む光ファイバ通信システム
US6826334B2 (en) Arrayed waveguide grating, arrayed waveguide grating module, arrayed waveguide grating module waveguide compensation method, optical communication system
US9705278B2 (en) Resolution of mode hopping in the output of laser cavities
JP5556137B2 (ja) 半導体レーザ装置
JP2005521075A (ja) 多重チャネルの可変集積熱光学レンズおよび分散補償器
JP3754615B2 (ja) グレーティング用温度制御装置、温度制御パターンを記憶手段に記憶させる方法、グレーティング用温度制御装置を自動制御する方法及び可変分散等化器
US6925217B2 (en) Optical waveguide device, variable optical attenuator, and optical switch
JP2002277650A (ja) 調整自在の光学的離間プロファイルを有する光導波管格子デバイス
JP3907531B2 (ja) 可変分散補償器
JP4772390B2 (ja) 可変分散補償器
Lenzi et al. Power control in the photonic domain based on integrated arrays of optical variable attenuators in glass-on-silicon technology
CA2645082A1 (en) Dynamically tunable waveguide chip for optical transforms
JP3918704B2 (ja) 可変分散補償装置
JP2019191252A (ja) 光変調器
Xiao et al. A variable optical attenuator based on a straight polymer-silica hybrid channel waveguide
JP4575531B2 (ja) 光等化器
JP2004258462A (ja) 可変分散補償器
JP5149532B2 (ja) 可変分散補償器
Sugihara et al. Automatically tracked dispersion compensation with penalty-free tunable dispersion equalizer for 40 Gbit/s systems
JP5359412B2 (ja) 可変分散補償器
US6757461B2 (en) Tunable dispersion compensation device, optical receiver, and optical fiber communication system
Matsumoto et al. Tunable dispersion equalizer with a divided thin film heater
JP3897778B2 (ja) 可変分散等化器
JP3910170B2 (ja) 可変分散補償装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4772390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250