JP4770012B2 - メモリ装置 - Google Patents

メモリ装置 Download PDF

Info

Publication number
JP4770012B2
JP4770012B2 JP2000307200A JP2000307200A JP4770012B2 JP 4770012 B2 JP4770012 B2 JP 4770012B2 JP 2000307200 A JP2000307200 A JP 2000307200A JP 2000307200 A JP2000307200 A JP 2000307200A JP 4770012 B2 JP4770012 B2 JP 4770012B2
Authority
JP
Japan
Prior art keywords
data
memory
read
irreversible
specific area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000307200A
Other languages
English (en)
Other versions
JP2002116959A (ja
Inventor
淳 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000307200A priority Critical patent/JP4770012B2/ja
Priority to EP01974708A priority patent/EP1324205A4/en
Priority to PCT/JP2001/008794 priority patent/WO2002031663A1/ja
Priority to US10/149,142 priority patent/US7167943B2/en
Priority to CNB018199143A priority patent/CN1290023C/zh
Priority to KR10-2003-7004821A priority patent/KR20030036890A/ko
Publication of JP2002116959A publication Critical patent/JP2002116959A/ja
Application granted granted Critical
Publication of JP4770012B2 publication Critical patent/JP4770012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07FCOIN-FREED OR LIKE APPARATUS
    • G07F7/00Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/30Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357Cards having a plurality of specified features
    • G06Q20/3576Multiple memory zones on card

Description

【0001】
【発明の属する技術分野】
この発明は、非可逆書き込みメモリを使用してセキュリティを高めることが可能なメモリ装置に関する。
【0002】
【従来の技術】
最近では、フラッシュメモリとそのコントロール部が一体に構成されたメモリカードがデータ記録媒体として実用化されつつある。例えばディジタルカメラで撮影した静止画をメモリカードに記録することがなされている。フラッシュメモリを使用したメモリカードは、複数回の書き換えが可能である。また、電子音楽配信によって配信された著作権保護の必要なデータの蓄積媒体としてもメモリカードが使用されている。
【0003】
【発明が解決しようとする課題】
フラッシュメモリの場合には、消去可能なために、いつでも初期状態に戻すことが可能であり、また、データの改竄も比較的容易なために、フラッシュメモリに格納されている認証のためのデータ、パスワード、暗号化の鍵データ等のセキュリティが脆弱であるという問題があった。また、従来のメモリカードを使用した機器では、データを読み出すと同時に抹消することがされてなく、既に読み出したデータと同一のデータ(複製)を作成することが可能であり、著作権の保護の面で問題か生じることがあった。
【0004】
したがって、この発明の目的は、セキュリティを強化することが可能であり、また、複製を作ることが防止できるメモリ装置を提供することにある。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の発明は、書き込みにより初期状態のデータ単位が変化し、該変化が非可逆である非可逆書き込みメモリと、書き込みおよび読み出しを制御するコントロール回路と、データバッファ回路とを有するメモリ装置において、
非可逆書き込みメモリまたはコントロール回路内の非可逆メモリに、読み出しがなされたアドレスが記録される特定エリアを有し、
書き込まれたデータを読み出す際に、指定された読み出しアドレスが特定エリアにある場合には、読み出しを終了し、特定エリアに上記読み出しアドレスがない場合には、メモリからデータを上記データバッファ回路に読み出した後、読み出しがなされたアドレスを特定エリアに記録し、読み出し済のデータが記憶されている部分であるメモリ上のデータエリアにおいて、初期状態のデータ単位の全てを書き込みにより変化させるメモリ装置である。
【0008】
この発明によれば、データを読み出した時に、読み出したデータを全て非可逆方向に上書きするので、高いセキュリティを確保することができる。また、再生制限を行なう場合に、再生制限情報を非可逆書き込みメモリ上に書いておくことによって、再生制限情報が改竄されることを防止することができる。
【0009】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照して説明する。図1に、この発明の一実施形態におけるメモリ装置の構成を示す。ホストデバイス(図示しない)とメモリ装置1とが例えばシリアルインターフェースを介して接続されている。メモリ装置1は、コントロールIC2とメモリ3とを有している。メモリ装置1は、ホストデバイスに対して着脱自在のカード状の構成とされている。
【0010】
ホストデバイスは、メモリ装置1に対して書き込むデータを生成し、また、メモリ装置1からデータを読み出し、読み出したデータを利用して種々のデータ処理を行なう。例えばホストデバイスがディジタル電子カメラであり、撮影された画像がメモリ装置1に書き込まれ、また、画像がメモリ装置1から読み出される。ホストデバイスの他の例は、オーディオ記録/再生装置であり、圧縮オーディオデータがメモリ装置1に書き込まれ、また、圧縮オーディオデータがメモリ装置1から読み出される。
【0011】
コントロールIC2は、ホストデバイスとのインターフェース4、レジスタ5、ページバッファ6およびメモリインターフェース7を有する。インターフェース4を介してホストデバイスとメモリ装置1との間で、データ(書き込みまたは読み出しデータおよびコマンドデータ)、コントロール信号、クロック、電源等の授受がなされる。レジスタ5は、アドレスを保持するためのものである。ページバッファ6は、書き込みデータまたは読み出しデータを一時的に蓄える。なお、コントロールIC2とメモリ3とが一つのIC部品として構成されていても良い。また、コントロールICが一つのICで構成されている必要はない。メモリインターフェース7は、コントロールIC2とメモリ3との間のインターフェイスである。なお、コントロールIC2には、図示しないが、CPUからなるシーケンサ(コントローラ)が設けられている。
【0012】
メモリ3は、一度だけ書き込みが可能な非可逆書き込みメモリであり、また、不揮発性の半導体メモリである。このようなメモリは、OTP(One Time Programmable ROM) と呼ばれる。すなわち、メモリ3に一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。メモリ3は、所定のデータ量の単位で読み書きされる。メモリ3上には、ホストデバイスによってメモリが装着された時に最初に読み取られる領域であるブートエリアが設けられている。ブートエリアには、属性情報等の種々の情報が予め記録されている。
【0013】
上述したように、メモリ3は、書き込み関して非可逆であり、初期状態から一度変化させたところは、元の状態に戻すことができない。一方、初期状態から変化させていない部分に関しては後から変化させることができる。図2は、メモリ上の状態の変化を示すものである。図2において、四角のエリアがデータ単位例えばビットを示し、白のエリアが未変化(初期状態)のデータ単位例えば "0"のビットを表し、黒のエリアが書き込みによって変化した変化後のデータ単位、すなわち、非可逆方向にされたデータ単位例えば"1" のビットを表している。
【0014】
図2Aに示すように、全てのデータ単位が未変化の初期状態からデータの書き込みがなされる。このように一度データを保存した後に、データが不要となった時には、全てのデータ単位を非可逆方向に変えることによって、意味の無いデータに変化させることができる。このことは、データの抹消と同等の処理である。また、非可逆書き込みメモリ3上に再生制限情報例えばデータの読み出し回数(再生回数)Nを記録するカウンタエリアを設けることができる。
【0015】
図2Bは、カウンタエリアの処理を示す。初期状態(N=0)から再生するたびに、データ単位を1個ずつ非可逆方向へ変化させる。図2Bには、(N=3)、(N=5)の状態をそれぞれ示している。図2Bの例では、データ単位が8個存在するので、再生可能回数が8回とされており、(N=8)に達すると、全てのデータ単位が非可逆方向に変化されたものとなる。この場合、(N=5)の状態から直接(N=8)の状態とすることも可能である。(N=8)の状態は、それ以上のデータの書き込みが不可能な状態であり、データの抹消と同等の状態である。非可逆書き込みメモリ上にカウンタエリアを設けているので、再生回数または再生可能回数のデータを改竄することが不可能であり、著作権の保護を強力に行なうことができる。
【0016】
以下、上述したメモリ装置1を使用してなされる処理のいくつかの例について説明する。図3は、メモリ装置1からのデータの読み出しと同時にメモリ上のデータを抹消する動作を示すフローチャートである。この動作は、コントロールIC2に設けられたシーケンサの制御によってなされる。
【0017】
図3におけるステップS1では、ホストデバイスからの読み出し要求があるか否かが決定される。ホストデバイスから読み出しコマンドおよび読み出しアドレスを受け取ると、ステップS2において、読み出しアドレスをレジスタ5に保存する。そして、ステップS3において、メモリ3の指定されたアドレスからデータが読み出され、読み出されたデータがページバッファ6に格納され、さらに、ページバッファ6からインターフェース4を介してホストデバイスに対して出力される。読み出しデータをページバッファ6を介さないで直接ホスト側へ伝送する構成も可能である。読み出しが終了すると、ステップS4において、レジスタ5に保存されている読み出しアドレスを参照してそのアドレスのデータを抹消する。このように、図3の処理は、メモリ3から1回の読み出ししかできない処理である。
【0018】
図4は、他の処理例のフローチャートである。ステップS11において、読み出し要求が有ると決定されると、ステップS12において、特定エリアに指定された読み出しアドレスが有るか否かが決定される。特定エリアとは、メモリ3上またはコントロールIC2上の特定のエリアを意味する。コントロールIC2上にメモリ3と別個に不揮発性の非可逆書き込みメモリを設けることによって特定エリアを構成できる。若し、特定エリアにアドレスが有ると決定されると、処理が終了する。すなわち、読み出しがされないで処理が終了する。具体的には、ホストデバイスは、自分が送った読み出しコマンドに対して、読み出しデータの代わりに、エラー情報を受け取ることで、読み出しができないことを認識する。後述する他のフローチャートで示される処理においても、読み出しができない時には、同様の処理がなされる。
【0019】
特定エリアにアドレスが無いと決定されると、メモリ3の指定されたアドレスからデータが読み出され、読み出されたデータがホストデバイスに送出される(ステップS13)。読み出し終了後のステップS14において、例えばレジスタ5に保存されている読み出しアドレスを特定エリアに書き込む。特定エリアには、読み出しがなされたアドレスが追加して記録される。この場合、特定エリアにアドレスマップを用意し、読み出しがなされたアドレスに相当するマップ上のデータを非可逆方向に変化させ、ステップS12において、このマップを参照するようにしても良い。
【0020】
このように、図4の動作は、読み出し時にメモリ3上のデータは抹消せずに、ホストデバイスから読み出し済のデータをアクセスできないように制御するものである。メモリ3上のデータを抹消して、完全にデータへのアクセスを不可能とし、よりセキュリティを高めることができる。つまり、図5のフローチャートのステップS25として示すように、メモリ3上の読み出されたデータを抹消する処理が追加される。図5中のステップS21,S22,S23,S24は、それぞれ図4中のステップS11,S12,S13,S14と対応している。
【0021】
図6のフローチャートは、再生制限回数を設定し、設定された回数までは、メモリ3上のデータを読み出す(再生する)ことを可能とする動作を示す。ステップS31において、読み出し要求が有ると決定されると、ステップS32において、特定エリアから再生回数と再生可能回数とが読み出される。特定エリアは、上述したように、メモリ3上またはコントロールIC2に設定されている。また、再生可能回数は、予めデータの記録時に特定エリアに書き込まれている。例えばデータが映像および/または音楽データの場合に、著作権者は、映像および/または音楽データ等のコンテンツを配信する時に、コンテンツデータと共にその再生可能回数をメモリ装置に記録することによって、著作権保護を図ることができる。
【0022】
特定エリアは、図2Bを参照して説明したように、再生可能回数が例えば8回と設定されており、1回再生する度に、1個のデータ単位を非可逆方向に変化させるようにしている。この図2Bに示すエリアがステップS32において読み出される。ステップS33では、特定エリアの状態に基づいて(再生回数N<再生可能回数?)が調べられる。若し、この条件が成立しないと、(N≧再生可能回数)であるため、再生不可とされ、処理が終了する。
【0023】
ステップS33において、(再生回数N<再生可能回数)が成立する場合には、再生可能とされる。その場合には、ステップS34において、メモリ3の指定のアドレスからデータが読み出され、ページバッファ6およびインターフェース4を介してホストデバイスに対して読み出しデータが送出される(ステップS34)。その後、特定エリアに対して再生回数が追記される(ステップS35)。
【0024】
上述した図6の動作は、読み出した後にメモリ3上のデータは抹消せずに、ホストデバイスから読み出し済のデータをアクセスできないように制御するものである。メモリ3上のデータを抹消して、完全にデータへのアクセスを不可能とし、よりセキュリティを高めることができる。つまり、図7のフローチャートのステップS46として示すように、(再生回数N≧再生可能回数?)が決定される。再生回数Nが再生可能回数に達していない時には、処理を終了する。若し、再生回数Nが再生可能回数に達しているとステップS46で決定されると、ステップS47において、メモリ3に対して意味のないデータを上書きすることによって読み出したデータが抹消される。図7中のステップS41,S42,S43,S44,S45は、それぞれ図6中のステップS31,S32,S33,S34,S35と対応している。
【0025】
再生回数を制限する方法の他の例について、図8のフローチャートを参照して説明する。図8のステップS51において、読み出し要求が有ると決定されると、ステップS52において、特定エリアから再生可能回数が読み出される。ステップS53では、(再生可能回数>0?)か否かが決定される。そうでなければ、処理が終了する。
【0026】
ステップS53において、再生可能回数が0より大きいと決定されると、ステップS54において、メモリ3からデータが読み出され、ホストデバイスへ送出される(ステップS54)。そして、ステップS55において、特定エリアに追記を行い、それによって再生可能回数を減数する。図2Bの例では、初期状態が再生可能回数が8回を表しており、1回再生するごとに1個づつデータ単位の状態を変化させる。残っている未変化(白い)データ単位の個数がステップS52において、再生可能回数として読み出される。
【0027】
上述した図8の動作は、読み出した後にメモリ3上のデータは抹消せずに、ホストデバイスから読み出されたデータをアクセスできないように制御するものである。メモリ3上のデータを抹消して、完全にデータへのアクセスを不可能とし、よりセキュリティを高めることができる。つまり、図9のフローチャートのステップS66として示すように、(再生可能回数>0?)が決定される。この条件が成立し、未だ再生可能な時には、処理を終了する。若し、この条件が成立しないとステップS66で決定されると、ステップS67において、読み出したデータが抹消される。図9中のステップS61,S62,S63,S64,S65は、それぞれ図8中のステップS51,S52,S53,S54,S55と対応している。
【0028】
上述したこの発明の一実施形態は、メモリ上に記録されている音楽データファイルのようなデータファイルの再生および抹消のみならず、暗号化されたデータを復号するための鍵データに対しても、上述したのと同様の手順によって抹消または再生回数の制限を行なうことができる。
【0029】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば上述した実施形態では、再生回数を制限しているが、再生可能な合計時間、再生可能な期間(再生可能な開始年月日と終了年月日)を非可逆書き込みメモリに記録しておくようにしても良い。また、この発明は、現金、電子マネー、再生権限を与えるためのポイント等が記録されるプリペイドカードに対して適用でき、使用量に応じてデータが更新される。また、この発明は、初期パスワードの送付のためにも使用できる。例えば初期パスワードは、一回読み出すと、消去され、初期パスワードのセキュリティを保護できる。
【0030】
【発明の効果】
この発明によれば、データを読み出した時に、読み出したデータを全て非可逆方向に上書きするので、たとえメモリ装置が分解されてメモリが摘出されても、内部のデータを読み出すことが不可能となり、高いセキュリティを確保することができる。フラッシュメモリの場合には、不正な方法でメモリにアクセスすることを防止するために特別な構造を採用することがあり、それによってコストが高くなる問題があった。非可逆書き込みメモリは、フラッシュメモリに比較して低コストとすることができ、しかも、この発明を適用することによって、セキュリティ確保のための特別な構造をとる必要がないので、より低コストとすることが可能となる。また、再生制限を行なう場合に、再生制限情報を非可逆書き込みメモリ上に書いておくことによって、再生制限情報が改竄されることを防止することができる。
【図面の簡単な説明】
【図1】この発明を適用することができるメモリ装置の一例を示す略線図である。
【図2】この発明のデータの書き換え動作および再生回数情報の書き換え動作を説明するための略線図である。
【図3】この発明の一実施形態におけるデータ読み出し動作の第1の例を説明するためのフローチャートである。
【図4】この発明の一実施形態におけるデータ読み出し動作の第2の例を説明するためのフローチャートである。
【図5】この発明の一実施形態におけるデータ読み出し動作の第3の例を説明するためのフローチャートである。
【図6】この発明の一実施形態におけるデータ読み出し動作の第4の例を説明するためのフローチャートである。
【図7】この発明の一実施形態におけるデータ読み出し動作の第5の例を説明するためのフローチャートである。
【図8】この発明の一実施形態におけるデータ読み出し動作の第6の例を説明するためのフローチャートである。
【図9】この発明の一実施形態におけるデータ読み出し動作の第7の例を説明するためのフローチャートである。
【符号の説明】
1・・・メモリ装置、2・・・コントロールIC、3・・・メモリ、5・・・レジスタ、6・・・ページバッファ

Claims (2)

  1. 書き込みにより初期状態のデータ単位が変化し、該変化が非可逆である非可逆書き込みメモリと、書き込みおよび読み出しを制御するコントロール回路と、データバッファ回路とを有するメモリ装置において、
    上記非可逆書き込みメモリまたは上記コントロール回路内の非可逆メモリに、読み出しがなされたアドレスが記録される特定エリアを有し、
    書き込まれたデータを読み出す際に、指定された読み出しアドレスが上記特定エリアにある場合には、読み出しを終了し、上記特定エリアに上記読み出しアドレスがない場合には、上記メモリからデータを上記データバッファ回路に読み出した後、読み出しがなされたアドレスを特定エリアに記録し、上記読み出し済のデータが記憶されている部分であるメモリ上のデータエリアにおいて、初期状態のデータ単位の全てを書き込みにより変化させるメモリ装置。
  2. 請求項1おいて、
    上記非可逆書き込みメモリは、ホストデバイスに対して着脱自在の不揮発性の半導体メモリであるメモリ装置。
JP2000307200A 2000-10-06 2000-10-06 メモリ装置 Expired - Fee Related JP4770012B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000307200A JP4770012B2 (ja) 2000-10-06 2000-10-06 メモリ装置
EP01974708A EP1324205A4 (en) 2000-10-06 2001-10-05 MEMORY MODULE
PCT/JP2001/008794 WO2002031663A1 (fr) 2000-10-06 2001-10-05 Memoire
US10/149,142 US7167943B2 (en) 2000-10-06 2001-10-05 Memory apparatus
CNB018199143A CN1290023C (zh) 2000-10-06 2001-10-05 存储装置、存储装置控制方法及信息处理系统
KR10-2003-7004821A KR20030036890A (ko) 2000-10-06 2001-10-05 메모리 장치, 메모리 장치 제어 방법 및 정보 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307200A JP4770012B2 (ja) 2000-10-06 2000-10-06 メモリ装置

Publications (2)

Publication Number Publication Date
JP2002116959A JP2002116959A (ja) 2002-04-19
JP4770012B2 true JP4770012B2 (ja) 2011-09-07

Family

ID=18787750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307200A Expired - Fee Related JP4770012B2 (ja) 2000-10-06 2000-10-06 メモリ装置

Country Status (6)

Country Link
US (1) US7167943B2 (ja)
EP (1) EP1324205A4 (ja)
JP (1) JP4770012B2 (ja)
KR (1) KR20030036890A (ja)
CN (1) CN1290023C (ja)
WO (1) WO2002031663A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11468927B2 (en) * 2020-06-29 2022-10-11 Kioxia Corporation Semiconductor storage device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7890771B2 (en) * 2002-04-17 2011-02-15 Microsoft Corporation Saving and retrieving data based on public key encryption
EP1795992B1 (en) 2002-07-30 2018-01-24 Fujitsu Limited Method and apparatus for reproducing information using a security module
JP2008505347A (ja) * 2004-07-02 2008-02-21 新世代株式会社 データ配信システム、データ取得装置、書き込み装置、データ取得プログラム、データ取得方法、記録メディア、データ配信装置、及び、コンテンツ配信システム
JP4720140B2 (ja) * 2004-10-01 2011-07-13 船井電機株式会社 情報処理装置
JP4713878B2 (ja) * 2004-12-14 2011-06-29 株式会社東芝 携帯可能電子装置
TWI325532B (en) * 2006-09-14 2010-06-01 Novatek Microelectronics Corp Controlling circuit and method for power saving
US20090235040A1 (en) * 2008-03-14 2009-09-17 Chilumula Ajaya K Programmble memory appratus, systems, and methods
JP5365239B2 (ja) * 2009-02-17 2013-12-11 凸版印刷株式会社 Icカードの発行システム
JP5347649B2 (ja) * 2009-03-30 2013-11-20 凸版印刷株式会社 不揮発性半導体メモリ装置
JP4945655B2 (ja) * 2010-04-13 2012-06-06 株式会社リコー 情報処理装置、画像処理装置、情報処理方法、コンピュータプログラム、及び記録媒体
DE102010052224A1 (de) 2010-11-24 2012-05-24 Giesecke & Devrient Secure Flash Solutions Gmbh Speichermedium und Verfahren zum Betreiben eines Speichermediums
JP5734492B1 (ja) * 2014-05-08 2015-06-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10888119B2 (en) * 2014-07-10 2021-01-12 Rai Strategic Holdings, Inc. System and related methods, apparatuses, and computer program products for controlling operation of a device based on a read request
JP7330157B2 (ja) * 2020-09-18 2023-08-21 株式会社東芝 情報処理装置および更新処理方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
WO1983003912A1 (en) * 1982-04-30 1983-11-10 Massachusetts Institute Of Technology Method and apparatus for reusing non-erasable memory media
JPH0756667B2 (ja) 1986-02-17 1995-06-14 日本電信電話株式会社 カ−ド使用方法
JPS63123184A (ja) * 1986-11-12 1988-05-26 Omron Tateisi Electronics Co Icカ−ド
JPS63153633A (ja) * 1986-12-17 1988-06-27 Nec Corp プログラムの利用制限方式
US5202852A (en) * 1989-02-09 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Programmable read only memory card with improved buffer circuit
US5032708A (en) * 1989-08-10 1991-07-16 International Business Machines Corp. Write-once-read-once batteryless authentication token
US5233576A (en) * 1989-10-25 1993-08-03 Hewlett-Packard Company Multi-function optical disk drive and media
JPH064996A (ja) 1992-06-19 1994-01-14 Tatsuo Yano デジタル信号化された音楽、映像等の再生回数、 または再生時間の制限方式
FR2709582B1 (fr) * 1993-09-02 1995-09-29 Gemplus Card Int Procédé de paiement électronique, notamment au moyen d'une carte à puce.
JPH07244781A (ja) 1994-03-07 1995-09-19 C S K Sogo Kenkyusho:Kk ソフトウェアレンタル方法および装置ならびに流通媒体
US5644444A (en) * 1995-03-10 1997-07-01 Iomega Corporation Read/write protect scheme for a disk cartridge and drive
JP3461234B2 (ja) * 1996-01-22 2003-10-27 株式会社東芝 データ保護回路
JPH10134160A (ja) * 1996-10-28 1998-05-22 Miyuucom:Kk プリペイドカードの偽造防止機構
JPH10208002A (ja) * 1997-01-20 1998-08-07 Pioneer Electron Corp 情報読出制御方法及び情報読出装置
JPH10269144A (ja) * 1997-03-24 1998-10-09 Sony Corp 情報記録再生方法とその装置および情報提供方法とその装置ならびに情報記録媒体
JPH11110294A (ja) * 1997-10-01 1999-04-23 Toshiba Corp マイクロコンピュータ及び情報処理装置
US6226698B1 (en) * 1997-11-10 2001-05-01 Sun Microsystems, Inc. Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO
JP3482989B2 (ja) 1998-08-04 2004-01-06 ソニー株式会社 光ディスクの再生方法、光ディスクの記録再生方法、光ディスクの再生装置、光ディスクの記録再生装置および光ディスク
JP3454165B2 (ja) * 1998-09-14 2003-10-06 株式会社豊田中央研究所 情報記録媒体及び情報記録方法
US6304948B1 (en) 1998-10-06 2001-10-16 Ricoh Corporation Method and apparatus for erasing data after expiration
JP3537684B2 (ja) * 1998-11-02 2004-06-14 松下電器産業株式会社 記録再生装置、プログラム記録媒体
FR2790854A1 (fr) 1998-12-01 2000-09-15 Philippe Baron D Supports et systemes d'echange de donnees securises notamment pour paiement et telepaiements
GB9914711D0 (en) * 1999-06-23 1999-08-25 Leck Michael J Electronic seal,methods and security system
US20010025343A1 (en) * 2000-03-27 2001-09-27 Roy Chrisop Random bit mask generation for obscuring data on nonvolatile memory device
US6658438B1 (en) * 2000-08-14 2003-12-02 Matrix Semiconductor, Inc. Method for deleting stored digital data from write-once memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11468927B2 (en) * 2020-06-29 2022-10-11 Kioxia Corporation Semiconductor storage device

Also Published As

Publication number Publication date
WO2002031663A1 (fr) 2002-04-18
CN1478231A (zh) 2004-02-25
US7167943B2 (en) 2007-01-23
CN1290023C (zh) 2006-12-13
JP2002116959A (ja) 2002-04-19
EP1324205A1 (en) 2003-07-02
US20030084258A1 (en) 2003-05-01
EP1324205A4 (en) 2004-12-29
KR20030036890A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
US7840818B2 (en) System, method, and device for playing back recorded content
JP4770012B2 (ja) メモリ装置
KR100566627B1 (ko) 반도체 메모리 카드 및 데이터 판독장치
US6601140B1 (en) Memory unit, data processing unit, and data processing method using memory unit type
US8429401B2 (en) Method and apparatus for virtually erasing data from WORM storage devices
JP4395302B2 (ja) 半導体メモリカード及びその制御方法
US6912619B2 (en) Memory apparatus, data-processing apparatus, and data-processing method
US20040242029A1 (en) Writing apparatus, semiconductor memory card, writing proguram, and writing method
JP4101975B2 (ja) 可搬型記憶媒体を用いたデータ記録/再生装置
KR20070117454A (ko) 메모리 시스템
JP2000305853A (ja) コンテンツ情報記録方法及びコンテンツ情報処理装置
JP2003044361A (ja) データ保存再生システム、データ保存装置、データ再生装置、データ保存再生方法、プログラム、および媒体
JP2000298942A (ja) ディスク記憶装置及び同装置に適用するコピー防止システム
JP4109805B2 (ja) コンテンツ管理方法及び記憶媒体
KR20080088911A (ko) 메모리의 배드정보를 암호화키로 사용하는 데이터저장카드, 연결장치 및 그 방법
JP2000307564A (ja) コンテンツ情報復元方法、コンテンツ情報復元装置及びメディア
JP2002208216A (ja) コンテンツ記録再生装置
JP2005174514A (ja) 情報記録媒体
US20060007738A1 (en) Area management type memory system, area management type memory unit and area management type memory controller
JP4546128B2 (ja) 外部記録媒体の不正使用防止方法および装置
JP2000156035A (ja) ディジタル信号記録システム、ディジタル信号記録方法及びプログラム記録媒体
EP1585127A2 (en) System, method, and device for playing back recorded audio, video or other content from non-volatile memory cards, compact disks, or other media
JP2004118885A (ja) ライトワンス・メモリの情報消去方法
JP2000306331A (ja) コンテンツ情報記録方法、コンテンツ情報処理装置及びバックアップ用メディア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees