JP4769837B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4769837B2
JP4769837B2 JP2008089435A JP2008089435A JP4769837B2 JP 4769837 B2 JP4769837 B2 JP 4769837B2 JP 2008089435 A JP2008089435 A JP 2008089435A JP 2008089435 A JP2008089435 A JP 2008089435A JP 4769837 B2 JP4769837 B2 JP 4769837B2
Authority
JP
Japan
Prior art keywords
substrate
resin
solder
module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008089435A
Other languages
Japanese (ja)
Other versions
JP2008235913A (en
Inventor
正志 山浦
浩一 中嶋
信義 前嶋
幹夫 根岸
富男 山田
智道 小泉
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008089435A priority Critical patent/JP4769837B2/en
Publication of JP2008235913A publication Critical patent/JP2008235913A/en
Application granted granted Critical
Publication of JP4769837B2 publication Critical patent/JP4769837B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、半導体製造技術に関し、特に、チップ部品と半導体チップが搭載されたモジュール製品の製造方法に適用して有効な技術に関する。   The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to a manufacturing method of a module product on which a chip component and a semiconductor chip are mounted.

チップコンデンサやチップ抵抗などの表面実装形のチップ部品と、ベアチップ実装用の半導体チップとが搭載されたモジュール製品(半導体装置)の一例として、リチウム電池監視用モジュールと呼ばれるものが開発されており、チップ部品と半導体チップは半田接続によってモジュール基板に搭載され、両者とも、絶縁性の高弾性樹脂によって覆われて保護されている。   As an example of a module product (semiconductor device) on which a chip component of a surface mount type such as a chip capacitor or a chip resistor and a semiconductor chip for bare chip mounting are mounted, a so-called lithium battery monitoring module has been developed. The chip component and the semiconductor chip are mounted on the module substrate by solder connection, and both are covered and protected by an insulating high elastic resin.

なお、チップ部品(表面実装部品)と半導体チップとが搭載され、かつ両者が樹脂によって覆われた構造については、例えば、特開2000−223623号公報(特許文献1)および特開平11−238962号公報(特許文献2)にその記載がある。   For example, Japanese Unexamined Patent Publication No. 2000-223623 (Patent Document 1) and Japanese Unexamined Patent Publication No. 11-238962 have a structure in which a chip component (surface-mounted component) and a semiconductor chip are mounted and both are covered with a resin. The gazette (patent document 2) has the description.

まず、特開2000−223623号公報には、ワイヤボンディングされた半導体チップとそのワイヤとを覆う第1の樹脂の弾性率を、その外側を覆う第2の樹脂の弾性率より大きくすることにより、第1の樹脂を第2の樹脂より硬くする技術が記載されている。   First, JP 2000-223623 A discloses that the elastic modulus of the first resin covering the wire-bonded semiconductor chip and the wire is larger than the elastic modulus of the second resin covering the outside thereof. A technique for making the first resin harder than the second resin is described.

また、特開平11−238962号公報には、半導体素子が基板に対して半田バンプを介して半田接続されるとともに他の表面実装部品も基板に対して半田接続され、さらに半
導体素子や他の表面実装部品がシリコーンゲルによって覆われる技術が記載されている。
特開2000−223623号公報 特開平11−238962号公報
Japanese Patent Laid-Open No. 11-238962 discloses that a semiconductor element is solder-connected to a substrate via a solder bump and other surface-mounted components are also solder-connected to the substrate. A technique is described in which the mounted component is covered with a silicone gel.
JP 2000-223623 A JP-A-11-238962

ところが、前記したチップ部品(表面実装部品)と半導体チップとが搭載され、かつ両者が樹脂によって覆われた構造の半導体装置に関し、本発明者は以下の問題点を見出した。   However, the present inventor has found the following problems regarding a semiconductor device having a structure in which the above-described chip component (surface mounted component) and a semiconductor chip are mounted and both are covered with a resin.

すなわち、前記半導体装置(モジュール製品など)は、2次実装リフローによってプリント配線基板などの実装基板に半田付けされるものであり、その際、モジュール内の半田付け部品(表面実装部品)において半田再溶融が起こり、これにより、短絡などの不具合が発生する。   That is, the semiconductor device (such as a module product) is soldered to a mounting board such as a printed wiring board by secondary mounting reflow, and at that time, the soldering component (surface mounting part) in the module is soldered again. Melting occurs, which causes problems such as short circuits.

この現象は、半田が再溶融すると、その溶融膨張圧力が、部品とレジン(樹脂)の界面、またはレジンとモジュール基板の界面を剥離させ、そこに半田がフラッシュ状に流れ込み、表面実装部品の両端の端子が繋がって短絡に至るものである。   This phenomenon occurs when the solder remelts, and its melt expansion pressure causes the interface between the component and the resin (resin), or the interface between the resin and the module substrate to peel off, and the solder flows into the flash, where both ends of the surface mount component Are connected to each other to cause a short circuit.

なお、前記短絡の対策手段としては、2次実装リフローにおいて内部半田が溶融しない構造とするか、もしくは溶融しても半田の溶融膨張圧力を緩和して前記部品とレジンの界面やレジンとモジュール基板の界面での剥離を引き起こさない構造とするなどが考えられる。   As a measure against the short circuit, the internal solder is not melted in the secondary mounting reflow, or the melt expansion pressure of the solder is eased even when the solder is melted, and the interface between the component and the resin or the resin and the module substrate. For example, a structure that does not cause peeling at the interface is considered.

そこで、前者の対策として、内部半田に高融点半田を用いることが考えられるが、この場合、表面実装部品の端子に予めSn−Pb半田が形成されており、さらに、ワイヤボンディングが行われるモジュールではモジュール基板の端子には金めっきが施されており、したがって、Snや金などの不純物が内部半田に混ざることにより、高融点半田を用いてもモジュールの2次実装リフロー時の融点が降下して内部半田が溶融し、その結果、高融点半田の使用は効果的でないことが分かった。   Therefore, as a countermeasure against the former, it is conceivable to use a high melting point solder for the internal solder. In this case, Sn-Pb solder is formed in advance on the terminal of the surface mount component, and furthermore, in a module in which wire bonding is performed. The terminal of the module board is gold-plated. Therefore, impurities such as Sn and gold are mixed with the internal solder, so that the melting point at the time of the secondary mounting reflow of the module drops even if high melting point solder is used. The internal solder melted, and as a result, it was found that the use of high melting point solder was not effective.

一方、後者の対策として、硬度(弾性率)が低いゲル状のレジンなどを用いて、溶融された内部半田の溶融膨張圧力を緩和することが考えられるが、モジュール内部に対しての保護力(機械的強度)が小さいことが問題となる。   On the other hand, as a countermeasure against the latter, it may be possible to relieve the melt expansion pressure of the melted internal solder using a gel-like resin having a low hardness (elastic modulus). The problem is that the mechanical strength is small.

その際、ケースやキャップで覆って保護を行うことも可能であるが、これは、コストアップに繋がることが問題である。   At that time, it is possible to protect the cover by covering it with a case or cap, but this is problematic in that it leads to an increase in cost.

また、モジュールの2次実装リフロー時に、低融点半田を使用することも考えられるが、低融点半田は、その寿命が短いため、温度サイクル試験での信頼性が低いことが問題となる。   Further, it is conceivable to use a low melting point solder during the secondary mounting reflow of the module. However, since the low melting point solder has a short life, there is a problem that the reliability in the temperature cycle test is low.

なお、前記特開2000−223623号公報(特許文献1)には、ワイヤボンディングされた表面実装部品(半導体チップ)を、弾性率の低い樹脂で覆う技術についての記載はなく、また、モジュールの2次実装リフロー時の内部半田の溶融膨張圧力による短絡を問題として取り上げた記載もない。   In addition, in the said Unexamined-Japanese-Patent No. 2000-223623 (patent document 1), there is no description about the technique which coat | covers the surface-mounted component (semiconductor chip) bonded by wire with resin with a low elastic modulus, and 2 of modules. There is no description of the short circuit due to the melt expansion pressure of the internal solder during the next mounting reflow as a problem.

また、前記特開平11−238962号公報(特許文献2)には、半田接続された半導体素子や他の表面実装部品を弾性率の低いゲル状の樹脂によって覆う構造は記載されているものの、前記ゲル状の樹脂の弾性率の具体的許容範囲の記載はなく、かつ、モジュールの2次実装リフロー時の内部半田の溶融膨張圧力による短絡を問題として取り上げた記載はない。さらに、ゲル状の樹脂の外側をケースで覆う構造が記載されており、ケースを用いるとコストアップに繋がることが問題となる。   Moreover, although the said Unexamined-Japanese-Patent No. 11-238962 (patent document 2) describes the structure which covers the solder-connected semiconductor element and other surface mounting components with the gel-like resin with a low elastic modulus, There is no description of the specific allowable range of the elastic modulus of the gel-like resin, and there is no description of the short circuit due to the melt expansion pressure of the internal solder during the secondary mounting reflow of the module as a problem. Furthermore, a structure in which the outside of the gel-like resin is covered with a case is described, and using the case causes a problem of increasing costs.

本発明の目的は、半導体装置内の半田再溶融流れ出しによる短絡を防止することができる技術を提供することにある。   An object of the present invention is to provide a technique capable of preventing a short circuit due to remelting and flowing out of solder in a semiconductor device.

また、本発明の他の目的は、コスト低減化を図ることができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of reducing the cost.

さらに、本発明の他の目的は、Pbフリーへの対応を可能にすることができる技術を提供することにある。   Furthermore, another object of the present invention is to provide a technique capable of making it possible to cope with Pb-free.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記一括封止部の表面に、前記多数個取り基板の前記区画ラインに対応したその反対側の分割ラインに沿って切り込み部を形成する工程と、前記多数個取り基板を前記分割ラインに沿って分割するとともに、前記一括封止部を前記切り込み部で分割して個片化する工程とを有するものである。   That is, the present invention is formed by a step of preparing a multi-piece substrate in which a plurality of device regions are partitioned by partition lines, a step of mounting a surface mount component on the device region by solder connection, and the solder connection. A plurality of solder connection portions of the device region and the surface-mounted components are collectively covered with an insulating elastic resin and resin-sealed to form a batch sealing portion on the multi-cavity substrate; Forming a cut portion on the surface of the batch sealing portion along a division line on the opposite side corresponding to the partition line of the multi-cavity substrate; and the multi-cavity substrate along the division line And a step of dividing the batch sealing portion into pieces by dividing the batch sealing portion with the cut portions.

本発明によれば、2次実装リフローで半導体装置を実装する際に、内部の半田接続部が再溶融しても、その溶融膨張による圧力を弾性樹脂によって緩和することができ、その結果、表面実装部品とレジン(樹脂)との界面もしくはレジンとモジュール基板との界面が剥離するのを防ぐことができる。   According to the present invention, when a semiconductor device is mounted by secondary mounting reflow, even if the internal solder connection portion is remelted, the pressure due to the melt expansion can be relieved by the elastic resin. It is possible to prevent the interface between the mounting component and the resin (resin) or the interface between the resin and the module substrate from peeling off.

これにより、半田の界面への流れ出しを防ぐことができ、表面実装部品における端子間のショート(短絡)の発生を防ぐことができる。   Thereby, it is possible to prevent the solder from flowing out to the interface, and it is possible to prevent occurrence of a short circuit between the terminals in the surface mount component.

また、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記一括封止部の表面に、レーザによって各装置領域ごとに認識マークを付す工程と、前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有するものである。   Further, the present invention is formed by a step of preparing a multi-piece substrate in which a plurality of device regions are partitioned by partition lines, a step of mounting a surface mount component on the device region by solder connection, and the solder connection. A plurality of solder connection portions of the device region and the surface-mounted components are collectively covered with an insulating elastic resin and resin-sealed to form a batch sealing portion on the multi-cavity substrate; A step of attaching a recognition mark to each surface of the device by a laser on the surface of the collective sealing portion, and dividing the multi-piece substrate along a division line on the opposite side corresponding to the partition line. And a process of performing.

また、本発明は、複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品を搭載する工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆うようにスキージを用いて印刷して前記多数個取り基板上に一括封止部を形成する工程と、前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有するものである。   Further, the present invention is formed by a step of preparing a multi-piece substrate in which a plurality of device regions are partitioned by partition lines, a step of mounting a surface mount component on the device region by solder connection, and the solder connection. A plurality of solder connection portions of the device area and the surface mount component are printed using a squeegee so as to be covered with an insulating elastic resin at a time to form a batch sealing portion on the multi-chip substrate. And a step of dividing the multi-piece substrate along a division line on the opposite side corresponding to the partition line and dividing it into pieces.

また、本発明は、複数の長方形の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、前記装置領域に半田接続によって表面実装部品であるチップ部品および半導体チップを搭載する工程と、前記半導体チップの表面電極と前記多数個取り基板の前記装置領域の基板側端子とを前記装置領域の長手方向と平行な方向に金線のワイヤループを形成してワイヤボンディングする工程と、前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、前記多数個取り基板を前記装置領域の長手方向に沿い、かつ前記区画ラインに対応したその反対側の分割ラインで1次分割し、前記1次分割後、前記1次分割によって形成された1列個片群をその幅方向に平行な前記分割ラインに沿って2次分割して個片化する工程とを有するものである。   The present invention also provides a step of preparing a multi-piece substrate in which a plurality of rectangular device regions are partitioned by partition lines, and chip components and semiconductor chips, which are surface mounted components, are mounted on the device regions by solder connection. Forming a wire loop of a gold wire in a direction parallel to the longitudinal direction of the device region and wire bonding the surface electrode of the semiconductor chip and the substrate side terminal of the device region of the multi-chip substrate; and The solder connection portions of the plurality of device regions formed by the solder connection and the surface mount components are collectively covered with an insulating elastic resin and sealed with resin, and collectively sealed on the multi-chip substrate. Forming a multi-part substrate, and first dividing the multi-cavity substrate along a longitudinal line of the device region and on the opposite side of the dividing line corresponding to the partition line. After primary division, and a step of dicing by secondary divided along said parallel division line one row piece group formed in the width direction by the primary division.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1).半田実装される表面実装部品とその半田接続部とが、150℃以上の温度で200MPa以下の弾性率の低弾性樹脂によって覆われることにより、2次実装リフローで半導体装置を実装する際に、内部の半田接続部が再溶融しても、その溶融膨張による圧力を低弾性樹脂によって緩和することができる。その結果、表面実装部品とレジン(樹脂)との界面への半田の流れ出しを防ぐことができ、表面実装部品における端子間のショート(短絡)の発生を防ぐことができる。   (1). When the semiconductor device is mounted by secondary mounting reflow, the surface-mounted component to be solder-mounted and its solder connection portion are covered with a low-elasticity resin having an elastic modulus of 200 MPa or less at a temperature of 150 ° C. or higher. Even if the solder connection portion of the solder is remelted, the pressure due to the melt expansion can be relieved by the low elastic resin. As a result, it is possible to prevent the solder from flowing out to the interface between the surface mount component and the resin (resin), and to prevent the occurrence of a short circuit between the terminals of the surface mount component.

(2).半田の界面への流れ出しを防ぐことができるため、2次実装リフローに対応にさせることができ、かつ、低弾性樹脂が、25℃の温度で1MPa以上の弾性率を備えている場合には、機械的保護力を十分に確保することができる。したがって、ケースやキャップなどで覆う必要がなくなるため、コスト低減化を図ることができる。   (2). Since flow out to the solder interface can be prevented, it can be adapted to secondary mounting reflow, and when the low elastic resin has an elastic modulus of 1 MPa or more at a temperature of 25 ° C., A sufficient mechanical protection can be secured. Therefore, it is not necessary to cover with a case, a cap, etc., and cost reduction can be achieved.

(3).低弾性樹脂としてシリコーン樹脂を用いることにより、多数個取り基板の状態でレジン印刷塗布や印刷後の機械的分割を行うことができるため、廉価な方法で封止や個片化を行うことができ、したがって、半導体装置の製造においてコスト低減化を図ることができる。   (3). By using a silicone resin as the low-elasticity resin, it is possible to perform resin printing application and mechanical division after printing in the state of a multi-piece substrate, so that sealing and singulation can be performed with an inexpensive method. Therefore, cost reduction can be achieved in the manufacture of the semiconductor device.

(4).半田の再溶融による界面への流れ出しの発生を防止できるため、表面実装部品の電極仕様と適用半田の組み合わせによって生じる内部半田の融点降下を考慮する必要がなくなり、表面実装部品の電極仕様を半田めっきとしてもよく、また、Snめっきとしてもよく、どちらでも採用することができる。これにより、部品メーカでのPbフリー化の進行状況に応じたフレキシブルな対応が可能になる。   (4). Since it is possible to prevent outflow to the interface due to remelting of the solder, it is not necessary to consider the melting point drop of the internal solder caused by the combination of the electrode specification of the surface mount component and the applicable solder, and the electrode specification of the surface mount component is solder plated. Or Sn plating, either of which can be adopted. As a result, it is possible to flexibly cope with the progress of the Pb-free process at the component manufacturer.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps) are not necessarily essential unless explicitly stated or considered to be clearly essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。   Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., the shape of the component is substantially the case unless specifically stated or otherwise considered in principle. And the like are included. The same applies to the numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

(実施の形態)
図1は本発明の実施の形態の半導体装置の一例であるLiイオン電池監視用モジュールの構造を示す図であり、(a)は斜視図、(b)は底面図、図2は図1に示すLiイオン電池監視用モジュールに搭載される各表面実装部品の配置を示す図であり、(a)は平面配置図、(b)は(a)のA−A断面を示す断面図、図3は図2に示す表面実装部品におけるチップコンデンサの半田接続構造の一例を示す図であり(a)は断面図、(b)は(a)のB部を示す拡大部分断面図、図4は図1に示すLiイオン電池監視用モジュールの回路の一例を示す回路図、図5は図1に示すLiイオン電池監視用モジュールの封止部に用いられる低弾性樹脂の温度特性の一例を示す特性図、図6は図1に示すLiイオン電池監視用モジュールにおける各表面実装部品の融点の一例を示す融点データ図、図7は図1に示すLiイオン電池監視用モジュールの組み立てに用いられる多数個取り基板の一例である多層セラミック基板の構造を示す斜視図、図8は図1に示すLiイオン電池監視用モジュールの組み立てにおけるレジン印刷方法の一例を示す斜視図、図9は図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、(a)は分割前の基板の平面図と底面図、(b)は1列分割(1次分割)時の平面図、(c)は2次分割(個片化)時の平面図、図10は図1に示すLiイオン電池監視用モジュールの実装基板への実装状態の一例を示す斜視図、図11は図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割時のシリコーン樹脂残りの一例を示す拡大部分断面図、図12は図1に示すLiイオン電池監視用モジュールの組み立てにおけるシリコーン樹脂の切り込み部の構造の一例を示す図であり、(a)は基板−樹脂斜視図、(b)は切り込み部の斜視図、(c)はレーザによる溝部の斜視図、図13は図1に示すLiイオン電池監視用モジュールの組み立てにおけるマーキング方法の一例を示す斜視図、図14は図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、(a)は1列分割(1次分割)時の平面図、(b)は(a)の部分拡大平面図、(c)は2次分割時の平面図、図15は図1に示すLiイオン電池監視用モジュールの組み立て方法および2次実装工程の実装手順の一例を示すプロセスフロー図であり、(a)は組み立てフロー図、(b)は実装フロー図、図16は図1に示すLiイオン電池監視用モジュールに対する比較例のモジュールにおける半田流れの原理を示す流れ出し説明図、図17は図16に示す比較例のモジュールの半田流れの一例を示す斜視図である。
(Embodiment)
1A and 1B are diagrams showing the structure of a Li-ion battery monitoring module as an example of a semiconductor device according to an embodiment of the present invention. FIG. 1A is a perspective view, FIG. 1B is a bottom view, and FIG. It is a figure which shows arrangement | positioning of each surface mounted component mounted in the module for Li ion battery monitoring shown, (a) is a plane arrangement | positioning figure, (b) is sectional drawing which shows the AA cross section of (a), FIG. FIG. 4 is a view showing an example of a solder connection structure of a chip capacitor in the surface-mounted component shown in FIG. 2, (a) is a cross-sectional view, (b) is an enlarged partial cross-sectional view showing a B portion of (a), and FIG. 1 is a circuit diagram showing an example of a circuit of a Li ion battery monitoring module shown in FIG. 1, and FIG. 5 is a characteristic diagram showing an example of a temperature characteristic of a low-elasticity resin used for a sealing portion of the Li ion battery monitoring module shown in FIG. FIG. 6 shows each table in the Li-ion battery monitoring module shown in FIG. FIG. 7 is a perspective view showing the structure of a multilayer ceramic substrate which is an example of a multi-chip substrate used for assembling the Li-ion battery monitoring module shown in FIG. 1, and FIG. FIG. 9 is a perspective view showing an example of a resin printing method in the assembly of the Li ion battery monitoring module shown in FIG. 1, and FIG. 9 is a diagram showing an example of a substrate dividing method in the assembly of the Li ion battery monitoring module shown in FIG. (A) is a plan view and a bottom view of the substrate before division, (b) is a plan view at the time of one-line division (primary division), (c) is a plan view at the time of secondary division (single division), FIG. 10 is a perspective view showing an example of a mounting state of the Li ion battery monitoring module shown in FIG. 1 on the mounting board, and FIG. 11 is a silicone tree when the board is divided in the assembly of the Li ion battery monitoring module shown in FIG. FIG. 12 is an enlarged partial cross-sectional view showing the remaining example, FIG. 12 is a view showing an example of the structure of the cut portion of the silicone resin in the assembly of the Li ion battery monitoring module shown in FIG. 1, and (a) is a substrate-resin perspective view. FIGS. 13A and 13B are perspective views of a cut portion, FIG. 13C is a perspective view of a groove portion by a laser, FIG. 13 is a perspective view showing an example of a marking method in assembling the Li ion battery monitoring module shown in FIG. It is a figure which shows an example of the board | substrate division | segmentation method in the assembly of the Li ion battery monitoring module shown in FIG. 1, (a) is a top view at the time of 1 row division (primary division), (b) is the part of (a) FIG. 15 is an enlarged plan view, (c) is a plan view at the time of secondary division, FIG. 15 is a process flow diagram showing an example of a method for assembling the Li ion battery monitoring module shown in FIG. (A) is an assembly flow diagram, (b) is a mounting flow diagram, FIG. 16 is a flow chart illustrating the principle of solder flow in a comparative module for the Li ion battery monitoring module shown in FIG. 1, and FIG. It is a perspective view which shows an example of the solder flow of the module of the comparative example shown in FIG.

図1に示す本実施の形態の半導体装置は、Li(リチウム)イオン電池監視用モジュール1と呼ばれるモジュール製品であり、モジュール基板4に表面実装部品が半田実装されるとともに、前記表面実装部品が封止用樹脂によって覆われる構造を有し、主に、携帯用電話機などの小形の携帯用電子機器などに組み込まれるものである。   The semiconductor device of this embodiment shown in FIG. 1 is a module product called a Li (lithium) ion battery monitoring module 1. The surface mount component is solder-mounted on the module substrate 4, and the surface mount component is sealed. It has a structure covered with a stopping resin, and is mainly incorporated into a small portable electronic device such as a portable telephone.

なお、Liイオン電池監視用モジュール1の機能は、例えば、携帯用電話機において短絡や充電のし過ぎなどによる異常発生時に、直前で回路をオフし、電池セルにおける電気的傷害を防止するものである。   Note that the function of the Li-ion battery monitoring module 1 is to prevent an electrical injury in the battery cell by turning off the circuit immediately before an abnormality occurs due to, for example, a short circuit or excessive charging in a mobile phone. .

前記Liイオン電池監視用モジュール1の構成は、図2に示すように、主面2dに複数のパッド(表面電極)2cが形成された表面実装部品である半導体チップ2と、両端に接続端子3dが形成された表面実装部品であるチップ部品3と、半導体チップ2とチップ部品3とが搭載される配線基板であるモジュール基板4と、チップ部品3とモジュール基板4の基板側端子4aとを半田によって接続する半田接続部5と、半導体チップ2のパッド2cとこれに対応するモジュール基板4の基板側端子4aとを接続するボンディングワイヤである金線8と、半導体チップ2、チップ部品3、半田接続部5および金線8を覆うとともに絶縁性のシリコーン樹脂や低弾性エポキシ樹脂などの図8に示す低弾性樹脂(弾性樹脂)6によって形成された図1に示す封止部7とから成る。   As shown in FIG. 2, the configuration of the Li-ion battery monitoring module 1 includes a semiconductor chip 2 which is a surface-mounted component having a plurality of pads (surface electrodes) 2c formed on the main surface 2d, and connection terminals 3d at both ends. A chip component 3 that is a surface-mounted component on which the semiconductor chip 2 is formed, a module substrate 4 that is a wiring board on which the semiconductor chip 2 and the chip component 3 are mounted, and the substrate-side terminal 4a of the chip component 3 and the module substrate 4 , A solder wire 5 which is a bonding wire for connecting the pad 2c of the semiconductor chip 2 and the corresponding board side terminal 4a of the module substrate 4 corresponding to this, the semiconductor chip 2, the chip component 3, and the solder The figure formed of the low elastic resin (elastic resin) 6 shown in FIG. 8 such as an insulating silicone resin or a low elastic epoxy resin while covering the connecting portion 5 and the gold wire 8 Consisting sealing part 7 for indicating the.

すなわち、モジュール基板4上に半田接続されるチップ部品3を低弾性樹脂6によって覆うことにより、2次リフロー(出荷先における実装基板へのリフロー)時に発生する半田接続部5の半田再溶融膨張圧9(図16の比較例参照)を緩和して、チップ部品3と封止部7の界面や、封止部7とモジュール基板4の界面が剥離するのを防いで半田の前記界面への流れ出し10を防ぐことが可能なものである。   That is, by covering the chip component 3 soldered on the module substrate 4 with the low elastic resin 6, the solder remelting expansion pressure of the solder connection portion 5 generated at the time of secondary reflow (reflow to the mounting substrate at the shipping destination). 9 (refer to the comparative example in FIG. 16), the interface between the chip component 3 and the sealing portion 7 and the interface between the sealing portion 7 and the module substrate 4 are prevented from peeling off, and the solder flows out to the interface. 10 can be prevented.

なお、低弾性樹脂6は、内部部品を保護可能な保護力(機械的強度)と、図16に示す半田再溶融膨張圧9を緩和可能な柔軟性とを兼ね備えた低弾性かつ絶縁性の樹脂であり、図5に示す弾性率特性を有したシリコーン樹脂(シリコーンゴム)Aや低弾性エポキシ樹脂B, C,Dが好ましく、従来の高弾性エポキシ樹脂Tは不適合である。   The low-elasticity resin 6 is a low-elasticity and insulating resin that has both a protective force (mechanical strength) that can protect internal components and a flexibility that can relieve the solder remelt expansion pressure 9 shown in FIG. Silicone resin (silicone rubber) A and low elastic epoxy resins B, C, and D having elastic modulus characteristics shown in FIG. 5 are preferable, and the conventional high elastic epoxy resin T is incompatible.

そこで、本実施の形態の低弾性樹脂6(図5に示す樹脂A,B,C,D)の弾性率の許容範囲は、高温時すなわち2次リフローの温度(一般的には、約230℃)や温度サイクルテスト(例えば、−40〜+125℃)の高温印加時の条件を考慮して、150℃以上の温度において200MPa以下の弾性率であることが好ましい。   Therefore, the allowable range of the elastic modulus of the low-elasticity resin 6 (resins A, B, C, and D shown in FIG. 5) of the present embodiment is a high temperature, that is, a secondary reflow temperature (generally about 230 ° C. ) And a temperature cycle test (for example, −40 to + 125 ° C.), the elastic modulus is preferably 200 MPa or lower at a temperature of 150 ° C. or higher in consideration of conditions at high temperature application.

これは、図5によって、150℃以上の高温時、内部の半田接続部5の半田が溶融した際の半田再溶融膨張圧9を緩和可能な弾性率を導き出したものであり、図5中、樹脂A,B,C,Dは範囲内であるが、樹脂Tは、範囲外で不適合となる。   This is derived from FIG. 5 by an elastic modulus that can relieve the solder remelting expansion pressure 9 when the solder of the internal solder connection portion 5 is melted at a high temperature of 150 ° C. or higher. Resins A, B, C, and D are within the range, but resin T is incompatible outside the range.

さらに、低弾性樹脂6は、150℃以上の温度において1MPa以上の弾性率を有していることが好ましく、図5に示すように樹脂A,B,C,Dは範囲内である。   Furthermore, the low elastic resin 6 preferably has an elastic modulus of 1 MPa or higher at a temperature of 150 ° C. or higher, and the resins A, B, C, and D are within the range as shown in FIG.

これは、封止部7の内部の表面実装部品を保護するテストを行った結果、少なくとも1MPa以上の弾性率を有していれば、保護可能という結果を考慮してのものである。   This is in consideration of the result that protection is possible as long as it has an elastic modulus of at least 1 MPa as a result of a test for protecting the surface-mounted components inside the sealing portion 7.

また、実使用時(常温25℃)の温度としても、前記同様、少なくとも1MPa以上の弾性率を有していることが条件となり、図5に示すように樹脂A,B,C,Dは範囲内である。   Further, the temperature at the time of actual use (room temperature 25 ° C.) is also required to have an elastic modulus of at least 1 MPa as described above, and the resins A, B, C, and D are in the range as shown in FIG. Is within.

さらに、実使用時(常温25℃)の温度で、表面実装部品の保護効果を高めるために、200MPa以上の弾性率を有していることが一層好ましく、図5に示すように樹脂B,C,Dは範囲内であるが、樹脂Aは、範囲外である。   Furthermore, it is more preferable to have an elastic modulus of 200 MPa or more in order to enhance the protective effect of the surface-mounted components at the temperature of actual use (normal temperature 25 ° C.). As shown in FIG. , D is within range, but resin A is out of range.

ただし、樹脂Aも、1MPa以上の弾性率は有しているため、特に問題はない。   However, since the resin A also has an elastic modulus of 1 MPa or more, there is no particular problem.

なお、図5において、各樹脂の半田流れ出し発生率とは、260℃でリフローを行った際の、チップ部品3の電気的ショートテストを実施した際の不良数とその%とを示したものであり、分母はテスト数を表し、一方、分子は不良数を表している。   In FIG. 5, the solder flow-out occurrence rate of each resin indicates the number of defects and the percentage thereof when the electrical short test of the chip component 3 is performed at 260 ° C. Yes, the denominator represents the number of tests, while the numerator represents the number of failures.

これによれば、樹脂A,B,C,Dでは、不良発生率が0〜2%と極めて低いのに対して、不適合となった樹脂Tは、70%と非常に不良発生率が高い。   According to this, the resin A, B, C, and D have a very low defect occurrence rate of 0 to 2%, whereas the non-conforming resin T has a very high defect occurrence rate of 70%.

また、温度サイクルによる信頼性テストでは、樹脂A,B,C,Dは、特に問題は、発生していない。   Moreover, in the reliability test by a temperature cycle, the resin A, B, C, D does not have a problem in particular.

以上のことから、低弾性樹脂6として、例えば、シリコーン樹脂(樹脂A)を採用する場合、モジュールリフロー温度マージンおよび機械的強度(保護力)を総合的に考慮すると、その弾性率は、2〜4MPaが最も良好な範囲である。   From the above, when, for example, a silicone resin (resin A) is used as the low-elasticity resin 6, considering the module reflow temperature margin and the mechanical strength (protective force) comprehensively, the elastic modulus is 2 to 2. 4 MPa is the best range.

言い換えると、例えば、シリコーン樹脂(樹脂A)を採用する場合、モジュールリフロー温度マージンおよび機械的強度(保護力)を総合的に考慮すると、そのゴム硬度は、ショアー硬度A70〜80が最も良好な範囲である。   In other words, for example, when silicone resin (resin A) is adopted, the rubber hardness is in the range where the Shore hardness A70 to 80 is the best when considering the module reflow temperature margin and the mechanical strength (protective force) comprehensively. It is.

なお、図5において、領域P(斜線部)は、図7に示す多数個取り基板である多層セラミック基板11を分割して個片化する際の低弾性樹脂6の分割性における最適領域を示すものであり、さらに、領域Q(斜線部)は、低弾性樹脂6の耐リフロー性の安全領域を示すものである。   In FIG. 5, a region P (shaded portion) indicates an optimum region in the splitting property of the low-elasticity resin 6 when the multi-layer ceramic substrate 11 that is the multi-piece substrate shown in FIG. 7 is divided into pieces. Further, the region Q (shaded portion) indicates a safe region of the low elastic resin 6 that is resistant to reflow.

また、図5に示す低弾性エポキシ樹脂B,C,Dでは、それぞれに含まれる例えば、シリカなどの含有量が異なっており、これによってそれぞれの特性が少し異なっている。   Further, in the low-elasticity epoxy resins B, C, and D shown in FIG. 5, the contents of, for example, silica contained in each are different, and the respective characteristics are slightly different.

ここで、本実施の形態のLiイオン電池監視用モジュール1の大きさは、図1(a)に示すように、長さ(L)=8〜12mm、幅(M)=3〜5mm、高さ(N)=1.6mm(MAX)程度の小形のものである。さらに、その裏面には、図1(b)に示すように、7つの外部端子1aが設けられている。   Here, as shown in FIG. 1A, the size of the Li-ion battery monitoring module 1 of the present embodiment is as follows: length (L) = 8 to 12 mm, width (M) = 3 to 5 mm, high It is a small size of about (N) = 1.6 mm (MAX). Further, as shown in FIG. 1B, seven external terminals 1a are provided on the rear surface.

7つの外部端子1aのピン機能は、例えば、端子SがGND、端子UがCPマイナス、端子VがTM、端子WがCPプラス、端子XがVCC、端子YがTES、端子ZがCOMである。   The pin functions of the seven external terminals 1a are, for example, terminal S is GND, terminal U is CP minus, terminal V is TM, terminal W is CP plus, terminal X is VCC, terminal Y is TES, and terminal Z is COM. .

また、モジュール基板4は、例えば、アルミナセラミックによって形成された基板である。   The module substrate 4 is a substrate formed of, for example, alumina ceramic.

次に、図2を用いて、本実施の形態のLiイオン電池監視用モジュール1に搭載される主な表面実装部品について説明する。   Next, main surface-mounted components mounted on the Li-ion battery monitoring module 1 of the present embodiment will be described with reference to FIG.

前記Liイオン電池監視用モジュール1には、そのモジュール基板4に、表面実装部品として、図2(a)に示すように、2つの半導体チップ2と6つのチップ部品3が搭載されている。   As shown in FIG. 2A, two semiconductor chips 2 and six chip components 3 are mounted on the module substrate 4 of the Li ion battery monitoring module 1 as surface mount components.

2つの半導体チップ2のうちの一方は、2チャンネルトランジスタ2aであり、他方は、2チャンネルトランジスタ2aをコントロールするための監視機能用のコントローラ2bである。   One of the two semiconductor chips 2 is a 2-channel transistor 2a, and the other is a controller 2b for a monitoring function for controlling the 2-channel transistor 2a.

両者とも、図2(b)に示すように、半田を用いた半田接続部5でモジュール基板4の基板側端子4aに固定されている。すなわち、2つの半導体チップ2は、両者ともダイボンド材として半田を用いて基板側端子4aに半田接続されている。   As shown in FIG. 2B, both are fixed to the board-side terminal 4a of the module board 4 by a solder connection portion 5 using solder. That is, the two semiconductor chips 2 are both solder-connected to the substrate-side terminal 4a using solder as a die bond material.

さらに、両チップとも、金線8によってモジュール基板4の基板側端子4aと接続されているが、2チャンネルトランジスタ2aには、例えば、直径50μmの金線8が用いられ、一方、コントローラ2bには、例えば、直径27μmの金線8が用いられている。   Further, both chips are connected to the substrate side terminal 4a of the module substrate 4 by a gold wire 8, but for example, a gold wire 8 having a diameter of 50 μm is used for the 2-channel transistor 2a, while the controller 2b has For example, a gold wire 8 having a diameter of 27 μm is used.

また、6つのチップ部品3のうち、3つがチップ抵抗3b、2つがセラミックチップコンデンサ3a、1つがチップサーミスタ3cであり、それぞれ両端に接続端子3dを有しており、それぞれの接続端子3dが、モジュール基板4の基板側端子4aと半田接続部5で半田接続されている。   Of the six chip components 3, three are a chip resistor 3b, two are a ceramic chip capacitor 3a, and one is a chip thermistor 3c. Each has a connection terminal 3d at each end. The module-side board 4 is solder-connected to the board-side terminal 4 a by the solder connection portion 5.

なお、半導体チップ2が金線8を用いてワイヤボンディングされるため、各基板側端子4aの表面には、図3(a),(b)に示すように、金めっき層4bが形成されており、したがって、各チップ部品3も、表面に金めっき層4bが形成された基板側端子4aと半田接続される。   Since the semiconductor chip 2 is wire-bonded using the gold wires 8, a gold plating layer 4b is formed on the surface of each substrate-side terminal 4a as shown in FIGS. 3 (a) and 3 (b). Accordingly, each chip component 3 is also solder-connected to the board side terminal 4a having the gold plating layer 4b formed on the surface.

図3(b)に示すように、チップ部品3の接続端子3dは、下層から順番に、例えば、Ag/Pd電極3eとNi下地めっき層3fと半田めっき層3gとからなり、また、基板側端子4aは、下層から順番に、Cu銅体4cとNi下地めっき層4dと金めっき層4bとからなり、さらに、基板側端子4aの半田接続部5形成箇所以外の領域は、絶縁膜(ソルダレジスト膜)であるオーバーコートガラス4eによって覆われて絶縁されている。   As shown in FIG. 3B, the connection terminal 3d of the chip component 3 is composed of, for example, an Ag / Pd electrode 3e, a Ni base plating layer 3f, and a solder plating layer 3g in order from the lower layer. The terminal 4a is composed of a Cu copper body 4c, a Ni base plating layer 4d, and a gold plating layer 4b in order from the lower layer, and an area other than the location where the solder connection portion 5 is formed on the substrate side terminal 4a is an insulating film (solder). It is covered and insulated by an overcoat glass 4e which is a resist film.

したがって、モジュール基板4では、全ての基板側端子4aの表面に金めっき層4bが形成されており、チップ部品3は、その接続端子3dにおいて金めっき層4bと半田接続されるとともに、半導体チップ2は、そのパッド2cが金線8と接続され、さらに金線8が基板側端子4aの表面の金めっき層4bと接続されている。   Therefore, in the module substrate 4, the gold plating layer 4 b is formed on the surface of all the board-side terminals 4 a, and the chip component 3 is solder-connected to the gold plating layer 4 b at the connection terminal 3 d and the semiconductor chip 2. The pad 2c is connected to the gold wire 8, and the gold wire 8 is further connected to the gold plating layer 4b on the surface of the substrate side terminal 4a.

その際、図2(b)に示す金線8のワイヤループ8aが、図2(a)に示すように、長方形のモジュール基板4の長手方向とほぼ平行な方向に形成されるようにボンディングされている。   At that time, the wire loop 8a of the gold wire 8 shown in FIG. 2 (b) is bonded so as to be formed in a direction substantially parallel to the longitudinal direction of the rectangular module substrate 4 as shown in FIG. 2 (a). ing.

すなわち、モジュール基板4では、金線8が、長方形のモジュール基板4の長手方向とほぼ平行な方向にワイヤリングされるような基板側端子4aの配列となっている。   That is, in the module substrate 4, the substrate-side terminals 4 a are arranged such that the gold wires 8 are wired in a direction substantially parallel to the longitudinal direction of the rectangular module substrate 4.

なお、モジュール基板4に搭載された8つの表面実装部品における各半田接続部5の半田と単独の半田の融点を示したものが図6であり、これによれば、チップ部品3(セラミックチップコンデンサ3a、チップ抵抗3b、チップサーミスタ3c)の融点が低くなっていることがわかる。   FIG. 6 shows the melting points of the solder of each solder connection portion 5 and the single solder in the eight surface-mounted components mounted on the module substrate 4, and according to this, the chip component 3 (ceramic chip capacitor) is shown. It can be seen that the melting points of 3a, chip resistor 3b, and chip thermistor 3c) are low.

次に、図4に示すLiイオン電池監視用モジュール1の回路の動作について説明する。   Next, the operation of the circuit of the Li-ion battery monitoring module 1 shown in FIG. 4 will be described.

図1に示すLiイオン電池監視用モジュール1では、そのGND端子が電池セルのマイナス端子と繋がっており、携帯用電話機のマイナス端子に繋がるVP−端子とは2チャンネルトランジスタ2aを介して同一配線となっている。   In the Li-ion battery monitoring module 1 shown in FIG. 1, the GND terminal is connected to the negative terminal of the battery cell, and the VP-terminal connected to the negative terminal of the mobile phone is connected to the same wiring via the two-channel transistor 2a. It has become.

したがって、この配線は、電池セルと携帯用電話機を結ぶ陰極配線である。   Therefore, this wiring is a cathode wiring that connects the battery cell and the portable telephone.

なお、2チャンネルトランジスタ2aは、異常発生時に、回路オフする素子であり、また、コントローラ2bは、2チャンネルトランジスタ2aをコントロールするために各配線の電位を監視している素子である。   The 2-channel transistor 2a is an element that turns off the circuit when an abnormality occurs, and the controller 2b is an element that monitors the potential of each wiring in order to control the 2-channel transistor 2a.

以下、図4に示す回路の具体的動作を説明すると、通常、携帯用電話機の使用時は、コントローラ2b(監視機能IC)のCHG端子およびDCH端子は、2チャンネルトランジスタ2aをオンする電位となっており、電池セルから携帯用電話機に電流が供給される(電流は、VP−からGND側に流れる)。   Hereinafter, the specific operation of the circuit shown in FIG. 4 will be described. Normally, when a portable telephone is used, the CHG terminal and DCH terminal of the controller 2b (monitoring function IC) are at a potential for turning on the two-channel transistor 2a. Thus, a current is supplied from the battery cell to the mobile phone (current flows from VP− to the GND side).

そして、携帯用電話機にて短絡や大きな電流が流れるなどの異常が発生した際には、2チャンネルトランジスタ2aの微抵抗分の電圧降下のためにコントローラ2bのIDT端子とGND端子に僅かな電位差が生じ、これを検知してDCH端子の電位は2チャンネルトランジスタ2aの一方のチャンネルをオフさせる電位となる。   When an abnormality such as a short circuit or a large current flows in the portable telephone, a slight potential difference occurs between the IDT terminal and the GND terminal of the controller 2b due to a voltage drop corresponding to the minute resistance of the 2-channel transistor 2a. Detecting this, the potential of the DCH terminal becomes a potential for turning off one channel of the two-channel transistor 2a.

これにより、電池セルからの電流供給が停止し、事故を未然に防ぐことができる。   Thereby, the electric current supply from a battery cell stops and an accident can be prevented beforehand.

また、充電時も、2チャンネルトランジスタ2aは、2チャンネルともオン状態となっており、携帯用電話機側から電池セルに電流が供給される(電流はGNDからVP−側に流れる)。   In addition, both the two-channel transistors 2a are in an on state during charging, and current is supplied from the portable telephone side to the battery cell (current flows from GND to VP−).

なお、充電時間の超過など充電しすぎた場合には、コントローラ2bのVCC端子は、電池セルのプラス端子に繋がっているため、GNDとの電位差がある一定のレベルを越えると、これを検知してCHG端子の電位は2チャンネルトランジスタ2aの一方のチャンネルをオフさせる電位となる。   Note that if the battery is overcharged, such as when the charging time is exceeded, the VCC terminal of the controller 2b is connected to the positive terminal of the battery cell, so if the potential difference from GND exceeds a certain level, this is detected. Thus, the potential of the CHG terminal is a potential for turning off one channel of the two-channel transistor 2a.

これによって、充電器から携帯用電話機を介して電池セルへの電流供給が停止し、事故を未然に防げる。   As a result, the current supply from the charger to the battery cell via the portable telephone is stopped, and an accident can be prevented.

次に、本実施の形態の半導体装置(Liイオン電池監視用モジュール1)の製造方法を、図15(a)に示すモジュール組み立て手順に沿って説明する。   Next, a manufacturing method of the semiconductor device (Li ion battery monitoring module 1) of the present embodiment will be described along the module assembly procedure shown in FIG.

まず、ステップS1に示すように、複数(例えば、120個程度)の装置領域であるモジュール領域11aが区画ライン11bによって区画形成された多数個取り基板である多層セラミック基板11を準備する。   First, as shown in step S1, a multilayer ceramic substrate 11 is prepared which is a multi-piece substrate in which a plurality of module regions 11a (for example, about 120 devices) are partitioned by partition lines 11b.

なお、多層セラミック基板11は、図7に示すように、モジュール領域11aが120個形成されている場合、その大きさは、一例として、(P)80mm×(Q)80mm程度で、厚さは、0.5mm程度である。ただし、多数個取り基板としては、多層セラミック基板11以外のガラスエポキシ基板などを用いてもよい。   As shown in FIG. 7, when the multilayer ceramic substrate 11 includes 120 module regions 11 a, the size is, for example, about (P) 80 mm × (Q) 80 mm, and the thickness is About 0.5 mm. However, a glass epoxy substrate other than the multilayer ceramic substrate 11 may be used as the multi-cavity substrate.

また、各モジュール領域11aには、図4に示す回路がパターン形成されているととも
に、各基板側端子4aの表面には、図3(b)に示す金めっき層4bが形成されている。
Further, the circuit shown in FIG. 4 is patterned in each module region 11a, and the gold plating layer 4b shown in FIG. 3B is formed on the surface of each substrate side terminal 4a.

続いて、ステップS2に示す半田ペースト印刷を行い、その後、各モジュール領域11aに半田接続によって複数の表面実装部品を搭載する(ステップS3)。   Subsequently, solder paste printing shown in step S2 is performed, and then a plurality of surface-mounted components are mounted on each module region 11a by solder connection (step S3).

すなわち、各基板側端子4aに半田ペーストを印刷した後、セラミックチップコンデンサ3a、チップサーミスタ3c、チップ抵抗3bおよび半導体チップ2などの表面実装部品を所定の基板側端子4a上に配置し、その後、ステップS4に示すように、リフローを行って、これにより、各表面実装部品を半田接続する。   That is, after printing a solder paste on each substrate side terminal 4a, surface mount components such as a ceramic chip capacitor 3a, a chip thermistor 3c, a chip resistor 3b and a semiconductor chip 2 are arranged on a predetermined substrate side terminal 4a, and then As shown in step S4, reflow is performed, whereby each surface mount component is soldered.

なお、半田接続部5の半田は、図2(b)に示すように、フィレット形状となる。   The solder of the solder connection portion 5 has a fillet shape as shown in FIG.

その後、ステップS5に示す洗浄を行い、続いて、ステップS6に示すワイヤボンディングを行う。   Thereafter, cleaning shown in step S5 is performed, and then wire bonding shown in step S6 is performed.

ここでは、半導体チップ2のパッド2cと、モジュール基板4における表面に金めっき層4bが形成された基板側端子4aとを金線8を用いてワイヤボンディングする。   Here, the pads 2 c of the semiconductor chip 2 and the substrate-side terminals 4 a having the gold plating layer 4 b formed on the surface of the module substrate 4 are wire-bonded using the gold wires 8.

その際、図2(a)に示すように、長方形のモジュール基板4の長手方向とほぼ平行な方向に金線8のワイヤループ8a(図2(b)参照)を形成する。   At this time, as shown in FIG. 2A, a wire loop 8a of the gold wire 8 (see FIG. 2B) is formed in a direction substantially parallel to the longitudinal direction of the rectangular module substrate 4.

その後、ステップS7に示すレジン(樹脂)印刷塗布を行う。   Then, resin (resin) printing application shown in Step S7 is performed.

ここでは、半田接続によって形成された複数のモジュール基板4の半田接続部5と、2つの半導体チップ2(2チャンネルトランジスタ2aとコントローラ2b)および6つのチップ部品3(セラミックチップコンデンサ3aとチップ抵抗3bとチップサーミスタ3c)とを、図5に示すシリコーン樹脂または低弾性エポキシ樹脂などの絶縁性の低弾性樹脂6を用いて一括で覆うように、図8に示すようにスキージ12を用いて印刷して多層セラミック基板11上に一括封止部13を形成する。   Here, the solder connection portions 5 of the plurality of module substrates 4 formed by solder connection, two semiconductor chips 2 (two-channel transistors 2a and controller 2b), and six chip components 3 (ceramic chip capacitor 3a and chip resistor 3b). And the chip thermistor 3c) are printed using a squeegee 12 as shown in FIG. 8 so as to be covered with the insulating low elasticity resin 6 such as silicone resin or low elasticity epoxy resin shown in FIG. Then, the batch sealing portion 13 is formed on the multilayer ceramic substrate 11.

すなわち、図8に示すように、部品搭載とワイヤボンディングが終了した多層セラミック基板11に対して、メタルマスク14とスキージ12とを使用してシリコーン樹脂または低弾性エポキシ樹脂などの低弾性樹脂6を用い、この低弾性樹脂6によって複数のモジュール領域11aを一括で覆うように印刷方式で塗布して一括封止部13を形成する。   That is, as shown in FIG. 8, a low-elasticity resin 6 such as a silicone resin or a low-elasticity epoxy resin is applied to a multilayer ceramic substrate 11 after component mounting and wire bonding using a metal mask 14 and a squeegee 12. The batch sealing portion 13 is formed by applying the low-elasticity resin 6 by a printing method so as to collectively cover the plurality of module regions 11a.

さらに、ステップS8に示すベーク・レジン硬化を行って、レジン塗布済み基板15を形成する。   Further, baking / resin curing shown in step S8 is performed to form the resin-coated substrate 15.

すなわち、印刷方式によって形成された一括封止部13をベーク処理して硬化させ、レジン塗布済み基板15を形成する。   That is, the batch sealing portion 13 formed by the printing method is baked and cured to form the resin-coated substrate 15.

その後、ステップS9に示す分割を行って多層セラミック基板11を個片化する。   Thereafter, the division shown in step S9 is performed to separate the multilayer ceramic substrate 11 into pieces.

なお、本実施の形態のLiイオン電池監視用モジュール1の製造方法では、多層セラミック基板11には、その表面側(部品搭載側)に形成された図7に示す区画ライン11bに対応してその反対側(裏面側)に、図9(a)および図11に示すように、分割用の小さな溝であるスナップライン(分割ライン)11cが形成されており、このスナップライン11cに沿って多層セラミック基板11を分割(個片化)する。   In addition, in the manufacturing method of the Li ion battery monitoring module 1 of the present embodiment, the multilayer ceramic substrate 11 has its partition line 11b shown in FIG. 7 formed on its surface side (component mounting side). As shown in FIG. 9A and FIG. 11, a snap line (split line) 11c, which is a small groove for splitting, is formed on the opposite side (back side), and a multilayer ceramic is formed along the snap line 11c. The substrate 11 is divided (divided into individual pieces).

これにより、機械的力で容易に多層セラミック基板11を分割することができる。   Thereby, the multilayer ceramic substrate 11 can be easily divided by a mechanical force.

また、分割の際には、まず、図9(a) に示す一括封止部13を形成した多層セラミック基板11を準備し、続いて、図9(b)に示す1列分割(1次分割)を行って1列個片群11dを形成し、その後、図9(c)に示す個片化(2次分割)を行って個々のモジュールに分割する。   When dividing, first, a multilayer ceramic substrate 11 on which the collective sealing portion 13 shown in FIG. 9A is formed is prepared, followed by one-line division (primary division) shown in FIG. 9B. ) To form a single-row piece group 11d, and then divide into pieces (secondary division) as shown in FIG. 9C to divide into individual modules.

分割後、ステップS10に示す電気的特性テストを行って、ステップS11に示すモジュール完成となる。   After the division, the electrical characteristic test shown in step S10 is performed, and the module shown in step S11 is completed.

その結果、図1に示すLiイオン電池監視用モジュール1を組み立てることができる。   As a result, the Li-ion battery monitoring module 1 shown in FIG. 1 can be assembled.

次に、図15(b)に示すモジュール2次実装工程について説明する。   Next, the module secondary mounting process shown in FIG.

図1(b)に示すように、Liイオン電池監視用モジュール1のモジュール基板4の裏面には、図10に示す出荷先での実装基板であるプリント配線基板16に実装可能なように、半田接続用の外部端子1aが形成されている。   As shown in FIG. 1B, solder is mounted on the back surface of the module substrate 4 of the Li-ion battery monitoring module 1 so that it can be mounted on the printed wiring board 16 that is the mounting substrate at the shipping destination shown in FIG. An external terminal 1a for connection is formed.

そこで、Liイオン電池監視用モジュール1の出荷先では、まず、ステップS21に示すように、PCB基板である実装用のプリント配線基板16を準備し、その後、ステップS22に示すようにプリント配線基板16に半田ペーストを印刷する。   Therefore, the shipping destination of the Li-ion battery monitoring module 1 first prepares a printed wiring board 16 for mounting, which is a PCB board, as shown in step S21, and then prints the printed wiring board 16 as shown in step S22. Print the solder paste on.

さらに、ステップS23に示すようにLiイオン電池監視用モジュール1をプリント配線基板16上に配置(ステップS23に示すモジュール搭載)した後、ステップS24に示すようにリフローを行う。   Further, after placing the Li ion battery monitoring module 1 on the printed wiring board 16 as shown in step S23 (module mounting shown in step S23), reflow is performed as shown in step S24.

すなわち、図10に示すように、半田リフローによって半田接続部5を形成してLiイオン電池監視用モジュール1をプリント配線基板16にリフロー実装する。   That is, as shown in FIG. 10, the solder connection portion 5 is formed by solder reflow, and the Li ion battery monitoring module 1 is reflow mounted on the printed wiring board 16.

その後、ステップS25に示すように、電気的特性テストを行って、ステップS26に示す実装完成となる。   Thereafter, as shown in step S25, an electrical characteristic test is performed to complete the mounting shown in step S26.

次に、本実施の形態のLiイオン電池監視用モジュール1の製造において、さらに効果を生み出す特徴部分を説明する。   Next, the characteristic part which produces an effect further in manufacture of the module 1 for Li ion battery monitoring of this Embodiment is demonstrated.

まず、低弾性樹脂6として、例えば、比較的硬度の高い低弾性エポキシ樹脂などを採用した場合、図15(a)のステップS9に示す分割工程において、前記低弾性エポキシ樹脂は、機械的に容易に分割可能である。低弾性樹脂6として、シリコーン樹脂を用いた場合には、図11に示すように、シリコーン樹脂において、分割しきれない箇所であるシリコーン樹脂残り13bが残ってしまう。   First, when a low-elasticity epoxy resin having a relatively high hardness is employed as the low-elasticity resin 6, for example, the low-elasticity epoxy resin is mechanically easy in the dividing step shown in step S9 in FIG. Can be divided. When a silicone resin is used as the low-elasticity resin 6, as shown in FIG. 11, in the silicone resin, a silicone resin residue 13b that is a part that cannot be divided remains.

これは、シリコーン樹脂の柔らかな特性による現象である。   This is a phenomenon due to the soft characteristics of the silicone resin.

したがって、シリコーン樹脂残り13bの対策として、多層セラミック基板11の表面側(部品搭載側)に形成された図7に示す区画ライン11bに対応する図9(a)および図11に示すスナップライン11cに沿って、図12(a)に示すような一括封止部13の表面に切り込み部13aを形成することにより、分割時のバリの発生や寸法精度を向上させることができる。   Therefore, as a countermeasure against the remaining silicone resin 13b, the snap line 11c shown in FIG. 9A and FIG. 11 corresponding to the partition line 11b shown in FIG. 7 formed on the surface side (component mounting side) of the multilayer ceramic substrate 11 is used. Accordingly, by forming the cut portion 13a on the surface of the collective sealing portion 13 as shown in FIG. 12A, it is possible to improve the generation of burrs at the time of division and the dimensional accuracy.

この切り込み部13aは、図12(b)に示すV溝のようなものであり、鋭い刃を備えた切り込み装置で切り込んで切り込み部13aを形成する。   The cut portion 13a is like a V-groove shown in FIG. 12B, and is cut by a cutting device having a sharp blade to form the cut portion 13a.

これにより、多層セラミック基板11の分割時には、多層セラミック基板11をそのスナップライン11cに沿って分割するとともに、一括封止部13をその切り込み部13aで分割して個片化する。   As a result, when the multilayer ceramic substrate 11 is divided, the multilayer ceramic substrate 11 is divided along the snap lines 11c, and the collective sealing portion 13 is divided into individual pieces by the cut portions 13a.

したがって、一括封止部13の表面に切り込み部13aを形成することにより、シリコーン樹脂のような柔らかな樹脂の場合の分割作業性を向上できる。   Therefore, by forming the cut portion 13a on the surface of the collective sealing portion 13, it is possible to improve the division workability in the case of a soft resin such as a silicone resin.

また、図12(b)に示す切り込み部13aの代わりに、例えば、YAGレーザや炭酸ガスレーザなどのレーザを用いて、図12(c)に示すように一括封止部13の表面に溝部13cを形成してもよく、前記同様、分割作業性を向上できる。   Further, instead of the notch 13a shown in FIG. 12B, for example, a laser such as a YAG laser or a carbon dioxide laser is used to form a groove 13c on the surface of the collective sealing portion 13 as shown in FIG. It may be formed, and the division workability can be improved as described above.

この場合、レーザビームの強度の調整を行うことにより、溝部13cの深さを調整することができ、前記分割作業性をさらに向上できる。   In this case, by adjusting the intensity of the laser beam, the depth of the groove 13c can be adjusted, and the division workability can be further improved.

また、レーザによって溝部13cを形成する際に、多層セラミック基板11におけるスナップライン11cの位置を光学的手法で正確に測定可能な機構を備えた装置を用いることにより、分割したいライン上すなわちスナップライン11cに対応したライン上に正確に溝部13cを形成することができ、分割作業性を向上できる。   Further, when the groove 13c is formed by a laser, a device having a mechanism capable of accurately measuring the position of the snap line 11c in the multilayer ceramic substrate 11 by an optical method is used, so that the snap line 11c is formed on the line to be divided. It is possible to accurately form the groove 13c on a line corresponding to the above, and to improve the division workability.

なお、図12(b)に示す切り込み部13aまたは図12(c)に示すレーザによる溝部13cを形成することにより、必ずしも図11に示すように、多層セラミック基板11をその裏面側を開口する方向に機械的分割しなくてもよく、分割装置などの都合により、反対側の一括封止部13の表面側を開口する方向に機械的分割することも可能である。   In addition, by forming the notch part 13a shown in FIG. 12B or the groove part 13c by the laser shown in FIG. 12C, the direction in which the back surface side of the multilayer ceramic substrate 11 is necessarily opened as shown in FIG. There is no need to mechanically divide into two, and it is also possible to divide mechanically in the direction of opening the surface side of the collective sealing portion 13 on the opposite side for convenience of a dividing device or the like.

ただし、その場合、図11に示すスナップライン11cは、多層セラミック基板11の裏面側ではなく、表面側(部品搭載面側)に設けておく必要がある。   However, in that case, the snap line 11c shown in FIG. 11 needs to be provided not on the back surface side of the multilayer ceramic substrate 11 but on the front surface side (component mounting surface side).

また、多層セラミック基板11の分割は、図9に示すような機械的分割ではなく、高速で回転するブレード(砥石の切断刃)でダイシング切断してもよい。   Further, the division of the multilayer ceramic substrate 11 is not mechanical division as shown in FIG. 9, but dicing cutting may be performed with a blade rotating at high speed (a cutting blade of a grindstone).

この場合、切断面を寸法精度良く切断加工することができる。   In this case, the cut surface can be cut with high dimensional accuracy.

これにより、設計的に、切断端部から配線パターンまでの距離のクリアランスを少なくすることができ、Liイオン電池監視用モジュール1の小形化設計に有効とすることができる。   Thereby, the clearance of the distance from a cutting | disconnection edge part to a wiring pattern can be reduced in design, and it can be effective for the miniaturization design of the module 1 for Li ion battery monitoring.

また、レーザを用いて溝部13cを形成する際に、溝部13cの形成と一緒に、製品(Liイオン電池監視用モジュール1)に設けるべき図13に示す製品番号などの認識マーク17を同一のレーザで各モジュール領域11a(図7参照)ごとに描画することができる。   Further, when the groove 13c is formed using a laser, the recognition mark 17 such as the product number shown in FIG. 13 to be provided on the product (Li-ion battery monitoring module 1) is provided with the same laser together with the formation of the groove 13c. Thus, each module area 11a (see FIG. 7) can be drawn.

すなわち、溝部13cの形成と認識マーク17の形成とを一緒に行うことができ、作業の効率化を図ることができる。   That is, the formation of the groove 13c and the formation of the recognition mark 17 can be performed together, and the work efficiency can be improved.

なお、低弾性樹脂6が、シリコーン樹脂の場合には、レーザによって付された認識マー
ク17は、鮮明に形成することができ、判読良好な認識マーク17を付すことができる。
When the low-elasticity resin 6 is a silicone resin, the recognition mark 17 attached by the laser can be clearly formed, and the recognition mark 17 with good readability can be attached.

これは、シリコーン樹脂の表面が光沢面であるのに対し、レーザによって形成された認識マーク17は、焼かれ、かつ彫られて黒っぽくなり、したがって、明暗によって認識マーク17が鮮明になることによるものである。   This is because the surface of the silicone resin is a glossy surface, whereas the recognition mark 17 formed by the laser is burned and carved to become blackish, and therefore the recognition mark 17 becomes clear due to light and dark. It is.

また、多層セラミック基板11を機械的に分割する際に、まず、図14(a)に示すように、レジン塗布済み基板15をモジュール領域11a(図7参照)の長手方向に沿ったスナップライン11cで1次分割し、前記1次分割後、前記1次分割によって形成された図14(b)に示す1列個片群11dをその幅方向に平行なスナップライン11cに沿って2次分割して、図14(c)に示すように、個片化する。   Further, when the multilayer ceramic substrate 11 is mechanically divided, first, as shown in FIG. 14A, the resin-coated substrate 15 is attached to the snap line 11c along the longitudinal direction of the module region 11a (see FIG. 7). After the primary division, the one-row piece group 11d shown in FIG. 14B formed by the primary division is secondarily divided along the snap line 11c parallel to the width direction. Then, as shown in FIG.

なお、ワイヤボンディング時に、図14(b)に示すように、長方形のモジュール領域11aの長手方向とほぼ平行な方向に金線8をワイヤボンディングするように図7に示すモジュール領域11aの電極配置を形成しておく。   In wire bonding, as shown in FIG. 14B, the electrode arrangement of the module region 11a shown in FIG. 7 is performed so that the gold wire 8 is wire-bonded in a direction substantially parallel to the longitudinal direction of the rectangular module region 11a. Form it.

これにより、図14(a)に示す1次分割(1列分割)時に、長方形の多層セラミック基板11の長手方向に対してその幅方向に沿って分割するのは個々のモジュール領域11aに強い力が掛かって基板自体が歪むことも考えられるが、金線8のワイヤループ8aの方向、すなわち金線8のワイヤボンディングが、モジュール領域11aの長手方向とほぼ平行な方向に行われることにより、1次分割時に基板自体に歪みが発生しても金線8に影響を無くすことができる。   Accordingly, during the primary division (one-line division) shown in FIG. 14A, the division along the width direction with respect to the longitudinal direction of the rectangular multilayer ceramic substrate 11 has a strong force on the individual module regions 11a. It is also possible that the substrate itself is distorted as a result of this, but the direction of the wire loop 8a of the gold wire 8, that is, the wire bonding of the gold wire 8 is performed in a direction substantially parallel to the longitudinal direction of the module region 11a. Even if the substrate itself is distorted during the next division, the influence on the gold wire 8 can be eliminated.

その結果、良好なLiイオン電池監視用モジュール1の組み立てを行うことができる。   As a result, a good Li-ion battery monitoring module 1 can be assembled.

本実施の形態の半導体装置(Liイオン電池監視用モジュール1)およびその製造方法によれば、表面実装部品である半導体チップ2およびチップ部品3とそれぞれの半田接続部5とが、150℃以上の温度で200MPa以下の弾性率の低弾性樹脂6によって覆われることにより、2次実装リフローでLiイオン電池監視用モジュール1を実装する際に、内部の半田接続部5が再溶融しても、その溶融膨張による圧力(図16に示す半田再溶融膨張圧9)を低弾性樹脂6によって緩和することができる。   According to the semiconductor device (Li ion battery monitoring module 1) and the manufacturing method thereof in the present embodiment, the semiconductor chip 2 and the chip component 3 that are surface mount components and the respective solder connection portions 5 are 150 ° C. or higher. Even when the internal solder connection part 5 is remelted when the Li-ion battery monitoring module 1 is mounted by secondary mounting reflow by being covered with the low elastic resin 6 having an elastic modulus of 200 MPa or less at the temperature, The pressure due to the melt expansion (solder remelt expansion pressure 9 shown in FIG. 16) can be relaxed by the low elastic resin 6.

その結果、前記表面実装部品とレジン(低弾性樹脂6)との界面もしくはレジンとモジュール基板4との界面が剥離するのを防ぐことができる。   As a result, it is possible to prevent the interface between the surface mount component and the resin (low elastic resin 6) or the interface between the resin and the module substrate 4 from peeling off.

これにより、半田の前記界面への流れ出し10(図16参照)を防ぐことができ、これにより、前記表面実装部品における接続端子3d間のショート(短絡)の発生を防ぐことができる。   Thereby, it is possible to prevent the solder 10 from flowing out to the interface (see FIG. 16), thereby preventing the occurrence of a short circuit between the connection terminals 3d in the surface mount component.

ここで、図16および図17の比較例に示すように、従来、チップ部品18の半田実装では、図17に示す接続端子18aは、90%Sn/10%Pb半田でめっきされており、半田濡れ性を良好にしてある。   Here, as shown in the comparative example of FIG. 16 and FIG. 17, in the conventional solder mounting of the chip component 18, the connection terminals 18a shown in FIG. 17 are plated with 90% Sn / 10% Pb solder. Good wettability.

その半田接続部18bは、融点(固相線)が245℃のPb系高温半田を使用しており、2次実装リフローにおいて再溶融し難い材料選択となっている。   The solder connection portion 18b uses Pb-based high-temperature solder having a melting point (solid phase line) of 245 ° C., and is a material selection that is difficult to be remelted in the secondary mounting reflow.

しかしながら、モジュール組み立てリフローにおいて、接続端子18aのめっきのSnが半田接続部18bに溶け込み、Pb−Sn共晶相を形成し、このPb系高温半田の融点を降下させている。   However, in the module assembly reflow, the Sn of the plating of the connection terminal 18a is melted into the solder connection portion 18b to form a Pb-Sn eutectic phase, and the melting point of the Pb-based high-temperature solder is lowered.

その結果、2次実装リフロー時には、図16に示すように、半田接続部18bは再溶融状態となり、さらに、高硬度レジン20が用いられているため、半田接続部18bの半田再溶融膨張圧9がレジン圧力19よりも高くなり、高硬度レジン20とチップ部品18との界面が剥離状態になるとともに、その隙間に、フラッシュ状に半田の流れ出し10が発生して短絡不良となる。   As a result, at the time of secondary mounting reflow, as shown in FIG. 16, the solder connection portion 18b is in a remelted state, and since the high-hardness resin 20 is used, the solder remelting expansion pressure 9 of the solder connection portion 18b. Becomes higher than the resin pressure 19, and the interface between the high-hardness resin 20 and the chip component 18 is in a peeled state, and a solder flow 10 is generated in the gap in the gap, resulting in a short circuit failure.

これに対して、本実施の形態のLiイオン電池監視用モジュール1では、半田の界面への流れ出し10を防ぐことができるため、2次実装リフローに対応にさせることができる。   On the other hand, in the Li-ion battery monitoring module 1 of the present embodiment, since the outflow 10 to the solder interface can be prevented, it is possible to cope with the secondary mounting reflow.

さらに、低弾性樹脂6が、25℃の温度で1MPa以上の弾性率を備えている場合には、機械的保護力(機械的強度)を十分に確保することができる。   Furthermore, when the low elastic resin 6 has an elastic modulus of 1 MPa or more at a temperature of 25 ° C., a sufficient mechanical protection force (mechanical strength) can be ensured.

したがって、半田の再溶融による界面への流れ出し10を防ぎつつ、かつ封止部7内の保護を十分に行うことができる。   Therefore, it is possible to sufficiently protect the inside of the sealing portion 7 while preventing the outflow 10 to the interface due to remelting of the solder.

その結果、ケースやキャップなどで覆う必要がなくなるため、コスト低減化を図ることができる。   As a result, it is not necessary to cover the case with a case or a cap, so that the cost can be reduced.

なお、低弾性樹脂6としてシリコーン樹脂を用いることにより、多層セラミック基板11の状態でレジン印刷塗布や印刷後の機械的分割を行うことができるため、廉価な方法で封止や個片化を行うことができる。   By using a silicone resin as the low-elasticity resin 6, it is possible to perform resin printing application and mechanical division after printing in the state of the multilayer ceramic substrate 11, so that sealing or singulation is performed by an inexpensive method. be able to.

したがって、Liイオン電池監視用モジュール1の製造においてコスト低減化を図ることができる。   Therefore, cost reduction can be achieved in the production of the Li-ion battery monitoring module 1.

また、半田の再溶融による界面への流れ出し10の発生を防止できるため、Liイオン電池監視用モジュール1に半田実装される半導体チップ2やチップ部品3などの表面実装部品の電極仕様と適用半田の組み合わせによって生じる内部半田の融点降下を考慮する必要がなくなり、表面実装部品の電極仕様を半田めっきとしてもよく、また、Snめっきとしてもよく、どちらでも採用することができる。   Further, since it is possible to prevent the outflow 10 from flowing out to the interface due to the remelting of the solder, the electrode specifications of the surface mount component such as the semiconductor chip 2 and the chip component 3 to be solder mounted on the Li ion battery monitoring module 1 and the applicable solder There is no need to consider the melting point drop of the internal solder caused by the combination, and the electrode specifications of the surface mount component may be solder plating or Sn plating, either of which can be adopted.

これにより、Pbフリー化に関し、部品メーカでのPbフリー化の進行状況に応じたフレキシブルな対応が可能になり、したがって、市場ニーズ対応範囲を大幅に広げることができる。   Thereby, regarding Pb-free, it becomes possible to respond flexibly in accordance with the progress of Pb-free at the part maker, and therefore, the range of market needs can be greatly expanded.

なお、Liイオン電池監視用モジュール1の組み立てに用いられる半田は、必ずしも高温半田である必要はなく、60%Sn/40%Pb(共晶半田)の使用でも問題なく、何らかの理由によりモジュール組み立て時に基板に高温をかけられない場合であってもLiイオン電池監視用モジュール1としての特徴を失うことなく対応することができる。   Note that the solder used for assembling the Li-ion battery monitoring module 1 does not necessarily need to be a high-temperature solder, and there is no problem in using 60% Sn / 40% Pb (eutectic solder). Even when a high temperature cannot be applied to the substrate, it can be handled without losing the characteristics of the Li-ion battery monitoring module 1.

また、低弾性樹脂6としてシリコーン樹脂を採用する際に、シリコーン樹脂のフィラー含有率を調整することにより、封止部7の熱伝導率を向上させることができ、Liイオン電池監視用モジュール1としての重要な特性の1つである熱抵抗を低減できる。   Moreover, when adopting a silicone resin as the low-elasticity resin 6, the thermal conductivity of the sealing portion 7 can be improved by adjusting the filler content of the silicone resin. As the Li-ion battery monitoring module 1, The thermal resistance, which is one of the important characteristics, can be reduced.

また、Liイオン電池監視用モジュール1の内部半田は、部品端子めっきの半田への溶融による融点降下ではなく、もともと融点の低い半田、例えば、ビスマス入り半田などのPbフリー対応半田を用いてもよく、Liイオン電池監視用モジュール1を出荷先でリフロー実装する温度よりも低い融点のものでも問題なく適用できる。   In addition, the internal solder of the Li-ion battery monitoring module 1 may be a solder with a low melting point, for example, a Pb-free solder such as bismuth-containing solder, instead of a melting point drop due to melting of the component terminal plating into the solder. A module having a melting point lower than the temperature at which the Li-ion battery monitoring module 1 is reflow-mounted at the shipping destination can be applied without any problem.

また、低弾性樹脂6としてシリコーン樹脂を採用することにより、シリコーン樹脂(シリコーンゴム)は、柔らかいため、モジュール基板4がセラミック基板であっても、あるいはガラス入りエポキシ基板であってもその反りを低減することができ、したがって、モジュール組み立て工程での基板反りに起因する製造装置でのトラブルのポテンシャルを低減できる。   Further, by adopting a silicone resin as the low-elasticity resin 6, since the silicone resin (silicone rubber) is soft, even if the module substrate 4 is a ceramic substrate or a glass-filled epoxy substrate, its warpage is reduced. Therefore, the potential for trouble in the manufacturing apparatus due to the substrate warpage in the module assembly process can be reduced.

さらに、低弾性樹脂6としてシリコーン樹脂を採用することにより、モジュール基板4がセラミック基板であっても、また、ガラス入りエポキシ基板であってもその反りを低減することができるため、基板材料の選択性を向上できる。   Furthermore, by adopting a silicone resin as the low-elasticity resin 6, even if the module substrate 4 is a ceramic substrate or a glass-containing epoxy substrate, the warpage can be reduced. Can be improved.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態では、低弾性樹脂6が、シリコーン樹脂または低弾性エポキシ樹脂の場合を一例として取り上げて説明したが、低弾性樹脂6は、前記実施の形態で説明した弾性率の許容範囲のものであれば、ゲル状のものなどであってもよい。   For example, in the above embodiment, the case where the low elastic resin 6 is a silicone resin or a low elastic epoxy resin has been described as an example. However, the low elastic resin 6 has an allowable elastic modulus range described in the above embodiment. If it is a thing, a gel-like thing etc. may be sufficient.

また、前記実施の形態では、半導体装置が、Liイオン電池監視用モジュール1の場合を説明したが、前記半導体装置は、半田実装される表面実装部品を備え、かつ前記表面実装部品が低弾性樹脂6によって封止される構造のものであれば、高周波モジュール(高周波電力増幅装置)などの他の半導体装置であってもよい。   In the above embodiment, the case where the semiconductor device is the Li-ion battery monitoring module 1 has been described. However, the semiconductor device includes a surface-mounted component that is solder-mounted, and the surface-mounted component is a low-elasticity resin. Other semiconductor devices such as a high-frequency module (high-frequency power amplifying device) may be used as long as the structure is sealed by 6.

また、表面実装部品は、チップ部品や半導体チップに限定されずに、半田実装される表面実装部品であれば、他の電子部品などであってもよい。   Further, the surface mounting component is not limited to a chip component or a semiconductor chip, but may be other electronic components as long as it is a surface mounting component to be solder mounted.

また、前記半導体装置は、半導体チップと配線基板とを対向して配置して、半導体チップの表面電極と、表面に金めっき層、Snめっき層またはPb−Sn系半田めっき層が形成された基板側端子とを金バンプまたは半田バンプを介してバンプ接続するものであってもよい。   In the semiconductor device, a semiconductor chip and a wiring board are arranged to face each other, and a surface electrode of the semiconductor chip and a substrate on which a gold plating layer, a Sn plating layer, or a Pb-Sn solder plating layer is formed. The side terminals may be bump-connected via gold bumps or solder bumps.

本発明は、チップ部品と半導体チップを有するモジュール製品の製造技術に好適である。   The present invention is suitable for a technique for manufacturing a module product having a chip component and a semiconductor chip.

(a),(b) は本発明の実施の形態の半導体装置の一例であるLiイオン電池監視用モジュールの構造を示す図であり、(a)は斜視図、(b)は底面図である。(A), (b) is a figure which shows the structure of the module for Li ion battery monitoring which is an example of the semiconductor device of embodiment of this invention, (a) is a perspective view, (b) is a bottom view. . (a),(b) は図1に示すLiイオン電池監視用モジュールに搭載される各表面実装部品の配置を示す図であり、(a)は平面配置図、(b)は(a)のA−A断面を示す断面図である。(A), (b) is a figure which shows arrangement | positioning of each surface mounting component mounted in the module for Li ion battery monitoring shown in FIG. 1, (a) is a plane arrangement | positioning figure, (b) is a figure of (a). It is sectional drawing which shows an AA cross section. (a),(b) は図2に示す表面実装部品におけるチップコンデンサの半田接続構造の一例を示す図であり(a)は断面図、(b)は(a)のB部を示す拡大部分断面図である。(A), (b) is a figure which shows an example of the solder connection structure of the chip capacitor in the surface mount component shown in FIG. 2, (a) is sectional drawing, (b) is an enlarged part which shows the B section of (a) It is sectional drawing. 図1に示すLiイオン電池監視用モジュールの回路の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit of the module for Li ion battery monitoring shown in FIG. 図1に示すLiイオン電池監視用モジュールの封止部に用いられる低弾性樹脂の温度特性の一例を示す特性図である。It is a characteristic view which shows an example of the temperature characteristic of the low elasticity resin used for the sealing part of the module for Li ion battery monitoring shown in FIG. 図1に示すLiイオン電池監視用モジュールにおける各表面実装部品の融点の一例を示す融点データ図である。FIG. 2 is a melting point data diagram showing an example of a melting point of each surface mount component in the Li ion battery monitoring module shown in FIG. 1. 図1に示すLiイオン電池監視用モジュールの組み立てに用いられる多数個取り基板の一例である多層セラミック基板の構造を示す斜視図である。It is a perspective view which shows the structure of the multilayer ceramic substrate which is an example of the multi-cavity board | substrate used for the assembly of the Li ion battery monitoring module shown in FIG. 図1に示すLiイオン電池監視用モジュールの組み立てにおけるレジン印刷方法の一例を示す斜視図である。It is a perspective view which shows an example of the resin printing method in the assembly of the module for Li ion battery monitoring shown in FIG. (a),(b),(c) は図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、(a)は分割前の基板の平面図と底面図、(b)は1列分割(1次分割)時の平面図、(c)は2次分割(個片化)時の平面図である。(A), (b), (c) is a figure which shows an example of the board | substrate division | segmentation method in the assembly of the module for Li ion battery monitoring shown in FIG. 1, (a) is the top view and bottom view of the board | substrate before division | segmentation (B) is a top view at the time of 1 row | line | column division | segmentation (primary division | segmentation), (c) is a top view at the time of secondary division | segmentation (separation). 図1に示すLiイオン電池監視用モジュールの実装基板への実装状態の一例を示す斜視図である。It is a perspective view which shows an example of the mounting state to the mounting board | substrate of the Li ion battery monitoring module shown in FIG. 図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割時のシリコーン樹脂残りの一例を示す拡大部分断面図である。It is an expanded partial sectional view which shows an example of the silicone resin remaining at the time of the board | substrate division | segmentation in the assembly of the Li ion battery monitoring module shown in FIG. (a),(b),(c) は図1に示すLiイオン電池監視用モジュールの組み立てにおけるシリコーン樹脂の切り込み部の構造の一例を示す図であり、(a)は基板−樹脂斜視図、(b)は切り込み部の斜視図、(c)はレーザによる溝部の斜視図である。(A), (b), (c) is a figure which shows an example of the structure of the cut | notch part of the silicone resin in the assembly of the module for Li ion battery monitoring shown in FIG. 1, (a) is a board | substrate-resin perspective view, (B) is a perspective view of a notch part, (c) is a perspective view of the groove part by a laser. 図1に示すLiイオン電池監視用モジュールの組み立てにおけるマーキング方法の一例を示す斜視図である。It is a perspective view which shows an example of the marking method in the assembly of the module for Li ion battery monitoring shown in FIG. (a),(b),(c) は図1に示すLiイオン電池監視用モジュールの組み立てにおける基板分割方法の一例を示す図であり、(a)は1列分割(1次分割)時の平面図、(b)は(a)の部分拡大平面図、(c)は2次分割時の平面図である。(A), (b), (c) is a figure which shows an example of the board | substrate division | segmentation method in the assembly of the module for Li ion battery monitoring shown in FIG. 1, (a) is at the time of 1 row division (primary division) (B) is a partially enlarged plan view of (a), and (c) is a plan view at the time of secondary division. (a),(b) は図1に示すLiイオン電池監視用モジュールの組み立て方法および2次実装工程の実装手順の一例を示すプロセスフロー図であり、(a)は組み立てフロー図、(b)は実装フロー図である。(A), (b) is a process flow figure which shows an example of the assembly method of the module for Li ion battery monitoring shown in FIG. 1, and the mounting procedure of a secondary mounting process, (a) is an assembly flow figure, (b) Is a mounting flow diagram. 図1に示すLiイオン電池監視用モジュールに対する比較例のモジュールにおける半田流れの原理を示す流れ出し説明図である。It is a flow-out explanatory drawing which shows the principle of the solder flow in the module of the comparative example with respect to the module for Li ion battery monitoring shown in FIG. 図16に示す比較例のモジュールの半田流れの一例を示す斜視図である。It is a perspective view which shows an example of the solder flow of the module of the comparative example shown in FIG.

符号の説明Explanation of symbols

1 Liイオン電池監視用モジュール(半導体装置)
1a 外部端子
2 半導体チップ(表面実装部品)
2a 2チャンネルトランジスタ
2b コントローラ
2c パッド(表面電極)
2d 主面
3 チップ部品(表面実装部品)
3a セラミックチップコンデンサ
3b チップ抵抗
3c チップサーミスタ
3d 接続端子
3e Ag/Pd電極
3f Ni下地めっき層
3g 半田めっき層
4 モジュール基板(配線基板)
4a 基板側端子
4b 金めっき層
4c Cu銅体
4d Ni下地めっき層
4e オーバーコートガラス
5 半田接続部
6 低弾性樹脂(弾性樹脂)
7 封止部
8 金線
8a ワイヤループ
9 半田再溶融膨張圧
10 流れ出し
11 多層セラミック基板(多数個取り基板)
11a モジュール領域(装置領域)
11b 区画ライン
11c スナップライン(分割ライン)
11d 1列個片群
12 スキージ
13 一括封止部
13a 切り込み部
13b シリコーン樹脂残り
13c 溝部
14 メタルマスク
15 レジン塗布済み基板
16 プリント配線基板
17 認識マーク
18 チップ部品
18a 接続端子
18b 半田接続部
19 レジン圧力
20 高硬度レジン
1 Li-ion battery monitoring module (semiconductor device)
1a External terminal 2 Semiconductor chip (surface mount component)
2a 2 channel transistor 2b controller 2c pad (surface electrode)
2d Main surface 3 Chip parts (surface mount parts)
3a Ceramic chip capacitor 3b Chip resistor 3c Chip thermistor 3d Connection terminal 3e Ag / Pd electrode 3f Ni base plating layer 3g Solder plating layer 4 Module substrate (wiring substrate)
4a Substrate side terminal 4b Gold plating layer 4c Cu copper body 4d Ni base plating layer 4e Overcoat glass 5 Solder connection part 6 Low elastic resin (elastic resin)
7 Sealing part 8 Gold wire 8a Wire loop 9 Solder remelting expansion pressure 10 Flowing out 11 Multilayer ceramic substrate (multiple substrate)
11a Module area (equipment area)
11b Partition line 11c Snap line (split line)
11d 1 row single piece group 12 squeegee 13 collective sealing part 13a notch part 13b remaining silicone resin 13c groove part 14 metal mask 15 resin coated substrate 16 printed wiring board 17 recognition mark 18 chip component 18a connection terminal 18b solder connection part 19 resin pressure 20 High hardness resin

Claims (4)

複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
前記装置領域に半田接続によって表面実装部品を搭載する工程と、
前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
前記一括封止部の表面に、前記多数個取り基板の前記区画ラインに対応したその反対側の分割ラインに沿って切り込み部を形成する工程と、
前記多数個取り基板を前記分割ラインに沿って分割するとともに、前記一括封止部を前記切り込み部で分割して個片化する工程とを有し、
前記弾性樹脂としてシリコーン樹脂を用いた際に、
レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。
Preparing a multi-piece substrate in which a plurality of device areas are partitioned by a partition line;
Mounting a surface mount component by solder connection in the device area;
A plurality of solder connection portions of the device region formed by the solder connection and the surface mount components are collectively covered with an insulating elastic resin and resin-sealed so as to be collectively sealed on the multi-chip substrate. Forming a step;
Forming a cut portion on the surface of the batch sealing portion along a division line on the opposite side corresponding to the partition line of the multi-cavity substrate;
Wherein with the multi-chip substrate is divided along the dividing line, possess a step of individual pieces by dividing the collective sealing portion at the cut portion,
When using a silicone resin as the elastic resin,
A step of forming a groove corresponding to the dividing line of the multi-cavity substrate on the surface of the collective sealing portion by a laser, and a recognition mark for each device region on the surface of the collective sealing portion using the same laser the method of manufacturing a semiconductor device, characterized by chromatic and a step of subjecting the.
複数の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
前記装置領域に半田接続によって表面実装部品を搭載する工程と、
前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
前記一括封止部の表面に、レーザによって各装置領域ごとに認識マークを付す工程と、
前記多数個取り基板を前記区画ラインに対応したその反対側の分割ラインに沿って分割して個片化する工程とを有し、
前記弾性樹脂としてシリコーン樹脂を用いた際に、
レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。
Preparing a multi-piece substrate in which a plurality of device areas are partitioned by a partition line;
Mounting a surface mount component by solder connection in the device area;
A plurality of solder connection portions of the device region formed by the solder connection and the surface mount components are collectively covered with an insulating elastic resin and resin-sealed so as to be collectively sealed on the multi-chip substrate. Forming a step;
Attaching a recognition mark to each surface of the device by a laser on the surface of the batch sealing portion;
Possess a step of singulated divided along the dividing line on the opposite side of the matrix substrate corresponding to the partition line,
When using a silicone resin as the elastic resin,
A step of forming a groove corresponding to the dividing line of the multi-cavity substrate on the surface of the collective sealing portion by a laser, and a recognition mark for each device region on the surface of the collective sealing portion using the same laser the method of manufacturing a semiconductor device, characterized by chromatic and a step of subjecting the.
複数の長方形の装置領域が区画ラインによって区画形成された多数個取り基板を準備する工程と、
前記装置領域に半田接続によって表面実装部品であるチップ部品および半導体チップを搭載する工程と、
前記半導体チップの表面電極と前記多数個取り基板の前記装置領域の基板側端子とを前記装置領域の長手方向と平行な方向に金線のワイヤループを形成してワイヤボンディングする工程と、
前記半田接続によって形成された複数の前記装置領域の半田接続部と前記表面実装部品とを、絶縁性の弾性樹脂によって一括で覆って樹脂封止して前記多数個取り基板上に一括封止部を形成する工程と、
前記多数個取り基板を前記装置領域の長手方向に沿い、かつ前記区画ラインに対応したその反対側の分割ラインで1次分割し、前記1次分割後、前記1次分割によって形成された1列個片群をその幅方向に平行な前記分割ラインに沿って2次分割して個片化する工程とを有することを特徴とする半導体装置の製造方法。
Preparing a multi-piece substrate in which a plurality of rectangular device regions are partitioned by a partition line;
Mounting a chip component and a semiconductor chip that are surface-mounted components by solder connection in the device region;
Forming a wire loop of a gold wire in a direction parallel to the longitudinal direction of the device region and wire bonding the surface electrode of the semiconductor chip and the substrate side terminal of the device region of the multi-cavity substrate;
A plurality of solder connection portions of the device region formed by the solder connection and the surface mount components are collectively covered with an insulating elastic resin and resin-sealed so as to be collectively sealed on the multi-chip substrate. Forming a step;
The multi-chip substrate is primarily divided along the longitudinal direction of the device area and on the opposite division line corresponding to the partition line, and after the primary division, one row formed by the primary division. And a step of dividing the group of individual pieces along the dividing line parallel to the width direction into individual pieces.
請求項3記載の半導体装置の製造方法において、前記弾性樹脂としてシリコーン樹脂を用いた際に、レーザによって前記一括封止部の表面に、前記多数個取り基板の前記分割ラインに対応した溝部を形成する工程と、同一レーザを用いて前記一括封止部の表面に各装置領域ごとに認識マークを付す工程とを有することを特徴とする半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein when a silicone resin is used as the elastic resin, a groove corresponding to the dividing line of the multi-cavity substrate is formed on the surface of the collective sealing portion by a laser. And a step of attaching a recognition mark for each device region to the surface of the collective sealing portion using the same laser.
JP2008089435A 2008-03-31 2008-03-31 Manufacturing method of semiconductor device Expired - Fee Related JP4769837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008089435A JP4769837B2 (en) 2008-03-31 2008-03-31 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008089435A JP4769837B2 (en) 2008-03-31 2008-03-31 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001002371A Division JP2002208668A (en) 2001-01-10 2001-01-10 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2008235913A JP2008235913A (en) 2008-10-02
JP4769837B2 true JP4769837B2 (en) 2011-09-07

Family

ID=39908258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008089435A Expired - Fee Related JP4769837B2 (en) 2008-03-31 2008-03-31 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4769837B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617402B2 (en) * 1992-06-10 1997-06-04 オリジン電気株式会社 Semiconductor device, electronic circuit device, and manufacturing method thereof
JPH07142762A (en) * 1993-11-15 1995-06-02 Toshiba Corp Resin-sealed type semiconductor device
JP2940491B2 (en) * 1996-10-17 1999-08-25 日本電気株式会社 Flip-chip mounting structure and method in multi-chip module and flip-chip mounting substrate in multi-chip module
JP3163419B2 (en) * 1997-08-22 2001-05-08 日本レック株式会社 Electronic component manufacturing method
JPH11204670A (en) * 1998-01-14 1999-07-30 Hitachi Ltd Method and device for marking
JP3877453B2 (en) * 1998-11-19 2007-02-07 三洋電機株式会社 Manufacturing method of semiconductor device
JP2002009200A (en) * 2000-06-21 2002-01-11 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2008235913A (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US6831360B2 (en) Semiconductor device having an elastic resin with a low modulus of elasticity
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
JP2016219520A (en) Semiconductor device and manufacturing method of the same
KR20030014637A (en) Semiconductor wafer, semiconductor device, and method for manufacturing the same
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
JP4777692B2 (en) Semiconductor device
US7876570B2 (en) Module with embedded electronic components
JP2007227783A (en) Method for manufacturing semiconductor device
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP5420361B2 (en) Semiconductor device mounting method and semiconductor device manufacturing method
JP2003124274A (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JP4769837B2 (en) Manufacturing method of semiconductor device
US20050248039A1 (en) Semiconductor device
JP2005123463A (en) Semiconductor device, its manufacturing method, semiconductor device module, circuit board, and electronic equipment
JP2003110083A (en) Semiconductor device and its producing method
JP4100685B2 (en) Semiconductor device
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JPH10261735A (en) Semiconductor device and its manufacture
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JP2006310415A (en) Module
CN117238856A (en) Thinned semiconductor package and packaging method thereof
JP2005108945A (en) Circuit module and manufacturing method thereof
JP2008244026A (en) Semiconductor device, manufacturing method thereof, and organic wiring board therefor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees