JP4769829B2

JP4769829B2 - Ａｔｍ装置および優先制御方法

Info

Publication number: JP4769829B2
Application number: JP2008048333A
Authority: JP
Inventors: 英之菊地; 朋和鈴木
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2008-02-28
Filing date: 2008-02-28
Publication date: 2011-09-07
Anticipated expiration: 2028-02-28
Also published as: JP2009206963A

Description

本発明は、ＡＴＭ装置における優先制御技術に関する。

近年、画像，音声，データなど多様な情報の高速通信を実現するＡＴＭ（非同期伝送モード）が通信インフラとして普及している。ＡＴＭは、送信側のＡＴＭ装置で送信情報をセルと呼ばれる情報単位に分割して伝送し、受信側のＡＴＭ装置で分割して送られてきたセルを元の情報に組み立てる伝送方式である。ＡＴＭで用いられるセルは、制御情報を含む５バイトのヘッダ部分と、４８バイトのペイロード部分とで構成される。尚、１バイトは８ビット（１オクテット）である。

ＡＴＭ装置は、ＡＴＭセルのヘッダを見て宛先を判断し、宛先のＡＴＭ装置に転送する。ＡＴＭセルのヘッダは、ＵＮＩ（ユーザ網インターフェース）の場合、ＧＦＣ（一般的フロー制御）、ＶＰＩ（仮想パス識別子）、ＶＣＩ（仮想チャネル識別子）、ＰＴ（ペイロードタイプ）、ＣＬＰ（セル損失優先表示）、ＨＥＣ（ヘッダ誤り制御）で構成される。ＡＴＭでは、回線に相当する複数の仮想チャネルＶＣが多重化されて仮想パスＶＰを構成している。ここで、ＶＰＩおよびＶＣＩは個々のＶＰおよびＶＣを識別する識別番号である。また、ＰＴはペイロード部分の情報がユーザ情報なのか保守運用のための制御情報なのかなどを識別するために用いられる。

また、ＡＴＭの基本的なレイヤ構造は、下層から順に、伝送媒体に応じて信号を変換する物理レイヤ，ルーティングを行うＡＴＭレイヤ，サービスクラスに応じた制御を行うＡＡＬ（ＡＴＭアダプテーションレイヤ）、およびアプリケーションを提供する上位レイヤで構成される。特に、ＡＴＭレイヤでは、ＶＰＩやＶＣＩの識別番号を識別し、その識別番号に応じてＡＴＭセルのルーティングが行われる。

このようにして、ＡＴＭは、伝送する情報を５３バイトの固定長のＡＴＭセルに分解して伝送することにより、画像，音声，データなど多様なユーザ情報や制御情報の高速通信を実現している。ところが、ＡＴＭセルの集中によりトラフィックが増加すると情報の伝達に遅延が生じるという問題がある。そこで、重要な情報を優先して伝送するための優先制御技術が検討されている（例えば、特許文献１参照）。

一方、ユーザが構築するＡＴＭ通信システム内の複数のＡＴＭ装置の保守運用は、制御用端末が接続されたＡＴＭ装置から遠隔制御で行われる。例えば、対向するＡＴＭ装置間でＡＴＭ通信の運用を開始する時には、保守運用者が該当する回線の帯域使用量を決めて任意に回線帯域を設定する。そして、運用開始後は、保守運用者が制御用端末から遠隔制御によって、その都度、回線帯域などの設定変更を行う。この場合、制御端末が接続されたＡＴＭ装置と保守運用するＡＴＭ装置との間で制御情報を送受信する必要があり、ユーザが使っている回線の一部を利用するインチャンネル帯域を使用することが多い。例えば、６４ｋｂｐｓの制御チャネルを予めユーザ回線の一部に確保しておき、この制御チャネルを用いて制御情報を送受信する。このようにして、ユーザが構築するＡＴＭ通信システム内の複数のＡＴＭ装置の保守運用が行われている。
特許第２７３５０６１号公報

ところが、上記従来技術では、ＡＴＭセルを一時的に保持するバッファを優先順位毎に設ける必要があるので、バッファの容量が増え、コストが高くなるという問題がある。また、複数のバッファに振り分ける仕組みが新たに必要となり、装置の構成が複雑になるという問題がある。さらに、インチャネルで制御情報を送受信する場合、予めユーザ回線の一部に保守運用のための制御チャネルの帯域を確保しておく必要があるため、その分だけユーザが使用できない帯域が増え、伝送効率が低下してしまうという問題がある。特に、インチャネル使用時に、帯域をフルに使用するセル流量が対向先のＡＴＭ装置から流れ込んできた場合、受信側ＡＴＭ装置のポリシングで溢れたＡＴＭセルが廃棄されてしまう。例えば、インチャネルで送られてきた制御情報を含むＡＴＭセルが廃棄された場合は、当該ＡＴＭ装置に対して制御できない状況が生じてしまうという問題がある。

本発明の目的は、インチャネル制御を行うＡＴＭ装置において、保守運用のための制御チャネルの帯域でユーザ回線の一部を占有することなく、且つ確実に制御情報を伝送することが可能なＡＴＭ装置および優先制御方法を提供することである。

本発明に係るＡＴＭ装置は、インチャネル制御を行うＡＴＭ装置において、インチャネルで制御情報を伝送する際に、制御情報を搭載したＡＴＭセルを優先して伝送するモードである優先制御モードを設け、外部に接続される制御用端末からの指令により前記優先制御モードのオン／オフを制御する制御部と、前記優先制御モードがオンの場合に、受信したＡＴＭセルが低優先セルであるか否かを判別し、低優先セルの場合は受信したＡＴＭセルを廃棄するポリシング部と、前記制御用端末からソフトストラップ受信があった場合にインチャネル電文を作成する電文作成部と、前記ポリシング部により廃棄されたセルのヘッダを優先セルのヘッダに置き換えて、前記電文作成部が作成したインチャネル電文用のＡＴＭセルを作成して送信するセル変換部とで構成されることを特徴とする。
また、好ましくは、前記低優先セルおよび前記優先セルは、前記ＡＴＭセルのペイロードタイプと、セル廃棄ビットとにより構成され、前記セル廃棄ビットを設定する処理を行うセル廃棄ビット設定部と、前記セル廃棄ビットを判別する処理を行うセル廃棄ビット判別部とを更に設けたことを特徴とする。

また、好ましくは、前記セル廃棄ビットは、前記ＡＴＭセルのＶＣＩ（仮想チャネル識別子）の最上位ビットであることを特徴とする。

また、好ましくは、前記セル廃棄ビットは、前記ＡＴＭセルのＶＰＩ（仮想パス識別子）の最上位ビットであることを特徴とする。

また、好ましくは、前記セル廃棄ビット設定部は、前記セル廃棄ビットを設定する時に、前記ＡＴＭセルのＰＴ（ペイロードタイプ）を１１１（二進数）に設定することを特徴とする。

本発明に係る優先制御方法は、インチャネルで制御情報を伝送する際に、制御情報を搭載したＡＴＭセルを優先して伝送するモードである優先制御モードを設け、外部に接続される制御用端末からの指令により前記優先制御モードのオン／オフを制御し、前記優先制御モードがオンの場合に、受信したＡＴＭセルが低優先セルであるか否かを判別して、低優先セルの場合は受信したＡＴＭセルを廃棄し、前記制御用端末からソフトストラップ受信があった場合にインチャネル電文を作成し、前記廃棄された低優先セルのヘッダを優先セルのヘッダに置き換えて、前記インチャネル電文用のＡＴＭセルを作成して送信することを特徴とする。
また、好ましくは、請求項６記載のＡＴＭ装置における優先制御方法において、前記低優先セルおよび前記優先セルは、前記ＡＴＭセルのペイロードタイプと、セル廃棄ビットとにより構成され、前記セル廃棄ビットを設定する処理と、前記セル廃棄ビットを判別する処理とを行うことを特徴とする。

また、好ましくは、前記セル廃棄ビットを設定する時に、前記ＡＴＭセルのＰＴ（ペイロードタイプ）を１１１（二進数）に設定することを特徴とする。

本発明に係るＡＴＭ装置および優先制御方法は、ＡＴＭセルのヘッダ部分にセル廃棄ビットを設け、ＡＴＭセルで制御情報を伝送しない場合はセル廃棄ビットを廃棄可としてユーザ情報を伝送し、制御情報を伝送する場合は廃棄不可とするので、ユーザ回線の一部を保守運用のために占有することなく、且つ確実に制御情報を伝送することができる。

以下、本発明に係るＡＴＭ装置および優先制御方法の実施形態について、図面を用いて詳しく説明する。

図１は、本実施形態に係るＡＴＭ装置を用いたＡＴＭ通信システムの構成を示す図である。本実施形態のＡＴＭ装置は、ＡＴＭ網１０１に接続するユーザ側で閉じたユーザ通信網で用いる。例えば、図１の場合はユーザ通信網１０２やユーザ通信網１０３で閉じた通信網で使用し、ＡＴＭ網１０１を介して接続されるユーザ通信網１０２とユーザ通信網１０３との間では基本的には用いない。

本実施形態では、ユーザ通信網１０２内で相互に接続されているＡＴＭ装置１０４，ＡＴＭ装置１０５，ＡＴＭ装置１０６について説明する。

図２は、ユーザ通信網１０２内での接続構成を示す図である。ユーザ通信網１０２内では、ＡＴＭ装置１０４，ＡＴＭ装置１０５，ＡＴＭ装置１０６がそれぞれ接続されてユーザ網内で閉じたＡＴＭ通信網を構成している。例えば、ＡＴＭ装置１０４とＡＴＭ装置１０５とは、１０Ｍｂｐｓのユーザ帯域２０１で相互に接続されており、ユーザ帯域２０１の中の６４ｋｂｐｓのインチャネル帯域２０２を用いて制御情報を伝送する。本実施形態では、ＡＴＭ装置１０５にＬＡＮ２０４で接続された制御用端末２０３から、ユーザ帯域２０１内のインチャネル帯域２０２を用いて制御情報を伝送し、ＡＴＭ装置１０４を遠隔制御する場合について説明する。

図３は、ＡＴＭ装置１０５の構成を示すブロック図である。図３において、ＡＴＭ装置１０５は、制御部３０１と、ポリシング部３０２と、セル変換部３０３部とで構成される。尚、図３では、本実施形態に係るＡＴＭ装置を実現するための必要最小限の構成のみを描いてあり、電源や物理層のインターフェースやＬＡＮインターフェースおよびＡＴＭセルの通信回路などは省略してある。

図３において、制御用端末２０３は、ＬＡＮ２０４でＡＴＭ装置１０５の制御部３０１に接続され、ユーザ通信網１０２に接続される他のＡＴＭ装置の遠隔制御を行う。制御部３０１は、電文作成部３０４と、低優先セル設定部３０５とを有する。尚、制御部３０１は、ＡＴＭ装置１０５の全体の通信制御なども行うが、図３では、本実施形態に必要な電文作成部３０４と低優先セル設定部３０５の処理のみ描いてある。

電文作成部３０４は、制御用端末２０３からの指令に応じて制御情報の電文を作成する。電文作成部３０４で作成された制御情報は、セル変換部３０３でインチャネルのＡＴＭセルに変換され、遠隔制御先のＡＴＭ装置１０４に伝送される。

低優先セル設定部３０５は、制御用端末２０３からの指令に応じて、低優先セルの指定を行う。本実施形態において、低優先セルとは、画像データなどデータが抜けても影響が少ないＡＴＭセルのことで、低優先セルを伝送するＡＴＭセルを予め指定しておく。尚、電源投入時のデフォルト値は予め決められているものとする。

ここで、ＡＴＭセルの構成について、図４および図５を用いて詳しく説明する。図４において、ＡＴＭセルは５３バイトの情報で構成され、５バイトのヘッダ部分と、４８バイトのペイロード部分とを有する。ヘッダ部分はＡＴＭセルを伝送するためのルーティング情報などで構成され、ペイロード部分にはユーザ情報や制御情報が載せられる。

図５は、ヘッダ部分の構成を示す図である。５バイトのヘッダ部分は、フロー制御用のＧＦＣ、仮想パス識別子を示すＶＰＩ、仮想チャネル識別子を示すＶＣＩ、ペイロードタイプを示すＰＴ、セル損失優先表示を示すＣＬＰ、ヘッダ誤り制御用のＨＥＣで構成される。ＡＴＭでは、回線に相当する複数の仮想チャネルＶＣが多重化されて仮想パスＶＰを構成し、ＶＰＩおよびＶＣＩで示された識別番号に応じてＡＴＭセルのルーティングが行われる。また、ＰＴはペイロード部分の内容がユーザ情報なのか保守運用のための制御情報なのかなどを識別するために用いられる。例えば、ＰＴが二進数で０００から０１１はユーザ情報、同じく二進数で１００と１０１は保守運用のための制御情報であることを示す。尚、ＰＴが二進数で１１１は予備として確保されている。

ここで、保守運用者によって行われる操作について説明する。保守運用者は、予め制御用端末２０３から低優先セルとして用いるＡＴＭセルのＶＰＩ値およびＶＣＩ値を入力し、低優先セル設定部３０５に設定する。

保守運用者がＡＴＭ装置１０５からＡＴＭ装置１０４を遠隔操作する場合、制御用端末２０３からＡＴＭ装置１０５の制御部３０１に優先制御モードをオンにするよう指令する。優先制御モードとは、インチャネルで制御情報を伝送する際に、制御情報を搭載したＡＴＭセルを優先して伝送するモードである。尚、インチャネルで制御情報を伝送するＡＴＭセルは、先に低優先セル設定されたＡＴＭセルが用いられる。また、優先制御モードがオフの場合、低優先セル設定されたＡＴＭセルは、ユーザ情報の伝送用に用いられる。

このように、保守運用者が遠隔制御を行う場合、ＡＴＭ装置１０５の制御部３０１に優先制御モードをオンにするよう指令して、インチャネルの低優先セルを制御情報伝送用に確保し、制御用端末２０３から発行された遠隔制御コマンドはインチャネルの低優先セルに換えてＡＴＭ装置１０４側に伝送される。

図３において、優先制御モードがオンになっている場合、ポリシング部３０２は、制御部３０１の低優先セル設定部３０５に設定された低優先セルがユーザ帯域２０１で受信されたか否かを判別し、低優先セルの場合は廃棄する。同時に、制御部３０１の電文作成部３０４で作成した制御情報を載せたＡＴＭセル３１７をセル変換部３０３を介して送出する。このようにして、廃棄されたＡＴＭセル３１６の代わりに、制御情報を載せたＡＴＭセル３１７が送出される。この結果、トラフィック量の増減はなく、制御情報を載せたＡＴＭセル３１７を確実に送出することができる。尚、低優先セルでない場合は、ポリシング部３０２およびセル変換部３０３では何も行わずにそのまま次のＡＴＭ装置に転送する。

ここで、低優先セルの設定について説明する。図６は、図５に示したＡＴＭセルヘッダ部分を示す図で、本実施形態では斜線で示したＶＣＩの最上位ビットとＰＴの予備を用いて低優先セルであるか否かを判別し、制御情報を載せる場合はＶＣＩの最上位ビットを用いて優先セルであることを示す。例えば、ＶＣＩの最上位ビット（ＭＢと称す）が０でＰＴが１１１の場合は、当該ＡＴＭセルが低優先セルであることを示し、ＶＣＩのＭＢが１でＰＴが１１１の場合は、当該ＡＴＭセルが制御情報を載せた優先セルであることを示す。

次に、本実施形態に係るＡＴＭ装置の処理について図７および図８のフローチャートを用いて説明する。尚、これらのフローチャートは、制御部３０１を構成するＣＰＵに予め記憶されたソフトウェアによって処理され、ＬＳＩなどで構成されるポリシング部３０２やセル変換部３０３に指令を出して動作する。

図７のフローチャートは、ポリシング部３０２および制御部３０１で行われる低優先セル判定処理を示す。

（ステップＳ１０１）制御部３０１は、保守運用者が制御用端末２０３から指示することによって、低優先セル判定処理を開始する。

（ステップＳ１０２）制御部３０１は、優先制御モードがオンであるか否かを判別する。優先制御モードがオフの場合は低優先セル判定処理は実行されずステップＳ１０２で巡回する。優先制御モードがオンの場合はステップＳ１０３に進む。

（ステップＳ１０３）制御部３０１は、ＡＴＭセルヘッダのＰＴが１１１であるか否かを判別する。ＰＴが１１１でない場合はステップＳ１０２に戻る。ＰＴが１１１の場合はステップＳ１０４に進む。

（ステップＳ１０４）制御部３０１は、ＡＴＭセルヘッダのＶＣの最上位ビット（ＭＢ）が０であるか否かを判別する。ＶＣのＭＢが０でない場合（つまり、１の場合）はステップＳ１０２に戻る。ＶＣのＭＢが０の場合はステップＳ１０５に進む。尚、この処理は、廃棄セル判別部に相当し、ＶＣの最上位ビットはセル廃棄ビットに相当する。

（ステップＳ１０５）上記の判別結果より、ＡＴＭセルは低優先セルなので、当該ＡＴＭセルを廃棄する。

（ステップＳ１０６）低優先セル判定処理を終了する。

尚、実際には、ステップＳ１０２からステップＳ１０５までの処理を繰り返し行い、優先制御モードがオンの期間中は、低優先セルが受信されるか否かを判定して、低優先セルが受信された場合は当該ＡＴＭセルを廃棄する。

次に、図８のフローチャートは、セル変換部３０３および制御部３０１で行われるセル変換処理を示す。

（ステップＳ２０１）制御部３０１は、セル変換処理を開始する。

（ステップＳ２０２）制御部３０１は、ソフトストラップ受信があったか否かを判別する。ここで、ソフトストラップ受信とは、制御用端末２０３が発行する遠隔制御コマンドがＡＴＭ装置１０５の制御部３０１で受信されたことを示す。ソフトストラップ受信がなかった場合は、ステップＳ２０２を巡回し、ソフトストラップ受信があった場合は、ステップＳ２０３に進む。

（ステップＳ２０３）電文作成部３０４は、制御用端末２０３が発行する遠隔制御コマンドをインチャネルの電文を作成する。

（ステップＳ２０４）図７のフローチャートで廃棄された低優先セルのヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝０）を、優先セルのヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝１）に置き換えて、インチャネル電文用のセルを作成する。尚、この処理はセル廃棄ビット設定部に相当する。ここでは、セル廃棄ビット設定部は、ＡＴＭセルのペイロードが制御情報で廃棄不可であることを示す（ＶＣのＭＢ＝１）に設定する場合のみ示したが、ＡＴＭ装置１０５から他のＡＴＭ装置に低優先セルを用いてユーザ情報を送信する場合は、ＡＴＭセルのペイロードがユーザ情報で廃棄可であることを示す（ＶＣのＭＢ＝０）に設定する。

（ステップＳ２０５）作成した優先セル（ヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝１））に、ステップＳ２０３で作成したインチャネルの電文を載せたＡＴＭセルを送信する。

（ステップＳ２０６）セル変換処理を終了する。

尚、実際には、ステップＳ２０２からステップＳ２０５までの処理を繰り返し行い、優先制御モードがオンの期間中は、低優先セルが受信される毎にヘッダを（ＰＴ＝１１１，ＶＣのＭＢ＝１）に書き換えてインチャネルの電文（制御情報）を載せて遠隔制御先のＡＴＭ装置１０４に伝送される。

図７および図８で行われる一連の処理の様子を図９に示す。図９（ａ）はポリシング部３０２が受信するＡＴＭセルの流れを示している。図９（ｂ）はセル変換部３０３が送信するＡＴＭセルの流れを示している。

図９において、タイミングＴ１で優先制御モードがオンになり、タイミングＴ２で優先制御モードがオフになる。つまり、タイミングＴ１からタイミングＴ２の期間中は優先制御モードになっている。尚、図９（ａ）において、ＡＴＭセル４０１，ＡＴＭセル４０２，ＡＴＭセル４０３，ＡＴＭセル４０４はヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝０）の低優先セルを示している。

優先制御モード中においては、低優先セルのＡＴＭセル４０２，ＡＴＭセル４０３は、ヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝０）がヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝１）に書き換えられてペイロード部分には新たに制御情報が載せられ、遠隔制御先のＡＴＭ装置１０４に伝送される。

例えば、優先制御モードがオンになるタイミングＴ１より前の低優先セルのＡＴＭセル４０１は、そのままＡＴＭセル４０１としてセル変換部３０３では何も処理せずに送信される。同様に、優先制御モードがオフしたタイミングＴ２より後の低優先セルのＡＴＭセル４０４も、そのままＡＴＭセル４０４としてセル変換部３０３では何も処理せずに送信される。ところが、優先制御モード中の低優先セルのＡＴＭセル４０２，ＡＴＭセル４０３は、制御情報が載せられ、インチャネルの制御用帯域として、遠隔制御先のＡＴＭ装置１０４に送信される。

このように、優先制御モードがオンの期間中は、低優先セルのユーザ情報を廃棄して、代わりにインチャネルの制御用帯域として使用するので、遠隔制御を行わない場合はユーザー情報を伝送でき、遠隔制御を行う時だけ制御情報を伝送することができる。特に、制御情報を伝送する際は、ＡＴＭセルのヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝０）を廃棄不可のヘッダ（ＰＴ＝１１１，ＶＣのＭＢ＝１）に書き換えて送信するので、途中で廃棄されることなく確実に遠隔制御先に送ることができる。

ここで、上記の実施形態においては、図６に示したように、ＡＴＭセルのヘッダ部分のＶＣＩの最上位ビットを用いて低優先セルであることを識別するようにしたが、図１０に示すように、ＶＰＩの最上位ビットを用いても構わない。この場合は、ＶＰＩの最上位ビットが０でＰＴが１１１の時、低優先セルを表し、ＶＰＩの最上位ビットが１でＰＴが１１１の時、制御情報を載せた制御チャネルであることを表す。

尚、ＶＰＩやＶＣＩは仮想パス識別子や仮想チャネル識別子として利用されているが、本実施形態に係るＡＴＭ装置は、図１で説明したように、ユーザ通信網１０２内で閉じたＡＴＭ通信網なので、ユーザ通信網１０２に接続されるＡＴＭ装置１０４，ＡＴＭ装置１０５，ＡＴＭ装置１０６において、ＶＣＩの最上位ビットやＶＰＩの最上位ビットを使用しないように設定することができるのでＶＣＩやＶＰＩの用途と重複することはない。

通信システム全体を示すブロック図である。ユーザ網１０２の構成を示すブロック図である。ＡＴＭ装置１０５の構成を示すブロック図である。ＡＴＭセルの構成を示す説明図である。ＡＴＭセルのヘッダ部分の構成を示す説明図である。本実施形態で使用するＡＴＭセルのヘッダ部分の構成を示す説明図である。低優先セル判定処理を示すフローチャートである。セル変換処理を示すフローチャートである。優先制御モード時のＡＴＭセルの様子を示す説明図である。別の実施形態のＡＴＭセルのヘッダ部分の構成を示す説明図である。

符号の説明

１０１・・・ＡＴＭ網１０２・・・ユーザ通信網
１０３・・・ユーザ通信網１０４・・・ＡＴＭ装置
１０５・・・ＡＴＭ装置１０６・・・ＡＴＭ装置
２０１・・・ユーザ帯域２０２・・・インチャネル帯域
２０４・・・ＬＡＮ２０３・・・制御用端末
３０１・・・制御部３０２・・・ポリシング部
３０３・・・セル変換部３０４・・・電文作成部
３０５・・・低優先セル設定部

Claims

インチャネル制御を行うＡＴＭ装置において、
インチャネルで制御情報を伝送する際に、制御情報を搭載したＡＴＭセルを優先して伝送するモードである優先制御モードを設け、外部に接続される制御用端末からの指令により前記優先制御モードのオン／オフを制御する制御部と、
前記優先制御モードがオンの場合に、受信したＡＴＭセルが低優先セルであるか否かを判別し、低優先セルの場合は受信したＡＴＭセルを廃棄するポリシング部と、
前記制御用端末からソフトストラップ受信があった場合にインチャネル電文を作成する電文作成部と、
前記ポリシング部により廃棄されたセルのヘッダを優先セルのヘッダに置き換えて、前記電文作成部が作成したインチャネル電文用のＡＴＭセルを作成して送信するセル変換部と
で構成されることを特徴とするＡＴＭ装置。
請求項１記載のＡＴＭ装置において、
前記低優先セルおよび前記優先セルは、前記ＡＴＭセルのペイロードタイプと、セル廃棄ビットとにより構成され、
前記セル廃棄ビットを設定する処理を行うセル廃棄ビット設定部と、
前記セル廃棄ビットを判別する処理を行うセル廃棄ビット判別部と
を更に設けた
ことを特徴とするＡＴＭ装置。
請求項２記載のＡＴＭ装置において、
前記セル廃棄ビットは、前記ＡＴＭセルのＶＣＩ（仮想チャネル識別子）の最上位ビットである
ことを特徴とするＡＴＭ装置。
請求項２記載のＡＴＭ装置において、
前記セル廃棄ビットは、前記ＡＴＭセルのＶＰＩ（仮想パス識別子）の最上位ビットである
ことを特徴とするＡＴＭ装置。
請求項２から４のいずれか一項に記載のＡＴＭ装置において、
前記セル廃棄ビット設定部は、前記セル廃棄ビットを設定する時に、前記ＡＴＭセルのＰＴ（ペイロードタイプ）を１１１（二進数）に設定する
ことを特徴とするＡＴＭ装置。
インチャネル制御を行うＡＴＭ装置における優先制御方法であって、
インチャネルで制御情報を伝送する際に、制御情報を搭載したＡＴＭセルを優先して伝送するモードである優先制御モードを設け、外部に接続される制御用端末からの指令により前記優先制御モードのオン／オフを制御し、
前記優先制御モードがオンの場合に、受信したＡＴＭセルが低優先セルであるか否かを判別して、低優先セルの場合は受信したＡＴＭセルを廃棄し、
前記制御用端末からソフトストラップ受信があった場合にインチャネル電文を作成し、
前記廃棄された低優先セルのヘッダを優先セルのヘッダに置き換えて、前記インチャネル電文用のＡＴＭセルを作成して送信する
ことを特徴とするＡＴＭ装置における優先制御方法。
請求項６記載のＡＴＭ装置における優先制御方法において、
前記低優先セルおよび前記優先セルは、前記ＡＴＭセルのペイロードタイプと、セル廃棄ビットとにより構成され、
前記セル廃棄ビットを設定する処理と、前記セル廃棄ビットを判別する処理とを行う
ことを特徴とするＡＴＭ装置における優先制御方法。
請求項７記載のＡＴＭ装置における優先制御方法において、
前記セル廃棄ビットは、前記ＡＴＭセルのＶＣＩ（仮想チャネル識別子）の最上位ビットである
ことを特徴とするＡＴＭ装置における優先制御方法。
請求項７記載のＡＴＭ装置における優先制御方法において、
前記セル廃棄ビットは、前記ＡＴＭセルのＶＰＩ（仮想パス識別子）の最上位ビットである
ことを特徴とするＡＴＭ装置における優先制御方法。
請求項７から９のいずれか一項に記載のＡＴＭ装置における優先制御方法において、
前記セル廃棄ビットを設定する時に、前記ＡＴＭセルのＰＴ（ペイロードタイプ）を１１１（二進数）に設定する
ことを特徴とするＡＴＭ装置における優先制御方法。