JP4747252B2 - AC-AC direct power converter controller - Google Patents

AC-AC direct power converter controller Download PDF

Info

Publication number
JP4747252B2
JP4747252B2 JP2005181341A JP2005181341A JP4747252B2 JP 4747252 B2 JP4747252 B2 JP 4747252B2 JP 2005181341 A JP2005181341 A JP 2005181341A JP 2005181341 A JP2005181341 A JP 2005181341A JP 4747252 B2 JP4747252 B2 JP 4747252B2
Authority
JP
Japan
Prior art keywords
voltage
phase
power supply
command value
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005181341A
Other languages
Japanese (ja)
Other versions
JP2007006564A (en
Inventor
隆晴 竹下
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005181341A priority Critical patent/JP4747252B2/en
Publication of JP2007006564A publication Critical patent/JP2007006564A/en
Application granted granted Critical
Publication of JP4747252B2 publication Critical patent/JP4747252B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、コンデンサ等の大形のエネルギーバッファを用いることなく、半導体スイッチング素子を用いて多相交流電圧を任意の大きさ及び周波数の多相交流電圧に直接変換する交流−交流直接電力変換器に関し、特に、出力電圧の高調波低減、スイッチング回数の低減、入力力率調整、ノイズ抑制に特徴を有する交流−交流直接電力変換器の制御装置に関するものである。   The present invention provides an AC-AC direct power converter that directly converts a multi-phase AC voltage into a multi-phase AC voltage having an arbitrary magnitude and frequency using a semiconductor switching element without using a large energy buffer such as a capacitor. In particular, the present invention relates to a control device for an AC-AC direct power converter characterized by output voltage harmonic reduction, switching frequency reduction, input power factor adjustment, and noise suppression.

図4は、交流−交流直接電力変換器の一例であるマトリクスコンバータの簡略モデルである。実際のマトリクスコンバータでは、その入力側にスイッチングに伴う高調波電流抑制用のLCフィルタが必要とされるが、説明を容易にするため、図4ではこのLCフィルタを無視し、また、負荷を三相電流源iuv,ivw,iwuによって模擬している。なお、Sru,Ssu,Stu,Srv,Ssv,Stv,Srw,Ssw,Stwは、電流を双方向に通流可能な交流スイッチである。
いま、電源を対称三相電源とし、線間電圧実効値をE、電源角周波数をω、電源位相角をθとすると、相電圧e,e,eは数式1,2により与えられる。
FIG. 4 is a simplified model of a matrix converter that is an example of an AC-AC direct power converter. In an actual matrix converter, an LC filter for suppressing harmonic current associated with switching is required on the input side. However, in order to facilitate the explanation, this LC filter is ignored in FIG. Simulated by phase current sources i uv , i vw , i wu . Note that S ru , S su , S tu , S rv , S sv , S tv , S rw , S sw , and S tw are AC switches capable of passing current bidirectionally.
Now, assuming that the power source is a symmetrical three-phase power source, the line voltage effective value is E, the power source angular frequency is ω, and the power source phase angle is θ, the phase voltages er , es , and et are given by Equations 1 and 2. .

Figure 0004747252
Figure 0004747252

Figure 0004747252
Figure 0004747252

ここでは、スイッチング周期2Tにおける電源電圧e,e,e及び負荷電流iuv,ivw,iwuをそれぞれ一定値として近似するものとする。また、電源電圧はe>0>e>e(0≦θ≦π/6)、出力相電圧指令値はv >v >v (線間電圧指令値vuv ,vvw ,vwu )とする。
スイッチング半周期T間の転流回数は、9個の交流スイッチ全てに導通期間を設けると6回であるが、転流回数を4回に低減すると共に、電源力率を1に制御し、また、出力電圧をスイッチング半周期Tの平均値として指令値通りの電圧に制御する従来技術について、9個の交流スイッチSru〜StwのオンデューティDru〜Dtwの決め方を以下に説明する。
Here, it is assumed that approximates the power supply voltage e r in the switching period 2T, e s, e t and the load current i uv, i vw, i wu as constant values, respectively. The power supply voltage is er >0> es > et (0 ≦ θ ≦ π / 6), and the output phase voltage command value is v u * > v v * > v w * (line voltage command value v uv * , V vw * , v wu * ).
The number of commutations during the switching half cycle T is 6 times when all nine AC switches are provided with a conduction period, but the number of commutations is reduced to 4 times and the power factor is controlled to 1. , a conventional technique for controlling the voltage command value as the output voltage as an average value of the switching half-period T, explaining the method of determining the on-duty D ru to D tw of nine AC switch S ru to S tw below.

従来方式1として、電源電圧絶対値が最大値であるr相と出力電圧が最大値であるu相とを、スイッチング半周期Tにわたって導通し続ける方式がある。このときの各オンデューティDru〜Dtwは数式3で与えられる。 As the conventional method 1, there is a method in which the r-phase having the maximum power supply voltage absolute value and the u-phase having the maximum output voltage continue to be conducted over the switching half cycle T. Each on-duty D ru to D tw at this time is given by Equation 3.

Figure 0004747252
Figure 0004747252

図17(a)は、従来方式1の動作を示したオンデューティ(スイッチングパターン)及び出力線間電圧を示すもので、全ての線間電圧波形において零電圧と電源の最大線間電圧であるetrが存在する。
なお、この従来方式1に相当するスイッチング方法が、非特許文献1に記載されている。
FIG. 17 (a) shows the on-duty (switching pattern) and the output line voltage showing the operation of the conventional method 1. In all the line voltage waveforms, the zero voltage and the maximum line voltage of the power source e are shown. tr exists.
A switching method corresponding to the conventional method 1 is described in Non-Patent Document 1.

従来方式1において、出力電圧指令値が低い場合に電源の最大線間電圧であるetrを用いない方式として、非特許文献2に記載された従来方式2が知られている。
この従来方式2の出力電圧最大値は、電源電圧の1/2である。従来方式2では、各パルスパターンの組み合わせに対するデューティD〜Dが相電圧実効値E=E/√3を用いて定義されており、それぞれ数式4で与えられる。
In the conventional system 1, the conventional system 2 described in Non-Patent Document 2 is known as a system that does not use the e tr that is the maximum line voltage of the power supply when the output voltage command value is low.
The maximum value of the output voltage of the conventional method 2 is ½ of the power supply voltage. In the conventional method 2, the duties D A to D E for the combinations of the pulse patterns are defined by using the phase voltage effective value E m = E / √3, and are given by Equation 4, respectively.

Figure 0004747252
Figure 0004747252

図17(b)は、従来方式2の動作を示したオンデューティ(スイッチングパターン)及び出力線間電圧のものであり、電源の最大線間電圧etrを使用しない方式である。 FIG. 17B shows an on-duty (switching pattern) and output line voltage showing the operation of the conventional method 2, and does not use the maximum line voltage e tr of the power supply.

石黒章夫,古橋武,石田宗秋,大熊繁,「入力線間電圧瞬時値に基づくPWM制御サイクロコンバータの出力電圧制御法」,電気学会論文誌D,111巻3号,平成3年,pp.201-207Akio Ishiguro, Takeshi Furuhashi, Muneaki Ishida, Shigeru Okuma, "Output Voltage Control Method of PWM Controlled Cycloconverter Based on Instantaneous Input Line Voltage", IEEJ Transactions D, Vol. 111, 1991, pp. 201-207 原英則,山本栄治,善家充彦,姜俊求,久米常生,「低電圧領域におけるマトリクスコンバータの電圧改善の一方策」,平成16年電気学会産業応用部門大会講演論文集I−48,pp.313-316Hidenori Hara, Eiji Yamamoto, Mitsuhiko Zenya, Toshikazu Tsuji, Tsuneo Kume, “One Way to Improve Voltage of Matrix Converter in Low Voltage Region”, 2004 IEEJ Conference on Industrial Applications, I-48, pp.313- 316

従来方式1では、出力電圧指令値の大きさに関わらず、電源電圧の最大線間電圧と零電圧とを用いているため、スイッチング周期における電圧リプルが増大する。電圧リプルの増大に伴って変換器が発生するノイズが大きくなり、他の装置の誤動作を招く恐れがあるため好ましくない。また、ノイズを除去するフィルタを新たに取り付けることはコスト上昇や体積の増加を招くという問題がある。   In the conventional method 1, the maximum line voltage of the power supply voltage and the zero voltage are used regardless of the magnitude of the output voltage command value, so that the voltage ripple in the switching cycle increases. As the voltage ripple increases, the noise generated by the converter increases, which may cause malfunction of other devices, which is not preferable. Moreover, there is a problem in that a new filter for removing noise causes an increase in cost and an increase in volume.

従来方式2によれば、電圧リプルは低減できるが、PWM制御可能な範囲の電圧が電源電圧の1/2と低いため、高い出力電圧を得るためには制御を切り替える必要がある。しかし、制御の切替を行うとシーケンス処理が増加するため、演算装置が複雑化する恐れがある。また、制御の切替を行わない場合は出力電圧がPWM制御可能な範囲外となり、出力電圧に歪みが発生する。出力電圧の歪みは、負荷に電動機が接続されているとトルク脈動を引き起こし、電動機の損失増大や過熱などの原因となって好ましくない。   According to the conventional method 2, the voltage ripple can be reduced, but the voltage in the range in which PWM control is possible is as low as ½ of the power supply voltage. Therefore, in order to obtain a high output voltage, it is necessary to switch the control. However, when the control is switched, sequence processing increases, which may complicate the arithmetic device. Further, when the control is not switched, the output voltage is out of the range in which PWM control is possible, and the output voltage is distorted. When the electric motor is connected to the load, distortion of the output voltage causes torque pulsation, which is not preferable because it causes an increase in loss of the electric motor or overheating.

また、従来方式1,2共に、電源力率を1とする場合の制御方式である。このように電源力率1制御を行った場合には、変換器の入力側のLCフィルタにより交流電源から進み電流が流れ、実際には電源力率が進み力率になる。この進み電流による電流の増加や損失の増大により、入力リアクトルの大型化やコスト上昇を招くという問題がある。   Further, both conventional methods 1 and 2 are control methods when the power source power factor is 1. When the power source power factor 1 control is performed in this way, the current advances from the AC power source by the LC filter on the input side of the converter, and the power source power factor actually advances and becomes the power factor. Due to the increase in current and loss due to the advance current, there is a problem that the input reactor is increased in size and cost.

本発明は、上述した従来技術の欠点を解決するためになされたものであり、その目的とするところは、交流−交流直接電力変換器のスイッチング周期における出力電圧リプルを低減し、発生ノイズを低減すると共に、複雑な制御の切替なども必要としない安価な制御装置を提供することにある。   The present invention has been made to solve the above-described drawbacks of the prior art, and its object is to reduce output voltage ripple in the switching cycle of an AC-AC direct power converter and reduce generated noise. Another object of the present invention is to provide an inexpensive control device that does not require complicated control switching.

上記課題を解決するため、請求項1に記載した発明は、交流電源の各相と出力側の各相とが双方向性の交流スイッチにより直接接続され、前記交流スイッチのオンオフ動作により、交流電源電圧を任意の大きさ及び周波数の交流電圧に直接変換する交流−交流直接電力変換器において、
各相の電源電圧が入力されて最大電圧相、中間電圧相及び最小電圧相を判別する手段と、
各相の出力電圧指令値が入力されて最大電圧出力相、中間電圧出力相及び最小電圧出力相を判別する手段と、
出力電圧の大きさに関わらず、前記最大電圧出力相の交流スイッチ電源側の前記最大電圧相及び前記中間電圧相に接続して前記最小電圧相に接続しないスイッチングパターンを作成し、前記最小電圧出力相の交流スイッチ電源側の前記中間電圧相及び前記最小電圧相に接続して前記最大電圧相に接続しないスイッチングパターンを作成する手段と、を備えたものである。

In order to solve the above-described problem, according to the first aspect of the present invention, each phase of the AC power supply and each phase on the output side are directly connected by a bidirectional AC switch, and the AC power supply is turned on and off by the AC switch. In an AC-AC direct power converter that directly converts voltage to AC voltage of any magnitude and frequency,
Means for determining the maximum voltage phase, the intermediate voltage phase and the minimum voltage phase when the power supply voltage of each phase is input;
Means for determining the maximum voltage output phase, the intermediate voltage output phase, and the minimum voltage output phase when the output voltage command value of each phase is input;
Regardless of the magnitude of the output voltage, wherein the maximum voltage phase of the maximum voltage output phase power supply side AC switches and connected to the intermediate voltage phase creates a switching pattern that is not connected to the minimum voltage phase, the minimum voltage means for creating a switching pattern by connecting the AC switch output phase to the intermediate voltage phase and the minimum voltage phase of the power supply side is not connected to the maximum voltage phase, in which with a.

請求項2に記載した発明は、請求項1に記載した交流−交流直接電力変換器の制御装置において、
電源電圧を検出する手段と、出力電圧指令値を演算する手段と、前記電源電圧及び前記出力電圧指令値から前記交流スイッチのオンデューティを演算する手段と、を備えたものである。
According to a second aspect of the present invention, there is provided an AC-AC direct power converter control device according to the first aspect of the present invention.
Means for detecting a power supply voltage, means for calculating an output voltage command value, and means for calculating an on-duty of the AC switch from the power supply voltage and the output voltage command value.

請求項3に記載した発明は、請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電流指令値を演算する手段を備え、この電源電流指令値を前記オンデューティの演算に用いるものである。
According to a third aspect of the present invention, there is provided an AC-AC direct power converter control device according to the second aspect of the present invention.
Means for calculating a power supply current command value based on the power supply voltage is provided, and this power supply current command value is used for the calculation of the on-duty.

請求項4に記載した発明は、請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電圧位相角を検出する手段と、前記電源電圧位相角及び電源力率指令値から電源電流指令値を演算する手段とを備え、この電源電流指令値を前記オンデューティの演算に用いるものである。
According to a fourth aspect of the present invention, there is provided an AC-AC direct power converter control device according to the second aspect of the present invention.
Means for detecting a power supply voltage phase angle based on the power supply voltage; and means for calculating a power supply current command value from the power supply voltage phase angle and a power supply power factor command value. It is used for calculation.

請求項5に記載した発明は、請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電圧位相角の余弦値及び正弦値を演算する手段と、これらの余弦値、正弦値及び電源力率指令値から電源電流指令値を演算する手段とを備え、この電源電流指令値を前記オンデューティの演算に用いるものである。
According to a fifth aspect of the present invention, there is provided an AC-AC direct power converter control device according to the second aspect of the present invention.
Means for calculating a cosine value and a sine value of a power supply voltage phase angle based on the power supply voltage, and means for calculating a power supply current command value from these cosine value, sine value and power supply power factor command value. A current command value is used for the calculation of the on-duty.

請求項6に記載した発明は、請求項4または請求項5に記載した交流−交流直接電力変換器の制御装置において、
前記電力変換器の出力電流または出力電圧に応じて前記電源力率指令値を調節する手段を備えたものである。
According to a sixth aspect of the present invention, in the control device for an AC-AC direct power converter according to the fourth or fifth aspect,
Means for adjusting the power source power factor command value according to the output current or output voltage of the power converter is provided.

本発明によれば、低電圧から高電圧まで切替のない連続的な制御が可能であると共に、電源力率の調整により入力側LCフィルタの進み電流を補償し、また、スイッチング回数を減少させて損失の低減、コモンモードノイズ及び高調波電流の抑制が可能である。
これにより、制御装置自体の構成を簡略化すると共に、入力フィルタや放熱フィン、ノイズフィルタ等の小型化によってコストを低減させ、負荷の高効率化に伴う負荷装置の温度抑制等によって信頼性を向上させることができる。
According to the present invention, continuous control without switching from a low voltage to a high voltage is possible, the advance current of the input side LC filter is compensated by adjusting the power factor, and the number of times of switching is reduced. Loss can be reduced, and common mode noise and harmonic current can be suppressed.
This simplifies the configuration of the control device itself, reduces costs by reducing the size of input filters, heat dissipation fins, noise filters, etc., and improves reliability by controlling the temperature of the load device as the load becomes more efficient Can be made.

以下、図に沿って本発明の実施の形態を説明する。なお、以下の説明において参照する各図において、他の図と同等部分については同一符号によって示してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the same parts as those in the other drawings are denoted by the same reference numerals.

まず、図1は本発明の第1実施形態の構成を示すブロック図であり、請求項1,2の発明に相当する。以下の説明では、交流−交流直接電力変換器として三相−三相の直接変換を行うマトリクスコンバータを用いている。なお、図1の主回路において、10は三相交流電源、20はマトリクスコンバータ、21はリアクトルL及びコンデンサCからなる入力フィルタ、30は負荷をそれぞれ示す。   FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention, and corresponds to the first and second aspects of the present invention. In the following description, a matrix converter that performs three-phase to three-phase direct conversion is used as an AC-AC direct power converter. In the main circuit of FIG. 1, 10 is a three-phase AC power source, 20 is a matrix converter, 21 is an input filter composed of a reactor L and a capacitor C, and 30 is a load.

第1実施形態の制御装置40Aは、三相交流電源10に接続された電源電圧検出手段41と、出力電圧指令演算手段42と、電源電圧及び出力電圧指令値からマトリクスコンバータ20の交流スイッチのオンデューティを演算するオンデューティ演算手段400とを備えており、最終出力として各交流スイッチのPWMパルスGru,Gsu,Gtu,Grv,Gsv,Gtv,Grw,Gsw,Gtwを出力する。 The control device 40A according to the first embodiment includes a power supply voltage detection means 41 connected to the three-phase AC power supply 10, an output voltage command calculation means 42, and an ON switch of the matrix converter 20 based on the power supply voltage and the output voltage command value. And an on-duty calculation means 400 for calculating the duty, and the PWM pulses G ru , G su , G tu , G rv , G sv , G tv , G rw , G sw , G tw of each AC switch as a final output. Is output.

電源電圧検出手段41では、例えば、三相電源端子r,s,tから入力される各相電源電圧を星形結線した抵抗等により分圧し、電源10の各相電圧e,e,eを検出する。
図2は、図1における出力電圧指令演算手段42のブロック図であり、負荷30としての誘導電動機を可変速制御する場合のものである。図2において、誘導電動機の速度指令値に相当する一次角周波数指令値ω を与え、V/fテーブル421により一次角周波数指令値ω に応じた線間電圧指令値V を得る。また、一次角周波数指令値ω を積分器422に入力して時間積分により誘導電動機の電気角θ を得る。上記線間電圧指令値V と電気角θ とに基づき、三相発振器423によって数式5により出力相電圧指令値v ,v ,v が与えられる。
In the power supply voltage detecting means 41, for example, three-phase power supply terminals r, s, divided by the resistance or the like star connection each phase power supply voltage input from t, the phase voltages e r of the power supply 10, e s, e t is detected.
FIG. 2 is a block diagram of the output voltage command calculation means 42 in FIG. 1, and is for the case where the induction motor as the load 30 is subjected to variable speed control. 2, the derived primary angular frequency command value corresponding to the speed command value of the motor ω L *, V / by f table 421 a line voltage command value V L * corresponding to the primary angular frequency command value omega L * obtain. Further, the primary angular frequency command value ω L * is input to the integrator 422, and the electrical angle θ L * of the induction motor is obtained by time integration. Based on the line voltage command value V L * and the electrical angle θ L * , the three-phase oscillator 423 gives the output phase voltage command values v u * , v v * , and v w * according to Equation 5.

Figure 0004747252
Figure 0004747252

図3は、図1におけるオンデューティ演算手段400の構成を示すブロック図である。
まず、第1実施形態の基本動作であるところの、出力電圧の大きさに関わらず出力最大相の電圧は電源の最大相と中間相の電圧からパルス幅変調し、出力最小相の電圧は電源の中間相と最小相の電圧からパルス幅変調すること、言い換えれば、最大電圧を出力させる相の交流スイッチに対しては電源側の最大電圧相及び中間電圧相に接続されるようにスイッチングパターンを決定し、最小電圧を出力させる相の交流スイッチに対しては電源側の中間電圧相及び最小電圧相に接続されるようにスイッチングパターンを決定する点について説明する。
FIG. 3 is a block diagram showing the configuration of the on-duty calculation means 400 in FIG.
First, as the basic operation of the first embodiment, regardless of the magnitude of the output voltage, the voltage of the maximum output phase is pulse-width modulated from the voltage of the maximum and intermediate phases of the power supply, and the voltage of the minimum output phase is the power supply. For the AC switch of the phase that outputs the maximum voltage, change the switching pattern so that it is connected to the maximum voltage phase and the intermediate voltage phase on the power supply side. The point that the switching pattern is determined so as to be connected to the intermediate voltage phase and the minimum voltage phase on the power supply side for the AC switch of the phase that determines and outputs the minimum voltage will be described.

前述した図4のマトリクスコンバータ20を制御する場合、出力線間電圧vuv,vvw,vwu及び電源力率cosψをそれぞれ指定値通りに制御するために、数式6に従って、スイッチング半周期Tにおける9個のスイッチSru〜StwのオンデューティDru〜Dtw及びスイッチング時間Ttu〜Ttwを決めている。 When controlling the matrix converter 20 of FIG. 4 described above, the output line voltages v uv , v vw , v wu and the power source power factor cos ψ are controlled according to the specified values, respectively, according to Equation 6 in the switching half cycle T. and determines the nine switches S ru to S tw on-duty D ru to D tw and switching time T tu through T tw.

Figure 0004747252
Figure 0004747252

オンデューティの条件として、マトリクスコンバータ20の負荷電流の連続性から、数式7が成立しなければならない。   As an on-duty condition, Equation 7 must be established from the continuity of the load current of the matrix converter 20.

Figure 0004747252
Figure 0004747252

例えば、u相においては、スイッチSru,Ssu,Stuの何れか1つだけが常にオンしなければならない。
スイッチングパターンを考えるにあたって、スイッチング周波数は電源や負荷電圧の周波数に比較して十分高く、また、誘導性負荷を前提にして、スイッチング周期2Tにおける電源電圧e,e,e及び負荷電流iuv,ivw,iwuをそれぞれ一定値として近似する。また、電源電圧はe>e>e 、出力電圧指令値はv >v >v という条件のもとで説明する。
For example, in the u phase, only one of the switches S ru , S su , S tu must always be turned on.
In considering the switching pattern, the switching frequency is sufficiently higher than the frequency of the power source and the load voltage, and on the premise of the inductive load, the power source voltages er , es , et and the load current i in the switching period 2T. uv , i vw , and i wu are approximated as constant values, respectively. In addition, the power supply voltage is e r> e s> e t , the output voltage command value v u *> v v *> v w * that described in the original conditions.

図5は、本実施形態におけるオンデューティ(スイッチングパターン)及び出力線間電圧を示している。各相スイッチの導通期間をオンデューティDru〜Dtwによりそれぞれ示し、前半の半周期と後半の半周期では折り返しのパターンとしている。
このスイッチングパターンは、最大出力電圧指令v のu相の交流スイッチについては、電源の最大電圧e(最大電圧相であるr相)及び中間電圧e(中間電圧相であるs相)のみに接続して最小電圧e(最小電圧相であるt相)には接続せず、また、最小出力電圧指令値v のw相の交流スイッチについては、電源の中間電圧e及び最小電圧eのみに接続して最大電圧eには接続しないPWMパターンであり、このようなPWMパターンを用いることは、同図(a)の高出力電圧時、同図(b)の低出力電圧時の何れも変わりがない。すなわち、出力電圧の大きさに関わらず、最大電圧を出力させる相の交流スイッチに対しては電源側の最大電圧相及び中間電圧相に接続されるようにスイッチングパターンを決定し、最小電圧を出力させる相の交流スイッチに対しては電源側の中間電圧相及び最小電圧相に接続されるようにスイッチングパターンを決定する。
スイッチング半周期Tの転流回数は、本実施形態ではスイッチStu,Srwを導通しない(Dtu=0,Drw=0)ので、従来方式1,2と同様に4回に低減できている。また、最大電圧と最小電圧との間の直接の切替がないので、スイッチング損失及びノイズを低減でき、全ての相で中間電圧が使用されるため、負荷中性点の電位変化を抑制することができる。
FIG. 5 shows the on-duty (switching pattern) and the output line voltage in this embodiment. Respectively the conduction period of each phase switch by on-duty D ru to D tw, the half period of the second half and the first half period of which a pattern of folding.
This switching pattern indicates that, for the u-phase AC switch of the maximum output voltage command v u * , the maximum voltage e r (r phase that is the maximum voltage phase) and the intermediate voltage e s (s phase that is the intermediate voltage phase). Only for the minimum voltage e t (t phase which is the minimum voltage phase), and for the w-phase AC switch of the minimum output voltage command value v w * , the intermediate voltage e s of the power source and a PWM pattern not connected to the maximum voltage e r connected only to the minimum voltage e t, the use of such a PWM pattern, when a high output voltage of FIG. (a), low in FIG (b) There is no change in the output voltage. That is, regardless of the magnitude of the output voltage, the switching pattern is determined so that the AC switch of the phase that outputs the maximum voltage is connected to the maximum voltage phase and the intermediate voltage phase on the power supply side, and the minimum voltage is output. The switching pattern is determined so that the AC switch of the phase to be connected is connected to the intermediate voltage phase and the minimum voltage phase on the power supply side.
The number of commutations in the switching half cycle T can be reduced to four times as in the conventional methods 1 and 2, since the switches S tu and S rw are not conducted in this embodiment (D tu = 0, D rw = 0). Yes. In addition, since there is no direct switching between the maximum voltage and the minimum voltage, switching loss and noise can be reduced, and an intermediate voltage is used in all phases, thus suppressing potential changes at the load neutral point. it can.

本実施形態では、図5に示すように必ず線間電圧指令値と同符号の電圧パルスで線間電圧を構成することができ(例えば、線間電圧vuvについては、その指令値vuv と同極性の電圧パルスers,estにより線間電圧vuvが構成される)、更に、指令値の絶対値が最大となる線間電圧波形vwuについては、同図(a)に示すように出力電圧が高い場合には零電圧が出力されず、同図(b)に示すように出力電圧が低い場合には最大の電圧パルスetrが出力されないので、出力電圧高調波を抑制することができる。 In the present embodiment, as shown in FIG. 5, the line voltage can be configured with voltage pulses having the same sign as the line voltage command value (for example, for the line voltage v uv , the command value v uv * the same polarity voltage pulse e rs of constructed line voltages v uv by e st), further, the line voltage waveform v wu absolute value of the command value is maximized is shown in the diagram (a) Thus, when the output voltage is high, zero voltage is not output, and when the output voltage is low as shown in FIG. 5B, the maximum voltage pulse e tr is not output, so that output voltage harmonics are suppressed. be able to.

次に、図1におけるオンデューティ演算手段400について説明する。
図6は、出力電圧指令値が最大値のu相と最小値のw相との間の負荷電流iwuのみを考慮した接続関係を示している。このとき、図5のように、u相スイッチSru,Ssuとw相スイッチSsw,Stwとをそれぞれ導通してスイッチング半周期Tのパターンを発生する。
Next, the on-duty calculation means 400 in FIG. 1 will be described.
FIG. 6 shows a connection relationship in consideration of only the load current i wu between the u phase having the maximum output voltage command value and the w phase having the minimum value. At this time, as shown in FIG. 5, the u-phase switches S ru and S su and the w-phase switches S sw and S tw are respectively conducted to generate a pattern of the switching half cycle T.

図6において、電源力率1を実現するために、電源から見た負荷側インピーダンスを抵抗Rwuと考えると、スイッチング半周期Tの平均電源電流irwu,iswu,itwuは数式8により得られる(明細書本文中では記号「−」を付記できないため、以下では、各数式における電流i,電力Pの上方に記号「−」を付して平均値を示す)。 In FIG. 6, when the load-side impedance viewed from the power source is considered as the resistance R wu in order to realize the power source power factor 1, the average power source currents i rwu , i suu , i thu in the switching half cycle T are obtained by Equation 8. (Because the symbol “-” cannot be added in the specification text, the symbol “-” is added above the current i and power P in each equation to indicate the average value).

Figure 0004747252
Figure 0004747252

これにより、スイッチング半周期Tの電源の平均電力Pwuは数式9で与えられる。 Thus, the average power P wu of the power source in the switching half cycle T is given by Equation 9.

Figure 0004747252
Figure 0004747252

数式9の平均Pwuが負荷の消費電力に等しいことから、w,u間の電流源iwuは数式10によって表される。 Since the average P wu in Equation 9 is equal to the power consumption of the load, the current source i wu between w and u is expressed by Equation 10.

Figure 0004747252
Figure 0004747252

最大出力電圧相であるu相は、最大電源電圧相のr相及び中間電源電圧相のs相のみに接続され、最小電源電圧相のt相には接続されないので、数式11が成り立つ。   The u phase, which is the maximum output voltage phase, is connected only to the r phase of the maximum power supply voltage phase and the s phase of the intermediate power supply voltage phase, and is not connected to the t phase of the minimum power supply voltage phase.

Figure 0004747252
Figure 0004747252

また、r相電流irwuは、スイッチSruをオンしたときだけ−iwuが流れるので、数式8,10より、オンデューティDruは数式12のようになる。 Further, r-phase current i RWU Since only -i wu flows when turning on the switch S ru, from Equation 8 and 10, the on-duty D ru is as Equation 12.

Figure 0004747252
Figure 0004747252

数式7から、オンデューティDsuは数式13により得られる。 From Equation 7, the on-duty D su is obtained by Equation 13.

Figure 0004747252
Figure 0004747252

w相については、最大電源電圧相のr相には接続されず、また、t相電流itwuは、スイッチStwをオンしたときだけiwuが流れることから、オンデューティDrw,Dtw,Dswはそれぞれ数式14〜数式16によって得られる。 The w-phase, the r-phase of the maximum power supply voltage phase is not connected, also, t-phase current i tWU, since the flow is only i wu when turning on the switch S tw, the on-duty D rw, D tw, D sw is obtained by Expression 14 to Expression 16, respectively.

Figure 0004747252
Figure 0004747252

Figure 0004747252
Figure 0004747252

Figure 0004747252
Figure 0004747252

次いで、中間電圧相のv相のスイッチングパターンを考える。
図7は、出力電圧指令値が最大値のu相と中間値のv相との間の負荷電流iuvのみを考慮した接続関係を示している。図7において、電源力率1を実現するために、電源から見た負荷側インピーダンスを抵抗Ruvと考えると、電源電流iruv,isuv,ituvは数式17により表される。
Next, consider the v-phase switching pattern of the intermediate voltage phase.
FIG. 7 shows a connection relationship in consideration of only the load current i uv between the u phase having the maximum output voltage command value and the v phase having the intermediate value. In FIG. 7, when the load-side impedance viewed from the power source is considered as the resistance R uv in order to realize the power source power factor 1, the power source currents i rub , i suv , i tuv are expressed by Expression 17.

Figure 0004747252
Figure 0004747252

また、スイッチング半周期Tにおける電源平均電力Puvが負荷電力に等しいことから、電流源iuvは数式18によって与えられる。 Further, since the power source average power P uv in the switching half cycle T is equal to the load power, the current source i uv is given by Equation 18.

Figure 0004747252
Figure 0004747252

図7において、t相電流ituvは、スイッチStvをオンしたときだけ、−iuvが流れるので、オンデューティDtvは数式19により得られる。 In FIG. 7, t-phase current i tuv, only when turning on the switch S tv, since flows -i uv, on-duty D tv is obtained by equation 19.

Figure 0004747252
Figure 0004747252

また、図8は、出力電圧指令値が中間値のv相と最小相のw相間の負荷電流ivwのみを考慮した接続関係を示している。図8において、電源力率1を実現するために、電源から見た負荷側インピーダンスを抵抗Rvwと考えると、電源電流irvw,isvw,itvwは数式20によって表される。 FIG. 8 shows a connection relationship in consideration of only the load current ivw between the v-phase whose output voltage command value is an intermediate value and the w-phase of the minimum phase. In FIG. 8, when the load side impedance viewed from the power source is considered as the resistance R vw in order to realize the power source power factor 1, the power source currents i rvw , i svw , and i tvw are expressed by Equation 20.

Figure 0004747252
Figure 0004747252

また、スイッチング半周期Tの電源平均電力Pvwが負荷電力に等しいことから、電流源ivwは数式21によって与えられる。 Further, since the power source average power P vw in the switching half cycle T is equal to the load power, the current source i vw is given by Equation 21.

Figure 0004747252
Figure 0004747252

図8において、r相電流irvwは、スイッチSrvをオンしたときだけivwが流れるので、オンデューティDrvは数式22により得られる。 In FIG. 8, r-phase current i rvw Since only i vw flows when turning on the switch S rv, on-duty D rv is obtained by equation 22.

Figure 0004747252
Figure 0004747252

数式7,19,22より、オンデューティDsvは数式23により得られる。 From the equations 7, 19, and 22, the on-duty D sv is obtained by the equation 23.

Figure 0004747252
Figure 0004747252

上記では、電源電圧がe>e>e、出力電圧指令値がv >v >v の場合の各スイッチのオンデューティを導出した。
以下に、入出力電圧の任意の大小関係におけるスイッチングパターン発生時のオンデューティ演算手段400の作用を説明する。
In the above, the power supply voltage to derive the e r> e s> e t , the output voltage command value v u *> v v *> v w * on-duty of each switch in the case of.
The operation of the on-duty calculation means 400 when a switching pattern is generated in an arbitrary magnitude relationship between input and output voltages will be described below.

図3に示したオンデューティ演算手段では、電源電圧大小関係の情報を得るために、電源電圧の相/線間変換ブロック401において、電源電圧e,e,eから線間電圧ers,est,etrを数式24により求める。 In on-duty operation means shown in FIG. 3, in order to obtain the information of the supply voltage magnitude relation, the phase / line between transformation blocks 401 of the power supply voltage, power supply voltage e r, e s, between the lines from e t voltage e rs , E st , e tr are obtained by Equation 24.

Figure 0004747252
Figure 0004747252

電源大小判別ブロック402では、表1に従って、線間電圧の符号から電源モードm(1〜6)を判別し、電源の最大電圧e、中間電圧e、最小電圧eを得る。ここで、添字1,2,3は、電源電圧の最大、中間、最小をそれぞれ意味する。 In the power supply magnitude determination block 402, the power supply mode m s (1-6) is determined from the sign of the line voltage according to Table 1, and the maximum power supply voltage e 1 , intermediate voltage e 2 , and minimum voltage e 3 are obtained. Here, the subscripts 1, 2, and 3 mean the maximum, middle, and minimum of the power supply voltage, respectively.

Figure 0004747252
Figure 0004747252

電源大小判別ブロック402の出力は、最大電圧e、中間電圧e、最小電圧eと、大小関係を表す3ビットの信号r,s,rである。信号r,sは、それぞれe,eが最大電圧のときにのみ“1”になり、信号rは、eが中間電圧またはeが最小電圧のときにのみ“1”になる信号である。 The output of the power magnitude discrimination block 402 is a maximum voltage e 1 , an intermediate voltage e 2 , a minimum voltage e 3, and 3-bit signals r 1 , s 1 , r 2 s 3 representing the magnitude relationship. Signal r 1, s 1, respectively e r, becomes "1" only when e s is the maximum voltage, the signal r 2 s 3 are e r only when the intermediate voltage or e s is the minimum voltage " This is a signal that becomes 1 ″.

図3の出力電圧の相/線間変換ブロック403は、出力電圧指令値v ,v ,v から線間電圧指令値vuv ,vvw ,vwu を数式25により求める。 The output voltage phase / line conversion block 403 in FIG. 3 converts the line voltage command values v uv * , v vw * , and v wu * from the output voltage command values v u * , v v * , and v w * to Equation 25. Ask for.

Figure 0004747252
Figure 0004747252

出力大小判別ブロック404では、表2に従って、線間電圧指令値の符号から出力電圧モードm(1〜6)を判別し、出力相電圧指令値の最大電圧v 、中間電圧v 、最小電圧v を得る。ここで、添字a,b,cは、出力電圧の最大、中間、最小をそれぞれ意味する。 The output level decision block 404, according to Table 2, to determine the output from the sign of the line voltage command value voltage mode m L (1 to 6), the maximum voltage v a of the output phase voltage command value *, the intermediate voltage v b * To obtain the minimum voltage v c * . Here, the subscripts a, b, and c mean the maximum, middle, and minimum of the output voltage, respectively.

Figure 0004747252
Figure 0004747252

更に、電圧指令の相/線間変換ブロック405により、線間電圧指令値vab ,vbc ,vca を数式26により演算する。 Further, line voltage command values v ab * , v bc * and v ca * are calculated by Equation 26 by the voltage command phase / line conversion block 405.

Figure 0004747252
Figure 0004747252

図3のオンデューティ演算ブロック406では、電源の最大電圧e、中間電圧e、最小電圧e及び線間電圧指令値vab ,vbc ,vca を用いて、出力電圧指令値の最大電圧相a相、中間電圧相b相、最小電圧相c相がそれぞれ電源電圧の最大電圧相1相、中間電圧相2相、最小電圧相3相に接続されるスイッチのオンデューティD1a〜D3cに関して、数式27を演算する。 In the on-duty calculation block 406 of FIG. 3, the output voltage command is generated using the maximum voltage e 1 , the intermediate voltage e 2 , the minimum voltage e 3, and the line voltage command values v ab * , v bc * , v ca *. On-duty D of the switch in which the maximum voltage phase a phase, the intermediate voltage phase b phase, and the minimum voltage phase c phase of the value are connected to the maximum voltage phase 1 phase, the intermediate voltage phase 2 phase, and the minimum voltage phase 3 phase of the power supply voltage, respectively respect 1a to D 3c, calculates the equation 27.

Figure 0004747252
Figure 0004747252

相判別ブロック407では、表3に従って、出力大小判別ブロック404から受ける出力電圧モードmから出力電圧指令値の最大電圧相a相、中間電圧相b相、最小電圧相c相がそれぞれu相、v相、w相の何れに対応するかを判断し、対応した相のPWM発生部に数式27のオンデューティを出力する。
例えばm=1の場合には、表3によれば出力中間電圧相b相がv相であるから、D1v=D1b,D12v=D12bとして、D1v,D12vをv相比較回路ブロック410に出力する。
In phase decision block 407, in accordance with Table 3, the maximum voltage phase a phase of the output voltage instruction value from the output voltage mode m L received from the output level decision block 404, the intermediate voltage phase b phase, the minimum voltage phase c phase is u-phase, respectively, It is determined whether it corresponds to the v phase or the w phase, and the on-duty of Expression 27 is output to the PWM generation unit of the corresponding phase.
For example, when m L = 1, since the output intermediate voltage phase b phase is v phase according to Table 3, D 1v = D 1b and D 12v = D 12b and D 1v and D 12v are compared with the v phase. Output to the circuit block 410.

Figure 0004747252
Figure 0004747252

図3においてPWMパルスを発生するための各相比較回路ブロック409〜411及びPWM発生ブロック412〜414は、三相とも同様の回路であり、その具体的なPWM発生原理図を図9に示す。   In FIG. 3, each of the phase comparison circuit blocks 409 to 411 and the PWM generation blocks 412 to 414 for generating the PWM pulse is the same circuit for all three phases, and a specific PWM generation principle diagram is shown in FIG.

図9はv相についてのPWM発生原理図であり、出力相電圧指令が中間電圧の場合(v =v )である。
同図(a)では、0,1間で変化する三角波キャリアとオンデューティD1v,D12v(=D1v+D2v)とを比較し、信号Q1v,Q12vが得られる。同図(b)に示す論理回路により、信号Q1v,Q12vからスイッチング信号G1v,G2v,G3vを得て、更に、これらをr,s,t相に振り分けることによりPWMパルスGrv,Gsv,Gtvを発生する。この振り分けにおいては、表1から得られる信号r(e=e信号)、信号s(e=e信号)、信号r(e=eまたはe=e信号)を用いて、電源r,s相がそれぞれ最大電圧相、中間電圧相、最小電圧相の何れであるかを判断しPWMパルスGrv,Gsvを作成する。電源t相のPWMパルスGtvは、Grv,Gsvが共にオフ状態のときにオンする論理として得られる。
FIG. 9 is a principle diagram of PWM generation for the v phase, and is when the output phase voltage command is an intermediate voltage (v b * = v v * ).
In FIG. 6A , the triangular wave carrier changing between 0 and 1 is compared with the on-duty D 1v , D 12v (= D 1v + D 2v ), and signals Q 1v , Q 12v are obtained. The switching circuit G 1v , G 2v , G 3v is obtained from the signals Q 1v , Q 12v by the logic circuit shown in FIG. 5B, and further divided into r, s, t phases to generate the PWM pulse G rv. , G sv , G tv are generated. In this distribution, the signal r 1 (e 1 = er signal), the signal s 1 (e 1 = es signal), the signal r 2 s 3 (e 2 = er or e 3 = e) obtained from Table 1 are used. The s signal is used to determine whether the power supply r and s phases are the maximum voltage phase, intermediate voltage phase, and minimum voltage phase, respectively, and PWM pulses G rv and G sv are generated. The power supply t-phase PWM pulse G tv is obtained as logic that turns on when both G rv and G sv are in the off state.

なお、本実施形態における電源電圧検出手段41または出力電圧指令演算手段42はあくまで一例であり、電源電圧検出手段41については、電源10の相電圧を検出する以外に線間電圧を検出してもよいし、電源電圧の振幅は一定とみなして電源電圧の正負を検出することでも実現可能である。また、出力電圧指令演算手段42については、V/f制御以外にベクトル制御でも実現可能である。   The power supply voltage detection means 41 or the output voltage command calculation means 42 in the present embodiment is merely an example, and the power supply voltage detection means 41 may detect a line voltage in addition to detecting the phase voltage of the power supply 10. Alternatively, it can be realized by assuming that the amplitude of the power supply voltage is constant and detecting the positive / negative of the power supply voltage. Further, the output voltage command calculation means 42 can be realized by vector control in addition to V / f control.

次に、図10は本発明の第2実施形態を示すブロック図であり、請求項3の発明に相当する。この実施形態に係る制御装置40Bは、図1の制御装置40Aに電源電流指令演算手段43を追加したものであり、この演算手段43は電源電圧e,e,eから電源電流指令値i ,i ,i を演算し、オンデューティ演算手段400に出力する。 Next, FIG. 10 is a block diagram showing a second embodiment of the present invention, and corresponds to the invention of claim 3. Control device 40B according to this embodiment is obtained by adding the source current command computing means 43 to the control device 40A of FIG. 1, the computing means 43 the supply voltage e r, e s, the power current command value from e t i r *, i s *, calculates the i t *, and outputs it to the on-duty computation means 400.

以下では、電源力率を1に制御する場合について説明する。
電源電流指令値i ,i ,i は電源電圧e,e,eに比例した値であり、比例定数を1/Rとして数式28により与えられる。なお、Rは電源からみたマトリクスコンバータのインピーダンス(抵抗)である。
Hereinafter, a case where the power source power factor is controlled to 1 will be described.
Source current command value i r *, i s *, i t * is a value proportional to the power supply voltage e r, e s, e t , given by Equation 28 the proportionality constant as the 1 / R s. Incidentally, R s is the matrix converter of the impedance viewed from the power source (resistor).

Figure 0004747252
Figure 0004747252

図11は、電源電流指令値i ,i ,i を新たな入力として加えた場合のオンデューティ演算手段400のブロック図である。
図4に示したマトリクスコンバータの簡易モデルにおいて、電源電圧はe>e>e、出力電圧指令値はv >v >v とし、スイッチング周期2Tにおける電源電圧e,e,e及び負荷電流iuv,ivw,iwuをそれぞれ一定値として近似する。その後、各スイッチSru〜StwのオンデューティDru〜Dtwの演算式を導出する。
11, * source current command value i r, i s *, is a block diagram of the on-duty operation unit 400 in the case of adding the i t * as a new input.
In the matrix converter simplified model shown in FIG. 4, the power supply voltage is e r> e s> e t , the output voltage command value v u *> v v *> v and w *, the power supply voltage e r in the switching period 2T , e s, approximating e t and the load current i uv, i vw, i wu as constant values, respectively. Then, to derive a calculation formula for the on-duty D ru to D tw of the switches S ru to S tw.

数式28より、電源電圧e,e,eは、電源電流指令値i ,i ,i を用いて数式29により表される。 From Equation 28, the power supply voltage e r, e s, e t is * source current command value i r, i s *, represented by equation 29 using i t *.

Figure 0004747252
Figure 0004747252

数式29を数式11〜16,19,22,23に代入することにより、各オンデューティDru〜Dtwを数式30によって得ることができる。 By substituting Equation 29 into Equation 11~16,19,22,23, each on-duty D ru to D tw can be obtained by equation 30.

Figure 0004747252
Figure 0004747252

以上により、マトリクスコンバータ20の9個の交流スイッチSru〜StwのオンデューティDru〜Dtwが決められた。これらのオンデューティの演算式は、数式28における比例定数1/Rを含んでおらず、Rに依存しないことがわかる。従って、実際の電源電流i,i,iは、電源電流指令値i ,i ,i にそれぞれ比例した電流となり、電源電流の位相(入力力率)が指令値通りに制御され、電源電流の大きさは負荷電流により決まる。 Thus, the on-duty D ru to D tw of nine AC switch S ru to S tw of the matrix converter 20 it has been determined. It can be seen that these on-duty calculation formulas do not include the proportionality constant 1 / R s in Formula 28 and do not depend on R s . Accordingly, the actual supply current i r, i s, i t is * source current command value i r, i s *, i t * each become proportional to the current in the phase (input power factor) of the power supply current command value The magnitude of the power supply current is determined by the load current.

上記の説明では、電源電圧がe>e>e、出力電圧指令値がv >v >v の場合の各スイッチのオンデューティを導出した。
以下に、入出力電圧の任意の大小関係におけるスイッチングパターン発生時のオンデューティ演算手段400の作用を説明する。
In the above description, the power supply voltage to derive the e r> e s> e t , the output voltage command value v u *> v v *> v w * on-duty of each switch in the case of.
The operation of the on-duty calculation means 400 when a switching pattern is generated in an arbitrary magnitude relationship between input and output voltages will be described below.

図11におけるオンデューティ演算手段の電源大小判別ブロック402では、既に図3の説明で述べたように表1に従って電源電圧e,e,eの最大電圧e、中間電圧e、最小電圧eを判別する。図11では、電源大小判別ブロック402に電源電流指令値i ,i ,i が新たに入力されており、表1に従って、電源電圧の最大電圧e、中間電圧e、最小電圧eとそれぞれ同じ相の電流指令値をi ,i ,i として出力する。例えば、e=eであれば、電流指令値の大小関係に関わらずにi =i である。 In the power supply level decision block 402 of the on-duty operation means in FIG. 11, already supply voltage e r according to Table 1 as described with reference to FIG. 3, e s, the maximum voltage e 1 of e t, intermediate voltage e 2, the minimum to determine the voltage e 3. In Figure 11, the power source current command value i r * to the power level decision block 402, i s *, i t * are newly input, according to Table 1, the maximum voltage e 1 of the power supply voltage, an intermediate voltage e 2, i 1 * and minimum voltage e 3 a current command value of each same phase, i 2 *, and outputs it as i 3 *. For example, if e 1 = e r, i 1 * = a i r * regardless of the magnitude relation between the current command value.

図11における出力電圧に関係したブロック403〜405による演算では、既に図3の説明で述べたように、出力電圧指令値v ,v ,v から線間電圧指令値vab ,vbc ,vca が得られる。 In the calculation by the blocks 403 to 405 related to the output voltage in FIG. 11, as already described in the explanation of FIG. 3, the line voltage command value v ab is calculated from the output voltage command values v u * , v v * , v w *. * , V bc * , v ca * are obtained.

また、オンデューティ演算ブロック406では、電源の最大電圧e、中間電圧e、最小電圧e、電源電流指令値i ,i ,i 及び線間電圧指令値vab ,vbc ,vca を用いて、出力電圧指令値の最大電圧相a相、中間電圧相b相、最小電圧相c相がそれぞれ電源電圧の最大電圧1相、中間電圧2相、最小電圧3相に接続されるオンデューティD1a〜D3cに関して、数式31を演算する。 Further, in the on-duty calculation block 406, the maximum voltage e 1 , intermediate voltage e 2 , minimum voltage e 3 , power source current command values i 1 * , i 2 * , i 3 * and line voltage command value v ab *. , V bc * , v ca * , the maximum voltage phase a phase, intermediate voltage phase b phase, and minimum voltage phase c phase of the output voltage command value are respectively the maximum voltage 1 phase, intermediate voltage 2 phase, minimum of the power supply voltage regard the on-duty D 1a to D 3c which is connected to the voltage 3-phase, it calculates the equation 31.

Figure 0004747252
Figure 0004747252

オンデューティ演算ブロック406は、相判別ブロック407に数式31のオンデューティを出力する。相判別ブロック407以降のPWMパルスが出力されるまでの各ブロックの構成及び動作は、図3の説明で述べた通りである。   The on-duty calculation block 406 outputs the on-duty of Expression 31 to the phase determination block 407. The configuration and operation of each block until the PWM pulse after the phase determination block 407 is output is as described in the explanation of FIG.

図12は、本発明の第3実施形態の構成を示すブロック図であり、請求項4の発明に相当する。
この実施形態に係る制御装置40Cでは、図10の制御装置40Bに電源電圧位相検出手段44を追加し、電源電流指令演算手段43が、電源電圧位相角θ及び電源力率指令値ψから電源電流指令値i ,i ,i を演算するようにしたものである。
図12において、電源電圧位相検出手段44及び電源電流指令演算手段43以外については図10と同様であるため、以下では異なる部分について説明する。
FIG. 12 is a block diagram showing the configuration of the third embodiment of the present invention, and corresponds to the invention of claim 4.
In the control device 40C according to this embodiment, the power supply voltage phase detection means 44 is added to the control device 40B of FIG. 10, and the power supply current command calculation means 43 is supplied from the power supply voltage phase angle θ and the power supply power factor command value ψ *. current command value i r *, i s *, it is obtained so as to calculate the i t *.
In FIG. 12, the components other than the power supply voltage phase detection means 44 and the power supply current command calculation means 43 are the same as those in FIG.

図13は、電源電圧位相検出手段44の構成例であり、PLL(Phase Locked Loop:位相同期回路)を用いた場合のものである。
図13において、波形整形回路441は、電源電圧e,e,eの零クロスを検知し、π/3ごとに変化する電源1周期で3パルスの信号θを発生する。また、電源位相角検出値θから、θに対応した信号θを発生する。位相比較器444は、信号θとθとの位相角誤差Δθを検出し、この位相角誤差Δθが減少するように発振器442の出力パルスpの周波数を調整する。前記発振器442の出力パルスpをカウンタ443により計数することで、カウンタ443の出力値が電源位相角θとなる。
FIG. 13 shows an example of the configuration of the power supply voltage phase detection means 44 when a PLL (Phase Locked Loop) is used.
13, the waveform shaping circuit 441, the power supply voltage e r, e s, detects the zero cross of e t, and generates a signal theta 0 of 3 pulses in the power supply 1 cycle changes every [pi / 3. Further, a signal θ p corresponding to θ 0 is generated from the detected power phase angle value θ. The phase comparator 444 detects the phase angle error Δθ between the signals θ 0 and θ p and adjusts the frequency of the output pulse p of the oscillator 442 so that the phase angle error Δθ is reduced. By counting the output pulse p of the oscillator 442 by the counter 443, the output value of the counter 443 becomes the power supply phase angle θ.

次いで、図12における電源電流指令演算手段43の作用を説明する。電源位相角θ及び電源力率角指令値ψから、電源電流指令値i ,i ,i を数式32により演算する。 Next, the operation of the power supply current command calculation means 43 in FIG. 12 will be described. From the power supply phase angle θ and the power supply power factor angle command value ψ * , the power supply current command values i r * , i s * , and i t * are calculated by Equation 32.

Figure 0004747252
Figure 0004747252

数式32において電流指令値の振幅を1としているのは、既に述べたように実際の電源電流i,i,iは電源電流指令値i ,i ,i にそれぞれ比例した電流となり、電源電流指令値の振幅に依存しないためである。従って、実際の電流と電流指令値との比例関係により、電源力率角指令値ψ通りの電源力率を実現することができる。 What is 1 the amplitude of the current command value in Equation 32, the actual supply current i r, as already mentioned, i s, i t is the power current command value i r *, i s *, i t * , respectively This is because the current becomes proportional and does not depend on the amplitude of the power supply current command value. Therefore, the power source power factor corresponding to the power source power factor angle command value ψ * can be realized by the proportional relationship between the actual current and the current command value.

図14は、本発明の第4実施形態の構成を示すブロック図であり、請求項5の発明に相当する。
この実施形態における制御装置40Dは、図10の制御装置40Bに電源電圧位相角θの余弦値及び正弦値を演算する余弦・正弦演算手段45を追加したものであり、電源電流指令演算手段43が、上記の余弦値cosθ、正弦値sinθ及び電源力率角指令値ψから電源電流指令値i ,i ,i を演算するようになっている。
図14において余弦・正弦演算手段45及び電源電流指令演算手段43以外については図10,図12と同様であるため、以下では異なる部分について説明する。
FIG. 14 is a block diagram showing the configuration of the fourth embodiment of the present invention, and corresponds to the invention of claim 5.
The control device 40D in this embodiment is obtained by adding a cosine / sine calculation means 45 for calculating a cosine value and a sine value of the power supply voltage phase angle θ to the control device 40B of FIG. the cosine value cos [theta], the sine value sinθ and power factor angle command value [psi * from the power source current command value i r *, i s *, adapted to calculate a i t *.
14 is the same as FIG. 10 and FIG. 12 except for the cosine / sine calculation means 45 and the power supply current command calculation means 43, and different parts will be described below.

図14の余弦・正弦演算手段45において、電源電圧e,e,eは数式1の対称三相電圧とし、電源電圧を数式33のように静止座標(α−β座標)変換して、二相の電源電圧eα,eβを得る。 In the cosine-sine calculating means 45 in FIG. 14, the power supply voltage e r, e s, e t is symmetrical three-phase voltage equation 1, the power supply voltage stationary coordinates (alpha-beta coordinate) transformation as Equation 33 The two-phase power supply voltages e α and e β are obtained.

Figure 0004747252
Figure 0004747252

数式33より、cosθ,sinθはそれぞれ数式34によって得られる。   From Equation 33, cos θ and sin θ are obtained by Equation 34, respectively.

Figure 0004747252
Figure 0004747252

図14の電源電流指令演算手段43では、数式34のcosθ,sinθ及び電源力率角指令値ψから、電源電流指令値i ,i ,i をそれぞれ数式35〜数式37により演算する。 In the power supply current command calculation means 43 in FIG. 14, the power supply current command values i r * , i s * , and i t * are calculated from cos θ, sin θ and power supply power factor angle command value ψ * in Expression 34, respectively. Calculate by

Figure 0004747252
Figure 0004747252

Figure 0004747252
Figure 0004747252

Figure 0004747252
Figure 0004747252

次いで、図15は本発明の第5実施形態を示すブロック図であり、請求項6の発明に相当する。
この実施形態における制御装置40Eは、図12の制御装置40Cに負荷電流検出手段46及び力率角指令演算手段47を追加して構成されており、負荷電流に応じて電源力率角指令値ψを調節するようになっている。
FIG. 15 is a block diagram showing a fifth embodiment of the present invention, and corresponds to the invention of claim 6.
The control device 40E in this embodiment is configured by adding a load current detecting means 46 and a power factor angle command calculating means 47 to the control device 40C of FIG. 12, and according to the load current, a power source power factor angle command value ψ. * Is now adjusted.

上記の各実施形態では、マトリクスコンバータ20の入力側のLCフィルタ21を無視して説明しているが、実際に制御している電源電流指令値はLCフィルタ21を通過した後のコンバータ入力電流である。
以下では、LCフィルタ21に流れ込む進相電流が無視できなくなる軽負荷時などを想定して、力率角指令演算手段47により電源力率を1に制御する方式を説明する。
In each of the above embodiments, the explanation is made by ignoring the LC filter 21 on the input side of the matrix converter 20, but the actually controlled power supply current command value is the converter input current after passing through the LC filter 21. is there.
In the following, a method for controlling the power source power factor to 1 by the power factor angle command calculation means 47 will be described assuming a light load where the phase advance current flowing into the LC filter 21 cannot be ignored.

図16(a)にマトリクスコンバータ入力部の一相分等価回路を、同図(b)にそのベクトル図をそれぞれ示す。なお、以下において、明細書本文中ではベクトルを示す「・」(ドット)を付記することができないため、これを省略する。
図16(a)では、マトリクスコンバータに流れ込む電流指令値I を電流源で表している。I =0としたとき、LCフィルタ21のコンデンサ電流Iは数式38により与えられる。
FIG. 16A shows a one-phase equivalent circuit of the matrix converter input section, and FIG. 16B shows a vector diagram thereof. In the following description, a “.” (Dot) indicating a vector cannot be added in the specification text, and thus will be omitted.
In FIG. 16A, the current command value I m * flowing into the matrix converter is represented by a current source. When I m * = 0, the capacitor current I C of the LC filter 21 is given by Equation 38.

Figure 0004747252
Figure 0004747252

通常、LCフィルタの共振周波数は電源周波数より十分高いので、ωL−1/ωC<0の関係が得られ、I>0となるので、コンデンサ電流Iは進み電流となる。図16(b)に示すように、電源電流Iを数式39のごとくマトリクスコンバータ20が必要とする有効電流成分Iのみとする。 Usually, since the resonance frequency of the LC filter is sufficiently higher than the power supply frequency, a relationship of ωL−1 / ωC <0 is obtained, and I q > 0, so that the capacitor current I C becomes a leading current. As shown in FIG. 16 (b), and the power supply current I s only valid current component I p required by the matrix converter 20 as in Equation 39.

Figure 0004747252
Figure 0004747252

この時、電源力率1を実現するためには、マトリクスコンバータ20の入力電流指令値I を数式40のように与えればよい。 At this time, in order to realize the power source power factor 1, the input current command value I m * of the matrix converter 20 may be given as in Expression 40.

Figure 0004747252
Figure 0004747252

すなわち、図16(b)に示す力率角指令値ψを与えることで、電源力率1を実現することができる。
図15の制御装置40Eにおいて、電源電圧位相検出手段44による線間電圧実効値Eの演算、負荷電流検出手段46、力率角指令演算手段47以外については前記各実施形態と同様であるため、以下では異なる部分について説明する。
That is, the power source power factor 1 can be realized by giving the power factor angle command value ψ * shown in FIG.
In the control device 40E of FIG. 15, since the calculation of the line voltage effective value E by the power supply voltage phase detection means 44, the load current detection means 46, and the power factor angle command calculation means 47 are the same as those in the above embodiments, Below, a different part is demonstrated.

線間電圧実効値Eの値については、使用電源が既定されていればコントローラ内で定数として持つこともできる。また、実効値Eが一定値とは限らない場合には、電源電圧位相検出手段44により、電源電圧e,e,eを用いて数式33の二相の電源電圧eα,eβから、実効値Eを数式41により演算することができる。 The value of the line voltage effective value E can also be held as a constant in the controller if the power supply to be used is defined. Further, when the effective value E is not necessarily constant value, the power supply voltage phase detection means 44, the power supply voltage e r, e s, the power supply voltage of the two-phase formula 33 using a e t e α, e β Therefore, the effective value E can be calculated by Equation 41.

Figure 0004747252
Figure 0004747252

図15における負荷電流検出手段46は、負荷電流i,iをホールCTを用いて検出し、残りのw相電流iを数式42により得る。 Load current detection means 46 in FIG. 15, the load current i u, the i v detected by using a Hall CT, to obtain the remaining w-phase current i w using Equation 42.

Figure 0004747252
Figure 0004747252

次に、図15における力率角指令演算手段47の作用を説明する。マトリクスコンバータのスイッチング半周期Tの平均出力電力Poutは、負荷電流i,i,i及び出力電圧指令値v ,v ,v を用いて数式43から求めることができる。 Next, the operation of the power factor angle command calculating means 47 in FIG. 15 will be described. The average output power P out in the switching half cycle T of the matrix converter can be obtained from Equation 43 using the load currents i u , i v , i w and the output voltage command values v u * , v v * , v w *. it can.

Figure 0004747252
Figure 0004747252

損失を無視すれば、マトリクスコンバータの入出力電力は等しいので、電源側の有効電流Iは、数式44により得ることができる。 If the loss is ignored, the input / output power of the matrix converter is equal, so that the effective current Ip on the power supply side can be obtained by Equation 44.

Figure 0004747252
Figure 0004747252

なお、損失を考慮する場合には、損失分に相当した有効電流を数式44の右辺に加算して対応すればよい。一方、線間電圧実効値Eと数式38との関係から、コンデンサに流れる無効電流Iは数式45によって得られる。 In addition, when considering the loss, an effective current corresponding to the loss may be added to the right side of Equation 44 to cope with it. On the other hand, from the relationship between the line voltage effective value E and the equation 38, the reactive current I q flowing through the capacitor is obtained by the equation 45.

Figure 0004747252
Figure 0004747252

数式44の有効電流I、数式45の無効電流Iを用いて、図16(b)のベクトル図から、力率角指令値ψは数式46によって与えられる。 The power factor angle command value ψ * is given by Expression 46 from the vector diagram of FIG. 16B using the effective current I p of Expression 44 and the reactive current I q of Expression 45.

Figure 0004747252
Figure 0004747252

または、力率角指令演算手段42が、力率角指令値ψの代わりに数式47によりcosψ,sinψを演算し、図15の電源電流指令値手段43が、これらのcosψ,sinψを用いて数式35〜37により電源電流指令値i ,i ,i を演算することもできる。 Or, the power factor angle command calculating means 42, cos * according to Equation 47 instead of the power factor angle command value [psi *, calculates the Sinpusai *, the supply current command value means 43 in FIG. 15, these cosψ *, sinψ The power supply current command values i r * , i s * , and i t * can also be calculated by using Equations 35 to 37 using * .

Figure 0004747252
Figure 0004747252

なお、この実施形態では負荷電流(マトリクスコンバータ20の出力電流)i,i,iに基づいて力率角指令値ψを演算しているが、マトリクスコンバータ20の出力電圧に基づいて力率角指令値ψを調節するように構成しても良い。
また、この第5実施形態のように出力電流や出力電圧に応じて力率角指令値ψを調節する着想は、図14に示した第4実施形態の制御装置40Dにも適用可能である。
In this embodiment, the power factor angle command value ψ * is calculated based on the load current (output current of the matrix converter 20) i u , i v , i w, but based on the output voltage of the matrix converter 20. The power factor angle command value ψ * may be adjusted.
Further, the idea of adjusting the power factor angle command value ψ * according to the output current and output voltage as in the fifth embodiment is also applicable to the control device 40D of the fourth embodiment shown in FIG. .

本発明の第1実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 1st Embodiment of this invention. 図1における出力電圧演算手段の構成を示すブロック図である。It is a block diagram which shows the structure of the output voltage calculating means in FIG. 図1におけるオンデューティ演算手段の構成を示すブロック図である。It is a block diagram which shows the structure of the on-duty calculating means in FIG. マトリクスコンバータの簡略モデルを示す図である。It is a figure which shows the simple model of a matrix converter. 第1実施形態におけるオンデューティ(スイッチングパターン)と出力線間電圧を示す図であり、図5(a)は高出力電圧時の動作例、図5(b)は低出力電圧時の動作例である。It is a figure which shows the on-duty (switching pattern) and output line voltage in 1st Embodiment, Fig.5 (a) is an operation example at the time of a high output voltage, FIG.5 (b) is an operation example at the time of a low output voltage. is there. 最大・最小出力電圧相の接続図である。It is a connection diagram of the maximum and minimum output voltage phases. 最大・中間出力電圧相の接続図である。It is a connection diagram of the maximum / intermediate output voltage phase. 中間・最小出力電圧相の接続図である。It is a connection diagram of an intermediate and minimum output voltage phase. PWMパターン発生原理図であり、図9(a)は三角波キャリア及びスイッチング信号の波形図、図9(b)はスイッチング信号及びPWMパルス発生回路の回路図である。FIG. 9A is a diagram illustrating the principle of generating a PWM pattern. FIG. 9A is a waveform diagram of a triangular wave carrier and a switching signal, and FIG. 9B is a circuit diagram of a switching signal and a PWM pulse generating circuit. 本発明の第2実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 2nd Embodiment of this invention. 電源電流指令値を追加したオンデューティ演算手段の構成を示すブロック図である。It is a block diagram which shows the structure of the on-duty calculating means which added the power supply current command value. 本発明の第3実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 3rd Embodiment of this invention. PLLを用いた電源電圧位相角検出手段の構成図である。It is a block diagram of the power supply voltage phase angle detection means using PLL. 本発明の第4実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 4th Embodiment of this invention. 本発明の第5実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 5th Embodiment of this invention. 図16(a)はマトリクスコンバータの入力部の一相分等価回路図、図16(b)はベクトル図である。FIG. 16A is an equivalent circuit diagram for one phase of the input portion of the matrix converter, and FIG. 16B is a vector diagram. 従来技術におけるオンデューティ(スイッチングパターン)と出力線間電圧を示す図であり、図17(a)は従来方式1、図17(b)は従来方式2(低電圧出力のみ)の動作例である。It is a figure which shows the on-duty (switching pattern) and output line voltage in a prior art, FIG. 17 (a) is an operation example of the conventional system 1, FIG.17 (b) is an operation example of the conventional system 2 (only low voltage output). .

符号の説明Explanation of symbols

10:三相交流電源
20:マトリクスコンバータ
21:入力フィルタ
30:負荷
40A,40B,40C,40D,40E:制御装置
400:オンデューティ演算手段
41:電源電圧検出手段
42:出力電圧指令演算手段
421:V/fテーブル
422:積分器
423:三相発振器
43:電源電流指令演算手段
44:電源電圧位相検出手段
45:余弦・正弦演算手段
46:負荷電流検出手段
47:力率角指令演算手段
10: Three-phase AC power supply 20: Matrix converter 21: Input filter 30: Load 40A, 40B, 40C, 40D, 40E: Control device 400: On-duty calculation means 41: Power supply voltage detection means 42: Output voltage command calculation means 421: V / f table 422: integrator 423: three-phase oscillator 43: power supply current command calculation means 44: power supply voltage phase detection means 45: cosine / sine calculation means 46: load current detection means 47: power factor angle command calculation means

Claims (6)

交流電源の各相と出力側の各相とが双方向性の交流スイッチにより直接接続され、前記交流スイッチのオンオフ動作により、交流電源電圧を任意の大きさ及び周波数の交流電圧に直接変換する交流−交流直接電力変換器において、
各相の電源電圧が入力されて最大電圧相、中間電圧相及び最小電圧相を判別する手段と、
各相の出力電圧指令値が入力されて最大電圧出力相、中間電圧出力相及び最小電圧出力相を判別する手段と、
出力電圧の大きさに関わらず、前記最大電圧出力相の交流スイッチ電源側の前記最大電圧相及び前記中間電圧相に接続して前記最小電圧相に接続しないスイッチングパターンを作成し、前記最小電圧出力相の交流スイッチ電源側の前記中間電圧相及び前記最小電圧相に接続して前記最大電圧相に接続しないスイッチングパターンを作成する手段と、
を備えたことを特徴とする交流−交流直接電力変換器の制御装置。
Each phase of the AC power supply and each phase on the output side are directly connected by a bidirectional AC switch, and the AC power supply voltage is directly converted into an AC voltage of an arbitrary magnitude and frequency by the on / off operation of the AC switch. -In AC direct power converter,
Means for determining the maximum voltage phase, the intermediate voltage phase and the minimum voltage phase when the power supply voltage of each phase is input;
Means for determining the maximum voltage output phase, the intermediate voltage output phase, and the minimum voltage output phase when the output voltage command value of each phase is input;
Regardless of the magnitude of the output voltage, wherein the maximum voltage phase of the maximum voltage output phase power supply side AC switches and connected to the intermediate voltage phase creates a switching pattern that is not connected to the minimum voltage phase, the minimum voltage It means for creating a switching pattern by connecting the AC switch output phase to the intermediate voltage phase and the minimum voltage phase of the power supply side is not connected to the maximum voltage phase,
AC characterized by comprising a - AC direct power converter controller.
請求項1に記載した交流−交流直接電力変換器の制御装置において、
電源電圧を検出する手段と、出力電圧指令値を演算する手段と、前記電源電圧及び前記出力電圧指令値から前記交流スイッチのオンデューティを演算する手段と、を備えたことを特徴とする交流−交流直接電力変換器の制御装置。
In the control apparatus of the AC-AC direct power converter according to claim 1,
AC-, comprising: means for detecting a power supply voltage; means for calculating an output voltage command value; and means for calculating an on-duty of the AC switch from the power supply voltage and the output voltage command value. Control device for AC direct power converter.
請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電流指令値を演算する手段を備え、この電源電流指令値を前記オンデューティの演算に用いることを特徴とする交流−交流直接電力変換器の制御装置。
In the control apparatus for an AC-AC direct power converter according to claim 2,
A control device for an AC-AC direct power converter, comprising means for calculating a power supply current command value based on the power supply voltage, and using the power supply current command value for the calculation of the on-duty.
請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電圧位相角を検出する手段と、前記電源電圧位相角及び電源力率指令値から電源電流指令値を演算する手段とを備え、この電源電流指令値を前記オンデューティの演算に用いることを特徴とする交流−交流直接電力変換器の制御装置。
In the control apparatus for an AC-AC direct power converter according to claim 2,
Means for detecting a power supply voltage phase angle based on the power supply voltage; and means for calculating a power supply current command value from the power supply voltage phase angle and a power supply power factor command value. A control device for an AC-AC direct power converter, characterized by being used for calculation.
請求項2に記載した交流−交流直接電力変換器の制御装置において、
前記電源電圧に基づいて電源電圧位相角の余弦値及び正弦値を演算する手段と、これらの余弦値、正弦値及び電源力率指令値から電源電流指令値を演算する手段とを備え、この電源電流指令値を前記オンデューティの演算に用いることを特徴とする交流−交流直接電力変換器の制御装置。
In the control apparatus for an AC-AC direct power converter according to claim 2,
Means for calculating a cosine value and a sine value of a power supply voltage phase angle based on the power supply voltage, and means for calculating a power supply current command value from these cosine value, sine value and power supply power factor command value. A control apparatus for an AC-AC direct power converter, wherein a current command value is used for the calculation of the on-duty.
請求項4または請求項5に記載した交流−交流直接電力変換器の制御装置において、
前記電力変換器の出力電流または出力電圧に応じて前記電源力率指令値を調節する手段を備えたことを特徴とする交流−交流直接電力変換器の制御装置。
In the control apparatus for an AC-AC direct power converter according to claim 4 or 5,
An AC-AC direct power converter control device comprising means for adjusting the power source power factor command value in accordance with an output current or an output voltage of the power converter.
JP2005181341A 2005-06-22 2005-06-22 AC-AC direct power converter controller Expired - Fee Related JP4747252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181341A JP4747252B2 (en) 2005-06-22 2005-06-22 AC-AC direct power converter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181341A JP4747252B2 (en) 2005-06-22 2005-06-22 AC-AC direct power converter controller

Publications (2)

Publication Number Publication Date
JP2007006564A JP2007006564A (en) 2007-01-11
JP4747252B2 true JP4747252B2 (en) 2011-08-17

Family

ID=37691616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181341A Expired - Fee Related JP4747252B2 (en) 2005-06-22 2005-06-22 AC-AC direct power converter controller

Country Status (1)

Country Link
JP (1) JP4747252B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4622840B2 (en) * 2005-12-13 2011-02-02 富士電機システムズ株式会社 AC / AC direct converter controller
JP4904534B2 (en) * 2007-05-16 2012-03-28 オーチス エレベータ カンパニー Pulse width modulation control of matrix converter
JP5769555B2 (en) * 2011-09-02 2015-08-26 国立大学法人 名古屋工業大学 AC-DC power converter control device
KR101422961B1 (en) 2012-12-27 2014-07-23 삼성전기주식회사 Driver device for power factor correction circuit
JP5672319B2 (en) 2013-01-23 2015-02-18 株式会社富士通ゼネラル Matrix converter
CN103236783B (en) * 2013-04-02 2016-08-03 南京航空航天大学 A kind of method widening dual-level matrix frequency converter power-factor angle range of accommodation
JP6269355B2 (en) * 2014-07-04 2018-01-31 株式会社安川電機 Matrix converter, power generation system, and power factor control method
CN104935180B (en) * 2015-06-10 2017-04-19 华南理工大学 Modulation method for suppressing common mode voltage with matrix converter
CN112054482B (en) * 2020-08-06 2022-05-06 三峡大学 Converter transformer zero sequence differential protection anti-misoperation method based on DTW algorithm

Also Published As

Publication number Publication date
JP2007006564A (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4747252B2 (en) AC-AC direct power converter controller
JP4904534B2 (en) Pulse width modulation control of matrix converter
JP5599538B1 (en) Power converter
JPWO2006118026A1 (en) Power conversion apparatus and power conversion method
JP5996531B2 (en) AC conversion circuit
JP4862475B2 (en) Switching pattern generation method for AC-AC direct conversion device
Klumpner et al. A new cost-effective multi-drive solution based on a two-stage direct power electronic conversion topology
JP4019979B2 (en) AC-AC power converter
JP5813934B2 (en) Power converter
JP4707111B2 (en) AC-AC direct power converter controller
JP2013093992A (en) Inverter control device
JP4423950B2 (en) AC / AC direct converter controller
WO2017159072A1 (en) Motor control device and drive system
Shimada et al. Matrix converter control using direct ac/ac conversion method for reducing output voltage harmonics
JPWO2010038841A1 (en) Three-phase rectifier
JP2004222338A (en) Power conversion device
JP2013066304A (en) Power converter
CN213185897U (en) Power conversion system
JP5769555B2 (en) AC-DC power converter control device
JP6716041B2 (en) Electric power converter and electric power steering device
JP3912596B2 (en) AC-AC power converter controller
WO2020202905A1 (en) Inverter device
Christe et al. Novel insight into the output current ripple for multilevel and multiphase converter topologies
JPH06284731A (en) Control device of power conversion apparatus
JP2924589B2 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

R150 Certificate of patent or registration of utility model

Ref document number: 4747252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees