JP4904534B2 - Pulse width modulation control of matrix converter - Google Patents

Pulse width modulation control of matrix converter Download PDF

Info

Publication number
JP4904534B2
JP4904534B2 JP2010508346A JP2010508346A JP4904534B2 JP 4904534 B2 JP4904534 B2 JP 4904534B2 JP 2010508346 A JP2010508346 A JP 2010508346A JP 2010508346 A JP2010508346 A JP 2010508346A JP 4904534 B2 JP4904534 B2 JP 4904534B2
Authority
JP
Japan
Prior art keywords
phase
signal
input
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010508346A
Other languages
Japanese (ja)
Other versions
JP2010527229A (en
Inventor
ブラスコ，ウラジミール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otis Elevator Co
Original Assignee
Otis Elevator Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otis Elevator Co filed Critical Otis Elevator Co
Publication of JP2010527229A publication Critical patent/JP2010527229A/en
Application granted granted Critical
Publication of JP4904534B2 publication Critical patent/JP4904534B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/297—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/27—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency
    • H02M5/271—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency from a three phase input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal

Description

本発明は電力システムに関する。本発明は特に、マトリックスコンバータまたは直接周波数変換器用のパルス幅変調制御方法に関する。   The present invention relates to a power system. The invention particularly relates to a pulse width modulation control method for matrix converters or direct frequency converters.

マトリックスコンバータは、その入力における１つの周波数の交流電圧をその出力において別の周波数の交流電圧に変換する電子装置である。マトリックスコンバータはまた、入力信号と出力信号の間で振幅や、位相の数を変更することもできる。マトリックスコンバータは、マトリックスコンバータの出力において単一の位相または複数の位相の電圧を提供するようにパルス幅変調（ＰＷＭ）によって制御される複数のスイッチング装置を含む。マトリックスコンバータ内のスイッチング装置の数は、入出力ラインにおける位相の数の関数である。ＰＷＭは、局所的に平均化された出力電圧が基準電圧に追従するようにマトリックスコンバータの入出力間でスイッチの接続を変更する。   A matrix converter is an electronic device that converts an alternating voltage of one frequency at its input to an alternating voltage of another frequency at its output. The matrix converter can also change the amplitude and number of phases between the input signal and the output signal. The matrix converter includes a plurality of switching devices that are controlled by pulse width modulation (PWM) to provide a single phase or multiple phase voltage at the output of the matrix converter. The number of switching devices in the matrix converter is a function of the number of phases in the input / output lines. PWM changes the switch connection between the input and output of the matrix converter so that the locally averaged output voltage follows the reference voltage.

マトリックスコンバータの用途の１つには、交流モータの速度およびトルクを制御することが挙げられる。この用途では、マトリックスコンバータは、交流入力信号（例えば、電力会社からの三相信号）を受け取り、この入力信号を交流モータに適合した周波数および振幅を有する単相または多相の出力信号に変換する。しかしながら、入力信号を適切な出力信号に変換する制御アルゴリズムの多くは、非常に複雑であり、また、大量のプロセッサリソースを消費する。さらに、マトリックスコンバータをモータ制御システムに組み込むには通常、複雑な制御ハードウェアが必要であり、それによって、システムの費用が増加する。   One application of a matrix converter is to control the speed and torque of an AC motor. In this application, the matrix converter receives an AC input signal (eg, a three-phase signal from a power company) and converts this input signal to a single-phase or multi-phase output signal having a frequency and amplitude adapted to the AC motor . However, many of the control algorithms that convert input signals to appropriate output signals are very complex and consume large amounts of processor resources. Furthermore, incorporating a matrix converter into a motor control system typically requires complex control hardware, thereby increasing the cost of the system.

本発明は、複数のスイッチング素子を含むマトリックスコンバータの制御に関する。マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されている。入力信号の位相は、それらの瞬時電圧振幅の関数としてソートされる。基準信号が、出力信号の各位相に対応する出力基準電圧から生成される。デューティサイクルが、ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとに計算される。スイッチング素子のうちの各１つを各スイッチング関数が制御する複数のスイッチング関数が次に、出力信号の位相ごとにデューティサイクルに基づいて生成される。   The present invention relates to control of a matrix converter including a plurality of switching elements. The matrix converter is adapted to receive a polyphase alternating current (AC) input signal having an input frequency and generate a polyphase alternating current output signal having an output frequency. The phase of the input signal is sorted as a function of their instantaneous voltage amplitude. A reference signal is generated from the output reference voltage corresponding to each phase of the output signal. A duty cycle is calculated for each phase of the output signal based on the phase of the sorted input signal and the reference signal. A plurality of switching functions, each switching function controlling each one of the switching elements, is then generated based on the duty cycle for each phase of the output signal.

複数のスイッチング素子を有するマトリックスコンバータと、これらのスイッチング素子を作動させる制御装置とを含む電力システムの概略図。The schematic diagram of the electric power system containing the matrix converter which has a some switching element, and the control apparatus which operates these switching elements. 図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。FIG. 2 is a schematic diagram of a switching element suitable for use in the matrix converter shown in FIG. 1. 図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。FIG. 2 is a schematic diagram of a switching element suitable for use in the matrix converter shown in FIG. 1. 図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。FIG. 2 is a schematic diagram of a switching element suitable for use in the matrix converter shown in FIG. 1. 入力信号から複数のスイッチング素子用のスイッチング関数を生成する制御装置のブロック図。The block diagram of the control apparatus which produces | generates the switching function for several switching elements from an input signal. その瞬時値に従ってソートされた入力信号を示すグラフ。The graph which shows the input signal sorted according to the instantaneous value. パルス幅変調関数を生成する三角比較信号のグラフ。A graph of a triangular comparison signal that generates a pulse width modulation function. 三角比較法により生成された中間スイッチング関数のグラフ。A graph of the intermediate switching function generated by the triangular comparison method. 中間スイッチング関数から導出された、マトリックス制御装置のスイッチング素子を制御するスイッチング関数のグラフ。The graph of the switching function which controls the switching element of a matrix control apparatus derived | led-out from the intermediate switching function. マトリックスコンバータ出力の位相についての出力電圧波形のグラフ。The graph of the output voltage waveform about the phase of a matrix converter output.

図１は、入力周波数で電源１２から多相交流（ＡＣ）電力を受け取り、出力周波数で負荷に多相交流電力を提供する電力システム１０の概略図である。電力システム１０は、ＬＣフィルタ２０と、マトリックスコンバータ２２と、マトリックスコンバータ（ＭｘＣ）制御装置２４とを含む。図示された実施例では、電源１２は、マトリックスコンバータ２２の入力に入力電圧ｖ1、ｖ2、ｖ3を提供しかつ入力電流ｉ1、ｉ2、ｉ3を供給する三相電源（入力位相Ｒ、Ｓ、Ｔを含む）である。図示の実施例ではまた、マトリックスコンバータ２２は、誘導モータ１４に、出力電圧ｖ1 o、ｖ2 o、ｖ3 o、出力電流ｉ1 o、ｉ2 o、ｉ3 oを含む三相電力（位相Ｕ、Ｖ、Ｗを含む）を提供する。 FIG. 1 is a schematic diagram of a power system 10 that receives polyphase alternating current (AC) power from a power supply 12 at an input frequency and provides polyphase alternating current power to a load at an output frequency. The power system 10 includes an LC filter 20, a matrix converter 22, and a matrix converter (MxC) controller 24. In the illustrated embodiment, the power supply 12 provides a three-phase power supply (input phase) that provides input voltages v 1 , v 2 , v 3 to the input of the matrix converter 22 and supplies input currents i 1 , i 2 , i 3. R, S, and T). In the illustrated embodiment, the matrix converter 22 also provides the induction motor 14 with three-phase power (including output voltages v 1 o , v 2 o , v 3 o , output currents i 1 o , i 2 o , i 3 o ( Phase U, V, W).

ＬＣフィルタ２０は、コイル２６ａ、２６ｂ、２６ｃと、コンデンサ２８ａ、２８ｂ、２８ｃとを含む。コイル２６ａは、入力位相Ｒに直列に接続され、コイル２６ｂは、入力位相Ｓに直列に接続され、コイル２６ｃは、入力位相Ｔに直列に接続される。コンデンサ２８ａは、入力位相Ｒ、Ｓ間に接続され、コンデンサ２８ｂは、入力位相Ｓ、Ｔ間に接続され、コンデンサ２８ｃは、入力位相Ｒ、Ｔ間に接続される。ＬＣフィルタ２０は、電流レベルを制御し、電源１２からの過渡電圧を防止する。   The LC filter 20 includes coils 26a, 26b, 26c and capacitors 28a, 28b, 28c. The coil 26a is connected in series to the input phase R, the coil 26b is connected in series to the input phase S, and the coil 26c is connected in series to the input phase T. The capacitor 28a is connected between the input phases R and S, the capacitor 28b is connected between the input phases S and T, and the capacitor 28c is connected between the input phases R and T. The LC filter 20 controls the current level and prevents a transient voltage from the power supply 12.

マトリックスコンバータ２２は、スイッチング素子ｓ11、ｓ21、ｓ31、ｓ12、ｓ22、ｓ32、ｓ13、ｓ23、ｓ33（ひとまとめにして、スイッチｓjkと呼ぶ）を含む。スイッチング素子ｓjkは、入力電圧ｖ1がスイッチング素子ｓ11、ｓ12、ｓ13の入力接続点で受け取られ、入力電圧ｖ2がスイッチング素子ｓ21、ｓ22、ｓ23の入力接続点で受け取られ、入力電圧ｖ3がスイッチング素子ｓ31、ｓ32、ｓ33の入力接続点で受け取られるように、ＬＣフィルタ２０を介して電源１２に接続される二方向スイッチである。スイッチング素子ｓ11、ｓ21、ｓ31の出力接続点は、モータ１４に出力電圧ｖ1 oを提供するように接続され、スイッチング素子ｓ12、ｓ22、ｓ32の出力接続点は、モータ１４に出力電圧ｖ2 oを提供するように接続され、スイッチング素子ｓ13、ｓ23、ｓ33の出力接続点は、モータ１４に出力電圧ｖ3 oを提供するように接続される。マトリックスコンバータ３０は、その入力において三相電力を受け取り、その出力において三相電力を提供するように図示されているが、マトリックスコンバータ２２は、任意の数の位相を有する電源１２から電力を受け取り、モータ１４に任意の数の位相で電力を提供するように適合できることは理解されるであろう。 Matrix converter 22 includes switching elements s 11 , s 21 , s 31 , s 12 , s 22 , s 32 , s 13 , s 23 , s 33 (collectively referred to as switch s jk ). In the switching element s jk , the input voltage v 1 is received at the input connection point of the switching elements s 11 , s 12 , and s 13 , and the input voltage v 2 is received at the input connection point of the switching elements s 21 , s 22 , and s 23. The bidirectional switch is connected to the power supply 12 via the LC filter 20 so that the input voltage v 3 is received at the input connection point of the switching elements s 31 , s 32 and s 33 . The output connection points of the switching elements s 11 , s 21 , s 31 are connected to provide the output voltage v 1 o to the motor 14, and the output connection points of the switching elements s 12 , s 22 , s 32 are connected to the motor 14. Are connected to provide an output voltage v 2 o, and the output connection points of the switching elements s 13 , s 23 , s 33 are connected to provide an output voltage v 3 o to the motor 14. Although the matrix converter 30 is illustrated as receiving three-phase power at its input and providing three-phase power at its output, the matrix converter 22 receives power from a power supply 12 having any number of phases, It will be appreciated that the motor 14 can be adapted to provide power at any number of phases.

ＭｘＣ制御装置２４は、出力周波数でモータ１４に出力信号を提供するようスイッチｓjkを作動させるスイッチング関数Ｓjkを提供するようにスイッチング素子ｓjkのそれぞれに接続される。すなわち、ＭｘＣ制御装置２４は、電源１２からの入力信号の周波数をモータ１４に適した出力周波数に変換するようにスイッチング素子ｓjkを作動させる。ＭｘＣ制御装置２４は、入力として入力電圧ｖ1、ｖ2、ｖ3を受け取り、これらの入力に基づいてスイッチング関数Ｓjkを生成する。スイッチング関数を作成するのに用いるアルゴリズムは、以下により詳細に説明する。 The MxC controller 24 is connected to each of the switching elements s jk to provide a switching function S jk that operates the switch s jk to provide an output signal to the motor 14 at the output frequency. That is, the MxC control device 24 operates the switching element s jk so as to convert the frequency of the input signal from the power supply 12 into an output frequency suitable for the motor 14. The MxC controller 24 receives input voltages v 1 , v 2 , v 3 as inputs and generates a switching function S jk based on these inputs. The algorithm used to create the switching function is described in more detail below.

図２Ａ〜図２Ｃは、マトリックスコンバータ２２内のスイッチング素子ｓjkに適した装置の概略図である。各装置は、その入力接続点で入力電圧ｖjを受け取り、その出力接続点で出力電圧ｖk oを提供する。各装置は、ともにＭｘＣ制御装置２４により提供されるスイッチング関数Ｓjkおよびその補数 2A to 2C are schematic views of an apparatus suitable for the switching element s jk in the matrix converter 22. Each device receives an input voltage v j at its input connection and provides an output voltage v k o at its output connection. Each device is a switching function S jk provided by the MxC controller 24 and its complement.

Figure 0004904534
Figure 0004904534

によって制御される。図２Ａは、逆阻止能力を有する逆平行構成（エミッタ−コレクタ）で接続されたトランジスタ４２を含む装置４０を示している。図２Ｂは、コレクタ共通構成で接続されたトランジスタ４２を含む装置４４を示している。装置４４の各トランジスタ４２は、各トランジスタ４２とダイオード４６間に逆の導電性を付与するように逆平行構成でダイオード４６に接続されている。図２Ｃは、エミッタ共通構成で接続されたトランジスタ４２を含む装置４８を示している。装置４８の各トランジスタ４２は、各トランジスタ４２とダイオード４６間に逆の導電性を付与するように逆平行構成でダイオード４６に接続されている。いくつかの実施例では、図２Ａ、図２Ｂ、図２Ｃのトランジスタ４２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。装置４０、４４、４８は、単なる例示であって、２つの接続点間に二方向スイッチングを提供するように制御可能な任意の装置をスイッチング素子ｓjkとして使用できることに留意されたい。 Controlled by. FIG. 2A shows a device 40 that includes a transistor 42 connected in an anti-parallel configuration (emitter-collector) with reverse blocking capability. FIG. 2B shows a device 44 that includes a transistor 42 connected in a common collector configuration. Each transistor 42 of the device 44 is connected to the diode 46 in an anti-parallel configuration so as to provide reverse conductivity between each transistor 42 and the diode 46. FIG. 2C shows a device 48 that includes a transistor 42 connected in a common emitter configuration. Each transistor 42 of the device 48 is connected to the diode 46 in an antiparallel configuration to provide reverse conductivity between each transistor 42 and the diode 46. In some embodiments, transistor 42 of FIGS. 2A, 2B, and 2C is an insulated gate bipolar transistor (IGBT). It should be noted that the devices 40, 44, 48 are merely exemplary, and any device that can be controlled to provide bi-directional switching between two connection points can be used as the switching element s jk .

装置４０、４４、４８のトランジスタ４２は、トランジスタ４２を流れる電流を制御するようにトランジスタ４２のゲートにパルスを提供するパルス幅変調（ＰＷＭ）信号によって制御可能である。ゲートパルスは、スイッチング素子ｓjkが閉（即ち、通電状態）のとき“１”の値をとり、スイッチング素子ｓjkが開のとき“０”の値をとるスイッチング関数Ｓjkによってモデル化可能である。誘導負荷（例えば、誘導モータ１４）がマトリックスコンバータ２２の出力に設けられた場合、スイッチング素子ｓjkの１つは、与えられた任意の時間に通電状態にある必要がある。また、入力位相Ｒ、Ｓ、Ｔ間の短絡を防止するために、どの２つのスイッチング素子ｓjkも同時に通電状態となってはいけない。これらの制約は、 Transistors 42 of devices 40, 44, 48 can be controlled by a pulse width modulation (PWM) signal that provides a pulse to the gate of transistor 42 to control the current through transistor 42. The gate pulse can be modeled by a switching function S jk that takes a value of “1” when the switching element s jk is closed (ie, energized) and takes a value of “0” when the switching element s jk is open. is there. When an inductive load (eg, induction motor 14) is provided at the output of the matrix converter 22, one of the switching elements s jk needs to be energized at any given time. In addition, in order to prevent a short circuit between the input phases R, S, and T, no two switching elements s jk should be energized at the same time. These constraints are

Figure 0004904534
Figure 0004904534

と表すことができる。式（１）から、与えられたｋについて、ｎ−１個の独立したスイッチング関数Ｓjkがあるだけということになる。従って、スイッチング関数Ｓjkの数は、ｎ×ｍ個のスイッチング関数から（ｎ−１）×ｍ個のスイッチング関数へと低減可能である。 It can be expressed as. From equation (1), there are only n-1 independent switching functions S jk for a given k. Therefore, the number of switching functions S jk can be reduced from n × m switching functions to (n−1) × m switching functions.

図１に示すように、出力位相Ｕ、Ｖ、Ｗごとの出力信号は、電源１２からの三相入力電力に対応する３つのスイッチング素子ｓ1k、ｓ2k、ｓ3kを制御することによって生成される。従って、図１に示す３×３マトリックスコンバータ２２は、各コンバータが３つの入力位相と、スイッチング素子ｓ1、ｓ2、ｓ3の制御に基づく信号を有する１つの出力位相とを含む、３つのコンバータと見ることができる。三相入力・単相出力マトリックスコンバータからの出力電圧ｖoは、 As shown in FIG. 1, an output signal for each of the output phases U, V, and W is generated by controlling three switching elements s 1k , s 2k , and s 3k corresponding to the three-phase input power from the power supply 12. The Accordingly, the 3 × 3 matrix converter 22 shown in FIG. 1 includes three input phases, each converter having three input phases and one output phase having a signal based on the control of the switching elements s 1 , s 2 , s 3 . Can be seen as a converter. The output voltage vo from the three-phase input / single-phase output matrix converter is

Figure 0004904534
Figure 0004904534

である。短いサンプリング間隔ＴSに亘る局所的な平均化を用い、サンプリング間隔ＴSに亘って入力電圧ｖ1、ｖ2、ｖ3が一定であると仮定すると、式（２）は、
ｖo＝ｄ1ｖ1＋ｄ2ｖ2＋ｄ3ｖ3 （３）
と書くことができ、ここで、ｄ1、ｄ2、ｄ3は、ｄ1,2,3＝Ｔ1,2,3／ＴSと定義されたデューティサイクル関数である。ＴSは、スイッチング素子ｓ1、ｓ2、ｓ3それぞれが通電状態にある時間に対応する時間間隔Ｔ1、Ｔ2、Ｔ3の合計であり、ｖoは、局所的に平均化された出力電圧である。従って、式（１）は、デューティサイクルを用いて、
ｄ1＋ｄ2＋ｄ3＝１ （４）
と表すことができ、ここで、０≦ｄ1，ｄ2，ｄ3≦１である。式（４）は、出力電圧ｖoが２つのデューティサイクル関数の関数であることを示しているが、その理由は、３つめのデューティサイクル関数が、既知の２つのデューティサイクル関数から計算できるからである。 It is. Using local averaging over a short sampling interval T S and assuming that the input voltages v 1 , v 2 , v 3 are constant over the sampling interval T S , equation (2) is
v o = d 1 v 1 + d 2 v 2 + d 3 v 3 (3)
Where d 1 , d 2 , d 3 are duty cycle functions defined as d 1,2,3 = T 1,2,3 / T S. T S is the sum of the time intervals T 1 , T 2 , T 3 corresponding to the time each of the switching elements s 1 , s 2 , s 3 is energized, and v o is locally averaged. Output voltage. Thus, equation (1) uses the duty cycle to
d 1 + d 2 + d 3 = 1 (4)
Where 0 ≦ d 1 , d 2 , d 3 ≦ 1. Equation (4) shows that the output voltage v o is a function of two duty cycle functions, because the third duty cycle function can be calculated from two known duty cycle functions. It is.

デューティサイクル関数ｄ1、ｄ2、ｄ3は、出力電圧ｖoを制御するためばかりでなく、１つのサンプリング間隔における特定の入力位相に亘る出力電流ｉoの配分に関するさらなる基準を付与するためにも用いることができる。特に、入力電流ｉ1、ｉ2、ｉ3は、
ｄ1ｉo＝ｉ1； ｄ2ｉo＝ｉ2； ｄ3ｉo＝ｉ3 （５）
というふうに、出力電流ｉoと関連している。出力電流ｉoから入力電流ｉ1、ｉ2、ｉ3への局所的に平均化された寄与のうちの２つの寄与の比は、変位係数を制御するために、位相がずれた入力電圧ｖ1、ｖ2、ｖ3の所望の比に従うように選択できる。これは、デューティサイクル関数に電流配分係数ａを導入することによって実現可能であり、ここで、電流配分係数ａは、
ａ＝ｉ2／ｉ3＝ｄ2／ｄ3＝ｖ2 *／ｖ3 * （６）
と定義することができ、ここで、電圧ｖ2 *、ｖ3 *は、位相角基準電圧である。電圧ｖ2 *、ｖ3 *はそれぞれ、入力電圧ｖ2、ｖ3と同相になるように位相ロックループ（ＰＬＬ）装置によって生成可能である。 The duty cycle functions d 1 , d 2 , d 3 are not only for controlling the output voltage v o , but also to give further criteria for the distribution of the output current i o over a particular input phase in one sampling interval. Can also be used. In particular, the input currents i 1 , i 2 , i 3 are
d 1 i o = i 1 ; d 2 i o = i 2 ; d 3 i o = i 3 (5)
As such, it is related to the output current i o . The ratio of the two of the locally averaged contributions from the output current i o to the input currents i 1 , i 2 , i 3 is the out-of-phase input voltage v to control the displacement coefficient. It can be selected to follow the desired ratio of 1 , v 2 , v 3 . This can be achieved by introducing a current distribution factor a into the duty cycle function, where the current distribution factor a is
a = i 2 / i 3 = d 2 / d 3 = v 2 * / v 3 * (6)
Where the voltages v 2 * and v 3 * are phase angle reference voltages. The voltages v 2 * and v 3 * can be generated by a phase locked loop (PLL) device so as to be in phase with the input voltages v 2 and v 3 , respectively.

未知のデューティサイクルの数を３から２に低減するために、式（４）は、ｄ1＝１−（ｄ2＋ｄ3）と表すことができ、式（３）に代入すると、
ｖo−ｖ1＝ｄ2（ｖ2−ｖ1）＋ｄ3（ｖ3−ｖ1） （７）
となる。さらに、式（６）は、ｄ2＝ａｄ3と表すことができ、式（７）に代入して書き直すと、ｄ3についての式：
ｄ3＝（ｖo−ｖ1）／（（ｖ3−ｖ1）＋ａ（ｖ2−ｖ1）） （８）
が得られる。出力電圧および入力電力係数要求を満足するようにｄ3を計算すれば、残りのデューティサイクル関数ｄ1、ｄ2は、式（４）、（７）からたどって計算可能である。 To reduce the number of unknown duty cycle from 3 to 2, the equation (4) is, d 1 = 1- (d 2 + d 3) and can be represented, when substituted into equation (3),
v o −v 1 = d 2 (v 2 −v 1 ) + d 3 (v 3 −v 1 ) (7)
It becomes. Furthermore, equation (6) can be expressed as d 2 = ad 3, and if it is rewritten by substituting into equation (7), the equation for d 3 is:
d 3 = ( vo −v 1 ) / ((v 3 −v 1 ) + a (v 2 −v 1 )) (8)
Is obtained. If d 3 is calculated so as to satisfy the output voltage and input power coefficient requirements, the remaining duty cycle functions d 1 and d 2 can be calculated from equations (4) and (7).

図３は、スイッチング素子ｓ1、ｓ2、ｓ3用のスイッチング関数Ｓ1、Ｓ2、Ｓ3を生成するＭｘＣ制御装置２４の一部（ＭｘＣ制御装置部２４ａと呼ぶ）のブロック図である。ＭｘＣ制御装置部２４ａは、上に概略した制約に従うスイッチング関数を生成するシステムの実施例である。ＭｘＣ制御装置部２４ａは、位相ロックループ（ＰＬＬ）モジュール５０、直線性拡張装置モジュール５２、信号極性モジュール５４、レベル変更装置モジュール５６、ソートモジュール６０、デューティサイクルモジュール６２、パルス幅変調（ＰＷＭ）モジュール６４、およびデマルチプレクスモジュール６６を含む。ＭｘＣ制御装置部２４ａの各モジュールは、ハードウェア、ソフトウェア、ファームウェア、あるいはこれらの組み合わせで実現できる。ＭｘＣ制御装置２４の３つの出力位相Ｕ、Ｖ、Ｗすべてについて出力信号を供給するために、３つのＭｘＣ制御装置部２４ａが、電源１２からの入力位相に並列に接続可能である。 Figure 3 is a block diagram of a portion of MxC control device 24 generates switching elements s 1, s 2, the switching function S 1 for s 3, S 2, S 3 (referred to as MxC controller unit 24a) . The MxC control unit 24a is an embodiment of a system that generates a switching function that obeys the constraints outlined above. The MxC controller 24a includes a phase lock loop (PLL) module 50, a linearity extender module 52, a signal polarity module 54, a level changer module 56, a sort module 60, a duty cycle module 62, and a pulse width modulation (PWM) module. 64 and a demultiplexing module 66. Each module of the MxC control unit 24a can be realized by hardware, software, firmware, or a combination thereof. In order to supply output signals for all three output phases U, V, W of the MxC controller 24, three MxC controllers 24 a can be connected in parallel to the input phase from the power supply 12.

ＰＬＬモジュール５０は、その入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*を直線性拡張装置５２に提供する。直線性拡張装置モジュール５２は、出力基準電圧ｖ1 o、ｖ2 o、ｖ3 oおよびゼロシーケンス信号ｖzsに基づいて信号７０を信号極性モジュール５４に提供する。信号極性モジュール５４は、直線性拡張装置モジュール５２からの信号およびデューティサイクルモジュール６２からの極性信号ｐｏｌに基づいて信号７２をレベル変更装置モジュール５６に提供する。レベル変更装置モジュール５６は、修正された出力基準電圧Δｖ1 o**、Δｖ2 o**、Δｖ3 o**を生成し、これらの修正された出力基準電圧のうちの１つが、デューティサイクルモジュール６２への入力として提供される。 The PLL module 50 receives input voltages v 1 , v 2 , v 3 at its inputs and provides output reference voltages v 1 o * , v 2 o * , v 3 o * to the linearity extender 52. Linearity extender module 52 provides signal 70 to signal polarity module 54 based on output reference voltages v 1 o , v 2 o , v 3 o and zero sequence signal v zs . The signal polarity module 54 provides a signal 72 to the level changer module 56 based on the signal from the linearity extender module 52 and the polarity signal pol from the duty cycle module 62. Level changer module 56 generates modified output reference voltages Δv 1 o ** , Δv 2 o ** , Δv 3 o ** , one of these modified output reference voltages being a duty cycle. Provided as input to module 62.

ソートモジュール６０もその入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、その出力においてソートされた電圧信号ｖmim、ｖmid、ｖmaxを生成し、デマルチプレクスモジュール６６にデコード信号を提供する。デューティサイクルモジュール６２は、ソートされた電圧信号ｖmim、ｖmid、ｖmaxからデューティサイクル信号ｄmim、ｄmid、ｄmaxを生成する。ＰＷＭモジュール６４は、デューティサイクル信号ｄmim、ｄmid、ｄmaxからスイッチング関数Ｓmim、Ｓmid、Ｓmaxを生成し、デマルチプレクスモジュール６６は、スイッチング関数Ｓmim、Ｓmid、Ｓmaxおよびソートモジュール６０からのデコード信号に基づいて出力スイッチング関数Ｓ1、Ｓ2、Ｓ3を提供する。 Sort module 60 also receives input voltages v 1 , v 2 , v 3 at its input, generates sorted voltage signals v mim , v mid , v max at its output, and provides decode signals to demultiplex module 66. To do. Duty cycle module 62 generates duty cycle signals d mim , d mid , d max from the sorted voltage signals v mim , v mid , v max . The PWM module 64 generates the switching functions S mim , S mid , S max from the duty cycle signals d mim , d mid , d max, and the demultiplex module 66 the switching functions S mim , S mid , S max and sort Based on the decoded signal from module 60, output switching functions S 1 , S 2 , S 3 are provided.

ソートモジュール６０は入力電圧ｖ1、ｖ2、ｖ3を受け取り、それらの瞬時電圧振幅の関数としてソートする。入力電圧ｖ1、ｖ2、ｖ3は、ｖmaxが最大振幅の入力位相となり、ｖminが最小振幅の入力位相となり、ｖmidがｖmaxとｖminの中間の振幅の入力位相となるようにソートされる。信号ｖmax、ｖmid、ｖminは、ソートモジュール６０の出力およびデューティサイクルモジュール６２の入力において提供される。ソートモジュール６０はまた、ソートされた入力電圧ｖmin、ｖmid、ｖmaxをそれらのもとの入力電圧ｖ1、ｖ2、ｖ3に関連させるデコード信号をデマルチプレクスモジュール６６に提供する。 Sort module 60 receives input voltages v 1 , v 2 , v 3 and sorts them as a function of their instantaneous voltage amplitude. In the input voltages v 1 , v 2 , and v 3 , v max is an input phase having the maximum amplitude, v min is an input phase having the minimum amplitude, and v mid is an input phase having an amplitude between v max and v min. To be sorted. Signals v max , v mid , v min are provided at the output of sort module 60 and at the input of duty cycle module 62. Sort module 60 also provides a demultiplexing module 66 with decoded signals that relate the sorted input voltages v min , v mid , v max to their original input voltages v 1 , v 2 , v 3 .

ＰＬＬモジュール５０はまた、その入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、その出力において出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*を生成する。出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*は、入力電圧ｖ1、ｖ2、ｖ3とそれぞれ位相がロックされる。出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*は、直線性拡張装置モジュール５２に提供され、直線性拡張装置モジュール５２は、出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*の直線性を拡張する。出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*の直線性は、出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*のピークを低減するように特定の波形および振幅を有するゼロシーケンス信号ｖzsを付加することによって拡張できる。いくつかの実施例では、ゼロシーケンス信号ｖzsは、出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*のうちの１つの第３高調波である。ゼロシーケンス信号ｖzsを適切に選択することで、出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*の直線性は、２／√３倍に、すなわち１５．４％だけ拡張できる。 The PLL module 50 also receives input voltages v 1 , v 2 , v 3 at its input and generates output reference voltages v 1 o * , v 2 o * , v 3 o * at its output. The phases of the output reference voltages v 1 o * , v 2 o * , and v 3 o * are locked to the input voltages v 1 , v 2 , and v 3 , respectively. The output reference voltages v 1 o * , v 2 o * , v 3 o * are provided to the linearity extender module 52, which is connected to the output reference voltages v 1 o * , v 2 o * , Extend the linearity of v 3 o * . Output reference voltage v 1 o *, v 2 o *, v 3 o * of the linearity, the output reference voltage v 1 o *, v 2 o *, v 3 o * specific waveform and to reduce the peak of This can be extended by adding a zero sequence signal v zs with amplitude. In some embodiments, the zero sequence signal v zs is the third harmonic of one of the output reference voltages v 1 o * , v 2 o * , v 3 o * . By appropriately selecting the zero sequence signal v zs , the linearity of the output reference voltages v 1 o * , v 2 o * , v 3 o * can be expanded by 2 / √3 times, ie, 15.4%. .

ゼロシーケンス信号ｖzsが出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*に付加された後で、信号７０が極性モジュール５４に提供される。極性モジュール５４は、デューティサイクルモジュール６２から極性信号ｐｏｌを受け取り、極性信号ｐｏｌは、ソートされた入力電圧ｖmidがゼロか正のとき“１”の値を有し、ソートされた入力電圧ｖmidが負のとき“−１”の値を有する。直線性拡張装置５２からの信号に極性信号ｐｏｌを掛け合わせることで、上述した基準０≦ｄ1，ｄ2，ｄ3≦１を確実に満足する。 After the zero sequence signal v zs is added to the output reference voltages v 1 o * , v 2 o * , v 3 o * , a signal 70 is provided to the polarity module 54. The polarity module 54 receives the polarity signal pol from the duty cycle module 62, and the polarity signal pol has a value of “1” when the sorted input voltage v mid is zero or positive, and the sorted input voltage v mid It has a value of “−1” when is negative. By multiplying the signal from the linearity expansion device 52 by the polarity signal pol, the above-mentioned criteria 0 ≦ d 1 , d 2 , d 3 ≦ 1 are surely satisfied.

図４は、ソートされた入力電圧ｖmin、ｖmid、ｖmaxと極性信号ｐｏｌの関係を示すグラフである。入力電圧ｖ1、ｖ2、ｖ3が時間に対してプロットされており、入力電圧ｖ1、ｖ2、ｖ3は互いに約１２０°位相がずれている。直線ｐｏｌは、中間振幅と共に入力電圧の極性が変化するにつれて極性信号ｐｏｌの値が変化するのを示している。例えば、瞬間Ｔinstにおいて、ソートモジュール６０は、｛ｖ1、ｖ2、ｖ3｝＝｛ｖmin、ｖmid、ｖmax｝となるように入力電圧ｖ1、ｖ2、ｖ3をソートし、極性信号ｐｏｌは、ｖmid≧０なのでｐｏｌ＝１の値を有する。 FIG. 4 is a graph showing the relationship between the sorted input voltages v min , v mid , v max and the polarity signal pol. Input voltages v 1 , v 2 , v 3 are plotted against time, and the input voltages v 1 , v 2 , v 3 are about 120 ° out of phase with each other. The straight line pol shows that the value of the polarity signal pol changes as the polarity of the input voltage changes with the intermediate amplitude. For example, at the instant T inst , the sorting module 60 sorts the input voltages v 1 , v 2 , v 3 so that {v 1 , v 2 , v 3 } = {v min , v mid , v max }. The polarity signal pol has a value of pol = 1 because v mid ≧ 0.

図３を再び参照すると、極性モジュール５４は、極性が調整された出力基準電圧ｖ1 o*、ｖ2 o*、ｖ3 o*（即ち、信号７２）をレベル変更装置モジュール５６に提供する。レベル変更装置モジュール５６は、これらの信号を調整、変更して、それぞれ入力電圧ｖ1、ｖ2、ｖ3の最大約８６．６％までの振幅を有する修正された出力電圧Δｖ1 o**、Δｖ2 o**、Δｖ3 o**を提供する。修正された出力基準電圧Δｖ1 o**、Δｖ2 o**、Δｖ3 o**のうちの１つが、デューティサイクル関数ｄ1、ｄ2、ｄ3の計算に使用するためにデューティサイクルモジュール６２に提供される。 Referring again to FIG. 3, the polarity module 54 provides the output level voltages v 1 o * , v 2 o * , v 3 o * (ie, signal 72) with adjusted polarity to the level changer module 56. The level changer module 56 adjusts and changes these signals to provide a modified output voltage Δv 1 o ** having an amplitude of up to about 86.6% of the input voltages v 1 , v 2 , v 3 , respectively. , Δv 2 o ** , Δv 3 o ** . A duty cycle module for one of the modified output reference voltages Δv 1 o ** , Δv 2 o ** , Δv 3 o ** to be used in the calculation of the duty cycle functions d 1 , d 2 , d 3 62.

デューティサイクルモジュール６２は、ソートされた入力電圧ｖmin、ｖmid、ｖmaxおよび、修正された出力基準電圧Δｖ1 o**、Δｖ2 o**、Δｖ3 o**のうちの１つを受け取り、デューティサイクルｄmin、ｄmid、ｄmaxを生成する。サンプリング間隔ＴSについてデューティサイクルは、以下の表に従って計算される。信号ｖ* min、ｖ* mid、ｖ* maxはそれぞれ、位相ロックされかつソートされた入力基準電圧ｖmin、ｖmid、ｖmaxであり、ａは、上述した電流配分係数であり、ΔＶoは、レベル変更装置モジュール５６によりデューティサイクルモジュール６２に提供される基準信号である。 The duty cycle module 62 may include the sorted input voltages v min , v mid , v max and the modified output reference voltages Δ v 1 o ** , Δ v 2 o ** , Δ v 3 o ** . Take one and generate duty cycles d min , d mid , d max . For the sampling interval T S , the duty cycle is calculated according to the following table. A signal v * min, v * mid, v * max , respectively, phase-locked and sorted input reference voltage v min, v mid, v max , a is the above-described current distribution coefficient, [Delta] V o is , A reference signal provided to the duty cycle module 62 by the level changer module 56.

Figure 0004904534
Figure 0004904534

デューティサイクル関数ｄmin、ｄmid、ｄmaxが計算された後で、ＰＷＭモジュール６４は、デューティサイクル関数ｄmin、ｄmid、ｄmaxの関数である変調関数ｕh m、ｕl mを生成する。いくつかの実施例では、ｕl m＝ｄmid＋ｄmax＝（１＋ａ）ｄmaxかつｕh m＝ｄmaxである。ＰＷＭモジュール６４は、変調関数ｕh m、ｕl mを既知の周波数の三角搬送波信号と比較して、スイッチング素子ｓ1、ｓ2、ｓ3用のスイッチング関数を生成する。図５Ａは、三角搬送波信号ｖtriを示すグラフであり、このグラフ上にデューティサイクル関数ｄmin、ｄmid、ｄmaxおよび変調関数ｕh m、ｕl mがプロットされている。 After the duty cycle functions d min , d mid , d max are calculated, the PWM module 64 generates modulation functions u h m , u l m that are functions of the duty cycle functions d min , d mid , d max. . In some embodiments, u l m = d mid + d max = (1 + a) d max and u h m = d max . The PWM module 64 compares the modulation functions u h m , u l m with a triangular carrier signal of a known frequency to generate a switching function for the switching elements s 1 , s 2 , s 3 . FIG. 5A is a graph showing the triangular carrier signal v tri , on which the duty cycle functions d min , d mid , d max and modulation functions u h m , u l m are plotted.

変調関数ｕh m、ｕl mを三角搬送波関数ｖtriと比較することにより、中間スイッチング関数Ｓtc max、Ｓtc midが生成される。図５Ｂは、中間スイッチング関数Ｓtc max、Ｓtc midについての波形を示すグラフである。中間スイッチング関数Ｓtc maxは、三角搬送波信号ｖtriがｕh mより小さいときは論理値“１”を有し、それ以外のときは論理値“０”を有する。中間スイッチング関数Ｓtc midは、三角搬送波信号ｖtriがｕl mより小さいときは論理値“１”を有し、それ以外のときは論理値“０”を有する。 Modulation function u h m, by the u l m is compared with the triangular carrier wave function v tri, intermediate switching function S tc max, is S tc mid generated. FIG. 5B is a graph showing waveforms for the intermediate switching functions Stc max and Stc mid . The intermediate switching function Stc max has a logical value “1” when the triangular carrier signal v tri is smaller than u h m , and has a logical value “0” otherwise. The intermediate switching function Stc mid has a logical value “1” when the triangular carrier signal v tri is smaller than u l m , and has a logical value “0” otherwise.

図５Ｃは、中間スイッチング関数Ｓtc max、Ｓtc midから導出された、スイッチング関数Ｓmin、Ｓmid、Ｓmaxのグラフである。スイッチング関数Ｓmin、Ｓmid、Ｓmaxは、下記のように、
Ｓmax＝Ｓtc max
Ｓmid＝ＸＯＲ（Ｓtc max ，Ｓ tc min ）
Ｓmin＝ＮＯＴ（Ｓtc mid ）
として導出される。論理ゲートは、中間スイッチング関数Ｓtc max、Ｓtc midからスイッチング関数Ｓmin、Ｓmid、Ｓmaxを生成するように、通常の三角比較ハードウェアに接続可能である。 FIG. 5C is a graph of the switching functions S min , S mid , S max derived from the intermediate switching functions S tc max , S tc mid . The switching functions S min , S mid , S max are as follows:
S max = S tc max
S mid = XOR ( Stc max , Stc min )
S min = NOT (S tc mid )
As derived. The logic gate can be connected to normal triangular comparison hardware so as to generate the switching functions S min , S mid , S max from the intermediate switching functions S tc max , S tc mid .

スイッチング関数Ｓmin、Ｓmid、Ｓmaxは次いで、デマルチプレクスモジュール６６に提供され、デマルチプレクスモジュール６６は、ソートブロック６０により提供されるデコード信号に基づいてスイッチング関数Ｓmin、Ｓmid、Ｓmaxをスイッチング素子ｓ1、ｓ2、ｓ3に関連させる。このように、スイッチング関数Ｓ1が、スイッチング素子ｓ1に提供され、スイッチング関数Ｓ2が、スイッチング素子ｓ2に提供され、スイッチング関数Ｓ3が、スイッチング素子ｓ3に提供される。図５Ｄは、ｖmid≧０のとき、生成されたスイッチング関数Ｓ1、Ｓ2、Ｓ3がそれぞれスイッチング素子ｓ1、ｓ2、ｓ3を制御している波形のグラフである。ＭｘＣ制御装置部２４ａについての出力電圧ｖoは、ｖmin、ｖmid、ｖmaxの局所的に平均化された寄与である。 Switching function S min, S mid, S max is then provided to demultiplexing module 66, demultiplexing module 66, the switching function S min on the basis of the decoded signal provided by the sorting block 60, S mid, S Let max relate to the switching elements s 1 , s 2 , s 3 . Thus, the switching function S 1 is provided to the switching element s 1 , the switching function S 2 is provided to the switching element s 2 , and the switching function S 3 is provided to the switching element s 3 . FIG. 5D is a graph of waveforms in which the generated switching functions S 1 , S 2 , S 3 control the switching elements s 1 , s 2 , s 3 when v mid ≧ 0, respectively. The output voltage v o for the MxC controller unit 24a is a locally averaged contribution of v min , v mid , v max .

まとめると、本発明は、複数のスイッチング素子を含むマトリックスコンバータの制御に関する。マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されている。入力信号の位相は、それらの瞬時電圧振幅の関数としてソートされる。基準信号が、出力信号の各位相に対応する出力基準電圧から生成される。デューティサイクルが、ソートされた入力信号位相および基準信号に基づいて出力信号の位相ごとに計算される。スイッチング素子のうちの各１つをそれぞれが制御する複数のスイッチング関数が次に、出力信号の位相ごとにデューティサイクルに基づいて生成される。   In summary, the present invention relates to the control of a matrix converter including a plurality of switching elements. The matrix converter is adapted to receive a polyphase alternating current (AC) input signal having an input frequency and generate a polyphase alternating current output signal having an output frequency. The phase of the input signal is sorted as a function of their instantaneous voltage amplitude. A reference signal is generated from the output reference voltage corresponding to each phase of the output signal. A duty cycle is calculated for each phase of the output signal based on the sorted input signal phase and the reference signal. A plurality of switching functions, each controlling each one of the switching elements, are then generated based on the duty cycle for each phase of the output signal.

好ましい実施例に関連させて本発明を説明したが、当業者ならば、本発明の趣旨および範囲から逸脱することなく、形態および細部に関して変更が可能であると分かるであろう。   Although the invention has been described with reference to preferred embodiments, workers skilled in the art will recognize that changes may be made in form and detail without departing from the spirit and scope of the invention.

Claims (16)

複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
中間の入力位相電圧の極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算し、
ソートされた入力信号の位相、電流配分係数および基準信号に基づいて出力信号の位相ごとにデューティサイクル関数を計算し、
出力信号の位相ごとにデューティサイクル関数に基づいて複数のスイッチング関数を生成する、
ことを含み、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とする方法。A method of controlling a matrix converter including a plurality of switching elements, wherein the matrix converter is adapted to receive a polyphase alternating current (AC) input signal having an input frequency and to generate a polyphase alternating current output signal having an output frequency. And the method comprises:
Sort the phase of the input signal as a function of the instantaneous voltage amplitude of the phase of the input signal,
Generate a reference signal from the output reference voltage corresponding to each phase of the output signal,
Calculate the current distribution factor based on the polarity of the intermediate input phase voltage and the phase-locked input reference voltage,
Calculate the duty cycle function for each phase of the output signal based on the sorted input signal phase , current distribution factor and reference signal,
Generate multiple switching functions based on the duty cycle function for each phase of the output signal,
And each switching function controls a respective one of the switching elements. 入力信号の位相をソートすることは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号の位相に関連させることを含むことを特徴とする請求項１記載の方法。  The method of claim 1, wherein sorting the phases of the input signals includes associating each of the sorted input signal phases with the phase of the original input signal. ソートされた入力信号の位相の、元の入力信号の位相に対する関連に基づいて、スイッチング関数のそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項２記載の方法。  The method of claim 2, further comprising associating each of the switching functions with a switching element based on the relationship of the phase of the sorted input signal to the phase of the original input signal. 基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧のうちの１つを基準信号として選択する、
ことを含むことを特徴とする請求項１記載の方法。Generating the reference signal is
Adding a zero sequence signal to each of the output reference voltages to provide a modified output reference voltage;
Selecting one of the modified output reference voltages as a reference signal;
The method of claim 1 comprising: ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項４記載の方法。  5. The method of claim 4, wherein adding the zero sequence signal includes selecting the zero sequence signal to extend the linearity of the switching function by about 15.4%. 基準信号を生成することは、対応する入力信号電圧の約８６．６％の振幅を有する出力信号電圧を提供するように、ゼロシーケンス信号を付加した後に出力基準電圧信号を調整、変更することをさらに含むことを特徴とする請求項４記載の方法。  Generating the reference signal includes adjusting and changing the output reference voltage signal after adding the zero sequence signal to provide an output signal voltage having an amplitude of about 86.6% of the corresponding input signal voltage. The method of claim 4, further comprising: スイッチング関数を生成することは、
出力信号の位相ごとにデューティサイクルに基づいて変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較信号との比較に基づいてスイッチング関数を生成する、
ことを含むことを特徴とする請求項１記載の方法。Generating the switching function is
Calculate the modulation function based on the duty cycle for each phase of the output signal,
Compare the modulation function with the triangular comparison signal,
Generate a switching function based on the comparison of the modulation function and the triangular comparison signal;
The method of claim 1 comprising: 複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、位相電圧ｖ1、ｖ2、ｖ3と共に入力周波数を有する交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
ｖmaxが最大振幅の入力位相電圧となり、ｖminが最小振幅の入力位相電圧となり、ｖmidがｖmaxとｖminの中間の振幅の入力位相電圧となるように入力位相電圧ｖ1、ｖ2、ｖ3の瞬時振幅の関数として入力位相電圧ｖ1、ｖ2、ｖ3をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
ｖ mid の極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算し、
各入力位相電圧ｖmin、ｖmid、ｖmax 、電流配分係数および基準信号に基づいてデューティサイクル関数ｄmin、ｄmid、ｄmaxを計算し、
デューティサイクル関数ｄmin、ｄmid、ｄmaxに基づいて出力信号の位相ごとに変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較関数との比較に基づいてスイッチング関数ｓmin、ｓmid、ｓmaxを生成する、
ことを含み、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれが、出力位相に関連するスイッチング素子のうちの各１つを制御することを特徴とする方法。A method of controlling a matrix converter including a plurality of switching elements, wherein the matrix converter receives an alternating current (AC) input signal having an input frequency with phase voltages v 1 , v 2 , v 3 , and a polyphase having an output frequency. Adapted to generate an alternating output signal, the method comprising:
The input phase voltages v 1 and v 2 are such that v max is the input phase voltage having the maximum amplitude, v min is the input phase voltage having the minimum amplitude, and v mid is the input phase voltage having an amplitude between v max and v min. , the input phase voltages as a function of the instantaneous amplitude of the v 3 v 1, v sorted 2, v 3,
Generate a reference signal from the output reference voltage corresponding to each phase of the output signal,
v Calculate the current distribution factor based on the polarity of mid and the phase-locked input reference voltage;
Calculate duty cycle functions d min , d mid , d max based on each input phase voltage v min , v mid , v max , current distribution factor and reference signal,
Calculating a modulation function for each phase of the output signal based on the duty cycle functions d min , d mid , d max ;
Compare the modulation function with the triangular comparison signal,
Generating switching functions s min , s mid , s max based on the comparison between the modulation function and the triangular comparison function;
And each of the switching functions s min , s mid , s max controls each one of the switching elements associated with the output phase. 入力位相電圧ｖ1、ｖ2、ｖ3をソートすることは、ｖmax、ｖmid、ｖminのそれぞれを、その元になった、入力位相電圧ｖ1、ｖ2、ｖ3のうちの１つに関連させることを含むことを特徴とする請求項８記載の方法。Sorting the input phase voltages v 1 , v 2 , v 3 means that each of v max , v mid , v min is one of the input phase voltages v 1 , v 2 , v 3. 9. The method of claim 8, comprising associating with one another. ソートされた位相電圧ｖmax、ｖmid、ｖminの、入力位相電圧ｖ1、ｖ2、ｖ3に対する関連に基づいて、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項９記載の方法。Based on the relation of the sorted phase voltages v max , v mid , v min to the input phase voltages v 1 , v 2 , v 3 , each of the switching functions s min , s mid , s max is associated with a switching element. The method of claim 9 further comprising: 基準信号を生成することは、出力位相に対応する入力位相におけるｖmidが負のとき該出力位相に関連する出力基準電圧の極性が反転される反転をさせることを含むことを特徴とする請求項８記載の方法。The generating of the reference signal includes inversion in which the polarity of the output reference voltage associated with the output phase is inverted when v mid in the input phase corresponding to the output phase is negative. 8. The method according to 8. 基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧の１つを基準信号として選択する、
ことを含むことを特徴とする請求項８記載の方法。Generating the reference signal is
Adding a zero sequence signal to each of the output reference voltages to provide a modified output reference voltage;
Selecting one of the modified output reference voltages as a reference signal;
9. The method of claim 8, further comprising: ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項１２記載の方法。  13. The method of claim 12, wherein adding the zero sequence signal includes selecting the zero sequence signal to extend the linearity of the switching function by about 15.4%. 複数のスイッチング素子を含むマトリックスコンバータを制御するシステムであって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該システムは、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートするように構成されたソートモジュールと、
入力信号に基づいて位相ロックされた入力基準電圧を生成する位相ロックループと、
中間の入力位相電圧の極性を決定する極性モジュールと、
出力信号の各位相に対応する出力基準電圧から基準信号を生成するように構成された基準信号モジュールと、
ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとにデューティサイクル関数を計算するとともに、極性モジュールにより決定された極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算するデューティサイクルモジュールと、
出力信号の位相ごとにデューティサイクル関数に基づいて複数のスイッチング関数を生成するように構成されたスイッチング関数モジュールと、
を備えており、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とするシステム。A system for controlling a matrix converter including a plurality of switching elements, wherein the matrix converter is adapted to receive a polyphase alternating current (AC) input signal having an input frequency and to generate a polyphase alternating current output signal having an output frequency. The system is
A sorting module configured to sort the phase of the input signal as a function of the instantaneous voltage amplitude of the phase of the input signal;
A phase-locked loop that generates a phase-locked input reference voltage based on the input signal;
A polarity module that determines the polarity of the intermediate input phase voltage;
A reference signal module configured to generate a reference signal from an output reference voltage corresponding to each phase of the output signal;
Calculate duty cycle function for each phase of output signal based on sorted input signal phase and reference signal, and current distribution factor based on polarity determined by polarity module and phase-locked input reference voltage A duty cycle module to calculate,
A switching function module configured to generate a plurality of switching functions based on a duty cycle function for each phase of the output signal;
And each switching function controls a respective one of the switching elements. ソートモジュールは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号に関連させるように構成されることを特徴とする請求項１４記載のシステム。  15. The system of claim 14, wherein the sorting module is configured to associate each of the sorted input signal phases with the original input signal. スイッチング関数モジュールは、ソートモジュールからのソートされた入力信号の位相の関連に基づいてスイッチング関数をソートするように構成されたデマルチプレクスモジュールを含むことを特徴とする請求項１５記載のシステム。  The system of claim 15, wherein the switching function module includes a demultiplexing module configured to sort the switching function based on a phase relationship of the sorted input signals from the sorting module.
JP2010508346A 2007-05-16 2007-05-16 Pulse width modulation control of matrix converter Expired - Fee Related JP4904534B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/011680 WO2008140457A1 (en) 2007-05-16 2007-05-16 Pulse width modulation control of a matrix converter

Publications (2)

Publication Number Publication Date
JP2010527229A JP2010527229A (en) 2010-08-05
JP4904534B2 true JP4904534B2 (en) 2012-03-28

Family

ID=38996593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010508346A Expired - Fee Related JP4904534B2 (en) 2007-05-16 2007-05-16 Pulse width modulation control of matrix converter

Country Status (6)

Country Link
US (1) US8259474B2 (en)
EP (1) EP2156541B1 (en)
JP (1) JP4904534B2 (en)
CN (1) CN101675580B (en)
HK (1) HK1142178A1 (en)
WO (1) WO2008140457A1 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4941686B2 (en) * 2010-03-10 2012-05-30 株式会社デンソー Power converter
US8467197B2 (en) * 2010-11-08 2013-06-18 GM Global Technology Operations LLC Systems and methods for compensating for electrical converter nonlinearities
US8860379B2 (en) 2011-04-20 2014-10-14 GM Global Technology Operations LLC Discharging a DC bus capacitor of an electrical converter system
US8829858B2 (en) 2011-05-31 2014-09-09 GM Global Technology Operations LLC Systems and methods for initializing a charging system
US8878495B2 (en) 2011-08-31 2014-11-04 GM Global Technology Operations LLC Systems and methods for providing power to a load based upon a control strategy
US10236817B2 (en) 2011-11-11 2019-03-19 The Boeing Company Integrated control architecture and method for a bi-directional AC-to-AC converter
CN102624316A (en) * 2012-04-16 2012-08-01 杭州锐方科技有限公司 Multiphase motor control system based on driving of multiphase matrix converter
JP5682644B2 (en) * 2013-03-11 2015-03-11 株式会社安川電機 Matrix converter
US9770991B2 (en) 2013-05-31 2017-09-26 GM Global Technology Operations LLC Systems and methods for initializing a charging system
US20150280595A1 (en) * 2014-04-01 2015-10-01 Hamilton Sundstrand Corporation Switch configuration for a matrix convertor
JP6331925B2 (en) * 2014-09-25 2018-05-30 株式会社安川電機 Matrix converter, power generation system, and power conversion method
JP6380156B2 (en) * 2015-02-19 2018-08-29 株式会社デンソー Power converter
TWI542114B (en) * 2015-06-17 2016-07-11 台達電子工業股份有限公司 Photovoltaic inverter grid-connected system and method for implementing three-phase ac grid-connected transition
EP3427370A1 (en) 2016-03-11 2019-01-16 ITT Manufacturing Enterprises LLC Motor assembly for driving a pump or rotary device, having power plane with multi-layer power and control printed circuit board assembly
US10320306B1 (en) 2017-12-22 2019-06-11 Hamilton Sundstrand Corporation Matrix converter system with current control mode operation
US10587214B1 (en) 2019-03-22 2020-03-10 Hamilton Sundstrand Corporation Matrix converter operation in current control mode with regulation of output voltage vector
US10594227B1 (en) 2019-03-22 2020-03-17 Hamilton Sundstrand Corporation Matrix converter operating in current control mode using feed forward signals
CN110571841A (en) * 2019-07-10 2019-12-13 台州宏达电力建设有限公司台州经济开发区运检分公司 Variable frequency power transmission system
US11451156B2 (en) 2020-01-21 2022-09-20 Itt Manufacturing Enterprises Llc Overvoltage clamp for a matrix converter
US11394264B2 (en) 2020-01-21 2022-07-19 Itt Manufacturing Enterprises Llc Motor assembly for driving a pump or rotary device with a low inductance resistor for a matrix converter
US11448225B2 (en) 2020-01-21 2022-09-20 Itt Manufacturing Enterprises Llc Motor assembly for driving a pump or rotary device having a cooling duct

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810994B2 (en) * 1986-02-18 1996-01-31 株式会社東芝 Inverter device
US5153821A (en) * 1991-09-06 1992-10-06 Otis Elevator Company Pulse-width-modulation method for providing extended linearity, reduced commutation losses and increase in inverter/converter output voltage
US5657216A (en) * 1995-11-13 1997-08-12 Allen-Bradley Company, Inc. Method and apparatus for linearizing pulse width modulation in overmodulation region
DE19639773A1 (en) * 1996-09-27 1998-04-02 Abb Patent Gmbh Three-phase matrix converter and method of operation
US5892677A (en) * 1997-06-02 1999-04-06 Reliance Electric Industrial Company Adaptive overlapping communication control of modular AC-AC converter and integration with device module of multiple AC-AC switches
US6014323A (en) * 1997-08-08 2000-01-11 Robicon Corporation Multiphase power converter
JP3815529B2 (en) * 1998-05-27 2006-08-30 株式会社安川電機 Control device for three-phase / three-phase PWM cycloconverter
US6058028A (en) * 1999-05-12 2000-05-02 Otis Elevator Company Control of a DC matrix converter
US6166930A (en) * 1999-05-12 2000-12-26 Otis Elevator Company Reduced common voltage in a DC matrix converter
US6163472A (en) * 1999-05-12 2000-12-19 Otis Elevator Company Elevator DC motor drive with unity power factor, including regeneration
USRE38439E1 (en) * 1999-05-12 2004-02-24 Otis Elevator Company Control of a DC matrix converter
US6130832A (en) * 1999-11-08 2000-10-10 Otis Elevator Company Active filtering of AC/DC switched converter input current
DE10057785A1 (en) * 2000-11-22 2002-06-06 Siemens Ag Method for controlling a matrix converter
US6636693B2 (en) * 2001-07-27 2003-10-21 Otis Elevator Company DC motor matrix converter with field and armature circuits
US6771524B2 (en) * 2001-12-27 2004-08-03 Otis Elevator Company Multiple PWM cycloconverter
JP4065727B2 (en) * 2001-12-27 2008-03-26 オーチス エレベータ カンパニー Multiple PWM cycloconverter
US6924993B2 (en) * 2003-09-24 2005-08-02 General Motors Corporation Method and apparatus for controlling a stand-alone 4-leg voltage source inverter
US6882550B1 (en) * 2003-10-27 2005-04-19 Curtiss-Wright Electro-Mechanical Corporation Harmonic neutralized frequency changer
JP4274023B2 (en) 2004-03-31 2009-06-03 株式会社安川電機 PWM cycloconverter control method and control apparatus
US7148660B2 (en) * 2004-09-30 2006-12-12 General Electric Company System and method for power conversion using semiconductor switches having reverse voltage withstand capability
JP4747252B2 (en) 2005-06-22 2011-08-17 国立大学法人 名古屋工業大学 AC-AC direct power converter controller
US7187149B1 (en) * 2005-08-11 2007-03-06 The Board Of Trustees Of The University Of Illinois Commutation technique for an AC-to-AC converter based on state machine control
US7710082B2 (en) * 2007-10-18 2010-05-04 Instituto Potosino De Investigacion Cientifica Y Technologica (Ipicyt) Controller for the three-phase cascade multilevel converter used as shunt active filter in unbalanced operation with guaranteed capacitors voltages balance

Also Published As

Publication number Publication date
CN101675580A (en) 2010-03-17
WO2008140457A1 (en) 2008-11-20
EP2156541A1 (en) 2010-02-24
US20110043273A1 (en) 2011-02-24
JP2010527229A (en) 2010-08-05
HK1142178A1 (en) 2010-11-26
CN101675580B (en) 2013-03-27
EP2156541B1 (en) 2012-11-21
US8259474B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
JP4904534B2 (en) Pulse width modulation control of matrix converter
Dhanamjayulu et al. Implementation and comparison of symmetric and asymmetric multilevel inverters for dynamic loads
Rajakaruna et al. Steady-state analysis and designing impedance network of Z-source inverters
KR960003407B1 (en) Ac/dc power converting apparatus
US4354223A (en) Step-up/step down chopper
CN110048617B (en) Split-phase power conversion apparatus, method and system
US7433216B2 (en) Voltage control and harmonic minimization of multi-level converter
WO2007129456A1 (en) Power converter
JP6178433B2 (en) Power converter
Yang et al. Modeling and control of single-phase AC/DC converters
Balamurugan et al. Comparative analysis of various z-source based five level cascaded H-bridge multilevel inverter
EP1333568B1 (en) Direct conversion programmable power source controller
CN115208210A (en) Regenerative medium voltage drive with reduced number of sensors
WO2016105272A1 (en) Balancing circuit and inverter comprising the same
JP3903429B2 (en) Power converter
AU2018392788A1 (en) Three-phase AC/AC converter with quasi-sine wave HF series resonant link
CA2694507C (en) Method for operation of a converter circuit, and apparatus for carrying out the method
JP2023009353A (en) Multi-pulse pwm control method of three-phase inverter
JP2008005609A (en) Controller for alternating current-alternating current direct power converter
Kuppuswamy et al. FPGA implementation of carrier disposition PWM for closed loop seven level diode clamped multilevel inverter in speed control of induction motor
RU156362U1 (en) REVERSIBLE CONVERTER
Babaei Control of direct three-phase to single-phase converters under balanced and unbalanced operations
US10819260B2 (en) Frequency and load balance compensated, gate firing phase shift delay line
JP4069420B2 (en) Control device for power converter
Kushwaha et al. Bi-directional three-phase three-level neutral point clamped converter with capacitor voltage balancing scheme for unity power factor and low% THD

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees