JP4423950B2 - AC / AC direct converter controller - Google Patents
AC / AC direct converter controller Download PDFInfo
- Publication number
- JP4423950B2 JP4423950B2 JP2003404449A JP2003404449A JP4423950B2 JP 4423950 B2 JP4423950 B2 JP 4423950B2 JP 2003404449 A JP2003404449 A JP 2003404449A JP 2003404449 A JP2003404449 A JP 2003404449A JP 4423950 B2 JP4423950 B2 JP 4423950B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- carrier
- phase
- pwm pulse
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体スイッチを用いて多相交流電圧を任意の大きさ及び周波数の多相交流電圧に変換する交流交流直接変換器の制御装置に関し、特に、マトリクスコンバータ等の電力変換器内に想定した仮想PWM整流器及び仮想PWMインバータを制御する際のPWMパルス発生手段に特徴を有する制御装置に関するものである。 The present invention relates to a control device for an AC / AC direct converter that converts a polyphase AC voltage to a polyphase AC voltage having an arbitrary magnitude and frequency using a semiconductor switch, and is particularly assumed in a power converter such as a matrix converter. The present invention relates to a control device characterized by PWM pulse generation means for controlling the virtual PWM rectifier and the virtual PWM inverter.
単方向の電流を制御できる少なくとも二つの単方向半導体スイッチにより交流スイッチを構成し、この交流スイッチ群をスイッチングして三相交流電源から任意の大きさ及び周波数の三相交流電圧を直接得るようにした交流交流直接変換器として、マトリクスコンバータを例にとって以下に説明する。 An AC switch is constituted by at least two unidirectional semiconductor switches capable of controlling a unidirectional current, and this AC switch group is switched to directly obtain a three-phase AC voltage of arbitrary magnitude and frequency from a three-phase AC power source. As an AC / AC direct converter, a matrix converter will be described below as an example.
図4は、マトリクスコンバータ20及びその制御装置を示す従来技術のブロック図である。ここで、マトリクスコンバータ20は、三相交流電源に接続される各相入力端子R,S,Tと負荷側の各相出力端子U,V,Wとの間に、双方向性の交流スイッチS1〜S9を接続して構成されている。なお、これらの交流スイッチS1〜S9は、前述したように、例えば双方向に耐圧を持つ二つの単方向半導体スイッチを逆並列接続したり、逆並列ダイオードがそれぞれ接続された二つの単方向半導体スイッチを逆方向に直列接続して構成されている。
FIG. 4 is a prior art block diagram showing the
上記マトリクスコンバータ20では、交流スイッチS1〜S9を構成する単方向スイッチをPWM制御して三相交流電圧を直接切り出し、任意の大きさ、周波数を持つ三相交流電圧を得て負荷に供給している。
ここで、マトリクスコンバータの入力電流及び出力電圧の制御方式としては、マトリクスコンバータ内に仮想のPWM整流器(以下、必要に応じて単に仮想整流器という)と仮想のPWMインバータ(同じく単に仮想インバータという)とを想定し、これらをPWM制御する仮想AC/DC/AC変換方式が知られている(後述する非特許文献1参照)。
以下、この仮想AC/DC/AC変換方式の概要を説明する。
In the
Here, as a control method of the input current and output voltage of the matrix converter, a virtual PWM rectifier (hereinafter simply referred to as a virtual rectifier if necessary) and a virtual PWM inverter (also simply referred to as a virtual inverter) are included in the matrix converter. And a virtual AC / DC / AC conversion system that performs PWM control of these is known (see Non-Patent
The outline of this virtual AC / DC / AC conversion method will be described below.
図4の従来技術では、仮想整流器により入力電流を制御する。すなわち、入力電流指令から台形波指令発生手段11により、一相だけをスイッチングする台形波の入力電流指令を生成する。そして、この入力電流指令とキャリア発生手段12により発生させたキャリアとを比較手段13により比較し、仮想整流器側のPWMパルスパターンを得る。
In the prior art of FIG. 4, the input current is controlled by a virtual rectifier. That is, a trapezoidal wave input current command for switching only one phase is generated from the input current command by the trapezoidal wave command generating means 11. Then, the input current command and the carrier generated by the carrier generating means 12 are compared by the
一方、仮想インバータ側については、比較手段13から出力されるPWMパルスパターンに基づき、仮想整流器のスイッチングしている相のオンオフ比をオンオフ比抽出手段16により抽出し、このオンオフ比を用いてキャリアである三角波の頂点位置を移動した変形三角波を対称変形三角波発生手段14により発生させる。そして、この対称変形三角波を比較手段15により出力電圧指令と比較し、仮想インバータ側のPWMパルスパターンを得る。
On the other hand, on the virtual inverter side, the on / off ratio of the phase in which the virtual rectifier is switched is extracted by the on / off ratio extraction means 16 based on the PWM pulse pattern output from the comparison means 13, and this on / off ratio is used as the carrier. A symmetrical
その後、PWMパルス合成手段17により、仮想整流器と仮想インバータのPWMパルスパターンを合成し、マトリクスコンバータ20のPWMパルスパターンを得て交流スイッチS1〜S9をスイッチングしている。
Thereafter, the PWM
ここで、図5は仮想インバータキャリアに対称変形三角波を用いた場合の仮想整流器PWMパルス、仮想インバータの上アーム及び下アームのPWMパルス、マトリクスコンバータ20のPWMパルスを示している。
図示するように、仮想整流器キャリア(キャリア発生手段12の出力)のUp/Downに応じて、仮想インバータキャリアのUp/Downパターンを切り替える。図5では、対称変形三角波発生手段14における割り込み処理により、仮想整流器キャリアの最大値、最小値(山、谷)の時点で仮想インバータキャリアのピーク値をセット(プリセット)している。
Here, FIG. 5 shows a virtual rectifier PWM pulse, a PWM pulse of the upper and lower arms of the virtual inverter, and a PWM pulse of the
As shown in the figure, the Up / Down pattern of the virtual inverter carrier is switched according to the Up / Down of the virtual rectifier carrier (output of the carrier generating means 12). In FIG. 5, the peak value of the virtual inverter carrier is set (preset) at the time of the maximum value and the minimum value (mountain, valley) of the virtual rectifier carrier by the interrupt processing in the symmetric deformation triangular wave generation means 14.
仮想インバータキャリアのUpとDownとの比は、仮想整流器PWMパルスのオンオフ比(デューティ比)により決定する。その結果、図5に示すように、仮想インバータキャリアは仮想整流器キャリアの山、谷のピークで対称な変形三角波となり、結果的に、仮想インバータの上アームPWMパルス及び下アームPWMパルスは、仮想整流器キャリアの山谷に対して対称になる。
なお、図5において、a〜dは仮想整流器PWMパルスが変化するタイミングを示している。
The ratio between Up and Down of the virtual inverter carrier is determined by the on / off ratio (duty ratio) of the virtual rectifier PWM pulse. As a result, as shown in FIG. 5, the virtual inverter carrier becomes a symmetrical triangular wave symmetrical with the peaks and valleys of the virtual rectifier carrier. As a result, the upper arm PWM pulse and the lower arm PWM pulse of the virtual inverter It becomes symmetrical with respect to the valley of the carrier.
In FIG. 5, a to d indicate timings when the virtual rectifier PWM pulse changes.
次に、図6はマトリクスコンバータ20の出力一相分の回路を示している。マトリクスコンバータ20では、電源電圧値の最大/中間/最小に応じてスイッチングするスイッチを選択し、出力電圧を制御している。
図6は、図4における電源側のR相、S相、T相の電圧の大きさに応じた最大相、中間相、最小相と出力側のU相との間にそれぞれ接続される交流スイッチ21,22,23を表したものである。例えば、R相が最大相、S相が中間相、T相が最小相である場合、図6の交流スイッチ21,22,23は、図4における交流スイッチS1,S4,S7にそれぞれ相当する。
Next, FIG. 6 shows a circuit for one phase of the output of the
6 is an AC switch connected between the maximum phase, the intermediate phase, the minimum phase and the U phase on the output side according to the magnitude of the R-phase, S-phase, and T-phase voltages on the power source side in FIG. 21, 22, and 23 are shown. For example, when the R phase is the maximum phase, the S phase is the intermediate phase, and the T phase is the minimum phase, the
図6において、最大相、中間相、最小相との接続関係に起因する印加電圧の極性から、参照記号にaを付したスイッチ21a,23aはIGBTモードで動作するスイッチ、参照記号bを付したスイッチ21b,23bは還流ダイオードモードで動作するスイッチをそれぞれ示している。
ここで、IGBTモードとは、コレクタ−エミッタ間に順電圧が印加されている(コレクタ電圧がエミッタ電圧より高い)状態の動作モードをいい、ゲートオンと同時に電流が流れる動作モードである。また、還流ダイオードモードとは、コレクタ−エミッタ間に逆電圧が印加されている(コレクタ電圧がエミッタ電圧より低い)状態の動作モードをいい、この場合には、順電圧が印加されてゲートオンしないと電流が流れず、インバータにおける還流ダイオードとほぼ同様の作用になることから還流ダイオードモードと称している。
また、中間相に接続される交流スイッチ22のスイッチ22a/b,22b/aについては、最大相及び中間相の間でスイッチングする場合(交流スイッチ22が下アームとして動作する場合)と、中間相及び最小相の間でスイッチングする場合(交流スイッチ22が上アームとして動作する場合)とで、IGBTモード、還流ダイオードモードになるスイッチが何れも入れ替わることになる。このため、参照符号に2a/b,2b/aを付してある。
In FIG. 6, the switches 21a and 23a with the reference symbol a added to the polarity of the applied voltage due to the connection relationship with the maximum phase, the intermediate phase, and the minimum phase are the switches that operate in the IGBT mode and the reference symbol b.
Here, the IGBT mode refers to an operation mode in which a forward voltage is applied between the collector and the emitter (the collector voltage is higher than the emitter voltage), and is an operation mode in which a current flows at the same time as the gate is turned on. The freewheeling diode mode is an operation mode in which a reverse voltage is applied between the collector and the emitter (the collector voltage is lower than the emitter voltage). In this case, the forward voltage is applied and the gate is not turned on. Since the current does not flow and the operation is almost the same as that of the freewheeling diode in the inverter, it is called the freewheeling diode mode.
The switches 22a / b and 22b / a of the
例えば、図6における最大相及び中間相の間の交流スイッチ21,22でスイッチングする場合には、スイッチ22a/bがIGBTモード、22b/aが還流ダイオードモードとなり、中間相及び最小相の間の交流スイッチ22,23でスイッチングする場合には、スイッチ22a/bが還流ダイオードモード、22b/aがIGBTモードとなる。
For example, in the case of switching with the
なお、前述した仮想AC/DC/AC変換方式では、スイッチングモードに関する基本的な概念として、「上アーム切替」と「下アーム切替」とがある。
「上アーム切替」とは、仮想インバータの上アームPWMパルスを最大相と中間相の交流スイッチのPWMパルスにより分配してスイッチングするモードであり、「下アーム切替」とは、仮想インバータの下アームPWMパルスを中間相と最小相の交流スイッチのPWMパルスにより分配してスイッチングするモードである。
ここで、「分配する」とは、例えば「上アーム切替」の時に、仮想インバータの上アームPWMパルスが、最大相と中間相の交流スイッチのPWMパルスの論理和になることを意味する。
In the virtual AC / DC / AC conversion method described above, there are “upper arm switching” and “lower arm switching” as basic concepts regarding the switching mode.
“Upper arm switching” is a mode in which the upper arm PWM pulse of the virtual inverter is distributed and switched by the PWM pulses of the maximum-phase and intermediate-phase AC switches, and “lower arm switching” is the lower arm of the virtual inverter. In this mode, the PWM pulse is distributed and switched by the PWM pulse of the AC switch of the intermediate phase and the minimum phase.
Here, “distribute” means that, for example, at the time of “upper arm switching”, the upper arm PWM pulse of the virtual inverter becomes the logical sum of the PWM pulses of the maximum-phase and intermediate-phase AC switches.
「上アーム切替」になるか「下アーム切替」になるかは中間相の電圧(以下、中間電圧という)の極性に依存し、中間電圧が正のときは「上アーム切替」、中間電圧が負のときは「下アーム切替」となる。
例えば、中間電圧が正(上アーム切替)のときは、仮想インバータのU相上アームのPWMパルスを図6における交流スイッチ21,22のPWMパルスにより分配し、中間電圧が負(下アーム切替)のときは、仮想インバータのU相下アームのPWMパルスを図6における交流スイッチ22,23のPWMパルスにより分配する。
“Upper arm switching” or “Lower arm switching” depends on the polarity of the intermediate phase voltage (hereinafter referred to as “intermediate voltage”). When the intermediate voltage is positive, “upper arm switching”, the intermediate voltage is When negative, “lower arm switch” is selected.
For example, when the intermediate voltage is positive (upper arm switching), the PWM pulse of the U-phase upper arm of the virtual inverter is distributed by the PWM pulses of the
この動作について、前述した図5を参照すると、中間電圧が正の時の「上アーム切替」では、スイッチング1周期(仮想整流器のキャリア1周期)中に、マトリクスコンバータのPWMパルスとして合計6回のスイッチングを行っている。
また、中間電圧が負の時の「下アーム切替」では、スイッチング1周期中に合計4回のスイッチングを行うことになる。
With respect to this operation, referring to FIG. 5 described above, in the “upper arm switching” when the intermediate voltage is positive, a total of six PWM pulses of the matrix converter are performed during one switching period (virtual rectifier carrier period). Switching is performed.
In addition, in the “lower arm switching” when the intermediate voltage is negative, a total of four switching operations are performed during one switching cycle.
上述した仮想AC/DC/AC変換方式によるマトリクスコンバータのスイッチング方式には、以下の問題がある。
(1)上アーム切替の際のスイッチング回数が多いため、スイッチング損失や発生ノイズが増加する。この結果、放熱フィンの体積やノイズフィルタの体積も増加し、装置全体が大型化する。
(2)上アーム切替と下アーム切替とでスイッチング回数が異なることから、スイッチング時に発生する転流による出力電圧誤差が、上アーム切替時と下アーム切替時で異なる。このため、出力電圧の制御精度が悪化し、波形の歪みを増加させると共に、負荷が電動機の場合にはトルクリプルや騒音の原因となる。
The switching method of the matrix converter based on the virtual AC / DC / AC conversion method described above has the following problems.
(1) Since the number of times of switching when switching the upper arm is large, switching loss and generated noise increase. As a result, the volume of the radiating fins and the volume of the noise filter are increased, and the entire apparatus is increased in size.
(2) Since the number of times of switching differs between upper arm switching and lower arm switching, the output voltage error due to commutation that occurs during switching differs between upper arm switching and lower arm switching. For this reason, the control accuracy of the output voltage is deteriorated, the waveform distortion is increased, and torque ripple and noise are caused when the load is an electric motor.
そこで本発明は、仮想AC/DC/AC変換方式によりPWM制御される交流交流直接変換器において、上アーム切替時、下アーム切替時の何れの場合でもスイッチング回数を少なくかつ同数にしてスイッチング損失やノイズを低減すると共に、出力電圧の制御精度を向上させた小型かつ高性能の交流交流直接変換器の制御装置を提供しようとするものである。 Therefore, the present invention provides an AC / AC direct converter that is PWM-controlled by a virtual AC / DC / AC conversion method. It is an object of the present invention to provide a small and high-performance AC / AC direct converter control device that reduces noise and improves output voltage control accuracy.
上記課題を解決するため、請求項1に記載した発明は、単方向の電流を制御可能な少なくとも二つの単方向半導体スイッチからなる双方向性の交流スイッチを複数設けて交流スイッチ群を構成し、多相交流電源の各相に接続される前記交流スイッチ群により多相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流交流直接変換器の制御装置であって、前記直接変換器内に想定した仮想整流器及び仮想インバータに対する各PWMパルスを合成して前記直接変換器に与えるPWMパルス合成手段と、仮想整流器のPWMパルスのオンオフ比に応じて生成したキャリアを仮想インバータキャリアとして発生する仮想インバータキャリア発生手段と、を備えた交流交流直接変換器の制御装置において、
前記仮想インバータキャリア発生手段は、
第1のUp/Down信号としての仮想整流器キャリアのUp/Down信号と、仮想整流器PWMパルスと、から生成した第2のUp/Down信号としての仮想インバータキャリアのUp/Down信号を、各相電源電圧のうち中間電圧相の電圧極性に応じて反転させる手段と、
前記第2のUp/Down信号に従い、仮想整流器キャリアのピークでゼロまたは所定のピーク値をセットしてカウント動作することにより仮想インバータキャリアを生成する手段と、を備えたものである。
In order to solve the above-mentioned problem, the invention described in
The virtual inverter carrier generating means is
The up / down signal of the virtual inverter carrier as the second Up / Down signal generated from the Up / Down signal of the virtual rectifier carrier as the first Up / Down signal and the virtual rectifier PWM pulse is supplied to each phase power supply. Means for reversing the voltage according to the voltage polarity of the intermediate voltage phase,
Means for generating a virtual inverter carrier by setting a zero or predetermined peak value at the peak of the virtual rectifier carrier according to the second Up / Down signal and performing a counting operation.
請求項2に記載した発明は、請求項1に記載した交流交流直接変換器の制御装置において、前記第2のUp/Down信号を、前記第1のUp/Down信号と仮想整流器PWMパルスとの排他的論理和によって生成するものである。
According to a second aspect of the present invention, there is provided the control apparatus for the AC / AC direct converter according to the first aspect, wherein the second Up / Down signal is obtained by combining the first Up / Down signal and the virtual rectifier PWM pulse . It is generated by exclusive OR .
請求項3に記載した発明は、請求項1または2に記載した交流交流直接変換装置の制御装置において、前記所定のピーク値を、仮想整流器PWMパルスのパルス幅に応じた値としたものである。
According to a third aspect of the present invention, in the control device for the AC / AC direct conversion device according to the first or second aspect, the predetermined peak value is a value corresponding to a pulse width of the virtual rectifier PWM pulse. .
請求項4に記載した発明は、請求項1〜3の何れか1項に記載した交流交流直接変換器の制御装置において、前記中間電圧相の電圧極性が正負何れの場合にも、前記直接変換器のスイッチング1周期におけるスイッチング回数を同数(例えば4回)としたものである。
According to a fourth aspect of the present invention, in the control apparatus for an AC / AC direct converter according to any one of the first to third aspects, the direct conversion is performed even when the voltage polarity of the intermediate voltage phase is positive or negative. The number of times of switching in one cycle of the device is the same number (for example, 4 times) .
請求項5に記載した発明は、請求項1〜4の何れか1項に記載した交流交流直接変換器の制御装置において、交流交流直接変換器が三相−三相直接変換を行うマトリクスコンバータであることを特徴とする。
The invention described in
本発明によれば、マトリクスコンバータをはじめとする交流交流直接変換器において、中間電圧の極性に従って仮想インバータのキャリアを反転させることにより、全電源周期にわたって上アーム切替時、下アーム切替時ともにスイッチング回数を少なくすることができ、スイッチング損失やノイズを低減することができる。これにより、放熱フィンやノイズフィルタの体積増大を防ぎ、装置全体を小型化することが可能である。
また、上アーム切替時、下アーム切替時のスイッチング回数を同数にすることにより、出力電圧誤差によって出力電圧の制御精度が悪化するおそれもなく、出力電圧波形の歪みを解消できると共に、トルクリプルや騒音の発生を抑制した高性能な交流交流直接変換器を実現することができる。
According to the present invention, in an AC / AC direct converter such as a matrix converter, by switching the carrier of the virtual inverter in accordance with the polarity of the intermediate voltage, the number of switching times during both upper arm switching and lower arm switching over the entire power cycle. The switching loss and noise can be reduced. As a result, it is possible to prevent the volume of the heat dissipating fins and the noise filter from increasing, and to reduce the size of the entire apparatus.
In addition, by switching the number of times of switching between the upper arm and the lower arm, it is possible to eliminate distortion of the output voltage waveform without causing a deterioration in output voltage control accuracy due to an output voltage error, as well as torque ripple and noise. It is possible to realize a high-performance AC / AC direct converter that suppresses the generation of the above.
以下、図に沿って本発明の実施形態を説明する。
図1はこの実施形態の構成を示すブロック図であり、図4と同一の構成要素には同一の符号を付して説明を省略し、以下では図4と異なる部分を中心に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of this embodiment. The same components as those in FIG. 4 are denoted by the same reference numerals and description thereof will be omitted. Hereinafter, portions different from FIG. 4 will be mainly described.
図1において、18は仮想インバータキャリア生成手段としてのスイッチング回数低減対称変形三角波発生手段であり、オンオフ比抽出手段16から出力される仮想整流器のスイッチング相のオンオフ比が入力され、また、電源側のR,S,T相のうち中間相の電圧(中間電圧)が入力されている。この変形三角波発生手段18では、これらの入力に基づいて対称変形三角波を作成し、仮想インバータ側のキャリアとして出力する。
In FIG. 1,
前述したように、中間電圧の極性によって上アーム切替と下アーム切替とが発生し、スイッチング回数が変化するので、本実施形態では、各相の電源電圧から検出した中間電圧をスイッチング回数低減対称変形三角波発生手段18に入力し、この発生手段18により、中間電圧に依存するキャリアを発生させて仮想インバータのPWMパルスを得る。
以下に、本実施形態によるPWMパルス発生原理、及びスイッチング回数低減の原理について説明する。
As described above, the upper arm switching and the lower arm switching occur depending on the polarity of the intermediate voltage, and the number of times of switching changes. Therefore, in this embodiment, the intermediate voltage detected from the power supply voltage of each phase is reduced symmetrically for the number of times of switching. The triangular wave generating means 18 is input, and the generating means 18 generates carriers depending on the intermediate voltage to obtain the PWM pulse of the virtual inverter.
Hereinafter, the principle of generating PWM pulses and the principle of reducing the number of switching operations according to the present embodiment will be described.
図2は、仮想整流器キャリア、仮想整流器PWMパルス、仮想インバータキャリア、仮想インバータ上アームPWMパルス、及び上アーム切替時のマトリクスコンバータのPWMパルス等を示す図である。
上アーム切替時にスイッチング回数が増加する原因は、前述した図5のa〜dから明らかなように、仮想整流器のPWMパルス変化に伴うパルス変化が、マトリクスコンバータ20のPWMパルスに現れるためである。
これに対し、下アーム切替では、仮想整流器のPWMパルス変化がマトリクスコンバータの最小相(仮想インバータの下アーム)に接続されている交流スイッチのPWMパルスがオフの時に現れており、仮想整流器のPWMパルス変化に伴うパルス変化はマトリクスコンバータのPWMパルスに現れない。
FIG. 2 is a diagram illustrating a virtual rectifier carrier, a virtual rectifier PWM pulse, a virtual inverter carrier, a virtual inverter upper arm PWM pulse, a PWM pulse of a matrix converter at the time of upper arm switching, and the like.
The reason why the number of times of switching increases at the time of switching the upper arm is that a pulse change accompanying a PWM pulse change of the virtual rectifier appears in the PWM pulse of the
On the other hand, in the lower arm switching, the PWM pulse change of the virtual rectifier appears when the PWM pulse of the AC switch connected to the minimum phase of the matrix converter (lower arm of the virtual inverter) is off, and the PWM of the virtual rectifier The pulse change accompanying the pulse change does not appear in the PWM pulse of the matrix converter.
すなわち、切替アームと同一アーム(例えば上アーム切替時における上アーム、または下アーム切替時における下アーム)の仮想インバータPWMパルスがオフのときに仮想整流器をスイッチングすれば、仮想整流器のPWMパルス変化がマトリクスコンバータのPWMパルスに現れることはなく、スイッチング回数を減少させることができる。
そこで、図2に示すように、例えば中間電圧が正である上アーム切替時には、仮想整流器キャリアの山、谷のタイミングで割り込み処理により仮想インバータキャリアの値として後述のUp/Downカウンタにゼロをセットすると共に、図5の従来技術に対して仮想インバータキャリアのUp/Downのタイミングを反転させる(仮想インバータキャリアを180°反転させる)。なお、このUp/Downのタイミングの反転は、Up/DownカウンタのUpカウント、Downカウントの切り替えによって行うこととする。
That is, if the virtual rectifier is switched when the virtual inverter PWM pulse of the same arm as the switching arm (for example, the upper arm when the upper arm is switched or the lower arm when the lower arm is switched) is OFF, the PWM pulse change of the virtual rectifier is changed. It does not appear in the PWM pulse of the matrix converter, and the switching frequency can be reduced.
Therefore, as shown in FIG. 2, for example, when the upper arm is switched when the intermediate voltage is positive, zero is set in the Up / Down counter (to be described later) as the value of the virtual inverter carrier by the interrupt process at the timing of the peak and valley of the virtual rectifier carrier. At the same time, the Up / Down timing of the virtual inverter carrier is inverted with respect to the prior art of FIG. 5 (the virtual inverter carrier is inverted 180 °). It should be noted that the inversion of the Up / Down timing is performed by switching the Up / Down count of the Up / Down counter.
この結果、図2に示す如く、仮想インバータキャリアの山の折り返し点(頂上点)と仮想整流器のPWMパルス変化時点とが同期することになる。
これにより、仮想整流器のPWMパルス変化は最大相に接続されている上アームの交流スイッチが必ずオフしているときに発生することになり、マトリクスコンバータのPWMパルスに仮想PWM整流器のパルス変化は現れない。
従って、上アーム切替時のマトリクスコンバータ20のスイッチング回数を図2のように4回にすることができる。
As a result, as shown in FIG. 2, the turning point (top point) of the peak of the virtual inverter carrier and the PWM pulse change time of the virtual rectifier are synchronized.
As a result, the PWM pulse change of the virtual rectifier occurs only when the upper arm AC switch connected to the maximum phase is off, and the pulse change of the virtual PWM rectifier appears in the PWM pulse of the matrix converter. Absent.
Therefore, the number of times of switching of the
なお、仮想インバータキャリアの位相が反転しても、キャリア波形が直線であれば、キャリア比較方式では1スイッチング周期(仮想整流器キャリアまたは仮想インバータキャリアの1周期)中に出力電圧指令に応じたオンオフ比のパルスが発生するので、出力電圧指令に応じた出力電圧を得ることができる。 Even if the phase of the virtual inverter carrier is reversed, if the carrier waveform is a straight line, the carrier comparison method uses an on / off ratio according to the output voltage command during one switching cycle (one cycle of the virtual rectifier carrier or virtual inverter carrier). Therefore, an output voltage corresponding to the output voltage command can be obtained.
また、図示されていないが、中間電圧が負である下アーム切替時には、仮想整流器キャリアの山、谷のタイミングの割り込み処理により、仮想インバータキャリアの値として、仮想整流器PWMパルスのパルス幅に応じたピーク値をUp/Downカウンタにセットすると共に、図2に対して仮想インバータキャリアを180°反転させればよい。 Although not shown in the figure, when switching the lower arm where the intermediate voltage is negative, the virtual inverter carrier value is set according to the pulse width of the virtual rectifier PWM pulse as a value of the virtual inverter carrier by interrupt processing of the peak and valley timing of the virtual rectifier carrier The peak value may be set in the Up / Down counter and the virtual inverter carrier may be inverted by 180 ° with respect to FIG.
次に、図3は、図1におけるスイッチング回数低減対称変形三角波発生手段18のハードウェア構成を示すブロック図である。
図3において、181は中間電圧が入力される中間電圧正負判別回路、182は仮想整流器キャリアのUp/Down信号と仮想整流器PWMパルスが入力されるXOR(排他的論理和)回路、183はXOR回路182の出力が加えられるNOT回路、184は中間電圧の極性に応じてXOR回路182の出力とNOT回路183の出力とを切り替え、これらの何れかを仮想インバータキャリアUp/Down信号として出力するセレクタ、185はセレクタ184からの仮想インバータキャリアUp/Down信号に応じてUp/Downカウントし、かつ、仮想整流器キャリアのピーク値とゼロとが入力されるUp/Downカウンタであり、このカウンタ185の出力が仮想インバータキャリアとして前記比較手段15に入力されている。
また、186,187は仮想インバータの出力電圧指令が保持されている電圧指令レジスタ、188は仮想整流器PWMパルスに応じてレジスタ186,187を選択し、所定の電圧指令を比較手段15に出力するセレクタである。
Next, FIG. 3 is a block diagram showing a hardware configuration of the symmetric deformation triangular wave generating means 18 for reducing the number of switching times in FIG.
In FIG. 3,
ここで、従来では、仮想整流器PWMパルスと仮想整流器キャリアUp/Down信号とを用いて仮想インバータキャリアのUp/Downを決定していた。
しかるに本実施形態では、スイッチング回数を低減するために、中間電圧の極性に応じてインバータキャリアのUp/Downを反転させ、仮想整流器キャリアのピークに同期した割り込みごとに、Up/Downカウンタ185に対して、インバータキャリアピーク値を仮想整流器のPWMパルス幅に応じたピーク値またはゼロにセットする。
ただし、仮想インバータキャリアを反転するときにキャリアの跳躍が出ないように、キャリアのピーク時点でUp/Downを必ず切り替えることとする。
Here, conventionally, the virtual inverter carrier Up / Down is determined using the virtual rectifier PWM pulse and the virtual rectifier carrier Up / Down signal.
However, in the present embodiment, in order to reduce the number of times of switching, Up / Down of the inverter carrier is inverted according to the polarity of the intermediate voltage, and the Up /
However, Up / Down is always switched at the peak time of the carrier so that the carrier does not jump when the virtual inverter carrier is inverted.
なお、図2の下段には、図3における仮想整流器キャリアUp/Down信号、XOR回路182の出力、NOT回路183の出力を併せて示してある。中間電圧の極性に応じて図示するXOR回路182の出力、NOT回路183の出力をセレクタ184により選択し、選択した信号を仮想インバータキャリアのUp/Down信号として用いることで図示する仮想インバータキャリアが生成される。ここで、図2の例は、セレクタ184がNOT回路183の出力を選択し、この出力を仮想インバータキャリアのUp/Down信号として用いた例である。
また、図示されていないが、図2の例では下アーム切替時にも1スイッチング周期中のスイッチング回数は4回となる。
In the lower part of FIG. 2, the virtual rectifier carrier Up / Down signal, the output of the
Although not shown, in the example of FIG. 2, the number of times of switching in one switching cycle is 4 even when the lower arm is switched.
11:台形波指令発生手段
12:キャリア発生手段
13,15:比較手段
16:オンオフ比抽出手段
17:PWMパルス合成手段
18:スイッチング回数低減対称変形三角波発生手段
20:マトリクスコンバータ
181:中間電圧正負判別回路
182:XOR回路
183:NOT回路
184,188:セレクタ
185:Up/Downカウンタ
186,187:電圧指令レジスタ
S1〜S9:交流スイッチ
11: Trapezoidal wave command generating means 12: Carrier generating means 13, 15: Comparison means 16: On / off ratio extracting means 17: PWM pulse synthesizing means 18: Switching frequency reduction symmetrical deformation triangular wave generating means 20: Matrix converter 181: Intermediate voltage positive / negative discrimination Circuit 182: XOR circuit 183:
Claims (5)
前記仮想インバータキャリア発生手段は、
第1のUp/Down信号としての仮想整流器キャリアのUp/Down信号と、仮想整流器PWMパルスと、から生成した第2のUp/Down信号としての仮想インバータキャリアのUp/Down信号を、各相電源電圧のうち中間電圧相の電圧極性に応じて反転させる手段と、
前記第2のUp/Down信号に従い、仮想整流器キャリアのピークでゼロまたは所定のピーク値をセットしてカウント動作することにより仮想インバータキャリアを生成する手段と、
を備えたことを特徴とする交流交流直接変換器の制御装置。 A plurality of bidirectional AC switches composed of at least two unidirectional semiconductor switches capable of controlling a unidirectional current are provided to form an AC switch group, and the AC switch group connected to each phase of the multiphase AC power A control apparatus for an AC / AC direct converter for directly converting a polyphase AC voltage into a polyphase AC voltage having an arbitrary magnitude and frequency, each PWM pulse for a virtual rectifier and a virtual inverter assumed in the direct converter PWM pulse synthesizing means for synthesizing and supplying to the direct converter, and virtual inverter carrier generating means for generating a carrier generated according to the on / off ratio of the PWM pulse of the virtual rectifier as a virtual inverter carrier. In the control device of the converter,
The virtual inverter carrier generating means is
The up / down signal of the virtual inverter carrier as the second Up / Down signal generated from the Up / Down signal of the virtual rectifier carrier as the first Up / Down signal and the virtual rectifier PWM pulse is supplied to each phase power supply. Means for reversing the voltage according to the voltage polarity of the intermediate voltage phase,
Means for generating a virtual inverter carrier by performing a counting operation by setting zero or a predetermined peak value at a peak of the virtual rectifier carrier according to the second Up / Down signal;
An AC / AC direct converter control device comprising:
前記第2のUp/Down信号を、前記第1のUp/Down信号と仮想整流器PWMパルスとの排他的論理和によって生成することを特徴とする交流交流直接変換器の制御装置。 In the control apparatus for an AC / AC direct converter according to claim 1 ,
Said second Up / Down signal, the first Up / Down signal and the virtual rectifier AC AC direct conversion device of the control device, characterized that you generated by exclusive OR of the PWM pulse.
前記所定のピーク値を、仮想整流器PWMパルスのパルス幅に応じた値としたことを特徴とする交流交流直接変換器の制御装置。 In the control apparatus for an AC / AC direct converter according to claim 1 or 2,
The control device for an AC / AC direct converter, wherein the predetermined peak value is a value corresponding to a pulse width of a virtual rectifier PWM pulse .
前記中間電圧相の電圧極性が正負何れの場合にも、前記直接変換器のスイッチング1周期におけるスイッチング回数を同数としたことを特徴とする交流交流直接変換器の制御装置。 In the control apparatus of the alternating current direct current converter as described in any one of Claims 1-3,
The control apparatus for an AC / AC direct converter , wherein the number of times of switching in one switching cycle of the direct converter is the same regardless of whether the voltage polarity of the intermediate voltage phase is positive or negative .
交流交流直接変換器が三相−三相直接変換を行うマトリクスコンバータであることを特徴とする交流交流直接変換器の制御装置。 In the control apparatus of the alternating current alternating current direct converter as described in any one of Claims 1-4,
A control apparatus for an AC / AC direct converter, wherein the AC / AC direct converter is a matrix converter that performs three-phase to three-phase direct conversion .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404449A JP4423950B2 (en) | 2003-12-03 | 2003-12-03 | AC / AC direct converter controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404449A JP4423950B2 (en) | 2003-12-03 | 2003-12-03 | AC / AC direct converter controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005168198A JP2005168198A (en) | 2005-06-23 |
JP4423950B2 true JP4423950B2 (en) | 2010-03-03 |
Family
ID=34727435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003404449A Expired - Fee Related JP4423950B2 (en) | 2003-12-03 | 2003-12-03 | AC / AC direct converter controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423950B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4600731B2 (en) * | 2004-06-29 | 2010-12-15 | 富士電機ホールディングス株式会社 | Control device for AC / AC direct conversion device |
JP4872122B2 (en) * | 2006-01-05 | 2012-02-08 | 富士電機株式会社 | AC direct converter control device |
JP4704260B2 (en) | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | PWM output circuit |
WO2007129755A1 (en) | 2006-05-10 | 2007-11-15 | Meidensha Corporation | Switching pattern creating method for ac-ac direct conversion device |
JP4862477B2 (en) | 2006-05-10 | 2012-01-25 | 株式会社明電舎 | Input / output duty control method for AC-AC direct conversion device |
JP4893150B2 (en) * | 2006-08-15 | 2012-03-07 | 株式会社明電舎 | Space vector modulation method for AC-AC direct conversion device |
JP4893152B2 (en) * | 2006-08-15 | 2012-03-07 | 株式会社明電舎 | Space vector modulation method for AC-AC direct conversion device |
JP4893151B2 (en) * | 2006-08-15 | 2012-03-07 | 株式会社明電舎 | Space vector modulation method for AC-AC direct conversion device |
JP4877411B1 (en) * | 2010-09-30 | 2012-02-15 | ダイキン工業株式会社 | Link voltage measurement method |
JP5672319B2 (en) * | 2013-01-23 | 2015-02-18 | 株式会社富士通ゼネラル | Matrix converter |
-
2003
- 2003-12-03 JP JP2003404449A patent/JP4423950B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005168198A (en) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5438004B2 (en) | Power converter | |
JP5299555B2 (en) | Power conversion control device | |
CN101258669A (en) | Commutation technique for an ac-to-ac converter | |
JP4626722B1 (en) | Power converter and control method thereof | |
JP4862475B2 (en) | Switching pattern generation method for AC-AC direct conversion device | |
JP2008061403A (en) | Synchronous rectifier | |
WO2012104969A1 (en) | Power conversion apparatus | |
WO2016148164A1 (en) | Power converter control device | |
JP4423950B2 (en) | AC / AC direct converter controller | |
JP4019979B2 (en) | AC-AC power converter | |
JP6783867B2 (en) | DC power supply, motor drive, blower, compressor and air conditioner | |
JP5842534B2 (en) | Inverter control device | |
WO2007069314A1 (en) | Power converting apparatus | |
EP2975752B1 (en) | Current-source power conversion apparatus | |
JP4622840B2 (en) | AC / AC direct converter controller | |
JP4247467B2 (en) | Output voltage compensation method for AC / AC direct power converter | |
JP3873888B2 (en) | AC-AC power converter | |
JP2004222338A (en) | Power conversion device | |
JP4707111B2 (en) | AC-AC direct power converter controller | |
JP4600731B2 (en) | Control device for AC / AC direct conversion device | |
JP2012010507A (en) | Dc power supply device | |
JP4134625B2 (en) | PWM power converter and conversion method | |
WO2017034028A1 (en) | Control method and control device for inverter, and inverter device | |
JP2006141175A (en) | Motor control device of ac-ac direct converter | |
WO2005029690A1 (en) | Pwm cyclo converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |