JP2008061403A - Synchronous rectifier - Google Patents
Synchronous rectifier Download PDFInfo
- Publication number
- JP2008061403A JP2008061403A JP2006236205A JP2006236205A JP2008061403A JP 2008061403 A JP2008061403 A JP 2008061403A JP 2006236205 A JP2006236205 A JP 2006236205A JP 2006236205 A JP2006236205 A JP 2006236205A JP 2008061403 A JP2008061403 A JP 2008061403A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- loss
- switching
- parasitic diode
- synchronous rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、商用電圧クラスの電力変換装置に同期整流方式が適用された同期整流装置に関する。 The present invention relates to a synchronous rectifier in which a synchronous rectification method is applied to a commercial voltage class power converter.
従来より、低電圧、大電流のスイッチング電源等に用いられる電力変換装置の整流装置として、還流ダイオードのオン電圧よりも低い電圧で主スイッチング素子を動作させて整流することにより電力変換効率の向上を図るようにした同期整流装置が知られている。このようなものとして、例えば特許文献１に開示されるように、スイッチング電源の二次側に設けられた整流回路などがある。
Conventionally, as a rectifier for power converters used in low-voltage, large-current switching power supplies, etc., power conversion efficiency is improved by operating the main switching element at a voltage lower than the ON voltage of the freewheeling diode. There is known a synchronous rectification device as shown. As such a device, for example, as disclosed in
詳しくは、上記特許文献１に開示された同期整流装置は、双方向に導通可能なＭＯＳＦＥＴなどのユニポーラ素子の特性を活かして、還流ダイオードの通電するタイミングで上記ＭＯＳＦＥＴを導通させることで、損失を低減するようにしている。
Specifically, the synchronous rectifier disclosed in
ここで、上記ＭＯＳＦＥＴは、非特許文献１の図６に開示されるように、耐圧に比例してオン抵抗が大きくなるため、通常、オン抵抗の小さい低電圧の同期整流装置で用いられている。
Here, as disclosed in FIG. 6 of
また、上記ＭＯＳＦＥＴなどのユニポーラ型トランジスタには、逆並列に寄生ダイオードが内蔵されるが、この寄生ダイオードを特許文献２に示すように高速化することで、拡散電位を上昇させ、オン抵抗の大きいＭＯＳＦＥＴにおいても同期整流を行えるようにしたものも知られている。
ところで、上記ＭＯＳＦＥＴを用いて商用電圧領域で同期整流を行うためには、耐圧の高いＭＯＳＦＥＴを用いる必要があるが、耐圧の高いＭＯＳＦＥＴは入出力容量が大きく、低電圧対応の素子に比べてスイッチング速度が遅くなるため、スイッチング損失が大きくなり、全体の損失に大きく影響する。 By the way, in order to perform synchronous rectification in the commercial voltage region using the MOSFET, it is necessary to use a MOSFET with a high withstand voltage. However, a MOSFET with a high withstand voltage has a large input / output capacity and is switched compared to a low-voltage compatible element. Since the speed is reduced, the switching loss increases, which greatly affects the overall loss.
これに対して、ゲート駆動を高速化してスイッチング速度を速くすることで、スイッチング損失を低減することが考えられるが、寄生トランジスタの誤動作を招くために、スイッチング速度には上限があり、スイッチング速度の向上によってスイッチング損失の低減を図るのは難しい。 On the other hand, it is conceivable to reduce the switching loss by increasing the gate drive to increase the switching speed. However, in order to cause malfunction of the parasitic transistor, the switching speed has an upper limit, and the switching speed is It is difficult to reduce switching loss through improvement.
また、上述のとおり、上記ＭＯＳＦＥＴのオン抵抗は、耐圧に比例するため、商用電圧領域ではオン抵抗が大きくなって、定常オン損失が大きくなってしまう。これに対して、オン抵抗を下げるために、チップの面積を拡大することが考えられるが、このようにチップ面積を増大させると、装置全体の大型化や材料の増加によるコストアップなどを招くことになり、好ましくない。 Further, as described above, the on-resistance of the MOSFET is proportional to the withstand voltage, so that the on-resistance increases in the commercial voltage region, and the steady on-loss increases. On the other hand, to reduce the on-resistance, it is conceivable to increase the area of the chip. However, if the chip area is increased in this way, the overall size of the apparatus is increased and the cost is increased due to an increase in materials. This is not preferable.
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、商用電源としての交流電圧源に接続される同期整流装置において、主スイッチング素子のチップサイズを大きくすることなく、装置全体の損失の低減を図ることにある。 The present invention has been made in view of such points, and an object thereof is to increase the chip size of the main switching element in a synchronous rectifier connected to an AC voltage source as a commercial power source. The purpose is to reduce the loss of the entire apparatus.
上記目的を達成するために、本発明に係る同期整流装置では、主スイッチング素子（11）をワイドギャップ半導体を用いたユニポーラ素子によって構成するとともに、該ユニポーラ素子内の寄生ダイオード（15）を還流ダイオードとして用いるようにした。 In order to achieve the above object, in the synchronous rectifier according to the present invention, the main switching element (11) is constituted by a unipolar element using a wide gap semiconductor, and the parasitic diode (15) in the unipolar element is a freewheeling diode. It was made to use as.
具体的には、第１の発明では、商用電源としての交流電圧源（13,31）に接続され、主スイッチング素子（11）によって同期整流を行うように構成された同期整流装置を対象とする。そして、上記主スイッチング素子（11）は、ワイドギャップ半導体を用いたユニポーラ素子によって構成され、上記ユニポーラ素子内の寄生ダイオード（15）を還流ダイオードとして用いるものとする。 Specifically, the first invention is directed to a synchronous rectifier that is connected to an AC voltage source (13, 31) as a commercial power source and configured to perform synchronous rectification by a main switching element (11). . The main switching element (11) is composed of a unipolar element using a wide gap semiconductor, and the parasitic diode (15) in the unipolar element is used as a free-wheeling diode.
この構成により、主スイッチング素子として機能するＭＯＳＦＥＴなどのユニポーラ素子は、低抵抗で高速動作及び高温動作が可能なワイドギャップ半導体によって構成されるため、スイッチング速度を従来のＳｉからなる素子に比べて速くすることができ、スイッチング損失を低減することができる。これにより、装置全体の損失も低減できる。 With this configuration, a unipolar element such as a MOSFET that functions as a main switching element is composed of a wide-gap semiconductor capable of high-speed operation and high-temperature operation with low resistance, so that the switching speed is faster than that of a conventional element made of Si. Switching loss can be reduced. Thereby, the loss of the whole apparatus can also be reduced.
しかも、還流ダイオードは、上記ユニポーラ素子内の寄生ダイオード（15）を用いるため、従来のＳｉを用いた素子に比べてダイオードの拡散電位が大きくなって、同期整流範囲が拡大する。したがって、ＭＯＳＦＥＴのオン抵抗を小さくするためにチップサイズを大きくする必要がなくなるため、Ｓｉからなる従来の素子に比べてチップサイズを小さくすることができる。 Moreover, since the free-wheeling diode uses the parasitic diode (15) in the unipolar element, the diffusion potential of the diode becomes larger than that of the conventional element using Si, and the synchronous rectification range is expanded. Accordingly, since it is not necessary to increase the chip size in order to reduce the on-resistance of the MOSFET, the chip size can be reduced as compared with the conventional element made of Si.
上述の構成において、上記ワイドギャップ半導体からなるユニポーラ素子のオン抵抗は、Ｓｉからなるユニポーラ素子のオン抵抗よりも小さいものとする（第２の発明）。このように、ワイドギャップ半導体からなるユニポーラ素子のオン抵抗は、Ｓｉからなる従来のユニポーラ素子のオン抵抗よりも小さいため、同じチップサイズであれば定常オン損失を低減することができる。一方、同じオン抵抗にするのであれば、従来のものよりもチップを小型化することができ、これにより、装置全体の小型化を図れる。 In the above-described configuration, the on-resistance of the unipolar element made of the wide gap semiconductor is smaller than the on-resistance of the unipolar element made of Si (second invention). Thus, since the on-resistance of the unipolar element made of a wide gap semiconductor is smaller than the on-resistance of the conventional unipolar element made of Si, the steady on-loss can be reduced with the same chip size. On the other hand, if the on-resistance is set to the same value, the chip can be made smaller than the conventional one, thereby reducing the size of the entire device.
また、上記ワイドギャップ半導体からなるユニポーラ素子のスイッチング速度は、Ｓｉ半導体からなるユニポーラ素子のスイッチング速度の２倍以上であるものとする（第３の発明）。 The switching speed of the unipolar element made of the wide gap semiconductor is at least twice the switching speed of the unipolar element made of the Si semiconductor (third invention).
このように、ワイドギャップ半導体からなるユニポーラ素子のスイッチング速度を、Ｓｉ半導体からなる従来のユニポーラ素子のスイッチング速度の２倍以上にすることで、同期整流動作に伴うスイッチング損失の発生を半分以下に減少させることができるため、装置全体として損失を大幅に低減することができる。ここで、上記ワイドギャップ半導体からなるユニポーラ素子は、Ｓｉからなるユニポーラ素子に比べて約１０倍以上の高速動作が可能であるが、例えば上述のようにスイッチング速度を２倍程度にすれば、スイッチング損失を半減できるとともに、高速動作に伴うノイズ、過渡電圧抑制のための周辺回路の肥大化を回避することが可能となり、損失低減と装置全体の小型化との両立を図れるようになる。 In this way, the switching speed of a unipolar element made of a wide gap semiconductor is made more than twice the switching speed of a conventional unipolar element made of a Si semiconductor, thereby reducing the generation of switching loss due to synchronous rectification operation to less than half. Therefore, the loss as a whole can be greatly reduced. Here, the unipolar element made of the wide gap semiconductor can operate at a high speed of about 10 times or more compared with the unipolar element made of Si. For example, if the switching speed is about doubled as described above, switching is possible. The loss can be halved, and it is possible to avoid the increase of peripheral circuits for suppressing noise and transient voltage due to high-speed operation, and to achieve both reduction of loss and downsizing of the entire apparatus.
また、上記寄生ダイオード（15）のスイッチング速度は、Ｓｉ半導体からなるユニポーラ素子内の寄生ダイオードのスイッチング速度の２倍以上であるのが好ましい（第４の発明）。 Further, the switching speed of the parasitic diode (15) is preferably at least twice the switching speed of the parasitic diode in the unipolar element made of Si semiconductor (fourth invention).
一般的に、整流回路では、上下アームの主スイッチング素子が同時にオフ状態となるデッドタイムがあるが、このデッドタイムが比較的長いと、還流ダイオードとしての寄生ダイオードがオン状態になった後、上記主スイッチング素子がオンになって電流が流れるため、スイッチング損失は該寄生ダイオード側で主に発生することになる。 Generally, in the rectifier circuit, there is a dead time in which the main switching elements of the upper and lower arms are turned off at the same time, but if this dead time is relatively long, after the parasitic diode as the freewheeling diode is turned on, Since the main switching element is turned on and a current flows, the switching loss is mainly generated on the parasitic diode side.
そのため、上述のように、上記寄生ダイオード（15）のスイッチング速度をＳｉ半導体からなる従来の寄生ダイオードのスイッチング速度の２倍以上にすることで、該寄生ダイオードのスイッチング損失の発生を半分以下に減少させることができ、装置全体として損失を低減することができる。 Therefore, as described above, the switching speed of the parasitic diode (15) is more than twice that of the conventional parasitic diode made of Si semiconductor, thereby reducing the switching loss of the parasitic diode to less than half. The loss can be reduced as a whole apparatus.
また、例えば上記スイッチング速度を２倍程度にすることで、上記第３の発明におけるユニポーラ素子の場合と同様、スイッチング損失を半減できるとともに、高速動作に伴うノイズ、過渡電圧抑制のための周辺回路の肥大化を回避することが可能となり、損失低減と装置全体の小型化との両立を図れるようになる。 Further, for example, by doubling the switching speed, the switching loss can be halved as in the case of the unipolar element in the third invention, and the peripheral circuit for suppressing noise and transient voltage due to high-speed operation can be reduced. It becomes possible to avoid enlargement, and it is possible to achieve both reduction in loss and downsizing of the entire apparatus.
また、本発明に係る同期整流装置は、上記主スイッチング素子（11）を用いたハーフブリッジ型の主回路（10）を備えたものであってもよい（第５の発明）し、上記主スイッチング素子（11）を用いたフルブリッジ型の主回路（40）を備えたものであってもよい（第６の発明）。さらに、上記同期整流装置は、上記主スイッチング素子（11）を用いた多相出力型の主回路（30）を備えたものであってもよい（第７の発明）。 The synchronous rectifier according to the present invention may include a half-bridge main circuit (10) using the main switching element (11) (fifth invention), and the main switching device. A full-bridge main circuit (40) using the element (11) may be provided (sixth invention). Further, the synchronous rectifier may include a multiphase output type main circuit (30) using the main switching element (11) (seventh invention).
このような主回路に上述のような主スイッチング素子（11）を用いることで、これらの回路を用いた場合でも上述の各発明のような作用が得られる。 By using the main switching element (11) as described above in such a main circuit, even when these circuits are used, the operation as in each of the above-described inventions can be obtained.
さらに、本発明に係る同期整流装置は、コンバータ装置または回生モードを備えたインバータ装置であるのが好ましい（第８の発明）。このように、同期整流が可能な装置において、上述のような構成を有する主スイッチング素子（11）を用いることで、上記各発明の作用を確実に得ることができる。 Furthermore, the synchronous rectifier according to the present invention is preferably a converter device or an inverter device having a regenerative mode (eighth invention). As described above, in the apparatus capable of synchronous rectification, the operation of each of the above-described inventions can be reliably obtained by using the main switching element (11) having the above-described configuration.
本発明に係る同期整流装置によれば、主スイッチング素子（11）をワイドギャップ半導体からなるユニポーラ素子によって構成したため、スイッチング速度を向上することができ、スイッチング損失を低減できる。また、上記ユニポーラ素子内の寄生ダイオード（15）を還流ダイオードとして用いたため、寄生ダイオードの拡散電位が大きくなり、チップ面積を大きくすることなく同期整流の範囲を拡大することができる。したがって、チップの小型化と装置全体の低損失化との両立を図れる。 According to the synchronous rectifier according to the present invention, since the main switching element (11) is constituted by a unipolar element made of a wide gap semiconductor, the switching speed can be improved and the switching loss can be reduced. Further, since the parasitic diode (15) in the unipolar element is used as a freewheeling diode, the diffusion potential of the parasitic diode increases, and the range of synchronous rectification can be expanded without increasing the chip area. Therefore, it is possible to achieve both a reduction in the size of the chip and a reduction in the loss of the entire apparatus.
また、第２の発明によれば、オン抵抗がＳｉ半導体からなるユニポーラ素子のオン抵抗よりも小さいため、同じチップサイズであれば定常オン損失を低減できる一方、同じオン抵抗であれば、従来のＳｉ半導体からなるユニポーラ素子を用いたものよりもチップのサイズを小さくすることができ、装置全体の小型化を図れる。 Further, according to the second invention, since the on-resistance is smaller than the on-resistance of the unipolar element made of Si semiconductor, the steady-state on-loss can be reduced with the same chip size. The size of the chip can be made smaller than that using a unipolar element made of Si semiconductor, and the entire apparatus can be downsized.
また、第３の発明によれば、上記ユニポーラ素子のスイッチング速度がＳｉ半導体からなるユニポーラ素子のスイッチング速度の２倍以上であるため、同期整流動作に伴うスイッチング損失の発生を半分以下に減少させることができる。 According to the third invention, since the switching speed of the unipolar element is more than twice the switching speed of the unipolar element made of Si semiconductor, the generation of switching loss due to the synchronous rectification operation is reduced to less than half. Can do.
また、第４の発明によれば、上記寄生ダイオードのスイッチング速度がＳｉ半導体からなるユニポーラ素子内の寄生ダイオードのスイッチング速度の２倍以上であるため、複数の主スイッチング素子が同時にオフ状態になるデッドタイムが比較的長い場合でも、スイッチング損失の発生を半分以下に減少させることができる。 According to the fourth invention, since the switching speed of the parasitic diode is more than twice the switching speed of the parasitic diode in the unipolar element made of Si semiconductor, a plurality of main switching elements are simultaneously turned off. Even when the time is relatively long, the occurrence of switching loss can be reduced to less than half.
また、第５から第７の発明によれば、主回路（10,40,30）がハーフブリッジ型やフルブリッジ型、多相出力型において上述のような主スイッチング素子を備えることで、上記各発明の効果が得られる。 Further, according to the fifth to seventh inventions, the main circuit (10, 40, 30) is provided with the main switching element as described above in a half-bridge type, a full-bridge type, or a multi-phase output type. The effects of the invention can be obtained.
さらに、第８の発明によれば、コンバータ装置若しくは回生モードを備えたインバータ装置の主スイッチング素子を上述のような構成にすることで、上記各発明の効果をより確実に得ることができる。 Furthermore, according to the eighth invention, the effects of the above inventions can be more reliably obtained by configuring the main switching element of the inverter device having the converter device or the regeneration mode as described above.
以下、本発明に係る実施形態を図面に基づいて詳細に説明する。尚、以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものではない。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments according to the present invention will be described in detail with reference to the drawings. It should be noted that the following description of the preferred embodiment is merely illustrative in nature, and is not intended to limit the present invention, its application, or its use.
−単相交流電圧の同期整流回路−
図１は、本発明の実施形態に係る同期整流装置の主回路（10）の一例を示す回路図である。この図１に示す回路（10）は、２つの整流手段によって構成されたハーフブリッジ回路であり、整流手段としてユニポーラ素子からなるＭＯＳＦＥＴ（11,11）が用いられている。すなわち、この回路は、ＭＯＳＦＥＴ（11,11）が主スイッチング素子として機能し同期整流を行う同期整流回路を構成している。
-Synchronous rectifier circuit for single-phase AC voltage-
FIG. 1 is a circuit diagram showing an example of a main circuit (10) of a synchronous rectifier according to an embodiment of the present invention. The circuit (10) shown in FIG. 1 is a half-bridge circuit composed of two rectifying means, and MOSFETs (11, 11) made of unipolar elements are used as the rectifying means. That is, this circuit constitutes a synchronous rectification circuit in which MOSFETs (11, 11) function as main switching elements and perform synchronous rectification.
また、上記回路（10）には、２つの平滑コンデンサ（12,12）が直列に設けられていて、両者間に商用電源としての交流電圧源（13）の一端が接続されている。これにより、上記回路（10）は、いわゆる倍電圧整流回路を構成している。なお、上記回路（10）にはインダクタ（14）も設けられている。 The circuit (10) is provided with two smoothing capacitors (12, 12) in series, and one end of an AC voltage source (13) as a commercial power source is connected between the two. Thereby, the circuit (10) constitutes a so-called voltage doubler rectifier circuit. The circuit (10) is also provided with an inductor (14).
さらに、上記回路（10）には、上記各ＭＯＳＦＥＴ（11,11）と逆並列にダイオード（15,15）が設けられている。このダイオード（15,15）は、整流手段としての上記ＭＯＳＦＥＴ（11,11）が両方ともＯＦＦの状態になった場合などに電流を還流させる経路を確保する還流ダイオードである。 Further, the circuit (10) is provided with diodes (15, 15) in antiparallel with the MOSFETs (11, 11). The diodes (15, 15) are free-wheeling diodes that secure a path for returning current when both the MOSFETs (11, 11) as the rectifying means are turned off.
上記ＭＯＳＦＥＴ（11,11）は、後述するとおり、低抵抗で高速動作及び高温動作が可能なＳｉＣなどのワイドバンドギャップ半導体材料からなる。これにより、ＭＯＳＦＥＴ（11,11）で発生するスイッチング損失や定常オン損失などを大幅に低減することができるとともに、主スイッチング素子のチップの小型化も図れる。 As described later, the MOSFETs (11, 11) are made of a wide band gap semiconductor material such as SiC capable of high speed operation and high temperature operation with low resistance. As a result, switching loss and steady-on loss generated in the MOSFETs (11, 11) can be significantly reduced, and the main switching element chip can be downsized.
上記ダイオード（15,15）は、図３に示すように、ＭＯＳＦＥＴ（11,11）の構造上形成される寄生要素である。この図３において、符号21はゲート電極、22はゲート酸化膜、23はソースアルミをそれぞれ示している。
The diodes (15, 15) are parasitic elements formed on the structure of the MOSFETs (11, 11) as shown in FIG. In FIG. 3,
そして、上述の構成において、図１の一点鎖線の方向に電流が流れるように電圧がかかった場合には、その経路上にあるＭＯＳＦＥＴ（11）、すなわち図中の上側のＭＯＳＦＥＴ（11）にゲート信号を与えて該ＭＯＳＦＥＴ（11）に通電させる一方、図１の破線の方向に電流が流れるように電圧がかかった場合には、図中の下側のＭＯＳＦＥＴ（11）にゲート信号を与えて該ＭＯＳＦＥＴ（11）に通電させる。 In the above configuration, when a voltage is applied so that a current flows in the direction of the one-dot chain line in FIG. 1, the gate is connected to the MOSFET (11) on the path, that is, the upper MOSFET (11) in the drawing. When a voltage is applied so that a current flows in the direction of the broken line in FIG. 1 while a signal is applied to the MOSFET (11), a gate signal is applied to the lower MOSFET (11) in the figure. The MOSFET (11) is energized.
上述のように、整流手段として通常のダイオードの代わりにＭＯＳＦＥＴ（11,11）を設け、該ＭＯＳＦＥＴ（11,11）に交流電圧の半波毎にゲート信号を与えると、図２に示すＩＶ特性のように、ダイオード（15,15）は拡散電位に到達するまで高抵抗であるため、電流はＭＯＳＦＥＴ（11,11）側に流れ、ダイオード（15,15）に比べて低い電圧降下になり、損失を大幅に低減することができる。 As described above, when the MOSFET (11, 11) is provided as a rectifying means instead of a normal diode and a gate signal is given to the MOSFET (11, 11) for each half wave of the AC voltage, the IV characteristics shown in FIG. Thus, the diode (15,15) is high resistance until reaching the diffusion potential, so the current flows to the MOSFET (11,11) side, resulting in a lower voltage drop than the diode (15,15), Loss can be greatly reduced.
−三相交流電圧の整流回路における損失評価−
まず、商用電源の三相交流電圧を直流電圧に変換する場合の回路構成等について説明する。
-Loss evaluation in rectifier circuit of three-phase AC voltage-
First, a circuit configuration and the like when converting a three-phase AC voltage of a commercial power source into a DC voltage will be described.
図４に示すように、三相交流電圧を同期整流するための同期整流回路（30）は、上記図１における一組のＭＯＳＦＥＴ(11,11）及び寄生ダイオード（15,15）を直流部に三相分並列に接続したものである。上記回路（30）は、直流部の仮想中性点を零（図中の０）として、三相交流中性点をニュートラル（図中のＮ）とすれば、動作は上記図１の単相の場合と同様になるため、詳しい動作については説明を省略する。上記図４において、符号31は、商用電源または電動機を示す。
As shown in FIG. 4, the synchronous rectifier circuit (30) for synchronously rectifying the three-phase AC voltage includes the pair of MOSFETs (11, 11) and parasitic diodes (15, 15) in FIG. It is connected in parallel for three phases. The circuit (30) operates as a single phase as shown in FIG. 1 if the virtual neutral point of the DC section is zero (0 in the figure) and the three-phase AC neutral point is neutral (N in the figure). Since this is the same as the case of, detailed description of the operation is omitted. In FIG. 4,
なお、この実施形態では、上記回路（30）において、ＰＷＭ変調を行うことで三相交流電圧から直流電圧への電力変換を行うように構成されている。また、ＰＷＭ変調方式としては、図５に示す電圧ベクトルを用いた空間ベクトル変調方式を用いる。 In this embodiment, the circuit (30) is configured to perform power conversion from a three-phase AC voltage to a DC voltage by performing PWM modulation. As the PWM modulation method, the space vector modulation method using the voltage vector shown in FIG. 5 is used.
次に、上記図４の整流回路に各種素子（ＩＧＢＴやＭＯＳＦＥＴなど）を適用した場合の損失計算を行って、各素子の損失を評価する。 Next, loss calculation is performed when various elements (IGBT, MOSFET, etc.) are applied to the rectifier circuit of FIG. 4 to evaluate the loss of each element.
まず、上記ＭＯＳＦＥＴ（11,11,…）の代わりに主スイッチング素子としてＩＧＢＴを適用し、該ＩＧＢＴに逆並列なダイオードとしてファーストリカバリーダイオード（以下、ＦＲＤという）を用いた場合の損失について求める。このＩＧＢＴ、ＦＲＤを用いた整流回路は、一般的なものであり、上記図４において、ＭＯＳＦＥＴ（11）の代わりにＩＧＢＴが、寄生ダイオード（15）の代わりにＦＲＤが配置されるだけなので、回路の構成についての図示及び説明は省略する。なお、上記ＩＧＢＴ、ＦＲＤは、いずれもＳｉ半導体によって構成されている。 First, an IGBT is used as a main switching element instead of the MOSFET (11, 11,...), And a loss when a fast recovery diode (hereinafter referred to as FRD) is used as a diode in antiparallel with the IGBT is obtained. The rectifier circuit using the IGBT and FRD is a general circuit. In FIG. 4, the IGBT is replaced with the MOSFET (11) and the FRD is replaced with the parasitic diode (15). The illustration and description of this configuration are omitted. The IGBT and FRD are both composed of a Si semiconductor.
上述のＩＧＢＴ、ＦＲＤを用いた回路での整流動作について、上記図４も用いて以下で簡単に説明する。 The rectification operation in the circuit using the above-described IGBT and FRD will be briefly described below with reference to FIG.
具体的には、上記回路における主スイッチング素子のスイッチングパターンは、上記図５に示す電圧ベクトルに対応していて、各電圧ベクトルの出力時間は図中の基本式に基づいている。ここで、図５の基本式におけるＴ０はキャリヤ周期、ｔ０、ｔ４、ｔ６は各モードで選択される電圧ベクトルの出力時間、ｋｓは電圧制御率を示す。 Specifically, the switching pattern of the main switching element in the circuit corresponds to the voltage vector shown in FIG. 5, and the output time of each voltage vector is based on the basic formula in the figure. Here, T0 in the basic equation of FIG. 5 is a carrier cycle, t0, t4, and t6 are output times of voltage vectors selected in each mode, and ks is a voltage control rate.
そして、選択順序は、例えばモード１（図５の左図における１の領域に相当）においては、Ｖ０→Ｖ４→Ｖ６→Ｖ７→Ｖ６→Ｖ４→Ｖ０であり、他のモードについても左図の領域を形成する２つのベクトルに対応していて、図５の右表で読み替えることによって電圧ベクトルの出力時間が求められる。
The selection order is, for example, V0 → V4 → V6 → V7 → V6 → V4 → V0 in the mode 1 (corresponding to the
上記各モードのうち上記モード１の例を用いて上記回路における整流動作について説明する。このモード１で選択されるベクトルは、上述のとおり、Ｖ０、Ｖ４、Ｖ６、Ｖ７であり、このうち、Ｖ４、Ｖ６が主要ベクトルで、Ｖ０、Ｖ７が零ベクトルである。上記図５の左図に示すように、主要ベクトルであるＶ４及びＶ６は三相Ｒ、Ｓ、Ｔに対してそれぞれ、（１００）、（１１０）というベクトルであり、Ｖ７は（１１１）というベクトルであるため、これらの出力期間ではＲ相（図４参照）のＦＲＤに電流が流れ、Ｖ０の期間のみＸ相（図４参照）のＩＧＢＴに電流が流れる。
The rectification operation in the circuit will be described using the example of
このような整流動作における各素子の損失を計算した結果を図６に示す。なお、計算条件として、各素子は、６００Ｖ、２０Ａクラスの代表的な特性を有するものを選択しており、各素子の静特性（ＩＶ特性）は図１０に示すとおりである。また、負荷や駆動条件は、入力２００Ｖ、１．５ｋＷ、電流の波高値は６．１Ａ、スイッチング周波数１０ｋＨｚ、電圧制御率０．８（直流電圧３５０Ｖ）である。 FIG. 6 shows the result of calculating the loss of each element in such a rectifying operation. As calculation conditions, each element is selected to have a typical characteristic of 600V, 20A class, and the static characteristic (IV characteristic) of each element is as shown in FIG. The load and driving conditions are an input of 200 V, 1.5 kW, a current peak value of 6.1 A, a switching frequency of 10 kHz, and a voltage control rate of 0.8 (DC voltage of 350 V).
なお、ここでは損失試算の簡単化のために、デッドタイムは零と仮定しており、上下の主スイッチング素子は同時に切り替わり、また、上下いずれかの同一アーム内では主スイッチング素子とダイオードとの間の電流の切り替わりはないものとしている。ここで、上記デッドタイムとは、例えば上記図１において主スイッチング素子としてのＭＯＳＦＥＴ（11,11）が同時にオフ状態になっている期間を意味する。そして、このようなデッドタイムでは、該ＭＯＳＦＥＴ（11,11）にそれぞれ逆並列に設けられたダイオード（15,15）に電流が流れることになる。 Here, in order to simplify the loss estimation, the dead time is assumed to be zero, the upper and lower main switching elements are switched simultaneously, and between the main switching element and the diode in the upper and lower one arm. It is assumed that there is no switching of current. Here, the dead time means, for example, a period in which the MOSFETs (11, 11) as the main switching elements in FIG. In such a dead time, a current flows through the diodes (15, 15) provided in antiparallel to the MOSFETs (11, 11), respectively.
このように、電圧制御率を０．８として計算しているため、図５に示す基本式からキャリア周期に零ベクトルが出力される割合は０．２以下であり、定常オン損失は主要ベクトルＶ４、Ｖ６及び零ベクトルＶ７の出力期間に通電するＲ相が支配的であり、Ｘ相のオン損失は比較的小さくなる。 Thus, since the voltage control rate is calculated as 0.8, the ratio that the zero vector is output in the carrier period from the basic equation shown in FIG. 5 is 0.2 or less, and the steady-on loss is the main vector V4. , V6 and the zero phase V7 are dominant during the output period, and the X-phase on-loss is relatively small.
一方、スイッチング損失については、上述のようにダイオードとしてＦＲＤを用いているため、ダイオードのスイッチング損失は極めて小さく、零ベクトルＶ０の出力期間に発生するＩＧＢＴのスイッチング損失が支配的になる。 On the other hand, as described above, since the FRD is used as the diode as described above, the switching loss of the diode is extremely small, and the switching loss of the IGBT generated during the output period of the zero vector V0 becomes dominant.
上述のモード１以外の各モードについても同様に、図５の左図における右半分の領域、すなわち主にＲ相が通電する領域では、Ｒ相のＦＲＤの定常オン損失やＸ相のＩＧＢＴのスイッチング損失が大きくなる。一方、上記図５の左図における左半分の領域、すなわち主にＸ相が通電する領域では、Ｘ相のＦＲＤの定常オン損失やＲ相のＩＧＢＴのスイッチング損失が大きくなる。
Similarly, in each mode other than the above-described
以上の結果に基づいて、平均損失分布を求めたものを図１１に示す。この図１１から分かるように、ＩＧＢＴ及びＦＲＤを用いた回路では、定常オン損失が７割、スイッチング損失が３割程度である。 FIG. 11 shows the average loss distribution obtained based on the above results. As can be seen from FIG. 11, in the circuit using IGBT and FRD, the steady-state on loss is about 70% and the switching loss is about 30%.
次に、主スイッチング素子をＭＯＳＦＥＴにした場合（上記図４に示す回路の場合）の計算結果を図７に示す。なお、計算条件は上述のＩＧＢＴの場合と同様であり、このＭＯＳＦＥＴもＳｉ半導体によって構成されている。 Next, FIG. 7 shows the calculation result when the main switching element is a MOSFET (in the case of the circuit shown in FIG. 4). The calculation conditions are the same as in the case of the IGBT described above, and this MOSFET is also composed of a Si semiconductor.
ＭＯＳＦＥＴを用いた場合、上記図１０のＩＶ特性に示すように、寄生ダイオードの動作は拡散電位で完全にはブロックされないため、該寄生ダイオードによる整流動作とＭＯＳＦＥＴによる同期整流との両方の動作が行われる。すなわち、上記ＭＯＳＦＥＴと寄生ダイオードとによって電流を分流するため、定常オン損失は両者で発生する。そのため、上記図７及び図１１に示すように、同期整流の効果によって定常オン損失は上述のＩＧＢＴの場合の半分程度になる。 When the MOSFET is used, the operation of the parasitic diode is not completely blocked by the diffusion potential as shown in the IV characteristic of FIG. 10 above. Therefore, both the rectification operation by the parasitic diode and the synchronous rectification operation by the MOSFET are performed. Is called. That is, since the current is shunted by the MOSFET and the parasitic diode, steady on-loss occurs in both. Therefore, as shown in FIGS. 7 and 11, the steady-state on-loss is about half that of the IGBT described above due to the effect of synchronous rectification.
これに対し、上記図７に示すように、上記ＭＯＳＦＥＴの通電によって発生するスイッチング損失以外に、寄生ダイオードにもスイッチング損失が発生するうえ、同期整流によって上記ＭＯＳＦＥＴのスイッチング損失はＩＧＢＴの倍になるため、上記図１１に示すように、全体としてスイッチング損失は倍増し、結果として総損失の低減効果は１割程度しかない。 On the other hand, as shown in FIG. 7, in addition to the switching loss that occurs due to the energization of the MOSFET, a switching loss also occurs in the parasitic diode, and the switching loss of the MOSFET is double that of IGBT due to synchronous rectification. As shown in FIG. 11, the switching loss as a whole is doubled, and as a result, the effect of reducing the total loss is only about 10%.
なお、ＩＧＢＴの場合にはダイオードにスイッチング損失はほとんど発生していない（図６参照）が、上記図７に示すように寄生ダイオードには比較的大きなスイッチング損失が発生しており、同様に、ＭＯＳＦＥＴにも同期整流によるスイッチング損失が発生している。これは、図１２に示すように、ＩＧＢＴの場合のダイオードのスイッチング損失に比べて、寄生ダイオード、ＭＯＳＦＥＴのスイッチング損失が大きいからである。 In the case of the IGBT, almost no switching loss occurs in the diode (see FIG. 6), but a relatively large switching loss occurs in the parasitic diode as shown in FIG. In addition, switching loss due to synchronous rectification occurs. This is because, as shown in FIG. 12, the switching loss of the parasitic diode and MOSFET is larger than the switching loss of the diode in the case of IGBT.
次に、上記ＭＯＳＦＥＴを用いた場合において、上記特許文献２に示されるように寄生ダイオードを高速化して、上述のＩＧＢＴの場合のＦＲＤと同等の静特性が得られるとした場合の計算結果を図８に示す。なお、この場合の計算条件も上述のＩＧＢＴの場合と同様であり、このＭＯＳＦＥＴもＳｉ半導体によって構成されている。
Next, in the case where the MOSFET is used, the calculation result when the static characteristic equivalent to the FRD in the case of the above-mentioned IGBT is obtained by increasing the speed of the parasitic diode as shown in
このように寄生ダイオードを高速化して、ＩＧＢＴのＦＲＤと同等の特性にすることで、上記図１０に示すＩＶ特性において、寄生ダイオードの拡散電位はＦＲＤと同程度になり、該寄生ダイオードの動作はより広い範囲でブロックされることになる。そうすると、ＭＯＳＦＥＴのみが通電する同期整流範囲を広げることができ、本実施形態における計算条件下で確実に同期整流動作を行うことができる。 By speeding up the parasitic diode in this way and making the characteristics equivalent to the FRD of the IGBT, in the IV characteristics shown in FIG. 10 above, the diffusion potential of the parasitic diode becomes almost the same as the FRD, and the operation of the parasitic diode is It will be blocked in a wider range. Then, the synchronous rectification range in which only the MOSFET is energized can be expanded, and the synchronous rectification operation can be reliably performed under the calculation conditions in the present embodiment.
このことは、上記図６においてＩＧＢＴのＦＲＤで発生していた定常オン損失が、上記図８ではＭＯＳＦＥＴのみで発生しており、同期整流が行われていることが分かる。 This shows that the steady-on loss that occurred in the FRD of the IGBT in FIG. 6 occurs only in the MOSFET in FIG. 8, and that synchronous rectification is performed.
一方、スイッチング損失は、動作しているＭＯＳＦＥＴのみで発生するため、上述の通常のＭＯＳＦＥＴと同様、ＩＧＢＴに比べて倍増することになる。したがって、上記図１１に示すように、平均損失で比較すると、総損失はＩＧＢＴと同程度になる。 On the other hand, since the switching loss is generated only in the operating MOSFET, the switching loss is doubled as compared with the IGBT as in the case of the normal MOSFET described above. Therefore, as shown in FIG. 11, when compared with the average loss, the total loss is approximately the same as that of the IGBT.
これに対し、本発明では、上述のように、低抵抗で、高速動作及び高温動作が可能なＳｉＣやＧａＮなどのワイドバンドギャップ半導体材料によって主スイッチング素子を構成するようにした。これにより、スイッチング速度を向上することができ、スイッチング損失の低減を図れる。また、従来のＳｉを用いた場合に比べてオン抵抗を小さくすることができるので、従来と同程度のチップサイズであれば定常オン損失を低減でき、従来と同程度のオン抵抗にすれば、チップの小型化が図れる。 On the other hand, in the present invention, as described above, the main switching element is made of a wide band gap semiconductor material such as SiC or GaN that can operate at high speed and high temperature with low resistance. Thereby, switching speed can be improved and switching loss can be reduced. In addition, since the on-resistance can be reduced as compared with the case of using conventional Si, the steady-state on-loss can be reduced if the chip size is similar to the conventional one, and if the on-resistance is comparable to the conventional one, The chip can be downsized.
また、通常、電力変換装置には、主スイッチング素子がオフのときに電流を還流させるための還流ダイオードが設けられているが、ＭＯＳＦＥＴ内部の寄生ダイオードを上記還流ダイオードとして利用することで、別に還流ダイオードを設ける必要がなくなるとともに、上記寄生ダイオードがワイドバンドギャップ半導体材料によって構成されるため、図１３に示すようにＳｉの３倍程度の拡散電位になり、同期整流範囲を拡大することができる。 In general, the power converter is provided with a free-wheeling diode for returning the current when the main switching element is off. However, by using a parasitic diode inside the MOSFET as the free-wheeling diode, the free-wheeling diode is separately supplied. Since there is no need to provide a diode and the parasitic diode is made of a wide band gap semiconductor material, the diffusion potential is about three times that of Si as shown in FIG. 13, and the synchronous rectification range can be expanded.
このように、ワイドバンドギャップ半導体材料によってＭＯＳＦＥＴを構成し、その内部の寄生ダイオードを還流ダイオードとして利用した場合の計算結果を図９に示す。なお、計算条件は上述のＩＧＢＴの場合とほぼ同じであるが、スイッチング速度を倍にしているとともに、定常オン損失は上記図８の場合と変わらないものとしている（小さいチップサイズを想定している）。 Thus, FIG. 9 shows the calculation result in the case where the MOSFET is formed of the wide band gap semiconductor material and the parasitic diode inside the MOSFET is used as the freewheeling diode. The calculation conditions are almost the same as in the case of the IGBT described above, but the switching speed is doubled and the steady-state on-loss is not different from that in FIG. 8 (assuming a small chip size). ).
この計算結果に示すとおり、スイッチング速度が倍になるため、スイッチング損失は半分になり、上記図８に示すように、平均損失で比較すると、上記高速化された寄生ダイオードを有するＭＯＳＦＥＴに比べ、総損失で７割程度まで低減されることになる。したがって、本発明の構成にすることで、従来の整流回路で用いられる素子に比べて総損失を大幅に低減することができる。 As shown in this calculation result, since the switching speed is doubled, the switching loss is halved. As shown in FIG. 8, when compared with the average loss, the total loss is higher than that of the MOSFET having the accelerated parasitic diode. Loss is reduced to about 70%. Therefore, by adopting the configuration of the present invention, the total loss can be significantly reduced as compared with the element used in the conventional rectifier circuit.
なお、上述の計算では、スイッチング速度を倍にすることで、同期整流によるスイッチング損失の増加分をキャンセルするようにしているが、この限りではなく、スイッチング速度を２倍以上にしてもよい。 In the above calculation, the increase in switching loss due to synchronous rectification is canceled by doubling the switching speed. However, the present invention is not limited to this, and the switching speed may be doubled or more.
また、上述のとおり、損失試算の簡単化のためにデッドタイムを零と仮定しているが、実際の整流回路では複数の主スイッチング素子が同時にオフの状態になる場合があり、該デッドタイムは必ず存在する。そのため、このデッドタイムが比較的長い場合には、還流ダイオードとしての寄生ダイオードがオン状態になった後に主スイッチング素子がオンになって電流が流れることになり、上述のようなスイッチング損失は主に寄生ダイオード側に発生する。この場合には、上述のような主スイッチング素子ではなくて、寄生ダイオード側のスイッチング損失を２倍以上にすることで、上述の計算結果と同等の作用効果を得ることができる。 Further, as described above, the dead time is assumed to be zero in order to simplify the loss calculation, but in an actual rectifier circuit, a plurality of main switching elements may be turned off at the same time. It must exist. Therefore, when the dead time is relatively long, the main switching element is turned on after the parasitic diode as the freewheeling diode is turned on, and the current flows. It occurs on the parasitic diode side. In this case, not the main switching element as described above but the switching loss on the parasitic diode side is doubled or more, so that the same effect as the above calculation result can be obtained.
−実施形態の効果−
上記実施形態では、主スイッチング素子としてのＭＯＳＦＥＴ（11）をワイドバンドギャップ半導体によって構成し、その内部に形成される寄生ダイオード（15）を還流ダイオードとして利用するようにしたため、スイッチング速度を従来のＳｉを用いた主スイッチング素子に比べて速くすることができ、スイッチング損失の低減を図れる。
-Effect of the embodiment-
In the above embodiment, the MOSFET (11) as the main switching element is configured by a wide band gap semiconductor, and the parasitic diode (15) formed therein is used as the freewheeling diode. As compared with the main switching element using the switch, the switching loss can be reduced.
特に、上記主スイッチング素子のスイッチング速度を、従来のＳｉを用いた素子の２倍程度にすれば、上述のようなスイッチング速度向上によるスイッチング損失の半減だけでなく、高速動作に伴うノイズ、過渡電圧抑制のための周辺回路の肥大化を回避することが可能となり、装置全体の小型化も図ることができる。 In particular, if the switching speed of the main switching element is about twice that of a conventional Si element, not only the switching loss is reduced by half as described above, but also noise and transient voltage associated with high-speed operation. It is possible to avoid the enlargement of the peripheral circuit for the suppression, and it is possible to reduce the size of the entire apparatus.
また、複数の主スイッチング素子が同時にオフ状態になっているデッドタイムが比較的長い場合には上記寄生ダイオード（15）側でスイッチング損失が発生するため、該寄生ダイオード（15）側のスイッチング速度を、従来のＳｉを用いたＭＯＳＦＥＴ内の寄生ダイオードの２倍程度にすることで、上記主スイッチング素子の場合と同様、スイッチング損失の半減や装置の小型化を図ることができる。 In addition, when the dead time in which a plurality of main switching elements are simultaneously turned off is relatively long, a switching loss occurs on the parasitic diode (15) side. Therefore, the switching speed on the parasitic diode (15) side is reduced. By setting the parasitic diode to about twice that of the parasitic diode in the MOSFET using conventional Si, the switching loss can be reduced by half and the apparatus can be reduced in size as in the case of the main switching element.
さらに、寄生ダイオードを還流ダイオードとして利用することで、Ｓｉの３倍程度の拡散電位を利用して同期整流範囲を容易に拡大することができるとともに、ワイドバンドギャップ半導体によってオン抵抗を下げることができるので、従来のＳｉを用いた素子と同程度のチップサイズであれば定常オン損失を低減することができ、同程度のオン抵抗にすれば、チップサイズを小さくすることができる。 Furthermore, by using a parasitic diode as a free-wheeling diode, the synchronous rectification range can be easily expanded using a diffusion potential about 3 times that of Si, and the on-resistance can be lowered by a wide band gap semiconductor. Therefore, the steady-state on-loss can be reduced if the chip size is about the same as that of a conventional element using Si, and the chip size can be reduced if the on-resistance is about the same.
《その他の実施形態》
本発明は、上記実施形態について、以下のような構成としてもよい。
<< Other Embodiments >>
The present invention may be configured as follows with respect to the above embodiment.
上記実施形態では、上述のような構成のＭＯＳＦＥＴ（11）及び寄生ダイオード（15）によってハーフブリッジ型の主回路（10）を構成するようにしているが、この限りではなく、図１４に示すように、フルブリッジ型の主回路（40）を構成するようにしてもよい。 In the above embodiment, the half-bridge main circuit (10) is configured by the MOSFET (11) and the parasitic diode (15) configured as described above. In addition, a full-bridge main circuit (40) may be configured.
また、上記実施形態では、ワイドバンドギャップ半導体の例としてＳｉＣ、ＧａＮなどを挙げているが、この限りではなく、３．０ｅＶ以上のバンドギャップの値の材料であればどのような半導体材料であってもよい。 In the above embodiment, SiC, GaN, etc. are cited as examples of wide band gap semiconductors. However, the present invention is not limited to this, and any semiconductor material may be used as long as it has a band gap value of 3.0 eV or more. May be.
以上説明したように、本発明における同期整流装置は、コンバータ装置や回生モードを備えたインバータ装置に特に有用である。 As described above, the synchronous rectification device according to the present invention is particularly useful for a converter device and an inverter device having a regeneration mode.
10,30,40 主回路
11 ＭＯＳＦＥＴ（主スイッチング素子）
12 コンデンサ
13 交流電圧源
14 インダクタ
15 寄生ダイオード
31 商用電源（交流電圧源）
10,30,40 Main circuit
11 MOSFET (Main switching element)
12 capacitors
13 AC voltage source
14 Inductor
15 Parasitic diode
31 Commercial power supply (AC voltage source)
Claims (8)
上記主スイッチング素子（11）は、ワイドギャップ半導体を用いたユニポーラ素子によって構成され、
上記ユニポーラ素子内の寄生ダイオード（15）を還流ダイオードとして用いることを特徴とする同期整流装置。 A synchronous rectifier connected to an AC voltage source (13, 31) as a commercial power source and configured to perform synchronous rectification by a main switching element (11),
The main switching element (11) is composed of a unipolar element using a wide gap semiconductor,
A synchronous rectifier using the parasitic diode (15) in the unipolar element as a freewheeling diode.
上記ワイドギャップ半導体からなるユニポーラ素子のオン抵抗は、Ｓｉ半導体からなるユニポーラ素子のオン抵抗よりも小さいことを特徴とする同期整流装置。 In claim 1,
The synchronous rectifier according to claim 1, wherein an on-resistance of the unipolar element made of the wide gap semiconductor is smaller than an on-resistance of the unipolar element made of the Si semiconductor.
上記ワイドギャップ半導体からなるユニポーラ素子のスイッチング速度は、Ｓｉ半導体からなるユニポーラ素子のスイッチング速度の２倍以上であることを特徴とする同期整流装置。 In claim 1,
The synchronous rectifier according to claim 1, wherein a switching speed of the unipolar element made of the wide gap semiconductor is at least twice that of a unipolar element made of the Si semiconductor.
上記寄生ダイオード（15）のスイッチング速度は、Ｓｉ半導体からなるユニポーラ素子内の寄生ダイオードのスイッチング速度の２倍以上であることを特徴とする同期整流装置。 In claim 1 or 3,
The synchronous rectifier characterized in that the switching speed of the parasitic diode (15) is at least twice the switching speed of the parasitic diode in the unipolar element made of Si semiconductor.
上記主スイッチング素子（11）を用いたハーフブリッジ型の主回路（10）を備えていることを特徴とする同期整流装置。 In any one of Claims 1-4,
A synchronous rectifier comprising a half-bridge main circuit (10) using the main switching element (11).
上記主スイッチング素子（11）を用いたフルブリッジ型の主回路（40）を備えていることを特徴とする同期整流装置。 In any one of Claims 1-4,
A synchronous rectifier comprising a full-bridge main circuit (40) using the main switching element (11).
上記主スイッチング素子（11）を用いた多相出力型の主回路（30）を備えていることを特徴とする同期整流装置。 In any one of Claims 1-4,
A synchronous rectifier comprising a multi-phase output type main circuit (30) using the main switching element (11).
コンバータ装置または回生モードを有するインバータ装置であることを特徴とする同期整流装置。 In any one of Claims 1-7,
A synchronous rectifier characterized by being a converter device or an inverter device having a regeneration mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006236205A JP2008061403A (en) | 2006-08-31 | 2006-08-31 | Synchronous rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006236205A JP2008061403A (en) | 2006-08-31 | 2006-08-31 | Synchronous rectifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008061403A true JP2008061403A (en) | 2008-03-13 |
Family
ID=39243528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006236205A Pending JP2008061403A (en) | 2006-08-31 | 2006-08-31 | Synchronous rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008061403A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010017061A (en) * | 2008-07-07 | 2010-01-21 | Mitsubishi Electric Corp | Power converter and lift controller |
| WO2010100934A1 (en) * | 2009-03-05 | 2010-09-10 | 三菱電機株式会社 | Leakage current reduction device |
| JP2011166875A (en) * | 2010-02-05 | 2011-08-25 | Mitsubishi Electric Corp | Direct-current power supply apparatus |
| WO2012056720A1 (en) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | Inverter |
| WO2012056719A1 (en) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | Converter |
| WO2012120600A1 (en) | 2011-03-04 | 2012-09-13 | 三菱電機株式会社 | Power conversion device and refrigeration/ac system |
| JP2013070480A (en) * | 2011-09-21 | 2013-04-18 | Toshiba Tec Corp | Power conversion apparatus |
| JP2013240213A (en) * | 2012-05-16 | 2013-11-28 | Toshiba Tec Corp | Power converter |
| JP2014075949A (en) * | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | Dc power supply device, motor drive device, air conditioner, refrigerator, and heat pump hot water supply device |
| WO2014151513A1 (en) * | 2013-03-15 | 2014-09-25 | Power-One, Inc. | Power converter with self-driven synchronous rectifier control circuitry |
| US8953345B2 (en) | 2009-12-24 | 2015-02-10 | Mitsubishi Electric Corporation | Power converter device and driving method thereof |
| JP2015144560A (en) * | 2015-03-06 | 2015-08-06 | 三菱電機株式会社 | Dc power supply device, motor drive device, air conditioning device, refrigerator, and heat pump hot water supply device |
| US9136757B2 (en) | 2010-09-27 | 2015-09-15 | Mitsubishi Electric Corporation | Power converter and refrigerating and air-conditioning apparatus |
| US9225258B2 (en) | 2011-01-31 | 2015-12-29 | Mitsubishi Electric Corporation | Backflow preventing means, power converting device, and refrigerating and air-conditioning apparatus |
| US9240736B2 (en) | 2011-04-08 | 2016-01-19 | Mitsubishi Electric Corporation | Power converting device, motor driving device, and refrigerating and air-conditioning apparatus |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10262343A (en) * | 1997-03-17 | 1998-09-29 | Denso Corp | Generator for vehicle |
| JP2001145369A (en) * | 1999-11-18 | 2001-05-25 | Fuji Electric Co Ltd | Inverter |
| JP2003070180A (en) * | 1994-05-27 | 2003-03-07 | Denso Corp | Charger |
| JP2005073362A (en) * | 2003-08-22 | 2005-03-17 | Rikogaku Shinkokai | Power converter, motor drive arrangement, btb system, and grid-connected inverter system |
| JP2005151780A (en) * | 2003-11-19 | 2005-06-09 | Internatl Rectifier Corp | Synchronous rectification control circuit, low-voltage motor drive circuit, and synchronous rectification control method |
| JP2005210895A (en) * | 2002-02-20 | 2005-08-04 | Hitachi Ltd | Charger |
| JP2006020405A (en) * | 2004-06-30 | 2006-01-19 | National Institute Of Advanced Industrial & Technology | Semiconductor switch circuit |
| JP2006025567A (en) * | 2004-07-09 | 2006-01-26 | Renesas Technology Corp | Semiconductor device, dc-dc converter, and power supply system |
-
2006
- 2006-08-31 JP JP2006236205A patent/JP2008061403A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003070180A (en) * | 1994-05-27 | 2003-03-07 | Denso Corp | Charger |
| JPH10262343A (en) * | 1997-03-17 | 1998-09-29 | Denso Corp | Generator for vehicle |
| JP2001145369A (en) * | 1999-11-18 | 2001-05-25 | Fuji Electric Co Ltd | Inverter |
| JP2005210895A (en) * | 2002-02-20 | 2005-08-04 | Hitachi Ltd | Charger |
| JP2005073362A (en) * | 2003-08-22 | 2005-03-17 | Rikogaku Shinkokai | Power converter, motor drive arrangement, btb system, and grid-connected inverter system |
| JP2005151780A (en) * | 2003-11-19 | 2005-06-09 | Internatl Rectifier Corp | Synchronous rectification control circuit, low-voltage motor drive circuit, and synchronous rectification control method |
| JP2006020405A (en) * | 2004-06-30 | 2006-01-19 | National Institute Of Advanced Industrial & Technology | Semiconductor switch circuit |
| JP2006025567A (en) * | 2004-07-09 | 2006-01-26 | Renesas Technology Corp | Semiconductor device, dc-dc converter, and power supply system |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010017061A (en) * | 2008-07-07 | 2010-01-21 | Mitsubishi Electric Corp | Power converter and lift controller |
| JPWO2010100934A1 (en) * | 2009-03-05 | 2012-09-06 | 三菱電機株式会社 | Leakage current reduction device |
| WO2010100934A1 (en) * | 2009-03-05 | 2010-09-10 | 三菱電機株式会社 | Leakage current reduction device |
| US8755205B2 (en) | 2009-03-05 | 2014-06-17 | Mitsubishi Electric Corporation | Leakage current reduction apparatus that includes a voltage amplifier and a voltage applicator |
| US8953345B2 (en) | 2009-12-24 | 2015-02-10 | Mitsubishi Electric Corporation | Power converter device and driving method thereof |
| US8937821B2 (en) | 2010-02-05 | 2015-01-20 | Mitsubishi Electric Corporation | DC power supply apparatus |
| JP2011166875A (en) * | 2010-02-05 | 2011-08-25 | Mitsubishi Electric Corp | Direct-current power supply apparatus |
| US9136757B2 (en) | 2010-09-27 | 2015-09-15 | Mitsubishi Electric Corporation | Power converter and refrigerating and air-conditioning apparatus |
| US8350549B2 (en) | 2010-10-29 | 2013-01-08 | Panasonic Corporation | Converter with switches having a diode region that is unipolar-conductive only in the reverse direction |
| US8693226B2 (en) | 2010-10-29 | 2014-04-08 | Panasonic Corporation | Synchronous rectification type inverter |
| WO2012056720A1 (en) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | Inverter |
| WO2012056719A1 (en) | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | Converter |
| US9225258B2 (en) | 2011-01-31 | 2015-12-29 | Mitsubishi Electric Corporation | Backflow preventing means, power converting device, and refrigerating and air-conditioning apparatus |
| US9531250B2 (en) | 2011-03-04 | 2016-12-27 | Mitsubishi Electric Corporation | Power conversion device and refrigeration/air-conditioning system |
| WO2012120600A1 (en) | 2011-03-04 | 2012-09-13 | 三菱電機株式会社 | Power conversion device and refrigeration/ac system |
| EP2869449A1 (en) | 2011-03-04 | 2015-05-06 | Mitsubishi Electric Corporation | Power conversion device and refrigeration/air-conditioning system |
| US9240736B2 (en) | 2011-04-08 | 2016-01-19 | Mitsubishi Electric Corporation | Power converting device, motor driving device, and refrigerating and air-conditioning apparatus |
| JP2013070480A (en) * | 2011-09-21 | 2013-04-18 | Toshiba Tec Corp | Power conversion apparatus |
| JP2013240213A (en) * | 2012-05-16 | 2013-11-28 | Toshiba Tec Corp | Power converter |
| JP2014075949A (en) * | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | Dc power supply device, motor drive device, air conditioner, refrigerator, and heat pump hot water supply device |
| WO2014151513A1 (en) * | 2013-03-15 | 2014-09-25 | Power-One, Inc. | Power converter with self-driven synchronous rectifier control circuitry |
| US9577546B2 (en) | 2013-03-15 | 2017-02-21 | Pai Capital Llc | Power converter with self-driven synchronous rectifier control circuitry |
| JP2015144560A (en) * | 2015-03-06 | 2015-08-06 | 三菱電機株式会社 | Dc power supply device, motor drive device, air conditioning device, refrigerator, and heat pump hot water supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008061403A (en) | Synchronous rectifier | |
| CA2929041C (en) | Dc power-supply device and refrigeration cycle device | |
| JP5755197B2 (en) | Power converter | |
| JP5822773B2 (en) | Power converter | |
| US20120099353A1 (en) | Power converting apparatus | |
| KR101343189B1 (en) | Power conversion device and control method therefor | |
| JP2011036020A (en) | Power converter | |
| US11267351B2 (en) | Power conversion device | |
| JP2010011646A (en) | Power converter | |
| JP6783867B2 (en) | DC power supply, motor drive, blower, compressor and air conditioner | |
| JP2006020405A (en) | Semiconductor switch circuit | |
| Wang et al. | Comparison of 10-kV SiC power devices in solid-state transformer | |
| JP2015208109A (en) | Dc power supply device and air conditioner using the same | |
| JP2004266972A (en) | Alternating current-alternating current power converter | |
| JPWO2007069314A1 (en) | Power converter | |
| JP6080943B2 (en) | Current source power converter | |
| JP4423950B2 (en) | AC / AC direct converter controller | |
| Sanjeev et al. | Analysis of conduction and switching losses in two level inverter for low power applications | |
| JP6467524B2 (en) | Power converter and railway vehicle | |
| JP2011078271A (en) | Power converter | |
| US10938318B2 (en) | AC-DC converting apparatus, motor drive control apparatus, blower, compressor, and air conditioner | |
| JP6314734B2 (en) | Power converter | |
| JP2012010507A (en) | Dc power supply device | |
| JP2013062937A (en) | Drive device for electric motor, and refrigeration cycle device | |
| Tang et al. | A design investigation of A 1 MVA SiC medium voltage three phase rectifier based on isolated dual active bridge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Written amendment |
Effective date: 20101213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110222 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |