JP4742971B2 - Storage element and storage device - Google Patents

Storage element and storage device Download PDF

Info

Publication number
JP4742971B2
JP4742971B2 JP2006122311A JP2006122311A JP4742971B2 JP 4742971 B2 JP4742971 B2 JP 4742971B2 JP 2006122311 A JP2006122311 A JP 2006122311A JP 2006122311 A JP2006122311 A JP 2006122311A JP 4742971 B2 JP4742971 B2 JP 4742971B2
Authority
JP
Japan
Prior art keywords
memory
layer
resistance value
memory element
ion source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006122311A
Other languages
Japanese (ja)
Other versions
JP2007294745A (en
Inventor
徹也 水口
勝久 荒谷
彰 河内山
直美 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006122311A priority Critical patent/JP4742971B2/en
Publication of JP2007294745A publication Critical patent/JP2007294745A/en
Application granted granted Critical
Publication of JP4742971B2 publication Critical patent/JP4742971B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、情報を記録することができる記憶素子、及び記憶素子を用いた記憶装置に係わる。   The present invention relates to a memory element capable of recording information and a memory device using the memory element.

コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のDRAMが広く使用されている。   In information equipment such as a computer, a high-speed and high-density DRAM is widely used as a random access memory.

しかしながら、DRAMは、電子機器に用いられる一般的な論理回路LSIや信号処理と比較して製造プロセスが複雑であるため、製造コストが高くなっている。
また、DRAMは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報(データ)を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
However, a DRAM has a higher manufacturing cost because a manufacturing process is more complicated than a general logic circuit LSI or signal processing used in an electronic device.
The DRAM is a volatile memory in which information disappears when the power is turned off, and it is necessary to frequently perform a refresh operation, that is, an operation of reading, amplifying, and rewriting the written information (data).

そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばFeRAM(強誘電体メモリ)やMRAM(磁気記憶素子)等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
Thus, for example, FeRAM (ferroelectric memory), MRAM (magnetic memory element), and the like have been proposed as nonvolatile memories whose information does not disappear even when the power is turned off.
In the case of these memories, it is possible to keep the written information for a long time without supplying power.
In addition, in the case of these memories, it is considered that by making them non-volatile, the refresh operation is unnecessary and the power consumption can be reduced accordingly.

しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
However, with the above-described nonvolatile memory, it is difficult to ensure characteristics as a memory element with a reduction in the size of memory elements that constitute each memory cell.
For this reason, it is difficult to reduce the element to the limit of the design rule and the limit of the manufacturing process.

そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、2つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である(例えば特許文献1、非特許文献1参照)。
Therefore, a new type of storage element has been proposed as a memory having a configuration suitable for downsizing.
This memory element has a structure in which an ionic conductor containing a certain metal is sandwiched between two electrodes.
And by including the metal contained in the ionic conductor in one of the two electrodes, when a voltage is applied between the two electrodes, the metal contained in the electrode becomes an ion in the ionic conductor. Due to the diffusion, this changes the electrical properties such as resistance or capacitance of the ionic conductor.
A memory device can be configured using this characteristic (see, for example, Patent Document 1 and Non-Patent Document 1).

具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、AsS,GeS,GeSeにCu,Ag,Znが固溶された材料からなり、2つの電極のいずれか一方の電極には、Cu,Ag,Znを含んでいる(上記特許文献1参照)。   Specifically, the ionic conductor is made of a solid solution of chalcogenide and metal, and more specifically, made of a material in which Cu, Ag, Zn is dissolved in AsS, GeS, GeSe, and one of the two electrodes. One electrode contains Cu, Ag, and Zn (see Patent Document 1).

さらに、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、CrがドープされたSrZrO結晶材料を、SrRuO或いはPtによる下部電極と、Au或いはPtによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリが報告されている(非特許文献2参照)。ただし、その原理等の詳細は不明である。
特表2002−536840号公報 日経エレクトロニクス 2003年1月20日号(第104頁) A.Beck et al.,Appl.Phys.Lett.,77,(2000年),p.139
Furthermore, various non-volatile memories using a crystalline oxide material have also been proposed. For example, a Cr-doped SrZrO 3 crystal material is sandwiched between a lower electrode made of SrRuO 3 or Pt and an upper electrode made of Au or Pt. In a device having a structure, there has been reported a memory in which resistance is reversibly changed by application of voltages having different polarities (see Non-Patent Document 2). However, the details such as the principle are unknown.
Special Table 2002-536840 Publication Nikkei Electronics January 20, 2003 issue (page 104) A. Beck et al., Appl. Phys. Lett., 77, (2000), p. 139

しかしながら、上述した、GeSやGeSe等のアモルファスカルコゲナイド材料を使用した記憶素子では、温度上昇によりカルコゲナイド薄膜が結晶化を生じ、結晶化に伴って材料の特性が変化し、本来は高い抵抗の状態でデータを保持している部分が、高温環境下或いは長期保存時に、低い抵抗の状態に変化してしまう、等の問題を有する。   However, in the above-described memory element using an amorphous chalcogenide material such as GeS or GeSe, the chalcogenide thin film is crystallized due to a temperature rise, and the characteristics of the material change with crystallization. There is a problem that the data holding portion changes to a low resistance state in a high temperature environment or during long-term storage.

そこで、抵抗値が変化して情報を記録することができる記憶層を、酸化物によって形成することが考えられる。
これにより、情報の記録に要する電流を小さくしたり、抵抗値の変化量を大きくしたり、抵抗値の変化を速くすることが可能になる。
また、酸化物は融点が高いので、記憶素子の高温や長期保存に対する安定性を高めることが可能になる。
Therefore, it is conceivable to form a storage layer that can record information by changing the resistance value using an oxide.
As a result, the current required for recording information can be reduced, the amount of change in resistance value can be increased, and the change in resistance value can be accelerated.
Further, since the oxide has a high melting point, the stability of the memory element against high temperature and long-term storage can be improved.

ところで、電流を流して情報を記録する記憶素子では、情報を記録する際の電流によって発生する熱が、記憶素子にダメージを与えることが懸念される。
記憶素子に熱によるダメージが与えられることにより、情報の記録に伴う抵抗変化が繰り返されるに従いダメージが蓄積されて、記憶素子が不可逆な変質を起こすおそれがある。このように記憶素子が変質してしまうと、以降の繰り返し動作が不可能になってしまう。
By the way, in a memory element that records information by passing a current, there is a concern that heat generated by the current at the time of recording information may damage the memory element.
When the memory element is damaged by heat, damage is accumulated as the resistance change accompanying the recording of information is repeated, and the memory element may be irreversibly altered. If the storage element is altered in this way, the subsequent repeated operation becomes impossible.

そして、酸化物によって記憶層を形成して、高温に対する安定性を高めた構成の記憶素子であっても、記憶素子に情報を記録するときの動作条件次第では、熱によるダメージを受けて変質してしまうことが有りうる。   Even in the case of a memory element having a structure in which a memory layer is formed of an oxide and stability at high temperatures is increased, depending on the operating conditions when information is recorded in the memory element, the memory element may be damaged by heat. It can happen.

上述した問題の解決のために、本発明においては、熱による記憶素子へのダメージの発生を抑えて、繰り返し動作を安定して行うことを可能にする記憶素子、及びこの記憶素子を備えた記憶装置を提供するものである。   In order to solve the above-described problems, in the present invention, a memory element that suppresses occurrence of damage to the memory element due to heat and can stably perform repeated operations, and a memory including the memory element A device is provided.

本発明の記憶素子は、第1の電極と第2の電極との間に記憶層が配置され、この記憶層に接して、Cu,Ag,Znから選ばれるいずれかの元素が含まれたイオン源層が設けられ、記憶層が、金、イリジウム、レニウムから選ばれる少なくとも一種以上の元素とガドリニウムとを含有する酸化物から成るものである。
本発明の記憶装置は、上記本発明の記憶素子と、第1の電極側に接続された配線と、第2の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
In the memory element of the present invention, a memory layer is disposed between the first electrode and the second electrode, and ions containing any element selected from Cu, Ag, and Zn are in contact with the memory layer. A source layer is provided, and the storage layer is made of an oxide containing at least one element selected from gold, iridium, and rhenium and gadolinium .
A memory device of the present invention includes the memory element of the present invention, a wiring connected to the first electrode side, and a wiring connected to the second electrode side, and a large number of memory elements are arranged. Is.

上述の本発明の記憶素子の構成によれば、第1の電極と第2の電極との間に記憶層が配置され、この記憶層に接して、Cu,Ag,Znから選ばれるいずれかの元素が含まれたイオン源層が設けられているので、記憶層の抵抗状態が変化することを利用して、情報を記録することが可能になる。   According to the configuration of the memory element of the present invention described above, the memory layer is disposed between the first electrode and the second electrode, and any one selected from Cu, Ag, and Zn is in contact with the memory layer. Since the ion source layer containing the element is provided, information can be recorded by utilizing the change in the resistance state of the memory layer.

具体的には、例えば、Cu,Ag,Znを含むイオン源層自身、或いはイオン源層に接する電極側に正電位を印加して記憶素子に電圧をかけると、イオン源層に含まれるCu,Ag,Zn(イオン源元素)がイオン化して記憶層内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶層中に留まり絶縁膜の不純物準位を形成することによって、記憶層の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。
また、この状態から、Cu,Ag,Znを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたCu,Ag,Znが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
Specifically, for example, when a positive potential is applied to the ion source layer itself containing Cu, Ag, Zn, or the electrode side in contact with the ion source layer and a voltage is applied to the memory element, Cu, Ag, Zn (ion source element) is ionized and diffuses into the memory layer and is combined with electrons at the other electrode side and deposited, or the impurity level of the insulating film staying in the memory layer is reduced. By forming, the resistance value of the memory layer is lowered, and thus information can be recorded.
Further, from this state, when a negative potential is applied to the ion source layer containing Cu, Ag, Zn or one electrode in contact with the ion source layer and a negative voltage is applied to the memory element, it is deposited on the other electrode side. Since Cu, Ag, and Zn are ionized again and return to one electrode side, the resistance value of the memory layer returns to the original high state, and the resistance value of the memory element also increases, so that the recorded information is erased. It becomes possible to do.

そして、記憶層が、金、イリジウム、レニウムから選ばれる少なくとも一種以上の元素とガドリニウムとを含有する酸化物から成ることにより、金、イリジウム、レニウムから選ばれる少なくとも一種以上の元素(貴金属元素)が酸化されにくい性質を有するので、記憶層内にリーク電流を発生させ、また記憶層の抵抗値を少し下げることができる。
本願の発明者等は、記憶層の抵抗値がある程度低く抑えられていると、情報の記録の繰り返し動作を安定化させることを、見出した。
従って、上述した作用、即ち、記憶層内にリーク電流を発生させ、また記憶層の抵抗値を下げることにより、情報の記録の繰り返し動作を安定化させることが可能になる。
The memory layer is made of an oxide containing at least one element selected from gold, iridium, and rhenium and gadolinium, so that at least one element (noble metal element) selected from gold, iridium, and rhenium is present. Since it is difficult to oxidize, a leak current can be generated in the memory layer, and the resistance value of the memory layer can be slightly reduced.
The inventors of the present application have found that the repetitive operation of recording information is stabilized when the resistance value of the storage layer is kept low to some extent.
Therefore, it is possible to stabilize the repeated operation of recording information by generating the leakage current in the storage layer and reducing the resistance value of the storage layer.

上述の本発明の記憶装置の構成によれば、上記本発明の記憶素子と、第1の電極側に接続された配線と、第2の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して情報の記録や情報の消去を行うことができる。   According to the configuration of the memory device of the present invention described above, the memory element of the present invention, the wiring connected to the first electrode side, and the wiring connected to the second electrode side, By arranging a large number, the current can be passed from the wiring to the storage element, and information can be recorded or erased.

上述の本発明によれば、記憶素子の情報の記録の繰り返し動作を安定化させることが可能になるため、情報の記録の動作が安定して行われる記憶装置を実現することができる。
また、記憶素子の繰り返し動作回数を増やすことが可能になるため、記憶素子及び記憶装置の寿命を長くすること可能になる。
According to the above-described present invention, it is possible to stabilize the repeated operation of recording information in the storage element, so that it is possible to realize a storage device in which the operation of recording information is stably performed.
Further, since the number of repeated operations of the memory element can be increased, the life of the memory element and the memory device can be extended.

さらに、記憶素子の抵抗値の変化、特に記憶層の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。   Furthermore, since information is recorded by utilizing a change in the resistance value of the memory element, in particular, a change in the resistance value of the memory layer, even when the memory element is miniaturized, the information is recorded or recorded information. It has the advantage that the holding | maintenance of becomes easy.

従って、本発明により、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化(高密度化)や小型化を図ることができる。
Therefore, according to the present invention, a highly reliable storage device can be configured.
In addition, the storage device can be highly integrated (densified) and downsized.

本発明の一実施の形態として、記憶素子の概略構成図(断面図)を図1に示す。
この記憶素子10は、シリコン基板1上に、下部電極3、記憶層4、イオン源となる金属元素(Cu,Ag,Zn)が含有されたイオン源層5、上部電極6が、この順に積層されて、構成されている。
下部電極3は、基板1上に形成された絶縁層2の開口内を埋めて、形成されている。
記憶層4は、比較的高い抵抗値を有し、抵抗値の大小によって情報を保持するものである。
記憶層4とイオン源層5と上部電極6とは、同じ平面パターンに形成されている。
下部電極3は、記憶層4よりも狭い平面パターンであり、記憶層4の一部と接続されている。
As an embodiment of the present invention, a schematic configuration diagram (cross-sectional view) of a memory element is shown in FIG.
In this memory element 10, a lower electrode 3, a memory layer 4, an ion source layer 5 containing a metal element (Cu, Ag, Zn) serving as an ion source, and an upper electrode 6 are laminated in this order on a silicon substrate 1. Has been configured.
The lower electrode 3 is formed by filling the opening of the insulating layer 2 formed on the substrate 1.
The memory layer 4 has a relatively high resistance value and holds information according to the magnitude of the resistance value.
The memory layer 4, the ion source layer 5, and the upper electrode 6 are formed in the same plane pattern.
The lower electrode 3 has a narrower plane pattern than the memory layer 4 and is connected to a part of the memory layer 4.

絶縁層2には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるSiOやSi、その他の材料、例えばSiON,SiOF,Al,Ta,HfO,ZrO等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。 The insulating layer 2 includes, for example, a hard-cured photoresist, SiO 2 or Si 3 N 4 commonly used in semiconductor devices, and other materials such as SiON, SiOF, Al 2 O 3 , Ta 2 O 5 , Inorganic materials such as HfO 2 and ZrO 2 , fluorine organic materials, aromatic organic materials, and the like can be used.

下部電極3には、半導体プロセスに用いられる配線材料、例えばTiW,Ti,W,Cu,Al,Mo,Ta,WN,TaN,シリサイド等を用いることができる。   For the lower electrode 3, a wiring material used in a semiconductor process, for example, TiW, Ti, W, Cu, Al, Mo, Ta, WN, TaN, silicide, or the like can be used.

また、イオン源層5には、Cu,Ag,Znの少なくともいずれかを含有し、さらに、Te,Se,Sのカルコゲナイド元素の少なくともいずれかを含有する、CuTe,GeSbTe,CuGeTe,AgGeTe,AgTe,ZnTe,ZnGeTe,CuS,CuGeS,CuSe,CuGeSe等を用いることができる。イオン源層5には、さらに、ボロン、或いは希土類元素やシリコンを含有させてもよい。   The ion source layer 5 contains at least one of Cu, Ag, and Zn, and further contains at least one of Te, Se, and S chalcogenide elements, CuTe, GeSbTe, CuGeTe, AgGeTe, AgTe, ZnTe, ZnGeTe, CuS, CuGeS, CuSe, CuGeSe, or the like can be used. The ion source layer 5 may further contain boron, a rare earth element, or silicon.

特に、抵抗値が変化する部分を、比較的高い抵抗値を有する記憶層4に限定し、この高抵抗の記憶層4に比して、充分抵抗が低い材料(例えば、記憶層4のオン時の抵抗値よりも低い)という観点から、イオン源層5のカルコゲナイド元素としてはTeを用いることが望ましく、それらに、陽イオンとして容易に移動しやすい、Cu,Ag,Znを含んだ、CuTe,AgTe,ZnTeを主成分とする材料によりイオン源層5を形成することが望ましい。
さらに、イオン源層5の陽イオンとなる元素としてCuを用いて、CuTeを含む構成とすると、イオン源層5の抵抗を低くしてイオン源層5の抵抗変化を記憶層4の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。
In particular, the portion where the resistance value changes is limited to the memory layer 4 having a relatively high resistance value, and a material having a sufficiently low resistance compared to the high-resistance memory layer 4 (for example, when the memory layer 4 is turned on) From the viewpoint of the resistance value of the ion source layer 5, it is desirable to use Te as the chalcogenide element of the ion source layer 5, and CuTe, which contains Cu, Ag, Zn, which easily moves as a cation, CuTe, It is desirable to form the ion source layer 5 from a material mainly composed of AgTe and ZnTe.
Further, when Cu is used as an element that becomes a cation of the ion source layer 5 and CuTe is included, the resistance change of the ion source layer 5 is reduced to the resistance change of the memory layer 4 by reducing the resistance of the ion source layer 5. Since it can be made sufficiently small in comparison, the stability of the memory operation can be improved, which is more preferable.

上部電極6には、下部電極2と同様に、通常の半導体配線材料が用いられる。   As with the lower electrode 2, a normal semiconductor wiring material is used for the upper electrode 6.

本実施の形態においては、特に、記憶層4を、貴金属元素を含有する酸化物から成る構成とする。
記憶層4に含有させる貴金属元素としては、金(Au)、銀(Ag)、イリジウム(Ir)、ルテニウム(Ru)、レニウム(Re)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、オスミウム(Os)から選ばれる少なくとも一種以上の元素を使用する。
貴金属元素は酸化されにくいため、記憶層4の酸化物層を形成したときに、内部に貴金属元素が金属のままの形で、包含される。
これにより、包含された貴金属元素を通じて、記憶層4内にリーク電流が流れる。
また、貴金属元素を含有しない酸化物により記憶層4を構成した場合と比較して、記憶層4の抵抗値を低くすることができる。
In the present embodiment, in particular, the memory layer 4 is made of an oxide containing a noble metal element.
As the noble metal element to be included in the memory layer 4, gold (Au), silver (Ag), iridium (Ir), ruthenium (Ru), rhenium (Re), platinum (Pt), palladium (Pd), rhodium (Rh) At least one element selected from osmium (Os) is used.
Since the noble metal element is difficult to be oxidized, when the oxide layer of the memory layer 4 is formed, the noble metal element is included in the form of a metal in the inside.
Thereby, a leakage current flows in the memory layer 4 through the included noble metal element.
In addition, the resistance value of the memory layer 4 can be reduced as compared with the case where the memory layer 4 is made of an oxide containing no noble metal element.

これらの作用により、書き込み及び消去の繰り返し特性を向上して、情報を記録する動作を安定して繰り返すことが可能である。
詳しいメカニズムは不明である。しかし、リーク電流が流れたり、抵抗値が低くなったりすると、発熱量(IRに比例する)が増えるので、熱ダメージも増えるように思われる。そうすると、発熱量が増える以上に、リーク電流や低抵抗化により自由電子が記憶層の外部へ移動しやすくなるため、発生した熱も自由電子と共に記憶層4の外に逃げやすくなって、熱によるダメージが低減されることが考えられる。
By these actions, it is possible to improve the repetition characteristics of writing and erasing and to stably repeat the operation of recording information.
The detailed mechanism is unknown. However, when a leak current flows or the resistance value decreases, the amount of heat generation (proportional to I 2 R) increases, so it seems that thermal damage also increases. Then, more than the amount of heat generation increases, free electrons easily move to the outside of the storage layer due to leakage current and low resistance, so that the generated heat easily escapes to the outside of the storage layer 4 together with the free electrons. Damage can be reduced.

また、記憶層4の酸化物を構成する材料としては、貴金属元素以外の金属元素を用いることが可能である。そして、金属元素を一種以上用いて、記憶層4の酸化物を構成する。
この金属元素としては、Ta,Hf,Si,Ni,Co,Ceの各元素や、希土類元素(例えばGd)等を使用することができる。
例えば、希土類元素を用いて記憶層4の酸化物を構成した場合には、膜厚を薄くしても充分な抵抗変化が得られるため、膜厚を薄くして電界強度を強くすることにより、薄い膜厚でも充分な絶縁耐圧を有し、また、記憶層4の融点を高めることができる。
In addition, as a material constituting the oxide of the memory layer 4, a metal element other than the noble metal element can be used. And the oxide of the memory layer 4 is comprised using 1 or more types of metal elements.
As this metal element, Ta, Hf, Si, Ni, Co, Ce elements, rare earth elements (for example, Gd), or the like can be used.
For example, when the oxide of the memory layer 4 is configured using a rare earth element, a sufficient resistance change can be obtained even if the film thickness is reduced. Therefore, by reducing the film thickness and increasing the electric field strength, Even a thin film thickness has a sufficient withstand voltage, and the melting point of the memory layer 4 can be increased.

本実施の形態の記憶素子10は、次のように動作させて、情報の記憶を行うことができる。   The storage element 10 of this embodiment can be operated as follows to store information.

まず、Cu,Ag,Znが含まれたイオン源層5に、例えば正電位(+電位)を印加して、上部電極6側が正になるように、記憶素子10に対して正電圧を印加する。これにより、イオン源層5からCu,Ag,Znがイオン化して、記憶層4内を拡散していき、下部電極3側で電子と結合して析出する、或いは、記憶層4内部に拡散した状態で留まる。
すると、記憶層4内部にCu,Ag,Znを多量に含む電流パスが形成される、もしくは、記憶層4内部にCu,Ag,Znによる欠陥が多数形成されることによって、記憶層4の抵抗値が低くなる。記憶層4以外の各層は、記憶層4の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶層4の抵抗値を低くすることにより、記憶素子10全体の抵抗値も低くすることができる。
First, for example, a positive potential (+ potential) is applied to the ion source layer 5 containing Cu, Ag, and Zn, and a positive voltage is applied to the memory element 10 so that the upper electrode 6 side becomes positive. . As a result, Cu, Ag, Zn is ionized from the ion source layer 5 and diffuses in the memory layer 4, and is combined with electrons on the lower electrode 3 side to be deposited or diffused inside the memory layer 4. Stay in state.
Then, a current path containing a large amount of Cu, Ag, Zn is formed inside the memory layer 4, or a large number of defects due to Cu, Ag, Zn are formed inside the memory layer 4, thereby causing the resistance of the memory layer 4 to increase. The value becomes lower. Each of the layers other than the memory layer 4 originally has a lower resistance value than the resistance value of the memory layer 4 before recording. Therefore, by reducing the resistance value of the memory layer 4, the resistance value of the entire memory element 10 is also lowered. be able to.

その後、正電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報の記録(書き込み)を行うこと(記録過程)が可能になる。   After that, when the positive voltage is removed and the voltage applied to the memory element 10 is eliminated, the resistance value is kept low. As a result, information can be recorded (written) (recording process).

一方、Cu,Ag,Znが含まれたイオン源層5に、例えば負電位(−電位)を印加して、上部電極6側が負になるように、記憶素子10に対して負電圧を印加する。これにより、記憶層4内に形成されていた電流パス或いは不純物準位を構成するCu,Ag,Znがイオン化して、記憶層4内を移動してイオン源層5側に戻る。
すると、記憶層4内からCu,Ag,Znによる電流パス、もしくは、欠陥が消滅して、記憶層4の抵抗値が高くなる。記憶層4以外の各層は元々抵抗値が低いので、記憶層4の抵抗値を高くすることにより、記憶素子10全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去すること(消去過程)が可能になる。
On the other hand, for example, a negative potential (−potential) is applied to the ion source layer 5 containing Cu, Ag, and Zn, and a negative voltage is applied to the memory element 10 so that the upper electrode 6 side becomes negative. . Thereby, Cu, Ag, and Zn constituting the current path or impurity level formed in the memory layer 4 are ionized, move in the memory layer 4, and return to the ion source layer 5 side.
Then, current paths or defects due to Cu, Ag, and Zn disappear from the storage layer 4 and the resistance value of the storage layer 4 increases. Since each layer other than the memory layer 4 originally has a low resistance value, the resistance value of the memory element 10 as a whole can be increased by increasing the resistance value of the memory layer 4.
After that, when the negative voltage is removed and the voltage applied to the memory element 10 is eliminated, the resistance value is kept high. This makes it possible to erase the recorded information (erase process).

このような過程を繰返し行うことにより、記憶素子10に情報の記録(書き込み)と記録された情報の消去を繰り返し行うことができる。   By repeating such a process, it is possible to repeatedly record (write) information on the memory element 10 and erase the recorded information.

また、特に、イオン源層5が、上述の金属元素(Cu,Ag,Zn)に加えて、Te,S,Seから選ばれる元素即ちカルコゲン元素を含むことにより、イオン源層5内の金属元素(Cu,Ag,Zn)とカルコゲン元素(Te,S,Se)とが結合し、金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、例えば、金属カルコゲナイド層から成るイオン源層5に接する上部電極6側に正電位を印加すると、金属カルコゲナイド層に含まれる金属元素(Cu,Ag,Zn)がイオン化して、高抵抗を呈する記憶層4中に拡散し、下部電極3側の一部で電子と結合して析出することにより、或いは、記憶層4中に留まり絶縁膜の不純物準位を形成することによって、記憶層4の抵抗が低くなり、これにより情報の記録を行うことが可能になる。
この状態から、金属カルコゲナイド層から成るイオン源層5に接する上部電極6側に負電位を印加すると、下部電極3側に析出していた金属元素(Cu,Ag,Zn)が再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶層4の抵抗が元の高い状態に戻り、記憶素子10の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
In particular, the ion source layer 5 contains an element selected from Te, S, Se, that is, a chalcogen element in addition to the above-described metal elements (Cu, Ag, Zn), so that the metal element in the ion source layer 5 is obtained. (Cu, Ag, Zn) and a chalcogen element (Te, S, Se) are combined to form a metal chalcogenide layer. This metal chalcogenide layer mainly has an amorphous structure. For example, when a positive potential is applied to the side of the upper electrode 6 in contact with the ion source layer 5 made of a metal chalcogenide layer, the metal element contained in the metal chalcogenide layer (Cu, Ag, Zn) is ionized and diffuses into the memory layer 4 exhibiting high resistance, and is deposited in a part of the lower electrode 3 side by combining with electrons, or remains in the memory layer 4. By forming the impurity level of the insulating film, the resistance of the memory layer 4 is lowered, and thus information can be recorded.
From this state, when a negative potential is applied to the upper electrode 6 side in contact with the ion source layer 5 made of a metal chalcogenide layer, the metal elements (Cu, Ag, Zn) deposited on the lower electrode 3 side are ionized again, By returning to the metal chalcogenide layer, the resistance of the memory layer 4 returns to the original high state, and the resistance of the memory element 10 is also increased, so that the recorded information can be erased.

そして、例えば、抵抗値の高い状態を「0」の情報に、抵抗値の低い状態を「1」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「0」から「1」に変え、負電圧の印加による情報の消去過程で「1」から「0」に変えることができる。   For example, if a state with a high resistance value is associated with information “0” and a state with a low resistance value is associated with information “1”, the information recording process by applying a positive voltage changes from “0” to “ It can be changed from “1” to “0” in the process of erasing information by applying a negative voltage.

なお、記憶層4は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子10のセルサイズ及び記憶層4の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存する。
記憶層4の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
The memory layer 4 generally has a high resistance in the initial state before recording, but it may have a low resistance that is in the initial recording state due to plasma treatment, annealing treatment, or the like in the process step. I do not care.
The resistance value after recording depends on recording conditions such as a voltage pulse or current pulse width and current amount applied during recording rather than the cell size of the memory element 10 and the material composition of the memory layer 4.
The resistance value of the memory layer 4 can be adjusted by, for example, oxygen concentration, film thickness, area, and addition of impurity materials.

上述の実施の形態の記憶素子10の構成によれば、下部電極2と上部電極6との間に、記憶層4と、イオン源層5とが挟まれた構成としている。これにより、例えば、イオン源層5側に正電圧(+電位)を印加して、上部電極6側が正になるようにした場合に、記憶層4内に、Cu,Ag,Znを多量に含む電流パスが形成されて、或いは記憶層4内に、Cu,Ag,Znによる欠陥が多数形成されることによって、記憶層4の抵抗値が低くなり、記憶素子10全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。   According to the configuration of the memory element 10 of the above-described embodiment, the memory layer 4 and the ion source layer 5 are sandwiched between the lower electrode 2 and the upper electrode 6. Thereby, for example, when a positive voltage (+ potential) is applied to the ion source layer 5 side so that the upper electrode 6 side becomes positive, the storage layer 4 contains a large amount of Cu, Ag, Zn. When a current path is formed or a large number of defects due to Cu, Ag, and Zn are formed in the memory layer 4, the resistance value of the memory layer 4 is lowered, and the resistance value of the entire memory element 10 is lowered. Then, by stopping the application of the positive voltage so that no voltage is applied to the memory element 10, the state in which the resistance value is low is maintained, and information can be recorded.

また、上述した記録後の状態の記憶素子10に対して、例えば、イオン源層5に負電圧(−電位)を印加して、上部電極6側が負になるようにする。これにより、記憶層4内に形成されていた、Cu,Ag,Znによる電流パス、或いは欠陥が消滅して、記憶層4の抵抗値が高くなり、記憶素子10全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。   Further, for example, a negative voltage (−potential) is applied to the ion source layer 5 to the storage element 10 in the state after recording to make the upper electrode 6 side negative. As a result, current paths or defects due to Cu, Ag, and Zn formed in the memory layer 4 disappear, the resistance value of the memory layer 4 increases, and the resistance value of the entire memory element 10 increases. Then, by stopping the application of the negative voltage so that no voltage is applied to the memory element 10, the state in which the resistance value is increased is maintained, and the recorded information can be erased.

そして、記憶素子10の抵抗値の変化、特に記憶層4の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子10を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。   Since information is stored by utilizing a change in the resistance value of the memory element 10, particularly a change in the resistance value of the memory layer 4, even when the memory element 10 is miniaturized, information recording or Storage of recorded information becomes easy.

また、本実施の形態の記憶素子10によれば、記憶層4を、貴金属元素を含有する酸化物から成る構成としたことにより、貴金属元素が酸化されにくいので、酸化物から成る記憶層4中で貴金属元素が金属の状態で存在する。
これにより、記憶層4内にリーク電流を発生させることができ、また記憶層4の抵抗値を低減することができる。
従って、前述したように、書き込み及び消去の繰り返し特性を向上して、情報を記録する動作を安定して繰り返すことが可能になる。
Further, according to the memory element 10 of the present embodiment, since the memory layer 4 is made of an oxide containing a noble metal element, the noble metal element is hardly oxidized, so The noble metal element exists in a metal state.
Thereby, a leak current can be generated in the memory layer 4 and the resistance value of the memory layer 4 can be reduced.
Therefore, as described above, it is possible to improve the repetition characteristics of writing and erasing and to stably repeat the operation of recording information.

このように、記憶素子10の情報の記録の繰り返し動作を安定化させることが可能になるため、情報の記録の動作が安定して行われる記憶装置を実現することができる。
また、記憶素子10の繰り返し動作回数を増やすことが可能になるため、記憶素子10及び記憶装置の寿命を長くすることが可能になる。そして、(高抵抗状態と低抵抗状態の状態分離が可能な限りは、)記憶層4の抵抗値を低くするほど、繰り返し動作回数を増やすことができる、と考えられる。
As described above, since it is possible to stabilize the repeated operation of recording information in the storage element 10, it is possible to realize a storage device in which the operation of recording information is stably performed.
In addition, since the number of repeated operations of the memory element 10 can be increased, the lifetime of the memory element 10 and the memory device can be extended. Then, it is considered that the number of repeated operations can be increased as the resistance value of the memory layer 4 is lowered (as long as state separation between the high resistance state and the low resistance state is possible).

従って、本実施の形態によれば、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化(高密度化)や小型化を図ることができる。
Therefore, according to this embodiment, a highly reliable storage device can be configured.
In addition, the storage device can be highly integrated (densified) and downsized.

また、本実施の形態の記憶素子10によれば、下部電極3、記憶層4、イオン源層5、上部電極6を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
Further, according to the memory element 10 of the present embodiment, the lower electrode 3, the memory layer 4, the ion source layer 5, and the upper electrode 6 can all be made of a material that can be sputtered. For example, sputtering may be performed using a target having a composition suitable for the material of each layer.
In addition, it is possible to continuously form a film by exchanging the target in the same sputtering apparatus.

なお、上述した実施の形態の記憶素子10において、記憶層4は、貴金属元素と酸化物とを混合させて、即ち例えば同時に堆積して形成してもよく、また、貴金属元素と酸化物を形成する金属元素とを共に堆積した後に、プラズマ酸化法等を用いて酸化させることによって形成してもよい。
記憶層4の酸化物層の組成は、複数の材料を同時に成膜することが可能である装置を使用して、金属酸化物又は金属と貴金属元素とを同時に堆積して形成する方法や、それぞれの材料が層を成さない程度の成膜時間を設定して繰り返し積層形成する方法を用いることにより、調整することが可能である。この繰り返し積層形成する方法では、各材料の成膜レートを調整することにより、記憶層4の酸化物層の組成を変化させることができる。
In the memory element 10 of the above-described embodiment, the memory layer 4 may be formed by mixing a noble metal element and an oxide, that is, for example, simultaneously depositing, or forming a noble metal element and an oxide. After the metal elements to be deposited are deposited together, they may be formed by oxidation using a plasma oxidation method or the like.
The composition of the oxide layer of the memory layer 4 is a method of simultaneously depositing and forming a metal oxide or a metal and a noble metal element using an apparatus capable of simultaneously forming a plurality of materials. It is possible to make adjustment by using a method of repeatedly forming a film by setting a film formation time that does not form a layer. In this method of repeated lamination, the composition of the oxide layer of the memory layer 4 can be changed by adjusting the film formation rate of each material.

図1の記憶素子10は、例えば次のようにして製造することができる。
まず、抵抗率の低いシリコン基板1上に、絶縁層(例えば、Al,Ta等)2を一様にスパッタリングにより堆積する。
その後に、フォトリソグラフィにより下部電極形成用パターン(パターン部はレジストなし)をフォトレジストにより形成する。
次に、その後に、RIE(Reactive Ion Etching)により、絶縁層2を部分的に除去する。
次に、下部電極3を形成する材料(例えば、W等)をスパッタリングにより一様に堆積させる。
その後、CMP(化学的機械的研磨)法、或いはエッチバック法等により表面を処理することにより、表面を平坦化して、下部電極材料が下部電極形成用パターン内にのみ残留するようにする。これにより、下部電極3が所定のパターンで形成される。
次に、スパッタリングにより、記憶層4、イオン源層5、上部電極6の各層を連続的に形成する。
その後、フォトリソグラフィ及びエッチング処理により、これらの膜4,5,6をパターニングして、図1の構造の記憶素子10を作製することができる。
The memory element 10 of FIG. 1 can be manufactured as follows, for example.
First, an insulating layer (for example, Al 2 O 3 , Ta 2 O 5, etc.) 2 is uniformly deposited on the silicon substrate 1 having a low resistivity by sputtering.
Thereafter, a pattern for forming a lower electrode (the pattern portion has no resist) is formed by photolithography.
Next, after that, the insulating layer 2 is partially removed by RIE (Reactive Ion Etching).
Next, a material for forming the lower electrode 3 (for example, W) is uniformly deposited by sputtering.
Thereafter, the surface is planarized by treating the surface by a CMP (Chemical Mechanical Polishing) method, an etch back method, or the like, so that the lower electrode material remains only in the lower electrode formation pattern. Thereby, the lower electrode 3 is formed in a predetermined pattern.
Next, each layer of the memory layer 4, the ion source layer 5, and the upper electrode 6 is continuously formed by sputtering.
Thereafter, these films 4, 5, and 6 are patterned by photolithography and etching, whereby the memory element 10 having the structure of FIG. 1 can be manufactured.

上述した実施の形態の記憶素子10を用いて、記憶素子10を多数、例えば列状やマトリクス状に配置することにより、記憶装置(メモリ)を構成することができる。
各記憶素子10に対して、その下部電極3側に接続された配線と、その上部電極6側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子10が配置されるようにすればよい。
By using the memory element 10 of the above-described embodiment and arranging a large number of memory elements 10 in, for example, a column shape or a matrix shape, a memory device (memory) can be configured.
For each storage element 10, a wiring connected to the lower electrode 3 side and a wiring connected to the upper electrode 6 side are provided. For example, each storage element 10 is arranged near the intersection of these wirings. What should I do?

具体的には、例えば下部電極3を行方向のメモリセルに共通して形成し、上部電極6に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極3と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子10に電流を流して、情報の記録や記録した情報の消去を行うことができる。   Specifically, for example, the lower electrode 3 is formed in common in the memory cell in the row direction, the wiring connected to the upper electrode 6 is formed in common in the memory cell in the column direction, and a current is applied by applying a potential. By selecting the lower electrode 3 and the wiring to be flown, a memory cell to be recorded is selected, and a current is passed through the memory element 10 of this memory cell to record information or erase the recorded information. it can.

そして、上述した実施の形態の記憶素子10は、容易にかつ安定して情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子10は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子10を用いて記憶装置を構成することにより、記憶装置の集積化(高密度化)や小型化を図ることができる。
The storage element 10 according to the above-described embodiment can easily and stably record information and read information, and has particularly excellent characteristics in high temperature environment and long-term data retention stability. .
Further, even when the memory element 10 according to the above-described embodiment is miniaturized, it becomes easy to record information and hold the recorded information.
Therefore, by configuring the storage device using the storage element 10 of the above-described embodiment, the storage device can be integrated (high density) or downsized.

なお、上述の実施の形態の記憶素子10では、イオン源層5と上部電極6とがそれぞれ異なる材料により別々に形成されているが、本発明では、電極にイオン源となる元素(Cu,Ag,Zn)を含有させて、電極層とイオン源層を兼用させても構わない。   In the memory element 10 of the above-described embodiment, the ion source layer 5 and the upper electrode 6 are separately formed of different materials. However, in the present invention, elements (Cu, Ag) serving as an ion source are provided in the electrodes. , Zn) may be contained so that the electrode layer and the ion source layer are combined.

また、上述の実施の形態の記憶素子10では、記憶層4の上にイオン源層5を積層しているが、これらの積層順序を逆にして、イオン源層の上に記憶層を積層させても構わない。   In the memory element 10 of the above-described embodiment, the ion source layer 5 is stacked on the memory layer 4. However, the stacking order is reversed and the memory layer is stacked on the ion source layer. It doesn't matter.

(実施例)
次に、記憶素子を実際に作製して、特性を調べた。
(Example)
Next, the memory element was actually fabricated and the characteristics were examined.

<実験1>
前述した製造方法により、シリコンウエハ上に、酸化珪素から成る絶縁層2を堆積した。さらに、この絶縁層2に、0.3μmφの円形のパターンの開口を形成した。
その後、絶縁層2の開口内を埋めて、下部電極3としてW膜を厚さ20nmで形成した。
次に、絶縁層2及び下部電極3の上に記憶層4として各種酸化物層、次いでイオン源層5としてCu50Te35Ge15膜を20nmの膜厚で形成し、さらに上部電極6としてW膜を200nmの膜厚で形成した。
その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、絶縁層2上に堆積した、記憶層4・イオン源層5・上部電極6の各層をパターニングした。
このようにして、図1に示した構造の記憶素子10を作製して、記憶素子10の試料とした。
<Experiment 1>
The insulating layer 2 made of silicon oxide was deposited on the silicon wafer by the manufacturing method described above. Further, a circular pattern opening of 0.3 μmφ was formed in the insulating layer 2.
Thereafter, the opening of the insulating layer 2 was filled, and a W film having a thickness of 20 nm was formed as the lower electrode 3.
Next, various oxide layers are formed as the memory layer 4 on the insulating layer 2 and the lower electrode 3, and then a Cu 50 Te 35 Ge 15 film is formed as the ion source layer 5 with a film thickness of 20 nm. A film was formed with a thickness of 200 nm.
Thereafter, each layer of the memory layer 4, the ion source layer 5, and the upper electrode 6 deposited on the insulating layer 2 was patterned by a photolithography technique using a plasma etching apparatus.
In this way, the memory element 10 having the structure shown in FIG.

そして、上述の製造方法により、記憶層4の酸化物層の材料を変えて、それぞれの記憶素子10の試料を作製した。
内訳は、ガドリニウム(Gd)を酸化物の主体として、それぞれ金(Au)、イリジウム(Ir)、レニウム(Re)、タングステン(W)を添加すると共に、各元素について添加量を変えた3種類ずつの試料を作製した。
なお、各試料は、酸化する前の金属膜(Gd+添加元素の膜)の膜厚を2.5nmとして、その後、この金属膜をプラズマ酸化法により酸化することによって、酸化物層を形成して、これを記憶層4としている。
And the sample of each memory element 10 was produced by changing the material of the oxide layer of the memory layer 4 by the manufacturing method described above.
The breakdown consists of gadolinium (Gd) as the main oxide, gold (Au), iridium (Ir), rhenium (Re), and tungsten (W), and three different amounts of each element. A sample of was prepared.
In each sample, the thickness of the metal film (Gd + additive element film) before oxidation is set to 2.5 nm, and then the metal film is oxidized by a plasma oxidation method to form an oxide layer. This is the memory layer 4.

各試料の記憶素子10の抵抗値(初期の抵抗値)を測定した。
測定結果として、各元素の添加量と、記憶素子の抵抗値との関係を、図2に示す。
図2の横軸の元素の添加量は、Gd:添加元素=(100−x):x(原子%)のxを示しており、酸化物から酸素を除いた組成を100%として、Gdと添加元素との比率を示している。
なお、酸化前の金属膜の膜厚が2.5nmで同じであるため、酸化しない貴金属元素の添加量が多くなるほど、酸化して形成される、出来上がりの記憶層4が薄くなっていく。
The resistance value (initial resistance value) of the memory element 10 of each sample was measured.
As a measurement result, the relationship between the amount of each element added and the resistance value of the memory element is shown in FIG.
The addition amount of the element on the horizontal axis in FIG. 2 indicates x of Gd: addition element = (100−x): x (atomic%), and the composition obtained by removing oxygen from the oxide is defined as 100%. The ratio with the additive element is shown.
In addition, since the film thickness of the metal film before oxidation is the same at 2.5 nm, the completed storage layer 4 formed by oxidation becomes thinner as the addition amount of the noble metal element that is not oxidized increases.

図2より、Au,Ir,Reを添加した場合は、比較的添加量が少ない場合でも、抵抗値が低下していることがわかる。一方、Wを添加した場合は、Wが酸化しても電気伝導を維持する元素であるため、記憶素子10の抵抗値の低下傾向は示すもの、非常に多量添加しないと抵抗値が低下していかないことがわかる。
即ち、Au,Ir,Reの各元素(貴金属元素)は、酸化されにくく、比較的少量でも記憶層4の抵抗値が低下していく。このため、記憶層4の抵抗値を低くすることにより、前述したように、書き込み及び消去の繰り返し特性を向上して、情報を記録する動作を安定して繰り返すことが可能になる。そして、情報を記録する動作を安定して繰り返すことが、貴金属元素の少量の添加によって、比較的容易に可能になる。
From FIG. 2, it can be seen that when Au, Ir, and Re are added, the resistance value is lowered even when the addition amount is relatively small. On the other hand, when W is added, it is an element that maintains electrical conduction even when W is oxidized. Therefore, although the resistance value of the memory element 10 tends to decrease, the resistance value decreases unless a very large amount is added. I can see that
That is, each element of Au, Ir, and Re (noble metal element) is not easily oxidized, and the resistance value of the memory layer 4 decreases even with a relatively small amount. Therefore, by reducing the resistance value of the memory layer 4, it is possible to improve the repetition characteristics of writing and erasing and to stably repeat the information recording operation as described above. Then, it is possible to relatively easily repeat the operation of recording information by adding a small amount of a noble metal element.

また、本実験で作製した記憶素子10において、記録層4の主成分である希土類元素の割合が少なくなっていくことにより、本来のメモリ特性が維持できなくなっていくことが予想される。このため、比較的少量の添加で記憶素子10の抵抗値が低下することが望ましい。   In addition, in the memory element 10 manufactured in this experiment, it is expected that the original memory characteristics cannot be maintained as the ratio of the rare earth element which is the main component of the recording layer 4 decreases. For this reason, it is desirable that the resistance value of the memory element 10 be decreased by adding a relatively small amount.

従って、Au,Ir,Re等の貴金属元素を添加することにより、比較的少量の添加で記憶素子10の抵抗値が低下するので、W等を添加した場合よりも有利である。   Therefore, by adding a noble metal element such as Au, Ir, Re or the like, the resistance value of the memory element 10 is reduced by adding a relatively small amount, which is more advantageous than the case of adding W or the like.

<実験2>
Gd:Au=50:50(原子%)の組成でAuを添加して、記憶層4の酸化物層を形成した構成において、酸化前の金属層の厚さを変えて、それぞれ実験1と同様の製造方法により記憶素子10の試料を作製した。
そして、作製した各試料の記憶素子10の抵抗値を測定した。
測定結果として、酸化前の層の厚さと記憶素子10の抵抗値との関係を、図3に示す。
<Experiment 2>
In the configuration in which Au is added at a composition of Gd: Au = 50: 50 (atomic%) to form the oxide layer of the memory layer 4, the thickness of the metal layer before oxidation is changed, and the same as in Experiment 1 A sample of the memory element 10 was manufactured by the manufacturing method.
And the resistance value of the memory element 10 of each produced sample was measured.
As a measurement result, the relationship between the thickness of the layer before oxidation and the resistance value of the memory element 10 is shown in FIG.

図3より、酸化前の層の厚さが2.5nmよりも大きくなった辺りから、急激に抵抗値が増大することがわかる。
そして、厚さ2.5nmの金属層を酸化したとき、形成された酸化物層の厚さは6nmであった。
従って、酸化物層即ち記憶層4の厚さを6nm以下とすることが望ましい。
From FIG. 3, it can be seen that the resistance value increases abruptly when the thickness of the layer before oxidation becomes larger than 2.5 nm.
When the metal layer having a thickness of 2.5 nm was oxidized, the thickness of the formed oxide layer was 6 nm.
Therefore, it is desirable that the thickness of the oxide layer, that is, the memory layer 4 is 6 nm or less.

<実験3>
実験1と同様の製造方法により、ガドリニウム(Gd)に金(Au)のみを添加して記憶層4の酸化物層を形成した記憶素子10と、Gdに金(Au)及び銅(Cu)を添加して記憶層4の酸化物層を形成した記憶素子10との、各試料を作製した。
金(Au)のみを添加した試料の記憶層4の組成は、Gd:Au=50:50(原子%)とした。
また、金(Au)及び銅(Cu)を添加した試料の記憶層4の組成は、Gd:Au:Cu=40:30:30(原子%)とした。
これら2つの試料は、記憶層4の抵抗値がほぼ等しくなるため、記憶素子10の抵抗値もほぼ等しくなる。
<Experiment 3>
By the same manufacturing method as in Experiment 1, the memory element 10 in which only the gold (Au) was added to gadolinium (Gd) to form the oxide layer of the memory layer 4, and gold (Au) and copper (Cu) were used for Gd. Each sample with the memory element 10 which was added to form the oxide layer of the memory layer 4 was manufactured.
The composition of the memory layer 4 of the sample to which only gold (Au) was added was Gd: Au = 50: 50 (atomic%).
The composition of the memory layer 4 of the sample to which gold (Au) and copper (Cu) were added was Gd: Au: Cu = 40: 30: 30 (atomic%).
Since these two samples have substantially the same resistance value of the memory layer 4, the resistance value of the memory element 10 is also almost equal.

そして、作製した各試料に対して、繰り返し動作特性を調べた。
具体的には、書き込み動作と消去動作とを交互に繰り返して行い、その後の抵抗値を測定した。
Then, repeated operation characteristics were examined for each of the prepared samples.
Specifically, the writing operation and the erasing operation were alternately repeated, and the subsequent resistance value was measured.

ここで、図1に示した記憶素子10の書き込み及び消去の代表的な動作ループを、図4に示す。
図4では、2つの試料のI−V特性をそれぞれ実線と破線とで示している。
まず、上部電極6に正電圧を印加して書き込み動作を行う。これにより、記憶素子10の抵抗値が、高抵抗から低抵抗に変わる。
次に、上部電極6に負電圧を印加して消去動作を行う。これにより、記憶素子10の抵抗値が、低抵抗から高抵抗に変わる。
これら書き込み動作及び消去動作を繰り返すことにより、図4に示す動作ループの変化が繰り返される。
Here, FIG. 4 shows a typical operation loop of writing and erasing of the memory element 10 shown in FIG.
In FIG. 4, the IV characteristics of the two samples are indicated by a solid line and a broken line, respectively.
First, a writing operation is performed by applying a positive voltage to the upper electrode 6. As a result, the resistance value of the memory element 10 changes from high resistance to low resistance.
Next, an erase operation is performed by applying a negative voltage to the upper electrode 6. As a result, the resistance value of the memory element 10 changes from a low resistance to a high resistance.
By repeating these write and erase operations, the change in the operation loop shown in FIG. 4 is repeated.

図4に示した動作ループに従い、書き込み動作及び消去動作を、同じパルス幅で極性がそれぞれ逆の電圧を記憶素子10に印加して行った。電圧のパルス幅は、100nsec(ナノ秒)とした。
そして、1回の書き込み・消去を行ったときの消去後抵抗値、1000回書き込み消去を繰り返して行った後の消去後抵抗値、並びに、データ保持加速試験として1000回繰り返して書き込み・消去を行った後に200℃・1時間の熱処理を施した後の抵抗値を、それぞれ測定した。各測定値から、1回の書き込み・消去を行ったときの消去後抵抗値を基準(=1)として、倍率を求め、変化の度合いを調べた。
結果を表1に示す。
According to the operation loop shown in FIG. 4, the write operation and the erase operation were performed by applying a voltage having the same pulse width and opposite polarity to the storage element 10. The pulse width of the voltage was 100 nsec (nanoseconds).
Then, the resistance value after erasing when writing / erasing is performed once, the resistance value after erasing after repeating writing / erasing 1000 times, and the writing / erasing is repeated 1000 times as a data retention acceleration test. Thereafter, the resistance values after heat treatment at 200 ° C. for 1 hour were measured. From each measured value, the magnification was obtained using the resistance value after erasing when writing / erasing was performed once as a reference (= 1), and the degree of change was examined.
The results are shown in Table 1.

Figure 0004742971
Figure 0004742971

表1より、記憶層の組成をGd:Au=50:50(原子%)とした試料では、1000回繰り返して書き込み・消去を行った後の消去後抵抗値が、1回の場合の2倍となっている。また、熱処理後にはさらに抵抗値が大きくなって8倍となっている。
この程度の抵抗値の変化は、記憶素子として許容範囲内ではあるが、さらに抵抗値の変化を小さくすることが望ましい。消去後の抵抗値と書き込み後の抵抗値とは充分に分離することができるが、繰り返し後も熱処理後も抵抗値がある程度変化している。
なお、Gd酸化物のみで記憶層を形成した場合には、このAuを添加した試料と比較して、1000回繰り返し後の消去後抵抗値がずっと大きく変化すると考えられる。
From Table 1, in the sample with the composition of the memory layer being Gd: Au = 50: 50 (atomic%), the resistance value after erasure after repeated writing and erasing 1000 times is twice that in the case of one time. It has become. Further, after the heat treatment, the resistance value is further increased to 8 times.
Although such a change in resistance value is within the allowable range for the memory element, it is desirable to further reduce the change in resistance value. Although the resistance value after erasing and the resistance value after writing can be sufficiently separated, the resistance value changes to some extent after repeated and after heat treatment.
In addition, when the memory layer is formed only with the Gd oxide, it is considered that the resistance value after erasure after 1000 repetitions changes much more compared with the sample added with Au.

一方、記憶層の組成をGd:Au:Cu=40:20:30(原子%)とした試料では、1000回繰り返して書き込み・消去を行った後の消去後抵抗値が、1回の場合の1.6倍であり、1回の場合からやや大きくなっているが、さらに熱処理を行っても1.6倍のままであり、変化は見られない。
つまり、繰り返し動作安定性についても、データ保持特性についても、Auを添加し、さらにCuを添加した場合の方が優れていることがわかる。
On the other hand, in the sample in which the composition of the memory layer is Gd: Au: Cu = 40: 20: 30 (atomic%), the resistance value after erasure after writing and erasing 1000 times repeatedly is 1 time. Although it is 1.6 times, it is slightly larger than the case of one time, but even if heat treatment is further performed, it remains 1.6 times and no change is seen.
That is, it can be seen that both the repetitive operation stability and the data retention characteristics are superior when Au is added and further Cu is added.

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。   The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.

本発明の一実施の形態の記憶素子の概略構成図(断面図)である。It is a schematic block diagram (sectional drawing) of the memory element of one embodiment of this invention. 各種元素の添加量と、記憶素子の抵抗値との関係を示す図である。It is a figure which shows the relationship between the addition amount of various elements, and the resistance value of a memory element. 酸化物層の酸化する前の層の厚さと、記憶素子の抵抗値との関係を示す図である。It is a figure which shows the relationship between the thickness of the layer before oxidizing an oxide layer, and the resistance value of a memory element. 本発明の記憶素子の代表的な動作ループを示す。2 shows a typical operation loop of the memory element of the present invention.

符号の説明Explanation of symbols

1 シリコン基板、3 下部電極、4 記憶層、5 イオン源層、6 上部電極、10 記憶素子   DESCRIPTION OF SYMBOLS 1 Silicon substrate, 3 Lower electrode, 4 Memory layer, 5 Ion source layer, 6 Upper electrode, 10 Memory element

Claims (5)

第1の電極と第2の電極との間に、記憶層が配置され、
前記記憶層に接して、Cu,Ag,Znから選ばれるいずれかの元素が含まれたイオン源層が設けられ、
前記記憶層が、金、イリジウム、レニウムから選ばれる少なくとも一種以上の元素とガドリニウムとを含有する酸化物から成る
記憶素子。
A memory layer is disposed between the first electrode and the second electrode,
An ion source layer containing any element selected from Cu, Ag, and Zn is provided in contact with the storage layer,
The memory element, wherein the memory layer is made of an oxide containing at least one element selected from gold, iridium, and rhenium and gadolinium .
前記記憶層の前記酸化物が、さらに銅元素を含有する請求項1に記載の記憶素子。 The memory element according to claim 1, wherein the oxide of the memory layer further contains a copper element. 前記記憶層の厚さが6nm以下である請求項1又は請求項2に記載の記憶素子。 The memory element according to claim 1 , wherein a thickness of the memory layer is 6 nm or less. 前記イオン源層がCuTeを含んで成る請求項1〜請求項3のいずれか1項に記載の記憶素子。 The storage element according to any one of claims 1 to 3, wherein the ion source layer comprises CuTe. 請求項1〜請求項4のいずれか1項に記載の記憶素子と、
前記第1の電極側に接続された配線と、
前記第2の電極側に接続された配線とを有し、
前記記憶素子が多数配置されて成る
記憶装置。
The memory element according to any one of claims 1 to 4 ,
Wiring connected to the first electrode side;
A wiring connected to the second electrode side,
A storage device in which a large number of the storage elements are arranged .
JP2006122311A 2006-04-26 2006-04-26 Storage element and storage device Expired - Fee Related JP4742971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006122311A JP4742971B2 (en) 2006-04-26 2006-04-26 Storage element and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122311A JP4742971B2 (en) 2006-04-26 2006-04-26 Storage element and storage device

Publications (2)

Publication Number Publication Date
JP2007294745A JP2007294745A (en) 2007-11-08
JP4742971B2 true JP4742971B2 (en) 2011-08-10

Family

ID=38765049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122311A Expired - Fee Related JP4742971B2 (en) 2006-04-26 2006-04-26 Storage element and storage device

Country Status (1)

Country Link
JP (1) JP4742971B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
FR2934711B1 (en) * 2008-07-29 2011-03-11 Commissariat Energie Atomique MEMORY DEVICE AND CBRAM MEMORY WITH IMPROVED RELIABILITY.
WO2010067585A1 (en) * 2008-12-10 2010-06-17 パナソニック株式会社 Resistance change element and nonvolatile semiconductor storage device using same
JP2010251529A (en) * 2009-04-16 2010-11-04 Sony Corp Semiconductor memory device and method of manufacturing the same
JP2012019042A (en) * 2010-07-07 2012-01-26 Sony Corp Memory element and memory device
CN101969100A (en) * 2010-09-01 2011-02-09 中国科学院物理研究所 Nonvolatile resistance-variable storage and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197634A (en) * 2003-11-28 2005-07-21 Sony Corp Memory element and memory device
JP2005216387A (en) * 2004-01-29 2005-08-11 Sony Corp Storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197634A (en) * 2003-11-28 2005-07-21 Sony Corp Memory element and memory device
JP2005216387A (en) * 2004-01-29 2005-08-11 Sony Corp Storage device

Also Published As

Publication number Publication date
JP2007294745A (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4848633B2 (en) Storage element and storage device
JP4396621B2 (en) Storage element and storage device
JP4815804B2 (en) Storage element and storage device
KR101541573B1 (en) Storage element and storage device
JP4792714B2 (en) Storage element and storage device
JP4529654B2 (en) Storage element and storage device
JP4715320B2 (en) Storage element and storage device
KR101058856B1 (en) Memory element and memory device using same
JP4613478B2 (en) Semiconductor memory element and semiconductor memory device using the same
JP5423941B2 (en) Storage element, manufacturing method thereof, and storage device
JP4742971B2 (en) Storage element and storage device
JP4465969B2 (en) Semiconductor memory element and semiconductor memory device using the same
JP2007157941A (en) Storage element and storage device
JP4816314B2 (en) Storage element and storage device
JP4552752B2 (en) Storage element manufacturing method and storage device manufacturing method
JP5434967B2 (en) Storage element and storage device
JP2007165474A (en) Storage element and storage device
JP4742887B2 (en) Memory element and memory device
JP5360145B2 (en) Storage element and storage device
JP5423940B2 (en) Storage element manufacturing method and storage device manufacturing method
JP2008153375A (en) Storage element and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees