JP4742588B2 - 有機el装置及びその製造方法、並びに電子機器 - Google Patents
有機el装置及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP4742588B2 JP4742588B2 JP2005005610A JP2005005610A JP4742588B2 JP 4742588 B2 JP4742588 B2 JP 4742588B2 JP 2005005610 A JP2005005610 A JP 2005005610A JP 2005005610 A JP2005005610 A JP 2005005610A JP 4742588 B2 JP4742588 B2 JP 4742588B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- organic
- pixel
- substrates
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 502
- 239000000853 adhesive Substances 0.000 claims description 49
- 230000001070 adhesive effect Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 49
- 239000011295 pitch Substances 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims 2
- 238000005401 electroluminescence Methods 0.000 description 161
- 239000010408 film Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000007613 environmental effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
先ず、図1及び図2を参照して有機EL装置の全体構成について説明する。図1は、有機EL装置の全体構成を概略的に示す斜視図であり、図2は、図1のA−A'部分における概略的な断面図を示してある。尚、図2では、各部材を図面上で認識可能な程度の大きさとするため、該各部材ごとに縮尺を異ならしめてある。ここでは、本発明の一例として駆動回路内蔵型のアクティブマトリクス駆動方式の有機EL装置を例にとる。
次に、図5から図7を参照して、第1基板10及び第2基板20の構成について、より詳細に説明する。図5は、第1基板10上において、隣接する第2基板20の境目付近における、画素部70の配置に係る構成を示すレイアウト図であり、図6は、図5における画素部70のB−B'部分の断面の構成を示す断面図である。また、図7は、第2基板20における画素回路の構成を示すレイアウト図である。尚、図6では、各部材を図面上で認識可能な程度の大きさとするため、該各部材ごとに縮尺を異ならしめてある。
次に、図1から図7に加えて、図8及び図9を参照して有機EL装置の製造プロセスについて説明する。図8は、本実施形態における有機EL装置の製造プロセスにおける各工程を説明するためのフローチャートを示す図であって、図9は、製造プロセスの各工程における図2に対応する断面の構成を示す断面図である。
次に、以上説明したような本実施形態に係る変形例について、図10から14を参照して説明する。
次に、上述した有機EL装置が各種の電子機器に適用される場合について説明する。この有機EL装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図15は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、有機EL装置を用いて構成された表示ユニット1206とを備えている。
Claims (16)
- 透明な第1基板と、
該第1基板における一方の基板面上に所定の第1パターンで配列されて貼り合わせられる複数の第2基板と、
(i)前記第1基板に形成されると共に少なくとも前記第1基板側へ光を出射する有機EL素子と(ii)前記第2基板に形成され且つ前記第2基板が前記第1基板に貼り合わせられた状態で前記有機EL素子に電気的に接続されると共に前記有機EL素子を駆動する駆動素子とを夫々含み、前記基板面上に所定の第2パターンで配列された複数の画素部と、
前記基板面上において、前記複数の画素部の各々に前記有機EL素子と異なる位置に形成され、前記有機EL素子に電気的に夫々接続される複数の第1接続端子と、
前記第2基板における前記基板面に貼り合わせられる表面上に、前記第1接続端子に対応する位置に前記駆動素子に電気的に接続されて夫々形成され、前記第2基板が前記第1基板に貼り合わせられた状態で、前記第1接続端子に電気的に夫々接続される複数の第2接続端子と
を備え、
前記基板面上において、前記複数の画素部のうち、前記第2基板の一辺に隣接する位置に形成された前記画素部には、前記第2接続端子は、前記一辺に対して前記駆動素子を介して離れるように配置されている
ことを特徴とする有機EL装置。 - 前記基板面上において、前記複数の画素部は、前記複数の第2基板のうち相隣接する2つの前記第2基板の境目を介して2つの前記画素部が隣接するように配列されていること
を特徴とする請求項1に記載の有機EL装置。 - 前記複数の画素部間の間隔は、前記複数の画素部のピッチが揃うように、或いは前記境目を介して隣り合う前記2つの画素部のピッチが他の画素部のピッチより大きくなるように設定されていること
を特徴とする請求項2に記載の有機EL装置。 - 前記第1基板は、前記第2基板の接続部をまたいで設けられた配線部分を有し、隣接する前記第2基板が前記配線部分を介して電気的に接続されていること
を特徴とする請求項1に記載の有機EL装置。 - 前記第2基板に形成された配線部分を夫々含み、前記第2基板が前記第1基板に貼り合わせられた状態で前記複数の第2基板を夫々電気的に接続すると共に前記駆動素子を介して前記有機EL素子に電気的に夫々接続される複数の配線を更に備えること
を特徴とする請求項1から4のいずれか一項に記載の有機EL装置。 - 前記配線部分は、前記第2基板における前記第1基板と貼り合わされた側と反対側の表面に少なくとも部分的に露出するように、形成されていること
を特徴とする請求項5に記載の有機EL装置。 - 前記第1基板に形成され、前記第2基板が前記第1基板に貼り合わせられた状態で前記配線部分に電気的に接続される補助配線を更に備えること
を特徴とする請求項5又は6に記載の有機EL装置。 - 前記基板面上において、前記複数の画素部のうち少なくとも一部の前記画素部は夫々、前記配線部分又は前記補助配線を形成するために、前記一部の画素部のうち相隣接する前記画素部が他の前記画素部とは異なる間隔で配列されるか、又は前記他の画素部とは異なる形状のパターンで形成されること
を特徴とする請求項7に記載の有機EL装置。 - 請求項1から8のいずれか一項に記載の有機EL装置を具備することを特徴とする電子機器。
- 透明な第1基板に、画素部毎に、少なくとも該第1基板側へ光を出射する有機EL素子
を所定の第2パターンで配列して形成する第1工程と、
複数の第2基板に夫々、前記画素部毎に前記有機EL素子を駆動するための駆動素子を形成する第2工程と、
前記第1基板における一方の基板面上に前記複数の第2基板を所定の第1パターンで配列して、前記複数の第2基板を前記第1基板に接着部材を介して貼り合わせる第3工程と、
前記有機EL素子と前記駆動素子とを電気的に接続して、前記接着部材を硬化する第4工程と
を備え、
前記第1工程は、前記基板面上に、前記画素部に前記有機EL素子と異なる位置に、前記有機EL素子に電気的に接続された第1接続端子を形成する工程を含み、
前記第2工程は、前記第2基板における前記基板面に貼り合わせられる表面上に、前記第1接続端子に対応する位置に前記駆動素子に電気的に接続された第2接続端子を形成する工程を含み、
前記第4工程では、前記第1接続端子と前記第2接続端子とを電気的に接続して、前記接着部材を硬化させ、
前記第2接続端子を形成する工程では、前記基板面上において、前記複数の画素部のうち、前記第2基板の一辺に隣接する位置に形成された前記画素部には、前記第2接続端子は、前記一辺に対して前記駆動素子を介して離れるように配置される
ことを特徴とする有機EL装置の製造方法。 - 前記第4工程では、前記第1基板及び前記第2基板の各々において貼り合わせられる側と反対側の表面を加圧して、前記接着部材を硬化させること
を特徴とする請求項10に記載の有機EL装置の製造方法。 - 前記有機EL素子の陰極及び前記接続端子を形成する工程と、
複数の前記有機EL素子を第1の方向に沿って共通に接続する様に陰極を設け、前記接続端子を形成する第1のパターンを形成する工程と、
複数の前記有機EL素子を前記第1のパターンと異なる方向に沿って共通に接続する様に陰極を設ける第2のパターンを形成する工程とを含むこと
を特徴とする請求項11に記載の有機EL装置の製造方法。 - 前記第1のパターン及び第2のパターンの形成を、マスクを用いた物理的蒸着方法により行うこと
を特徴とする請求項12記載の有機EL装置の製造方法。 - 前記第3工程では、更に各第2基板間を前記接着部材を介して互いに貼り合わせること
を特徴とする請求項9から13のいずれか一項に記載の有機EL装置の製造方法。 - 前記第4工程の後に、少なくとも前記第1基板及び前記第2基板間が前記第1基板の外周に沿って前記接着部材によって覆われるように、前記第1基板及び前記複数の第2基板の少なくとも一部に前記接着部材を塗布して硬化させる工程を更に含むこと
を特徴とする請求項9から14のいずれか一項に記載の有機EL装置の製造方法。 - 前記第2工程は、前記第2基板に、前記複数の第2基板を電気的に接続すると共に前記駆動素子に電気的に接続される配線を構成する配線部分を形成する工程を含み、
前記第4工程の後に、前記配線部分の少なくとも一部を、前記第2基板における前記第1基板と貼り合わせられた側と反対側の表面に露出させる工程を更に含むこと
を特徴とする請求項9から15のいずれか一項に記載の有機EL装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005610A JP4742588B2 (ja) | 2004-09-29 | 2005-01-12 | 有機el装置及びその製造方法、並びに電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004284608 | 2004-09-29 | ||
JP2004284608 | 2004-09-29 | ||
JP2005005610A JP4742588B2 (ja) | 2004-09-29 | 2005-01-12 | 有機el装置及びその製造方法、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128057A JP2006128057A (ja) | 2006-05-18 |
JP4742588B2 true JP4742588B2 (ja) | 2011-08-10 |
Family
ID=36722538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005610A Expired - Fee Related JP4742588B2 (ja) | 2004-09-29 | 2005-01-12 | 有機el装置及びその製造方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742588B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10172763A (ja) * | 1996-12-09 | 1998-06-26 | Hokuriku Electric Ind Co Ltd | 有機el素子とその製造方法 |
JP2002169483A (ja) * | 2000-12-04 | 2002-06-14 | Sony Corp | ディスプレイ装置、電子機器およびディスプレイ装置の製造方法 |
JP2002334778A (ja) * | 2001-05-09 | 2002-11-22 | Sony Corp | 電気的接続装置および電気的接続装置を有する電子機器 |
WO2003023745A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Appareil d'affichage et son procede de fabrication |
JP2003208108A (ja) * | 2002-01-10 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 表示装置およびその製造方法 |
JP2004191563A (ja) * | 2002-12-10 | 2004-07-08 | Sony Corp | 表示装置 |
JP2004233444A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置 |
-
2005
- 2005-01-12 JP JP2005005610A patent/JP4742588B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10172763A (ja) * | 1996-12-09 | 1998-06-26 | Hokuriku Electric Ind Co Ltd | 有機el素子とその製造方法 |
JP2002169483A (ja) * | 2000-12-04 | 2002-06-14 | Sony Corp | ディスプレイ装置、電子機器およびディスプレイ装置の製造方法 |
JP2002334778A (ja) * | 2001-05-09 | 2002-11-22 | Sony Corp | 電気的接続装置および電気的接続装置を有する電子機器 |
WO2003023745A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Appareil d'affichage et son procede de fabrication |
JP2003208108A (ja) * | 2002-01-10 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 表示装置およびその製造方法 |
JP2004191563A (ja) * | 2002-12-10 | 2004-07-08 | Sony Corp | 表示装置 |
JP2004233444A (ja) * | 2003-01-28 | 2004-08-19 | Seiko Epson Corp | アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006128057A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210296394A1 (en) | Array substrate and preparation method therefor, and display panel and display device | |
US7221012B2 (en) | Pixel array | |
US8264427B2 (en) | Electro-optical device, and electronic apparatus | |
JP7457717B2 (ja) | ディスプレイパネル及び表示装置 | |
US9728595B2 (en) | Display device with power supply in cover type | |
JP2015169760A (ja) | 表示装置の製造方法、表示装置および表示装置形成基板 | |
CN113053309B (zh) | 显示面板和显示装置 | |
US11380235B2 (en) | Pixel array substrate with narrow peripheral area and narrow bezel design of display panel | |
US11139363B2 (en) | Display device for preventing cracks caused by bending stress and apparatus for manufacturing the same for reducing number of mask process | |
WO2021190034A1 (zh) | 显示基板、其制备方法及显示装置 | |
JP2015148728A (ja) | 表示装置及びその製造方法 | |
US11800763B2 (en) | Display device | |
JP4737009B2 (ja) | ディスプレイ基板およびディスプレイ基板の製造方法 | |
KR101217500B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP4742588B2 (ja) | 有機el装置及びその製造方法、並びに電子機器 | |
US11532679B2 (en) | Method of fabricating array substrate, array substrate, and display apparatus | |
JP2022098895A (ja) | 表示装置及びその製造方法 | |
US20240257717A1 (en) | Display Apparatus | |
US11978840B2 (en) | Micro light emitting diode display panel, manufacturing method thereof and display device | |
JP7546474B2 (ja) | マルチディスプレイ | |
US20240284736A1 (en) | Display panel, method for manufacturing the same, and display device comprising the same | |
JP2006171387A (ja) | 電気光学装置及び電子機器 | |
CN112768469B (zh) | 显示装置、显示面板及其制作方法 | |
CN110476198A (zh) | 显示装置 | |
JP2022098892A (ja) | 表示装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4742588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |