JP4740650B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4740650B2 JP4740650B2 JP2005158107A JP2005158107A JP4740650B2 JP 4740650 B2 JP4740650 B2 JP 4740650B2 JP 2005158107 A JP2005158107 A JP 2005158107A JP 2005158107 A JP2005158107 A JP 2005158107A JP 4740650 B2 JP4740650 B2 JP 4740650B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- pixel
- gate
- display device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、ガラス基板等の絶縁基板5a上の基板全体に、Ta、TaMo合金等からなる金属膜(厚さ1000〜2000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と省略する)によりパターン形成して、ゲート線1及びゲート電極1aを形成する。
まず、ガラス基板等の絶縁基板5b上に、Cr薄膜又は黒色樹脂を成膜した後、PEP技術によりパターン形成して、ブラックマトリクス11を形成する。
まず、アクティブマトリクス基板10及び対向基板20のうちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチック又はシリカからなる球状のスペーサーを散布する。
1フレームを2つのサブフレームに分割し、画像データを書き込むことにより画像を表示したサブフレームの後に、黒表示データを書き込むことにより黒画像を表示するサブフレームを入れる。これにより、画像を見る人の目がリセットされて、CRTのような擬似インパルス駆動を行うことができ、動画ぼやけを抑止することができる。
まず、液晶表示装置50の変換部44が中間画像データを合成する合成手段を備えている場合には、連続する複数の画像データから、その各画像データの間の中間画像データを合成する。
1a ゲート電極
2 ソース線
2a 第1ソース線
2b 第2ソース線
3 薄膜トランジスタ(TFT)
3a ソース電極
3b ドレイン電極
4 画素電極
12 着色層
41 ゲートドライバ(走査手段)
43 システム制御部(制御手段)
44 変換部
50 液晶表示装置
Claims (7)
- 相互に平行に延びる複数のゲート線と、該各ゲート線に直交すると共に1本ずつ交互に離間して配置された複数の第1ソース線及び第2ソース線と、上記各ゲート線及び上記各第1ソース線により区画された領域毎に設けられることにより行列状に配置され、各々、上記各第2ソース線により二分された複数のサブ画素と、該各サブ画素毎に設けられ、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタと、上記各サブ画素毎に設けられ、上記ドレイン電極に接続された画素電極とを備えた表示装置であって、
上記各サブ画素における薄膜トランジスタのゲート電極は、該サブ画素を区画する2つの上記ゲート線の一方に接続され、
上記ゲート線に直交する方向に隣り合うサブ画素の一方では、上記薄膜トランジスタのソース電極が上記一方のサブ画素を区画する2つの第1ソース線の一方に接続されていると共に、上記隣り合うサブ画素の他方では、上記薄膜トランジスタのソース電極が上記他方のサブ画素を通る第2ソース線に接続され、
上記複数のゲート線のうち、互いに奇数本離れた2本のゲート線を同時に走査する走査手段を備え、
上記ゲート線に直交する方向に沿って上記各サブ画素毎に設けられた緑色の着色層と、上記ゲート線に直交する方向に沿って上記各サブ画素毎に交互に並んで設けられた赤色の着色層及び青色の着色層とが上記ゲート線の延びる方向に沿って交互に配置されていると共に、上記赤色の着色層及び青色の着色層は、上記ゲート線の延びる方向に沿って交互に並んでおり、
上記緑色の着色層における上記第1ソース線と第2ソース線との間隔は、上記赤色の着色層及び青色の着色層における上記第1ソース線と第2ソース線との間隔よりも短いことを特徴とする表示装置。 - 請求項1に記載された表示装置において、
上記複数のゲート線は、隣り合う2本毎に連結されていることを特徴とする表示装置。 - 請求項1に記載された表示装置において、
上記緑色の着色層における上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの1/3であり、
上記赤色の着色層及び青色の着色層のそれぞれにおける上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの2/3であることを特徴とする表示装置。 - 請求項1に記載された表示装置において、
行列状に配列される複数の仮想画素に対応した映像信号データを出力する映像信号出力部と、
上記映像信号出力部から出力された上記映像信号データを、実際に上記サブ画素へ入力される画像データに変換する変換部とを備え、
上記変換部は、上記サブ画素の中心位置が上記仮想画素の中心位置に一致しない場合には、上記サブ画素に対して上記ゲート線が延びる方向に隣接する2つの仮想画素を選択し、該各仮想画素の中心位置と上記サブ画素の中心位置との各距離に応じて上記映像信号データを比例配分することにより、上記映像信号データを上記画像データに変換するように構成されていることを特徴とする表示装置。 - 請求項1に記載された表示装置において、
上記走査手段は、1垂直走査期間を1/2に分割するように上記各ゲート線を走査することを特徴とする表示装置。 - 請求項5に記載された表示装置において、
上記分割された1垂直走査期間の一方に画像データを書き込むと共に、上記分割された1垂直走査期間の他方に黒表示データを書き込むように構成された制御手段を備えていることを特徴とする表示装置。 - 請求項5に記載された表示装置において、
連続する複数の画像データから、該各画像データの間の中間画像データを合成する合成手段と、
上記分割された1垂直走査期間の一方に上記連続する複数の画像データを書き込むと共に、上記分割された1垂直走査期間の他方に上記合成手段により合成された中間画像データを書き込むよう構成された制御手段とを備えていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158107A JP4740650B2 (ja) | 2005-05-30 | 2005-05-30 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158107A JP4740650B2 (ja) | 2005-05-30 | 2005-05-30 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006330640A JP2006330640A (ja) | 2006-12-07 |
JP4740650B2 true JP4740650B2 (ja) | 2011-08-03 |
Family
ID=37552347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158107A Expired - Fee Related JP4740650B2 (ja) | 2005-05-30 | 2005-05-30 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4740650B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI377548B (en) | 2007-06-29 | 2012-11-21 | Novatek Microelectronics Corp | Display apparatus and method for driving display panel thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01303881A (ja) * | 1988-05-31 | 1989-12-07 | Sony Corp | 液晶駆動回路 |
JPH04190387A (ja) * | 1990-11-26 | 1992-07-08 | Seiko Epson Corp | 液晶表示装置 |
JP2001195043A (ja) * | 1999-11-05 | 2001-07-19 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示装置の駆動方法及び装置 |
US7417648B2 (en) * | 2002-01-07 | 2008-08-26 | Samsung Electronics Co. Ltd., | Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels |
JP3958306B2 (ja) * | 2003-09-02 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
-
2005
- 2005-05-30 JP JP2005158107A patent/JP4740650B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006330640A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4508870B2 (ja) | 液晶表示装置 | |
JP4302172B2 (ja) | 表示装置 | |
JP6053278B2 (ja) | 2画面表示装置 | |
JP5024110B2 (ja) | 電気光学装置及び電子機器 | |
JP4578915B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル | |
JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
JP4804466B2 (ja) | 表示装置 | |
US20020158997A1 (en) | Liquid crystal device | |
US8665202B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver | |
JP2008070763A (ja) | 液晶表示装置 | |
JP2006259135A (ja) | 表示装置およびカラーフィルタ基板 | |
JP4387278B2 (ja) | 液晶パネル及び液晶表示装置 | |
JP5484575B2 (ja) | 表示装置 | |
JP5522243B2 (ja) | 電界駆動型装置及び電子機器 | |
US9558697B2 (en) | Display device driving sub-pixels of a plurality of colors | |
JP4133891B2 (ja) | 液晶表示装置とその製造方法 | |
JPS62208025A (ja) | アクテイブマトリクス型液晶表示装置 | |
TWI406038B (zh) | 應用具有極性延伸部之畫素之多域垂直配向液晶顯示器 | |
JP2006010980A (ja) | 表示装置及びその画像表示方法 | |
JP2006018090A (ja) | 表示装置 | |
JP4740650B2 (ja) | 表示装置 | |
JP6087956B2 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
JP2014026069A (ja) | 液晶表示装置 | |
JP2003075869A (ja) | 平面表示素子 | |
US20190287473A1 (en) | Liquid crystal display device and drive method for same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4740650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |