JP4739332B2 - Fecコード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートするための方法および装置 - Google Patents
Fecコード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートするための方法および装置 Download PDFInfo
- Publication number
- JP4739332B2 JP4739332B2 JP2007515182A JP2007515182A JP4739332B2 JP 4739332 B2 JP4739332 B2 JP 4739332B2 JP 2007515182 A JP2007515182 A JP 2007515182A JP 2007515182 A JP2007515182 A JP 2007515182A JP 4739332 B2 JP4739332 B2 JP 4739332B2
- Authority
- JP
- Japan
- Prior art keywords
- delimiter
- odd
- fec
- code
- ieee
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
本発明の一つの実施形態は、順方向誤り修正(FEC)コード化されたイーサネット(登録商標)フレームの構築を容易にするシステムを提供する。動作中、システムは、従来のイーサネット(登録商標)フレームを受信する。その後、システムは、従来のイーサネット(登録商標)フレーム用に多数のFECパリティビットを生成し、従来のイーサネット(登録商標)フレームの前に開始シーケンスを挿入する。次に、システムは、偶数デリミタまたは奇数デリミタを従来のイーサネット(登録商標)フレームに添付する。従来のイーサネット(登録商標)フレームの最後にある記号が奇数位置にある場合、偶数デリミタは、従来のイーサネット(登録商標)フレームをFECパリティビットから分離するために使用される。従来のイーサネット(登録商標)フレームの最後にある記号が偶数位置にある場合、奇数デリミタは、従来のイーサネット(登録商標)フレームをFECパリティビットから分離するために使用される。偶数デリミタおよび奇数デリミタは、両者間のハミング距離が十分大きくなるように選択され、それによって、偶数デリミタまたは奇数デリミタ内にビットエラーが発生した場合、偶数デリミタを奇数デリミタと間違え、または奇数デリミタを偶数デリミタと間違える可能性を減らす。また、システムは、多数のFECパリティビットを偶数デリミタまたは奇数デリミタに添付し、第2のデリミタをFECパリティビットに添付する。
本実施形態の変種において、2個のバージョンからオリジナルの従来のイーサネット(登録商標)フレームをより忠実に再生する1個を選択することは、従来のイーサネット(登録商標)フレームの第1のバージョンを、FECパリティビットに対してチェックすること、従来のイーサネット(登録商標)フレームの第2のバージョンをチェックすること、FECパリティビットに対してチェックされたときの最小数のエラーの生成をするバージョンを選ぶことと、を含む。
Zは、FECパリティビットの長さであり、
Xは、FECコード化されたイーサネット(登録商標)フレーム全体の長さであり、
mは、従来のイーサネット(登録商標)フレームのおよび第1のデリミタからのビットのブロックの長さであり、それに基づきFECパリティのグループが計算される。
以下の説明は、当業者が本発明を製作し使用できるようにするために提示され、特定の用途およびその要求事項に関連し提供される。開示された実施形態への種々の修正は当業者にとって直ちに明白で、本明細書に定義された一般原理は、本発明の精神と範囲から逸脱することなく、その他の実施形態および用途に適用され得る(例:汎用受動光回路網(PON)アーキテクチャ)。従って、本発明は、示された実施形態に限定する意図はなく、ここに開示された原理と特徴に一致する最も広い範囲を示す。
図1は、FECコード化されたイーサネット(登録商標)フレームのフォーマットを示す。ギガビットイーサネット(登録商標)リンク上の一般的なデータは、8ビット/10ビット(8B/10B)コード化スキームでコード化される。1バイトのデータは2つの10ビットシーケンス(「コードグループ」と呼ばれる)にマップされる。2つの10ビットコードグループを有する理由は、バランスのとれたランニングディスパリティを維持するためである。通常、2つのコードグループのうちの1つは、6個の「1」および4個の「0」を有し、これはランニングディスパリティがマイナスのときに使用される。2つのコードグループのうちのもう1つは、4個の「1」および6個の「0」を有し、これはランニングディスパリティがプラスのときに使用される。代わりに、あるデータバイトに関して、対応する10ビットコードグループの両方は、ランニングディスパリティを保存するために、「1」および「0」を同数有する。
図2は、現行IEEE802.3ah規格に従うデリミタTFEC_EおよびTFEC_Oのコードグループシーケンスを示す。デリミタの最初のコードグループは偶数位置にあるため、フレーム210は、TFEC_Eを従来イーサネット(登録商標)フレームとFECパリティビットとの間のデリミタとして使用する。デリミタの最初のコードグループは奇数位置にあるため、フレーム220は、TFEC_Oを従来イーサネット(登録商標)フレームとFECパリティビット間のデリミタとして使用する。
上記の問題を解決する方法の一つは、ハミング距離が許容ビットエラーの最大数より大きくなるようにして、TFEC_EとTFEC_Oとの間のハミング距離を長くすることである。図4Aは、本発明の実施形態に従い、最初のランニングディスパリティがマイナスのとき、デリミタTFEC_EおよびTFEC_Oの改善されたコードグループシーケンスを示す。TFEC_Eシーケンス410は、/T/R/K28.5/D29.5/T/R/として再定義される。それに対し、TFEC_Oシーケンス420は、IEEE802.3ah規格の定義通りのままである。TFEC_Eのこの新しい定義は、結果的に、TFEC_EとTFEC_Oとの間の60ビット相関にわたる10ビットの全ハミング距離となる(位置2における/T/と/R/との間の2ビット、および位置5における/D29.5/と/D16.2/との間の8ビット)
図4Bは、本発明の実施形態に従い、最初のランニングディスパリティがプラスのとき、デリミタTFEC_EおよびTFEC_Oの改善されたコードグループシーケンスを示す。TFEC_Eシーケンス430は、/T/R/K28.5/D10.1/T/R/として再定義される。それに対し、TFEC_Oシーケンス440は、IEEE802.3ah規格の定義通りのままである。TFEC_Eのこの新しい定義は、結果的に、TFEC_EおよびTFEC_O間の60ビット相関にわたる10ビットの全ハミング距離となる(位置2における/T/および/R/間2ビット、および位置5における/D10.1/および/D5.6間8ビット)
図4Aおよび図4Bは、TFEC_EとTFEC_Oとの間のハミング距離を増加する1方法を示すに過ぎないことに注意すべきである。同じ目的を達成するために、その他のコードグループやシーケンスもまた使用され得る。
TFEC_EまたはTFEC_Oシーケンスを変更する代わりに、データデリニエーションの問題を解決する別の方法は、2個のFECデコード化処理を使用することである。その1個は受信したフレームはTFEC_Eを含むとの仮定に基づき、もう1個は受信したフレームはTFEC_Oを含むとの仮定に基づくものを使用することである。
上述したデータデニリエーション問題を解決する第3の方法は、デリミタ内に発生するビットエラーもまた修正され得るように、従来のイーサネット(登録商標)フレーム全体およびTFECデリミタにわたるFECパリティビットを計算することである。しかし、どのビットエラーも修正するために、受信装置はなおも、FECパリティビットをフレームの残りからデリニエートする必要がある。
nは、従来のイーサネット(登録商標)フレームおよび16である第1のデリミタからのビットのブロックに一致したFECパリティのグループの長さ、である。ここで、Zは239バイトの整数を含め得なく、また239未満のデータバイトを有するブロックは、FEC計算のため239バイトを有するように、パディングで埋められるので、シーリング関数が使用されることに注意されたい。
Claims (16)
- 順方向誤り修正(FEC)コード化されたイーサネット(登録商標)フレームを構築する方法であって、
従来のイーサネット(登録商標)フレームを受信することと、
該従来のイーサネット(登録商標)フレーム用の複数のFECパリティビットを生成することと、
該従来のイーサネット(登録商標)フレームの前に開始シーケンスを挿入することと、
偶数デリミタまたは奇数デリミタを該従来のイーサネット(登録商標)フレームに添付することであって、
該従来のイーサネット(登録商標)フレームの最後にある記号が奇数位置にある場合、該偶数デリミタは該従来のイーサネット(登録商標)フレームを該FECパリティビットから分離するために使用され、
該従来のイーサネット(登録商標)フレームの最後にある記号が偶数位置にある場合、該奇数デリミタは該従来のイーサネット(登録商標)フレームを該FECパリティビットから分離するために使用され、
該偶数デリミタおよび該奇数デリミタは、該偶数デリミタと該奇数デリミタとの間のハミング距離が、該偶数デリミタまたは該奇数デリミタに対して許容されるビットエラーの最大数よりも大きくなるように選択され、それによって、該偶数デリミタまたは該奇数デリミタ内にビットエラーが発生した場合、該偶数デリミタを該奇数デリミタと間違えること、または、該奇数デリミタを該偶数デリミタと間違えることの可能性を減らす、ことと、
該複数のFECパリティビットを該偶数デリミタまたは該奇数デリミタに添付することと、
第2のデリミタに該FECパリティビットを添付することと
を包含する、方法。 - 前記偶数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/で開始し、該/T/R/コードグループの後に、コードグループの第1の数を含み、
前記奇数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/R/で開始し、該/T/R/R/コードグループの後に、コードグループの第2の数を含む、請求項1に記載の方法。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがマイナスの場合、
前記偶数デリミタにおける前記/T/R/コードグループの後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D29.5/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループの後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項2に記載の方法。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがプラスの場合、
前記偶数デリミタにおける前記/T/R/コードグループ後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D10.1/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループ後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項2に記載の方法。 - 順方向誤り修正(FEC)コード化されたイーサネット(登録商標)フレームを構築する装置であって、
従来のイーサネット(登録商標)フレームを受信するように構成された受信機構と、
該従来のイーサネット(登録商標)フレーム用の複数のFECパリティビットを生成するように構成されたFECエンコーダと、
FECコード化されたイーサネット(登録商標)フレーム構築機構と
を備え、
該フレーム構築機構は、
該従来のイーサネット(登録商標)フレームの前に開始シーケンスを挿入することと、
偶数デリミタまたは奇数デリミタを該従来のイーサネット(登録商標)フレームに添付することであって、
該従来のイーサネット(登録商標)フレームの最後にある記号が奇数位置にある場合、該偶数デリミタは、該従来のイーサネット(登録商標)フレームを該FECパリティビットから分離するために使用され、
該従来のイーサネット(登録商標)フレームの最後にある記号が偶数位置にある場合、該奇数デリミタは、該従来のイーサネット(登録商標)フレームを該FECパリティビットから分離するために使用され、
該偶数デリミタおよび該奇数デリミタは、該偶数デリミタと該奇数デリミタとの間のハミング距離が、該偶数デリミタまたは該奇数デリミタに対して許容されるビットエラーの最大数よりも大きくなるように選択され、それによって、該偶数デリミタまたは該奇数デリミタ内にビットエラーが発生した場合、該偶数デリミタを該奇数デリミタと間違えること、または、該奇数デリミタを該偶数デリミタと間違えることの可能性を減らす、ことと、
該複数のFECパリティビットを該偶数デリミタまたは該奇数デリミタに添付することと、
第2のデリミタを該FECパリティビットに添付することと
を行うように構成される、装置。 - 前記偶数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/で開始し、該/T/R/コードグループの後に、コードグループの第1の数を含み、
前記奇数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/R/で開始し、該/T/R/R/コードグループの後に、コードグループの第2の数を含む、請求項5に記載の装置。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがマイナスの場合、
前記偶数デリミタにおける前記/T/R/コードグループの後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D29.5/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループの後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項6に記載の装置。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがプラスの場合、
前記偶数デリミタにおける前記/T/R/コードグループの後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D10.1/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループの後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項6に記載の装置。 - 順方向誤り修正(FEC)コード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートする方法であって、
FECコード化されたイーサネット(登録商標)フレームを受信することと、
該受信したFECコード化されたイーサネット(登録商標)フレームのビットストリームをスキャンすることと、
該ビットストリームにおける複数の連続ビットを偶数デリミタまたは奇数デリミタにマッチさせることによって、従来のイーサネット(登録商標)フレームと該FECコード化されたイーサネット(登録商標)フレームにおけるFECパリティビットとの間のデリミタを識別することと
を包含し、
該偶数デリミタおよび該奇数デリミタは、該偶数デリミタと該奇数デリミタとの間のハミング距離が、該偶数デリミタまたは該奇数デリミタに対して許容されるビットエラーの最大数よりも大きくなるように選択され、それによって、該偶数デリミタまたは該奇数デリミタ内にビットエラーが発生した場合、該偶数デリミタを該奇数デリミタと間違えること、または、該奇数デリミタを該偶数デリミタと間違えることの可能性を減らす、方法。 - 前記偶数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/で開始し、該/T/R/コードグループの後に、コードグループの第1の数を含み、
前記奇数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/R/で開始し、該/T/R/R/コードグループの後に、コードグループの第2の数を含む、請求項9に記載の方法。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがマイナスの場合、
前記偶数デリミタにおける前記/T/R/コードグループ後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D29.5/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループ後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項10に記載の方法。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがプラスの場合、
前記偶数デリミタにおける前記/T/R/コードグループ後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D10.1/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループ後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項10に記載の方法。 - 順方向誤り修正(FEC)コード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートする装置であって、
FECコード化されたイーサネット(登録商標)フレームを受信するように構成された受信機構と、
受信したFECコード化されたイーサネット(登録商標)フレームの前記ビットストリームをスキャンするように構成されたスキャニング機構と、
前記ビットストリームにおける複数の連続ビットを偶数デリミタまたは奇数デリミタにマッチさせるように構成されたマッチング機構と
を備え、
該偶数デリミタおよび該奇数デリミタは、該偶数デリミタと該奇数デリミタとの間のハミング距離が、該偶数デリミタまたは該奇数デリミタに対して許容されるビットエラーの最大数よりも大きくなるように選択され、それによって、該偶数デリミタまたは該奇数デリミタ内にビットエラーが発生した場合、該偶数デリミタを該奇数デリミタと間違えること、または、該奇数デリミタを該偶数デリミタと間違えることの可能性を減らす、装置。 - 前記偶数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/で開始し、該/T/R/コードグループの後に、コードグループの第1の数を含み、
前記奇数デリミタは、IEEE802.3イーサネット(登録商標)規格に従うコードグループ/T/R/R/で開始し、該/T/R/R/コードグループの後に、コードグループの第2の数を含む、請求項13に記載の装置。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがマイナスの場合、
前記偶数デリミタにおける前記/T/R/コードグループ後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D29.5/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループ後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項14に記載の装置。 - 前記従来のイーサネット(登録商標)フレームの最後にあるランニングディスパリティがプラスの場合、
前記偶数デリミタにおける前記/T/R/コードグループ後のコードグループの前記第1の数は、IEEE802.3規格に従うシーケンス/K28.5/D10.1/を含み、
前記奇数デリミタにおける前記/T/R/R/コードグループ後のコードグループの前記第2の数は、IEEE802.3規格に従うシーケンス/K28.5/D16.2/を含む、請求項14に記載の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57675104P | 2004-06-02 | 2004-06-02 | |
US60/576,751 | 2004-06-02 | ||
US10/866,399 US7152199B2 (en) | 2004-06-02 | 2004-06-12 | Method and apparatus for delineating data in an FEC-coded Ethernet frame |
US10/866,399 | 2004-06-12 | ||
PCT/US2005/017476 WO2005122505A2 (en) | 2004-06-02 | 2005-05-18 | Method and apparatus for delineating data in an fec-coded ethernet frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008502208A JP2008502208A (ja) | 2008-01-24 |
JP4739332B2 true JP4739332B2 (ja) | 2011-08-03 |
Family
ID=35448849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007515182A Expired - Fee Related JP4739332B2 (ja) | 2004-06-02 | 2005-05-18 | Fecコード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートするための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7152199B2 (ja) |
JP (1) | JP4739332B2 (ja) |
KR (1) | KR101115440B1 (ja) |
CN (1) | CN1957532B (ja) |
WO (1) | WO2005122505A2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7600171B2 (en) * | 2003-12-18 | 2009-10-06 | Electronics And Telecommunications Research Institute | Method of controlling FEC in EPON |
US7564907B2 (en) * | 2005-06-15 | 2009-07-21 | Delphi Technologies, Inc. | Technique for providing secondary data in a single-frequency network |
US8514894B2 (en) * | 2005-08-02 | 2013-08-20 | Elliptic Technologies Inc. | Method for inserting/removal padding from packets |
US7676733B2 (en) | 2006-01-04 | 2010-03-09 | Intel Corporation | Techniques to perform forward error correction for an electrical backplane |
JP4677639B2 (ja) * | 2006-04-21 | 2011-04-27 | 株式会社オー・エフ・ネットワークス | 誤り訂正復号回路 |
JP4677638B2 (ja) * | 2006-04-21 | 2011-04-27 | 株式会社オー・エフ・ネットワークス | 誤り訂正復号回路 |
KR100936857B1 (ko) * | 2006-06-26 | 2010-01-14 | 히다치 가세고교 가부시끼가이샤 | 내열성 수지 페이스트 및 그 제조방법 |
JP4747085B2 (ja) * | 2006-12-26 | 2011-08-10 | 沖電気工業株式会社 | 誤り訂正符号回路 |
US8233532B2 (en) * | 2007-09-21 | 2012-07-31 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Information signal, apparatus and method for encoding an information content, and apparatus and method for error correcting an information signal |
US7983235B2 (en) * | 2007-11-05 | 2011-07-19 | Freescale Semiconductor, Inc. | High speed overlay mode for burst data and real time streaming (audio) applications |
WO2009152668A1 (zh) | 2008-06-19 | 2009-12-23 | 华为技术有限公司 | 提供无源光网络系统中上行突发数据的方法及装置 |
JP4934686B2 (ja) * | 2009-01-28 | 2012-05-16 | 株式会社日立製作所 | 光アクセスシステムにおける送信信号の誤り訂正方法 |
FR2943197B1 (fr) * | 2009-03-13 | 2015-02-27 | Thales Sa | Procede et dispositif de transmission robuste de flux de paquets de donnees a en-tetes compresses sans augmentation de debit |
US9450705B2 (en) * | 2009-07-06 | 2016-09-20 | Broadcom Corporation | Method and apparatus for detecting frame delimiters in Ethernet passive optical networks with forward error correction |
CN101989888B (zh) * | 2009-08-05 | 2014-03-12 | 中兴通讯股份有限公司 | 一种开启/关闭前向纠错编码功能的指示方法及系统 |
CN101997628B (zh) * | 2009-08-28 | 2013-08-14 | 国际商业机器公司 | 以太网前向纠错层接收的数据流的帧边界检测方法和系统 |
US8689089B2 (en) * | 2011-01-06 | 2014-04-01 | Broadcom Corporation | Method and system for encoding for 100G-KR networking |
JP5936030B2 (ja) | 2011-12-09 | 2016-06-15 | ソニー株式会社 | 情報処理装置、情報処理方法、及びプログラム |
KR20130094160A (ko) * | 2012-01-20 | 2013-08-23 | 삼성전자주식회사 | 스트리밍 서비스를 제공하는 방법 및 장치 |
US20160197669A1 (en) | 2014-12-11 | 2016-07-07 | Tesla Wireless Company LLC | Communication method and system that uses low latency/low data bandwidth and high latency/high data bandwidth pathways |
TWI557747B (zh) * | 2015-02-13 | 2016-11-11 | 瑞昱半導體股份有限公司 | 記憶體控制模組與方法以及錯誤更正碼編/解碼電路與方法 |
EP3711212A4 (en) | 2017-11-17 | 2021-08-11 | Skywave Networks LLC | PROCESS FOR CODING AND DECODING DATA TRANSFERRED THROUGH A COMMUNICATION LINK |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
JP2005006036A (ja) * | 2003-06-12 | 2005-01-06 | Nec Corp | ネットワーク、伝送装置及びそれに用いるトランスペアレント転送方法 |
JP2005524281A (ja) * | 2002-04-25 | 2005-08-11 | パッセイヴ リミテッド | イーサネット(登録商標)ネットワークにおける前方誤り訂正コーディング |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956102A (en) * | 1997-11-04 | 1999-09-21 | Hitachi America Ltd. | Methods and apparatus for the efficient implementation of signal synchronization and cyclic redundancy checks in communication systems |
US6145109A (en) * | 1997-12-12 | 2000-11-07 | 3Com Corporation | Forward error correction system for packet based real time media |
-
2004
- 2004-06-12 US US10/866,399 patent/US7152199B2/en active Active
-
2005
- 2005-05-18 KR KR1020067023217A patent/KR101115440B1/ko active IP Right Grant
- 2005-05-18 JP JP2007515182A patent/JP4739332B2/ja not_active Expired - Fee Related
- 2005-05-18 WO PCT/US2005/017476 patent/WO2005122505A2/en active Application Filing
- 2005-05-18 CN CN2005800168213A patent/CN1957532B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
JP2005524281A (ja) * | 2002-04-25 | 2005-08-11 | パッセイヴ リミテッド | イーサネット(登録商標)ネットワークにおける前方誤り訂正コーディング |
JP2005006036A (ja) * | 2003-06-12 | 2005-01-06 | Nec Corp | ネットワーク、伝送装置及びそれに用いるトランスペアレント転送方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1957532B (zh) | 2010-05-05 |
US20050271053A1 (en) | 2005-12-08 |
KR20070023690A (ko) | 2007-02-28 |
WO2005122505A2 (en) | 2005-12-22 |
WO2005122505A3 (en) | 2006-10-19 |
KR101115440B1 (ko) | 2012-02-22 |
US7152199B2 (en) | 2006-12-19 |
JP2008502208A (ja) | 2008-01-24 |
CN1957532A (zh) | 2007-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4739332B2 (ja) | Fecコード化されたイーサネット(登録商標)フレームにおけるデータをデリニエートするための方法および装置 | |
KR101363541B1 (ko) | 데이터를 부호화 및 복호화하기 위한 방법 및 장치 | |
KR100970734B1 (ko) | 단축된 마지막 코드워드를 이용한 무선 고 선명 비디오데이터 처리 시스템 및 방법 | |
JP5155330B2 (ja) | 66bシステムにおいて順方向誤り訂正を適用するための方法と装置 | |
JP5522547B2 (ja) | データエラー報告を実現するための方法およびデバイス | |
US20070165673A1 (en) | Method for reconstructing lost packets using a binary parity check | |
WO2009067899A1 (fr) | Procédé et dispositif de codage de données et de décodage de données | |
US20150046775A1 (en) | Encoding and Decoding Schemes to Achieve Standard Compliant Mean Time to False Packet Acceptance | |
JP2012525771A (ja) | 連続する同一ディジットの低減のためのシステムおよび方法 | |
KR100547828B1 (ko) | 데이터를 안전하게 전송하기 위해 데이터의 오류를 보다정확하게 검출할 수 있는 기가비트 이더넷 기반의 수동광가입자망 및 그 방법 | |
WO2019184998A1 (zh) | 一种通信方法、通信设备及存储介质 | |
US7549107B1 (en) | Interleaved reed solomon coding for home networking | |
CN112311497B (zh) | 一种通信方法和通信设备 | |
CA2279202A1 (en) | Method and apparatus for transmitting atm over deployable line-of-sight channels | |
Gorshe | CRC-16 polynomials optimized for applications using self-synchronous scramblers | |
Jiang et al. | Analysis and implementation of FEC in 10G-EPON | |
CN116261066A (zh) | 一种数据传输方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |