JP4735987B2 - 多数の負荷素子のパルス幅変調される制御方法 - Google Patents

Description

本発明は、請求項１の上位概念に記載の複数の負荷素子のパルス幅変調される制御方法に関する。

自動車にある多くの電気的負荷（電灯、ヒータコイルなど）の制御は、パルス幅変調（ＰＷＭ）によって行われる。この場合負荷へ与えられる電力が制御可能であり、スイッチング動作による制御電子装置の損失を小さく保つことができる。

しかし自動車にある負荷のパルス幅変調される制御では、蓄電池及び負荷の給電導線を介して電磁界が発生されて、車両内でのラジオ受信を妨害することがある。

従ってこれに対し、適当なスペクトルにおいてラジオ受信機への影響を許容できる程度に抑える種々の規格（ＩＥＣ，ＩＳＯ，ＣＩＳＰＲ）において、限界値が規定された。

給電導線における交流電流の抑制は、通常入力導線にある低域フィルタ（ＬＣ）で行われる。フィルタの大きさ及び費用は、許容電流負荷、必要な減衰、質、限界周波数に依存する。自動車制御装置では通常ＰＷＭは、多数の負荷素子のため、マイクロコントローラに統合されたタイマモジュールを介して発生され、すべてのＰＷＭ出力端は、同じ時点に始動され、ＰＷＭのパルスデューティサイクルに応じて異なる時点に停止される。

この方法は、大きな交流電流が回路網から取られ、従って使用されるフィルタ特に蓄勢コンデンサに高い要求が課せられることである。

欧州特許出願公開第０９８２１９４号明細書から例えば自動車の車載回路網にある電気的負荷の制御方法が公知であり、電気的負荷の現在の状態が常に監視され、その制御が少なくとも１つの制御装置により行われる。この方法により、自動車のすべての運転条件で、可能な限り良い走行快適性が保証されるようにする。システムのすべての電気的負荷を戦略群に分類し、制御アルゴリズム及び個々の戦略群の優先順位を定め、分類及び戦略群の制御アルゴリズムをメモリに記憶することが行われる。更に制御装置によるすべての電気的負荷の監視、及び検出されるデータのメモリへの記憶、上位の電気的負荷のスイッチング要求の評価及び規定されたアルゴリズムに従う制御の許可後制御装置による電気的負荷の同時又は時間的にずれた制御が行われる。

米国特許公開第４１７６２５０号明細書から、パルス幅変調する多重システムを自動車に使用することが公知である。このシステムは、データ回線で互いに接続され、かつ同乗者扉の中及び前方座席の下に配置されている受信モジュールへ情報を伝送するため左前方の扉に設けられる送信機モジュールを一緒に含んでいる。右前方扉に受信機が設けられて、接続されているシステムへ情報を供給することができる。個々のシステム相互の妨害は、優先順位論理回路により回避される。

本発明の課題は、妨害を更に少なくできる最初にあげた種類の方法を提示することである。

この課題は請求項１の特徴により解決される。有利な展開は従属請求項からわかる。

スイッチング周波数のタイススロット内に複数のＰＷＭチャネルを分布することが、本発明の基礎になっている。即ち負荷素子が時間的にずれて制御され、即ち特に個々の負荷素子のための始動辺も時間をずらされ、従ってその高周波電磁妨害も加わるのではなく、時間にわたって分布する。

特に自動車において普通であるように、特に共通な給電導線から負荷素子へ給電する場合、これは全く決定的である。本方法は、特に抵抗負荷素子例えば電灯又はＬＥＤのような照明手段の中央制御に対しても、電気的に独立したそれぞれの負荷回路において使用される。自動車の分野においても、制御は、共通な制御装置から、単一のパルス幅でパルス幅変調されて行われるので、負荷素子はそれぞれ個々のパルス−休止比でのみ制御され、その場合負荷素子はパルス幅内で移相をずらされて制御される。

クロック周期内の始動時点はなるべく次のように分布される。
交流成分従って減衰が最小である。
入力電流の周波数（基本波）はできるだけ高く、従って必要な限界周波数又は減衰はできるだけ高い。
これは固定位相関係への始動時点の対応によって行うことができる。

負荷素子は、単一のパルス幅でそれぞれ個々のパルス−休止比でパルス幅変調されて、ただしパルス幅内で互いに位相をずらして制御される。それにより複数の負荷素子用の共通な制御装置による制御が、共通なシステムクロックから可能であり、それにより個々の負荷素子の位相位置が簡単に設定され、不安定なシステムクロックでも精確に保持される。

負荷素子は、なるべく共通なシステムクロックを持つ共通な制御装置により制御される。

負荷素子は、少なくともほぼ同じ電力消費を持つ負荷素子において、パルス幅内でそれぞれほぼ同じ位相ずれで制御される。なぜならば、この同じ位相ずれは特に簡単に実現可能だからである。

この制御は共通なカウンタにより特に簡単に行われ、このカウンタにおいて共通なシステムクロックが所定のカウンタ値まで加算され、各負荷素子に対して個々の開始値及び個々の終了値がカウンタの計数区域から規定される。

負荷素子の開始値は、負荷素子の位相位置に応じて互いに異なり、それぞれの負荷素子用の終了値はパルス−休止比に応じて決定される。

各負荷素子は、それぞれの開始値と終了値との間の期間中に給電される。

異なる作動状況に対して、個々の負荷素子の異なる位相ずれが互いに規定される。

そのため例えば次のパラメータが考慮される。
特に個々の負荷素子の変わる接続、ただし個々の負荷素子の供給電圧のみに関係する一定なパルス幅比において、現在制御すべき負荷素子（特にほぼ同じ電力消費で、現在制御すべき負荷素子の数のみを検出すれば充分である）又は
現在制御すべき負荷素子のパルス幅又は
現在制御すべき負荷素子相互の電力消費あるいはそれに比例する量又は
時間的にすべての負荷素子にわたる共通な給電導線上の高調波成分。

従ってこの方法を実施する制御回路は、なるべく少なくとも１つの共通なシステムクロック発生器及び各負荷素子用のメモリ区域を持ち、このメモリ区域にそれぞれの負荷素子のパルス幅及び位相位置が記憶されている。

なるべく共通なカウンタが設けられて、システムクロックを所定のカウンタ終了値まで加算する。各負荷素子用のパルス幅及び位相位置は、それぞれ開始値及び終了値の形で、各負荷素子の位相をずらしてパルス幅変調される制御のために個々に記憶される。

開始値及び終了値は共通なカウンタの計数区域に関係し、カウンタはオーバフロー又はリセットで動作し、開始値より小さい計数値を持つ終了値は、従って時間的にオーバフロー又はリセット後の値に達した際得られる。

従って各負荷素子に対して、計数を開始値及び終了値と比較しかつそれに応じて負荷素子へ至る回路にあるそれぞれ１つのスイッチを制御する比較しか必要でない。

更になるべくリセット入力端がカウンタに設けられ、この入力端により、カウンタをリセットしかつ新たに始動させることによって、すべての負荷素子の制御が一緒に同期化される。

なるべくメモリ区域が設けられ、このメモリ区域に、異なる作動状況に対して個々の負荷素子の互いに異なる位相位置が記憶され、現在の作動状況を認識しかつ現在の作動状況に対応する位相位置を選択する手段が設けられている。

そのため、共通な給電導線に、高調波成分を検出する測定装置を設けることが考えられる。それにより、高調波成分を評価し、例えば閾値と比較し、高調波成分が閾値を超過する際これを作動状況の変化と認識して、位相位置の変化を行うことが可能になる。しかも高調波成分が再び閾値以下に低下するまで、負荷素子の相互位相位置を所定の規準に従って変化する制御回路が考えられる。

本発明を実施例及び図により以下に詳細に説明する。

図１は従来の制御の推移を示し、すべての負荷素子が、ここでは４つの制御チャネル（Ｃｈ．１〜Ｃｈ．４）を介して１つの時点に始動され、個々のパルス−休止比に従ってそれぞれ停止される。重畳のため、これにより強い高周波妨害が起こる。この制御はカウンタにより技術的に簡単に実現可能であるが、多くの欠点を持っている。

これに対し図２は、本発明による多相制御を示す。相の数はＰＷＭ信号の数と同じに選ばれ、即ちチャネルの間に、立上がり辺のほぼ同じ位相ずれ、ここでは３６０°／４＝９０°の位相ずれがある。

平衡ＰＷＭ信号のグラフ加算により、入力交流電流の改善を行うことができる。

この例では、
周波数がＰＷＭ信号の数と掛け算され、
交流成分がＰＷＭ信号の数により割り算される。

この方法は、任意の数、組合わせ及び重み付けのために使用可能であり、この方法は２進段階付け及び位相数のために特に有利である。

同様に１つのカウンタのみですむ多相装置の実施例を、図３の例が示している。

すべてのＰＷＭ信号が入力クロックから誘導され、それぞれＰＷＭ値及び位相位置をプログラミングすることができる。ＰＷＭ信号自体は、ディジタル比較器（ＥＸＯＲ）及び後に接続されるラッチ（ＲＳフリップ−フロップ）を介して得られる。ラッチは、常に
位相値だけ遅らされる周期の開始のためセットされ、
ＰＷＭ値だけ遅れてリセットされる。

位相位置のプログラミングは、位相値をカウンタの出力値に加算することによって、非常に簡単に行われる。従って位相位置の２進段階付けは特に簡単に実現される。

同期／リセット入力端を介して、カウンタのリセットにより、複数のＰＷＭモジュールを１つの位相位置に同期化することができる。

それによりパルス幅変調される制御の無線周波数範囲における電磁放射の減少が、複数のＰＷＭ信号の多相制御により行われる。多相化の実現はハードウェア又はソフトウェアにより行うことができる。

最小の振幅又は最大の周波数を持つ電子装置モジュールの入力交流電流を最適に形成するため、クロック周期内の種々の位相関係への種々のＰＷＭ信号の分割が行われる。それにより必要な入力フィルタの費用を減少することができる。

以下実施例により、作動状況に関係する位相位置の変化を更に詳細に説明する。

始めに、ほぼ同じ大きさの電力消費を持つ変化する数ｎの負荷素子において、位相位置を３６０°／ｎの商として規定する可能性が既に説明された。しかしこのような分解は、２進カウンタによっては必ずしも簡単に可能ではなく、特に変化する数の負荷素子において個々の負荷素子の接続及び遮断は困難である。従って以下に別の可能性を紹介する。

始動段階を定義するためこの例で使用される形成規定は、次のように求めることができる。

入力端は、それぞれ時点φ＝（１０進値−位相位置）／２^ｎ・３６０°に切換わり、始動シーケンスは、値範囲０〜２^ｎ−１即ちこの場合１５までから１０進数として示されている。値０は０°位相位置に相当し、各段階は２２．５°の位相位置又は対応するカウンタ値に相当している。

動作出力端 例えば 位相位置
の数マイナス１ 出力端 の１０進数値 Ｄ３ Ｄ２ Ｄ１ Ｄ０
０ Ａ０ ０ ０ ０ ０ ０
１ Ａ８ ８ １ ０ ０ ０
２ Ａ４ ４ ０ １ ０ ０
３ Ａ１２ １２ １ １ ０ ０
４ Ａ２ ２ ０ ０ １ ０
５ Ａ１０ １０ １ ０ １ ０
６ Ａ６ ６ ０ １ １ ０
７ Ａ１４ １４ １ １ １ ０
８ Ａ１ １ ０ ０ ０ １
９ Ａ９ ９ １ ０ ０ １
１０ Ａ５ ５ ０ １ ０ １
１１ Ａ１３ １３ １ １ ０ １
１２ Ａ３ ３ ０ ０ １ １
１３ Ａ１１ １１ １ ０ １ １
１４ Ａ７ ７ ０ １ １ １
１５ Ａ１５ １５ １ １ １ １

始動シーケンスを求めるため、２進数のビットを逆の順序でその２進桁値に使用せねばならないことがわかる。
ビット３＝＝＞シーケンスビット０
ビット２＝＝＞シーケンスビット１
ビット１＝＝＞シーケンスビット２
ビット０＝＝＞シーケンスビット３
従ってシーケンスは次のようになる。
１０進数値−位相位置＝Ｄ３・２^０＋Ｄ２・２^１＋Ｄ１・２^２＋Ｄ０・２^３

各素子又は動作すべき各出力端は、動作の時間的順序に従って記録され、シーケンスにおいてこの位置に割当てられる位相位置をとる。

これを、車載給電回路網から並列に制御可能な最大１６個の負荷素子について以下に説明する。図４は、まず５０％のデューティサイクルを持つ位相ずれなしの従来技術による普通の制御、及び結果として強い変動従って高調波を持つ全電圧推移を示している。ここで変動は単位値に標準化され、値１は負荷素子に相当している。

これに対し図５は、この２進形成規定により規定される位相ずれを持つ５０％のデューティサイクルを持つすべて１６個の負荷素子の最初にあげた変形例と、理想的に生じる全電圧推移とを示している。

図５において下から上へ接続の順序で、接続される個々の出力端及び対応する始動辺が示され、即ち最初に動作する出力端Ａ０が時点０に動作し、２番目に続く出力端Ａ８がそれに対して時点８で逆に動作する。

図６は、移相される制御のこの変形例において、５０％のデューティサイクルで９個から１６個の負荷素子の動作の際の状況を示している。それぞれ２つずつの反転のため、奇数の負荷素子の場合、車載給電回路網の負荷の変動が起こるが、すべての負荷素子の電力消費に関して１単位だけ変動高さから変動するだけである。

図７は、６０％のデューティサイクルで９個から１６個の負荷素子の動作の際、移相される制御のこの変形例の制御図を示している。５０％より大きいデューティサイクルは、順次に動作する負荷素子の動作位相の重なりを生じ、それにより全負荷の変動をひき起こす。しかし位相位置の状況に合わせた規定により、変動を、１６個の可能な負荷素子において最高でも２の単位値に制限することができる。

今まで動作している１つ又は複数の負荷素子がなくなり、従ってこれらが停止されると、前記の図と同じように位相の新しい対応が再び行われる。

制御のこれらの変形例は、今までほぼ同じ電力消費を持つ負荷素子から出発していた。著しく異なる電力消費を持つ負荷素子が存在するか、又は個々の負荷素子のデューティサイクルが互いに相違していると、適当に合わされる位相図を与えねばならない。

従って万能の回路装置を構成し、例えばＡＳＩＣに集積するのが特に好ましく、このＡＳＩＣにおいて多数の異なる位相図が自由にプログラミング可能であり、従って使用状況に応じてこの万能モジュールが、考えられる作動状況及びその際生じる負荷状態に従ってプログラミングされる。負荷素子の電力消費が時間について少なくともほぼ一定であると、制御回路へ供給される情報を、現在制御すべき負荷素子及びそのＰＷＭ比について評価し、例えば探索表においてそれに対応する位相図を動作させればよい。

図８は、給電導線における高調波成分の測定を示している。入力導線の交流電圧成分は、高域フィルタを介して、電力スイッチを制御する制御装置へ供給される。その代わりに、分流抵抗を直列に入力導線へ挿入し、差動増幅器を介してこの分流抵抗にかかる電圧を取出して、高域フィルタへ供給することもできる。制御装置は、それぞれ交流成分を、計画される位相図の影響として直接求めることができる。出力電流、始動される位相の数、及び個々の出力のパルス幅に応じて、最小の交流成分が入力導線に生じるまで、位相図を変化することができる。位相図の変化は、所定の位相図によるか又は所定の可変周波数の差により行うことができる。

制御装置を持つ従来技術による４つの負荷素子のＰＷＭ制御及び概括負荷の図を示す。 位相ずれを持つＰＷＭ制御及び概括負荷の図を示す。 方法を実施する回路装置の例を示す。 位相ずれなしの従来技術による５０％のデューティサイクルを持つ１６個の負荷素子の制御及び結果として生じる全電圧推移を示す。 所定の位相ずれを持つ５０％のデューティサイクルを持つ１６個の負荷素子の制御の変形例及び結果として生じる全電圧推移を示す。 ５０％のデューティサイクルにおいて９個から１６個の負荷素子の動作の際移相される制御の変形例を示す。 ６０％のデューティサイクルにおいて９個から１６個の負荷素子の動作の際移相される制御の変形例を示す。 給電導線における高調波成分の測定を示す。

Claims (9)

1. 複数の負荷素子をパルス幅変調により制御する方法であって、負荷素子がそれぞれ互いに時間をずらして制御されるものにおいて、
   負荷素子が、共通な制御装置により共通なシステムクロックで位相をずらして
   制御され、各負荷素子に対して開始値と終了値が規定され、
   負荷素子の開始値が、互いに相違し、
   負荷素子の終了値が、パルス−休止比に従って決定され、
   各負荷素子がそれぞれの開始値と終了値との間の時間中給電され、
   共通なカウンタにある共通なシステムクロックが、所定のカウンタ終了値まで加算され、
   制御のため負荷素子の作動状況に対応する以下のパラメータの少なくとも１つ
   即ち
   現在制御すべき負荷素子の数、又は
   現在制御すべき負荷素子のパルス幅、又は
   現在制御すべき負荷素子の電力消費又はこれに比例する量、又は
   全ての負荷素子が制御される時間にわたって、共通な給電導線上の高調波成分が検出される
   ことを特徴とする方法。
2. 負荷素子が、それぞれ電気的に独立した負荷回路にある抵抗負荷であり、共通の給電導線特に自動車搭載電源から給電される
   ことを特徴とする、請求項１に記載の方法。
3. 異なる作動状況に対して、個々の負荷素子の互いに異なる位相ずれが規定されることを特徴とする、請求項１又は２に記載の方法。
4. 自動車にある照明手段特に電灯又はＬＥＤが制御される
   ことを特徴とする、請求項１〜３の１つに記載の方法。
5. 請求項１〜４の１つに記載の方法を実施するための回路装置であって、
   共通なシステムクロック発生器、及びそれぞれの負荷素子のパルス幅及び位相位置が記憶されているメモリ区域が設けられ、
   位相をずらしてパルス幅変調される制御用の開始値及び終了値が記憶され、
   システムクロックを所定のカウンタ終了値まで加算する共通なカウンタが設けられ、
   各負荷素子のため、メモリ区域に、位相をずらしてパルス幅変調される制御用の開始値及び終了値が記憶され、
   各負荷素子のため、比較器及びスイッチが、計数を開始値及び終了値と比較し、それに応じて負荷素子へ至る回路にあるスイッチを制御する
   ことを特徴とする、制御回路装置。
6. カウンタに、リセット入力端が設けられ、この入力端により、カウンタをリセットしかつ新たに開始させることによって、すべての負荷素子のための制御が共通に同期化可能であることを特徴とする、請求項５に記載の回路装置。
7. 異なる作動状況に対して、個々の負荷素子の互いに異なる位相位置を記憶するメモリ区域が設けられ、
   現在の作動状況を認識しかつ現在の作動状況に対応する位相位置を選択する手段が設けられている
   ことを特徴とする、請求項６に記載の回路装置。
8. 個々の負荷素子の多数の互いに異なる位相位置をインタフェースを介してプログラミングできるメモリ区域が設けられていることを特徴とする、請求項７に記載の回路装置。
9. 高調波成分を検出する測定装置が共通な給電導線に設けられていることを特徴とする、請求項５〜８の１つに記載の回路装置。

Images