JP4734784B2 - 多チャンネル一括変調回路 - Google Patents
多チャンネル一括変調回路 Download PDFInfo
- Publication number
- JP4734784B2 JP4734784B2 JP2001193422A JP2001193422A JP4734784B2 JP 4734784 B2 JP4734784 B2 JP 4734784B2 JP 2001193422 A JP2001193422 A JP 2001193422A JP 2001193422 A JP2001193422 A JP 2001193422A JP 4734784 B2 JP4734784 B2 JP 4734784B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- circuit
- frequency
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多チャンネル一括変調回路に係り、特に、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路に関する。
【０００２】
通常、時分割多重アクセス（ＴＤＭＡ：Time Division Multiple Access)方式の無線送信装置においては、時分割多重処理を受けた信号を２つのデジタル・アナログ変換器に導いてアナログ信号に変換した上で帯域制限をして直交変調器において中間周波数信号を変調して中間周波信号に周波数変換し、更に、無線周波数信号に周波数変換した後に電力増幅してアンテナから送信する。即ち、１つの時分割多重制御部に対して変調・送信機能部がくくりつけになっている。従って、チャンネル数の増加に伴って複数の変調・送信機能部が必要になり、異なる無線周波数信号によって送信することになる。
【０００３】
これを避けるために、複数の標本化周波数で動作するＱＭＦ（QuadratureMirror Filter の頭文字による略語である。）マルチ・レート・フィルタ・バンクを用いた無線送信装置の検討がなされている。
図８は、マルチ・レート・フィルタ・バンクを使用した無線送信装置の構成である。
【０００４】
図８において、１０１は時分割多重アクセス制御部＃１（図では「ＴＤＭＡ制御部」と略記している。）、１０１ａは時分割多重アクセス制御部＃２、１０１ｂは時分割多重アクセス制御部＃３、１０１ｃは時分割多重アクセス制御部＃４で、各々独立な時分割多重アクセス制御部である。
１０２は時分割多重アクセス制御部１０１乃至１０１ｃの出力を一括変調する一括変調部で、ＱＰＳＫ変調器、ロール・オフ・フィルタ、一括変調を行なうためのＱＭＦマルチ・レート・フィルタ・バンクなどで構成されている。
【０００５】
１０３及び１０３ａはデジタル・アナログ変換器（図では、Digital Analog Convertorの一部頭文字を使って「Ｄ／Ａ」と略記している。以降も、図では同様に記載する。）、１０４及び１０４ａはデジタル・アナログ変換器１０３及び１０３ａの出力信号の帯域を制限する低域通過ろ波器（図ではLow Pass Filter の頭文字によって「ＬＰＦ」と略記している。）、１０５は低域通過ろ波器１０４及び１０４ａの出力を直交変調すると共に中間周波数帯に周波数変換する直交変調部、１０６は直交変調部１０５の出力を無線周波数帯に周波数変換する無線周波数部（図ではRadio Frequency の頭文字によって「ＲＦ部」と略記している。）、１０７は無線周波数部１０６の出力の電力増幅する電力増幅部（図ではPower Amplification の頭文字によって「ＰＡ部」と略記している。）、１０８は電力増幅された無線周波数帯の信号を空間に送出するアンテナである。
【０００６】
時分割多重アクセス制御部１０１乃至１０１ｃにおいて生成された各々のチャンネルのベース・バンド信号は一括変調部１０２において４相位相シフト・キーイング変調（ＱＰＳＫ：Quadrature Phase Shift Keying)され、ロール・オフ・フィルタによって帯域制限を受けた後、マルチ・レート・フィルタ・バンクにおける処理に適合するように標本化周波数を変換される。
【０００７】
標本化周波数を変換された信号はマルチ・レート・フィルタ・バンクに導かれて後述する種々の処理を受ける中、各々のチャンネルの信号が周波数軸上の異なる周波数帯域に並べられて一括変調される。
一括変調部１０２の出力である複素ベース・バンド信号はデジタルＩ信号、デジタルＱ信号としてデジタル・アナログ変換器１０３及び１０３ａに導かれてアナログ信号に変換され、低域通過ろ波器１０４及び１０４ａによってデジタル・アナログ変換器１０３及び１０３ａのアパーチャ効果によって生じた雑音と一括変調部１０２のマルチ・レート・フィルタ・バンクにおける補間処理によって生じた折り返し成分を除去される。
【０００８】
次いで、直交変調部１０５において直交変調されると共に中間周波数帯の信号に周波数変換される。更に、無線周波数部１０６において無線周波数帯に周波数変換され、電力増幅部１０７において必要なレベルまで電力増幅された後、アンテナ１０８から空間に放射される。
かくの如くして、図８の構成の無線送信装置によって多チャンネルのベース・バンド信号が一括変調されて送信される。
【０００９】
【従来の技術】
図９は、従来の多チャンネル一括変調回路の構成で、複数の信号源も併せて図示している。
図９において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル４信号源で、図８における時分割多重アクセス制御部＃１乃至＃４と同じものである。
【００１０】
３はＱＰＳＫ変調／補間部で、チャンネル１信号源、チャンネル２信号源、チャンネル３信号源及びチャンネル４信号源の出力をＱＰＳＫ変調した上で“０”補間処理をして標本化周波数を上昇させる。後で図９の構成の動作を詳細に説明するが、ここでは８倍の周波数で“０”補間処理を行なうことを想定している。
４乃至４ｃは周波数変換部で、ＱＰＳＫ変調／補間部３におけるシンボル・レートを、後段のマルチ・レート・フィルタ・バンクにおけるサブ・チャンネル間隔を基調とした周波数に変換する。
【００１１】
５ｇ乃至５ｋは、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４乃至４ｃにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたデータを間引く間引回路で、後で説明するように、ここでは間引き比８でデータを１／８に間引くことを想定している。尚、間引き比が重要なパラメタであるので、図では１／８間引回路と記載している。以降も、異なる間引き比の間引回路についても同様に記載する。
【００１２】
６ｃは間引回路５ｇ乃至５ｋが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル対応に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００１３】
７乃至７ｃは補間回路で、後で説明するように、ここでは２倍の周波数で“０”補間をすることを想定しているので、「補間回路×２」の如く記載している。
以降も、これと同様に記載する。
８及び８ａは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるボジティブ・パス・フィルタ（図では「ＰＰＦ」と略記している。これは、Positive Pass Filterの頭文字による略語で、以降、明細書及び図面において略語を使用して記載する。）、９及び９ａは正規化角周波数（−π）から０の基底帯域の信号を通過させるネガティブ・パス・フィルタ（図では「ＮＰＦ」と略記している。これは、Negative Pass Filterの頭文字による略語で、以降、略語で記載する。）である。
【００１４】
尚、ＰＰＦは正規化角周波数０からπの基底帯域の信号を通過させ、πから２πの帯域の信号と（−π）から０の信号を阻止し、２πから３πの信号と（−２π）から（−π）の信号を通過させる、・・・という特性を有する。即ち、ＰＰＦは正規化角周波数０からπの基底帯域の信号及び該基底帯域から正規化角周波数が２πの整数倍だけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。同様に、ＮＰＦは正規化角周波数（−π）から０の基底帯域の信号及び該基底帯域から正規化角周波数が２πの整数倍だけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。
【００１５】
１１及び１１ａは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力を合成する。
１２乃び１２ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００１６】
１６は加算回路で、ＰＰＦ１３及びＮＰＦ１４の出力を合成する。そして、加算回路１６の出力が図９の構成の多チャンネル一括変調回路の出力となり、後段のデジタル・アナログ変換器に供給される。
図１０は、従来の一括変調のプロセスを説明する図（その１）、図１１は、従来の一括変調のプロセスを説明する図（その２）で、図１０及び図１１全体で図９の構成の一括変調プロセスを説明するものである。
【００１７】
図１０（１）は、図９のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、８ｆd ずつ離れた帯域ｆd に信号成分が存在している。
図１０（２）は、図９の周波数変換部４乃至４ｃのいずれかの出力である。周波数変換部４乃至４ｃにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図１０（１）と相似である。
【００１８】
図１０（３）は、図９における間引回路５ｇ乃至５ｋのいずれかの出力である。８倍の周波数で“０”補間処理をし、データを１／８に間引きを行なっているので、サブ・チャンネル周波数ｆchに等しい帯域で信号成分が存在するようになっている。
図１０（４）は、図９における周波数シフト回路６ｃの出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の帯域幅ｆchの信号は０からｆchの帯域にシフトされている。
【００１９】
図１０（５）は、図１０（４）の信号を補間回路７又は７ｂのいずれかによって２倍の周波数で“０”補間した上でＰＰＦ処理をしたもので、図９におけるＰＰＦ８又は８ａの出力である。ＰＰＦの基底帯域は０からｆchであるので、帯域０からｆchの信号及びｆchずつ離れた帯域の信号が存在している。
図１０（６）は、図１０（４）の信号を補間回路７ａ又は７ｃのいずれかによって２倍の周波数で“０”補間した上でＮＰＦ処理をしたもので、図９におけるＮＰＦ９又は９ａの出力である。ＮＰＦの基底帯域は（−ｆch）０から０であるので、帯域（−ｆch）から０の信号及びｆchずつ離れた帯域の信号が存在している。
【００２０】
図１１（７）は、図１０（５）の信号と図１０（６）の信号を合成したもので、図１０（５）が図９におけるチャンネル１信号源の信号を処理したもの（以降、単に「チャンネル１」と記載する。）であり、図１０（６）の信号がチャンネル２信号源の信号を処理したもの（以降、単に「チャンネル２」と記載する。）であるとすれば、図１１（７）の信号はチャンネル１とチャンネル２を合成したもので、図９における加算回路１１の出力になる。そして、図１１（７）に示す如く、チャンネル１とチャンネル２の信号が交互に並んでいる。
【００２１】
図１１（８）は、図１１（７）の信号を２倍の周波数で“０”補間した上でＰＰＦ処理したもので、図９おけるＰＰＦ１３の出力である。即ち、図１１（７）の信号を２倍の周波数で“０”補間して基底帯域が０から２ｆchのＰＰＦを通過させるので、０から２ｆchの帯域のチャンネル１とチャンネル２を合成した信号と２ｆchずつ離れた帯域のチャンネル１とチャンネル２を合成した信号が存在しうる。
【００２２】
図１１（９）は、図９におけるＮＰＦ１４の出力で、図１１（８）に対応する信号である。即ち、（−２ｆch）から０の帯域のチャンネル３とチャンネル４を合成した信号と２ｆchずつ離れた帯域のチャンネル３とチャンネル４を合成した信号が存在している。
図１１（１０）は、図１１（８）の信号と図１１（９）の信号を合成したもので、図９における加算回路１６の出力である。即ち、（−２ｆch）から２ｆchの帯域を基底帯域とするチャンネル１からチャンネル４を合成した信号と互いに隣接するチャンネル１からチャンネル４を合成した信号が存在している。
【００２３】
図１１（１０）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域４ｆchの帯域通過ろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００２４】
【発明が解決しようとする課題】
上記の如く、従来の多チャンネル一括変調回路においては２チャンネルずつ組み合わせて所謂トーナメント型で複数のチャンネルを合成してゆく。従って、図９の如く４チャンネルを一括変調するために複素ＱＭＦフィルタ・バンクを構成するフィルタは６個必要で、一般的に２n チャンネルを一括変調するために複素ＱＭＦフィルタ・バンクを構成するフィルタは２（２n −１）個必要になり、回路規模を十分縮減できているとは言いがたい。
【００２５】
又、例えば図１０（４）の信号から図１０（５）の信号を抽出する際、ＰＰＦの帯域端特性が十分に急峻でない場合（実用的には全てこの仮定が成立する。）に、隣接帯域に存在する同一信号の帯域端成分を十分に切りきれないために雑音として残留するという問題が生ずる。
図１２は、隣接帯域に存在する同一信号の帯域端成分が雑音として残留する問題点を説明する図である。
【００２６】
図１２は、図１０（４）から図１０（５）に至る処理の結果雑音として残留する成分を示している。即ち、図１２において１つだけ代表的に破線の楕円で囲んでいるのが雑音として残留する成分である。この残留成分は、一部は所定の帯域の信号に対して帯域内の雑音となり、残りの分は所定の帯域の隣接帯域信号に対する雑音となる。
【００２７】
帯域内の雑音となる成分は当該チャンネルの信号に対する伝送品質を低下させ、隣接帯域の雑音となる成分は隣接帯域を使用するチャンネルに対する伝送品質を低下させる。
そして、上記雑音成分は図１０（４）から図１０（６）に至る処理、図１１（８）の信号を抽出する処理、図１１（９）の信号を抽出する処理においても発生しうる。従って、図１１（１０）の信号はチャンネル１からチャンネル４を合成しただけではなく、上記雑音成分も含んだものになっている。従って、一括変調するチャンネル数が多い程上記雑音成分が大きくなり、伝送品質を一層低下させる。
【００２８】
本発明は、かかる問題点に鑑み、多チャンネル一括変調回路に係り、特に、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路を提供することを目的とする。
尚、多チャンネル一括変調されて送信されてきた信号を一括復調する技術は一括変調の技術とは独立な技術であり、松田、原、森永の「周波数分割多重されたＴＤＭＡ信号の一括復調へのマルチレートフィルタバンクの応用」、電子情報通信学会論文誌Ｂ、Ｖｏｌ．Ｊ８３−Ｂ、Ｎｏ．９、ｐｐ．１２１７−１２２５、２０００年９月に記載があるので、本発明の範囲外である。
【００２９】
【課題を解決するための手段】
第一の発明は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路であって、標本値の間引き比を標本化周波数を上昇させる比より小さく設定すると共に該間引き比をチャンネルによって異ならせ、該間引き比が最高な２チャンネルと該間引き比が１段小さい１チャンネルとを合成し、上記の如く合成された２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するという規則に従って複数のチャンネルを合成する多チャンネル一括変調回路の技術である。
【００３０】
第一の発明によれば、標本値を間引き比を標本化周波数を上昇させる比より小さく設定するので、特定の該間引き比によって間引かれた信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルが占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が大きくなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００３１】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
以降は、上記規則の繰り返しによって複数のチャンネルを合成するので、更に多数のチャンネルを合成する時にもチャンネル間の干渉なしに合成することが可能になる。
【００３２】
第二の発明は、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させる多チャンネル一括変調回路の技術である。
【００３３】
第二の発明によれば、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、３チャンネルを合成するために２個のフィルタを使用すればよく、２チャンネルを合成するために２個のフィルタを必要とした従来の多チャンネル一括変調回路に比較してフィルタの個数を縮減することができる。
【００３４】
又、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、全てのチャンネルに対する処理遅延時間を一致させることが可能で、合成された信号の伝送品質を確保することが可能である。
【００３５】
【発明の実施の形態】
以降、図面を用いて本発明の技術を詳細に説明する。
図１は、本発明の多チャンネル一括変調回路の構成（その１）で、チャンネル０乃至チャンネル６の７チャンネルを一括多重する構成である。
図１において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル６信号源、１ｄはチャンネル５信号源、１ｅはチャンネル４信号源、１ｆはチャンネル０信号源である。
【００３６】
２乃至２ｃは遅延時間τ1 の遅延回路である。遅延回路２乃至２ｃをチャンネル１信号源、チャンネル３信号源、チャンネル６信号源及びチャンネル４信号源の出力側に挿入するのは、後で説明するように、チャンネル１、チャンネル３、チャンネル４及びチャンネル６については間引き比４によってデータを１／４に間引き、チャンネル２及びチャンネル５については間引き比２によってデータを１／２に間引くため、間引き処理の遅延時間が異なるのを補償するためである。
【００３７】
３は各チャンネル毎のデータをＱＰＳＫ変調した後に“０”補間をして標本化周波数を上昇させるＱＰＳＫ変調／補間部である。
４乃至４ｅはＱＰＳＫ変調／補間部の各チャンネル毎の出力の標本化周波数を後段のマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換する周波数変換部である。
【００３８】
５は、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４においてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル１のデータを間引く間引回路で、ここでは間引き比４で１／４にデータを間引くことを想定している。
同様に、５ａはチャンネル３のデータを間引く間引回路、５ｂはチャンネル６のデータを間引く間引回路、５ｃはチャンネル４のデータを間引く間引回路で、いすれも間引き比４でデータを１／４に間引くことを想定している。
【００３９】
５ｄは、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４ａにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比２で１／２にデータを間引くことを想定している。
同様に、５ｅはチャンネル５のデータを間引く間引回路で、間引き比２でデータを１／２に間引くことを想定している。
【００４０】
６は間引回路５乃至５ｅが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００４１】
７乃至７ｃは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
８及び８ａは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるＰＰＦ、９及び９ａは正規化角周波数（−π）から０の基底帯域の信号を通過させるＮＰＦである。
【００４２】
尚、ＰＰＦは正規化角周波数０からπの基底帯域の信号を通過させ、πから２πの帯域の信号と（−π）から０の信号を阻止し、２πから３πの信号と（−２π）から（−π）の信号を通過させる、・・・という特性を有する。即ち、ＰＰＦは正規化角周波数０からπの基底帯域の信号及び該基底帯域から正規化角周波数がπだけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。同様に、ＮＰＦは正規化角周波数（−π）から０の基底帯域の信号及び該基底帯域から正規化角周波数がπだけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。
【００４３】
１０及び１０ａは遅延時間τ2 の遅延回路である。
ここで、遅延回路１０を用いるのは、チャンネル１の信号は補間回路７とＰＰＦ８を通過し、チャンネル３の信号は補間回路７ａとＮＰＦ９を通過するのに対して、チャンネル２の信号はこれらの回路を通過せずにチャンネル１及びチャンネル３と合成されるので、チャンネル１乃至チャンネル３で遅延時間を合わせるためである。遅延回路１０ａを用いるのも同様な理由である。
【００４４】
１１及び１１ａは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力及び遅延回路１０の出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力及び遅延回路１０ａの出力を合成する。即ち、加算回路１１によってチャンネル１乃至チャンネル３が合成され、加算回路１１ａによってチャンネル４乃至チャンネル６が合成される。
【００４５】
１２及び１２ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００４６】
１５は遅延時間τ3 の遅延回路である。遅延回路１５を使用するのは、チャンネル１乃至チャンネル６は周波数変換部、間引回路を通過した後補間回路とＰＰＦ又は補間回路とＮＰＦよりなる回路を２段通過するのに対して、チャンネル０は上記回路のいずれをも通過していないので、全てのチャンネルにおける処理遅延時間を合わせるためである。
【００４７】
１６は加算回路で、ＰＰＦ１３の出力、ＮＰＦ１４の出力及び遅延回路１５の出力を合成する。即ち、加算回路１６においてチャンネル０乃至チャンネル６の７チャンネルが合成され、加算回路１６の出力が図１の構成の多チャンネル一括変調回路の出力となり、後段のデジタル・アナログ変換器に供給される。
図２は、本発明の一括変調のプロセスを説明する図（その１−１）、図３は、本発明の一括変調のプロセスを説明する図（その１−２）で、図２及び図３全体で図１の構成の一括変調プロセスを説明するものである。
【００４８】
図２（１）は、図１のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、８ｆd ずつ離れた帯域ｆd に信号成分が存在している。
図２（２）は、図１の周波数変換部４乃至４ｅのいずれかの出力である。周波数変換部４乃至４ｅにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図２（１）と相似である。
【００４９】
図２（３）は、図１における間引回路５ｄ又は５ｅのいずれかの出力である。８倍の周波数で“０”補間処理をし、間引き比２でデータを１／２に間引きを行なっているので、サブ・チャンネル周波数ｆchの４倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
図２（４）は、図１における間引回路５乃至５ｃのいずれかの出力である。８倍の周波数で“０”補間処理をし、間引き比４でデータを１／４に間引きを行なっているので、サブ・チャンネル周波数ｆchの２倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００５０】
図２（５）は、図２（３）の信号を図１における周波数シフト回路６を通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（３／２）ｆchから（５／２）ｆchの帯域にシフトされている。図２（３）がチャンネル２の信号であれば、図２（５）はチャンネル２の信号である。
【００５１】
図３（６）は、図２（４）の信号を図１における周波数シフト回路６を通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（１／２）ｆchから（３／２）ｆchの帯域にシフトされている。これは、図１の補間回路７乃至７ｃのいずれかへの入力である。
【００５２】
図３（７）は、図３（６）の信号にＰＰＦ処理をした出力である。図３（６）がチャンネル１の信号であれば、図３（７）はチャンネル１の信号である。
図３（８）は、図３（６）の信号にＮＰＦ処理をした出力である。図３（６）がチャンネル３の信号であれば、図３（８）はチャンネル３の信号である。
図３（９）は、チャンネル１からチャンネル３の信号を加算回路１１によって合成したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００５３】
図３（１０）は、図３（９）の信号を補間回路１２によって２倍の周波数で“０”補間してＰＰＦ１３によってＰＰＦ処理したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００５４】
図３（１１）は、上記と同様にしてチャンネル４乃至チャンネル６を多重化し、補間回路１２ａによって２倍の周波数で“０”補間してＮＰＦ１４によってＮＰＦ処理したものである。従って、（−１／２）ｆchから（−７／２）ｆchの基底帯域にチャンネル４からチャンネル６が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル４からチャンネル６の信号が存在している。
【００５５】
図３（１２）は、図１の加算回路１６によってチャンネル０、図１のＰＰＦ１３の出力である図３（１０）の信号及び図１のＮＰＦ１４の出力である図３（１１）の信号を合成したものである。従って、（−７／２）ｆchから（７／２）ｆchの帯域幅７ｆChの帯域にチャンネル０乃至チャンネル６の７チャンネルが多重化されており、ｆchずつ離れた帯域幅７ｆChの帯域にチャンネル０乃至チャンネル６の７チャンネルが存在している。
【００５６】
図３（１２）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域７ｆchのろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００５７】
さて、図１の構成の特徴は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路において、標本値の間引き比を標本化周波数を上昇させる比８より小さく設定すると共に、該間引き比をチャンネル１、チャンネル３、チャンネル４及びチャンネル６については４とし、チャンネル２及びチャンネル５については２とし、チャンネル０については１として、チャンネルによって異ならせ、該間引き比が最高４であるチャンネル１及びチャンネル３の２チャンネルと該間引き比が１段小さく２であるチャンネル２とを合成し、同様に該間引き比が４であるチャンネル４及びチャンネル６と該間引き比が２であるチャンネル５とを合成し、上記の如くして合成された２つの３チャンネルの信号とチャンネル０を合成する点にある。
【００５８】
即ち、標本値の間引き比を標本化周波数を上昇させる比より小さく設定するので、間引き比４と間引き比２で間引かれた信号と間引きを行なわない信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
これは、図２（５）において例えばチャンネル２の信号が３ｆchだけ離れて存在すること、図３（６）において例えばチャンネル１の信号がｆchだけ離れて存在することを見れば判ることである。
【００５９】
又、チャンネルによって該間引き比を異ならせるからチャンネルによって占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が狭くなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００６０】
これは、図３（９）においてチャンネル１からチャンネル３の信号がｆchだけ離れて存在することを見れば判ることである。
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
【００６１】
しかも、図１と図９を比較すれば明白な通り、本発明の多チャンネル一括変調回路は従来の多チャンネル一括変調回路より複素ＱＭＦフィルタの数が少なくて済む。
即ち、従来の多チャンネル一括変調回路においては、図９の例では４チャンネルの信号を一括変調するために６個の複素ＱＭＦフィルタが必要であり、図示はしていないが、８チャンネルの信号を一括変調するためには１４個の複素ＱＭＦフィルタが必要なのに対して、本発明の多チャンネル一括変調回路においては、図１の例では７チャンネルの信号を一括変調するために６個のＱＭＦフィルタがあればよい。
【００６２】
図４は、本発明の多チャンネル一括変調回路の構成（その２）で、チャンネル０乃至チャンネル１４の１５チャンネルの信号を一括多重する構成である。
図４において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル６信号源、１ｄはチャンネル５信号源、１ｅはチャンネル４信号源、１ｆはチャンネル０信号源、１ｇはチャンネル７信号源、１ｈはチャンネル８信号源、１ｊはチャンネル９信号源、１ｋはチャンネル１０信号源、１ｍはチャンネル１１信号源、１ｎはチャンネル１２信号源、１ｐはチャンネル１３信号源、１ｑはチャンネル１４信号源である。尚、図では「チャンネル」を「ＣＨ」と略記すると共に、「信号源」を省略して記載している。
【００６３】
２乃至２ｇは遅延時間τ1 の遅延回路、２ｈ乃至２ｍは遅延時間τ2 の遅延回路である。尚、図ではτ1 又はτ2 のみを記載している。以降も、図では同様に記載する。
遅延回路２乃至２ｇをチャンネル１信号源、チャンネル３信号源、チャンネル５信号源、チャンネル７信号源、チャンネル８信号源、チャンネル１０信号源、チャンネル１２信号源及びチャンネル１４信号源の出力側に挿入し、遅延回路２ｈ乃至２ｍをチャンネル２信号源、チャンネル６信号源、チャンネル９信号源及びチャンネル１３信号源の出力側に挿入するのは、後で説明するように、チャンネル１、チャンネル３、チャンネル５、チャンネル７、チャンネル８、チャンネル１０、チャンネル１２及びチャンネル１４については間引き比８によってデータを１／８に間引き、チャンネル２、チャンネル６、チャンネル９及びチャンネル１３については間引き比４によってデータを１／４に間引くため、間引き処理の遅延時間が異なるのを補償するためである。
【００６４】
３は各チャンネル毎のデータをＱＰＳＫ変調した後に“０”補間をして標本化周波数を上昇させるＱＰＳＫ変調／補間部である。ここでは、１６倍の周波数で“０”補間することを想定している。
４ｆ乃至４ｗはＱＰＳＫ変調／補間部の各チャンネル毎の出力の標本化周波数を後段のマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換する周波数変換部である。尚、図では「ｆ変換」と略記している。
【００６５】
５は、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｇにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比４で１／４にデータを間引くことを想定している。
同様に、５ａはチャンネル６のデータを間引く間引回路、５ｂはチャンネル９のデータを間引く間引回路、５ｃはチャンネル１３のデータを間引く間引回路で、いすれも間引き比４でデータを１／４に間引くことを想定している。
【００６６】
５ｄは、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｊにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比２で１／２にデータを間引くことを想定している。
同様に、５ｅはチャンネル１１のデータを間引く間引回路で、間引き比２でデータを１／２に間引くことを想定している。
【００６７】
５ｆは、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｆにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル１のデータを間引く間引回路で、ここでは間引き比８で１／８にデータを間引くことを想定している。
同様に、５ｇはチャンネル３のデータを間引く間引回路、５ｈはチャンネル５のデータを間引く間引回路、５ｊはチャンネル７のデータを間引く間引回路、５ｋはチャンネル８のデータを間引く間引回路、５ｍはチャンネル１０のデータを間引く間引回路、５ｎはチャンネル１２のデータを間引く間引回路、５ｐはチャンネル１４のデータを間引く間引回路で、いずれも間引き比８でデータを１／８に間引くことを想定している。
【００６８】
６ａは間引回路５ｆ、５、５ｇ、５ｄ、５ｈ、５ａ及び５ｊが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００６９】
同様に、６ｂは間引回路５ｋ、５ｂ、５ｍ、５ｅ、５ｎ、５ｃ及び５ｐが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。
７乃至７ｇは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。尚、図では「×２」とだけ記載している。
【００７０】
８及び８ｃは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるＰＰＦ、９及び９ｃは正規化角周波数（−π）から０の基底帯域の信号を通過させるＮＰＦである。
尚、ＰＰＦ及びＮＰＦの周波数特性は図１の説明において記載した通りである。
【００７１】
１０ｂ乃至１０ｅは遅延時間τ4 の遅延回路である。
ここで、遅延回路１０ｂを用いるのは、チャンネル１の信号は補間回路７とＰＰＦ８を通過し、チャンネル３の信号は補間回路７ａとＮＰＦ９を通過するのに対して、チャンネル２の信号はこれらの回路を通過せずにチャンネル１及びチャンネル３と合成されるので、チャンネル１乃至チャンネル３で遅延時間を合わせるためである。遅延回路１０ｃ乃至遅延回路１０ｅを用いるのも同様な理由である。
【００７２】
１１及び１１ｃは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力及び遅延回路１０ｂの出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力及び遅延回路１０ｃの出力をを合成し、加算回路１１ｂはＰＰＦ８ｂとＮＰＦ９ｂの出力及び遅延回路１０ｄの出力を合成し、加算回路１１ｃはＰＰＦ８ｃとＮＰＦ９ｃの出力及び遅延回路１０ｅの出力をを合成する。即ち、加算回路１１によってチャンネル１乃至チャンネル３が合成され、加算回路１１ａによってチャンネル５乃至チャンネル７が合成され、加算回路１１ｂによってチャンネル８乃至チャンネル１０が合成され、加算回路１１ｃによってチャンネル１２乃至チャンネル１４が合成される。
【００７３】
１２乃至１２ｃは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦ、１３ａは補間回路１２ｂの出力の基底帯域０からπの信号を通過させるＰＰＦ、１４ａは補間回路１２ｃの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００７４】
１５及び１５ａは遅延時間τ5 の遅延回路である。遅延回路１５及び１５ａを使用するのは、チャンネル１乃至チャンネル７の処理遅延時間を合わせるためとチャンネル８乃至チャンネル１４の処理遅延時間を合わせるためである。
１６及び１６ａは加算回路で、加算回路１６はＰＰＦ１３の出力、ＮＰＦ１４の出力及び遅延回路１５の出力を合成し、加算回路１６ａはＰＰＦ１３ａの出力、ＮＰＦ１４ａの出力及び遅延回路１５ａの出力を合成する。
【００７５】
１７及び１７ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１８は補間回路１７の出力の基底帯域０からπの信号を通過させるＰＰＦ、１９は補間回路１７ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００７６】
２０は、遅延時間τ6 の遅延回路である。遅延回路２０を使用するのはチャンネル０乃至チャンネル１４の処理遅延時間を合わせるためである。
２１は加算回路で、ＰＰＦ１８の出力、ＮＰＦ１９の出力及び遅延回路２０の出力を合成する。即ち、加算回路２１によってチャンネル０乃至チャンネル１４の１５チャンネルが合成され、加算回路２１の出力が図４の構成の多チャンネル一括変調回路の出力である。
【００７７】
図５は、本発明の一括変調のプロセスを説明する図（その２−１）、図６は、本発明の一括変調のプロセスを説明する図（その２−２）、図７は、本発明の一括変調のプロセスを説明する図（その２−３）で、図５乃至図７全体で図４の構成の一括変調プロセスを説明するものである。
図５（１）は、図４のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、１６ｆd ずつ離れた帯域ｆd に信号成分が存在している。
【００７８】
図５（２）は、図４の周波数変換部４ｆ乃至４ｗのいずれかの出力である。周波数変換部４ｆ乃至４ｗにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図５（１）と相似である。
図５（３）は、図４における間引回路５ｄ又は５ｅのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比２でデータを１／２に間引きを行なっているので、サブ・チャンネル周波数ｆchの８倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００７９】
図５（４）は、図４における間引回路５乃至５ｃのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比４でデータを１／４に間引きを行なっているので、サブ・チャンネル周波数ｆchの４倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
図５（５）は、図４における間引回路５ｆ乃至５ｐのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比８でデータを１／８に間引きを行なっているので、サブ・チャンネル周波数ｆchの２倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００８０】
図５（６）は、図５（３）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（７／２）ｆchから（９／２）ｆchの帯域にシフトされている。図５（３）がチャンネル４の信号であれば、図５（６）はチャンネル４の信号である。
【００８１】
図５（７）は、図５（４）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（３／２）ｆchから（５／２）ｆchの帯域にシフトされている。これは、図４のチャンネル２又はチャンネル６又はチャンネル９又はチャンネル１３の信号である。
【００８２】
図５（８）は、図５（５）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（１／２）ｆchから（３／２）ｆchの帯域にシフトされている。これは、図４のチャンネル１又はチャンネル３又はチャンネル５又はチャンネル７又はチャンネル８又はチャンネル１０又はチャンネル１２又はチャンネル１４の信号である。
【００８３】
図６（９）は、図５（８）の信号にＰＰＦ処理をした出力である。図５（８）がチャンネル１の信号であれば、図６（９）はチャンネル１の信号である。
図６（１０）は、図５（８）の信号にＮＰＦ処理をした出力である。図５（８）がチャンネル３の信号であれば、図６（１０）はチャンネル３の信号である。
図６（１１）は、遅延回路１０ｂの出力である。図５（７）がチャンネル２の信号であれば、図６（１１）はチャンネル２の信号である。
【００８４】
図６（１２）は、チャンネル１からチャンネル３の信号を加算回路１１によって合成したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１とチャンネル３の信号が存在する。
図６（１３）は、図６（１２）の信号を図４の補間回路１２によって２倍の周波数で“０”補間してＰＰＦ１３によってＰＰＦ処理したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００８５】
図６（１４）は、上記と同様にしてチャンネル５乃至チャンネル７を多重化し、図４の補間回路１２ａによって２倍の周波数で“０”補間してＮＰＦ１４によってＮＰＦ処理したものである。従って、（−１／２）ｆchから（−７／２）ｆchの基底帯域にチャンネル５からチャンネル７が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル５からチャンネル７の信号が存在している。
【００８６】
図６（１５）は、図４の遅延回路１５の出力である。
図６（１６）は、図４の加算回路１６の出力で、チャンネル１乃至チャンネル３、チャンネル５乃至チャンネル７及びチャンネル４の信号、即ち、図６（１３）、図６（１４）及び図６（１５）の信号を合成したものである。
図６（１７）は、図６（１５）の信号を２倍の周波数で“０”補間して、図４のＰＰＦ１８によってＰＰＦ処理したものである。
【００８７】
同様に、図７（１８）は、チャンネル８乃至チャンネル１４の信号を合成したもので、図４のＮＰＦ１９の出力である。
図７（１９）は、図４の加算回路２１の出力で、チャンネル１乃至チャンネル７、チャンネル８乃至チャンネル１４及びチャンネル０の信号を合成したものである。
【００８８】
図７（１９）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域１６ｆchのろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００８９】
さて、図４の構成の特徴は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路において、標本値の間引き比を標本化周波数を上昇させる比１６より小さく設定すると共に、該間引き比をチャンネル１、チャンネル３、チャンネル５、チャンネル７、チャンネル８、チャンネル１０、チャンネル１２及びチャンネル１４については８とし、チャンネル２、チャンネル６、チャンネル９及びチャンネル１３については４とし、チャンネル４及びチャンネル１１については２とし、チャンネル０については１として、チャンネルによって異ならせ、該間引き比が最高８であるチャンネル１及びチャンネル３の２チャンネルと該間引き比が１段小さく４であるチャンネル２とを合成し、同様に該間引き比が８であるチャンネル５及びチャンネル７と該間引き比が４であるチャンネル６とを合成し、上記の如くして合成された２つの３チャンネルの信号とチャンネル４を合成するという規則によって複数のチャンネルの信号を合成する点にある。
【００９０】
即ち、標本値の間引き比を標本化周波数を上昇させる比より小さく設定するので、各々の間引き比で間引かれた信号自体と間引きを行なわない信号自体の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルによって占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が狭くなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００９１】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
同様に、他の７チャンネルの信号もチャンネル間の干渉なしに合成することができ、これは上記７チャンネルの合成信号及びチャンネル０とは帯域が異なっている。
【００９２】
従って、図４の構成によってチャンネル０乃至チャンネル１４の１５チャンネルの信号をチャネル間干渉なしに一括変調することが可能である。
そして、図４の構成では１５チャンネルの信号を一括変調するために１４個の複素ＱＭＦフィルタを必要とするだけである。図示はしていないが、従来の多チャンネル一括変調回路によって１６チャンネルの信号を一括変調するためには３０個の複素ＱＭＦフィルタが必要である。
【００９３】
一般的には、従来の多チャンネル一括変調回路によれば２n チャンネルの信号を一括変調するために２（２n −１）個のＱＭＦフィルタが必要になるのに対して、本発明の多チャンネル一括変調回路においては、（２n −１）チャンネルの信号を一括変調するために３×２n-2 個のＱＭＦフィルタがあればよく、本発明の多チャンネル一括変調回路は従来の多チャンネル一括変調回路に比較して規模を縮減することが可能である。
【００９４】
図１乃至図７による説明で明らかなように、本発明の多チャンネル一括変調回路の特徴は「標本値の間引き比を標本化周波数を上昇させる比より小さく設定すると共に、該間引き比をチャンネルによって異ならせ、該間引き比が最高な２チャンネルと該間引き比が１段小さい１チャンネルとを合成し、上記の如く合成された２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するという規則に従って複数のチャンネルを合成する」点にある。
【００９５】
又、図１及び図４の構成図に明示しているように、「間引き比が同一な２チャンネルと間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させる」ことが本発明の第二の特徴である。
【００９６】
【発明の効果】
以上詳述した如く、本発明により、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路を実現することが可能になる。
【００９７】
即ち、第一の発明によれば、標本値を間引き比を標本化周波数を上昇させる比より小さく設定するので、特定の該間引き比によって間引かれた信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルが占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が大きくなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００９８】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
以降は、上記規則の繰り返しによって複数のチャンネルを合成するので、更に多数のチャンネルを合成する時にもチャンネル間の干渉なしに合成することが可能になる。
【００９９】
又、第二の発明によれば、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、３チャンネルを合成するために２個のフィルタを使用すればよく、２チャンネルを合成するために２個のフィルタを必要とした従来の多チャンネル一括変調回路に比較してフィルタの個数を縮減することができる。
【０１００】
又、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、全てのチャンネルに対する処理遅延時間を一致させることが可能で、合成された信号の伝送品質を確保することが可能である。
【図面の簡単な説明】
【図１】 本発明の多チャンネル一括変調回路の構成（その１）。
【図２】 本発明の一括変調のプロセスを説明する図（その１−１）。
【図３】 本発明の一括変調のプロセスを説明する図（その１−２）。
【図４】 本発明の多チャンネル一括変調回路の構成（その２）。
【図５】 本発明の一括変調のプロセスを説明する図（その２−１）。
【図６】 本発明の一括変調のプロセスを説明する図（その２−２）。
【図７】 本発明の一括変調のプロセスを説明する図（その２−３）。
【図８】 マルチ・レート・フィルタ・バンクを使用した無線送信装置の構成。
【図９】 従来の多チャンネル一括変調回路の構成。
【図１０】 従来の一括変調のプロセスを説明する図（その１）。
【図１１】 従来の一括変調のプロセスを説明する図（その２）。
【図１２】 従来の一括変調プロセスで除去不能であった雑音。
【符号の説明】
１ チャンネル１信号源
１ａ チャンネル２信号源
１ｂ チャンネル３信号源
１ｃ チャンネル６信号源
１ｄ チャンネル５信号源
１ｅ チャンネル４信号源
１ｆ チャンネル０信号源
１ｇ チャンネル７信号源
１ｈ チャンネル８信号源
１ｊ チャンネル９信号源
１ｋ チャンネル１０信号源
１ｍ チャンネル１１信号源
１ｎ チャンネル１２信号源
１ｐ チャンネル１３信号源
１ｑ チャンネル１４信号源
２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２ｊ、２ｋ、２ｍ 遅延回路
３ ＱＰＳＫ変調／補間部
４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、４ｇ、４ｈ、４ｊ、４ｋ、４ｍ、４ｎ、４ｐ、４ｑ、４ｒ、４ｓ、４ｔ、４ｕ、４ｖ、４ｗ 周波数変換部
５、５ａ、５ｂ、５ｃ １／４間引回路
５ｄ、５ｅ １／２間引回路
５ｆ、５ｇ、５ｈ、５ｊ、５ｋ、５ｍ、５ｎ、５ｐ １／８間引回路
６、６ａ、６ｂ、６ｃ 周波数シフト回路
７、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ 補間回路
８、８ａ、８ｂ、８ｃ ポジティブ・パス・フィルタ（ＰＰＦ）
９、９ａ、９ｂ、９ｃ ネガティブ・パス・フィルタ（ＮＰＦ）
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ 遅延回路
１１、１１ａ、１１ｂ、１１ｃ 加算回路
１２、１２ａ、１２ｂ、１２ｃ 補間回路
１３、１３ａ、１３ｂ、１３ｃ ポジティブ・パス・フィルタ（ＰＰＦ）
１４、１４ａ、１４ｂ、１４ｃ ネガティブ・パス・フィルタ（ＮＰＦ）
１５、１５ａ 遅延回路
１６、１６ａ 加算回路
１７、１７ａ 補間回路
１８ ポジティブ・パス・フィルタ（ＰＰＦ）
１９ ネガティブ・パス・フィルタ（ＮＰＦ）
２０ 遅延回路
２１ 加算回路
１０１ ＴＤＭＡ制御部＃１
１０１ａ ＴＤＭＡ制御部＃２
１０１ｂ ＴＤＭＡ制御部＃３
１０１ｃ ＴＤＭＡ制御部＃４
１０２ 一括変調部
１０３、１０３ａ デジタル・アナログ変換器
１０４、１０４ａ 低域通過ろ波器
１０５ 直交変調部
１０６ 無線周波数部
１０７ 電力増幅部
１０８ アンテナ
【発明の属する技術分野】
本発明は、多チャンネル一括変調回路に係り、特に、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路に関する。
【０００２】
通常、時分割多重アクセス（ＴＤＭＡ：Time Division Multiple Access)方式の無線送信装置においては、時分割多重処理を受けた信号を２つのデジタル・アナログ変換器に導いてアナログ信号に変換した上で帯域制限をして直交変調器において中間周波数信号を変調して中間周波信号に周波数変換し、更に、無線周波数信号に周波数変換した後に電力増幅してアンテナから送信する。即ち、１つの時分割多重制御部に対して変調・送信機能部がくくりつけになっている。従って、チャンネル数の増加に伴って複数の変調・送信機能部が必要になり、異なる無線周波数信号によって送信することになる。
【０００３】
これを避けるために、複数の標本化周波数で動作するＱＭＦ（QuadratureMirror Filter の頭文字による略語である。）マルチ・レート・フィルタ・バンクを用いた無線送信装置の検討がなされている。
図８は、マルチ・レート・フィルタ・バンクを使用した無線送信装置の構成である。
【０００４】
図８において、１０１は時分割多重アクセス制御部＃１（図では「ＴＤＭＡ制御部」と略記している。）、１０１ａは時分割多重アクセス制御部＃２、１０１ｂは時分割多重アクセス制御部＃３、１０１ｃは時分割多重アクセス制御部＃４で、各々独立な時分割多重アクセス制御部である。
１０２は時分割多重アクセス制御部１０１乃至１０１ｃの出力を一括変調する一括変調部で、ＱＰＳＫ変調器、ロール・オフ・フィルタ、一括変調を行なうためのＱＭＦマルチ・レート・フィルタ・バンクなどで構成されている。
【０００５】
１０３及び１０３ａはデジタル・アナログ変換器（図では、Digital Analog Convertorの一部頭文字を使って「Ｄ／Ａ」と略記している。以降も、図では同様に記載する。）、１０４及び１０４ａはデジタル・アナログ変換器１０３及び１０３ａの出力信号の帯域を制限する低域通過ろ波器（図ではLow Pass Filter の頭文字によって「ＬＰＦ」と略記している。）、１０５は低域通過ろ波器１０４及び１０４ａの出力を直交変調すると共に中間周波数帯に周波数変換する直交変調部、１０６は直交変調部１０５の出力を無線周波数帯に周波数変換する無線周波数部（図ではRadio Frequency の頭文字によって「ＲＦ部」と略記している。）、１０７は無線周波数部１０６の出力の電力増幅する電力増幅部（図ではPower Amplification の頭文字によって「ＰＡ部」と略記している。）、１０８は電力増幅された無線周波数帯の信号を空間に送出するアンテナである。
【０００６】
時分割多重アクセス制御部１０１乃至１０１ｃにおいて生成された各々のチャンネルのベース・バンド信号は一括変調部１０２において４相位相シフト・キーイング変調（ＱＰＳＫ：Quadrature Phase Shift Keying)され、ロール・オフ・フィルタによって帯域制限を受けた後、マルチ・レート・フィルタ・バンクにおける処理に適合するように標本化周波数を変換される。
【０００７】
標本化周波数を変換された信号はマルチ・レート・フィルタ・バンクに導かれて後述する種々の処理を受ける中、各々のチャンネルの信号が周波数軸上の異なる周波数帯域に並べられて一括変調される。
一括変調部１０２の出力である複素ベース・バンド信号はデジタルＩ信号、デジタルＱ信号としてデジタル・アナログ変換器１０３及び１０３ａに導かれてアナログ信号に変換され、低域通過ろ波器１０４及び１０４ａによってデジタル・アナログ変換器１０３及び１０３ａのアパーチャ効果によって生じた雑音と一括変調部１０２のマルチ・レート・フィルタ・バンクにおける補間処理によって生じた折り返し成分を除去される。
【０００８】
次いで、直交変調部１０５において直交変調されると共に中間周波数帯の信号に周波数変換される。更に、無線周波数部１０６において無線周波数帯に周波数変換され、電力増幅部１０７において必要なレベルまで電力増幅された後、アンテナ１０８から空間に放射される。
かくの如くして、図８の構成の無線送信装置によって多チャンネルのベース・バンド信号が一括変調されて送信される。
【０００９】
【従来の技術】
図９は、従来の多チャンネル一括変調回路の構成で、複数の信号源も併せて図示している。
図９において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル４信号源で、図８における時分割多重アクセス制御部＃１乃至＃４と同じものである。
【００１０】
３はＱＰＳＫ変調／補間部で、チャンネル１信号源、チャンネル２信号源、チャンネル３信号源及びチャンネル４信号源の出力をＱＰＳＫ変調した上で“０”補間処理をして標本化周波数を上昇させる。後で図９の構成の動作を詳細に説明するが、ここでは８倍の周波数で“０”補間処理を行なうことを想定している。
４乃至４ｃは周波数変換部で、ＱＰＳＫ変調／補間部３におけるシンボル・レートを、後段のマルチ・レート・フィルタ・バンクにおけるサブ・チャンネル間隔を基調とした周波数に変換する。
【００１１】
５ｇ乃至５ｋは、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４乃至４ｃにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたデータを間引く間引回路で、後で説明するように、ここでは間引き比８でデータを１／８に間引くことを想定している。尚、間引き比が重要なパラメタであるので、図では１／８間引回路と記載している。以降も、異なる間引き比の間引回路についても同様に記載する。
【００１２】
６ｃは間引回路５ｇ乃至５ｋが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル対応に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００１３】
７乃至７ｃは補間回路で、後で説明するように、ここでは２倍の周波数で“０”補間をすることを想定しているので、「補間回路×２」の如く記載している。
以降も、これと同様に記載する。
８及び８ａは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるボジティブ・パス・フィルタ（図では「ＰＰＦ」と略記している。これは、Positive Pass Filterの頭文字による略語で、以降、明細書及び図面において略語を使用して記載する。）、９及び９ａは正規化角周波数（−π）から０の基底帯域の信号を通過させるネガティブ・パス・フィルタ（図では「ＮＰＦ」と略記している。これは、Negative Pass Filterの頭文字による略語で、以降、略語で記載する。）である。
【００１４】
尚、ＰＰＦは正規化角周波数０からπの基底帯域の信号を通過させ、πから２πの帯域の信号と（−π）から０の信号を阻止し、２πから３πの信号と（−２π）から（−π）の信号を通過させる、・・・という特性を有する。即ち、ＰＰＦは正規化角周波数０からπの基底帯域の信号及び該基底帯域から正規化角周波数が２πの整数倍だけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。同様に、ＮＰＦは正規化角周波数（−π）から０の基底帯域の信号及び該基底帯域から正規化角周波数が２πの整数倍だけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。
【００１５】
１１及び１１ａは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力を合成する。
１２乃び１２ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００１６】
１６は加算回路で、ＰＰＦ１３及びＮＰＦ１４の出力を合成する。そして、加算回路１６の出力が図９の構成の多チャンネル一括変調回路の出力となり、後段のデジタル・アナログ変換器に供給される。
図１０は、従来の一括変調のプロセスを説明する図（その１）、図１１は、従来の一括変調のプロセスを説明する図（その２）で、図１０及び図１１全体で図９の構成の一括変調プロセスを説明するものである。
【００１７】
図１０（１）は、図９のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、８ｆd ずつ離れた帯域ｆd に信号成分が存在している。
図１０（２）は、図９の周波数変換部４乃至４ｃのいずれかの出力である。周波数変換部４乃至４ｃにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図１０（１）と相似である。
【００１８】
図１０（３）は、図９における間引回路５ｇ乃至５ｋのいずれかの出力である。８倍の周波数で“０”補間処理をし、データを１／８に間引きを行なっているので、サブ・チャンネル周波数ｆchに等しい帯域で信号成分が存在するようになっている。
図１０（４）は、図９における周波数シフト回路６ｃの出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の帯域幅ｆchの信号は０からｆchの帯域にシフトされている。
【００１９】
図１０（５）は、図１０（４）の信号を補間回路７又は７ｂのいずれかによって２倍の周波数で“０”補間した上でＰＰＦ処理をしたもので、図９におけるＰＰＦ８又は８ａの出力である。ＰＰＦの基底帯域は０からｆchであるので、帯域０からｆchの信号及びｆchずつ離れた帯域の信号が存在している。
図１０（６）は、図１０（４）の信号を補間回路７ａ又は７ｃのいずれかによって２倍の周波数で“０”補間した上でＮＰＦ処理をしたもので、図９におけるＮＰＦ９又は９ａの出力である。ＮＰＦの基底帯域は（−ｆch）０から０であるので、帯域（−ｆch）から０の信号及びｆchずつ離れた帯域の信号が存在している。
【００２０】
図１１（７）は、図１０（５）の信号と図１０（６）の信号を合成したもので、図１０（５）が図９におけるチャンネル１信号源の信号を処理したもの（以降、単に「チャンネル１」と記載する。）であり、図１０（６）の信号がチャンネル２信号源の信号を処理したもの（以降、単に「チャンネル２」と記載する。）であるとすれば、図１１（７）の信号はチャンネル１とチャンネル２を合成したもので、図９における加算回路１１の出力になる。そして、図１１（７）に示す如く、チャンネル１とチャンネル２の信号が交互に並んでいる。
【００２１】
図１１（８）は、図１１（７）の信号を２倍の周波数で“０”補間した上でＰＰＦ処理したもので、図９おけるＰＰＦ１３の出力である。即ち、図１１（７）の信号を２倍の周波数で“０”補間して基底帯域が０から２ｆchのＰＰＦを通過させるので、０から２ｆchの帯域のチャンネル１とチャンネル２を合成した信号と２ｆchずつ離れた帯域のチャンネル１とチャンネル２を合成した信号が存在しうる。
【００２２】
図１１（９）は、図９におけるＮＰＦ１４の出力で、図１１（８）に対応する信号である。即ち、（−２ｆch）から０の帯域のチャンネル３とチャンネル４を合成した信号と２ｆchずつ離れた帯域のチャンネル３とチャンネル４を合成した信号が存在している。
図１１（１０）は、図１１（８）の信号と図１１（９）の信号を合成したもので、図９における加算回路１６の出力である。即ち、（−２ｆch）から２ｆchの帯域を基底帯域とするチャンネル１からチャンネル４を合成した信号と互いに隣接するチャンネル１からチャンネル４を合成した信号が存在している。
【００２３】
図１１（１０）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域４ｆchの帯域通過ろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００２４】
【発明が解決しようとする課題】
上記の如く、従来の多チャンネル一括変調回路においては２チャンネルずつ組み合わせて所謂トーナメント型で複数のチャンネルを合成してゆく。従って、図９の如く４チャンネルを一括変調するために複素ＱＭＦフィルタ・バンクを構成するフィルタは６個必要で、一般的に２n チャンネルを一括変調するために複素ＱＭＦフィルタ・バンクを構成するフィルタは２（２n −１）個必要になり、回路規模を十分縮減できているとは言いがたい。
【００２５】
又、例えば図１０（４）の信号から図１０（５）の信号を抽出する際、ＰＰＦの帯域端特性が十分に急峻でない場合（実用的には全てこの仮定が成立する。）に、隣接帯域に存在する同一信号の帯域端成分を十分に切りきれないために雑音として残留するという問題が生ずる。
図１２は、隣接帯域に存在する同一信号の帯域端成分が雑音として残留する問題点を説明する図である。
【００２６】
図１２は、図１０（４）から図１０（５）に至る処理の結果雑音として残留する成分を示している。即ち、図１２において１つだけ代表的に破線の楕円で囲んでいるのが雑音として残留する成分である。この残留成分は、一部は所定の帯域の信号に対して帯域内の雑音となり、残りの分は所定の帯域の隣接帯域信号に対する雑音となる。
【００２７】
帯域内の雑音となる成分は当該チャンネルの信号に対する伝送品質を低下させ、隣接帯域の雑音となる成分は隣接帯域を使用するチャンネルに対する伝送品質を低下させる。
そして、上記雑音成分は図１０（４）から図１０（６）に至る処理、図１１（８）の信号を抽出する処理、図１１（９）の信号を抽出する処理においても発生しうる。従って、図１１（１０）の信号はチャンネル１からチャンネル４を合成しただけではなく、上記雑音成分も含んだものになっている。従って、一括変調するチャンネル数が多い程上記雑音成分が大きくなり、伝送品質を一層低下させる。
【００２８】
本発明は、かかる問題点に鑑み、多チャンネル一括変調回路に係り、特に、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路を提供することを目的とする。
尚、多チャンネル一括変調されて送信されてきた信号を一括復調する技術は一括変調の技術とは独立な技術であり、松田、原、森永の「周波数分割多重されたＴＤＭＡ信号の一括復調へのマルチレートフィルタバンクの応用」、電子情報通信学会論文誌Ｂ、Ｖｏｌ．Ｊ８３−Ｂ、Ｎｏ．９、ｐｐ．１２１７−１２２５、２０００年９月に記載があるので、本発明の範囲外である。
【００２９】
【課題を解決するための手段】
第一の発明は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路であって、標本値の間引き比を標本化周波数を上昇させる比より小さく設定すると共に該間引き比をチャンネルによって異ならせ、該間引き比が最高な２チャンネルと該間引き比が１段小さい１チャンネルとを合成し、上記の如く合成された２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するという規則に従って複数のチャンネルを合成する多チャンネル一括変調回路の技術である。
【００３０】
第一の発明によれば、標本値を間引き比を標本化周波数を上昇させる比より小さく設定するので、特定の該間引き比によって間引かれた信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルが占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が大きくなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００３１】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
以降は、上記規則の繰り返しによって複数のチャンネルを合成するので、更に多数のチャンネルを合成する時にもチャンネル間の干渉なしに合成することが可能になる。
【００３２】
第二の発明は、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させる多チャンネル一括変調回路の技術である。
【００３３】
第二の発明によれば、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、３チャンネルを合成するために２個のフィルタを使用すればよく、２チャンネルを合成するために２個のフィルタを必要とした従来の多チャンネル一括変調回路に比較してフィルタの個数を縮減することができる。
【００３４】
又、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、全てのチャンネルに対する処理遅延時間を一致させることが可能で、合成された信号の伝送品質を確保することが可能である。
【００３５】
【発明の実施の形態】
以降、図面を用いて本発明の技術を詳細に説明する。
図１は、本発明の多チャンネル一括変調回路の構成（その１）で、チャンネル０乃至チャンネル６の７チャンネルを一括多重する構成である。
図１において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル６信号源、１ｄはチャンネル５信号源、１ｅはチャンネル４信号源、１ｆはチャンネル０信号源である。
【００３６】
２乃至２ｃは遅延時間τ1 の遅延回路である。遅延回路２乃至２ｃをチャンネル１信号源、チャンネル３信号源、チャンネル６信号源及びチャンネル４信号源の出力側に挿入するのは、後で説明するように、チャンネル１、チャンネル３、チャンネル４及びチャンネル６については間引き比４によってデータを１／４に間引き、チャンネル２及びチャンネル５については間引き比２によってデータを１／２に間引くため、間引き処理の遅延時間が異なるのを補償するためである。
【００３７】
３は各チャンネル毎のデータをＱＰＳＫ変調した後に“０”補間をして標本化周波数を上昇させるＱＰＳＫ変調／補間部である。
４乃至４ｅはＱＰＳＫ変調／補間部の各チャンネル毎の出力の標本化周波数を後段のマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換する周波数変換部である。
【００３８】
５は、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４においてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル１のデータを間引く間引回路で、ここでは間引き比４で１／４にデータを間引くことを想定している。
同様に、５ａはチャンネル３のデータを間引く間引回路、５ｂはチャンネル６のデータを間引く間引回路、５ｃはチャンネル４のデータを間引く間引回路で、いすれも間引き比４でデータを１／４に間引くことを想定している。
【００３９】
５ｄは、ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間され、周波数変換部４ａにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比２で１／２にデータを間引くことを想定している。
同様に、５ｅはチャンネル５のデータを間引く間引回路で、間引き比２でデータを１／２に間引くことを想定している。
【００４０】
６は間引回路５乃至５ｅが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００４１】
７乃至７ｃは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
８及び８ａは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるＰＰＦ、９及び９ａは正規化角周波数（−π）から０の基底帯域の信号を通過させるＮＰＦである。
【００４２】
尚、ＰＰＦは正規化角周波数０からπの基底帯域の信号を通過させ、πから２πの帯域の信号と（−π）から０の信号を阻止し、２πから３πの信号と（−２π）から（−π）の信号を通過させる、・・・という特性を有する。即ち、ＰＰＦは正規化角周波数０からπの基底帯域の信号及び該基底帯域から正規化角周波数がπだけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。同様に、ＮＰＦは正規化角周波数（−π）から０の基底帯域の信号及び該基底帯域から正規化角周波数がπだけ離れた帯域πの信号を通過させるリカーシブ・フィルタである。
【００４３】
１０及び１０ａは遅延時間τ2 の遅延回路である。
ここで、遅延回路１０を用いるのは、チャンネル１の信号は補間回路７とＰＰＦ８を通過し、チャンネル３の信号は補間回路７ａとＮＰＦ９を通過するのに対して、チャンネル２の信号はこれらの回路を通過せずにチャンネル１及びチャンネル３と合成されるので、チャンネル１乃至チャンネル３で遅延時間を合わせるためである。遅延回路１０ａを用いるのも同様な理由である。
【００４４】
１１及び１１ａは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力及び遅延回路１０の出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力及び遅延回路１０ａの出力を合成する。即ち、加算回路１１によってチャンネル１乃至チャンネル３が合成され、加算回路１１ａによってチャンネル４乃至チャンネル６が合成される。
【００４５】
１２及び１２ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００４６】
１５は遅延時間τ3 の遅延回路である。遅延回路１５を使用するのは、チャンネル１乃至チャンネル６は周波数変換部、間引回路を通過した後補間回路とＰＰＦ又は補間回路とＮＰＦよりなる回路を２段通過するのに対して、チャンネル０は上記回路のいずれをも通過していないので、全てのチャンネルにおける処理遅延時間を合わせるためである。
【００４７】
１６は加算回路で、ＰＰＦ１３の出力、ＮＰＦ１４の出力及び遅延回路１５の出力を合成する。即ち、加算回路１６においてチャンネル０乃至チャンネル６の７チャンネルが合成され、加算回路１６の出力が図１の構成の多チャンネル一括変調回路の出力となり、後段のデジタル・アナログ変換器に供給される。
図２は、本発明の一括変調のプロセスを説明する図（その１−１）、図３は、本発明の一括変調のプロセスを説明する図（その１−２）で、図２及び図３全体で図１の構成の一括変調プロセスを説明するものである。
【００４８】
図２（１）は、図１のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において８倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、８ｆd ずつ離れた帯域ｆd に信号成分が存在している。
図２（２）は、図１の周波数変換部４乃至４ｅのいずれかの出力である。周波数変換部４乃至４ｅにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図２（１）と相似である。
【００４９】
図２（３）は、図１における間引回路５ｄ又は５ｅのいずれかの出力である。８倍の周波数で“０”補間処理をし、間引き比２でデータを１／２に間引きを行なっているので、サブ・チャンネル周波数ｆchの４倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
図２（４）は、図１における間引回路５乃至５ｃのいずれかの出力である。８倍の周波数で“０”補間処理をし、間引き比４でデータを１／４に間引きを行なっているので、サブ・チャンネル周波数ｆchの２倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００５０】
図２（５）は、図２（３）の信号を図１における周波数シフト回路６を通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（３／２）ｆchから（５／２）ｆchの帯域にシフトされている。図２（３）がチャンネル２の信号であれば、図２（５）はチャンネル２の信号である。
【００５１】
図３（６）は、図２（４）の信号を図１における周波数シフト回路６を通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（１／２）ｆchから（３／２）ｆchの帯域にシフトされている。これは、図１の補間回路７乃至７ｃのいずれかへの入力である。
【００５２】
図３（７）は、図３（６）の信号にＰＰＦ処理をした出力である。図３（６）がチャンネル１の信号であれば、図３（７）はチャンネル１の信号である。
図３（８）は、図３（６）の信号にＮＰＦ処理をした出力である。図３（６）がチャンネル３の信号であれば、図３（８）はチャンネル３の信号である。
図３（９）は、チャンネル１からチャンネル３の信号を加算回路１１によって合成したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００５３】
図３（１０）は、図３（９）の信号を補間回路１２によって２倍の周波数で“０”補間してＰＰＦ１３によってＰＰＦ処理したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００５４】
図３（１１）は、上記と同様にしてチャンネル４乃至チャンネル６を多重化し、補間回路１２ａによって２倍の周波数で“０”補間してＮＰＦ１４によってＮＰＦ処理したものである。従って、（−１／２）ｆchから（−７／２）ｆchの基底帯域にチャンネル４からチャンネル６が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル４からチャンネル６の信号が存在している。
【００５５】
図３（１２）は、図１の加算回路１６によってチャンネル０、図１のＰＰＦ１３の出力である図３（１０）の信号及び図１のＮＰＦ１４の出力である図３（１１）の信号を合成したものである。従って、（−７／２）ｆchから（７／２）ｆchの帯域幅７ｆChの帯域にチャンネル０乃至チャンネル６の７チャンネルが多重化されており、ｆchずつ離れた帯域幅７ｆChの帯域にチャンネル０乃至チャンネル６の７チャンネルが存在している。
【００５６】
図３（１２）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域７ｆchのろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００５７】
さて、図１の構成の特徴は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路において、標本値の間引き比を標本化周波数を上昇させる比８より小さく設定すると共に、該間引き比をチャンネル１、チャンネル３、チャンネル４及びチャンネル６については４とし、チャンネル２及びチャンネル５については２とし、チャンネル０については１として、チャンネルによって異ならせ、該間引き比が最高４であるチャンネル１及びチャンネル３の２チャンネルと該間引き比が１段小さく２であるチャンネル２とを合成し、同様に該間引き比が４であるチャンネル４及びチャンネル６と該間引き比が２であるチャンネル５とを合成し、上記の如くして合成された２つの３チャンネルの信号とチャンネル０を合成する点にある。
【００５８】
即ち、標本値の間引き比を標本化周波数を上昇させる比より小さく設定するので、間引き比４と間引き比２で間引かれた信号と間引きを行なわない信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
これは、図２（５）において例えばチャンネル２の信号が３ｆchだけ離れて存在すること、図３（６）において例えばチャンネル１の信号がｆchだけ離れて存在することを見れば判ることである。
【００５９】
又、チャンネルによって該間引き比を異ならせるからチャンネルによって占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が狭くなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００６０】
これは、図３（９）においてチャンネル１からチャンネル３の信号がｆchだけ離れて存在することを見れば判ることである。
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
【００６１】
しかも、図１と図９を比較すれば明白な通り、本発明の多チャンネル一括変調回路は従来の多チャンネル一括変調回路より複素ＱＭＦフィルタの数が少なくて済む。
即ち、従来の多チャンネル一括変調回路においては、図９の例では４チャンネルの信号を一括変調するために６個の複素ＱＭＦフィルタが必要であり、図示はしていないが、８チャンネルの信号を一括変調するためには１４個の複素ＱＭＦフィルタが必要なのに対して、本発明の多チャンネル一括変調回路においては、図１の例では７チャンネルの信号を一括変調するために６個のＱＭＦフィルタがあればよい。
【００６２】
図４は、本発明の多チャンネル一括変調回路の構成（その２）で、チャンネル０乃至チャンネル１４の１５チャンネルの信号を一括多重する構成である。
図４において、１はチャンネル１信号源、１ａはチャンネル２信号源、１ｂはチャンネル３信号源、１ｃはチャンネル６信号源、１ｄはチャンネル５信号源、１ｅはチャンネル４信号源、１ｆはチャンネル０信号源、１ｇはチャンネル７信号源、１ｈはチャンネル８信号源、１ｊはチャンネル９信号源、１ｋはチャンネル１０信号源、１ｍはチャンネル１１信号源、１ｎはチャンネル１２信号源、１ｐはチャンネル１３信号源、１ｑはチャンネル１４信号源である。尚、図では「チャンネル」を「ＣＨ」と略記すると共に、「信号源」を省略して記載している。
【００６３】
２乃至２ｇは遅延時間τ1 の遅延回路、２ｈ乃至２ｍは遅延時間τ2 の遅延回路である。尚、図ではτ1 又はτ2 のみを記載している。以降も、図では同様に記載する。
遅延回路２乃至２ｇをチャンネル１信号源、チャンネル３信号源、チャンネル５信号源、チャンネル７信号源、チャンネル８信号源、チャンネル１０信号源、チャンネル１２信号源及びチャンネル１４信号源の出力側に挿入し、遅延回路２ｈ乃至２ｍをチャンネル２信号源、チャンネル６信号源、チャンネル９信号源及びチャンネル１３信号源の出力側に挿入するのは、後で説明するように、チャンネル１、チャンネル３、チャンネル５、チャンネル７、チャンネル８、チャンネル１０、チャンネル１２及びチャンネル１４については間引き比８によってデータを１／８に間引き、チャンネル２、チャンネル６、チャンネル９及びチャンネル１３については間引き比４によってデータを１／４に間引くため、間引き処理の遅延時間が異なるのを補償するためである。
【００６４】
３は各チャンネル毎のデータをＱＰＳＫ変調した後に“０”補間をして標本化周波数を上昇させるＱＰＳＫ変調／補間部である。ここでは、１６倍の周波数で“０”補間することを想定している。
４ｆ乃至４ｗはＱＰＳＫ変調／補間部の各チャンネル毎の出力の標本化周波数を後段のマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換する周波数変換部である。尚、図では「ｆ変換」と略記している。
【００６５】
５は、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｇにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比４で１／４にデータを間引くことを想定している。
同様に、５ａはチャンネル６のデータを間引く間引回路、５ｂはチャンネル９のデータを間引く間引回路、５ｃはチャンネル１３のデータを間引く間引回路で、いすれも間引き比４でデータを１／４に間引くことを想定している。
【００６６】
５ｄは、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｊにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル２のデータを間引く間引回路で、ここでは間引き比２で１／２にデータを間引くことを想定している。
同様に、５ｅはチャンネル１１のデータを間引く間引回路で、間引き比２でデータを１／２に間引くことを想定している。
【００６７】
５ｆは、ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間され、周波数変換部４ｆにおいてマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔を基調とした周波数に変換されたチャンネル１のデータを間引く間引回路で、ここでは間引き比８で１／８にデータを間引くことを想定している。
同様に、５ｇはチャンネル３のデータを間引く間引回路、５ｈはチャンネル５のデータを間引く間引回路、５ｊはチャンネル７のデータを間引く間引回路、５ｋはチャンネル８のデータを間引く間引回路、５ｍはチャンネル１０のデータを間引く間引回路、５ｎはチャンネル１２のデータを間引く間引回路、５ｐはチャンネル１４のデータを間引く間引回路で、いずれも間引き比８でデータを１／８に間引くことを想定している。
【００６８】
６ａは間引回路５ｆ、５、５ｇ、５ｄ、５ｈ、５ａ及び５ｊが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。これは、複素ＱＭＦフィルタ・バンクへの入力条件である、主信号を正規化角周波数０からπ又は正規化角周波数（−π）から０の基底帯域に合わせるためである。
【００６９】
同様に、６ｂは間引回路５ｋ、５ｂ、５ｍ、５ｅ、５ｎ、５ｃ及び５ｐが出力するデータ毎に（−１）を交互に乗算して正規化角周波数をπ／２だけシフトする周波数シフト回路で、チャンネル毎に（−１）n （ｎはデータ番号で正の整数である。）を生成する回路と乗算回路とを備えている。
７乃至７ｇは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。尚、図では「×２」とだけ記載している。
【００７０】
８及び８ｃは正規化角周波数０からπの基底帯域の信号を通過させる複素ＱＭＦフィルタであるＰＰＦ、９及び９ｃは正規化角周波数（−π）から０の基底帯域の信号を通過させるＮＰＦである。
尚、ＰＰＦ及びＮＰＦの周波数特性は図１の説明において記載した通りである。
【００７１】
１０ｂ乃至１０ｅは遅延時間τ4 の遅延回路である。
ここで、遅延回路１０ｂを用いるのは、チャンネル１の信号は補間回路７とＰＰＦ８を通過し、チャンネル３の信号は補間回路７ａとＮＰＦ９を通過するのに対して、チャンネル２の信号はこれらの回路を通過せずにチャンネル１及びチャンネル３と合成されるので、チャンネル１乃至チャンネル３で遅延時間を合わせるためである。遅延回路１０ｃ乃至遅延回路１０ｅを用いるのも同様な理由である。
【００７２】
１１及び１１ｃは加算回路で、加算回路１１はＰＰＦ８とＮＰＦ９の出力及び遅延回路１０ｂの出力を合成し、加算回路１１ａはＰＰＦ８ａとＮＰＦ９ａの出力及び遅延回路１０ｃの出力をを合成し、加算回路１１ｂはＰＰＦ８ｂとＮＰＦ９ｂの出力及び遅延回路１０ｄの出力を合成し、加算回路１１ｃはＰＰＦ８ｃとＮＰＦ９ｃの出力及び遅延回路１０ｅの出力をを合成する。即ち、加算回路１１によってチャンネル１乃至チャンネル３が合成され、加算回路１１ａによってチャンネル５乃至チャンネル７が合成され、加算回路１１ｂによってチャンネル８乃至チャンネル１０が合成され、加算回路１１ｃによってチャンネル１２乃至チャンネル１４が合成される。
【００７３】
１２乃至１２ｃは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１３は補間回路１２の出力の基底帯域０からπの信号を通過させるＰＰＦ、１４は補間回路１２ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦ、１３ａは補間回路１２ｂの出力の基底帯域０からπの信号を通過させるＰＰＦ、１４ａは補間回路１２ｃの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００７４】
１５及び１５ａは遅延時間τ5 の遅延回路である。遅延回路１５及び１５ａを使用するのは、チャンネル１乃至チャンネル７の処理遅延時間を合わせるためとチャンネル８乃至チャンネル１４の処理遅延時間を合わせるためである。
１６及び１６ａは加算回路で、加算回路１６はＰＰＦ１３の出力、ＮＰＦ１４の出力及び遅延回路１５の出力を合成し、加算回路１６ａはＰＰＦ１３ａの出力、ＮＰＦ１４ａの出力及び遅延回路１５ａの出力を合成する。
【００７５】
１７及び１７ａは補間回路で、ここでは２倍の周波数で“０”補間をすることを想定している。
１８は補間回路１７の出力の基底帯域０からπの信号を通過させるＰＰＦ、１９は補間回路１７ａの出力の基底帯域（−π）から０の信号を通過させるＮＰＦである。
【００７６】
２０は、遅延時間τ6 の遅延回路である。遅延回路２０を使用するのはチャンネル０乃至チャンネル１４の処理遅延時間を合わせるためである。
２１は加算回路で、ＰＰＦ１８の出力、ＮＰＦ１９の出力及び遅延回路２０の出力を合成する。即ち、加算回路２１によってチャンネル０乃至チャンネル１４の１５チャンネルが合成され、加算回路２１の出力が図４の構成の多チャンネル一括変調回路の出力である。
【００７７】
図５は、本発明の一括変調のプロセスを説明する図（その２−１）、図６は、本発明の一括変調のプロセスを説明する図（その２−２）、図７は、本発明の一括変調のプロセスを説明する図（その２−３）で、図５乃至図７全体で図４の構成の一括変調プロセスを説明するものである。
図５（１）は、図４のＱＰＳＫ変調／補間部３の各チャンネルの出力である。ＱＰＳＫ変調／補間部３において１６倍の周波数で“０”補間処理を行なうことを想定しているので、シンボル・レートをｆd とすると正規化周波数０を中心とした帯域ｆd と、１６ｆd ずつ離れた帯域ｆd に信号成分が存在している。
【００７８】
図５（２）は、図４の周波数変換部４ｆ乃至４ｗのいずれかの出力である。周波数変換部４ｆ乃至４ｗにおいてシンボル・レートｆd をマルチ・レート・フィルタ・バンクのサブ・チャンネル間隔ｆchに変換しているので周波数は異なっているが、信号成分が存在する帯域は図５（１）と相似である。
図５（３）は、図４における間引回路５ｄ又は５ｅのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比２でデータを１／２に間引きを行なっているので、サブ・チャンネル周波数ｆchの８倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００７９】
図５（４）は、図４における間引回路５乃至５ｃのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比４でデータを１／４に間引きを行なっているので、サブ・チャンネル周波数ｆchの４倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
図５（５）は、図４における間引回路５ｆ乃至５ｐのいずれかの出力である。１６倍の周波数で“０”補間処理をし、間引き比８でデータを１／８に間引きを行なっているので、サブ・チャンネル周波数ｆchの２倍の周波数だけ離れた帯域に信号成分が存在するようになっている。
【００８０】
図５（６）は、図５（３）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（７／２）ｆchから（９／２）ｆchの帯域にシフトされている。図５（３）がチャンネル４の信号であれば、図５（６）はチャンネル４の信号である。
【００８１】
図５（７）は、図５（４）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（３／２）ｆchから（５／２）ｆchの帯域にシフトされている。これは、図４のチャンネル２又はチャンネル６又はチャンネル９又はチャンネル１３の信号である。
【００８２】
図５（８）は、図５（５）の信号を図４における周波数シフト回路６ａ又は６ｂを通過させた出力で、データ毎に（−１）を交互に乗算する処理を行なっているので、正規化角周波数はπ／２だけシフトされている。即ち、例えば、（−１／２）ｆchから（１／２）ｆchの帯域の信号は（１／２）ｆchから（３／２）ｆchの帯域にシフトされている。これは、図４のチャンネル１又はチャンネル３又はチャンネル５又はチャンネル７又はチャンネル８又はチャンネル１０又はチャンネル１２又はチャンネル１４の信号である。
【００８３】
図６（９）は、図５（８）の信号にＰＰＦ処理をした出力である。図５（８）がチャンネル１の信号であれば、図６（９）はチャンネル１の信号である。
図６（１０）は、図５（８）の信号にＮＰＦ処理をした出力である。図５（８）がチャンネル３の信号であれば、図６（１０）はチャンネル３の信号である。
図６（１１）は、遅延回路１０ｂの出力である。図５（７）がチャンネル２の信号であれば、図６（１１）はチャンネル２の信号である。
【００８４】
図６（１２）は、チャンネル１からチャンネル３の信号を加算回路１１によって合成したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１とチャンネル３の信号が存在する。
図６（１３）は、図６（１２）の信号を図４の補間回路１２によって２倍の周波数で“０”補間してＰＰＦ１３によってＰＰＦ処理したものである。従って、（１／２）ｆchから（７／２）ｆchの基底帯域にチャンネル１からチャンネル３が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル１からチャンネル３の信号が存在している。
【００８５】
図６（１４）は、上記と同様にしてチャンネル５乃至チャンネル７を多重化し、図４の補間回路１２ａによって２倍の周波数で“０”補間してＮＰＦ１４によってＮＰＦ処理したものである。従って、（−１／２）ｆchから（−７／２）ｆchの基底帯域にチャンネル５からチャンネル７が多重化され、５ｆchずつ離れた帯域幅３ｆchの帯域にチャンネル５からチャンネル７の信号が存在している。
【００８６】
図６（１５）は、図４の遅延回路１５の出力である。
図６（１６）は、図４の加算回路１６の出力で、チャンネル１乃至チャンネル３、チャンネル５乃至チャンネル７及びチャンネル４の信号、即ち、図６（１３）、図６（１４）及び図６（１５）の信号を合成したものである。
図６（１７）は、図６（１５）の信号を２倍の周波数で“０”補間して、図４のＰＰＦ１８によってＰＰＦ処理したものである。
【００８７】
同様に、図７（１８）は、チャンネル８乃至チャンネル１４の信号を合成したもので、図４のＮＰＦ１９の出力である。
図７（１９）は、図４の加算回路２１の出力で、チャンネル１乃至チャンネル７、チャンネル８乃至チャンネル１４及びチャンネル０の信号を合成したものである。
【００８８】
図７（１９）の信号をデジタル・アナログ変換器に導いてアナログ変換し、帯域１６ｆchのろ波器で帯域制限すれば、デジタル・アナログ変換器におけるアパーチャ効果によって生ずる雑音と、不要な帯域の信号とを除去できる。そして、無線送信装置における以降の送信処理は図８における直交変調部１０５以降の構成要素によって行なわれる。
【００８９】
さて、図４の構成の特徴は、複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路において、標本値の間引き比を標本化周波数を上昇させる比１６より小さく設定すると共に、該間引き比をチャンネル１、チャンネル３、チャンネル５、チャンネル７、チャンネル８、チャンネル１０、チャンネル１２及びチャンネル１４については８とし、チャンネル２、チャンネル６、チャンネル９及びチャンネル１３については４とし、チャンネル４及びチャンネル１１については２とし、チャンネル０については１として、チャンネルによって異ならせ、該間引き比が最高８であるチャンネル１及びチャンネル３の２チャンネルと該間引き比が１段小さく４であるチャンネル２とを合成し、同様に該間引き比が８であるチャンネル５及びチャンネル７と該間引き比が４であるチャンネル６とを合成し、上記の如くして合成された２つの３チャンネルの信号とチャンネル４を合成するという規則によって複数のチャンネルの信号を合成する点にある。
【００９０】
即ち、標本値の間引き比を標本化周波数を上昇させる比より小さく設定するので、各々の間引き比で間引かれた信号自体と間引きを行なわない信号自体の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルによって占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が狭くなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００９１】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
同様に、他の７チャンネルの信号もチャンネル間の干渉なしに合成することができ、これは上記７チャンネルの合成信号及びチャンネル０とは帯域が異なっている。
【００９２】
従って、図４の構成によってチャンネル０乃至チャンネル１４の１５チャンネルの信号をチャネル間干渉なしに一括変調することが可能である。
そして、図４の構成では１５チャンネルの信号を一括変調するために１４個の複素ＱＭＦフィルタを必要とするだけである。図示はしていないが、従来の多チャンネル一括変調回路によって１６チャンネルの信号を一括変調するためには３０個の複素ＱＭＦフィルタが必要である。
【００９３】
一般的には、従来の多チャンネル一括変調回路によれば２n チャンネルの信号を一括変調するために２（２n −１）個のＱＭＦフィルタが必要になるのに対して、本発明の多チャンネル一括変調回路においては、（２n −１）チャンネルの信号を一括変調するために３×２n-2 個のＱＭＦフィルタがあればよく、本発明の多チャンネル一括変調回路は従来の多チャンネル一括変調回路に比較して規模を縮減することが可能である。
【００９４】
図１乃至図７による説明で明らかなように、本発明の多チャンネル一括変調回路の特徴は「標本値の間引き比を標本化周波数を上昇させる比より小さく設定すると共に、該間引き比をチャンネルによって異ならせ、該間引き比が最高な２チャンネルと該間引き比が１段小さい１チャンネルとを合成し、上記の如く合成された２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するという規則に従って複数のチャンネルを合成する」点にある。
【００９５】
又、図１及び図４の構成図に明示しているように、「間引き比が同一な２チャンネルと間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させる」ことが本発明の第二の特徴である。
【００９６】
【発明の効果】
以上詳述した如く、本発明により、多チャンネル一括変調回路の構成を簡易化すると共に帯域端における帯域通過ろ波器の減衰が有限であるために混入する隣接帯域の信号のイメージ信号の影響を受けない多チャンネル一括変調回路を実現することが可能になる。
【００９７】
即ち、第一の発明によれば、標本値を間引き比を標本化周波数を上昇させる比より小さく設定するので、特定の該間引き比によって間引かれた信号の周波数帯域が隣接することがなくなって、隣接帯域に存在する同一信号の帯域端成分が雑音として残留することがなくなる。
又、チャンネルによって該間引き比を異ならせるからチャンネルが占める帯域が異なり、且つ、該間引き比が大きい程チャンネルが占める帯域の間隔が大きくなる。従って、該間引き比を異ならせることによって複数のチャンネルの信号を異なる帯域に分布させることが可能になって、チャンネル間の干渉なしに該間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルを合成することができる。
【００９８】
更に、上記の如く合成された３チャンネルよりなる２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するので、チャンネル間の干渉なしに７チャンネルを合成することができる。
以降は、上記規則の繰り返しによって複数のチャンネルを合成するので、更に多数のチャンネルを合成する時にもチャンネル間の干渉なしに合成することが可能になる。
【００９９】
又、第二の発明によれば、第一の発明の多チャンネル一括変調回路において、上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、３チャンネルを合成するために２個のフィルタを使用すればよく、２チャンネルを合成するために２個のフィルタを必要とした従来の多チャンネル一括変調回路に比較してフィルタの個数を縮減することができる。
【０１００】
又、該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させるので、全てのチャンネルに対する処理遅延時間を一致させることが可能で、合成された信号の伝送品質を確保することが可能である。
【図面の簡単な説明】
【図１】 本発明の多チャンネル一括変調回路の構成（その１）。
【図２】 本発明の一括変調のプロセスを説明する図（その１−１）。
【図３】 本発明の一括変調のプロセスを説明する図（その１−２）。
【図４】 本発明の多チャンネル一括変調回路の構成（その２）。
【図５】 本発明の一括変調のプロセスを説明する図（その２−１）。
【図６】 本発明の一括変調のプロセスを説明する図（その２−２）。
【図７】 本発明の一括変調のプロセスを説明する図（その２−３）。
【図８】 マルチ・レート・フィルタ・バンクを使用した無線送信装置の構成。
【図９】 従来の多チャンネル一括変調回路の構成。
【図１０】 従来の一括変調のプロセスを説明する図（その１）。
【図１１】 従来の一括変調のプロセスを説明する図（その２）。
【図１２】 従来の一括変調プロセスで除去不能であった雑音。
【符号の説明】
１ チャンネル１信号源
１ａ チャンネル２信号源
１ｂ チャンネル３信号源
１ｃ チャンネル６信号源
１ｄ チャンネル５信号源
１ｅ チャンネル４信号源
１ｆ チャンネル０信号源
１ｇ チャンネル７信号源
１ｈ チャンネル８信号源
１ｊ チャンネル９信号源
１ｋ チャンネル１０信号源
１ｍ チャンネル１１信号源
１ｎ チャンネル１２信号源
１ｐ チャンネル１３信号源
１ｑ チャンネル１４信号源
２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２ｊ、２ｋ、２ｍ 遅延回路
３ ＱＰＳＫ変調／補間部
４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、４ｇ、４ｈ、４ｊ、４ｋ、４ｍ、４ｎ、４ｐ、４ｑ、４ｒ、４ｓ、４ｔ、４ｕ、４ｖ、４ｗ 周波数変換部
５、５ａ、５ｂ、５ｃ １／４間引回路
５ｄ、５ｅ １／２間引回路
５ｆ、５ｇ、５ｈ、５ｊ、５ｋ、５ｍ、５ｎ、５ｐ １／８間引回路
６、６ａ、６ｂ、６ｃ 周波数シフト回路
７、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ 補間回路
８、８ａ、８ｂ、８ｃ ポジティブ・パス・フィルタ（ＰＰＦ）
９、９ａ、９ｂ、９ｃ ネガティブ・パス・フィルタ（ＮＰＦ）
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ 遅延回路
１１、１１ａ、１１ｂ、１１ｃ 加算回路
１２、１２ａ、１２ｂ、１２ｃ 補間回路
１３、１３ａ、１３ｂ、１３ｃ ポジティブ・パス・フィルタ（ＰＰＦ）
１４、１４ａ、１４ｂ、１４ｃ ネガティブ・パス・フィルタ（ＮＰＦ）
１５、１５ａ 遅延回路
１６、１６ａ 加算回路
１７、１７ａ 補間回路
１８ ポジティブ・パス・フィルタ（ＰＰＦ）
１９ ネガティブ・パス・フィルタ（ＮＰＦ）
２０ 遅延回路
２１ 加算回路
１０１ ＴＤＭＡ制御部＃１
１０１ａ ＴＤＭＡ制御部＃２
１０１ｂ ＴＤＭＡ制御部＃３
１０１ｃ ＴＤＭＡ制御部＃４
１０２ 一括変調部
１０３、１０３ａ デジタル・アナログ変換器
１０４、１０４ａ 低域通過ろ波器
１０５ 直交変調部
１０６ 無線周波数部
１０７ 電力増幅部
１０８ アンテナ
Claims (2)
- 複数チャンネルの信号源のデータをデジタル値に変換し、標本化周波数を上昇した後にチャンネル毎に標本値を間引き、間引き処理を行なった信号の正規化角周波数をシフトした後に複数のチャンネルを合成する処理を行なう多チャンネル一括変調回路であって、
標本値の間引き比を標本化周波数を上昇させる比より小さく設定すると共に、
該間引き比をチャンネルによって異ならせ、
該間引き比が最高な２チャンネルと該間引き比が１段小さい１チャンネルとを合成し、上記の如く合成された２つの信号と更に該間引き比が１段小さい１チャンネルとを合成するという規則に従って複数のチャンネルを合成する
ことを特徴とする多チャンネル一括変調回路。 - 請求項１記載の多チャンネル一括変調回路において、
上記間引き比が同一な２チャンネルと該間引き比が１段小さい１チャンネルとを合成する際に、
該間引き比が同一な２チャンネルのうちの一方はポジティブ・パス・フィルタを通過させ、該間引き比が同一な２チャンネルのうちのもう一方はネガティブ・パス・フィルタを通過させ、
該間引き比が１段小さい１チャンネルは該ポジティブ・パス・フィルタ及び該ネガティブ・パス・フィルタの処理遅延時間を補償する遅延回路を通過させる
ことを特徴とする多チャンネル一括変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193422A JP4734784B2 (ja) | 2001-06-26 | 2001-06-26 | 多チャンネル一括変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193422A JP4734784B2 (ja) | 2001-06-26 | 2001-06-26 | 多チャンネル一括変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008672A JP2003008672A (ja) | 2003-01-10 |
| JP4734784B2 true JP4734784B2 (ja) | 2011-07-27 |
Family
ID=19031715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193422A Expired - Fee Related JP4734784B2 (ja) | 2001-06-26 | 2001-06-26 | 多チャンネル一括変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4734784B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299952B2 (ja) * | 1999-03-04 | 2002-07-08 | 日本電信電話株式会社 | ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置 |
-
2001
- 2001-06-26 JP JP2001193422A patent/JP4734784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008672A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8379698B2 (en) | Wireless frequency-domain multi-channel communications | |
| JP2718398B2 (ja) | Ｃｄｍａ基地局送信装置 | |
| EP1039667B1 (en) | Variable transmission rate digital modem with multi-rate filter bank | |
| EP1415448B1 (en) | System and method for post filtering peak power reduction in multi-carrier communications systems | |
| JP5575149B2 (ja) | 分波装置、合波装置および中継装置 | |
| US20060067429A1 (en) | Low-if multiple mode transmitter front end and corresponding method | |
| JPH09135188A (ja) | 分離した周波数バンドの電磁入力信号のデジタル化装置とその方法 | |
| JP5579273B2 (ja) | 分波装置、合波装置および中継装置 | |
| KR20090113915A (ko) | 무선 통신 시스템 | |
| JP3299952B2 (ja) | ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置 | |
| US20060159202A1 (en) | Frequency converter for a spectral conversion of a start signal and method for a spectral conversion of a start signal | |
| JP2002290367A (ja) | 帯域分割復調方法及びｏｆｄｍ受信機 | |
| JP4734784B2 (ja) | 多チャンネル一括変調回路 | |
| JP7272055B2 (ja) | 送信機及び方法 | |
| JP2001127736A (ja) | Ｃｄｍａ方式移動通信基地局システムの無線周波数送信装置 | |
| MXPA06003286A (es) | Transceptor digital de frecuencia de radio con multiples modos de formacion de imagenes. | |
| KR100466057B1 (ko) | 확산 스펙트럼 통신 시스템들에서 피크 전력 감소를 위한시스템 및 방법 | |
| JP2006303718A (ja) | 受信装置及び復調方法 | |
| JP2022070439A (ja) | マルチチャネル受信回路および無線受信装置 | |
| JP2007529153A (ja) | スタックされた中間周波数搬送波のためのアップコンバータに関するシステム、及び方法 | |
| JPH11205261A (ja) | スペースダイバーシチ型受信装置 | |
| KR100426618B1 (ko) | 수동 혼변조 제거장치 및 그 방법 | |
| JP3642168B2 (ja) | スペクトル拡散通信システムおよびスペクトル拡散通信方法 | |
| JP3409136B2 (ja) | ディジタル放送用直交変調装置 | |
| EP1759475A2 (en) | Transmitting signals via at least two channels simultaneously |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |