JP4727493B2 - 光信号受信装置及び光信号受信制御方法 - Google Patents

Description

本発明は、ＤＱＰＳＫ変調又はＤＰＳＫ変調による光信号を受信復調する光信号受信装置及び光信号受信制御方法に関する。

近年のインターネット（ＩＰ；Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）等に代表されるデータ通信システムに於いては、データ通信の需要急増に対処する為に、周波数利用効率を向上させた通信方式として、強度変調差動４値位相シフトキーイング（ＩＭ−ＤＱＰＳＫ；Ｉｎｔｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ−Ｄｉｆｅｒｅｎｔｉａｌ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式を適用した光通信システムが検討されている（例えば、非特許文献１，２，３参照）。

図１１は、前述のＩＭ−ＤＱＰＳＫ変調方式を適用した従来の光信号送受信装置（光トランスポンダ）の説明図であり、１００はフレーマ（Ｆｒａｍｅｒ−ＬＳＩ）、１０１は光受信部（４０ＧＯＲ）、１０２は直列変換部（ＳＥＲ）、１０３は多重分離部（ＤＥＭＵＸ）、１０４はプリコーダ（ＤＱＰＳＫ ｐｒｅｃｏｄｅｒ）、１０５はＤＱＰＳＫ変調部（４０Ｇ ＤＱＰＳＫ ＯＳ）、１０６は光送信部（４０ＧＯＳ）、１０７は並列変換部（ＤＥＳ）、１０８は多重部（ＭＵＸ）、１０９はＤＱＰＳＫ復調部（４０Ｇ ＤＱＰＳＫ ＯＲ）を示す。

又ＤＱＰＳＫ変調部１０５は、その上方に概略内部構成を示すように、分布帰還型半導体レーザ（ＤＦＢ−ＬＤ）１１１と、位相変調部１１２と、強度変調部１１３と、ドライバ（ｄｒｉｖｅｒ）とを含む構成を有し、位相変調部１１２は、位相変調器１１４，１１５とπ／２位相シフト部とにより構成されている。又ＤＱＰＳＫ復調部１０９は、その下方に概略内部構成を示すものであるが、この概略内部構成は、光信号転送方向を反転した状態で図示している。このＤＱＰＳＫ復調部１０９は、π／４遅延干渉計１１６と、−π／４遅延干渉計１１７と、光電変換素子のフォトダイオード（ＰＤ）と、増幅器（ａｍｐ）とを含む構成を有する。

４０Ｇｂ／ｓのデータを、光信号に変換し、ＤＱＰＳＫ変調方式に従って変調して送受信する場合に於いて、クライアント（Ｃｌｉｅｎｔ）側からの光信号を光受信部１０１により受信して電気信号に変換すると共に、１６並列（２．５Ｇｂ／ｓ×１６＝４０Ｇｂ／ｓ）としてフレーマ１００に入力する。なお、図に於ける伝送速度の表示には“ｂ／ｓ”を省略している。このフレーマは、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）、ＯＴＮ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ）等の伝送方式に従ったフレームに対するマッピング処理及びデマッピング処理を、１６並列に変換したデータを用いて行う機能を備えている。

フレーマ１００によるフレーム処理により、２．７Ｇｂ／ｓ×１６の並列データは、直列変換部１０２により変換した４３Ｇｂ／ｓの直列データと２１．５Ｇｂ／ｓのクロックＣＬＫとを多重分離部１０３に入力し、１：２の分離により２１．５Ｇｂ／ｓの信号Ｉ_ｋ，Ｑ_ｋとして、プリコーダ１０４に入力し、所定の論理に従って信号η_ｋ，ρ_ｋに変換してＤＱＰＳＫ変調部１０５に入力する。

プリコーダ１０４は、入力された同相信号Ｉ_ｋと直交信号Ｑ_ｋとを、前述のように信号η_ｋ，ρ_ｋに変換するものであり、オア回路、アンド回路、インヒビット回路等を組み合わせた論理ゲート回路により構成することができる。このプリコーダ１０４により変換された信号η_ｋ，ρ_ｋ（２１．５Ｇ ｄａｔａ）をＤＱＰＳＫ変調部１０５に入力して、ＤＱＰＳＫ光信号に変換し、ネットワーク（Ｎｅｔｗｏｒｋ）側へ送信する。このＤＱＰＳＫ変調部１０５は、分布帰還型半導体レーザ１１１の出力光を２分岐し、その一方を位相変調器１１４に、他方をπ／２位相シフトして位相変調器１１５にそれぞれ入力し、プリコーダ１０４からの２１．５Ｇｂ／ｓの信号η_ｋ，ρ_ｋに従って位相変調し、合波して強度変調器１１３に入力し、２１．５ＧＨｚのクロック（ｃｌｏｃｋ）により強度変調して、４３Ｇｂ／ｓのＩＭ−ＤＱＰＳＫ光信号として送信する。このＤＱＰＳＫ変調部１０５の位相変調器１１４，１１５及び強度変調器１１３は、例えば、ＬｉＮｂＯ_３等の電気光学効果素子により構成されたマッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ）干渉計を用いた構成が一般的である。

又ＤＱＰＳＫ復調部１０９に、ネットワーク（Ｎｅｔｗｏｒｋ）側からのＤＱＰＳＫ光信号を入力して２分岐し、一方をπ／４遅延干渉計１１６に、他方を−π／４遅延干渉計１１７に入力する。各遅延干渉計１１６，１１７は、それぞれ光導波路による２本の光路長を相違させて変調光信号の１シンボル分に相当する遅延τを与える構成とすると共に、遅延干渉計１１６は、π／４の移相部をアーム上に構成し、遅延干渉部１１７は、−π／４の移相部をアーム上に構成している。各遅延干渉計１１６，１１７の各アームからの光信号は出力側カプラを介してそれぞれ一対の受光素子（ＰＤ）に入射され、光電変換により一方の遅延干渉計１１６側から同相信号Ｉ_ｋを出力し、他方の遅延干渉計１１７側から直交信号Ｑ_ｋを出力する。

多重部１０８は、ＤＱＰＳＫ復調部１０９からの２１．５Ｇｂ／ｓの信号Ｉ_ｋ，Ｑ_ｋを多重化して４３Ｇｂ／ｓの信号と２１．５Ｇｂ／ｓのクロック（ｃｌｏｃｋ）とを並列変換部１０７に入力し、２．７Ｇｂ／ｓ×１６の並列信号に変換し、フレーマ１００に入力する。このフレーマ１００に於いては、前述のＳＯＮＥＴ，ＳＤＨ，ＯＴＵ等の伝送方式に従ったフレームからデマッピングした２．５Ｇｂ／ｓ×１６の並列信号を光送信部１０６に入力して、直列変換し且つ光信号に変換して、４０Ｇｂ／ｓの光信号をクライアント（Ｃｌｉｅｎｔ）側へ送信する。

又ＤＭＰＳＫ方式のＭ＝２ｎとした光信号の変調及び復調手段に於いて、マッハツェンダ型干渉計を用いた構成が提案されており、ｎ＝２の場合は、前述のＤＱＰＳＫ変調方式と同様の構成となる光信号通信システムも知られている（例えば、特許文献１参照）。又位相変調光信号を、クロックによって強度変調して送信し、受信側で強度変調成分を基にクロック再生を行う光信号通信手段も知られている（例えば、特許文献２参照）。
特表２００４−５１６７４３号公報 特表２００４−５３３１６３号公報 Ｐ．Ｓ．Ｃｈｏ，Ｖ．Ｓ．Ｇｒｉｇｏｒｙａｎ，Ｙ．Ａ．Ｇｏｄｉｎ，Ａ．Ｓａｌａｍｏｎ，ａｎｄ Ｙ．Ａｃｈｉａｍ，"Ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ２５−Ｇｂ／ｓ ＲＺ−ＤＱＰＳＫ ｓｉｇｎａｌｓ ｗｉｔｈ ２５−ＧＨｚ ｃｈａｎｎｅｌ ｓｐａｃｉｎｇ ｏｖｅｒ １０００ｋｍ ｏｆ ＳＭＦ−２８ｆｉｂｅｒ"，ＩＥＥＥ Ｐｈｏｔｏｎ．Ｔｅｃｈｏｎｌ．Ｌｅｔｔ．，ｖｏｌ．１５，ｐｐ．４７３−４７５，Ｍａｒ．２００３， Ｈ．Ｋｉｍ，ａｎｄ Ｒ−Ｊ．Ｅｓｓｉａｍｂｒｅ，"Ｔｒａｎｓｍｉｓｓｉｏｎ ｏｆ ８×２０Ｇｂ／ｓ ＤＱＰＳＫ ｓｉｇｎａｌｓ ｗｉｔｈ ２５−ＧＨｚ ｃｈａｎｎｅｌ ｓｐｃｉｎｇ ｏｖｅｒ ３１０−ｋｍ ＳＭＦ ｗｉｔｈ ０．８−ｂ／ｓ／Ｈｚ ｓｐｅｃｔｒａｌ ｅｆｆｉｃｉｅｎｃｙ，"ＩＥＥＥ Ｐｈｏｔｏｎ．Ｔｅｃｈｎｏｌ．Ｌｅｔｔ．Ｌｅｔｔ．，ｖｏｌ．１５，ｐｐ．７６９−７７１，Ｍａｙ．，２００３ Ｎ，Ｙｏｓｈｉｋａｎｅ，ａｎｄ Ｉ．Ｍｏｒｉｔａ，"１．１４ｂ／ｓ／Ｈｚ ｓｐｅｃｔｒａｌｌｙ−ｅｆｆｉｃｉｅｎｔ ５０×８５．４Ｇｂ／ｓ ｔｒａｎｓｍｉｓｓｉｏｎ ｏｖｅｒ ３００ｋｍ ｕｓｉｎｇ ｃｏｐｏｌａｒｉｚｅｄ ＣＳ−ＲＺ ＤＱＰＳＫ ｓｉｇｎａｌｓ"，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＯＦ２００４，ｐｏｓｔｄｅａｄｌｉｎｅ ｐａｐｅｒ，ＰＤＰ３８

前述の図１１に示す構成に於ける光信号の送信側と受信側との要部構成を、図１２に示すもので、１２１は送信処理部（ＯＴＮ ＬＳＩ）、１２２は光変調処理部（４３Ｇ ＮＢ Ｍｏｄ（Ｔｘ側））、１２３は光信号受信処理部（４３Ｇ ＮＢ Ｍｏｄ（Ｒｘ側））、１２４は受信処理部（ＯＴＮ ＬＳＩ）を示す。なお、ＳＦＩ−５インタフェースは、ＯＩＦ（Ｏｐｔｉｃａｌ Ｉｎｔｅｒｆａｃｅ Ｆｏｒｕｍ）のＯＩＦ−ＳＦＩ５−０１．０２で規格化されている４０Ｇｂ／ｓ Ｓｅｒｄｅｓ Ｆｒａｍｅｒ Ｉｎｔｅｒｆａｃｅ規格であり、光変調処理部１２２と送信処理部１２１、及び、光信号受信処理部１２３と受信処理部１２４を接続する並列信号インタフェースである。ここで、光変調処理部１２２と送信処理部１２１、および、光信号受信処理部１２３と受信処理部１２４とを接続する並列信号インタフェースはＳＦＩ−５に限らず、これに準ずるその他の信号インタフェースで構成する場合もある。

送信処理部１２１は、フレーマ等を含む構成を有し、又光変調処理部１２２は、直列変換部ＳＥＲと、多重分離部１：２ＤＭＵＸと、この多重分離部１：２ＤＭＵＸにより分離したデータｄａｔａη_ｋ、ｄａｔａρ_ｋを入力して位相変調器を制御するドライバｄｒｉｖｅｒと、分布帰還型半導体レーザＤＦＢ−ＬＤと、強度変調器とを含む構成を有するものである。この強度変調器から出力されるＲＺ−ＤＱＰＳＫ光信号は、時間軸上のｋ、ｋ＋１、ｋ＋２、・・・のｄａｔａとして示すように、｛Ｉ_ｋ，Ｑ_ｋ｝，｛Ｉ_ｋ＋１，Ｑ_ｋ＋１｝・・・として送信される。

又光信号受信処理部１２３は、π／４と−π／４との遅延干渉計と、光電変換素子ＰＤと、増幅器ａｍｐと、クロック／データ再生及び多重化を行う多重処理部ＣＤＲ＋２：１ＭＵＸと、直並列変換部Ｄｅ−ｓｅｒｉａｌｉｚｅｒとを含む構成を有し、図１１に於けるπ／４遅延干渉計１１６と、−π／４遅延干渉計１１７と、光電変換素子ＰＤと、増幅器ａｍｐと、多重部１０８と、並列変換部１１７とに相当する構成であり、多重処理部ＣＤＲ＋２：１ＭＵＸと直並列変換部Ｄｅ−ｓｅｒｉａｌｉｚｅｒとは、それぞれ集積回路化されている。又受信処理部１２４は、図１１に於けるフレーマ１００と光送信部１０６とに相当する構成である。

光信号受信処理部１２３に於いて、π／４遅延干渉計側からの光電変換された信号Ａ_ｋ，Ａ_ｋ＋１，・・・と、−π／４遅延干渉計側からの光電変換された信号Ｂ_ｋ，Ｂ_ｋ＋１，・・・とを、多重処理部ＣＤＲ＋２：１ＭＵＸにより、Ａ_ｋ，Ｂ_ｋ，Ａ_ｋ＋１，・・・として示すように多重化して、直並列変換部Ｄｅ−ｓｅｒｉａｌｉｚｅｒに転送し、この直並列変換部Ｄｅ−ｓｅｒｉａｌｉｚｅｒにより１６並列に変換し、ＳＦＩ−５インタフェースを介してフレーマ（図１１参照）を含む構成の受信処理部１２４に転送する。１６並列に変換されて受信処理部１２４に転送される信号の配列順序は、並列化タイミングにより、Ｃａｓｅ１，２，３，４の中のＣａｓｅ１，Ｃａｓｅ２の組み合わせと、Ｃａｓｅ３，Ｃａｓｅ４の組み合わせとの何れかとなる。

図１３の（ａ），（ｂ），（ｃ）は、図１２の（ａ），（ｂ），（ｃ）に於ける受信状態を示し、図１３の（ａ）は、光信号受信処理部１２３のＡチャネル（Ａｃｈ）側の信号と、Ｂチャネル（Ｂｃｈ）側の信号との各種の条件による受信状態を示す。同図に於いて、二重丸印を所望の受信状態とすると、丸印は、ＡチャネルとＢチャネルとの何れか一方又は両方の信号が所望の受信状態に対して論理反転となっている状態を示し、又三角印は、論理反転とビットスワップとによる状態を示し、又菱形印は、ビットスワップの状態を示す。又×印は、同期引き込み等の受信処理が不可能となる状態を示す。

図１３の（ｂ）、（ｃ）は光信号受信処理部１２３の直並列変換部出力と受信処理部１２４間の１６並列信号インタフェースに於ける受信状態を示している。光信号受信処理部１２３での光電変換、クロック／データ再生及び多重化、直並列変換部による信号配列順序により、Ｃａｓｅ１〜Ｃａｓｅ４の何れかの状態となり、Ｃａｓｅ１，Ｃａｓｅ２に対して、Ｃａｓｅ３，Ｃａｓｅ４は、１ピット分シフトした場合に相当する。その為、Ｃａｓｅ１，Ｃａｓｅ２に対しては、図１３の（ｂ）、Ｃａｓｅ３，Ｃａｓｅ４に対しては図１３の（ｃ）の受信状態となる。この場合も、二重丸印を所望の受信状態とすると、図１３の（ａ）の場合と同様に、丸印、三角印、菱形印、×印の受信状態となる場合が発生する。

前述のように、二重丸印の所望の受信状態の場合は、正常に光信号の受信処理が可能で、フレーム同期確立ができるが、所望の受信状態以外の場合は、フレーム同期引込みが不可能となり、従って、正常な受信処理ができない問題がある。又初期立ち上げ時に、各部の機能を詳細に設定して、所望の受信状態としても、経年変化や温度変化等により、各部の動作状態が変化した場合には、再設定が必要となる問題がある。

本発明は、前述の従来の問題点を解決するもので、所望の受信状態となるように自動的に制御可能とする。

本発明の光信号受信装置は、ＤＱＰＳＫ変調された光信号を受信復調処理する光信号受信装置に於いて、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する複数の遅延干渉計及び光電変換素子を含む受信復調部と、前記同相信号と前記直交信号とを多重化する多重化部と、該多重化部から転送された多重化信号を並列化する並列化部と、該並列化部により並列化された信号を入力してフレーム同期処理を含むフレーム処理を行う受信処理部とを備え、該受信処理部は、フレーム同期をとる為のフレーム同期回路部と、前記並列化された信号を基に受信状態を識別する受信状態識別回路と、該受信状態識別回路により識別した所望の受信状態以外の受信状態に対応し、且つ前記並列化部に於ける並列化タイミングによる受信状態に対応して、論理反転処理、ビット遅延処理、ビットスワップ処理を行う論理処理回路とを含む構成を有するものである。

又前記受信処理部の前記論理処理回路は、前記受信状態識別回路により識別した受信状態に対応して、前記並列化部により並列化されて入力された信号対応に論理反転するか否かを制御する論理反転回路部と、前記並列化されて入力された信号を１ビット遅延させるか否かを制御するセレクタと遅延回路とを含む１ビット遅延回路部と、前記並列化されて入力された信号の隣接チャネル間でビット交換する切替回路を含むビットスワップ回路部とを含む構成を有するものである。

又前記受信処理部は、前記並列化部により並列化されて入力されたフレーム同期パターンと、受信状態対応の比較パターンとを比較して受信状態を識別する受信状態識別回路と、該受信状態識別回路による所望の受信状態以外の受信状態識別結果に応じて、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御し、且つ前記フレーム同期回路部によるフレーム同期確立ができない時に、前記並列化部に於ける並列化タイミングによる受信状態に対応して、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御する制御部を備えている。

又前記受信復調部のπ／４遅延干渉計と−π／４遅延干渉計との位相差をπ／２に維持可能の構成として、前記受信処理部の前記受信状態識別回路の受信状態対応の比較パターンを、前記所望の受信状態を含めて４種類とし、該４種類の比較パターンと前記並列化部により並列化されて入力されたフレーム同期パターンとを比較して識別した受信状態に対応して、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御し、且つ前記フレーム同期回路部によるフレーム同期確立ができない時に、前記並列化部に於ける並列化タイミングによる受信状態に対応して、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御する制御部を備えている。

又本発明の光信号受信制御方法は、ＤＱＰＳＫ変調された光信号を受信復調処理する光信号受信制御方法に於いて、受信したＤＱＰＳＫ光信号を受信復調部により同相信号と直交信号との電気信号に変換し、前記同相信号と前記直交信号とを多重化部により多重化して並列化部へ転送し、該並列化部により並列化して受信処理部へ転送し、該受信処理部に於いて、前記並列化した信号と比較パターンとを比較して受信状態を識別し、所望の受信状態以外の受信状態に対応し、且つ前記並列化部に於ける並列化タイミングに従った受信状態に対応して、論理反転処理、１ビット遅延処理、ビットスワップ処理の少なくとも何れかの処理を行い、該処理をフレーム同期確立となるまで繰り返す過程を含むものである。

又前記受信処理部は、前記並列化部により並列化されて入力されたフレーム同期パターンと、受信状態対応の比較パターンとを比較して受信状態を識別し、所望の受信状態以外の受信状態識別結果に応じて、論理反転処理、１ビット遅延処理、ビットスワップ処理との少なくとも何れかの処理を行い、且つフレーム同期確立ができない時に、並列化タイミングによる受信状態に対応して、前記論理反転処理と前記１ビット遅延処理と前記ビットスワップ処理との少なくとも何れかの処理を行い、フレーム同期確立となるまで繰り返す過程を含むものである。

光信号を受信復調した同相信号と直交信号とを多重化して転送し、その多重化信号を並列化して受信処理部に入力して、光信号の受信処理を行う時に、同相信号と直交信号との多重化の順序と、多重化信号の並列化タイミングとの関係で、受信状態（１）と受信状態（２）との何れかになり、これを判定することができないから、例えば、受信状態（１）に対応した受信状態を識別して、論理反転処理、１ビット遅延処理、ビットスワップ処理を行って、フレーム同期確立が可能か否かを判定し、フレーム同期確立ができない場合、受信状態（２）として、論理反転処理、１ビット遅延処理、ビットスワップ処理を行うもので、各種の受信状態に対応して、所望の受信状態となるように自動的に制御することができる。

本発明の光信号受信装置は、図１を参照すると、ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する複数の遅延干渉計及び光電変換素子を含む受信復調部１と、同相信号と直交信号とを多重化する多重化部６と、多重化部６から転送された多重化信号を並列化する並列化部８と、この並列化部８により並列化された信号を入力してフレーム同期処理を含むフレーム処理を行う受信処理部９とを備え、この受信処理部９は、フレーム同期をとる為のフレーム同期回路部９ｃと、並列化された信号を基に受信状態を識別する受信状態識別回路９ｄと、この受信状態識別回路９ｄにより識別した所望の受信状態以外の受信状態に対応し、且つ並列化部８に於ける並列化タイミングによる受信状態に対応して、論理反転処理、ビット遅延処理、ビットスワップ処理を行う論理処理回路９ａとを含む構成を有するものである。

又本発明の光信号受信制御方法は、受信したＤＱＰＳＫ光信号を受信復調部１により同相信号と直交信号との電気信号に変換し、同相信号と直交信号とを多重化部６により多重化して並列化部８へ転送し、この並列化部８により並列化して受信処理部９へ転送し、この受信処理部９に於いて、並列化した信号と比較パターンとを比較して受信状態を識別し、所望の受信状態以外の受信状態に対応し、且つ並列化部８に於ける並列化タイミングに従った受信状態に対応して、論理反転処理、１ビット遅延処理、ビットスワップ処理の少なくとも何れかの処理を行い、これらの処理をフレーム同期確立となるまで繰り返す過程を含むものである。

図１は、本発明の実施例１の説明図であり、１はＤＱＰＳＫ光信号を受信して復調する受信復調部（ＤＱＰＳＫ ＯＲ）、２は干渉計制御部、３，４はクロック再生部（ＣＤＲ Ａ，ＣＤＲ Ｂ）、５はクロック再生制御部（ＣＤＲ ｃｏｎｔ．）、６は２：１の多重化部（ＭＵＸ）、７は多重化制御部（ＭＵＸ ｃｏｎｔ．）、８は並列化部（ＤＥＳ；Ｄｅ−Ｓｅｒｉａｌｉｚｅｒ）、９は受信処理部、９ａは論理処理部、９ｂはフレーム処理部、９ｃはフレーム同期回路部、９ｄは受信状態識別回路、１０は制御部を示す。なお、この実施例１に於いては、４０Ｇｂ／ｓのＤＱＰＳＫ信号について説明するが、これ以上の伝送速度とした場合に対しても、本発明を適用することができる。

受信処理部９は、論理処理部９ａと、フレーム処理部９ｂと、フレーム同期回路部９ｃと、受信状態識別回路９ｄとを含む構成と共に、ＬＯＦ（Ｌｏｓｓ ｏｆ Ｆｒａｍｅ）／ＯＯＦ（Ｏｕｔ ｏｆ Ｆｒａｍｅ）検出機能を有するものであり、そのＬＯＦ／ＯＯＦ検出情報を、点線矢印で示すように制御部１０に転送する。なお、受信処理部９は、２．７Ｇ×１６及び２．５Ｇ×１６として示すように、並列化部８により並列化した１６並列データを入出力処理する構成の場合を示しているが、回路素子の動作速度の向上により、並列数を少なくして処理する構成とすることも可能である。又回線容量の増大化に伴い、並列処理数を更に増加させることも可能である。又制御部１０は、受信処理部９からの点線矢印で示すＬＯＦ／ＯＯＦ検出情報が消滅するまで、干渉計制御部２を介して点線矢印の干渉計バイアス制御として示すように遅延干渉計のバイアス電圧或いは温度の制御を行い、又クロック再生制御部５を介して点線矢印の論理反転制御として示すようにデータの論理反転制御を行い、又多重化制御部７を介して点線矢印のＭＵＸのタイミング制御として示すように、２：１の多重化処理順序の制御を行うものである。

その場合、（ａ）クロック再生制御部５により、クロック再生部３，４のクロックの論理反転制御を行い、（ｂ）多重化制御部７により多重化部６の多重化タイミングを制御し、（ｃ）ＤＱＰＳＫ復調部１のπ／４遅延干渉計及び−π／４遅延干渉計を、干渉計制御部２からバイアス電圧や温度等を制御して最適動作点となるように調整する。この場合、＋π／２±ｎπ又は−π／２±ｎπの位相制御を行うもので、干渉計制御部２による調整制御手段は、既に知られている各種の手段を適用することができる。そして、前述の制御（ａ），（ｂ），（ｃ）を、受信処理部９からのＬＯＦ／ＯＯＦ検出情報が消滅するまで繰り返す。

例えば、ＤＱＰＳＫ信号受信状態を示す図１３の（ａ）に於いて、受信復調部１のＡチャネル（Ａｃｈ）とＢチャネル（Ｂｃｈ）とからの同相信号Ｉ_ｋと直交信号Ｑ_ｋとについて、二重丸印の所望の受信状態、丸印の論理反転により受信可能となる状態、三角印のビットスワップと論理反転との組み合わせにより受信可能となる状態、菱形印のビットスワップにより受信可能となる状態及び×印の受信不可能の状態を、受信処理部９の受信状態識別回路９ｄにより識別するもので、二重丸印の所望の受信状態の場合は、受信処理部９のフレーム同期回路部９ｃに於けるフレーム同期引込みが可能となる。このような所望の受信状態の場合は、制御部１０による各部の制御は行わない。

又丸印の受信状態の場合は、ＡチャネルとＢチャネルとの信号の何れか一方又は両方の位相が反転している状態であり、この受信状態ではフレーム同期引込みができないので、制御部１０からクロック再生制御部５を介してクロック再生部３，４を制御し、論理反転となる制御により、所望の受信状態の位相関係に戻すことができる。又三角印の受信状態の場合は、論理反転状態且つビットスワップ状態であるから、論理反転制御とビットスワップ制御とを行って、所望の受信状態とすることができる。又菱形印の受信状態の場合は、ビットスワップ状態であるから、ビットスワップ制御により、所望の受信状態とすることができる。

又×印の受信状態の場合、フレーム同期引込みが全くできない状態であり、前述の制御（ａ），（ｂ），（ｃ）を繰り返し、制御部１０から干渉計制御部２を介して、遅延干渉計を最適動作点となるように制御し、且つ所望の受信状態となるように、制御部１０により各部を制御することができる。前述の制御により、所望の受信状態となるように制御して、ＤＱＰＳＫ信号の受信復調処理が可能となる。

前述の×印の受信状態の場合は、少なくとも受信復調部１の遅延干渉計の制御を行うものであり、π／４遅延干渉計と−π／４遅延干渉計とをπ／２の位相差で動作するように構成した場合は、この×印の受信状態となることがないので、運用中の制御は容易となる。又二重丸印の所望の受信状態以外の受信状態に於ける論理反転制御を、クロック再生部３，４を制御して行うことができるが、受信処理部９の論理処理部９ａに於いて行うことができる。又ビットスワップ制御及び１ビット遅延制御は、論理処理部９ａに於いて行う構成とすることができる。

図２は、受信処理部９の内部構成を示すもので、２１は論理反転回路部、２２は１ビット遅延回路部、２３はビットスワップ回路部、２４はフレーム処理部、２５はフレーム同期回路部、２６はＤＱＰＳＫ信号の受信状態識別回路、２７は制御部を示す。又論理反転回路部２１のＥＯＲ０１〜ＥＯＲ１６は排他的論理和回路、Ｏｄｄ ｃｈ．は奇数チャネル設定部、Ｅｖｅｎ ｃｈ．は偶数チャネル設定部を示し、１ビット遅延回路部２２のＳＥＬはセレクタ、ＳＥＬ ｃｏｎｔ．はセレクタ制御部、Ｄは１ビットの遅延回路（Ｄｅｌａｙ）を示し、ビットスワップ回路部２３のＳＷは切替回路、ＳＷ ｃｏｎｔ．は切替制御部を示す。

論理反転回路部２１と１ビット遅延回路部２２とビットスワップ回路部２３とは、図１に於ける論理処理部９ａに相当するものであり、並列化部８（図１参照）により、２．７Ｇ×１６として示す１６並列に変換された同相信号と直交信号とからなる復調信号が受信処理部９に入力され、論理反転回路部２１と、１ビット遅延回路部２２と、ビットスワップ回路部２３とを介して、フレーム処理部２４とフレーム同期回路部２５とＤＱＰＳＫ信号の受信状態識別回路２６とに入力される。

又フレーム同期回路部２５は、ＩＴＵ−ＴＧ．７０９勧告に示されたＯＴＮ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ）の場合、ＯＴＵ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）のオーバヘッド部に、フレーム同期ビットとして、ＦＡＳ（Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）バイトが規定されており、ＯＡ１（“１１１１０１１０”）と、ＯＡ２（“００１０１０００”）とを、ＯＡ１，ＯＡ１，ＯＡ１，ＯＡ２，ＯＡ２，ＯＡ２として受信できた時、フレーム同期状態と判定する機能を備えている。なお、ＦＡＳは、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）に於けるフレームのオーバヘッドの同期バイトＡ１，Ａ２に相当するから、その場合は、ＯＴＵｋ−ＦＡＳ検出によるフレーム同期回路部は、ＳＤＨ、ＳＯＮＥＴの伝送方式に於ける同期バイトＡ１，Ａ２を検出する構成とすることができる。

又ＤＱＰＳＫ信号の受信状態識別回路２６は、フレーム同期回路部２５に対する入力信号（１６並列）を入力し、制御部２７からのＯＴＵｋ−ＦＡＳ比較バイト設定に従って、ＯＴＵｋ−ＦＡＳの比較により受信状態を識別するものであるが、フレーム同期回路部２５を、１６並列処理によるフレーム同期検出を行う構成とした場合、それぞれの検出結果を基に受信状態を識別する構成とすることも可能である。そして、識別した受信状態の情報を制御部２７に通知する。この制御部２７の機能を、図１に示す制御部１０に設けて、受信状態情報に基づいて各部を制御する構成とすることもできる。

制御部２７は、ＤＱＰＳＫ信号の受信状態識別回路２６による受信状態の通知内容に従って論理反転設定、１ビット遅延設定、ビットスワップ設定を行うと共に、受信復調部１の遅延干渉計の制御を行うものであり、例えば、奇数チャネル設定部Ｏｄｄ ｃｈ．に論理“１”を設定すると、奇数番目の排他的論理和回路により論理反転することができる。又１ビット遅延設定を行うと、１ビット遅延回路２２のセレクタ制御部ＳＥＬ ｃｏｎｔ．によりセレクタＳＥＬが制御されて、１６並列変換前の直列の信号系列が１ビット遅延された後に、１６並列に変換された状態とするもので、排他的論理和回路ＥＯＲ０１〜ＥＯＲ１６の出力信号が、ＥＯＲ０２〜ＥＯＲ１６，ＥＯＲ０１の出力信号として、ビットスワップ回路部２３に入力される。その時に、１ビット遅延回路Ｄにより、排他的論理和回路ＥＯＲ１６の出力信号を１ビット遅延させて、排他的論理和回路ＥＯＲ０１の出力位置に出力する。

又ビットスワップ回路部２３は、１６並列の隣接ビットの交換を行うものであり、図１に於ける多重化部６の多重化タイミング制御によるビット配列順序の制御と等価な制御であり、従って、このビットスワップ回路部２３を設けた構成に於いては、図１に於ける多重化タイミング制御手段を省略することも可能である。

図３は、前述の図１又は図２に於ける受信状態と制御内容とを示し、又論理状態制御のＢＳはビットスワップ制御、１Ｄは１ビット遅延制御、ＭＺＩは干渉計制御を示し、チェックマークは論理状態制御を行うことを示す。図１に於ける並列化部８により１６並列に変換して受信処理部９に入力する１６ビットパターンを、ＤＱＰＳＫ比較パターンとし、項番１〜１６として１６種類について示す。例えば、項番１３に於けるＤＱＰＳＫ比較パターン“１１１１ ０１１０ ００１０ １０００”の場合、受信状態（１）及び受信状態（２）（図１２及び図１３参照）に於いて、二重丸印で示す所望の受信状態とすると、受信状態（１）に於いては、直列の奇数番目と偶数番目との信号順序はＩｋ，Ｑｋ、又受信状態（２）に於いては、直列の奇数番目と偶数番目との信号順序はＱｋ，Ｉｋ＋１となる（図１２に於けるＲＺ−ＤＱＰＳＫ光信号の時間軸上の表示参照）。この所望の受信状態の場合、フレーム同期引込みが可能であり、フレーム同期回路部２５からのフレーム同期信号をフレーム処理部２４に入力する。

又項番１，２，５，６，１１，１２，１５，１６に於いては、×印の受信状態の場合を示し、受信状態（１），（２）の何れであるかにかかわらず、干渉計制御ＭＺＩを行うもので、図１に於ける制御部１０から干渉計制御部２を介して干渉計のバイアス制御或いは温度制御を行う。それにより、三角印、菱形印、丸印の受信状態或いは二重丸印の受信状態となるように制御する。又項番３の三角印の受信状態の場合、受信状態（１）であると、偶数番目の論理反転とビットスワップＢＳとを行う。この場合、論理反転回路部２１の偶数チャネル設定部Ｅｖｅｎ ｃｈ．に“１”を設定して、排他的論理和回路により論理反転を行い、又切替制御部ＳＷ ｃｏｎｔ．により切替回路ＳＷを制御して、奇偶数チャネル入れ換えを行う。又受信状態（２）であると、奇数番目の論理反転とビットスワップＢＳと１ビット遅延との制御を行う。

又項番４の菱形印の受信状態の場合、受信状態（１）であると、ビットスワップ制御ＢＳと行い、受信状態（２）であると、ビットスワップ制御ＢＳと１ビット遅延制御１Ｄとを行う。又項番９の丸印の受信状態の場合、受信状態（１）であると、奇数チャネルの論理反転制御を行い、受信状態（２）であると、偶数チャネルの論理反転制御を行う。

前述のように、受信状態（１），（２）に対応して、各部を制御することにより、所望の受信状態となるようにすることができるから、運用開始時は勿論のこと、運用中の各種の条件変化に対しても、受信状態を判定して、それに対応した制御により、所望の受信状態とすることが可能となる。

図４は、本発明の実施例２のフローチャートを示し、π／４遅延干渉計と−π／４遅延干渉計（図１参照）との位相差をπ／２に維持できる構成とした場合であり、図５は、その場合の受信状態と制御内容とを示す。即ち、遅延干渉計の制御を含める必要がないことにより、図３に於ける×印の受信状態を除くことができるから、図５に示すように、二重丸印と、丸印と、三角印と、菱形印との受信状態となり、受信状態（１），（２）に対応した制御内容は、項番１〜８の８種類となる。この場合もＤＱＰＳＫ比較パターン“１１１１ ０１１０ ００１０ １０００”と一致する場合を、項番７の二重丸印で示す所望の受信状態とする。

図４に於いては、先ず、ＤＱＰＳＫ比較パターンの初期設定を行う（Ａ１）。この場合、ＤＱＰＳＫ比較パターンＰは、Ｐ←１として示すように、図５の項番１を示す場合、パターン“１０１０ １１００ ０１００ ０００１”を設定することになる。このように項番に対応したＤＱＰＳＫ比較パターンＰを設定する（Ａ２）。即ち、図２に於ける制御部２７の制御により、ＤＱＰＳＫ信号受信状態識別回路２６に、ＯＴＵｋ−ＦＡＳ比較バイト設定として示すように設定し、パターン一致か否かを判定する（Ａ３）。パターン一致の場合、パターンＰに対応した受信状態（１）の制御を行う（Ａ４）。例えば、項番１のＤＱＰＳＫ比較パターンと一致した場合、受信状態は三角印であり、受信状態（１）を想定した制御内容は、偶数チャネルの論理反転制御と、ビットスワップ制御であるから、図２に於ける論理反転回路部２１を制御して、偶数チャネルの論理反転を行い、且つビットスワップ回路部２３とを制御して、隣接チャネル間のビット交換をすることになる。

そして、ＯＴＵ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）３フレーム同期確立か否かを判定する（Ａ５）。即ち、図２に於けるフレーム同期回路部２５に於いてフレーム同期確立が行われたか否かを判定する。もし、フレーム同期確立が行われた場合は、所望の受信状態となったことを示すから、この制御処理を終了する。又ステップ（Ａ３）に於いてパターン一致が検出されない場合は、Ｐ＋１により（Ａ６）、図５に於ける項番を１から２に変更し、その項番２に対応する比較パターンを設定して（Ａ２）、バターン一致か否かを判定する（Ａ３）。パターン一致となるまで、前述の処理を繰り返す。

又パターン一致により、受信状態（１）の制御を行い（Ａ４）、フレーム同期回路部２５によりフレーム同期確立ができたか否かを判定し（Ａ５）、フレーム同期確立ができない場合、パターンＰ対応の受信状態（２）の制御を行う（Ａ７）。そして、フレーム同期確立ができたか否かを判定し（Ａ８）、フレーム同期確立ができれば、所望の受信状態となったことを示すから、その制御処理を終了し、フレーム同期確立ができない場合は、ステップ（Ａ６）からステップ（Ａ２）に移行して、前述の制御処理を繰り返す。なお、図３及び図５に示す項番に対応したＤＱＰＳＫ比較パターンの順序は一例であり、他の順序であっても同様である。

前述の制御処理に於いては、ＤＱＰＳＫ比較パターンを順次選択して受信状態を識別するものであるが、ＤＱＰＳＫ信号の受信状態識別回路２６に、項番１〜８対応の８種類の比較パターンを設定して、何れの比較パターンと一致するかにより、受信状態を識別することも可能である。

図６は、本発明の実施例３の受信状態の説明図であり、同図の（Ａ）は、受信処理部１（図１参照）のπ／４遅延干渉計と−π／４遅延干渉計とを制御部１０を介して制御する場合の受信状態を示し、前述のように、二重丸印を所望の受信状態とし、丸印と、三角印と、菱形印と、×印とにより示す１６通りの受信状態となる。これに対して、π／４遅延干渉計と−π／４遅延干渉計との位相差を、約π／２に維持できる構成の場合は、×印の受信状態とならないので、図６の（Ｂ）のそれぞれ四角枠で示す１個の二重丸印と、１個の丸印と、２個の三角印との４状態となる。

更に、多重化部６（図１参照）に於ける多重化の位相が完全に固定された場合でも、並列化部８により１６並列に分配する時に、フレーム同期等を基に先頭位置を特定することができないから、受信処理部９に於いては、前述のように、受信状態（１）又は受信状態（２）となる。従って、受信処理部９に入力される１６並列の信号が、受信状態（１）又は受信状態（２）に対応することから、図６の（ｃ）又は（Ｄ）に示す四角枠内の１個の二重丸印と、１個の丸印と、２個の三角印との４状態となる。

図７は、前述の４状態に対応した制御内容を示すもので、項番１〜４の４種類のＤＱＰＳＫ比較パターンを選択設定して、受信状態を識別することができ、受信状態に対応して、図２に於ける論理反転回路部２１と、１ビット遅延回路部２２と、ビットスワップ回路部２３とを制御することになる。例えば、項番１は、図３に於ける項番３に対応し、三角印の受信状態であるから、受信状態（１）の場合は、論理反転回路部２１による偶数チャネルの論理反転制御と、ビットスワップ回路部２３によるビットスワップ制御とを行い、又受信状態（２）の場合は、論理反転回路部２１による奇数チャネルの論理反転制御と、ビットスワット回路部２３によるビットスワップ制御と、１ビット遅延回路部２２による１ビット遅延制御とを行うことにより、二重丸印の所望の受信状態となるように制御することができる。又項番３は、図３に於ける項番１０に対応し、受信状態（１），（２）に於いて、それぞれ論理反転回路部２１による奇数チャネルと偶数チャネルとの論理反転制御を行うことになる。

この場合の受信状態識別は、１個の二重丸印と、１個の丸印と、２個の三角印との合計４種類のＤＱＰＳＫ比較パターンを用いることにより行うことができるから、ＤＱＰＳＫ信号受信状態識別回路２６（図２参照）に４種類のＤＱＰＳＫ比較パターンを設定して、並列比較により、受信状態の識別処理を迅速化することができる。

図８は、本発明の実施例４の要部説明図であり、図１に於ける受信処理部９の内部構成について示し、３１は論理反転回路部、３２は１ビット遅延回路部、３３はビットスワップ回路部、３４はフレーム処理部、３５はフレーム同期回路部、３６はＤＱＰＳＫ信号の受信状態識別回路、３７は制御部を示す。又論理反転回路部３１のＥＯＲ０１〜ＥＯＲ１６は排他的論理和回路、Ｏｄｄ ｃｈ．は奇数チャネル設定部、Ｅｖｅｎ ｃｈ．は偶数チャネル設定部を示し、又１ビット遅延回路部３２のＳＥＬはセレクタ、ＳＥＬ ｃｏｎｔ．はセレクタ制御部、Ｄは１ビットの遅延回路（Ｄｅｌａｙ）を示し、又ビットスワップ回路部３３のＳＷは切替回路、ＳＷ ｃｏｎｔ．は切替制御部を示す。

１ビット遅延回路部３２と論理反転回路部３１とビットスワップ回路部３３とは、図１に於ける論理処理部９ａに相当するものであり、並列化部８（図１参照）により、２．７Ｇ×１６として示す１６並列に変換された同相信号と直交信号とからなる復調信号が受信処理部９に入力され、１ビット遅延回路部３２と、論理反転回路部３１と、ビットスワップ回路部３３とを介して、フレーム処理部３４とフレーム同期回路部３５とＤＱＰＳＫ信号の受信状態識別回路３６とに入力される。

図９は、π／４遅延干渉計と−π／４遅延干渉計（図１参照）との位相差をπ／２に維持できる構成とした場合、前述のように、遅延干渉計の制御を含める必要がないことにより、図３に於ける×印の受信状態を除くことができる。従って、図示のように、二重丸印と、丸印と、三角印と、菱形印との受信状態となり、受信状態（１），（３）に対応した制御内容は、項番１〜８の８種類となる。この場合もＤＱＰＳＫ比較パターン“１１１１ ０１１０ ００１０ １０００”と一致する場合を、項番７の二重丸印で示す所望の受信状態とする。なお、図５に於ける受信状態（１）と同様の受信状態（１）については、制御内容は同一となるが、受信状態（３）は、図５に於ける受信状態（２）と同様ではあるが、図８に示すように、１ビット遅延回路部３２の後段に論理反転回路部３１を接続していることにより、制御内容は異なったものとなる。

図１０は、本発明の実施例４のフローチャートを示し、先ず、ＤＱＰＳＫ比較パターンの初期設定を行う（Ｂ１）。この場合、ＤＱＰＳＫ比較パターンＰは、Ｐ←１として示すように、図９の項番１を示す場合、パターン“１０１０ １１００ ０１００ ０００１”を設定することになる。このように項番に対応したＤＱＰＳＫ比較パターンＰを設定する（Ｂ２）。即ち、図８に於ける制御部３７の制御により、ＤＱＰＳＫ信号受信状態識別回路３６に、ＯＴＵｋ−ＦＡＳ比較バイト設定として示すように設定し、パターン一致か否かを判定する（Ｂ３）。パターン一致の場合、パターンＰに対応した図９に示す受信状態（１）の制御を行う（Ｂ４）。例えば、項番１のＤＱＰＳＫ比較パターンと一致した場合、受信状態は三角印であり、受信状態を想定した制御内容は、偶数チャネルの論理反転制御と、ビットスワップ制御であるから、図８に於ける論理反転回路部３１を制御して、偶数チャネルの論理反転を行い、且つビットスワップ回路部３３とを制御して、隣接チャネル間のビット交換をすることになる。

そして、ＯＴＵ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）３フレーム同期確立か否かを判定する（Ｂ５）。即ち、図８に於けるフレーム同期回路部３５に於いてフレーム同期確立が行われたか否かを判定する。もし、フレーム同期確立が行われた場合は、所望の受信状態となったことを示すから、この制御処理を終了する。又本ステップに於いてパターン一致が検出されない場合は、Ｐ＋１により（Ｂ６）、図９に於ける項番を１から２に変更し、その項番２に対応する比較パターンを設定して（Ｂ２）、バターン一致か否かを判定する（Ｂ３）。このステップ（Ｂ３）に於けるパターン一致が得られるまで、前述の処理を繰り返す。

又パターン一致により、受信状態（１）の制御を行い（Ｂ４）、フレーム同期回路部３５によりフレーム同期確立ができたか否かを判定し（Ｂ５）、フレーム同期確立ができない場合、受信状態（１）の制御に加えて、図８に於ける１ビット遅延回路部３２を制御する（Ｂ７）。これは図９の受信状態（３）の制御に相当する。そして、フレーム同期確立ができたか否かを判定し（Ｂ８）、フレーム同期確立ができれば、所望の受信状態となったことを示すから、その制御処理を終了し、フレーム同期確立ができない場合は、ステップ（Ｂ６）により、次の項番に移行する処理を行って、前述の制御処理を繰り返す。なお、図９に示す項番に対応したＤＱＰＳＫ比較パターンの順序は一例であり、他の順序であっても同様である。

前述の制御処理に於いては、ＤＱＰＳＫ比較パターンを順次選択して受信状態を識別するものであるが、ＤＱＰＳＫ信号の受信状態識別回路３６に、項番１〜８対応の８種類の比較パターンを設定して、何れの比較パターンと一致するかにより、受信状態を識別することも可能である。

本発明の実施例１の説明図である。 本発明の実施例１の要部説明図である。 本発明の実施例１の受信状態と制御内容との説明図である。 本発明の実施例２のフローチャートである。 本発明の実施例２の受信状態と制御内容との説明図である。 本発明の実施例３の受信状態の説明図である。 本発明の実施例３の受信状態と制御内容との説明図である。 本発明の実施例４の要部説明図である。 本発明の実施例４の受信状態と制御内容との説明図である。 本発明の実施例４のフローチャートである。 従来の光信号送受信装置の説明図である。 従来の光信号送信部と光信号受信部との要部説明図である。 受信状態の説明図である。

符号の説明

１ 受信復調部（ＤＱＰＳＫ ＯＲ）
２ 干渉計制御部
３，４ クロック再生部（ＣＤＲ Ａ，ＣＤＲ Ｂ）
５ クロック再生制御部（ＣＤＲ ｃｏｎｔ．）
６ 多重化部（ＭＵＸ）
７ 多重化制御部（ＭＵＸ ｃｏｎｔ．）
８ 並列化部（ＤＥＳ）
９ 受信処理部
９ａ 論理処理部
９ｂ フレーム処理部
９ｃ フレーム同期回路部
９ｄ 受信状態識別回路
２１ 論理反転回路部
２２ １ビット遅延回路部
２３ ビットスワップ回路部
２４ フレーム処理部
２５ フレーム同期回路部
２６ ＤＱＰＳＫ信号受信状態識別回路
２７ 制御部

Claims (6)

1. ＤＱＰＳＫ変調された光信号を受信復調処理する光信号受信装置に於いて、
   ＤＱＰＳＫ光信号を入力して同相信号と直交信号との電気信号に変換する複数の遅延干渉計及び光電変換素子を含む受信復調部と、
   前記同相信号と前記直交信号とを多重化する多重化部と、
   該多重化部から転送された多重化信号を並列化する並列化部と、
   該並列化部により並列化された信号を入力してフレーム同期処理を含むフレーム処理を行う受信処理部とを備え、
   該受信処理部は、フレーム同期をとるフレーム同期回路部と、前記並列化された信号を基に受信状態を識別する受信状態識別回路と、該受信状態識別回路により識別した所望の受信状態以外の受信状態に対応し、且つ前記並列化部に於ける並列化タイミングによる受信状態に対応して、論理反転処理と、ビット遅延処理との後にビットスワップ処理を行う構成の論理処理回路とを含む構成を有する
   ことを特徴とする光信号受信装置。
2. 前記受信処理部の前記論理処理回路は、前記受信状態識別回路により識別した受信状態に対応して、前記並列化部により並列化されて入力された信号対応に論理反転するか否かを制御する論理反転回路部と、前記並列化されて入力された信号を１ビット遅延させるか否かを制御するセレクタと遅延回路とを含む１ビット遅延回路部と、該１ビット遅延回路部と前記論理反転回路部との後段に接続し、前記並列化されて入力された信号の隣接チャネル間でビット交換する切替回路を含むビットスワップ回路部とを含む構成を有することを特徴とする請求項１記載の光信号受信装置。
3. 前記受信処理部は、前記並列化部により並列化されて入力されたフレーム同期パターンと、受信状態対応の比較パターンとを比較して受信状態を識別する受信状態識別回路と、該受信状態識別回路による所望の受信状態以外の受信状態識別結果に応じて、前記論理反転回路部と前記１ビット遅延回路部とそれらの後段に接続した前記ビットスワップ回路部との少なくとも何れかを制御し、且つ前記フレーム同期回路部によるフレーム同期確立ができない時に、前記並列化部に於ける並列化タイミングによる受信状態に対応して、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御する制御部を備えたことを特徴とする請求項１又は２記載の光信号受信装置。
4. 前記受信復調部のπ／４遅延干渉計と−π／４遅延干渉計との位相差をπ／２に維持可能の構成として、前記受信処理部の前記受信状態識別回路の受信状態対応の比較パターンを、前記所望の受信状態を含めて４種類とし、該４種類の受信状態に対応した比較パターンと前記並列化部により並列化されて入力されたフレーム同期パターンとを比較して識別した受信状態に従って、前記論理反転回路部と前記１ビット遅延回路部とそれらの後段の前記ビットスワップ回路部との少なくとも何れかを制御し、且つ前記フレーム同期回路部によるフレーム同期確立ができない時に、前記並列化部に於ける並列化タイミングによる受信状態に対応して、前記論理反転回路部と前記１ビット遅延回路部と前記ビットスワップ回路部との少なくとも何れかを制御する制御部を備えたことを特徴とする請求項１又は２記載の光信号受信装置。
5. ＤＱＰＳＫ変調された光信号を受信復調処理する光信号受信制御方法に於いて、
   受信したＤＱＰＳＫ光信号を受信復調部により同相信号と直交信号との電気信号に変換し、前記同相信号と前記直交信号とを多重化部により多重化して並列化部へ転送し、該並列化部により並列化して受信処理部へ転送し、該受信処理部に於いて、前記並列化した信号と比較パターンとを比較して受信状態を識別し、所望の受信状態以外の受信状態に対応し、且つ前記並列化部に於ける並列化タイミングに従った受信状態に対応して、論理反転処理、１ビット遅延処理、及びそれらの後段のビットスワップ処理の少なくとも何れかの処理を行い、該処理をフレーム同期確立となるまで繰り返す過程を含む
   ことを特徴とする光信号受信制御方法。
6. 前記受信処理部は、前記並列化部により並列化されて入力されたフレーム同期パターンと、受信状態対応の比較パターンとを比較して受信状態を識別し、所望の受信状態以外の受信状態識別結果に応じて、論理反転処理、１ビット遅延処理、及びそれらの後段のビットスワップ処理との少なくとも何れかの処理を行い、且つフレーム同期確立ができない時に、並列化タイミングによる受信状態に対応して、前記論理反転処理と前記１ビット遅延処理と前記ビットスワップ処理との少なくとも何れかの処理を行い、フレーム同期確立となるまで繰り返す過程を含むことを特徴とする請求項５の光信号受信制御方法。

Images