JPH1132008A

JPH1132008A - 光伝送装置

Info

Publication number: JPH1132008A
Application number: JP9184008A
Authority: JP
Inventors: Masahito Tomizawa; 将人富沢; Shinji Matsuoka; 伸治松岡; Norio Okawa; 典男大川; Yoshiaki Yamabayashi; 由明山林
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1997-07-09
Filing date: 1997-07-09
Publication date: 1999-02-02
Anticipated expiration: 2017-07-09
Also published as: JP3545572B2

Abstract

(57)【要約】【課題】ビットレートを上昇させることなくディジタ
ル信号の誤り訂正符号化を行い、ディジタル信号とその
冗長ビットを光信号に変換して伝送する。【解決手段】Ｎビットのディジタル信号を第１の光信
号に変換する信号送信回路と、ディジタル信号の誤り訂
正符号化による冗長ビットを生成する冗長ビット生成回
路と、冗長ビットを第１の光信号とは別の波長の第２の
光信号に変換する冗長ビット送信回路と、第１の光信号
と第２の光信号を波長多重して送信する光多重回路と、
波長多重伝送された第１の光信号と第２の光信号を分離
する光分離回路と、第１の光信号をディジタル信号に変
換する信号受信回路と、第２の光信号を冗長ビットに変
換する冗長ビット受信回路と、冗長ビットを用いて信号
受信回路から出力されたディジタル信号の誤り訂正を行
う冗長ビット処理回路とを備え、ディジタル信号と冗長
ビットを波長多重伝送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号の
誤り訂正符号化を行い、光信号に変換して伝送する光伝
送装置に関する。

【０００２】

【従来の技術】近年、光信号を光のままで増幅するエル
ビウム添加ファイバ増幅器（ＥＤＦＡ）を用いた線形中
継器が実用化され、再生中継間隔の長スパン化が可能に
なった。現在では再生中継間隔 320ｋｍを越える光伝送
システムが実現されつつある。この線形中継器を用いた
光伝送システムは経済性および汎用性に優れているの
で、再生中継間隔の長スパン化に応じたコスト低減が可
能である。しかし、再生中継間隔を制限する要因もあ
る。それは、線形中継器の多段接続による光雑音の累積
と、光のエンドエンド間での波長分散による波形劣化で
あり、ビットレートが高くなればなるほど顕著になる。
特に、波長分散による再生中継間隔の制限は大きく、ビ
ットレートの２乗に逆比例して再生中継間隔が短くな
る。

【０００３】すなわち、線形中継器の多段接続によって
再生中継間隔は広がるが、光雑音の累積と再生中継器間
での波長分散による波形劣化により符号誤り率（ＢＥ
Ｒ）が高くなる。これを経済的に改善する方法として誤
り訂正符号技術がある。近年、主に海底高速伝送システ
ムでは、リード・ソロモン符号が検討されている（P.M.
Gabla, et al.,IEEE Photon. Technol. Lett., vol.4,
no.10, pp.1148-1151, 1992)。この誤り訂正符号は、訂
正能力が優れているが、伝送路速度をＳＤＨに準拠しな
いビットレートへ上昇させるので、既存のＳＤＨ再生中
継回路に採用することができない。

【０００４】ところで、従来はスタンドアローンなシス
テムと考えられてきた海底伝送システムもネットワーク
のオープン化に伴い、国際標準インタフェースによる相
互接続を余儀なくされている。さらに、ネットワークの
一元管理が要求される陸上伝送システムではＳＤＨイン
タフェースは必須である。

【０００５】このＳＤＨインタフェースでは、誤り訂正
符号のチェックビットをセクションオーバヘッド（ＳＯ
Ｈ）またはパスオーバヘッド（ＰＯＨ）の未定義バイト
に書き込む機能を有しており、これに適合する誤り訂正
符号として３種類が提案されている。第１は、52Ｍbit/
s のＶＣ−３ごとに誤り訂正をかける (6208,6195)ハミ
ング符号である（W.Grover and T.Moore, IEEE Transac
tions on Communications, vol.38, no.4, p.467) 。し
かし、これはＶＣ−３以外のパスに対しては符号化がで
きない。ＡＴＭセルのサポートにより様々な連結パスＶ
Ｃ−４−Ｘc(１＜Ｘ＜16）が導入されるが、それぞれに
異なった符号／復号化回路が必要になり、経済的ではな
い。さらに、誤り訂正する前に、Ｋ１，Ｋ２バイトを用
いた伝送路切替が行われるので、このときに起こるビッ
トロスに対して何ら講ずる手段がない。

【０００６】第２は、中継セクション終端ごとにＳＴＭ
−１を３分割し、それぞれに12並列で符号化を行う (52
4,522)リード・ソロモン符号である（V.Paxal, et al.,
European Transactions on Telecommunication, vol.
4, no.6, p.623)。これは、エンドトゥエンドの信号伝
送において、各再生中継器ごとに復号化が必要であり、
そのたびに遅延が累積する。

【０００７】第３は、 156Ｍbit/s のＡＵ−４単位に処
理する (18880,18865)ハミング符号、または８並列ＡＵ
−４を処理する (2370,2358)ハミング符号である（特開
平８−３３５９２３号公報）。この符号・復号処理は、
多重セクションレイヤで行われる。この符号は、ＳＤ
Ｈ準拠、すべてのパスサイズに適用可能、再生中継
器への変更が不要、復号処理による累積遅延の抑圧、
伝送路切替（Automatic Protection Switching：ＡＰ
Ｓ）に適合、などの多くの利点を有する。

【０００８】一方、時分割多重化による伝送速度の超高
速化と並行して、光ファイバの広帯域性を利用して複数
の波長の光信号を一括して伝送する波長多重伝送技術も
発展してきている。波長多重伝送方式は、光ファイバの
有効利用と拡張性に長けているが、非線形光学効果のう
ち特に四光波混合の影響で伝送距離が制限されている。
さらに、波長多重伝送システムは論理的には波長ごとの
個別システムの集合であり、終端処理回路など装置コス
トの多くを占めている回路が波長多重数に応じて必要に
なる。また、架数、収容面積も波長多重数に応じて多く
なる。また、波長別のシステムごとに別々のクロックで
動作させなければならず、クロック系回路が複雑化して
高コストになる。すなわち、時分割多重伝送システムは
Ｎ多重することにより装置コストを約Ｎ^1/2に下げるこ
とができるが、波長多重伝送システムはＮ多重すること
により装置コストもＮ倍に上がる。

【０００９】この波長多重伝送システムの装置コストを
低減する方法として、クロック信号に１波長を割り当て
て伝送し、受信側で各波長の信号群がこの伝送されたク
ロックに乗り換え、フレーム同期回路および終端処理回
路が単一クロックで並列に並んだ信号を並列のまま処理
する並列伝送技術が提案されている（特開平９−３６８
３３号公報「多重化端局装置」）。

【００１０】また、主信号とパリティビットを別波長で
伝送して品質を向上させる技術も提案されている（M.S.
Kao, et al.,"A product-coded WDM coding system", I
EEETrans. Commun., vol.44, no.1, pp.43-46, 1996)
。

【００１１】

【発明が解決しようとする課題】従来の誤り訂正符号技
術では、ＳＤＨへの適合と誤り訂正能力との間にトレー
ドオフの関係があった。すなわち、ＳＤＨに整合する誤
り訂正符号は、誤り訂正能力が劣る問題点があった。例
えば、 (18880,18865)ハミング符号では誤り率が10^-6か
ら10^-8程度にしか改善されず、 (2370,2358)ハミング符
号でも10^-9程度にしか改善されない。

【００１２】一方、従来の波長多重伝送システムは、四
光波混合によるクロストークが避けられない。さらに、
トータルの波長分散が大きいときには、各波長間の位相
差が１ビットを越えてしまい、クロックは同一でもフレ
ームが崩れる可能性がある。したがって、波長分散の小
さい範囲でのみ適用されることになる。

【００１３】また、上記の主信号とパリティビットを別
波長で伝送する技術においても、四光波混合によるクロ
ストークの問題とともに、波長分散遅延の問題が避けら
れない。さらに、その構成では、送受信器が半導体レー
ザアレイおよびフォトダイオードアレイで構成されてい
るので、通常の光伝送システムに対する汎用性や拡張性
の面で劣っている。

【００１４】本発明は、ビットレートを上昇させること
なくディジタル信号の誤り訂正符号化を行い、ディジタ
ル信号とその冗長ビットを光信号に変換して伝送する光
伝送装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】誤り訂正能力を高くしよ
うとすると、誤り訂正符号化による冗長ビット（チェッ
クビット）が多く必要になり、符号効率が悪くなってＳ
ＯＨに入らなくなる。そこで、本発明は、冗長ビットに
別波長を割り当てて主信号と波長多重伝送する。例え
ば、ＳＤＨのバイト処理と適合させるために信号をＮビ
ットとし、それぞれの信号に対してlog₂(N＋1)ビットの
冗長ビットを生成する。符号は、高速処理に適したハミ
ング符号とする。

【００１６】また、２波長の波長多重伝送では、遅延調
整にクロックバッファとフレーム同期回路を用いること
により、波長分散による位相差調整範囲を拡大すること
ができる。

【００１７】

【発明の実施の形態】

（第１の実施形態）図１は、本発明の光伝送装置の基本
構成を示す。

【００１８】図において、送信側は、信号送信回路１
０、冗長ビット生成回路２０、冗長ビット送信回路３
０、光多重回路４０から構成される。受信側は、光分離
回路５０、信号受信回路６０、冗長ビット受信回路７
０、冗長ビット処理回路８０から構成される。ここで、
通常のセクション終端処理は８ビットに分離してから行
われるので、終端回路は図外に配置される（Y.Yamabaya
shi, et al.,J.Lightwave Technol., vol.11, no.5/6,
pp.875-881, 1993) 。

【００１９】図２は、信号送信回路１０の構成例を示
す。図において、信号送信回路１０は、８並列信号を入
力してビット多重する８：１ビット多重化回路１１と、
その出力信号を波長λ１の光信号に変換する電気／光変
換回路１２から構成される。電気／光変換回路１２は、
レーザ光源と外部変調器を組み合わせた構成、半導体レ
ーザを直接変調する構成、半導体レーザと吸収型光変調
器を集積化した構成のいずれを用いてもよい。

【００２０】図３は、冗長ビット生成回路２０の構成例
を示す。図において、冗長ビット生成回路２０は、信号
送信回路１０に入力される８並列信号ｉ１〜ｉ８を分岐
する分岐部２１と、８並列信号に対して(12,8)ハミング
符号化を行うＥＸＯＲ部２２から構成される。ＥＸＯＲ
部２２は、４つのＥＸＯＲ回路２２−１〜２２−４から
構成され、各ＥＸＯＲ回路の演算論理は、ａ１＝Σｉｊ：｛ｊ＝1,2,3,4,6,8 ｝ａ２＝Σｉｊ：｛ｊ＝2,3,4,5,7 ｝ａ３＝Σｉｊ：｛ｊ＝3,4,5,6,8 ｝ａ４＝Σｉｊ：｛ｊ＝1,2,3,5,7,8 ｝ …(1) と表される。これは、信号の多項式ｘ⁷を生成多項式ｘ
⁴＋ｘ＋１で割算した余りを算出する論理を８ビットパ
ラレルに行った場合の論理式である。なお、符号の短縮
化に用いられる短縮多項式はｘ³＋ｘ＋１である。

【００２１】このＥＸＯＲ部２２の等価回路は、図４に
示すようにシフトレジスタ２３と排他的論理和回路２４
を用いて表すことができる。式(1) および図３の構成
は、図４に示す等価回路の論理を８並列で行うものであ
る。

【００２２】図５は、冗長ビット送信回路３０の構成例
を示す。図において、冗長ビット送信回路３０は、冗長
ビット生成回路２０から出力される４並列冗長ビット信
号ａ１〜ａ４を入力してビット多重する４：１ビット多
重化回路３１と、その出力信号を波長λ２の光信号に変
換する電気／光変換回路３２から構成される。

【００２３】このように、信号送信回路１０からは波長
λ１の光信号が出力され、冗長ビット送信回路３０から
は波長λ２の光信号が出力され、光多重回路４０で波長
多重される。光多重回路４０としては、一般的には光カ
プラを用いるが、損失の小さい光合波器を用いてもよ
い。また、光分離回路５０は、波長多重伝送された波長
λ１およびλ２の光信号を分波する光分波器を用いる。

【００２４】図６は、信号受信回路６０の構成例を示
す。図において、信号受信回路６０は、波長λ１の光信
号を電気信号に変換する光／電気変換回路６１と、電気
信号からクロックを抽出するクロック抽出回路６２と、
そのクロックを用いて電気信号を識別再生する識別再生
回路６３と、識別再生された信号を８並列信号にビット
分離する１：８ビット分離回路６４と、８並列信号のフ
レーム同期をとるフレーム同期回路６５と、各ビットご
とに遅延を調整する可変遅延回路６６から構成される。

【００２５】ここで、従来の信号受信回路と異なる点
は、クロック抽出回路６２から冗長ビット受信回路７０
にクロックＣＬＫが出力されること、フレーム同期回路
６５から冗長ビット受信回路７０にフレームパルスＦＰ
が出力されること、冗長ビット受信回路７０からの制御
信号ＣＯＮＴに応じて各ビットの遅延が調整されること
である。可変遅延回路６６には、ＳＲＡＭ等のメモリや
可変長の遅延線を用いることができる。

【００２６】図７は、冗長ビット受信回路７０の構成例
を示す。図において、冗長ビット受信回路７０は、波長
λ２の光信号（冗長ビット）を電気信号に変換する光／
電気変換回路７１と、電気信号からクロックを抽出する
クロック抽出回路７２と、そのクロックを用いて電気信
号を識別再生する識別再生回路７３と、識別再生された
信号を４並列冗長ビット信号にビット分離する１：４ビ
ット分離回路７４と、信号受信回路６０のクロック抽出
回路６２から出力されるクロックＣＬＫの位相に抽出し
たクロックを合わせるクロックバッファ７５と、クロッ
ク同期した４並列冗長ビット信号のフレーム同期をとる
フレーム同期回路７６と、各ビットごとに遅延を調整す
る可変遅延回路７７と、フレーム位相差検出回路７８か
ら構成される。

【００２７】なお、位相同期ループ（ＰＬＬ）を用いて
クロック抽出回路７２とクロックバッファ７５を１つの
回路で構成してもよい。この場合は分周されたクロック
がＰＬＬに入力され、信号受信回路６０で抽出されたク
ロックＣＬＫに位相が合ったクロックでデータが識別再
生される。

【００２８】ここで、フレーム同期回路７６は、ＳＤＨ
のフレーム同期パタンがＦ６，28（16進数）なのに対し
て、Ａ，８のパタン照合を行って同期をとる。また、フ
レーム位相差検出回路７８は、信号受信回路６０のフレ
ーム同期回路６５から出力されたフレームパルスＦＰ
と、フレーム同期回路７６から出力されたフレームパル
スの位相差を検出し、信号受信回路６０の可変遅延回路
６６および冗長ビット受信回路７０の可変遅延回路７７
に制御信号を出力する。なお、フレーム位相差検出回路
７８は、ＥＸＯＲ回路とカウンタまたはその他の回路で
構成することができる。

【００２９】図８は、冗長ビット処理回路８０の構成例
を示す。図において、冗長ビット処理回路８０は、信号
受信回路６０から出力される８並列信号を分岐する分岐
部８１と、冗長ビット受信回路７０から出力される冗長
ビットを用いて８並列信号の誤りビット検出を行うＥＸ
ＯＲ部８２と、その出力信号ｓ１〜ｓ４から８並列信号
ｉ１〜ｉ８のどのビットが誤っているかを特定するパタ
ーン識別回路８３と、８並列信号ｉ１〜ｉ８の誤りビッ
トを訂正するビット別ＥＸＯＲ回路８４から構成され
る。

【００３０】ＥＸＯＲ部８２は、４つのＥＸＯＲ回路８
２−１〜８２−４から構成され、各ＥＸＯＲ回路の演算
論理は、と表される。このＥＸＯＲ部８２の等価回路は、図９に
示すようにシフトレジスタ２３と排他的論理和回路２４
を用いて表すことができる（M.Tomizawa, et al.,J.Lig
htwave Technol., vol.15, no.1m, pp.43-52, 1997) 。
シフトレジスタ間を接続する破線は、レジスタが保持し
ているデータをロードすることを示す。式(2) および図
８の構成は、図９に示す等価回路の論理を８並列で行う
ものである。

【００３１】ここで、パターン識別回路８３で識別され
る誤りビットとシンドロームの関係を表１に示す。

【００３２】

【表１】

【００３３】ビット別ＥＸＯＲ回路８４では、ｉ１から
ｉ８までそれぞれのラインにＥＸＯＲが配置されてお
り、パターン識別回路８３が表１に基づいて誤りビット
を特定し、出力されたパルスが各ＥＸＯＲを駆動して誤
りを訂正する。

【００３４】（第２の実施形態）第１の実施形態は８ビ
ットパラレルであったが、第２の実施形態では64ビット
パラレルに展開した処理を行う例を示す。ここで、パラ
レル数と生成多項式および短縮多項式の関係を表２に示
す。

【００３５】

【表２】

【００３６】64パラレルに行う符号は (71,64)短縮ハミ
ング符号になる。本実施形態では、冗長ビットにさらに
フラグを１ビット加えて (72,64)ハミング符号とする。
したがって、信号用には64：１多重分離回路が必要にな
り、冗長ビット用には８：１多重分離回路が必要にな
る。

【００３７】信号受信回路６０の識別再生回路６３の後
段の構成は、１：64分離回路、フレーム同期回路、可変
遅延回路の順でもよいし、１：８分離回路、フレーム同
期回路、１：８分離回路、可変遅延回路の順でもよい。
この場合は、クロック抽出回路６２から冗長ビット受信
回路７０に与えるクロックＣＬＫを８分周する回路が必
要になる。また、ＳＤＨ装置で中継セクション終端回路
を８分周クロックで動作せる場合は、中継セクション終
端回路が冗長ビット処理回路８０よりも高速側に配置さ
れる。

【００３８】信号送信回路１０および信号受信回路６
０、冗長ビット送信回路３０および冗長ビット受信回路
７０は、第１の実施形態と同じアーキテクチャである
が、冗長ビット生成回路２０および冗長ビット処理回路
８０は大きく異なる。冗長ビット生成回路２０は、信号
多項式ｘ⁶³をｘ⁷＋ｘ³＋１で割算した余りを生成する論
理を64パラレルに行う回路であり、信号列をi[1]〜i[6
4] 、生成される冗長ビットをa[1]〜a[8]とすると、次
のような論理となる。

【００３９】 a[1]＝i[1] ＋i[4] ＋i[7] ＋i[8] ＋i[10]＋i[13]＋i[14]＋i[15]＋i[16] ＋i[18]＋i[19]＋i[20]＋i[25]＋i[26]＋i[27]＋i[28]＋i[29]＋i[30] ＋i[31]＋i[35]＋i[36]＋i[37]＋i[39]＋i[40]＋i[44]＋i[46]＋i[49] ＋i[51]＋i[52]＋i[53]＋i[54]＋i[55]＋i[57]＋i[59]＋i[61] a[2]＝i[2] ＋i[5] ＋i[8] ＋i[9] ＋i[11]＋i[14]＋i[15]＋i[16]＋i[17] ＋i[19]＋i[20]＋i[21]＋i[26]＋i[27]＋i[28]＋i[29]＋i[30]＋i[31] ＋i[32]＋i[36]＋i[37]＋i[38]＋i[40]＋i[41]＋i[45]＋i[47]＋i[50] ＋i[52]＋i[53]＋i[54]＋i[55]＋i[56]＋i[58]＋i[60]＋i[62] a[3]＝i[3] ＋i[6] ＋i[9] ＋i[10]＋i[12]＋i[15]＋i[16]＋i[17]＋i[18] ＋i[20]＋i[21]＋i[22]＋i[27]＋i[28]＋i[29]＋i[30]＋i[31]＋i[32] ＋i[33]＋i[37]＋i[38]＋i[39]＋i[41]＋i[42]＋i[46]＋i[48]＋i[51] ＋i[53]＋i[54]＋i[55]＋i[56]＋i[57]＋i[59]＋i[61]＋i[63] a[4]＝i[4] ＋i[7] ＋i[10]＋i[11]＋i[13]＋i[16]＋i[17]＋i[18]＋i[19] ＋i[21]＋i[22]＋i[23]＋i[28]＋i[29]＋i[30]＋i[31]＋i[32]＋i[33] ＋i[34]＋i[38]＋i[39]＋i[40]＋i[42]＋i[43]＋i[47]＋i[49]＋i[52] ＋i[54]＋i[55]＋i[56]＋i[57]＋i[58]＋i[60]＋i[62]＋i[64] a[5]＝i[1] ＋i[4] ＋i[5] ＋i[7] ＋i[10]＋i[11]＋i[12]＋i[13]＋i[15] ＋i[16]＋i[17]＋i[22]＋i[23]＋i[24]＋i[25]＋i[26]＋i[27]＋i[28] ＋i[32]＋i[33]＋i[34]＋i[36]＋i[37]＋i[41]＋i[43]＋i[46]＋i[48] ＋i[49]＋i[50]＋i[51]＋i[52]＋i[54]＋i[56]＋i[58]＋i[63] a[6]＝i[2] ＋i[5] ＋i[6] ＋i[8] ＋i[11]＋i[12]＋i[13]＋i[14]＋i[16] ＋i[17]＋i[18]＋i[23]＋i[24]＋i[25]＋i[26]＋i[27]＋i[28]＋i[29] ＋i[33]＋i[34]＋i[35]＋i[37]＋i[38]＋i[42]＋i[44]＋i[47]＋i[49] ＋i[50]＋i[51]＋i[52]＋i[53]＋i[55]＋i[57]＋i[59]＋i[64] a[7]＝i[3] ＋i[6] ＋i[7] ＋i[9] ＋i[12]＋i[13]＋i[14]＋i[15]＋i[17] ＋i[18]＋i[19]＋i[24]＋i[25]＋i[26]＋i[27]＋i[28]＋i[29]＋i[30] ＋i[34]＋i[35]＋i[36]＋i[38]＋i[39]＋i[43]＋i[45]＋i[48]＋i[50] ＋i[51]＋i[52]＋i[53]＋i[54]＋i[56]＋i[58]＋i[60] a[8]＝Flag bit(0 or 1) …(3)

【００４０】なお、フレーム同期回路の代わりに、a[8]
を常にモニタしてバイトの先頭位置を識別するようにし
てもよい。

【００４１】冗長ビット処理回路８０の論理は、シンド
ロームをs[1]〜s[7]とすると、次のようになる。 s[1]＝a[2] ＋a[6] ＋a[7] ＋i[3] ＋i[7] ＋i[14]＋i[17]＋i[20]＋i[21] ＋i[23]＋i[26]＋i[27]＋i[28]＋i[29]＋i[31]＋i[32]＋i[33]＋i[38] ＋i[39]＋i[40]＋i[41]＋i[42]＋i[43]＋i[44]＋i[48]＋i[49]＋i[50] ＋i[52]＋i[53]＋i[57]＋i[59]＋i[62]＋i[64] s[2]＝a[1] ＋a[5] ＋a[6] ＋i[2] ＋i[6] ＋i[13]＋i[16]＋i[19]＋i[20] ＋i[22]＋i[25]＋i[26]＋i[27]＋i[28]＋i[30]＋i[31]＋i[32]＋i[37] ＋i[38]＋i[39]＋i[40]＋i[41]＋i[42]＋i[43]＋i[47]＋i[48]＋i[49] ＋i[51]＋i[52]＋i[56]＋i[58]＋i[61]＋i[63]＋i[64] s[3]＝a[4] ＋a[5] ＋i[1] ＋i[5] ＋i[12]＋i[15]＋i[18]＋i[19]＋i[21] ＋i[24]＋i[25]＋i[26]＋i[27]＋i[29]＋i[30]＋i[31]＋i[36]＋i[37] ＋i[38]＋i[39]＋i[40]＋i[41]＋i[42]＋i[46]＋i[47]＋i[48]＋i[50] ＋i[51]＋i[55]＋i[57]＋i[60]＋i[62]＋i[63]＋i[64] s[4]＝a[2] ＋a[3] ＋a[4] ＋a[6] ＋i[3] ＋i[4] ＋i[7] ＋i[11]＋i[18] ＋i[21]＋i[24]＋i[25]＋i[27]＋i[30]＋i[31]＋i[32]＋i[33]＋i[35] ＋i[36]＋i[37]＋i[42]＋i[43]＋i[44]＋i[45]＋i[46]＋i[47]＋i[48] ＋i[52]＋i[53]＋i[54]＋i[56]＋i[57]＋i[61]＋i[63] s[5]＝a[1] ＋a[2] ＋a[3] ＋a[5] ＋i[2] ＋i[3] ＋i[6] ＋i[10]＋i[17] ＋i[20]＋i[23]＋i[24]＋i[26]＋i[29]＋i[30]＋i[31]＋i[32]＋i[34] ＋i[35]＋i[36]＋i[41]＋i[42]＋i[43]＋i[44]＋i[45]＋i[46]＋i[47] ＋i[51]＋i[52]＋i[53]＋i[55]＋i[56]＋i[60]＋i[62] s[6]＝a[1] ＋a[2] ＋a[4] ＋i[1] ＋i[2] ＋i[5] ＋i[9] ＋i[16]＋i[19] ＋i[22]＋i[23]＋i[25]＋i[28]＋i[29]＋i[30]＋i[31]＋i[33]＋i[34] ＋i[35]＋i[40]＋i[41]＋i[42]＋i[43]＋i[44]＋i[45]＋i[46]＋i[50] ＋i[51]＋i[52]＋i[54]＋i[55]＋i[59]＋i[61]＋i[64] s[7]＝a[1] ＋a[3] ＋a[7] ＋i[1] ＋i[4] ＋i[8] ＋i[15]＋i[18]＋i[21] ＋i[22]＋i[24]＋i[27]＋i[28]＋i[29]＋i[30]＋i[32]＋i[33]＋i[34] ＋i[39]＋i[40]＋i[41]＋i[42]＋i[43]＋i[44]＋i[45]＋i[49]＋i[50] ＋i[51]＋i[53]＋i[54]＋i[58]＋i[60]＋i[63] …(4)

【００４２】伝送路に誤りがない場合は、 (4)式のa[1]
〜a[7]に (3)式を代入すれば、s[1]〜s[7]はすべて０に
なることがわかる。また、誤りビットが存在する場合に
は、s[1]〜s[7]のビットパターンによって64ビットのう
ちのどのビットが誤っているかを特定することができ
る。

【００４３】

【発明の効果】本発明の光伝送装置は、次に挙げるよう
な効果が得られる。 (1) 信号速度はＳＤＨに完全に準拠する。

【００４４】すなわち、ＳＤＨに準拠することによって
伝送システムの監視・制御の高機能化を妨げることなく
信号品質を向上させることができる。また、国際標準イ
ンターフエースに準ずることによってネットワークのグ
ローバル化も可能になる。

【００４５】(2) 従来の再生中継器に冗長ビット用の識
別再生回路を加えるだけで多重化端局装置のエンドエン
ドの符号／復号ができる。すなわち、図１０に示すよう
に、送信側の多重化端局装置９１に冗長ビット生成回路
および冗長ビット送信回路を配置し、受信側の多重化端
局装置９２に冗長ビット受信回路および冗長ビット処理
回路を配置する構成において、再生中継器９３に光分離
回路（光分波器）９４と、冗長ビット用の識別再生回路
９５と、光多重回路（光合波器）９６を追加するだけで
対応することができる。

【００４６】(3) 誤り率を10^-6から10^-11〜10^-12程度ま
で改善することができる。符号誤り率の改善効果を計算
した結果を図１１に示す。ここで、横軸は平均搬送波電
力対雑音電力比であり、縦軸は符号誤り率である。図に
示すように、８並列符号は64並列符号の８倍の訂正能力
があることがわかる。また、図１２に入力符号誤り率と
出力符号誤り率の関係を示す。

【００４７】(4) 処理遅延が数バイト＋αのみとなる。
すなわち、従来の誤り訂正符号は符号効率の高さを求め
るために、訂正能力と復号遅延に影響が出ていた。本発
明では、波長多重技術を用いることにより符号効率を上
げなくてもよくなり、結果として復号遅延も数バイト程
度になる。この小さい遅延量は音声などのリアルタイム
性を要求する通信にとっては有効である。

【００４８】(5) 波長多重数を２波とすることにより、
四光波混合による非ランダムな誤りを回避することがで
きる。すなわち、波長多重技術の最も大きな欠点は、非
線形光学効果の四光波混合によってクロストークが引き
起こされることである。さらに、四光波混合は光のＡＮ
Ｄ論理で生成されるため、引き起こされる誤りはランダ
ム誤り訂正符号では訂正されない。本発明では波長数を
２波とすることにより四光波混合の問題を解決してい
る。

【００４９】(6) 両波長の遅延補償が電気回路で比較的
容易にできる。すなわち、パラレル伝送では波長間の遅
延補償が重要な課題となるが、本発明では波長多重数を
２波とすることにより、遅延補償回路を電気回路で比較
的簡単に構成することができる。

【００５０】(7) 波長分散トレランスが約３倍に拡大さ
れる。波長分散トレランスは、伝送路誤りが訂正される
ので拡大される。ここで、波長分散トレランスを誤り率
10^-9において、バックトゥバックから１dB以内のパワー
ペナルティを満たす波長分散値の領域と定義する。ま
た、分散トレランスの拡大率を誤り訂正を行った場合の
分散トレランスと行わない場合のトレランスの比と定義
する。

【００５１】並列処理数によって符号語長が異なり、よ
って誤り訂正能力が異なる。したがって、その拡大率は
パラレル処理数に依存する。図１３に波長分散トレラン
ス拡大係数の並列処理数依存性を示す。この計算に用い
た信号ビットレートは40Ｇbit/s とした。並列処理数が
多くなればなるほど、符号語長が増加して訂正能力は減
少する。一方、並列処理数が少ないと、高速のチェック
ビット伝送をしなければならず、波長分散の影響をチェ
ックビットが受けて信号に誤りを引き起こす。両曲線は
並列処理数８程度で交差しており、第１の実施形態の符
号は最適に近いと言える。また、第２の実施形態の符号
は冗長ビットにかなりの余裕を持たせた符号であるとい
える。

【００５２】(8) 最大線形中継数が約２倍に拡大され
る。信号雑音比が改善されるので、再生中継器間に許容
できる線形中継器の数を増加させることができる。ここ
で、線形中継器数の拡大率を誤り訂正を行った場合の線
形中継器数と行わない場合の線形中継器数の比と定義す
る。図１３に線形中継器数の拡大率を示す。この計算に
用いた信号ビットレートは40Ｇbit/s 、線形中継器入力
パワーは−20dBｍ、雑音指数は６dB、相対強度雑音は−
140 dB／Hz、波長は1550ｎｍとした。両曲線は並列処理
数８程度で交差しており、第１の実施形態の符号は最適
に近い。また、第２の実施形態の符号は冗長ビットにか
なりの余裕を持たせた符号であるといえる。

【００５３】(9) 通常の光伝送装置に冗長ビット送受信
回路、冗長ビット生成／処理回路を接続するだけで、長
スパン化・超高速化に容易に対応することができる。こ
れにより、アップグレーダビリティに優れ、また冗長ビ
ット送受信回路、冗長ビット生成／処理回路を取り外し
可能な構成にすることにより、任意の伝送距離に見合っ
たコストの伝送装置を構築できる。例えば、近距離、低
速に対応する伝送装置ではこの回路を取り外して運用
し、長距離化・高速化が要求された時点で冗長ビット送
受信回路、冗長ビット生成／処理回路を加える。これに
より、一律一様な従来の伝送装置の設計よりも全体のコ
ストを削減することができる。

【図面の簡単な説明】

【図１】本発明の光伝送装置の基本構成を示すブロック
図。

【図２】信号送信回路１０の構成例を示すブロック図。

【図３】冗長ビット生成回路２０の構成例を示すブロッ
ク図。

【図４】ＥＸＯＲ部２２の等価回路を示す図。

【図５】冗長ビット送信回路３０の構成例を示すブロッ
ク図。

【図６】信号受信回路６０の構成例を示すブロック図。

【図７】冗長ビット受信回路７０の構成例を示すブロッ
ク図。

【図８】冗長ビット処理回路８０の構成例を示すブロッ
ク図。

【図９】ＥＸＯＲ部８２の等価回路を示す図。

【図１０】再生中継器を有する光伝送装置の構成例を示
すブロック図。

【図１１】符号誤り率の改善効果を示す図。

【図１２】誤り訂正能力を示す図。

【図１３】並列処理数と分散トレランスの拡大率、線形
中継器の拡大率との関係を示す図。

【符号の説明】

１０信号送信回路１１８：１ビット多重回路１２電気／光変換回路２０冗長ビット生成回路２１分岐部２２ＥＸＯＲ部２３シフトレジスタ２４排他的論理和回路３０冗長ビット送信回路３１４：１ビット多重回路３２電気／光変換回路４０光多重回路５０光分離回路６０信号受信回路６１光／電気変換回路６２クロック抽出回路６３識別再生回路６４１：８ビット分離回路６５フレーム同期回路６６可変遅延回路７０冗長ビット受信回路７１光／電気変換回路７２クロック抽出回路７３識別再生回路７４１：４ビット分離回路７５クロックバッファ７６フレーム同期回路７７可変遅延回路７８フレーム位相差検出回路８０冗長ビット処理回路８１分岐部８２ＥＸＯＲ部８３パターン識別回路８４ビット別ＥＸＯＲ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者山林由明東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】Ｎビットのディジタル信号を第１の光信
号に変換する信号送信回路と、前記ディジタル信号の誤り訂正符号化による冗長ビット
を生成する冗長ビット生成回路と、前記冗長ビットを前記第１の光信号とは別の波長の第２
の光信号に変換する冗長ビット送信回路と、前記第１の光信号と前記第２の光信号を波長多重して送
信する光多重回路と、波長多重伝送された前記第１の光信号と前記第２の光信
号を分離する光分離回路と、前記第１の光信号を前記ディジタル信号に変換する信号
受信回路と、前記第２の光信号を前記冗長ビットに変換する冗長ビッ
ト受信回路と、前記冗長ビットを用いて前記信号受信回路から出力され
たディジタル信号の誤り訂正を行う冗長ビット処理回路
とを備えたことを特徴とする光伝送装置。
【請求項２】請求項１に記載の光伝送装置において、信号送信回路は、ディジタル信号を多重する多重回路
と、その出力信号を第１の光信号に変換する電気／光変
換回路を含み、信号受信回路は、前記第１の光信号を電気信号に変換す
る光／電気変換回路と、電気信号を識別再生する識別再
生回路と、識別再生された信号を分離する分離回路と、
分離されたディジタル信号のフレーム同期をとるフレー
ム同期回路と、各ビットごとに遅延を調整する可変遅延
回路を含み、冗長ビット生成回路は、前記ディジタル信号の誤り訂正
符号化による冗長ビットを生成する排他的論理和回路を
含み、冗長ビット処理回路は、前記冗長ビットから誤り訂正符
号符号を復号する排他的論理和回路と、誤り訂正符号か
ら前記ディジタル信号の誤りビットを特定するパターン
識別回路と、前記ディジタル信号の誤りビットを訂正す
る訂正回路を含み、冗長ビット送信回路は、前記冗長ビットを多重する多重
回路と、その出力信号を第２の光信号に変換する電気／
光変換回路を含み、冗長ビット受信回路は、前記第２の光信号を電気信号に
変換する光／電気変換回路と、電気信号を識別再生する
識別再生回路と、識別再生された信号を分離する分離回
路と、前記信号受信回路と冗長ビット受信回路のクロッ
クを合わせるクロックバッファと、クロック同期した冗
長ビットのフレーム同期をとるフレーム同期回路と、各
ビットごとに遅延を調整する可変遅延回路と、前記信号
受信回路と冗長ビット受信回路のフレーム位相差を検出
するフレーム位相差検出回路を含むことを特徴とする光
伝送装置。
【請求項３】請求項２に記載の光伝送装置において、信号送信回路の多重回路はＮ：１ビット多重回路であ
り、信号受信回路の分離回路は１：Ｎビット分離回路であ
り、冗長ビット生成回路の排他的論理和回路は、Ｎ並列のデ
ィジタル信号を符号化する（Ｎ＋log₂(N＋1)，Ｎ）短縮
ハミング符号の冗長ビットを生成する符号化回路であ
り、冗長ビット処理回路の排他的論理和回路は、Ｎ並列のデ
ィジタル信号中に発生した符号誤りを訂正する（Ｎ＋lo
g₂(N＋1)，Ｎ）短縮ハミング符号の復号回路であり、冗長ビット送信回路の多重回路はlog₂(N＋1)：１ビット
多重回路であり、冗長ビット受信回路の分離回路は１：log₂(N＋1)ビット
分離回路であることを特徴とする光伝送装置。