JP3545572B2 - 光伝送装置 - Google Patents
光伝送装置 Download PDFInfo
- Publication number
- JP3545572B2 JP3545572B2 JP18400897A JP18400897A JP3545572B2 JP 3545572 B2 JP3545572 B2 JP 3545572B2 JP 18400897 A JP18400897 A JP 18400897A JP 18400897 A JP18400897 A JP 18400897A JP 3545572 B2 JP3545572 B2 JP 3545572B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- optical
- bit
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号の誤り訂正符号化を行い、光信号に変換して伝送する光伝送装置に関する。
【０００２】
【従来の技術】
近年、光信号を光のままで増幅するエルビウム添加ファイバ増幅器（ＥＤＦＡ）を用いた線形中継器が実用化され、再生中継間隔の長スパン化が可能になった。現在では再生中継間隔 ３２０ｋｍを越える光伝送システムが実現されつつある。この線形中継器を用いた光伝送システムは経済性および汎用性に優れているので、再生中継間隔の長スパン化に応じたコスト低減が可能である。しかし、再生中継間隔を制限する要因もある。それは、線形中継器の多段接続による光雑音の累積と、光のエンドエンド間での波長分散による波形劣化であり、ビットレートが高くなればなるほど顕著になる。特に、波長分散による再生中継間隔の制限は大きく、ビットレートの２乗に逆比例して再生中継間隔が短くなる。
【０００３】
すなわち、線形中継器の多段接続によって再生中継間隔は広がるが、光雑音の累積と再生中継器間での波長分散による波形劣化により符号誤り率（ＢＥＲ）が高くなる。これを経済的に改善する方法として誤り訂正符号技術がある。近年、主に海底高速伝送システムでは、リード・ソロモン符号が検討されている（Ｐ．Ｍ．Ｇａｂｌａ， ｅｔ ａｌ．，ＩＥＥＥ Ｐｈｏｔｏｎ． Ｔｅｃｈｎｏｌ． Ｌｅｔｔ．， ｖｏｌ．４， ｎｏ．１０， ｐｐ．１１４８−１１５１， １９９２）。この誤り訂正符号は、訂正能力が優れているが、伝送路速度をＳＤＨに準拠しないビットレートへ上昇させるので、既存のＳＤＨ再生中継回路に採用することができない。
【０００４】
ところで、従来はスタンドアローンなシステムと考えられてきた海底伝送システムもネットワークのオープン化に伴い、国際標準インタフェースによる相互接続を余儀なくされている。さらに、ネットワークの一元管理が要求される陸上伝送システムではＳＤＨインタフェースは必須である。
【０００５】
このＳＤＨインタフェースでは、誤り訂正符号のチェックビットをセクションオーバヘッド（ＳＯＨ）またはパスオーバヘッド（ＰＯＨ）の未定義バイトに書き込む機能を有しており、これに適合する誤り訂正符号として３種類が提案されている。第１は、５２Ｍｂｉｔ／ｓ のＶＣ−３ごとに誤り訂正をかける （６２０８，６１９５）ハミング符号である（Ｗ．Ｇｒｏｖｅｒ ａｎｄ Ｔ．Ｍｏｏｒｅ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ｖｏｌ．３８， ｎｏ．４， ｐ．４６７） 。しかし、これはＶＣ−３以外のパスに対しては符号化ができない。ＡＴＭセルのサポートにより様々な連結パスＶＣ−４−Ｘｃ（１＜Ｘ＜１６）が導入されるが、それぞれに異なった符号／復号化回路が必要になり、経済的ではない。さらに、誤り訂正する前に、Ｋ１，Ｋ２バイトを用いた伝送路切替が行われるので、このときに起こるビットロスに対して何ら講ずる手段がない。
【０００６】
第２は、中継セクション終端ごとにＳＴＭ−１を３分割し、それぞれに１２並列で符号化を行う （５２４，５２２）リード・ソロモン符号である（Ｖ．Ｐａｘａｌ， ｅｔ ａｌ．， Ｅｕｒｏｐｅａｎ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ， ｖｏｌ．４， ｎｏ．６， ｐ．６２３）。これは、エンドトゥエンドの信号伝送において、各再生中継器ごとに復号化が必要であり、そのたびに遅延が累積する。
【０００７】
第３は、 １５６Ｍｂｉｔ／ｓ のＡＵ−４単位に処理する （１８８８０，１８８６５）ハミング符号、または８並列ＡＵ−４を処理する （２３７０，２３５８）ハミング符号である（特開平８−３３５９２３号公報）。この符号・復号処理は、多重セクションレイヤで行われる。この符号は、▲１▼ＳＤＨ準拠、▲２▼すべてのパスサイズに適用可能、▲３▼再生中継器への変更が不要、▲４▼復号処理による累積遅延の抑圧、▲５▼伝送路切替（Ａｕｔｏｍａｔｉｃ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ：ＡＰＳ）に適合、などの多くの利点を有する。
【０００８】
一方、時分割多重化による伝送速度の超高速化と並行して、光ファイバの広帯域性を利用して複数の波長の光信号を一括して伝送する波長多重伝送技術も発展してきている。波長多重伝送方式は、光ファイバの有効利用と拡張性に長けているが、非線形光学効果のうち特に四光波混合の影響で伝送距離が制限されている。さらに、波長多重伝送システムは論理的には波長ごとの個別システムの集合であり、終端処理回路など装置コストの多くを占めている回路が波長多重数に応じて必要になる。また、架数、収容面積も波長多重数に応じて多くなる。また、波長別のシステムごとに別々のクロックで動作させなければならず、クロック系回路が複雑化して高コストになる。すなわち、時分割多重伝送システムはＮ多重することにより装置コストを約Ｎ１／２ に下げることができるが、波長多重伝送システムはＮ多重することにより装置コストもＮ倍に上がる。
【０００９】
この波長多重伝送システムの装置コストを低減する方法として、クロック信号に１波長を割り当てて伝送し、受信側で各波長の信号群がこの伝送されたクロックに乗り換え、フレーム同期回路および終端処理回路が単一クロックで並列に並んだ信号を並列のまま処理する並列伝送技術が提案されている（特開平９−３６８３３号公報「多重化端局装置」）。
【００１０】
また、主信号とパリティビットを別波長で伝送して品質を向上させる技術も提案されている（Ｍ．Ｓ．Ｋａｏ， ｅｔ ａｌ．，“Ａ ｐｒｏｄｕｃｔ−ｃｏｄｅｄ ＷＤＭ ｃｏｄｉｎｇ ｓｙｓｔｅｍ”， ＩＥＥＥ Ｔｒａｎｓ． Ｃｏｍｍｕｎ．， ｖｏｌ．４４， ｎｏ．１， ｐｐ．４３−４６， １９９６） 。
【００１１】
【発明が解決しようとする課題】
従来の誤り訂正符号技術では、ＳＤＨへの適合と誤り訂正能力との間にトレードオフの関係があった。すなわち、ＳＤＨに整合する誤り訂正符号は、誤り訂正能力が劣る問題点があった。例えば、 （１８８８０，１８８６５）ハミング符号では誤り率が１０−６から１０−８程度にしか改善されず、 （２３７０，２３５８）ハミング符号でも１０−９程度にしか改善されない。
【００１２】
一方、従来の波長多重伝送システムは、四光波混合によるクロストークが避けられない。さらに、トータルの波長分散が大きいときには、各波長間の位相差が１ビットを越えてしまい、クロックは同一でもフレームが崩れる可能性がある。したがって、波長分散の小さい範囲でのみ適用されることになる。
【００１３】
また、上記の主信号とパリティビットを別波長で伝送する技術においても、四光波混合によるクロストークの問題とともに、波長分散遅延の問題が避けられない。さらに、その構成では、送受信器が半導体レーザアレイおよびフォトダイオードアレイで構成されているので、通常の光伝送システムに対する汎用性や拡張性の面で劣っている。
【００１４】
本発明は、ビットレートを上昇させることなくディジタル信号の誤り訂正符号化を行い、ディジタル信号とその冗長ビットを光信号に変換して伝送する光伝送装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
誤り訂正能力を高くしようとすると、誤り訂正符号化による冗長ビット（チェックビット）が多く必要になり、符号効率が悪くなってＳＯＨに入らなくなる。そこで、本発明は、冗長ビットに別波長を割り当てて主信号と波長多重伝送する。例えば、ＳＤＨのバイト処理と適合させるために信号をＮビットとし、それぞれの信号に対してｌｏｇ２（Ｎ＋１）ビットの冗長ビットを生成する。符号は、高速処理に適したハミング符号とする。
【００１６】
また、２波長の波長多重伝送では、遅延調整にクロックバッファとフレーム同期回路を用いることにより、波長分散による位相差調整範囲を拡大することができる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の光伝送装置の基本構成を示す。
【００１８】
図において、送信側は、信号送信回路１０、冗長ビット生成回路２０、冗長ビット送信回路３０、光多重回路４０から構成される。受信側は、光分離回路５０、信号受信回路６０、冗長ビット受信回路７０、冗長ビット処理回路８０から構成される。ここで、通常のセクション終端処理は８ビットに分離してから行われるので、終端回路は図外に配置される（Ｙ．Ｙａｍａｂａｙａｓｈｉ， ｅｔ ａｌ．，Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ｖｏｌ．１１， ｎｏ．５／６， ｐｐ．８７５−８８１， １９９３） 。
【００１９】
図２は、信号送信回路１０の構成例を示す。
図において、信号送信回路１０は、８並列信号を入力してビット多重する８：１ビット多重化回路１１と、その出力信号を波長λ１の光信号に変換する電気／光変換回路１２から構成される。電気／光変換回路１２は、レーザ光源と外部変調器を組み合わせた構成、半導体レーザを直接変調する構成、半導体レーザと吸収型光変調器を集積化した構成のいずれを用いてもよい。
【００２０】
図３は、冗長ビット生成回路２０の構成例を示す。
図において、冗長ビット生成回路２０は、信号送信回路１０に入力される８並列信号ｉ１〜ｉ８を分岐する分岐部２１と、８並列信号に対して（１２，８）ハミング符号化を行うＥＸＯＲ部２２から構成される。ＥＸＯＲ部２２は、４つのＥＸＯＲ回路２２−１〜２２−４から構成され、各ＥＸＯＲ回路の演算論理は、
ａ１＝Σｉｊ：｛ｊ＝１，２，３，４，６，８ ｝
ａ２＝Σｉｊ：｛ｊ＝２，３，４，５，７ ｝
ａ３＝Σｉｊ：｛ｊ＝３，４，５，６，８ ｝
ａ４＝Σｉｊ：｛ｊ＝１，２，３，５，７，８ ｝ …（１）
と表される。これは、信号の多項式ｘ７ を生成多項式ｘ４ ＋ｘ＋１で割算した余りを算出する論理を８ビットパラレルに行った場合の論理式である。なお、符号の短縮化に用いられる短縮多項式はｘ３ ＋ｘ＋１である。
【００２１】
このＥＸＯＲ部２２の等価回路は、図４に示すようにシフトレジスタ２３と排他的論理和回路２４を用いて表すことができる。式（１） および図３の構成は、図４に示す等価回路の論理を８並列で行うものである。
【００２２】
図５は、冗長ビット送信回路３０の構成例を示す。
図において、冗長ビット送信回路３０は、冗長ビット生成回路２０から出力される４並列冗長ビット信号ａ１〜ａ４を入力してビット多重する４：１ビット多重化回路３１と、その出力信号を波長λ２の光信号に変換する電気／光変換回路３２から構成される。
【００２３】
このように、信号送信回路１０からは波長λ１の光信号が出力され、冗長ビット送信回路３０からは波長λ２の光信号が出力され、光多重回路４０で波長多重される。光多重回路４０としては、一般的には光カプラを用いるが、損失の小さい光合波器を用いてもよい。また、光分離回路５０は、波長多重伝送された波長λ１およびλ２の光信号を分波する光分波器を用いる。
【００２４】
図６は、信号受信回路６０の構成例を示す。
図において、信号受信回路６０は、波長λ１の光信号を電気信号に変換する光／電気変換回路６１と、電気信号からクロックを抽出するクロック抽出回路６２と、そのクロックを用いて電気信号を識別再生する識別再生回路６３と、識別再生された信号を８並列信号にビット分離する１：８ビット分離回路６４と、８並列信号のフレーム同期をとるフレーム同期回路６５と、各ビットごとに遅延を調整する可変遅延回路６６から構成される。
【００２５】
ここで、従来の信号受信回路と異なる点は、クロック抽出回路６２から冗長ビット受信回路７０にクロックＣＬＫが出力されること、フレーム同期回路６５から冗長ビット受信回路７０にフレームパルスＦＰが出力されること、冗長ビット受信回路７０からの制御信号ＣＯＮＴに応じて各ビットの遅延が調整されることである。可変遅延回路６６には、ＳＲＡＭ等のメモリや可変長の遅延線を用いることができる。
【００２６】
図７は、冗長ビット受信回路７０の構成例を示す。
図において、冗長ビット受信回路７０は、波長λ２の光信号（冗長ビット）を電気信号に変換する光／電気変換回路７１と、電気信号からクロックを抽出するクロック抽出回路７２と、そのクロックを用いて電気信号を識別再生する識別再生回路７３と、識別再生された信号を４並列冗長ビット信号にビット分離する１：４ビット分離回路７４と、信号受信回路６０のクロック抽出回路６２から出力されるクロックＣＬＫの位相に抽出したクロックを合わせるクロックバッファ７５と、クロック同期した４並列冗長ビット信号のフレーム同期をとるフレーム同期回路７６と、各ビットごとに遅延を調整する可変遅延回路７７と、フレーム位相差検出回路７８から構成される。
【００２７】
なお、位相同期ループ（ＰＬＬ）を用いてクロック抽出回路７２とクロックバッファ７５を１つの回路で構成してもよい。この場合は分周されたクロックがＰＬＬに入力され、信号受信回路６０で抽出されたクロックＣＬＫに位相が合ったクロックでデータが識別再生される。
【００２８】
ここで、フレーム同期回路７６は、ＳＤＨのフレーム同期パタンがＦ６，２８（１６進数）なのに対して、Ａ，８のパタン照合を行って同期をとる。また、フレーム位相差検出回路７８は、信号受信回路６０のフレーム同期回路６５から出力されたフレームパルスＦＰと、フレーム同期回路７６から出力されたフレームパルスの位相差を検出し、信号受信回路６０の可変遅延回路６６および冗長ビット受信回路７０の可変遅延回路７７に制御信号を出力する。なお、フレーム位相差検出回路７８は、ＥＸＯＲ回路とカウンタまたはその他の回路で構成することができる。
【００２９】
図８は、冗長ビット処理回路８０の構成例を示す。
図において、冗長ビット処理回路８０は、信号受信回路６０から出力される８並列信号を分岐する分岐部８１と、冗長ビット受信回路７０から出力される冗長ビットを用いて８並列信号の誤りビット検出を行うＥＸＯＲ部８２と、その出力信号ｓ１〜ｓ４から８並列信号ｉ１〜ｉ８のどのビットが誤っているかを特定するパターン識別回路８３と、８並列信号ｉ１〜ｉ８の誤りビットを訂正するビット別ＥＸＯＲ回路８４から構成される。
【００３０】
ＥＸＯＲ部８２は、４つのＥＸＯＲ回路８２−１〜８２−４から構成され、各ＥＸＯＲ回路の演算論理は、
ｓ１＝Σａｊ：｛ｊ＝１，４｝＋Σｉｊ：｛ｊ＝４，５，６，７｝
ｓ２＝Σａｊ：｛ｊ＝１，３，４｝＋Σｉｊ：｛ｊ＝３，７，８｝
ｓ３＝Σａｊ：｛ｊ＝２，３｝＋Σｉｊ：｛ｊ＝２，６，７，８｝
ｓ４＝Σａｊ：｛ｊ＝１，２｝＋Σｉｊ：｛ｊ＝１，５，６，７，８｝…（２）
と表される。このＥＸＯＲ部８２の等価回路は、図９に示すようにシフトレジスタ２３と排他的論理和回路２４を用いて表すことができる（Ｍ．Ｔｏｍｉｚａｗａ， ｅｔ ａｌ．，Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ｖｏｌ．１５， ｎｏ．１ｍ， ｐｐ．４３−５２， １９９７） 。シフトレジスタ間を接続する破線は、レジスタが保持しているデータをロードすることを示す。式（２） および図８の構成は、図９に示す等価回路の論理を８並列で行うものである。
【００３１】
ここで、パターン識別回路８３で識別される誤りビットとシンドロームの関係を表１に示す。
【００３２】
【表１】
【００３３】
ビット別ＥＸＯＲ回路８４では、ｉ１からｉ８までそれぞれのラインにＥＸＯＲが配置されており、パターン識別回路８３が表１に基づいて誤りビットを特定し、出力されたパルスが各ＥＸＯＲを駆動して誤りを訂正する。
【００３４】
（第２の実施形態）
第１の実施形態は８ビットパラレルであったが、第２の実施形態では６４ビットパラレルに展開した処理を行う例を示す。ここで、パラレル数と生成多項式および短縮多項式の関係を表２に示す。
【００３５】
【表２】
【００３６】
６４パラレルに行う符号は （７１，６４）短縮ハミング符号になる。本実施形態では、冗長ビットにさらにフラグを１ビット加えて （７２，６４）ハミング符号とする。したがって、信号用には６４：１多重分離回路が必要になり、冗長ビット用には８：１多重分離回路が必要になる。
【００３７】
信号受信回路６０の識別再生回路６３の後段の構成は、１：６４分離回路、フレーム同期回路、可変遅延回路の順でもよいし、１：８分離回路、フレーム同期回路、１：８分離回路、可変遅延回路の順でもよい。この場合は、クロック抽出回路６２から冗長ビット受信回路７０に与えるクロックＣＬＫを８分周する回路が必要になる。また、ＳＤＨ装置で中継セクション終端回路を８分周クロックで動作せる場合は、中継セクション終端回路が冗長ビット処理回路８０よりも高速側に配置される。
【００３８】
信号送信回路１０および信号受信回路６０、冗長ビット送信回路３０および冗長ビット受信回路７０は、第１の実施形態と同じアーキテクチャであるが、冗長ビット生成回路２０および冗長ビット処理回路８０は大きく異なる。冗長ビット生成回路２０は、信号多項式ｘ６３をｘ７＋ｘ３＋１で割算した余りを生成する論理を６４パラレルに行う回路であり、信号列をｉ［１］〜ｉ［６４］ 、生成される冗長ビットをａ［１］〜ａ［８］とすると、次のような論理となる。
【００３９】
【００４０】
なお、フレーム同期回路の代わりに、ａ［８］を常にモニタしてバイトの先頭位置を識別するようにしてもよい。
【００４１】
冗長ビット処理回路８０の論理は、シンドロームをｓ［１］〜ｓ［７］とすると、次のようになる。
【００４２】
伝送路に誤りがない場合は、 （４）式のａ［１］〜ａ［７］に （３）式を代入すれば、ｓ［１］〜ｓ［７］はすべて０になることがわかる。また、誤りビットが存在する場合には、ｓ［１］〜ｓ［７］のビットパターンによって６４ビットのうちのどのビットが誤っているかを特定することができる。
【００４３】
【発明の効果】
本発明の光伝送装置は、次に挙げるような効果が得られる。
（１） 信号速度はＳＤＨに完全に準拠する。
【００４４】
すなわち、ＳＤＨに準拠することによって伝送システムの監視・制御の高機能化を妨げることなく信号品質を向上させることができる。また、国際標準インターフエースに準ずることによってネットワークのグローバル化も可能になる。
【００４５】
（２） 従来の再生中継器に冗長ビット用の識別再生回路を加えるだけで多重化端局装置のエンドエンドの符号／復号ができる。
すなわち、図１０に示すように、送信側の多重化端局装置９１に冗長ビット生成回路および冗長ビット送信回路を配置し、受信側の多重化端局装置９２に冗長ビット受信回路および冗長ビット処理回路を配置する構成において、再生中継器９３に光分離回路（光分波器）９４と、冗長ビット用の識別再生回路９５と、光多重回路（光合波器）９６を追加するだけで対応することができる。
【００４６】
（３） 誤り率を１０−６から１０−１１〜１０−１２程度まで改善することができる。
符号誤り率の改善効果を計算した結果を図１１に示す。ここで、横軸は平均搬送波電力対雑音電力比であり、縦軸は符号誤り率である。図に示すように、８並列符号は６４並列符号の８倍の訂正能力があることがわかる。また、図１２に入力符号誤り率と出力符号誤り率の関係を示す。
【００４７】
（４） 処理遅延が数バイト＋αのみとなる。
すなわち、従来の誤り訂正符号は符号効率の高さを求めるために、訂正能力と復号遅延に影響が出ていた。本発明では、波長多重技術を用いることにより符号効率を上げなくてもよくなり、結果として復号遅延も数バイト程度になる。この小さい遅延量は音声などのリアルタイム性を要求する通信にとっては有効である。
【００４８】
（５） 波長多重数を２波とすることにより、四光波混合による非ランダムな誤りを回避することができる。
すなわち、波長多重技術の最も大きな欠点は、非線形光学効果の四光波混合によってクロストークが引き起こされることである。さらに、四光波混合は光のＡＮＤ論理で生成されるため、引き起こされる誤りはランダム誤り訂正符号では訂正されない。本発明では波長数を２波とすることにより四光波混合の問題を解決している。
【００４９】
（６） 両波長の遅延補償が電気回路で比較的容易にできる。
すなわち、パラレル伝送では波長間の遅延補償が重要な課題となるが、本発明では波長多重数を２波とすることにより、遅延補償回路を電気回路で比較的簡単に構成することができる。
【００５０】
（７） 波長分散トレランスが約３倍に拡大される。
波長分散トレランスは、伝送路誤りが訂正されるので拡大される。ここで、波長分散トレランスを誤り率１０−９において、バックトゥバックから１ｄＢ以内のパワーペナルティを満たす波長分散値の領域と定義する。また、分散トレランスの拡大率を誤り訂正を行った場合の分散トレランスと行わない場合のトレランスの比と定義する。
【００５１】
並列処理数によって符号語長が異なり、よって誤り訂正能力が異なる。したがって、その拡大率はパラレル処理数に依存する。図１３に波長分散トレランス拡大係数の並列処理数依存性を示す。この計算に用いた信号ビットレートは４０Ｇｂｉｔ／ｓ とした。並列処理数が多くなればなるほど、符号語長が増加して訂正能力は減少する。一方、並列処理数が少ないと、高速のチェックビット伝送をしなければならず、波長分散の影響をチェックビットが受けて信号に誤りを引き起こす。両曲線は並列処理数８程度で交差しており、第１の実施形態の符号は最適に近いと言える。また、第２の実施形態の符号は冗長ビットにかなりの余裕を持たせた符号であるといえる。
【００５２】
（８） 最大線形中継数が約２倍に拡大される。
信号雑音比が改善されるので、再生中継器間に許容できる線形中継器の数を増加させることができる。ここで、線形中継器数の拡大率を誤り訂正を行った場合の線形中継器数と行わない場合の線形中継器数の比と定義する。図１３に線形中継器数の拡大率を示す。この計算に用いた信号ビットレートは４０Ｇｂｉｔ／ｓ 、線形中継器入力パワーは−２０ｄＢｍ、雑音指数は６ｄＢ、相対強度雑音は−１４０ ｄＢ／Ｈｚ、波長は１５５０ｎｍとした。両曲線は並列処理数８程度で交差しており、第１の実施形態の符号は最適に近い。また、第２の実施形態の符号は冗長ビットにかなりの余裕を持たせた符号であるといえる。
【００５３】
（９） 通常の光伝送装置に冗長ビット送受信回路、冗長ビット生成／処理回路を接続するだけで、長スパン化・超高速化に容易に対応することができる。
これにより、アップグレーダビリティに優れ、また冗長ビット送受信回路、冗長ビット生成／処理回路を取り外し可能な構成にすることにより、任意の伝送距離に見合ったコストの伝送装置を構築できる。例えば、近距離、低速に対応する伝送装置ではこの回路を取り外して運用し、長距離化・高速化が要求された時点で冗長ビット送受信回路、冗長ビット生成／処理回路を加える。これにより、一律一様な従来の伝送装置の設計よりも全体のコストを削減することができる。
【図面の簡単な説明】
【図１】本発明の光伝送装置の基本構成を示すブロック図。
【図２】信号送信回路１０の構成例を示すブロック図。
【図３】冗長ビット生成回路２０の構成例を示すブロック図。
【図４】ＥＸＯＲ部２２の等価回路を示す図。
【図５】冗長ビット送信回路３０の構成例を示すブロック図。
【図６】信号受信回路６０の構成例を示すブロック図。
【図７】冗長ビット受信回路７０の構成例を示すブロック図。
【図８】冗長ビット処理回路８０の構成例を示すブロック図。
【図９】ＥＸＯＲ部８２の等価回路を示す図。
【図１０】再生中継器を有する光伝送装置の構成例を示すブロック図。
【図１１】符号誤り率の改善効果を示す図。
【図１２】誤り訂正能力を示す図。
【図１３】並列処理数と分散トレランスの拡大率、線形中継器の拡大率との関係を示す図。
【符号の説明】
１０ 信号送信回路
１１ ８：１ビット多重回路
１２ 電気／光変換回路
２０ 冗長ビット生成回路
２１ 分岐部
２２ ＥＸＯＲ部
２３ シフトレジスタ
２４ 排他的論理和回路
３０ 冗長ビット送信回路
３１ ４：１ビット多重回路
３２ 電気／光変換回路
４０ 光多重回路
５０ 光分離回路
６０ 信号受信回路
６１ 光／電気変換回路
６２ クロック抽出回路
６３ 識別再生回路
６４ １：８ビット分離回路
６５ フレーム同期回路
６６ 可変遅延回路
７０ 冗長ビット受信回路
７１ 光／電気変換回路
７２ クロック抽出回路
７３ 識別再生回路
７４ １：４ビット分離回路
７５ クロックバッファ
７６ フレーム同期回路
７７ 可変遅延回路
７８ フレーム位相差検出回路
８０ 冗長ビット処理回路
８１ 分岐部
８２ ＥＸＯＲ部
８３ パターン識別回路
８４ ビット別ＥＸＯＲ回路
【発明の属する技術分野】
本発明は、ディジタル信号の誤り訂正符号化を行い、光信号に変換して伝送する光伝送装置に関する。
【０００２】
【従来の技術】
近年、光信号を光のままで増幅するエルビウム添加ファイバ増幅器（ＥＤＦＡ）を用いた線形中継器が実用化され、再生中継間隔の長スパン化が可能になった。現在では再生中継間隔 ３２０ｋｍを越える光伝送システムが実現されつつある。この線形中継器を用いた光伝送システムは経済性および汎用性に優れているので、再生中継間隔の長スパン化に応じたコスト低減が可能である。しかし、再生中継間隔を制限する要因もある。それは、線形中継器の多段接続による光雑音の累積と、光のエンドエンド間での波長分散による波形劣化であり、ビットレートが高くなればなるほど顕著になる。特に、波長分散による再生中継間隔の制限は大きく、ビットレートの２乗に逆比例して再生中継間隔が短くなる。
【０００３】
すなわち、線形中継器の多段接続によって再生中継間隔は広がるが、光雑音の累積と再生中継器間での波長分散による波形劣化により符号誤り率（ＢＥＲ）が高くなる。これを経済的に改善する方法として誤り訂正符号技術がある。近年、主に海底高速伝送システムでは、リード・ソロモン符号が検討されている（Ｐ．Ｍ．Ｇａｂｌａ， ｅｔ ａｌ．，ＩＥＥＥ Ｐｈｏｔｏｎ． Ｔｅｃｈｎｏｌ． Ｌｅｔｔ．， ｖｏｌ．４， ｎｏ．１０， ｐｐ．１１４８−１１５１， １９９２）。この誤り訂正符号は、訂正能力が優れているが、伝送路速度をＳＤＨに準拠しないビットレートへ上昇させるので、既存のＳＤＨ再生中継回路に採用することができない。
【０００４】
ところで、従来はスタンドアローンなシステムと考えられてきた海底伝送システムもネットワークのオープン化に伴い、国際標準インタフェースによる相互接続を余儀なくされている。さらに、ネットワークの一元管理が要求される陸上伝送システムではＳＤＨインタフェースは必須である。
【０００５】
このＳＤＨインタフェースでは、誤り訂正符号のチェックビットをセクションオーバヘッド（ＳＯＨ）またはパスオーバヘッド（ＰＯＨ）の未定義バイトに書き込む機能を有しており、これに適合する誤り訂正符号として３種類が提案されている。第１は、５２Ｍｂｉｔ／ｓ のＶＣ−３ごとに誤り訂正をかける （６２０８，６１９５）ハミング符号である（Ｗ．Ｇｒｏｖｅｒ ａｎｄ Ｔ．Ｍｏｏｒｅ， ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ， ｖｏｌ．３８， ｎｏ．４， ｐ．４６７） 。しかし、これはＶＣ−３以外のパスに対しては符号化ができない。ＡＴＭセルのサポートにより様々な連結パスＶＣ−４−Ｘｃ（１＜Ｘ＜１６）が導入されるが、それぞれに異なった符号／復号化回路が必要になり、経済的ではない。さらに、誤り訂正する前に、Ｋ１，Ｋ２バイトを用いた伝送路切替が行われるので、このときに起こるビットロスに対して何ら講ずる手段がない。
【０００６】
第２は、中継セクション終端ごとにＳＴＭ−１を３分割し、それぞれに１２並列で符号化を行う （５２４，５２２）リード・ソロモン符号である（Ｖ．Ｐａｘａｌ， ｅｔ ａｌ．， Ｅｕｒｏｐｅａｎ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ， ｖｏｌ．４， ｎｏ．６， ｐ．６２３）。これは、エンドトゥエンドの信号伝送において、各再生中継器ごとに復号化が必要であり、そのたびに遅延が累積する。
【０００７】
第３は、 １５６Ｍｂｉｔ／ｓ のＡＵ−４単位に処理する （１８８８０，１８８６５）ハミング符号、または８並列ＡＵ−４を処理する （２３７０，２３５８）ハミング符号である（特開平８−３３５９２３号公報）。この符号・復号処理は、多重セクションレイヤで行われる。この符号は、▲１▼ＳＤＨ準拠、▲２▼すべてのパスサイズに適用可能、▲３▼再生中継器への変更が不要、▲４▼復号処理による累積遅延の抑圧、▲５▼伝送路切替（Ａｕｔｏｍａｔｉｃ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ：ＡＰＳ）に適合、などの多くの利点を有する。
【０００８】
一方、時分割多重化による伝送速度の超高速化と並行して、光ファイバの広帯域性を利用して複数の波長の光信号を一括して伝送する波長多重伝送技術も発展してきている。波長多重伝送方式は、光ファイバの有効利用と拡張性に長けているが、非線形光学効果のうち特に四光波混合の影響で伝送距離が制限されている。さらに、波長多重伝送システムは論理的には波長ごとの個別システムの集合であり、終端処理回路など装置コストの多くを占めている回路が波長多重数に応じて必要になる。また、架数、収容面積も波長多重数に応じて多くなる。また、波長別のシステムごとに別々のクロックで動作させなければならず、クロック系回路が複雑化して高コストになる。すなわち、時分割多重伝送システムはＮ多重することにより装置コストを約Ｎ１／２ に下げることができるが、波長多重伝送システムはＮ多重することにより装置コストもＮ倍に上がる。
【０００９】
この波長多重伝送システムの装置コストを低減する方法として、クロック信号に１波長を割り当てて伝送し、受信側で各波長の信号群がこの伝送されたクロックに乗り換え、フレーム同期回路および終端処理回路が単一クロックで並列に並んだ信号を並列のまま処理する並列伝送技術が提案されている（特開平９−３６８３３号公報「多重化端局装置」）。
【００１０】
また、主信号とパリティビットを別波長で伝送して品質を向上させる技術も提案されている（Ｍ．Ｓ．Ｋａｏ， ｅｔ ａｌ．，“Ａ ｐｒｏｄｕｃｔ−ｃｏｄｅｄ ＷＤＭ ｃｏｄｉｎｇ ｓｙｓｔｅｍ”， ＩＥＥＥ Ｔｒａｎｓ． Ｃｏｍｍｕｎ．， ｖｏｌ．４４， ｎｏ．１， ｐｐ．４３−４６， １９９６） 。
【００１１】
【発明が解決しようとする課題】
従来の誤り訂正符号技術では、ＳＤＨへの適合と誤り訂正能力との間にトレードオフの関係があった。すなわち、ＳＤＨに整合する誤り訂正符号は、誤り訂正能力が劣る問題点があった。例えば、 （１８８８０，１８８６５）ハミング符号では誤り率が１０−６から１０−８程度にしか改善されず、 （２３７０，２３５８）ハミング符号でも１０−９程度にしか改善されない。
【００１２】
一方、従来の波長多重伝送システムは、四光波混合によるクロストークが避けられない。さらに、トータルの波長分散が大きいときには、各波長間の位相差が１ビットを越えてしまい、クロックは同一でもフレームが崩れる可能性がある。したがって、波長分散の小さい範囲でのみ適用されることになる。
【００１３】
また、上記の主信号とパリティビットを別波長で伝送する技術においても、四光波混合によるクロストークの問題とともに、波長分散遅延の問題が避けられない。さらに、その構成では、送受信器が半導体レーザアレイおよびフォトダイオードアレイで構成されているので、通常の光伝送システムに対する汎用性や拡張性の面で劣っている。
【００１４】
本発明は、ビットレートを上昇させることなくディジタル信号の誤り訂正符号化を行い、ディジタル信号とその冗長ビットを光信号に変換して伝送する光伝送装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
誤り訂正能力を高くしようとすると、誤り訂正符号化による冗長ビット（チェックビット）が多く必要になり、符号効率が悪くなってＳＯＨに入らなくなる。そこで、本発明は、冗長ビットに別波長を割り当てて主信号と波長多重伝送する。例えば、ＳＤＨのバイト処理と適合させるために信号をＮビットとし、それぞれの信号に対してｌｏｇ２（Ｎ＋１）ビットの冗長ビットを生成する。符号は、高速処理に適したハミング符号とする。
【００１６】
また、２波長の波長多重伝送では、遅延調整にクロックバッファとフレーム同期回路を用いることにより、波長分散による位相差調整範囲を拡大することができる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の光伝送装置の基本構成を示す。
【００１８】
図において、送信側は、信号送信回路１０、冗長ビット生成回路２０、冗長ビット送信回路３０、光多重回路４０から構成される。受信側は、光分離回路５０、信号受信回路６０、冗長ビット受信回路７０、冗長ビット処理回路８０から構成される。ここで、通常のセクション終端処理は８ビットに分離してから行われるので、終端回路は図外に配置される（Ｙ．Ｙａｍａｂａｙａｓｈｉ， ｅｔ ａｌ．，Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ｖｏｌ．１１， ｎｏ．５／６， ｐｐ．８７５−８８１， １９９３） 。
【００１９】
図２は、信号送信回路１０の構成例を示す。
図において、信号送信回路１０は、８並列信号を入力してビット多重する８：１ビット多重化回路１１と、その出力信号を波長λ１の光信号に変換する電気／光変換回路１２から構成される。電気／光変換回路１２は、レーザ光源と外部変調器を組み合わせた構成、半導体レーザを直接変調する構成、半導体レーザと吸収型光変調器を集積化した構成のいずれを用いてもよい。
【００２０】
図３は、冗長ビット生成回路２０の構成例を示す。
図において、冗長ビット生成回路２０は、信号送信回路１０に入力される８並列信号ｉ１〜ｉ８を分岐する分岐部２１と、８並列信号に対して（１２，８）ハミング符号化を行うＥＸＯＲ部２２から構成される。ＥＸＯＲ部２２は、４つのＥＸＯＲ回路２２−１〜２２−４から構成され、各ＥＸＯＲ回路の演算論理は、
ａ１＝Σｉｊ：｛ｊ＝１，２，３，４，６，８ ｝
ａ２＝Σｉｊ：｛ｊ＝２，３，４，５，７ ｝
ａ３＝Σｉｊ：｛ｊ＝３，４，５，６，８ ｝
ａ４＝Σｉｊ：｛ｊ＝１，２，３，５，７，８ ｝ …（１）
と表される。これは、信号の多項式ｘ７ を生成多項式ｘ４ ＋ｘ＋１で割算した余りを算出する論理を８ビットパラレルに行った場合の論理式である。なお、符号の短縮化に用いられる短縮多項式はｘ３ ＋ｘ＋１である。
【００２１】
このＥＸＯＲ部２２の等価回路は、図４に示すようにシフトレジスタ２３と排他的論理和回路２４を用いて表すことができる。式（１） および図３の構成は、図４に示す等価回路の論理を８並列で行うものである。
【００２２】
図５は、冗長ビット送信回路３０の構成例を示す。
図において、冗長ビット送信回路３０は、冗長ビット生成回路２０から出力される４並列冗長ビット信号ａ１〜ａ４を入力してビット多重する４：１ビット多重化回路３１と、その出力信号を波長λ２の光信号に変換する電気／光変換回路３２から構成される。
【００２３】
このように、信号送信回路１０からは波長λ１の光信号が出力され、冗長ビット送信回路３０からは波長λ２の光信号が出力され、光多重回路４０で波長多重される。光多重回路４０としては、一般的には光カプラを用いるが、損失の小さい光合波器を用いてもよい。また、光分離回路５０は、波長多重伝送された波長λ１およびλ２の光信号を分波する光分波器を用いる。
【００２４】
図６は、信号受信回路６０の構成例を示す。
図において、信号受信回路６０は、波長λ１の光信号を電気信号に変換する光／電気変換回路６１と、電気信号からクロックを抽出するクロック抽出回路６２と、そのクロックを用いて電気信号を識別再生する識別再生回路６３と、識別再生された信号を８並列信号にビット分離する１：８ビット分離回路６４と、８並列信号のフレーム同期をとるフレーム同期回路６５と、各ビットごとに遅延を調整する可変遅延回路６６から構成される。
【００２５】
ここで、従来の信号受信回路と異なる点は、クロック抽出回路６２から冗長ビット受信回路７０にクロックＣＬＫが出力されること、フレーム同期回路６５から冗長ビット受信回路７０にフレームパルスＦＰが出力されること、冗長ビット受信回路７０からの制御信号ＣＯＮＴに応じて各ビットの遅延が調整されることである。可変遅延回路６６には、ＳＲＡＭ等のメモリや可変長の遅延線を用いることができる。
【００２６】
図７は、冗長ビット受信回路７０の構成例を示す。
図において、冗長ビット受信回路７０は、波長λ２の光信号（冗長ビット）を電気信号に変換する光／電気変換回路７１と、電気信号からクロックを抽出するクロック抽出回路７２と、そのクロックを用いて電気信号を識別再生する識別再生回路７３と、識別再生された信号を４並列冗長ビット信号にビット分離する１：４ビット分離回路７４と、信号受信回路６０のクロック抽出回路６２から出力されるクロックＣＬＫの位相に抽出したクロックを合わせるクロックバッファ７５と、クロック同期した４並列冗長ビット信号のフレーム同期をとるフレーム同期回路７６と、各ビットごとに遅延を調整する可変遅延回路７７と、フレーム位相差検出回路７８から構成される。
【００２７】
なお、位相同期ループ（ＰＬＬ）を用いてクロック抽出回路７２とクロックバッファ７５を１つの回路で構成してもよい。この場合は分周されたクロックがＰＬＬに入力され、信号受信回路６０で抽出されたクロックＣＬＫに位相が合ったクロックでデータが識別再生される。
【００２８】
ここで、フレーム同期回路７６は、ＳＤＨのフレーム同期パタンがＦ６，２８（１６進数）なのに対して、Ａ，８のパタン照合を行って同期をとる。また、フレーム位相差検出回路７８は、信号受信回路６０のフレーム同期回路６５から出力されたフレームパルスＦＰと、フレーム同期回路７６から出力されたフレームパルスの位相差を検出し、信号受信回路６０の可変遅延回路６６および冗長ビット受信回路７０の可変遅延回路７７に制御信号を出力する。なお、フレーム位相差検出回路７８は、ＥＸＯＲ回路とカウンタまたはその他の回路で構成することができる。
【００２９】
図８は、冗長ビット処理回路８０の構成例を示す。
図において、冗長ビット処理回路８０は、信号受信回路６０から出力される８並列信号を分岐する分岐部８１と、冗長ビット受信回路７０から出力される冗長ビットを用いて８並列信号の誤りビット検出を行うＥＸＯＲ部８２と、その出力信号ｓ１〜ｓ４から８並列信号ｉ１〜ｉ８のどのビットが誤っているかを特定するパターン識別回路８３と、８並列信号ｉ１〜ｉ８の誤りビットを訂正するビット別ＥＸＯＲ回路８４から構成される。
【００３０】
ＥＸＯＲ部８２は、４つのＥＸＯＲ回路８２−１〜８２−４から構成され、各ＥＸＯＲ回路の演算論理は、
ｓ１＝Σａｊ：｛ｊ＝１，４｝＋Σｉｊ：｛ｊ＝４，５，６，７｝
ｓ２＝Σａｊ：｛ｊ＝１，３，４｝＋Σｉｊ：｛ｊ＝３，７，８｝
ｓ３＝Σａｊ：｛ｊ＝２，３｝＋Σｉｊ：｛ｊ＝２，６，７，８｝
ｓ４＝Σａｊ：｛ｊ＝１，２｝＋Σｉｊ：｛ｊ＝１，５，６，７，８｝…（２）
と表される。このＥＸＯＲ部８２の等価回路は、図９に示すようにシフトレジスタ２３と排他的論理和回路２４を用いて表すことができる（Ｍ．Ｔｏｍｉｚａｗａ， ｅｔ ａｌ．，Ｊ．Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．， ｖｏｌ．１５， ｎｏ．１ｍ， ｐｐ．４３−５２， １９９７） 。シフトレジスタ間を接続する破線は、レジスタが保持しているデータをロードすることを示す。式（２） および図８の構成は、図９に示す等価回路の論理を８並列で行うものである。
【００３１】
ここで、パターン識別回路８３で識別される誤りビットとシンドロームの関係を表１に示す。
【００３２】
【表１】
ビット別ＥＸＯＲ回路８４では、ｉ１からｉ８までそれぞれのラインにＥＸＯＲが配置されており、パターン識別回路８３が表１に基づいて誤りビットを特定し、出力されたパルスが各ＥＸＯＲを駆動して誤りを訂正する。
【００３４】
（第２の実施形態）
第１の実施形態は８ビットパラレルであったが、第２の実施形態では６４ビットパラレルに展開した処理を行う例を示す。ここで、パラレル数と生成多項式および短縮多項式の関係を表２に示す。
【００３５】
【表２】
６４パラレルに行う符号は （７１，６４）短縮ハミング符号になる。本実施形態では、冗長ビットにさらにフラグを１ビット加えて （７２，６４）ハミング符号とする。したがって、信号用には６４：１多重分離回路が必要になり、冗長ビット用には８：１多重分離回路が必要になる。
【００３７】
信号受信回路６０の識別再生回路６３の後段の構成は、１：６４分離回路、フレーム同期回路、可変遅延回路の順でもよいし、１：８分離回路、フレーム同期回路、１：８分離回路、可変遅延回路の順でもよい。この場合は、クロック抽出回路６２から冗長ビット受信回路７０に与えるクロックＣＬＫを８分周する回路が必要になる。また、ＳＤＨ装置で中継セクション終端回路を８分周クロックで動作せる場合は、中継セクション終端回路が冗長ビット処理回路８０よりも高速側に配置される。
【００３８】
信号送信回路１０および信号受信回路６０、冗長ビット送信回路３０および冗長ビット受信回路７０は、第１の実施形態と同じアーキテクチャであるが、冗長ビット生成回路２０および冗長ビット処理回路８０は大きく異なる。冗長ビット生成回路２０は、信号多項式ｘ６３をｘ７＋ｘ３＋１で割算した余りを生成する論理を６４パラレルに行う回路であり、信号列をｉ［１］〜ｉ［６４］ 、生成される冗長ビットをａ［１］〜ａ［８］とすると、次のような論理となる。
【００３９】
なお、フレーム同期回路の代わりに、ａ［８］を常にモニタしてバイトの先頭位置を識別するようにしてもよい。
【００４１】
冗長ビット処理回路８０の論理は、シンドロームをｓ［１］〜ｓ［７］とすると、次のようになる。
伝送路に誤りがない場合は、 （４）式のａ［１］〜ａ［７］に （３）式を代入すれば、ｓ［１］〜ｓ［７］はすべて０になることがわかる。また、誤りビットが存在する場合には、ｓ［１］〜ｓ［７］のビットパターンによって６４ビットのうちのどのビットが誤っているかを特定することができる。
【００４３】
【発明の効果】
本発明の光伝送装置は、次に挙げるような効果が得られる。
（１） 信号速度はＳＤＨに完全に準拠する。
【００４４】
すなわち、ＳＤＨに準拠することによって伝送システムの監視・制御の高機能化を妨げることなく信号品質を向上させることができる。また、国際標準インターフエースに準ずることによってネットワークのグローバル化も可能になる。
【００４５】
（２） 従来の再生中継器に冗長ビット用の識別再生回路を加えるだけで多重化端局装置のエンドエンドの符号／復号ができる。
すなわち、図１０に示すように、送信側の多重化端局装置９１に冗長ビット生成回路および冗長ビット送信回路を配置し、受信側の多重化端局装置９２に冗長ビット受信回路および冗長ビット処理回路を配置する構成において、再生中継器９３に光分離回路（光分波器）９４と、冗長ビット用の識別再生回路９５と、光多重回路（光合波器）９６を追加するだけで対応することができる。
【００４６】
（３） 誤り率を１０−６から１０−１１〜１０−１２程度まで改善することができる。
符号誤り率の改善効果を計算した結果を図１１に示す。ここで、横軸は平均搬送波電力対雑音電力比であり、縦軸は符号誤り率である。図に示すように、８並列符号は６４並列符号の８倍の訂正能力があることがわかる。また、図１２に入力符号誤り率と出力符号誤り率の関係を示す。
【００４７】
（４） 処理遅延が数バイト＋αのみとなる。
すなわち、従来の誤り訂正符号は符号効率の高さを求めるために、訂正能力と復号遅延に影響が出ていた。本発明では、波長多重技術を用いることにより符号効率を上げなくてもよくなり、結果として復号遅延も数バイト程度になる。この小さい遅延量は音声などのリアルタイム性を要求する通信にとっては有効である。
【００４８】
（５） 波長多重数を２波とすることにより、四光波混合による非ランダムな誤りを回避することができる。
すなわち、波長多重技術の最も大きな欠点は、非線形光学効果の四光波混合によってクロストークが引き起こされることである。さらに、四光波混合は光のＡＮＤ論理で生成されるため、引き起こされる誤りはランダム誤り訂正符号では訂正されない。本発明では波長数を２波とすることにより四光波混合の問題を解決している。
【００４９】
（６） 両波長の遅延補償が電気回路で比較的容易にできる。
すなわち、パラレル伝送では波長間の遅延補償が重要な課題となるが、本発明では波長多重数を２波とすることにより、遅延補償回路を電気回路で比較的簡単に構成することができる。
【００５０】
（７） 波長分散トレランスが約３倍に拡大される。
波長分散トレランスは、伝送路誤りが訂正されるので拡大される。ここで、波長分散トレランスを誤り率１０−９において、バックトゥバックから１ｄＢ以内のパワーペナルティを満たす波長分散値の領域と定義する。また、分散トレランスの拡大率を誤り訂正を行った場合の分散トレランスと行わない場合のトレランスの比と定義する。
【００５１】
並列処理数によって符号語長が異なり、よって誤り訂正能力が異なる。したがって、その拡大率はパラレル処理数に依存する。図１３に波長分散トレランス拡大係数の並列処理数依存性を示す。この計算に用いた信号ビットレートは４０Ｇｂｉｔ／ｓ とした。並列処理数が多くなればなるほど、符号語長が増加して訂正能力は減少する。一方、並列処理数が少ないと、高速のチェックビット伝送をしなければならず、波長分散の影響をチェックビットが受けて信号に誤りを引き起こす。両曲線は並列処理数８程度で交差しており、第１の実施形態の符号は最適に近いと言える。また、第２の実施形態の符号は冗長ビットにかなりの余裕を持たせた符号であるといえる。
【００５２】
（８） 最大線形中継数が約２倍に拡大される。
信号雑音比が改善されるので、再生中継器間に許容できる線形中継器の数を増加させることができる。ここで、線形中継器数の拡大率を誤り訂正を行った場合の線形中継器数と行わない場合の線形中継器数の比と定義する。図１３に線形中継器数の拡大率を示す。この計算に用いた信号ビットレートは４０Ｇｂｉｔ／ｓ 、線形中継器入力パワーは−２０ｄＢｍ、雑音指数は６ｄＢ、相対強度雑音は−１４０ ｄＢ／Ｈｚ、波長は１５５０ｎｍとした。両曲線は並列処理数８程度で交差しており、第１の実施形態の符号は最適に近い。また、第２の実施形態の符号は冗長ビットにかなりの余裕を持たせた符号であるといえる。
【００５３】
（９） 通常の光伝送装置に冗長ビット送受信回路、冗長ビット生成／処理回路を接続するだけで、長スパン化・超高速化に容易に対応することができる。
これにより、アップグレーダビリティに優れ、また冗長ビット送受信回路、冗長ビット生成／処理回路を取り外し可能な構成にすることにより、任意の伝送距離に見合ったコストの伝送装置を構築できる。例えば、近距離、低速に対応する伝送装置ではこの回路を取り外して運用し、長距離化・高速化が要求された時点で冗長ビット送受信回路、冗長ビット生成／処理回路を加える。これにより、一律一様な従来の伝送装置の設計よりも全体のコストを削減することができる。
【図面の簡単な説明】
【図１】本発明の光伝送装置の基本構成を示すブロック図。
【図２】信号送信回路１０の構成例を示すブロック図。
【図３】冗長ビット生成回路２０の構成例を示すブロック図。
【図４】ＥＸＯＲ部２２の等価回路を示す図。
【図５】冗長ビット送信回路３０の構成例を示すブロック図。
【図６】信号受信回路６０の構成例を示すブロック図。
【図７】冗長ビット受信回路７０の構成例を示すブロック図。
【図８】冗長ビット処理回路８０の構成例を示すブロック図。
【図９】ＥＸＯＲ部８２の等価回路を示す図。
【図１０】再生中継器を有する光伝送装置の構成例を示すブロック図。
【図１１】符号誤り率の改善効果を示す図。
【図１２】誤り訂正能力を示す図。
【図１３】並列処理数と分散トレランスの拡大率、線形中継器の拡大率との関係を示す図。
【符号の説明】
１０ 信号送信回路
１１ ８：１ビット多重回路
１２ 電気／光変換回路
２０ 冗長ビット生成回路
２１ 分岐部
２２ ＥＸＯＲ部
２３ シフトレジスタ
２４ 排他的論理和回路
３０ 冗長ビット送信回路
３１ ４：１ビット多重回路
３２ 電気／光変換回路
４０ 光多重回路
５０ 光分離回路
６０ 信号受信回路
６１ 光／電気変換回路
６２ クロック抽出回路
６３ 識別再生回路
６４ １：８ビット分離回路
６５ フレーム同期回路
６６ 可変遅延回路
７０ 冗長ビット受信回路
７１ 光／電気変換回路
７２ クロック抽出回路
７３ 識別再生回路
７４ １：４ビット分離回路
７５ クロックバッファ
７６ フレーム同期回路
７７ 可変遅延回路
７８ フレーム位相差検出回路
８０ 冗長ビット処理回路
８１ 分岐部
８２ ＥＸＯＲ部
８３ パターン識別回路
８４ ビット別ＥＸＯＲ回路
Claims (2)
- Ｎビットのディジタル信号を多重する多重回路と、その出力信号を第１の光信号に変換する電気／光変換回路を含む信号送信回路と、
前記ディジタル信号の誤り訂正符号化による冗長ビットを生成する排他的論理和回路を含む冗長ビット生成回路と、
前記冗長ビットを多重する多重回路と、その出力信号を前記第１の光信号とは別の波長の第２の光信号に変換する電気／光変換回路を含む冗長ビット送信回路と、
前記第１の光信号と前記第２の光信号を波長多重して送信する光多重回路と、
波長多重伝送された前記第１の光信号と前記第２の光信号を分離する光分離回路と、
前記第１の光信号を電気信号に変換する光／電気変換回路と、電気信号を識別再生する識別再生回路と、識別再生されたディジタル信号を分離する分離回路と、分離されたディジタル信号のフレーム同期をとるフレーム同期回路と、各ビットごとに遅延を調整する可変遅延回路を含む信号受信回路と、
前記第２の光信号を電気信号に変換する光／電気変換回路と、電気信号を識別再生する識別再生回路と、識別再生された信号を分離する分離回路と、前記信号受信回路とクロックを合わせるクロックバッファと、クロック同期した冗長ビットのフレーム同期をとるフレーム同期回路と、各ビットごとに遅延を調整する可変遅延回路と、前記信号受信回路とのフレーム位相差を検出するフレーム位相差検出回路を含み、前記ディジタル信号とクロック同期およびフレーム同期がとれた冗長ビットを出力する冗長ビット受信回路と、
前記冗長ビットから誤り訂正符号符号を復号する排他的論理和回路と、誤り訂正符号から前記ディジタル信号の誤りビットを特定するパターン識別回路と、前記ディジタル信号の誤りビットを訂正する訂正回路を含む冗長ビット処理回路と
を備えたことを特徴とする光伝送装置。 - 請求項１に記載の光伝送装置において、
信号送信回路の多重回路はＮ：１ビット多重回路であり、
信号受信回路の分離回路は１：Ｎビット分離回路であり、
冗長ビット生成回路の排他的論理和回路は、Ｎ並列のディジタル信号を符号化する（Ｎ＋log2(N＋1)，Ｎ）短縮ハミング符号の冗長ビットを生成する符号化回路であり、
冗長ビット処理回路の排他的論理和回路は、Ｎ並列のディジタル信号中に発生した符号誤りを訂正する（Ｎ＋log2(N＋1)，Ｎ）短縮ハミング符号の復号回路であり、
冗長ビット送信回路の多重回路はlog2(N＋1)：１ビット多重回路であり、
冗長ビット受信回路の分離回路は１：log2(N＋1)ビット分離回路である
ことを特徴とする光伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18400897A JP3545572B2 (ja) | 1997-07-09 | 1997-07-09 | 光伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18400897A JP3545572B2 (ja) | 1997-07-09 | 1997-07-09 | 光伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1132008A JPH1132008A (ja) | 1999-02-02 |
| JP3545572B2 true JP3545572B2 (ja) | 2004-07-21 |
Family
ID=16145720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18400897A Expired - Lifetime JP3545572B2 (ja) | 1997-07-09 | 1997-07-09 | 光伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3545572B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4431113B2 (ja) | 2003-11-14 | 2010-03-10 | 株式会社日立コミュニケーションテクノロジー | データ伝送方法及びデータ伝送装置 |
| US7689133B2 (en) | 2005-02-28 | 2010-03-30 | Fujitsu Limited | Optical signal reception device and method of controlling optical signal reception |
| JP4727493B2 (ja) * | 2006-04-20 | 2011-07-20 | 富士通株式会社 | 光信号受信装置及び光信号受信制御方法 |
| JP4840027B2 (ja) * | 2006-08-28 | 2011-12-21 | 日本電気株式会社 | 局側光網終端装置および光通信システム |
| JP6235987B2 (ja) * | 2014-11-28 | 2017-11-22 | 日本電信電話株式会社 | 光伝送システム及び光伝送方法 |
-
1997
- 1997-07-09 JP JP18400897A patent/JP3545572B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1132008A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2331157C2 (ru) | Способ, устройство и система для оптической связи | |
| CN1748381B (zh) | 用于可变长度分组的高效成帧方法 | |
| US8274892B2 (en) | Universal digital framer architecture for transport of client signals of any client payload and format type | |
| US6430201B1 (en) | Method and apparatus for transporting gigabit ethernet and fiber channel signals in wavelength-division multiplexed systems | |
| CA2571262C (en) | Universal digital framer architecture for transport of client signals of any client payload and format type | |
| US7555008B2 (en) | Method and apparatus for providing a Gigabit Ethernet circuit pack | |
| US7286487B2 (en) | Optical transmission network with asynchronous mapping and demapping and digital wrapper frame for the same | |
| US10164728B2 (en) | Method and apparatus for generic mapping procedure GMP and method and apparatus for generic mapping procedure GMP demapping | |
| JP4819882B2 (ja) | イーサネット（登録商標）受動光ネットワークにおけるラマンクロストークを軽減させるための方法およびシステム | |
| US7039067B2 (en) | Methods and systems for hybrid interfaces and architectures for optical communications | |
| JP4823110B2 (ja) | 受動光網システムおよび受動光網におけるデータ伝送方法 | |
| US7076177B1 (en) | Bit-rate independent optical receiver and method thereof | |
| JP3694848B2 (ja) | 光伝送システム及び光伝送装置 | |
| US20060127100A1 (en) | Simplified signal regenerator structure | |
| US20040114638A1 (en) | Multiplexing relay transmission device | |
| WO2012000434A1 (en) | Data sending/receiving method with forward error correction and related component and system | |
| JP3947417B2 (ja) | 波長分割多重システム | |
| JP2007174322A (ja) | 光伝送システムおよび方法 | |
| US7149432B1 (en) | Method and apparatus for equalization across plural data channels | |
| Tomizawa et al. | Forward error correcting codes in synchronous fiber optic transmission systems | |
| JP3545572B2 (ja) | 光伝送装置 | |
| ITMI20000545A1 (it) | Metodo ed apparato per trasmettere/ricevere segnali digitali di livello stm-4(sdh) o sts-12(sonet) su due portanti rf in una sezione di rige | |
| Gorshe | A tutorial on ITU-T G. 709 optical transport networks (OTN) | |
| EP1049272A2 (en) | Signal quality monitoring system and method | |
| US7444081B2 (en) | Optical transport system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |