JP4727194B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP4727194B2
JP4727194B2 JP2004267209A JP2004267209A JP4727194B2 JP 4727194 B2 JP4727194 B2 JP 4727194B2 JP 2004267209 A JP2004267209 A JP 2004267209A JP 2004267209 A JP2004267209 A JP 2004267209A JP 4727194 B2 JP4727194 B2 JP 4727194B2
Authority
JP
Japan
Prior art keywords
layer
coupling agent
copper
copper foil
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004267209A
Other languages
English (en)
Other versions
JP2006086212A (ja
Inventor
元昭 谷
伸也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004267209A priority Critical patent/JP4727194B2/ja
Publication of JP2006086212A publication Critical patent/JP2006086212A/ja
Application granted granted Critical
Publication of JP4727194B2 publication Critical patent/JP4727194B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、導体層と絶縁樹脂との密着力を改善した回路基板及びその製造方法に関する。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、プリント配線板の微細化、多層化、及び電子部品の高密度実装化が急速に進み、プリント配線板に対してビルドアップ多層配線構造の検討が活発に行われている。ビルドアップ多層配線構造では、複数の導体層間に絶縁層が形成されており、導体層間の導通をとるために、ビアホールと称される微細な穴を絶縁層に形成する。ビアホールは、感光性樹脂を用いてフォトリソグラフィ技術により形成する方法や、レーザを照射し穴を形成する方法がある。次いで、無電解めっき又は電気めっきによって、この絶縁層上に導体を形成し、これをエッチングして新たな配線パターンを形成する。その後、必要に応じて絶縁層の形成から配線パターンまでの形成工程を繰り返せば、回路の集積度を高めることができる。
従来の技術において、ビルドアップ配線基板の配線のほとんどは、銅で形成されているが、銅は絶縁樹脂との密着力が低いことが知られている。そのため、従来からビルドアップ配線基板の銅配線とその上側の絶縁層との密着力を向上させるために、次の処理がなされている。
すなわち、銅導体層の表面を塩化第二銅液、塩化第二鉄液、硫酸過酸化水素水液、蟻酸系水溶液などでエッチング(化学研磨)し、10点平均表面粗さ2μm以上の微細突起を作り、その配線の上側に形成される絶縁樹脂が微細突起のアンカー作用により銅導体層の表面に強固に固定されるようにする処理がなされている。
しかし、近年ビルドアップ配線基板にも高周波の信号が伝送されるようになり、特に1GHzを超える周波数領域においては、微細突起のある表面構造では表皮効果による伝送損失、特に導体損が増大するという問題が生じてきた。
従来技術として、シランカップリング剤は防錆被覆層として用いられるクロメート処理等の金属酸化物、水酸化物、水和物を含む被覆との密着力を高めることが知られている(下記特許文献1)。しかし、この提案のように金属酸化物、水酸化物、水和物を含む被覆層を用いた場合、多層配線板製造工程でハローイングが生じる問題がある。ここでハローイングとは、デスミア処理時に生じる銅配線とその上側の絶縁樹脂層との剥離をいう。
また、下層構造から、「銅/カップリング剤/第一の官能基(カップリング剤に含まれるカルボキシル基等)/第二の官能基(絶縁樹脂に含まれるイミド基等)/絶縁樹脂」の構造も提案されている(下記特許文献2)。しかし、この提案では銅とカップリング剤界面の改良がなされていないため、銅と絶縁樹脂の密着力が高くならないという問題がある。
また、下記特許文献3には銅回路の表面をカップリング剤で処理するのに先立って、銅回路の表面を酸化処理した後に更に銅回路の表面を還元処理することが提案され、下記特許文献4には表面粗さが2.0μm以下の銅箔で絶縁樹脂層の表面に銅回路を設けることによって内層基板を形成し、前記内層基板に設けた銅回路の表面に、有機酸系エッチング液を用いて微細粗化し、この表面に絶縁樹脂層を重ねて多層積層することが提案されている。しかし、下記特許文献3〜4の方法によっても、いまだ金属導体層と絶縁樹脂との密着力は十分ではなく、更なる改良が求められている。
特開平9-74273号公報 特開2002-353614号公報 特開平7-212039号公報 特開2004-140268号公報
前述のようにビルドアップ配線では、絶縁樹脂層と配線層間の密着力は、導体層の表面に微細な凹凸を形成し、アンカー効果を持たせることで得ているが、この物理的なアンカー効果による樹脂密着力は、JIS−C−6481に準じた90度剥離試験で、1kg/cm未満である導体層の表面処理が多数であり、一般的に業界では、ビルドアップ配線基板に対し、1kg/cm以上の密着強度が求められている。
本発明は、このような事情のもとで考え出されたものであって、導体層と絶縁樹脂との密着力を更に改善した回路基板及びその製造方法を提供する。
本発明の回路基板は、導体層と絶縁樹脂とを含む回路基板において、前記導体層の表面に−COOH基を含む吸着層を形成し、前記吸着層の上にカップリング剤を結合させ、前記カップリング剤を結合した表面に絶縁樹脂を形成したことを特徴とする。
本発明は、導体層の表面に−COOH基及び−OH基から選ばれる少なくとも一つの官能基を含む吸着層を形成し、前記吸着層の上にカップリング剤を結合させ、前記カップリング剤を結合した表面に絶縁樹脂を形成したことにより、導体層と絶縁樹脂との密着力が高い回路基板及びその製造方法を提供できる。すなわち、−COOH基又は−OH基と、カップリング剤の−OH基(水酸基)が脱水反応を起こすため、より密着力の高い界面にすることができる。
本発明の一例は、支持基板上に絶縁樹脂層と導体層を1層づつ交互に積み上げ、インナービア通電層を有する多層回路基板の製造方法において、導体層の表面にカルボン酸若しくはカルボキシル基を有する化合物を吸着させるか又は高湿度の雰囲気で、その表面をカップリング剤により表面処理し、次いで前記表面処理した配線上に絶縁樹脂層を形成する。また別の例は、支持基板上に絶縁樹脂層と導体層を1層づつ交互に積み上げ、インナービア通電層を有する多層回路基板の製造方法において、導体層の表面にカルボン酸若しくはカルボキシル基を有する化合物を吸着させるか又は高湿度の雰囲気で処理し、導体層の表面をカップリング剤による表面処理を同時に行い、カップリング剤により表面処理した配線上に絶縁樹脂層を形成する。
前記カルボン酸、又は、カルボキシル基を有する化合物の吸着方法は、カルボン酸、又は、カルボキシル基を有する化合物を含む水溶液の蒸気雰囲気に曝露させることが好ましい。
前記カルボン酸、又は、カルボキシル基を有する化合物は、蟻酸、酢酸、プロピオン酸の少なくとも1種類であることが好ましい。
前記高湿度雰囲気とは、相対湿度80%RH以上の雰囲気をいう。
前記カップリング剤としては、カップリング剤の分子中に、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ジアルキルアミノ基、ピリジン基の少なくとも一つを含むシラン系カップリング剤であることが好ましい。
前記絶縁樹脂層は、耐熱性など絶縁層としての性能上、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、オレフィン樹脂、フッ素含有樹脂、液晶ポリマー、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂の中の少なくとも1種類を含んでいることが好ましい。
前記配線材料は、電気抵抗などの配線としての性能上、銅又は銅合金であることが好ましい。
カルボン酸若しくはカルボキシル基を有する化合物又は水酸基を含む吸着層とカップリング剤の組み合わせで密着力が向上する一つの理由は、カルボン酸若しくはカルボキシル基又は水酸基とカップリング剤の加水分解で生じた水酸基が脱水反応により、化学的に結合しているためと考えられる。
本発明の別の例は、支持基板上に絶縁樹脂層と導体層を1層づつ交互に積み上げ、インナービア通電層を有する多層回路基板の製造方法において、10点平均表面粗さが0.3μm以上2μm未満の導体層の表面に本発明の吸着処理を行い、カップリング剤で処理し、カップリング剤処理した配線上に絶縁樹脂層を形成する。
本発明のさらに別の例は、支持基板上に絶縁樹脂層と導体層を1層づつ交互に積み上げ、インナービア通電層を有する多層回路基板の製造方法において、10点平均表面粗さ0.3μm以上2μm未満の導体層の表面に本発明の処理を行うことにより亜酸化銅又は酸化銅を形成し、亜酸化銅又は酸化銅を形成した導体層の表面をカップリング剤で処理し、カップリング剤処理した配線上に絶縁樹脂層を形成する。
本発明のさらに別の例は、支持基板上に絶縁樹脂層と導体層を1層づつ交互に積み上げ、インナービア通電層を有する多層回路基板の製造方法において、平均表面粗さ0.3μm以上2μm未満の導体層の表面に本発明の吸着処理を行うことにより亜酸化銅又は酸化銅を形成し、同時にカップリング剤処理を行い、前記カップリング剤処理した配線上に絶縁樹脂層を形成する。
前記亜酸化銅又は酸化銅の膜厚は0.5nm以上30nm以下であることが好ましい。
前記配線材料は、電気抵抗などの配線としての性能上、銅又は銅合金であることが好ましい。また配線材料の作成方法は、下地めっき層の上に電気銅めっきを形成するセミアディティブ法、無電気銅めっきを形成するアディティブ法、銅箔を貼り付けて一体化した後、又は全面めっきした後、エッチングにより配線パターンを形成するサブトラ法、樹脂シートに別に配線を形成しておき転写により貼り付ける転写法のいずれを採用してもよい。
本発明は、例えばプリント配線基板の絶縁樹脂と配線に使用できる。前記配線は銅又は銅合金であることが好ましい。前記プリント配線基板は、フレキシブルプリント基板のように単層であってもよいし、多層回路基板であってもよい。
本発明の表面処理方法の一例として、ビルドアップ多層回路基板を形成する方法を図1A〜H及び図2A〜Gを用いて説明する。
まず、回路を形成したガラス繊維強化樹脂基板1上に、ビルドアップ樹脂絶縁層2を形成する。ビルドアップ樹脂絶縁層2としては、例えば厚さ40μmの熱硬化性エポキシ樹脂シートを使用する。このビルドアップ樹脂絶縁層表面2は、デスミア処理などで密着力を得るための処理を施した後、無電解めっきやスパッタ法などで、金属の通電層3を例えば厚さ0.3〜1μmで形成する(図1A)。次にレジスト樹脂4をパターニングし(図1B)、開口部に電気銅めっき層5を成長させる(図1C)。電気銅めっき5の厚さは例えば15〜20μmとする。次にレジスト樹脂4を剥離した後に(図1D)、銅めっき層5以外の領域の通電層3をエッチングで除去する。これにより下側導体層10を形成する(図1E)。
次に、蟻酸、酢酸、プロピオン酸等のカルボン酸、又は、カルボキシル基を有する化合物を含む水溶液の蒸気曝露により、カルボン酸を有する化合物を下側導体層10の表面に吸着させる。6はカルボン酸を有する化合物の吸着層である(図1F)。蟻酸、酢酸、プロピオン酸等に代えて、相対湿度80%RH以上の条件の高湿度暴露により水酸基(−OH)を吸着させてもよい。その後、吸着層6の表面にカップリング剤7により表面処理を行う。カップリング剤による表面処理の方法としては、浸漬法、スプレーによる吹きつけ法、蒸気曝露法などを用いることができる。その後、水洗して余分なものは除去し、乾燥する(図1G)。この上に樹脂絶縁層8を形成する(図1H)。樹脂絶縁層8としては、例えば厚さ40μmの熱硬化性エポキシ樹脂シートを使用する。
次に、上下の導体層の導通をとるために、ビアホール9を形成する(図2A)。ビアホール9は、例えばレーザ照射にて孔設される。その後、デスミア処理などで、ビア底のクリーニング及び密着力を得るための処理を施した後、図1Aと同様に無電解めっきやスパッタ法などで、金属の通電層11を例えば厚さ0.3〜1μmで形成する(図2B)。次に図1Bと同様にレジスト樹脂12をパターニングし(図2C)、開口部に電気銅めっき層13を配線部は厚さ15〜20μm、ビア部は厚さ50〜65μmに成長させる(図2D)。次にレジスト樹脂12を剥離した後に(図2E)、通電層11をエッチングで除去し、電気銅めっき層13とその下の通電層11からなる上側導体層10’を形成する。その後、図1F−Gと同様に吸着層6'とカップリング剤7'の層を形成する(図2F)。この上に樹脂絶縁層8と同様に絶縁樹脂層8'を被覆する(図2G)。
このプロセスを繰り返すことにより、多層回路基板が形成できる。図2Gのように形成された下側導体層10及び上側導体層10'は、絶縁樹脂8,8'との強固な密着一体化ができた。
次に本発明の導体層と絶縁樹脂層との密着力を高めるための導体層界面の改良について図3A−B及び図4A−Bを用いて説明する。図3A−Bは銅箔21の表面に酢酸を吸着させ、その上からカップリング剤であるシラノール基を有するシランカップリング剤を塗布し(図3A)、90℃、30分間乾燥し、酢酸とシランカップリング剤のシラノール基との間で脱水反応させて共有結合させた後の分子構造を示す概略拡大図である(図3B)。図中SiとYの間の太線はどのような有機基でもよいが、一例を挙げると炭素数1〜6の炭化水素である。カップリング分子内のYは官能基であり、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ジアルキルアミノ基、ピリジン基の少なくとも一つである。
図4A−Bは銅箔21の表面に水酸基を吸着させ、その上からカップリング剤であるシラノール基を有するシランカップリング剤を塗布し(図4A)、90℃、30分間乾燥し、水酸基とシランカップリング剤のシラノール基との間で脱水反応させて共有結合させた後の分子構造を示す概略拡大図である(図4B)。
次に、本発明を更に具体的に説明するために実施例を挙げる。なお、本発明はこれらの実施例に限定さるものではない。
[実施例1]
表面の酸化膜を除去した厚さ35μmの電気めっき銅箔を準備し、10wt%酢酸水溶液を底に入れた密閉型デシケータ内で、酢酸水溶液に浸すことなく室温の雰囲気で30分放置した。放置後の銅箔表面を図5に示すように飛行時間型二次イオン質量分析法(TOF-SIMS: Time-of-Flight Second Ion Mass-Spectrometry)で分析し、表面に酢酸に帰属する化合物が吸着しているのを確認した。
次に、この銅箔を1wt%のγ−アミノプロピルトリエトキシシラン(信越化学工業社製、製品名“KBE−903”)水溶液で浸漬処理し、110℃で30分乾燥させ、カップリング剤による表面処理を行った。処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。その結果、1.1kgf/cmのピール強度が得られた。
[比較例1]
実施例1で用いた銅箔を酢酸水溶液の雰囲気に曝さなかった。カップリング剤による表面処理は実施例1と同様に行い、真空ラミネートでラミネートし、エポキシ樹脂を硬化させ、同様にしてピール強度を測定した。ピール強度は、0.6kgf/cmの値であった。
[実施例2]
表面の酸化膜を除去した厚さ35μmの電気めっき銅箔を準備し、5wt%蟻酸水溶液を底に入れた密閉型デシケータ内で蟻酸水溶液に浸すことなく40℃の雰囲気で10分放置した。
次に、この銅箔を0.5wt%N−フェニル−γ−アミノプロピルトリメトキシシラン(信越化学工業社製、製品名“KBM−573”)水溶液で浸漬処理し、110℃で30分乾燥させ、カップリング剤剤による表面処理を行った。処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。その結果、1.2kgf/cmのピール強度が得られた。
[実施例3]
表面の酸化膜を除去した厚さ35μmの電気めっき銅箔を準備した。次に、この銅箔を5wt%の酢酸と1wt%のγ−メルカプトプロピルトリメトキシシラン(信越化学工業社製、製品名“KBM−803”)混合水溶液を底に入れた密閉型デシケータ内で混合水溶液に浸すことなく室温(23℃)で60分放置し、酢酸とシランカップリング剤の混合水溶液の蒸気の雰囲気で表面処理を行った。その後、110℃で30分乾燥させ、カップリング剤の表面処理を完結させた。
処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。その結果、1.0kgf/cmのピール強度が得られた。
[実施例4]
厚さ35μmの電気めっき銅箔を過酸化水素−硫酸系の処理液(菱江化学社製、製品名“CPE−800”)で処理し、銅箔表面に10点平均表面粗さ約1μmの粗化処理を行った。次に、室温(23℃)、相対湿度80%RH以上の密閉型デシケータ内に60分放置した。放置後の銅箔表面を図6A、図6Bに示すようにXPS(X線光電子分光法)で分析し、表面に亜酸化銅と酸化銅が形成されているのを確認した。図6AはCu(OH)2とCuOとCuとCu2OをCU 2p3/2により分析したチャートであり、図6BはCu2OとCuを分離するCu Augerの分析チャートである。またオージェ電子分光法(AES: Auger Electron Spectroscopy)で深さ方向に分析し、亜酸化銅と酸化銅トータルの膜厚が1〜20nmであるのを確認した。このとき表面には水酸基が吸着していた。
次に、この銅箔を1wt%のγ−アミノプロピルトリエトキシシラン(KBE−903:信越化学工業製)水溶液で浸漬処理し、110℃で30分乾燥させ、カップリング剤の処理を行った。処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。1.1kgf/cmのピール強度が得られ、剥離面の表面粗さを調べたところ、1μmであった。
[実施例5]
実施例4における過酸化水素−硫酸系の処理液を菱江化学社製、製品名“CPE−900”に代えた以外は同様の条件で、銅箔表面に10点平均表面粗さ約2μmの粗化処理を行い、同様にしてピール強度を測定した。ピール強度は、1.2kgf/cmの値が得られた。
[実施例6]
実施例4におけるカップリング剤をγ−グリシドキシプロピルトリメトキシシラン(信越化学工業社製、商品名“KBM−403”)に代えた以外は、同様にしてピール強度を測定した。ピール強度は、1.0kgf/cmの値が得られた。
[比較例2]
実施例4で用いた銅箔のカップリング剤処理をせず、そのまま真空ラミネートでラミネートし、エポキシ樹脂を硬化させた以外は、同様にしてピール強度を測定した。ピール強度は、0.4kgf/cmの値であった。
[実施例7]
厚さ35μmの電気めっき銅箔を過酸化水素−硫酸系の処理液(菱江化学社製、製品名“CPE−800”)で処理し、銅箔表面に10点平均表面粗さ約0.8μmの粗化処理を行った。次に、大気中で130℃、30分間加熱処理した。この加熱処理により、酸化銅が形成され、この酸化銅は空気中の水分と反応して水酸基が吸着した。加熱処理後の銅箔表面をXPSで分析し、表面に酸化銅が形成されているのを確認した。またAESで深さ方向に分析し、酸化銅トータルの膜厚が10〜30nmであることを確認した。
次に、この銅箔を0.5wt%γ−メルカプトプロピルトリメトキシシラン(信越化学工業社製、製品名“KBM−803”)水溶液で浸漬処理し、110℃で30分乾燥させ、カップリング剤の処理を行った。処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。1.2kgf/cmのピール強度が得られ、剥離面の表面粗さを調べたところ、0.8μmであった。
[実施例8]
厚さ35μmの電気めっき銅箔を過酸化水素−硫酸系の処理液(CPE−900:菱江化学製)で処理し、銅箔表面に10点平均表面粗さ約1.5μmの粗化処理を行った。
次に、この銅箔を1wt%N−フェニル−γ−アミノプロピルトリメトキシシラン(KBM−573:信越化学工業製)水溶液を入れた密閉型デシケータ内に60分放置し、シランカップリング剤水溶液の蒸気の雰囲気に曝した。これにより導体層の表面に水酸基とシランカップリング剤が同時に吸着した。その後、110℃で30分乾燥させ、カップリング剤の処理を完結させた。蒸気の雰囲気に曝した後の銅箔表面をXPSで分析し、表面に亜酸化銅と酸化銅が形成されていること、及び、Si原子が付着していることを確認した。またAESで深さ方向に分析し、亜酸化銅と酸化銅トータルの膜厚が1〜15nmであるのを確認した。
処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。1.1kgf/cmのピール強度が得られ、剥離面の表面粗さを調べたところ、1.5μmであった。
[実施例9]
厚さ35μmの電気めっき銅箔を過酸化水素−硫酸系の処理液(菱江化学社製、製品名“CPE−800”)で処理し、銅箔表面に10点平均表面粗さ約1μmの粗化処理を行った。次に、10wt%酢酸水溶液を底に入れた密閉型デシケータ内で、酢酸水溶液に浸すことなく室温で30分放置し、曝露処理を行った。放置後の銅箔表面を図7A、図7Bに示すようにXPS(X線光電子分光法)で分析し、表面に亜酸化銅と酸化銅が形成されているのを確認した。図7AはCu(OH)2とCuOとCu2OとCuをCU 2p3/2により分析したチャートであり、図7BはCu2OとCuを分離するCu Augerの分析チャートである。またAESで深さ方向に分析し、亜酸化銅と酸化銅トータルの膜厚が1〜20nmであるのを確認した。このとき表面には実施例1と同様に酢酸が吸着していることを確認した。
次に、この銅箔を1wt%のγ−アミノプロピルトリエトキシシラン(KBE−903:信越化学工業製)水溶液で浸漬処理し、90℃で30分乾燥させ、カップリング剤の処理を行った。処理面に対して、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂シートが接するように重ね、真空ラミネートで150℃、1MPa、3分間ラミネートした。その後、真空ラミネートから取り出し、大気圧下で170℃、1時間エポキシ樹脂を硬化させた。
銅箔を1cm幅に切り込み、ピール強度を測定した。1.1kgf/cmのピール強度が得られ、剥離面の表面粗さを調べたところ、1μmであった。
[実施例10]
実施例4において、銅の表面粗さを変え、0.2〜3.0μmの平均表面粗さのものを作成した以外は、実施例4と同様に処理した。その結果を図8に示す。本発明の実施例の水酸基吸着ありのサンプルは、水酸基吸着なしのサンプルと比較して、ピール強度で明らかな優位さが認められた。すなわち、導体層の表面の平均表面粗さは0.3μm以上2μm未満であるとピール強度で明らかな優位さが認められた。平均表面粗さが0.3μmを超えると、表面凹凸によるアンカー効果が支配的となるので、ピール強度には差が見られなくなる傾向となるが、本発明の効果が無くなる訳ではない。
A〜Hは本発明の一実施形態における多層基板の形成工程を示す断面図である。 A〜Gは本発明の一実施形態における多層基板の形成工程を示す断面図である。 Aは銅箔の表面に酢酸を吸着させ、その上からカップリング剤であるシラノール基を有するシランカップリング剤を塗布した工程を示し、Bは酢酸とシランカップリング剤のシラノール基との間で脱水反応させて共有結合させた後の分子構造を示す概略拡大図である。 Aは銅箔の表面に水酸基を吸着させ、その上からカップリング剤であるシラノール基を有するシランカップリング剤を塗布した工程を示し、Bは水酸基とシランカップリング剤のシラノール基との間で脱水反応させて共有結合させた後の分子構造を示す概略拡大図である。 本発明の実施例1における銅箔表面をTOF−SIMSで分析したグラフである。 A−Bは本発明の実施例4における銅箔表面をXPS(X線光電子分光法)で分析したチャートである。 A−Bは本発明の実施例9における銅箔表面をXPS(X線光電子分光法)で分析したチャートである。 本発明の実施例10における平均表面粗さとピール強度を測定したグラフである。
符号の説明
1 基板
2,8,8’ 絶縁樹脂層
3,11 無電解めっき層
4,12 レジスト樹脂層
5,13 電気銅めっき層
6,6’ 吸着層
7,7' カップリング層
9 ビアホール
10 下側導体層
10' 上側導体層

Claims (4)

  1. 導体層と絶縁樹脂とを含む回路基板において、
    前記導体層の表面に−COOH基を含む吸着層を形成し、
    前記吸着層の上にカップリング剤を結合させ、
    前記カップリング剤を結合した表面に絶縁樹脂を形成したことを特徴とする回路基板。
  2. 前記−COOH基はRCOOH(但し、RはH又は炭素数C1〜2の炭化水素)の残基である請求項1に記載の回路基板。
  3. 前記導体層の表面の平均表面粗さは0.3μm以上2μm未満である請求項1に記載の回路基板。
  4. 前記導体層の表面には、さらに亜酸化銅又は酸化銅が膜厚0.5nm以上30nm以下の範囲で形成されている請求項1に記載の回路基板。
JP2004267209A 2004-09-14 2004-09-14 回路基板 Expired - Fee Related JP4727194B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004267209A JP4727194B2 (ja) 2004-09-14 2004-09-14 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004267209A JP4727194B2 (ja) 2004-09-14 2004-09-14 回路基板

Publications (2)

Publication Number Publication Date
JP2006086212A JP2006086212A (ja) 2006-03-30
JP4727194B2 true JP4727194B2 (ja) 2011-07-20

Family

ID=36164484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004267209A Expired - Fee Related JP4727194B2 (ja) 2004-09-14 2004-09-14 回路基板

Country Status (1)

Country Link
JP (1) JP4727194B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181976A (ja) * 2007-01-23 2008-08-07 Fujitsu Ltd 回路基板およびその製造方法
JP5275149B2 (ja) * 2009-06-22 2013-08-28 電気化学工業株式会社 積層材、それを用いた配線基板及びそれらの製造方法
JP6212861B2 (ja) * 2012-12-27 2017-10-18 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法
CN105102678B (zh) 2013-02-14 2018-06-12 三井金属矿业株式会社 表面处理铜箔及用表面处理铜箔得到的覆铜层压板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260695A (ja) * 1989-03-31 1990-10-23 Toppan Printing Co Ltd 多層配線板用銅張積層板および多層配線板
JPH05304361A (ja) * 1992-02-25 1993-11-16 Matsushita Electric Works Ltd 回路板の銅回路の処理方法
JP2001064780A (ja) * 1999-07-09 2001-03-13 Samsung Electro Mech Co Ltd 化成被膜組成物およびそれを用いた化成被膜形成方法
JP2002353614A (ja) * 2001-05-29 2002-12-06 Fujitsu Ltd 多層配線層を有する基板及びその製造方法
JP2003008199A (ja) * 2001-06-13 2003-01-10 Internatl Business Mach Corp <Ibm> プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260695A (ja) * 1989-03-31 1990-10-23 Toppan Printing Co Ltd 多層配線板用銅張積層板および多層配線板
JPH05304361A (ja) * 1992-02-25 1993-11-16 Matsushita Electric Works Ltd 回路板の銅回路の処理方法
JP2001064780A (ja) * 1999-07-09 2001-03-13 Samsung Electro Mech Co Ltd 化成被膜組成物およびそれを用いた化成被膜形成方法
JP2002353614A (ja) * 2001-05-29 2002-12-06 Fujitsu Ltd 多層配線層を有する基板及びその製造方法
JP2003008199A (ja) * 2001-06-13 2003-01-10 Internatl Business Mach Corp <Ibm> プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2006086212A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
TWI394508B (zh) Multi-layer printed wiring board and multi-layer printed wiring board manufacturing method
JP4259024B2 (ja) 多層配線基板の製造方法およびこれにより製造される多層配線基板
TWI544115B (zh) Roughened copper foil, its manufacturing method, copper clad laminate and printed circuit board
JP6342078B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
JP5392732B2 (ja) 銅表面の対樹脂接着層、配線基板および接着層形成方法
TWI439364B (zh) A conductive layer and a base layer using the same, and a method of manufacturing the same
JP4817733B2 (ja) 金属表面処理液、積層体および積層体の製造方法
JP6204430B2 (ja) 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
WO2017051898A1 (ja) 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP4574064B2 (ja) 多層配線層を有する基板及びその製造方法
JP4843538B2 (ja) 回路基板及びその製造方法
JP2007049116A (ja) 多層配線基板の製造方法及び多層配線基板
JP4727194B2 (ja) 回路基板
JP2006080473A (ja) 回路基板及びこれに用いる密着層用処理液
JP5447271B2 (ja) 銅配線基板およびその製造方法
JP2007035995A (ja) 銅表面処理液、積層体の製造方法および積層体
WO2019188837A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
JP4648122B2 (ja) 配線基板及びその製造方法
JP4572363B2 (ja) 銅と配線基板用樹脂との接着層形成液及びその液を用いた銅と配線基板用樹脂との接着層の製造方法
JP4468890B2 (ja) 多層配線基板製造方法および多層配線基板
JP2004349693A (ja) 銅表面の対樹脂接着層
CN111757607A (zh) 表面处理铜箔、覆铜层叠板及印制布线板
JP2007043201A (ja) 多層配線基板の製造方法
JPWO2003032701A1 (ja) 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP2000309887A (ja) クロメート系防錆膜の除去方法および配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees