JP4726842B2

JP4726842B2 - 遊技機

Info

Publication number: JP4726842B2
Application number: JP2007077623A
Authority: JP
Inventors: 譲矢次
Original assignee: 株式会社藤商事
Priority date: 2007-03-23
Filing date: 2007-03-23
Publication date: 2011-07-20
Anticipated expiration: 2027-03-23
Also published as: JP2008237233A

Description

本発明は、コンピュータ回路を備えて構成される遊技機に関し、特に、電源復旧時の電源電圧が不安定であっても、電源遮断前の遊技動作を確実に再開できる遊技機に関する。

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７−７−７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。

このような遊技機では、万一、突発的な停電が生じても、遊技者にとっての利益状態が消失することがないよう、バックアップ処理が設けられている。具体的には、交流電源が遮断状態になると、ＣＰＵにマスク不能の最優先割込み（NMI: non maskable interrupt）をかけ、直流電源が完全に降下するまでの間に、ＮＭＩ割込み処理においてＣＰＵの内部レジスタの値をスタック領域に格納している。そして、直流電源が遮断された後にも、ＲＡＭにバックアップ電源を供給している。

そのため、ワーク領域のデータは、バックアップ電源によって電源遮断以前の値を維持し、電源復旧後にＣＰＵの内部レジスタの値をスタック領域から復帰するだけで、中断された遊技状態を再開することができる（例えば、特許文献１）。
特願２００６−２３３６１４号

しかしながら、特許文献１に記載の発明では、電源電圧の降下に対応して無条件にＮＭＩ処理を起動させるので、電源復帰時に電源電圧が繰り返し降下すると、そのたびにＮＭＩ処理によってスタック領域を使用することになり、遂には、スタック領域に近接するＲＡＭのワーク領域を破損させてしまうおそれがあった。

また、遊技動作中のどのタイミングで電源電圧が降下するかも予期できないので、あらゆる可能性を考慮して、電源降下時のＮＭＩ処理と、電源復帰後の復帰処理とを構築する必要があり、シンプルな処理で完璧な動作を実現することが非常に困難であった。

なお、上記の諸点は、ＮＭＩに代えてマスク可能な割込み(maskable interrupt)を使用しても基本的に変らない。そこで、割込み方式に代えて、フラグセンス方式（ポーリング方式）を採用し、電源遮断の有無を定期的にチェックすることも考えられる。

しかし、この種の遊技機では、制御プログラムの違法改造を検出するため、制御プログラムの実行開始前に、ＣＰＵ処理とは無関係なセキュリティチェック処理が実行されるのが常であり、そのため、電源電圧を単純にポーリングしていたのでは、電源異常時には対処できないことがある。すなわち、セキュリティチェック処理に少なからず処理時間を要するため、例えば、電源復帰時に、再び電源電圧が降下する場合には、ポーリング処理が実行されるまでに、直流電源電圧が完全に降下してしまい、バックアップ処理が間に合わないことがある。

本発明は、上記の問題点に鑑みてなされたものであって、電源投入時や電源復旧時の電源電圧が不安定であっても、電源遮断前の遊技動作を確実に再現できる遊技機を提供することを目的とする。

上記の目的を達成するため、本発明は、電源電圧を生成する交流電源の遮断時に電圧降下信号を出力する電圧監視部と、電源電圧の遮断後もＲＡＭの記憶内容を維持するバックアップ電源とを設けた遊技機であって、前記電圧監視部から出力される電圧降下信号を受ける入力部と、所定時間毎に前記入力部からデータを取得して電源異常を検出する判定処理と、前記判定処理によって電源異常が検出されると、その後の遊技制御を中止して、第１レベルに設定した特定データをＲＡＭに保存する退避処理とを、遊技制御動作を中心的に担う主制御部に設け、電源電圧の復旧や投入に基づいて起動される前記主制御部のシステムリセット処理は、前記入力部からの取得データに基づいて電源異常か否かを判定し、電源異常と判定される限り、その後の処理を実行しない確認処理と、前記確認処理によって電源異常でないと判定されると、前記特定データを第１レベルから第２レベルに設定変更した上で、バックアップ電源で維持されたＲＡＭの記憶内容に基づいて、遊技制御動作を再開する再開処理と、ＲＡＭの記憶内容を全てクリアすべき場合にＯＮ操作される初期化スイッチの操作信号を、前記確認処理に先行して取得し、取得した操作信号に基づき、初期化スイッチがＯＮ操作されて電源が投入されたと判定される場合には、ＲＡＭの記憶内容を全てクリアして、遊技制御動作を初期状態から開始するクリア処理と、を含み、前記主制御部の遊技制御動作を実行するワンチップマイコンが初期設定された後、前記初期化スイッチの操作信号が先ず取得される。

本発明では、入力部からの取得データに基づいて電源異常でないことを確認した上で、フラグ保存領域の特定データを、第1レベルから第２レベルに設定変更する一方、電源異常時にはその後の処理に移行しないので電源異常にも適切に対応できる。なお、実施例では第1レベルが５ＡＨ、第２レベルが００Ｈであるが、必ずしも２値的に変化させる必要はない。

なお、本発明は、当否抽選によって遊技者に有利な利益状態を発生させる構成を有する遊技機に好適に適応され、更に好適には、パチンコ機のような弾球遊技機や、スロットマシンなどの回胴遊技機に適用すべきである。

本発明は、好ましくは、電源遮断後も保持すべきスタック領域のデータ群の先頭アドレスを特定するスタックポインタの値が、前記退避処理に前後して（但し、連続させる必要はない）、ＲＡＭのアドレス保存領域に保存される。また、前記主制御部の動作は、電源電圧の復旧や投入に基づいて起動されるシステムリセット処理と、一定時間毎に起動されるマスク可能なタイマ割込み処理とを有し、マスク不能の割込み処理を使用することなく構成され、前記退避処理は、前記タイマ割込み処理の中に設けられるのが好ましい。更に、前記システムリセット処理と前記退避処理には、ＲＡＭの特定のデータ群について同一の演算を実行する演算処理が設けられ、各々の演算結果が一致しない場合には、前記システムリセット処理においてＲＡＭの内容を消去する一方、各々の演算結果が一致する場合には、固定的に定められた特定の処理に復帰するよう構成されていると好適である。

前記電圧監視部は、好ましくは、電源回路に入力される交流電圧の異常と、前記電源回路が出力する直流電圧の異常とを監視し、いずれかの異常に基づいて電圧降下信号を出力するよう構成されている。この構成によれば、交流入力電源の遮断を素早く検出できるので、バックアップ処理（退避処理）の開始までに十分な時間を確保できる。したがって、割込み方式に代えてフラグセンス方式を採用しても何の弊害もない。むしろ、割込み方式を採らないので、電源復帰時に再開すべき処理を固定化でき、また、バックアップ処理を極限的にシンプルにすることができる。そのため、交流電源の瞬停に敏感に反応する必要がなくなり、直流電源電圧が限界点まで降下する直前まで、遊技動作を続行することができる。

上記した本発明によれば、電源投入時や電源復旧時の電源電圧が不安定であっても、電源遮断前の遊技動作を確実に再現できる遊技機を実現できる。

以下、実施例に係る弾球遊技機に基づいて本発明を詳細に説明する。図１は、本実施例のパチンコ機ＧＭを示す斜視図である。このパチンコ機ＧＭは、島構造体に着脱可能に装着される矩形枠状の木製外枠１と、外枠１に固着されたヒンジ２を介して開閉可能に枢着される前枠３とで構成されている。この前枠３には、遊技盤５が裏側から着脱自在に装着され、その前側には、ガラス扉６と前面板７とが夫々開閉自在に枢着されている。

ガラス扉６の外周には、ＬＥＤランプなどによる電飾ランプが、略Ｃ字状に配置されている。前面板７には発射用の遊技球を貯留する上皿８が装着され、前枠３の下部には、上皿８から溢れ出し又は抜き取った遊技球を貯留する下皿９と、発射ハンドル１０とが設けられている。発射ハンドル１０は発射モータと連動しており、発射ハンドル１０の回動角度に応じて動作する打撃槌によって遊技球が発射される。

上皿８の外周面には、チャンスボタン１１が設けられている。このチャンスボタン１１は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル１０から右手を離すことなくチャンスボタン１１を操作できる。このチャンスボタン１１は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。

上皿８の右部には、カード式球貸し機に対する球貸し操作用の操作パネル１２が設けられ、カード残額を３桁の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

図２に示すように、遊技盤５には、金属製の外レールと内レールとからなるガイドレール１３が環状に設けられ、その内側の遊技領域５ａの略中央には、液晶カラーディスプレイＤＩＳＰが配置されている。また、遊技領域５ａの適所には、図柄始動口１５、大入賞口１６、複数個の普通入賞口１７（大入賞口１６の左右に４つ）、２つの通過口であるゲート１８が配設されている。これらの入賞口１５〜１８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。

液晶ディスプレイＤＩＳＰは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイＤＩＳＰは、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部１９を有している。そして、特別図柄表示部Ｄａ〜Ｄｃでは、大当り状態の招来を期待させるリーチ演出が実行され、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。

普通図柄表示部１９は普通図柄を表示するものであり、ゲート１８を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート１８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。

図柄始動口１５は、左右１対の開閉爪１５ａを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部１９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪１５ａが所定時間だけ開放されるようになっている。

一方、図柄始動口１５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動し、図柄始動口１５への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部Ｄａ〜Ｄｃ及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。

大入賞口１６は、例えば前方に開放可能な開閉板１６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの図柄変動後の停止図柄が「７７７」などの大当り図柄のとき、「大当りゲーム」と称する特別遊技が開始され、開閉板１６ａが開放されるようになっている。

大入賞口１６の開閉板１６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板１６ａが閉じる。このような動作は、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部Ｄａ〜Ｄｃの変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。

図３は、上記した各動作を実現するパチンコ機ＧＭの全体回路構成を示すブロック図である。図中の破線は、主に、直流電圧ラインを示している。

図示の通り、このパチンコ機ＧＭは、ＡＣ２４Ｖを受けて各種の直流電圧やシステムリセット信号ＳＹＳを出力する電源基板２０と、遊技制御動作を中心統括的に担う主制御基板２１と、主制御基板２１から受けた制御コマンドＣＭＤに基づいてランプ演出及び音声演出を実行する演出制御基板２２と、演出制御基板２２から受けた信号を各部に伝送する演出インタフェイス基板２３と、演出インタフェイス基板２３から受けた制御コマンドＣＭＤ’に基づいて液晶ディスプレイＤＩＳＰを駆動する液晶制御基板２４と、主制御基板２１から受けた制御コマンドＣＭＤ”に基づいて払出モータＭ１を制御して遊技球を払い出す払出制御基板２５と、遊技者の操作に応答して遊技球を発射させる発射制御基板２６とを中心に構成されている。

ここで、主制御基板２１、演出制御基板２２、液晶制御基板２４、及び払出制御基板２５には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、主制御基板２１、演出制御基板２２、液晶制御基板２４、及び払出制御基板２５に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部２１、演出制御部２２、液晶制御部２４、及び払出制御部２５と言うことがある。なお、演出制御部２２、液晶制御部２４、及び払出制御部２５の全部又は一部がサブ制御部である。

図示の通り、主制御部２１は、コマンド中継基板２９に接続されると共に、遊技盤中継基板２７を経由して、遊技盤５の各遊技部品に接続されている。そして、遊技盤上の各入賞口１６〜１８に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。なお、図柄始動口１５からのスイッチ信号については、遊技盤中継基板２７を経由することなく、直接、主制御部２１が受けている。

また、主制御部２１は、払出制御部２５に対して制御コマンドＣＭＤ”を一方向に送信する一方、払出制御部２５からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮを受信している。ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。

ところで、主制御部２１と払出制御部２５のワンチップマイコンには、電源基板２０から、直流５Ｖのバックアップ電源ＢＵが供給されている。したがって、営業終了や停電により交流電源２４Ｖが遮断された後も、ワンチップマイコン内部のＲＡＭのデータは保持される。本実施例では、少なくとも数日は、ＲＡＭの記憶内容が保持されるよう設計されている。

また、電源基板２０は、交流電源２４Ｖの遮断時に、主制御部２１及び払出制御部２５に、電圧降下信号ＡＢＮを出力するよう構成されている。電圧降下信号ＡＢＮは、この実施例では、各ワンチップマイコンの割込み端子ではなく、入力ポート（ＰＩＯ部）に供給されている。そして、主制御部２１及び払出制御部２５では、フラグセンス方式によって、電圧降下信号ＡＢＮのレベル降下を把握した後、必要なデータをＲＡＭに退避している。そのため、上記したバックアップ電源ＢＵの作用とあいまって、主制御部２１と払出制御部２５では、営業開始時や停電からの復旧時に、電源遮断前の動作を再開できることになる。但し、その他の制御基板には、バックアップ電源ＢＵが供給されていないので、営業開始時や停電からの復旧時には、電源遮断前の動作とは無関係に、初期状態の動作を開始することになる。

図４は、主制御基板２１に搭載されたワンチップマイコン３０の内部構成と、電源基板２０の回路構成と、両基板の接続関係とを図示したものである。

図示の通り、電源基板２０には、交流２４Ｖを受けて脈流電圧（実効値２４Ｖ）に変換する整流部５０と、脈流電圧を直流５Ｖに変換する安定化電源ＩＣによる第１電圧変換部５１と、脈流電圧を直流１２Ｖに変換する第２電圧変換部５２と、脈流電圧を直流３２Ｖに変換する第３電圧変換部５３と、第１電圧変換部５１の出力電圧を蓄電する蓄電部５４と、電源投入状態と電源遮断状態を検出してシステムリセット信号ＳＹＳと電圧降下信号ＡＢＮとを出力する電圧監視部５５とで構成されている。

図示の通り、蓄電部５４は、大容量（例えば、１ファラッド程度）のコンデンサＣと、過電流用の制限抵抗ｒ１、ｒ２と、逆方向電流を阻止するダイオードＤとで構成されている。コンデンサＣの両端電圧ＢＵは、ワンチップマイコン３０の内蔵ＲＡＭに供給されており、電源電圧の遮断状態でも、少なくとも数日は内蔵ＲＡＭの記憶内容を保持するようにしている。

図５は、電圧監視部５５を更に詳細に示す回路図である。この電圧監視部５５は、電圧降下検出部ＦＡＬＬと電源投入検出部ＲＳＴとで構成されている。

電圧降下検出部ＦＡＬＬは、交流電圧２４Ｖを受けてＯＮ／ＯＦＦ動作するスイッチング部ＳＷと、スイッチング部ＳＷのＯＮ／ＯＦＦ状態を検出する検出部ＤＥＴ１と、検出部ＤＥＴ１の出力を遅延して伝達する遅延部ＤＬＹ１と、遅延部ＤＬＹ１の出力を受けてＯＮ／ＯＦＦ動作する第１出力部ＯＴ１と、ＤＣ５Ｖの電圧低下を検出する検出部ＤＥＴ２と、検出部ＤＥＴ２の出力を遅延して伝達する遅延部ＤＬＹ２と、遅延部ＤＬＹ２の出力を受けてＯＮ／ＯＦＦ動作する第２出力部ＯＴ２とで構成されている。そして、第１出力部ＯＴ１と第２出力部ＯＴ２から、電圧降下信号ＡＢＮが出力されるようになっている。

スイッチング部ＳＷは、抵抗Ｒ１及びコンデンサＣ１からなる整流部と、コンデンサＣ１の出力値に基づいてＯＮ／ＯＦＦ動作するトランジスタＱ１とを中心に構成されている。そして、ＡＣ２４Ｖが正常に供給されている場合には、トランジスタＱ１がＯＮ状態となり、スイッチング部ＳＷの出力がＬレベルとなる。一方、ＡＣ２４Ｖの電圧が低下して、コンデンサＣ１の出力が低下すると、トランジスタＱ１がＯＦＦ状態となり、スイッチング部ＳＷの出力がＨレベルとなる。

検出部ＤＥＴ１は、分圧抵抗Ｒ４，Ｒ５と、基準電圧Ｅｒ１と、コンパレータＡＰ１とで構成されている。分圧抵抗Ｒ５は、トランジスタＱ１に並列接続されているので、トランジスタＱ１がＯＮ状態の場合には、Ｒ５が短絡状態となり、検出部ＤＥＴ１の出力は、Ｈレベルとなる。逆に、トランジスタＱ１がＯＦＦ状態の場合には、検出部ＤＥＴ１の出力は、Ｌレベルとなる。

遅延部ＤＬＹ１は、ＯＮ／ＯＦＦ動作するトランジスタＱ２，Ｑ３と、５μＡ程度の定電流源Ａ１と、シュミットトリガ型の反転増幅器ＡＰ２と、定電流源Ａ１によって充電されるコンデンサＣ２とで構成されている。トランジスタＱ２がＯＦＦ状態に変化すると、コンデンサＣ２は、定電流源Ａ１によって充電が開始される。そのため、充電されるコンデンサＣ２の両端電圧が、ＬレベルからＨレベルに変化するまで、トランジスタＱ２のＨレベル出力の伝達を遅延させることになる。なお、トランジスタＱ２がＯＮ状態に変化すると、コンデンサＣ２の電荷は迅速に放電されるので、トランジスタＱ２のＬレベル出力は直ちに伝達される。

第１出力部ＯＴ１は、分圧抵抗Ｒ６〜Ｒ８と、ＯＮ／ＯＦＦ動作するトランジスタＱ４と、トランジスタＱ４の負荷抵抗Ｒ９とで構成されている。また、第２出力部ＯＴ２は、分圧抵抗Ｒ１２〜Ｒ１４と、ＯＮ／ＯＦＦ動作するトランジスタＱ７と、トランジスタＱ７の負荷抵抗Ｒ９とで構成されている。ここで、トランジスタＱ４とトランジスタＱ７とが並列に接続されているので、負荷抵抗Ｒ９と共に、ワイアードＯＲのロジックを実現している。すなわち、トランジスタＱ４及びトランジスタＱ７のうち、少なくとも何れか一方がＯＮ状態になると、出力部ＯＴ１，ＯＴ２の出力（電圧降下信号ＡＢＮ）はＬレベルとなる。

検出部ＤＥＴ２は、分圧抵抗Ｒ１０，Ｒ１１と、基準電圧Ｅｒ２と、コンパレータＡＰ３とで構成されている。そのため、電源電圧（ＤＣ５Ｖ）が低下すると、検出部ＤＥＴ２の出力は、Ｈレベルとなる。逆に、電源電圧が正常値であれば、検出部ＤＥＴ２の出力は、Ｌレベルとなる。

遅延部ＤＬＹ２は、ＯＮ／ＯＦＦ動作するトランジスタＱ５，Ｑ６と、５μＡ程度の定電流源Ａ３と、シュミットトリガ型の非反転増幅器ＡＰ４と、定電流源Ａ３によって充電されるコンデンサＣ３とで構成されている。トランジスタＱ５がＯＦＦ状態に変化すると、コンデンサＣ３は、定電流源Ａ３によって充電が開始される。そのため、充電されるコンデンサＣ３の両端電圧が、ＬレベルからＨレベルに変化するまで、トランジスタＱ５のＨレベル出力の伝達を遅延させることになる。

以上の通り、この電圧降下検出部ＦＡＬＬは、交流２４Ｖの電圧値を監視するスイッチング部ＳＷ及び検出部ＤＥＴ１と、直流５Ｖの電圧値を監視する検出部ＤＥＴ２とを備えている。そして、何れか一方の電圧値が正常値から低下すると、電圧降下信号ＡＢＮがＬレベルに変化するようになっている。そのため、この電圧降下信号ＡＢＮのレベルに基づいて主制御部のＣＰＵは電源電圧の降下を判定することが可能となる。

念のため、ＡＣ電圧降下時の動作内容を説明すると、電源遮断によるＡＣ２４Ｖの電圧低下に対応して、先ず、スイッチ部ＳＷを構成しているトランジスタＱ１がＯＦＦ状態となり、コンパレータＡＰ１への反転入力電圧が増加する。そのため、コンパレータＡＰ１の出力がＨレベルからＬレベルに変化し、トランジスタＱ２がＯＦＦ状態に変化する。

すると、コンデンサＣ２は、定電流源Ａ１によって充電が開始されて（矢印参照）、Ｌレベルの電圧から所定の遅延時間を経てＨレベルの電圧となる。そして、コンデンサＣ２の両端電圧がＨレベルとなると反転増幅器ＡＰ２の出力がＬレベルとなり、その結果、トランジスタＱ３がＯＮ状態からＯＦＦ状態に変化し、トランジスタＱ４は、ＯＦＦ状態からＯＮ状態に変化する。本実施例では、(a)フラグセンス方式で電圧降下信号ＡＢＮを監視すること、(b)電源監視処理（ＳＴ３１）が極めてシンプルに構成されていること、及び(c)電源監視処理（ＳＴ３１）が短時間（４ｍＳ）毎に実行されることから、遅延部ＤＬＹ１の遅延時間を極限的に長く設定できる。

何れにしても、前述した動作の結果、電圧降下信号ＡＢＮは、電源遮断に対応してＨレベルからＬレベルに低下する。なお、ＡＣ２４Ｖの低下に伴う電圧降下信号ＡＢＮの立下りの後、コンパレータＡＰ３、非反転増幅器ＡＰ４、及びトランジスタＱ５〜Ｑ７は、動作反転すると解されるが、トランジスタＱ７は、トランジスタＱ４と共にワイアードロジックを構成しているので、電圧降下信号ＡＢＮに変化を与えることはない。

以上の通り、この実施例の電圧降下検出部ＦＡＬＬは、ＡＣ２４Ｖの電圧低下を監視する回路と、ＤＣ５Ｖの電圧低下を監視する回路とを重複して備えている。これは、例えば、整流部５０は正常に動作しているが、第１電圧変換部５１が故障して、直流電圧ＤＣ５Ｖのみが低下する可能性もあり、かかる異常時にも適切に対処して、遊技機の動作状態を正しくバックアップ保存できるようにするためである。

一方、図５に示す電源投入検出部ＲＳＴも、ほぼ同様の回路構成であり、ＤＣ５Ｖの電圧変化を検出する検出部ＤＥＴ３と、検出部ＤＥＴ３の出力を遅延して伝達する遅延部ＤＬＹ３と、遅延部ＤＬＹ３の出力を受けてＯＮ／ＯＦＦ動作する第３出力部ＯＴ３とで構成されている。

検出部ＤＥＴ３は、分圧抵抗Ｒ１７，Ｒ１８と、基準電圧Ｅｒ３と、コンパレータＡＰ５とで構成されている。遅延部ＤＬＹ３は、ＯＮ／ＯＦＦ動作するトランジスタＱ８，Ｑ９と、５μＡ程度の定電流源Ａ５と、シュミットトリガ型の反転増幅器ＡＰ６と、定電流源Ａ５によって充電されるコンデンサＣ６とで構成されている。また、第３出力部ＯＴ３は、トランジスタＱ９の負荷抵抗Ｒ１９と、ノイズ吸収用コンデンサＣ７と、２つのインバータＧ４，Ｇ５とで構成されている。

電源投入時には、電源電圧（ＤＣ５Ｖ）が傾斜して立ち上がるが、これに合わせて、コンパレータＡＰ５の出力はＬレベルとなり、トランジスタＱ８はＯＦＦ状態となる。そのため、コンデンサＣ６は定電流源Ａ５によって充電されて（矢印参照）、Ｌレベルの電圧から遅延時間ｔｄを経てＨレベルの電圧となる。そして、この遅延時間ｔｄの後には、トランジスタＱ９がＯＮ状態からＯＦＦ状態に変化し、第３出力部ＯＴ３の出力は、ＬレベルからＨレベルとなる。

このように、システムリセット信号ＳＹＳは、交流電圧２４Ｖの供給が開始されたことに起因して、一定時間ｔｄだけＬレベルとなる。一方、電圧降下信号ＡＢＮは、交流電圧２４Ｖが降下するか、或いは、直流５Ｖが降下する電源異常時には固定的にＬレベルとなる。したがって、フラグセンス方式を採っても何の問題もない。

続いて、図４に戻って、主制御部２１のワンチップマイコン３０の内部構成を説明する。このワンチップマイコン３０には、Ｚ８０（Ｚｉｌｏｇ社）相当品のＣＰＵコア３１と、システムクロックを生成するクロックジェネレータ３２と、外部からシステムリセット信号ＳＹＳを受けるリセット回路３３と、外部バスインターフェイス回路３４と、Ｚ８０ＣＴＣ(Counter Timer Circuit)部３５と、アドレスデコーダ３６と、Ｚ８０ＰＩＯ(Parallel Input Output)部３７と、ウォッチドッグタイマ３８と、内蔵ＲＡＭ３９と、内蔵ＲＯＭ４０と、セキュリティチェック回路４１とを内蔵して構成されている。

そして、本実施例では、Ｚ８０ＣＴＣ部３５で生成された４ｍＳ周期のタイマ信号が、ＣＰＵコア３１の割込み端子ＩＮＴに供給されている。ＣＰＵコア３１の割込み端子ＩＮＴは、マスク可能な割込み(maskable interrupt)端子であり、ＣＰＵコア３１がＤＩ(Disable interrupt)命令を実行したり、或いは、ＣＰＵコア３１が割込みを受け付けた状態では、改めてＥＩ(enable interrupt)命令を実行しない限り、割込み信号は受け付けられない。逆に、ＣＰＵコア３１が割込み受付状態であれば、４ｍＳ毎に割込み信号が受け付けられて、後述するタイマ割込み処理が起動される。

セキュリティチェック回路４１は、リセット回路３３がシステムリセット信号ＳＹＳを受けると、内蔵ＲＯＭ４０を連続的にアクセスして、チェック動作を開始するよう構成されている。このチェック動作には、ＣＰＵコア３１が介在することはなく、セキュリティチェック回路４１のハードウェア機能によって、内蔵ＲＯＭ４０の複数アドレスにわたって、所定の演算が実行され、内蔵ＲＯＭ４０に予め格納されているチェックデータとの整合が確認される。

この確認動作（セキュリティチェック動作）は、制御プログラムの違法改造を検出するための動作である。そして、内蔵ＲＯＭ４０に格納された制御プログラムの読出し処理、及び、所定の演算を経た判定処理が実行されるので、例えば、システムクロック1,420,000個程度の時間を消費する。そして、少なからず時間を消費する確認動作が正常に終わると、ＣＰＵコア３１のプログラムカウンタが００００Ｈとなり、内蔵ＲＯＭ４０の０番地以降に格納されている制御プログラムの実行が開始される。先に説明した通り、電源投入からセキュリティチェック動作の終了までは、ＣＰＵコア３１が機能せず、ワンチップマイコン３０のアドレスバスやデータバスも、高インピーダンス（Hi-Z）状態である。

ところで、この実施例では、図４に示す通り、ＰＩＯ部３７の出力ポートからウォッチドックタイマ３８に対して、所定時間毎にクリア信号が供給されている。この動作によって、ウォッチドックタイマ３８がタイムアウト状態になることが阻止されるが、もし、プログラムが暴走して、クリア信号の供給が途絶えると、ウォッチドックタイマ３８がタイムアウト状態となり、ＣＰＵコア３１のリセット端子ＲＥＳＥＴに、リセット信号が供給されるようになっている。リセット信号が供給されると、ＣＰＵのプログラムカウンタは、自動的に００００Ｈに書き換えられ、制御プログラムが初期状態から再実行される。

図６〜図８は、主制御部２１の制御プログラムを示すフローチャートである。主制御部２１の制御プログラムは、電源電圧の復旧や投入に基づいて起動されるシステムリセット処理（図６）と、所定時間毎（４ｍＳ）に起動されるマスク可能なタイマ割込み処理（図７：TIMER INT）とで構成されている。なお、電源基板２０からの電圧降下信号ＡＢＮが供給されても、割込み処理（ＮＭＩ割込）が起動することはない。

以下、図６を参照しつつ、システムリセット処理プログラム（メイン処理）について説明する。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチ（不図示）がＯＦＦ状態で電源がＯＮ状態になる場合と、遊技ホールの開店時のように、初期化スイッチがＯＮ操作されて電源がＯＮ状態になる場合とがある。なお、制御プログラムが暴走したことにより、ウォッチドッグタイマ３８が起動してＣＰＵコア３１が強制的にリセットされる場合もあるので、図６では、両者を区別するため、前者をシステムリセット、後者をユーザリセットと称している。

先に説明した通り、電源基板２０からシステムリセット信号ＳＹＳが供給されたシステムリセット状態では、ＣＰＵコア３１が機能するに先立って、セキュリティチェック回路４１がセキュリティチェック動作を開始する。そして、このセキュリティチェック動作が正常に終了すると、ＣＰＵコア３１のプログラムカウンタは００００Ｈとなり、ユーザリセット状態の場合と同様に、ステップＳＴ１の初期設定処理が開始される。

初期設定処理（ＳＴ１）では、Ｚ８０ＣＰＵコア３１を含むワンチップマイコンの各部が初期設定されるが、ＣＰＵコア３１は、割込み禁止状態（ＤＩ）である。したがって、ＣＴＣ部３５から割込み端子ＩＮＴに供給されるタイマ割込み信号は、全て無視される。その後、ＲＡＭクリア信号の値が判定される（ＳＴ２）。ＲＡＭクリア信号とは、内蔵ＲＡＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチのＯＮ／ＯＦＦ状態に対応した値を有している。

ここでは、ＲＡＭクリア信号がＯＮ状態であったと仮定すると、ステップＳＴ２の判定に続いて、内蔵ＲＡＭの全領域がゼロクリアされる（ＳＴ１０）。したがって、図８（ｃ）に示すＢＦＬ番地のバックアップフラグＢＦＬの値は、他のチェックサム値などと共にゼロとなる。

次に、ＲＡＭ領域がゼロクリアされたことを報知するためのＲＡＭクリアコマンドＣＭＤが演出制御部２２に出力される（ＳＴ１１）。その後、電圧降下信号ＡＢＮがＬレベルでないことを条件に（ＳＴ１２〜ＳＴ１３）、ＥＩ命令の実行により、ＣＰＵが割込み許可状態に設定される（ＳＴ１４）。

電圧降下信号ＡＢＮは、ワンチップマイコン３０のＰＩＯ部３７の入力ポートに、定常的に供給されているので（図４参照）、そのレベルが正常レベルでない限り、ＳＴ１２〜ＳＴ１３の処理を無限ループ状に繰り返す。したがって、投入された電源が直ぐに遮断されたような異常時には、遊技動作の開始が禁止されて、異常な遊技動作の発生が未然に防止される。

一方、電圧降下信号ＡＢＮが正常レベルであれば、ＥＩ命令を実行した後（ＳＴ１４）、無限ループ状にカウンタ更新処理が実行される（ＳＴ１５）。更新されるカウンタには、外れ図柄用カウンタが含まれているが、この外れ図柄用カウンタは、図７の特別図柄処理（ＳＴ４５）における大当り判定処理の判定によって外れ状態となった場合に、どのような態様の外れゲームを演出するかを決定するためのカウンタである。

以下、ステップＳＴ２の判定処理に戻って説明を続ける。ＣＰＵが強制的にリセットされた場合（ユーザリセット状態）や、停電状態からの復旧時のように、初期化スイッチ（ＲＡＭクリア信号）がＯＦＦ状態であった場合には、ステップＳＴ２の判定に続いて、バックアップフラグＢＦＬの内容が判定される（ＳＴ３）。バックアップフラグＢＦＬとは、図８に示す退避処理（ＳＴ５３〜５６）が正常に完了したか否かを示すデータであり、この実施例では、電源監視処理で５ＡＨとされ（ＳＴ５５）、図６のステップＳＴ９の処理でゼロクリアされる。

今、電源投入時や、停電状態からの復旧時である場合には、バックアップフラグＢＦＬの内容が５ＡＨの筈である。但し、何らかの理由でプログラムが暴走状態となり、ウォッチドッグタイマによるＣＰＵリセット動作が生じたような場合には、バックアップフラグＢＦＬ＝００Ｈである。したがって、ＢＦＬ≠５ＡＨ（通常はＢＦＬ＝００Ｈ）となる場合には、ステップＳＴ３からステップＳＴ１０の処理に移行させて遊技機の動作を初期状態に戻す。

一方、バックアップフラグＢＦＬ＝５ＡＨであれば、チェックサム値を算出するためのチェックサム演算を実行する（ＳＴ４）。ここで、チェックサム演算とは、内蔵ＲＡＭのワーク領域（図８（ｃ）参照）に対する８ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、ＲＡＭのＳＵＭ番地の記憶値と比較をする（ＳＴ５）。

ＳＵＭ番地には、電圧降下時に実行される退避処理（図８のＳＴ５３〜５６）において、同じチェックサム演算によるチェックサム値が記憶されている。そして、記憶された演算結果は、内蔵ＲＡＭの他のデータと共に、バックアップ電源ＢＵによって維持されている。したがって、本来は、ステップＳＴ５の判定によって両者が一致する筈である。

しかし、電源監視処理におけるチェックサム演算（ＳＴ５４）の実行後、メイン処理のチェックサム演算（ＳＴ４）の実行時までの間に、ワーク領域のデータが破損している場合もあり、このような場合にはステップＳＴ５の判定結果は不一致となる。判定結果の不一致によりデータ破損が検出された場合には、もはや、電源電圧の降下前の遊技状態を正常に再開させることはできないので、ステップＳＴ１０の処理に移行させてＲＡＭクリア処理を実行し、遊技機の動作を初期状態に戻している。

一方、ステップＳＴ５の判定において、チェックサム演算（ＳＴ４）によるチェックサム値と、ＳＵＭ番地の記憶値とが一致する場合には、内蔵ＲＡＭのデータは、バックアップ電源ＢＵによって、正常に維持されていると考えることができる。そこで次に、電源遮断前の遊技状態を再開させるが、本実施例では、遊技再開に先立って、電圧降下信号ＡＢＮのレベルをチェックしている（ＳＴ６〜ＳＴ７）。

これは、電源投入直後に、電源電圧が再度遮断されたような異常時にも適切に対処するためである。例えば、営業中に突然停電状態となった場合を想定する。このような場合には、後述する電源監視処理（ＳＴ３１）を経ることで、停電前の遊技が正しく再開できる筈である。しかし、電源復旧後、直ぐに電源が遮断されてしまった場合には、セキュリティチェック処理などの処理時間を経て、バックアップフラグＢＦＬを００Ｈに書換えた直後には、電源電圧の低下のためにＣＰＵが動作不能となっているおそれもある。かかる場合には、その後に電源が復旧したとしても、バックアップフラグＢＦＬ＝００Ｈであることから、ＲＡＭがクリアされてしまい（ＳＴ１０）、もはや停電前の遊技動作を再開することができなくなる。

そこで、本実施例では、このような事態の発生を未然に防止するため、ワンチップマイコン３０のＰＩＯ部３７から電圧降下信号ＡＢＮを取得し（ＳＴ６）、そのレベルが正常レベルでない限り、ステップＳＴ６〜ＳＴ７の処理を無限ループ状に繰り返す。したがって、電源遮断時には、バックアップフラグＢＦＬが書換えられることはなく、その後の電源復旧時に、再度、ステップＳＴ４〜ＳＴ９の処理が実行されて電源遮断前の遊技動作が正しく再開される。

一方、電圧降下信号ＡＢＮが正常なＨレベルである場合には、ＲＡＭのＳＰ記憶エリア（図８（ｃ）参照）に記憶されている数値を、ＣＰＵコア３１内部のスタックポインタＳＰに書込む（ＳＴ８）。また、バックアップフラグＢＦＬの値をゼロに戻して（ＳＴ９）、ステップＳＴ３２の乱数生成処理の先頭アドレスＸＸＹＹ番地にジャンプする。なお、この状態では、ＣＰＵコア３１は、割込み禁止（ＤＩ）状態のままである。

ＳＰ記憶エリアには、電源監視処理において、図８（ｃ）に示す退避レジスタ領域（ステップＳＴ３０の処理で退避されたレジスタ値の格納エリア）の先頭アドレスが格納されている（ＳＴ５３）。そのため、ステップＳＴ３２以降の一連のタイマ割込み処理をＤＩ状態で実行した後、ステップＳＴ４９の処理によって退避レジスタの値がＣＰＵコアに正しく復帰され、また、ＥＩ命令実行後（ＳＴ５０）のＲＥＴＩ命令の実行によって、タイマ割込み前の無限ループ処理（ＳＴ１５）に戻る。

続いて、上記した図６の無限ループ処理（ＳＴ１５）を中断させて４ｍＳ毎に開始されるタイマ割込み処理プログラム（図７）を説明する。タイマ割込みが生じると、各レジスタの内容がスタック領域に退避された後（ＳＴ３０）、最初に、電源監視処理が実行される（ＳＴ３１）。なお、タイマ割込みにより、ＣＰＵコア３１は、割込み禁止状態となる。

図８（ａ）は、電源監視処理の内容を具体的に示すフローチャートである。先ず、ワンチップマイコン３０のＰＩＯ部３７から電圧降下信号ＡＢＮを取得し（ＳＴ５１）、そのレベルを判定する（ＳＴ５２）。そして、電圧降下信号ＡＢＮがＨレベルの正常値であれば、そのままサブルーチン処理を終える。一方、電圧降下信号ＡＢＮがＬレベルであれば、交流電源ＡＣ２４Ｖが遮断状態であると判断する。なお、図５に関して詳述したように、交流電源ＡＣ２４Ｖの遮断状態は適切なタイミングで迅速に検出されるので、その後も、しばらくは直流電源電圧（ＤＣ５Ｖ）が維持され、したがって、以降の退避処理（ＳＴ５３〜ＳＴ５６）が可能となる。

退避処理では、先ず、その時のスタックポインタＳＰの値を＋２した数値を、ＲＡＭのＳＰ記憶エリアに格納する（ＳＴ５３）。今、ステップＳＴ３０（図７）の処理では、ＰＵＳＨＡＦ→ＰＵＳＨＢＣ→ＰＵＳＨＤＥ→ＰＵＳＨＨＬの順番に命令が実行されたとする。また、ステップＳＴ３１とＳＴ３２の処理では、ＣＡＬＬＣＨＥＣＫ→ＣＡＬＬＲＡＮＤＯＭの順番に命令が実行されるとする。そして、ＣＡＬＬＲＡＮＤＯＭのマシン語命令は、ＸＸＹＹ番地以降に格納されているとする。

かかる場合には、電源監視処理（ＳＴ３１）の開始時には、スタック領域は、図８（ｂ）のようになっている。すなわち、スタックポインタＳＰは、ＦＩＬＯ(First In Last Out)を採るスタック領域の最頂部を指しており、このスタック領域の最上部には、サブルーチン処理（ＣＡＬＬＣＨＥＣＫ）の戻り番地ＸＸＹＹの下位アドレス値（＝ＹＹ）が記憶されている。また、ＰＵＳＨＡＦ→・・・→ＰＵＳＨＨＬの命令実行によって格納された一群のレジスタ値に続いて、タイマ割込み処理（TIMER INT)終了後の戻り番地ＨＨＬＬが格納されている。なお、この戻り番地ＨＨＬＬは、ステップＳＴ１５の処理を実現する一群の命令の何れかの格納アドレスを意味する。

先に説明した通り、本実施例では、退避処理（ＳＴ５３〜ＳＴ５６）の最初に、スタックポインタＳＰの値を＋２した数値を、ＲＡＭのＳＰ記憶エリアに格納する（ＳＴ５３）。したがって、ＣＡＬＬＣＨＥＣＫ命令実行後の戻り番地（＝ＸＸＹＹ）は消滅するが、退避処理（ＳＴ５３〜ＳＴ５６）の終了後は、ＣＰＵコアが非動作状態となって電源電圧（ＤＣ５Ｖ）が消滅すること、及び、電源復帰後には、ＪＰＸＸＹＹ命令を経て、乱数作成処理（ＳＴ３２）が開始されるので何の弊害もない。

ステップＳＴ５３の処理が終われば、次に、メイン処理のステップＳＴ４と同様のチェックサム演算を実行する（ＳＴ５４）。具体的には、内蔵ＲＡＭのワーク領域（図８（ｃ）参照）に対して、連続して８ビット加算を実行し、その加算結果をチェックサム値としてＳＵＭ番地に記憶する。８ビット演算の対象となる領域は広い方が好ましいので、ここでは、ＳＵＭ番地とＢＦＬ番地（バックアップフラグＢＦＬ）とを除くＲＡＭの全領域としている。

その後、ＢＦＬ番地にフラグ値５ＡＨを記憶した後（ＳＴ５５）、ＲＡＭのアクセスを禁止して電源電圧が降下してＣＰＵが非動作状態になるのを待つ（ＳＴ５６）。その後、ＣＰＵは非動作状態となるが、ＲＡＭにはバックアップ電源ＢＵが供給されているので、バックアップされたデータがそのまま維持される。

以上、図７の電源監視処理（ＳＴ３１）について、電圧降下信号ＡＢＮがＬレベルの場合を説明したが、通常は、電圧降下信号ＡＢＮがＨレベルであるから、ステップＳＴ４の処理に移行して乱数作成処理が実行される（ＳＴ３２）。乱数作成処理には、普通図柄処理ＳＴ４０や特別図柄処理ＳＴ４５における抽選動作で使用される、当り用カウンタＲＧや大当たり用カウンタＣＴの更新処理を含んでいる。

乱数作成処理（ＳＴ３２）が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる（ＳＴ３３）。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。また、このとき、ウォッチドッグタイマ（不図示）にクリア信号を供給して、ＣＰＵが強制的にリセットされることを防止する。

続いて、図柄始動口１５や大入賞口１６の入賞検出スイッチを含む各種スイッチ類のＯＮ／ＯＦＦ信号が入力され、ワーク領域にＯＮ／ＯＦＦ信号が記憶される（ＳＴ３４）。そして、記憶された情報に基づいて、例えば図柄始動口に入賞がありその情報を保留可能な状態である場合、保留を表示させる為のコマンドなど検出に基づく必要な情報が送信される。又、万一、不合理なＯＮ信号が検出されたら、不正入賞コマンドが送信される（ＳＴ３５）。不正入賞コマンドが送信されるのは、例えば、特別遊技中でもないのに、大入賞口１６の検出スイッチからＯＮ信号が得られたような場合である。

次に、エラー管理処理が行われる（ＳＴ３６）。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっていないかなど、機器内部に異常が生じていないかの判定である。次に、払出制御基板向けの制御コマンドを作成した後（ＳＴ３７）、上記の各処理で生成されている制御コマンドを該当するサブ制御基板に伝送する（ＳＴ３８）。

次に、現在が当り中の動作モードでないことを条件に、普通図柄処理を行う（ＳＴ４０）。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップＳＴ３４のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数生成処理（ＳＴ３２）で更新された当り用カウンタＲＧを、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う（ＳＴ４２）。

続いて、必要な制御コマンドを該当するサブ制御基板に伝送し（ＳＴ４３）、現在が大当り中の動作モードでないことを条件に、特別図柄処理を行う（ＳＴ４５）。特別図柄処理とは、大入賞口１６など、特別電動役物を作動させるか否かの判定である。具体的には、ステップＳＴ３４のスイッチ入力結果によって遊技球が図柄始動口を通過していると判定された場合に、乱数生成処理（ＳＴ３２）で更新された大当り用カウンタＣＴを、大当り当選値Ｈｉｔと対比して行われる。そして、対比結果が当選状態であれば大当り中の動作モードに変更する。また、大当り中となれば、大入賞口など特別電動役物の作動に向けた処理を行う（ＳＴ４７）。

その後、上記の各処理で生成された制御コマンドを該当するサブ制御基板に伝送する（ＳＴ４８）。例えば、特別図柄処理（ＳＴ４５）が実行された場合には、その抽選結果に係わらず、制御コマンドの伝送を契機として、液晶ディスプレイＤＩＳＰでは図柄変動動作が開始されることになる。何れにしてもステップＳＴ４８の処理が終われば、ステップＳＴ３０の処理で退避しておいたレジスタを復帰させて（ＳＴ４９）、ＥＩ命令を実行して割込み処理を終える（ＳＴ５０）。その結果、通常は、割込み処理ルーチンからメイン処理の無限ループ処理（図６のＳＴ１５）に戻ることになる。

以上説明した通り、本実施例では、ＮＭＩ(non maskable interrupt)などの割込み処理を使用することなく電源遮断時の処理を実行する。そのため、退避処理（ＳＴ５３〜ＳＴ５６）が極めてシンプルとなり、確実に退避処理を終えることができる。

また、退避処理の処理時間が短いので、交流電源の瞬停に有効に対処できる。すなわち、電源監視部の遅延部ＤＬＹ１の遅延時間を極限的に長く設定できるので、ある程度の瞬停であれば、遊技動作を中止することなく、そのまま遊技動作を続行することができる。最低限、タイマ割込み周期（＝４ｍＳ）と電源監視の処理時間（＝α）の総和である４＋αの時間が確保できれば良い。日本では、人間に感知できない程度の瞬停は、毎日のように発生しているので、本実施例の構成は、特にＵＰＳ（Uninterrupted Power Supply＝無停電電源装置）などを設けていない遊技ホールに有効である。

また、本実施例では、ＮＭＩ処理を使用しないので、電源復帰後の交流電源が不安定な場合であっても、スタック領域を使い切ったり、ワーク領域を侵食するおそれがない。また、電源復帰後に再開すべき最初の命令が固定的に決まるので、電源復帰後の処理もシンプルとなる。

しかも、本実施例では、電源復帰処理後、遊技処理を再開するに先立って、電圧降下信号ＡＢＮをチェックして、交流電源が正常であることを確認するので、電源復帰後すぐに電源が遮断される異常時が繰り返されても、その後に電源が安定すれば遊技動作を正しく再開することができる。

例えば、本実施例では、ステップＳＴ８→ＳＴ９の処理の後、割込み周期（＝４ｍｓ）の後には、電源監視処理（ＳＴ３１）が実行されるので、ステップＳＴ８のタイミングで交流電源が遮断されても（電圧降下信号ＡＢＮがＨレベルからＬレベルに切り替わっても）、確実に、退避処理（ＳＴ５３〜ＳＴ５６）を実行できる。なお、ステップＳＴ１〜ＳＴ７の間に交流電源が遮断された場合（電圧降下信号ＡＢＮがＨレベルからＬレベルに切り替わった場合）には、バックアップフラグＢＦＬの値が５ＡＨのままであるから、電源復帰後に同じ処理（ＳＴ１〜ＳＴ７）を繰り返すだけであり、何の問題も生じない。

ところで、ＲＡＭクリア処理（ＳＴ１０）を実行した後の電圧降下信号ＡＢＮのチェック処理（ＳＴ１２〜ＳＴ１３）は、これを省略することもできる。すなわち、本実施例ではタイマ割込みの先頭で、電源監視処理（ＳＴ３１）を実行するので、前記のチェック処理（ＳＴ１２〜ＳＴ１３）を省略しても、その後の割込み許可状態（ＳＴ１４参照）において、迅速に電源異常を検出できるからである。

もっとも、最初のタイマ割込み処理（Timer INT）の起動前に、直流電源電圧（ＤＣ５Ｖ）が遮断されると、退避処理（ＳＴ５３〜ＳＴ５６）が実行されないために、電源復帰後に元の処理を再開させることはできない。但し、再開できない元の処理は単なるカウンタの更新処理であり、しかも、ここで問題にしているのは、ＲＡＭクリア処理によって過去の遊技情報が全て消失した後であって、且つ、電源復帰直後に電源が再び遮断された場合であるから、元の処理を再開できないことに実質的な弊害は何もない。

以上、本発明の実施例の構成及び効果を具体的に説明したが、具体的な記載内容は何ら本発明を限定するものではなく、各種の改変が可能である。例えば、実施例では、電圧降下信号ＡＢＮの一回のレベル判定によって、正常／異常の判定をしているが、ＰＩＯ部への入力データのビット化けを考慮して、複数回の判定によって正否判定をするのが好ましい。図９（ａ）は、この実施例であり、Ｎ回連続して正常レベルである場合に、次の処理に移行させている。この構成は、システムリセット処理のＳＴ６〜ＳＴ７や、ＳＴ１２〜ＳＴ１３の代わりに使用される。一方、電源監視処理のステップＳＴ５１ＳＴ５２に代えて、図９（ｂ）の構成を採用するのも好ましく、この場合には、Ｎ回連続して異常レベルである場合に、次の処理に移行させている。

また、実施例では、説明の都合上、ステップＳＴ９の後で、ジャンプ命令（ＪＰＸＸＹＹ）を実行することにしたが、これに代えて、ＲＥＴ命令（リターン命令）を使用することもできるのは勿論である。ＲＥＴ命令を使用する場合には、ステップＳＴ５３において、ＳＰ記憶エリアにはＳＰ＋２の数値ではなく、その時のスタックポインタの数値ＳＰがそのまま記憶される。

実施例に示すパチンコ機の斜視図である。図１のパチンコ機の遊技盤を詳細に図示した正面図である。図１のパチンコ機の全体構成を示すブロック図である。電源基板の回路構成と、ワンチップマイコンの内部構成を図示したものである。電源基板の一部を詳細に示す回路図である。主制御部のシステムリセット処理を説明するフローチャートである。主制御部のタイマ割込み処理を説明するフローチャートである。タイマ割込み処理の一部を説明するフローチャートである。変更例を例示するフローチャートである。

符号の説明

２１主制御部
５５電圧監視部
ＧＭ遊技機
ＡＢＮ電圧降下信号
ＢＵバックアップ電源
ＰＩＯ入力部
ＳＴ５２判定処理
ＳＴ５５退避処理

Claims

電源電圧を生成する交流電源の遮断時に電圧降下信号を出力する電圧監視部と、電源電圧の遮断後もＲＡＭの記憶内容を維持するバックアップ電源とを設けた遊技機であって、
前記電圧監視部から出力される電圧降下信号を受ける入力部と、所定時間毎に前記入力部からデータを取得して電源異常を検出する判定処理と、前記判定処理によって電源異常が検出されると、その後の遊技制御を中止して、第１レベルに設定した特定データをＲＡＭに保存する退避処理とを、遊技制御動作を中心的に担う主制御部に設け、
電源電圧の復旧や投入に基づいて起動される前記主制御部のシステムリセット処理は、
前記入力部からの取得データに基づいて電源異常か否かを判定し、電源異常と判定される限り、その後の処理を実行しない確認処理と、
前記確認処理によって電源異常でないと判定されると、前記特定データを第１レベルから第２レベルに設定変更した上で、バックアップ電源で維持されたＲＡＭの記憶内容に基づいて、遊技制御動作を再開する再開処理と、
ＲＡＭの記憶内容を全てクリアすべき場合にＯＮ操作される初期化スイッチの操作信号を、前記確認処理に先行して取得し、取得した操作信号に基づき、初期化スイッチがＯＮ操作されて電源が投入されたと判定される場合には、ＲＡＭの記憶内容を全てクリアして、遊技制御動作を初期状態から開始するクリア処理と、
を含み、前記主制御部の遊技制御動作を実行するワンチップマイコンが初期設定された後、前記初期化スイッチの操作信号が先ず取得されることを特徴とする遊技機。
前記電圧監視部は、交流電源の交流電圧の異常と共に、交流電源から生成される直流電圧の異常を監視し、いずれの異常時にも電圧降下信号を出力するよう構成されている請求項１に記載の遊技機。
前記電圧監視部は、前記交流電圧の降下を監視して第１出力部に第１検出信号を出力する交流検出部と、前記直流電圧の降下を監視して第２出力部に第２検出信号を出力する直流検出部とを備え、
第１出力部と第２出力部とが単一の負荷抵抗を有することで、第１出力部と第２出力部とがワイアードＯＲのロジックを実現している請求項１又は２に記載の遊技機。
前記交流検出部は、検出された交流電圧の電圧低下を、所定時間遅延させて前記第１出力部に伝達するよう構成され、
前記直流検出部は、検出された直流電圧の電圧低下を、所定時間遅延させて前記第２出力部に伝達するよう構成されている請求項３に記載の遊技機。