JP4720560B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4720560B2
JP4720560B2 JP2006072550A JP2006072550A JP4720560B2 JP 4720560 B2 JP4720560 B2 JP 4720560B2 JP 2006072550 A JP2006072550 A JP 2006072550A JP 2006072550 A JP2006072550 A JP 2006072550A JP 4720560 B2 JP4720560 B2 JP 4720560B2
Authority
JP
Japan
Prior art keywords
squeegee
semiconductor device
manufacturing
semiconductor wafer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006072550A
Other languages
English (en)
Other versions
JP2007250847A (ja
Inventor
正康 木崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006072550A priority Critical patent/JP4720560B2/ja
Publication of JP2007250847A publication Critical patent/JP2007250847A/ja
Application granted granted Critical
Publication of JP4720560B2 publication Critical patent/JP4720560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来のＣＳＰ(chip size package)と呼ばれる半導体装置の製造方法には、半導体ウエハ上に複数の柱状電極を形成し、柱状電極を含む半導体ウエハ上に、スクリーン印刷により液状樹脂を塗布して、封止膜をその厚さが柱状電極の高さよりもやや厚くなるように形成し、硬化後の封止膜の上面側を適宜に研磨して除去することにより、柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を含む封止膜の上面を平坦化するようにした方法がある（例えば、特許文献１参照）。
特許第３２１６６３７号公報（図９、図１０）
ところで、上記スクリーン印刷で使用される印刷マスクは、厚さが柱状電極の高さよりもやや厚いステンレス鋼板に半導体ウエハのサイズよりもやや小さい円形状の開口部が形成されたものからなっている。また、上記スクリーン印刷で使用されるスキージは、一般的に、ウレタンゴムによって形成されている。
一方、最近では、半導体ウエハのサイズが大きくなる傾向にあり、８インチ、１２インチのものもある。したがって、印刷マスクの開口部のサイズもそれに応じて大きくなる。しかるに、ウレタンゴムからなるスキージでは、印刷マスクに押し付けられるため、印刷マスクとの接触部で弾性変形するが、印刷マスクの開口部のサイズが大きくなると、印刷マスクの開口部に対応する部分で当該開口部内に押し出されてしまう。この結果、半導体ウエハ上にスクリーン印刷により塗布された液状樹脂からなる封止膜の膜厚が半導体ウエハの中心部で最も薄く、外周部に向かうに従って漸次厚くなり、大きくばらついてしまうという問題がある。
そこで、この発明は、半導体ウエハのサイズが大きくなっても、半導体ウエハ上にスクリーン印刷により塗布される液状樹脂からなる封止膜の膜厚がばらつきにくいようにすることができる半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、複数の柱状電極を有する半導体ウエハ上にスクリーン印刷により液状樹脂を塗布して封止膜を形成するとき、金属板からなるスキージを用いる工程を有し、前記スキージの上部は一対のスキージホルダに挟持されており、前記スキージの移動方向とは反対側の前記スキージホルダの外面に取り付けられた、側面がく字状のスキージ撓み防止板の先端部が、前記スキージの先端部の前記スキージの移動方向とは反対側の面に当接されていることを特徴とするものである。
この発明によれば、金属板からなるスキージの先端の直線性が高く、且つ、当該先端の厚さ方向に直交する方向の変形量が極めて小さいので、印刷マスクの開口部のサイズが大きくなっても、スキージの先端が印刷マスクの開口部内に押し出されることがなく、したがって半導体ウエハのサイズが大きくなっても、半導体ウエハ上にスクリーン印刷により塗布される液状樹脂からなる封止膜の膜厚がばらつきにくいようにすることができる。
図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置はシリコン基板１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には銅等からなる下地金属層７が設けられている。下地金属層７の上面全体には銅からなる配線８が設けられている。下地金属層７を含む配線８の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。配線８の接続パッド部上面には銅からなる柱状電極９が設けられている。配線８を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。柱状電極９の上面には半田ボール１１が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に接続パッド２、絶縁膜３、保護膜５、下地金属層７、配線８および柱状電極９が形成されたものを用意する。なお、図２において、符号２２で示す領域は半導体ウエハ２１の外周部の非半導体装置形成領域である。
次に、図３に示すように、保護膜５の外周部（非半導体装置形成領域２２）の上面に印刷マスク２３を位置合わせして配置する。印刷マスク２３は、厚さが柱状電極９の高さよりもやや厚いステンレス鋼板に半導体ウエハ２１のサイズよりもやや小さい円形状の開口部２４が形成されたものからなっている。
次に、図４に示すように、後で詳述するスキージ２５を用いて、印刷マスク２３の開口部２４内において配線８および柱状電極９を含む保護膜５の上面にエポキシ系樹脂等からなる液状樹脂を塗布し、この塗布された液状樹脂を硬化させることにより、封止膜１０をその厚さが柱状電極９の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極９の上面は封止膜１０によって覆われている。
次に、封止膜１０の上面側を適宜に研磨して除去することにより、図５に示すように、柱状電極９の上面を露出させるとともに、この露出された柱状電極９の上面を含む封止膜１０の上面を平坦化する。次に、図６に示すように、柱状電極９の上面に半田ボール１１を形成する。次に、半導体ウエハ２１等をダイシングラインに沿って切断すると、図１に示す半導体装置が複数個得られる。
ここで、スキージ２５の一例について、図７に示す側面図を参照して説明する。スキージ２５は、厚さ１〜４ｍｍの長方形状のステンレス鋼板（金属板）によって形成されている。スキージ２５の先端は、フライス加工により真直度０．０２ｍｍ程度とされた平面となっている。スキージ２５の上部はアルミニウム等からなる一対のスキージホルダ２６に挟持され、ボルト２７およびナット２８により一体化されている。
そして、このステンレス鋼板からなるスキージ２５では、その先端の直線性が高く、且つ、当該先端の厚さ方向に直交する方向の変形量が極めて小さいので、印刷マスク２３の開口部２４のサイズが大きくなっても、その先端が印刷マスク２３の開口部２４内に押し出されることがなく、したがって半導体ウエハ２１のサイズが大きくなっても、半導体ウエハ２１上にスクリーン印刷により塗布された液状樹脂からなる封止膜１０の膜厚がばらつきにくいようにすることができる。
次に、このステンレス鋼板からなるスキージ２５を用いた封止膜形成の実験結果について説明する。まず、８インチ（直径約２００ｍｍ）の半導体ウエハ２１を印刷対象とし、印刷マスク２３の開口部２４の直径を１９０ｍｍとし、スキージ２５およびスキージホルダ２６の長さを２４０ｍｍとした。
そして、図４に示すように、半導体ウエハ２１上において配線８および柱状電極９を含む保護膜５の上面にスキージ２５を用いてエポキシ系樹脂からなる液状樹脂を目標膜厚１３５μｍとして塗布し、半導体ウエハ２１の中心部および外周部の１２時の部分、３時の部分、６時の部分、９時の部分における封止膜１０の保護膜５上における膜厚を調べたところ、１１１μｍ、１３５μｍ、１０５μｍ、１１０μｍ、１２１μｍであり、その最大値（１３５μｍ）と最小値（１０５μｍ）との差が２０μｍであった。
この場合、特に、半導体ウエハ２１の中心部における封止膜１０の保護膜５上における膜厚は１１１μｍである。これに対し、同じ長さのウレタンゴムからなるスキージを用いた場合には、特に、半導体ウエハ２１の中心部における封止膜１０の保護膜５上における膜厚は２０μｍであった。したがって、ステンレス鋼板からなるスキージ２５を用いた場合の方が封止膜１０の膜厚のばらつきが小さいと言える。
次に、図８はスキージ２５の他の例の側面図を示す。このスキージ２５において、図７に示すスキージ２５と異なる点は、厚さが０．２〜０．４ｍｍと薄くなっている点である。このように、スキージ２５の厚さを薄くすると、スキージ２５の先端に付着する液状樹脂が減少し、スクリーン印刷により塗布された液状樹脂からなる封止膜１０の表面の平滑性を向上することができる。
ただし、スキージ２５の厚さをこのように薄くすると、スキージ２５が撓みやすくなる。そこで、図８に示すように、左側（スキージ２５の移動方向とは反対側）のスキージホルダ２６の外面にボルト２７等によって取り付けられた側面ほぼく字状のスキージ撓み防止板２９の先端部をスキージ２５の先端部の左側の面（スキージ２５の移動方向とは反対側の面）に当接させると、スキージ２５が撓まないようにすることができる。
この発明の製造方法により製造された半導体装置の一例の断面図。 図１に示す半導体装置の製造に際し、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 スキージの一例の側面図。 スキージの他の例の側面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 配線
９ 柱状電極
１０ 封止膜
１１ 半田ボール
２１ 半導体ウエハ
２３ 印刷マスク
２４ 開口部
２５ スキージ
２６ スキージホルダ
２８ スキージ撓み防止板

Claims (4)

  1. 複数の柱状電極を有する半導体ウエハ上にスクリーン印刷により液状樹脂を塗布して封止膜を形成するとき、金属板からなるスキージを用いる工程を有し、
    前記スキージの上部は一対のスキージホルダに挟持されており、前記スキージの移動方向とは反対側の前記スキージホルダの外面に取り付けられた、側面がく字状のスキージ撓み防止板の先端部が、前記スキージの先端部の前記スキージの移動方向とは反対側の面に当接されていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記スキージはステンレス鋼からなることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記スキージの厚さは０．２〜０．４ｍｍであることを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の発明において、前記スキージの先端は平面であることを特徴とする半導体装置の製造方法。
JP2006072550A 2006-03-16 2006-03-16 半導体装置の製造方法 Expired - Fee Related JP4720560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006072550A JP4720560B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072550A JP4720560B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250847A JP2007250847A (ja) 2007-09-27
JP4720560B2 true JP4720560B2 (ja) 2011-07-13

Family

ID=38594816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072550A Expired - Fee Related JP4720560B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4720560B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031174A (ja) * 1998-07-15 2000-01-28 Matsushita Electric Works Ltd 半導体装置の製造方法、この方法に用いるスキージ装置および半導体装置
JP2000332034A (ja) * 1999-05-18 2000-11-30 Japan Rec Co Ltd 電子部品の製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293013B2 (ja) * 1994-10-24 2002-06-17 日本光電工業株式会社 金属スキージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031174A (ja) * 1998-07-15 2000-01-28 Matsushita Electric Works Ltd 半導体装置の製造方法、この方法に用いるスキージ装置および半導体装置
JP2000332034A (ja) * 1999-05-18 2000-11-30 Japan Rec Co Ltd 電子部品の製造方法
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007250847A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4003780B2 (ja) 半導体装置及びその製造方法
JP4829879B2 (ja) 半導体集積回路装置の製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
JP4042749B2 (ja) 半導体装置の製造方法
JP2005167191A (ja) ファンアウト型ウェハレベルパッケージ構造及びその製造方法
JP5445972B2 (ja) パワー半導体ダイおよびヒートシンクを含むサブアセンブリ
JP2006229112A (ja) 半導体装置およびその製造方法
JP2006351793A (ja) 半導体装置
JP3757971B2 (ja) 半導体装置の製造方法
JP5830702B2 (ja) 回路装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP5445973B2 (ja) パワー半導体ダイおよび露出表面部分を有するヒートシンクを含むサブアセンブリおよびその形成方法
JP4720560B2 (ja) 半導体装置の製造方法
JP4940360B2 (ja) プローブカードおよび検査装置
CN112542432B (zh) 半导体封装件及其制作方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP6607771B2 (ja) 半導体装置
JP2007294558A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4371719B2 (ja) 半導体装置及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
TW202121549A (zh) 導電凸塊及其製作方法
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
JP2007250952A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees