JP4709512B2 - Electronics - Google Patents

Electronics Download PDF

Info

Publication number
JP4709512B2
JP4709512B2 JP2004239822A JP2004239822A JP4709512B2 JP 4709512 B2 JP4709512 B2 JP 4709512B2 JP 2004239822 A JP2004239822 A JP 2004239822A JP 2004239822 A JP2004239822 A JP 2004239822A JP 4709512 B2 JP4709512 B2 JP 4709512B2
Authority
JP
Japan
Prior art keywords
pattern
printed wiring
wiring board
pads
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004239822A
Other languages
Japanese (ja)
Other versions
JP2006059996A (en
JP2006059996A5 (en
Inventor
大悟 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004239822A priority Critical patent/JP4709512B2/en
Publication of JP2006059996A publication Critical patent/JP2006059996A/en
Publication of JP2006059996A5 publication Critical patent/JP2006059996A5/ja
Application granted granted Critical
Publication of JP4709512B2 publication Critical patent/JP4709512B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明はプリント配線板を内蔵した電子機器に関する。 The present invention relates to an electronic device incorporating a printed wiring board.

電子部品および電子機器の高機能化、小型化に伴い、機器内に実装される回路基板に対して、より高密度、小型化が要求されている。この種回路基板の実装回路密度を高めるためのプリント配線板のパターン形成技術として、例えばパターン間隔を狭めた際の半田ブリッジを防止する技術等、各種の基板技術が提案されている。
特開平9−307220号公報
As electronic components and electronic devices have higher functions and smaller sizes, circuit boards mounted in the devices are required to have higher density and smaller size. As a pattern forming technique for a printed wiring board for increasing the mounting circuit density of this kind of circuit board, various board techniques such as a technique for preventing a solder bridge when the pattern interval is narrowed have been proposed.
JP-A-9-307220

プリント配線板設計に於ける制約上の問題点として、プリント配線板の板端付近に於けるパッドの配置位置の制約がある。プリント配線板の板端付近にパッドを配置する場合、配置したパッドが板端から近すぎるとソルダーレジストの形成が困難になる。このためソルダーレジストの形成が可能な領域が確保されることを条件にパッドの配置を許容していた。具体的には、ソルダーレジスト工程を経た基板をプリント配線板単体にカットした際のソルダーレジストの剥離に起因する回路短絡等の不具合が生じることのないよう、板端からパッドまでの距離およびソルダーレジストの最少幅に制約を設けていた。この制約が高密度実装のパターン形成を妨げる一要因となっていた。   There is a restriction on the arrangement position of the pads in the vicinity of the board end of the printed wiring board as a problem in restrictions in the design of the printed wiring board. When the pads are arranged near the end of the printed wiring board, if the arranged pads are too close to the end of the board, it becomes difficult to form a solder resist. For this reason, the arrangement | positioning of a pad was permitted on condition that the area | region which can form a soldering resist is ensured. Specifically, the distance from the edge of the board to the pad and the solder resist so as not to cause problems such as a short circuit due to the peeling of the solder resist when the board that has undergone the solder resist process is cut into a printed wiring board alone There was a restriction on the minimum width. This restriction has been one factor that hinders pattern formation for high-density mounting.

本発明は上記実情に鑑みなされたもので、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置できるようにして、高密度の回路実装を可能にしたプリント配線板を内蔵した電子機器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and allows the placement of pads in the vicinity of the board edge where the solder resist width is not sufficiently secured, and allows the pads to be arranged in the vicinity of the board edge, thereby enabling high-density circuit mounting. It is an object of the present invention to provide an electronic device incorporating a printed wiring board that enables the above.

本発明は、筐体と、前記筐体に収容されたプリント配線板を有し、前記プリント配線板は前記プリント配線板のパターンが設けられる面で前記プリント配線板の一側縁から、ソルダーレジスト幅が十分に確保されない距離に位置されたパッドと、前記パターンが設けられる面で前記パッドの一側縁側端部から一側縁までの間に形成される、前記パターン及びソルダーレジストの形成を禁止する禁止エリアと、前記パッドパッド周辺、及び、禁止エリア以外に設けられるとともに、前記パターンが設けられる面前記一側縁に接する部分を有するソルダーレジストと、前記パッドに実装された回路部品と、を具備した電子機器を特徴とするThe present invention includes a housing and a printed wiring board accommodated in the housing, and the printed wiring board is provided with a solder resist from one side edge of the printed wiring board on a surface on which the pattern of the printed wiring board is provided. Prohibition of the formation of the pattern and solder resist formed between the pad located at a distance where the width is not sufficiently secured and the side where the pattern is provided from one side edge of the pad to one side edge A prohibited area , a solder resist that is provided outside the pad , the pad periphery , and the prohibited area, and has a portion in contact with the one side edge of the surface on which the pattern is provided, and a circuit component mounted on the pad An electronic device having the above-mentioned features .

ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置を許容し、より板端の近傍にパッドを配置した高密度の回路実装を可能にした。   The placement of pads near the board edge where the solder resist width is not sufficiently secured is allowed, and high-density circuit mounting is possible with the pads arranged closer to the board edge.

本発明は、プリント配線板の板端近傍にパッドを置く際に、パッドの板端側をパターン禁止エリアとすることで、ソルダーレジストを形成しなくとも回路部品実装後に於ける回路短絡等の不具合を招くことなく、より板端の近傍にパッドを配置することができるようにしたもので、以下に図面を参照して本発明の実施形態を説明する。   In the present invention, when a pad is placed near the end of a printed wiring board, the board end side of the pad is used as a pattern-prohibited area, so that there is a problem such as a circuit short circuit after mounting circuit components without forming a solder resist. In the following, an embodiment of the present invention will be described with reference to the drawings.

本発明の実施形態に係るプリント配線板のパターンレイアウトに於ける要部のパターン配置例を図1に示している。図1に示すパターン配置構成は、プリント配線板10の板端10eの近傍に、回路部品15を実装するための一対のパッド12a,12bを形成する際に、一対のパッド12a,12bの板端側端部から板端10eまでの間をパターン禁止エリア13a,13bとする。これにより一対のパッド12a,12bの板端側端部から板端10eまでの間はパターン形成が禁止され、かつパターン禁止エリア13a,13bはソルダーレジスト11が被覆されないソルダーレジスト抜きのエリアとなることから、一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。このように、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置をパターン禁止エリアを指定することで許容し、より板端の近傍にパッドを配置できるようにしたことにより、より高密度の回路実装が可能となる。   FIG. 1 shows an example of the pattern arrangement of the main part in the pattern layout of the printed wiring board according to the embodiment of the present invention. The pattern arrangement configuration shown in FIG. 1 is such that when the pair of pads 12a and 12b for mounting the circuit component 15 is formed in the vicinity of the plate end 10e of the printed wiring board 10, the plate ends of the pair of pads 12a and 12b are formed. The area from the side end to the plate end 10e is defined as pattern prohibition areas 13a and 13b. As a result, pattern formation is prohibited from the end of the pair of pads 12a, 12b to the end 10e of the pair of pads 12a, 12b, and the pattern prohibition areas 13a, 13b are areas where the solder resist 11 is not covered and the solder resist 11 is not covered. Thus, the pair of pads 12a and 12b can be arranged close to the plate end side where a sufficient solder resist width cannot be formed on the plate end side. In this way, it is possible to place pads near the board edge where the solder resist width is not sufficiently secured by specifying the pattern prohibition area, and it is possible to place pads closer to the board edge, resulting in higher density. Circuit implementation is possible.

上記図1に示したような板端とパッドとの間にパターン禁止エリアを介在させるパターンレイアウトを実現可能にしたプリント配線板設計CADシステムの構成を図2に示し、そのパターンレイアウトに従うプリント配線板の製造工程を図3に示し、上記図2に示すプリント配線板設計CADシステムに於けるパターンレイアウトの要部の処理手順を図4に示している。   The configuration of a printed wiring board design CAD system capable of realizing a pattern layout in which a pattern prohibition area is interposed between the board edge and the pad as shown in FIG. 1 is shown in FIG. 2, and the printed wiring board according to the pattern layout is shown in FIG. FIG. 3 shows the manufacturing process of FIG. 3, and FIG. 4 shows the processing procedure of the main part of the pattern layout in the printed wiring board design CAD system shown in FIG.

図2に示すプリント配線板設計CADシステム20は、制御部21と、記憶部22と、操作入力部23と、表示部24とを有して構成される。   The printed wiring board design CAD system 20 shown in FIG. 2 includes a control unit 21, a storage unit 22, an operation input unit 23, and a display unit 24.

制御部21はプログラム処理機能を有し、CADシステム20の全体の制御を司る。この実施形態では、ユーザ(パターン設計者)が操作入力部23を操作し入力した内容に従い、表示部24を表示制御して、記憶部22に記憶されたパターンレイアウトモジュール23a内のプリント配線板設計ルールを含む部品配置処理ルーチンに従う図4に示すような処理を実行し、上記したような板端とパッドとの間にパターン禁止エリアを介在させるパターンレイアウト機能を実現する。この処理には記憶部22に記憶された実装部品情報テーブル23bを参照して、プリント配線板に置かれる部品実装用パッドの形状、寸法等の情報を取得し、この取得した情報をもとにプリント配線板に部品実装用のパッドを配置する処理も含まれる。   The control unit 21 has a program processing function and controls the entire CAD system 20. In this embodiment, the display unit 24 is displayed and controlled according to the contents input by the user (pattern designer) operating the operation input unit 23, and the printed wiring board design in the pattern layout module 23a stored in the storage unit 22 is controlled. The process as shown in FIG. 4 is executed according to the part placement process routine including the rule, and the pattern layout function is provided in which the pattern prohibition area is interposed between the plate edge and the pad as described above. In this process, the mounting component information table 23b stored in the storage unit 22 is referred to obtain information such as the shape and dimensions of the component mounting pads placed on the printed wiring board, and based on the acquired information. A process of placing a component mounting pad on the printed wiring board is also included.

記憶部22には、制御部21が実行する各種のプログラムおよびパターン設計および部品実装のための各種情報が記憶される。この実施形態では、上記した図4に示すようなプリント配線板設計ルールを含む部品配置処理ルーチンを備えたパターンレイアウトモジュール23a、および部品実装用パッドを配置する際に参照される実装部品情報テーブル23b等が格納される。   The storage unit 22 stores various programs executed by the control unit 21 and various information for pattern design and component mounting. In this embodiment, a pattern layout module 23a having a component placement processing routine including a printed wiring board design rule as shown in FIG. 4 and a mounted component information table 23b that is referred to when placing a component mounting pad. Etc. are stored.

操作入力部23および表示部24はプリント配線板のパターンレイアウトの際の各種の入力、確認等に供されるもので、この実施形態では図1および図4に示すような板端とパッドとの間にパターン禁止エリアを介在させる部品実装用パッド配置の際の入力、確認等に供される。   The operation input unit 23 and the display unit 24 are used for various inputs and confirmations in the pattern layout of the printed wiring board. In this embodiment, the board end and the pad as shown in FIGS. 1 and 4 are used. It is used for input, confirmation, etc., when placing a component mounting pad with a pattern prohibited area in between.

図3はプリント配線板のパターンレイアウトに於いて、上記図1に示したような板端とパッドとの間にパターン禁止エリアを介在させる板端近傍への部品実装用パッドの配置を許容した場合のプリント配線板の製造工程を示している。配線板設計工程301では、上述したように、プリント配線板の板端近傍に部品実装用のパッドを配置する際、板端とパッド配置部との間にソルダーレジスト幅が十分に確保されない場合に、その板端近傍のパッドの配置をパターン禁止エリアを指定することで許容している。プリント配線板製造工程のうち、パターンエッチングによるパターン形成工程302では、上記パターン禁止エリアに対して銅箔を剥離し、当該領域にパターンを形成しない。ソルダーレジスト工程303では、上記パターン禁止エリアに対してソルダーレジストを形成しない。表面処理工程304では上記パターン禁止エリアを含めて最終表面加工を施す。   FIG. 3 shows a case where the layout of a printed wiring board allows the placement of component mounting pads near the board end with a pattern prohibition area interposed between the board edge and the pad as shown in FIG. The manufacturing process of the printed wiring board of is shown. In the wiring board design process 301, as described above, when a component mounting pad is placed near the board end of the printed wiring board, the solder resist width is not sufficiently secured between the board end and the pad placement portion. The arrangement of pads in the vicinity of the plate edge is allowed by designating a pattern prohibition area. In the printed wiring board manufacturing process, in the pattern forming process 302 by pattern etching, the copper foil is peeled off from the pattern prohibited area, and no pattern is formed in the area. In the solder resist process 303, no solder resist is formed on the pattern prohibited area. In the surface treatment step 304, final surface processing is performed including the pattern prohibited area.

図4には上記記憶部22に記憶されたパターンレイアウトモジュール23a内のプリント配線板設計ルールを含む部品配置処理ルーチンに従う制御部21の処理手順を示している。尚、この処理では、板端近傍のパターンチェックに関して、プリント配線板に配置するパッドの板端に最も近い端部と板端との間の距離(以下パターンギャップ(A)と称す)と、プリント配線板に配置するパッドと板端との間に形成可能なソルダーレジストの幅(以下レジスト最小残り幅(B)と称す)のそれぞれについて、パターン禁止エリアの指定を必要とするか否かをチェックしている(ステップS42〜S46参照)が、これに限らず、上記パターンギャップ(A)、レジスト最小残り幅(B)のいずれかについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。例えばレジスト最小残り幅(B)のみについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。また、パターン禁止エリアの指定に関して、上記パターンギャップ(A)のチェック、レジスト最小残り幅(B)のチェックそれぞれについて、ルールで決められた最小許容幅を満たしていないとき(ステップS44,S46のNo参照)、その旨を表示部24に表示しユーザに通知して(ステップS48参照)、ユーザの指示に従いパターン禁止エリアを介在させる処理形態としているが、ユーザの指示を必要とせずにパターン禁止エリアを介在させる処理形態、ユーザの指示を待たずに介在させてその旨をユーザに報知する処理形態等であってもよい。また、図4では、ルールで決められたパターンギャップ(A)の最小許容幅とレジスト最小残り幅(B)の最小許容幅とを異ならせているが、同じ幅(値)であってもよい。   FIG. 4 shows a processing procedure of the control unit 21 according to a component placement processing routine including a printed wiring board design rule in the pattern layout module 23 a stored in the storage unit 22. In this process, with respect to the pattern check in the vicinity of the board edge, the distance between the board edge of the pad arranged on the printed wiring board and the board edge (hereinafter referred to as the pattern gap (A)), the print Check whether it is necessary to specify the pattern prohibition area for each solder resist width (hereinafter referred to as the minimum resist remaining width (B)) that can be formed between the pads placed on the wiring board and the board edge. (See steps S42 to S46), but not limited to this, it is checked whether or not it is necessary to designate a pattern prohibited area for either the pattern gap (A) or the minimum resist remaining width (B). The processing form to perform may be sufficient. For example, a processing form for checking whether or not it is necessary to specify a pattern prohibition area for only the resist minimum remaining width (B) may be used. Further, regarding the designation of the pattern prohibited area, when the pattern gap (A) check and the resist minimum remaining width (B) check are not satisfied, the minimum allowable width determined by the rule is not satisfied (No in steps S44 and S46). (Refer to step S48) and display the fact on the display unit 24 to notify the user (see step S48), and in accordance with the user instruction, the pattern prohibition area is interposed, but the pattern prohibition area does not require the user instruction. Or a processing mode in which the user is informed without waiting for an instruction from the user. In FIG. 4, the minimum permissible width of the pattern gap (A) determined by the rule and the minimum permissible width of the minimum resist remaining width (B) are different, but the same width (value) may be used. .

図4に示す処理では、回路部品15を実装するための一対のパッド12a,12がパターンレイアウトの対象となるプリント配線板の予め設定された板端からの所定エリア内に置かれたことを検知したとき(S41,S42 Yes)、図4に示すパターンギャップ(A)が設定された最小許容幅を満たしているか否かをチェックする(ステップS43)。例えばパターンギャップ(A)が0.25mmを超えていれば設定された最小許容幅を満たしていると判断し、0.25mm以下であれば最小許容幅を満たしていないと判断する。   In the process shown in FIG. 4, it is detected that the pair of pads 12a, 12 for mounting the circuit component 15 is placed within a predetermined area from a preset board end of the printed wiring board to be subjected to pattern layout. When it is done (S41, S42 Yes), it is checked whether or not the pattern gap (A) shown in FIG. 4 satisfies the set minimum allowable width (step S43). For example, if the pattern gap (A) exceeds 0.25 mm, it is determined that the set minimum allowable width is satisfied, and if it is 0.25 mm or less, it is determined that the minimum allowable width is not satisfied.

ここで、パターンギャップ(A)が最小許容幅を満たしていれば(S44 Yes)、続いて上記レジスト最小残り幅(B)が設定された最小許容幅を満たしているか否かをチェックする(ステップS45)。例えばレジスト最小残り幅(B)が0.2mmを超えていれば設定された最小許容幅を満たしていると判断し、0.2mm以下であれば最小許容幅を満たしていないと判断する。   Here, if the pattern gap (A) satisfies the minimum allowable width (S44 Yes), it is subsequently checked whether or not the minimum resist remaining width (B) satisfies the set minimum allowable width (step). S45). For example, if the minimum resist remaining width (B) exceeds 0.2 mm, it is determined that the set minimum allowable width is satisfied, and if it is 0.2 mm or less, it is determined that the minimum allowable width is not satisfied.

また、上記パターンギャップ(A)のチェック(ステップS43)に於いて、パターンギャップ(A)が最小許容幅を満たしていないとき(S44 No)は、その旨を表示部24に表示してユーザに通知し、パターン禁止エリアの指定を設計要素に含んでユーザの指示を待つ(ステップS48)。   In the pattern gap (A) check (step S43), when the pattern gap (A) does not satisfy the minimum allowable width (No in S44), this is displayed on the display unit 24 to the user. This is notified, and the designation of the pattern prohibition area is included in the design element, and the user's instruction is waited (step S48).

ここで、ユーザが一対のパッド12a,12bの配置に対して、板端10eとの間に、パターン禁止エリアを指定すると、プリント配線板上に置いた一対のパッド12a,12bと板端10eとの間に、パターンもソルダーレジストも存在しないパターン禁止エリア13a,13bが介在され、上記板端10e近傍のパッド12a,12bの配置が許容される(ステップS49)。   Here, if the user designates a pattern prohibition area between the pair of pads 12a and 12b and the board end 10e, the pair of pads 12a and 12b and the board end 10e placed on the printed wiring board Between these, pattern prohibition areas 13a and 13b, in which neither a pattern nor solder resist exists, are interposed, and the arrangement of the pads 12a and 12b in the vicinity of the plate edge 10e is allowed (step S49).

また、上記レジスト最小残り幅(B)のチェック(ステップS45)に於いて、レジスト最小残り幅(B)が最小許容幅を満たしているとき(S46 Yes)は、パッド12a,12bの配置位置が通常の正規ルールに則ったパターン配置であると認識して上記チェック以外の他のパターンチェックを行う(ステップS47)。   In the check of the minimum resist remaining width (B) (step S45), when the minimum resist remaining width (B) satisfies the minimum allowable width (Yes in S46), the arrangement positions of the pads 12a and 12b are set. Recognizing that the pattern arrangement conforms to a normal regular rule, a pattern check other than the above check is performed (step S47).

上記レジスト最小残り幅(B)のチェック(ステップS45)に於いて、レジスト最小残り幅(B)が最小許容幅を満たしていないとき(S46 No)は、その旨を表示部24に表示してユーザに通知し、パターン禁止エリアの指定を設計要素に含んでユーザの指示を待つ(ステップS48)。   In the minimum resist remaining width (B) check (step S45), if the minimum resist remaining width (B) does not satisfy the minimum allowable width (No in S46), that fact is displayed on the display unit 24. The user is notified, and the designation of the pattern prohibition area is included in the design element, and the user's instruction is waited (step S48).

ここで、ユーザが一対のパッド12a,12bの配置に対して、板端10eとの間に、パターン禁止エリアを指定すると、プリント配線板上に置いた一対のパッド12a,12bと板端10eとの間に、パターン禁止エリア13a,13bが介在され、上記板端10e近傍のパッド12a,12bの配置が許容される(ステップS49)。   Here, if the user designates a pattern prohibition area between the pair of pads 12a and 12b and the board end 10e, the pair of pads 12a and 12b and the board end 10e placed on the printed wiring board Between these, pattern prohibition areas 13a and 13b are interposed, and the arrangement of pads 12a and 12b in the vicinity of the plate end 10e is allowed (step S49).

このようなパターンレイアウトの処理がパターンレイアウトの対象となるプリント配線板に対してレイアウトの完了まで繰り返し実行される(ステップS50,S41〜S50)。   Such pattern layout processing is repeatedly executed until the layout is completed for the printed wiring board to be subjected to pattern layout (steps S50, S41 to S50).

上記したようにパターンレイアウト処理に於いて、板端近傍のパターン配置におけるパターン禁止エリアの指定を設計要素に含んで、一対のパッド12a,12bの板端側端部から板端10eまでの間をパターン禁止エリア13a,13bに指定することで、その間は、パターン形成およびソルダーレジスト11が禁止され、これによって一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができる。このように、ソルダーレジスト幅が十分に確保されない板端近傍のパッドの配置をパターン禁止エリアを指定することで許容し、より板端の近傍にパッドを配置できるようにしたことにより、より高密度の回路実装が可能となる。   As described above, in the pattern layout process, the designation of the pattern prohibition area in the pattern arrangement in the vicinity of the board edge is included in the design element, and the distance from the board edge side end of the pair of pads 12a and 12b to the board edge 10e is included. By designating as the pattern prohibition areas 13a and 13b, the pattern formation and the solder resist 11 are prohibited during that time, so that the pair of pads 12a and 12b cannot form a sufficient solder resist width on the plate end side. Can be placed as close as possible. In this way, it is possible to place pads near the board edge where the solder resist width is not sufficiently secured by specifying the pattern prohibition area, and it is possible to place pads closer to the board edge, resulting in higher density. Circuit implementation is possible.

上記したパターンレイアウト技術を適用したプリント回路板を実装した電子機器の構成例を図5に示している。この図5に示す電子機器は、ハードディスク装置を構成する、ディスクドライブユニット50と、ディスクドライブユニット50を動作制御する制御回路基板10Aとを備える。ディスクドライブユニット50は、外筐体となるシェル50a,50bに、回転記録媒体となるディスク52、当該ディスク52にデータをリード/ライトするヘッドを具備したキャリッジ53、キャリッジ53を駆動するボイスコイルモータ55等が内蔵され一体化される。制御回路基板10Aはディスクドライブユニット50のシェル50aの形状に合わせた板面形状をなし、その板端近傍に、上記図1に示したパターン配置による、パターン禁止エリア13a,13bを介在して配置された一対のパッド12a,12bが設けられ、この12a,12bに上記ディスクドライブユニット50を動作制御する回路部品15が実装される。この制御回路基板10Aは、一対のパッド12a,12bの板端側端部から板端10eまでの間がパターン禁止エリア13a,13bに指定されてパターン形成およびソルダーレジスト11が禁止されたことにより、一対のパッド12a,12bが板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置されている。これによって高密度の回路実装が可能となり、小型化を図った高密度回路実装による制御回路基板10Aが実現される。   FIG. 5 shows a configuration example of an electronic device mounted with a printed circuit board to which the pattern layout technique described above is applied. The electronic apparatus shown in FIG. 5 includes a disk drive unit 50 and a control circuit board 10A that controls the operation of the disk drive unit 50, which constitute a hard disk device. The disk drive unit 50 includes shells 50a and 50b serving as outer casings, a disk 52 serving as a rotational recording medium, a carriage 53 having a head for reading / writing data on the disk 52, and a voice coil motor 55 driving the carriage 53. Etc. are built in and integrated. The control circuit board 10A has a plate surface shape that matches the shape of the shell 50a of the disk drive unit 50, and is arranged in the vicinity of the plate edge via the pattern prohibition areas 13a and 13b according to the pattern arrangement shown in FIG. A pair of pads 12a and 12b are provided, and circuit components 15 for controlling the operation of the disk drive unit 50 are mounted on the pads 12a and 12b. The control circuit board 10A is designated as the pattern prohibition areas 13a and 13b from the plate end side end of the pair of pads 12a and 12b to the plate end 10e, and the pattern formation and the solder resist 11 are prohibited. The pair of pads 12a, 12b are arranged close to the plate end side where a sufficient solder resist width cannot be formed on the plate end side. As a result, high-density circuit mounting is possible, and a control circuit board 10A is realized by high-density circuit mounting that is downsized.

図6および図7にはそれぞれ上記図1、図4、図5に示した実施形態と形状を異にするパターン禁止エリアを介在させたプリント配線板の板端近傍のパッドおよびパターン禁止エリアの配置例を示している。図6は板端10eに沿う一対のパッド12a,12bに対して、板端10eとの間に1つのパターン禁止エリア13cを介在させた配置例を示している。図7は一対のパッド12a,12bを板端10eに沿わせてプリント配線板10の角部に配置した場合の板端10eとパッド12a,12bとの間のパターン禁止エリア13dの配置構成の一例を示している。これらのいずれの配置構成に於いても上記した図1、図4、図5に示した実施形態と同様に一対のパッド12a,12bを板端側に十分なソルダーレジストの幅を形成できない板端側まで近付けて配置することができ、より高密度の回路実装が可能となる。   FIGS. 6 and 7 show the arrangement of pads and pattern prohibited areas in the vicinity of the board end of the printed wiring board with a pattern prohibited area different in shape from the embodiment shown in FIGS. 1, 4, and 5, respectively. An example is shown. FIG. 6 shows an arrangement example in which one pattern prohibited area 13c is interposed between the pair of pads 12a and 12b along the plate end 10e and the plate end 10e. FIG. 7 shows an example of the arrangement configuration of the pattern prohibited area 13d between the board end 10e and the pads 12a and 12b when the pair of pads 12a and 12b are arranged at the corners of the printed wiring board 10 along the board end 10e. Is shown. In any of these arrangements, the pair of pads 12a, 12b cannot form a sufficient solder resist width on the plate end side in the same manner as the embodiment shown in FIG. 1, FIG. 4, and FIG. It can be arranged close to the side, and higher-density circuit mounting becomes possible.

尚、本発明は上述した実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形しまたは組み合わせて具体化できる。例えば図4に示す処理に於いて、板端近傍のパターンチェックに関して、パターンギャップ(A)と、ソルダーレジストの幅(以下レジスト最小残り幅(B)のそれぞれについて、パターン禁止エリアの指定を必要とするか否かをチェックしているが、これに限らず、パターンギャップ(A)、レジスト最小残り幅(B)のいずれかについて、パターン禁止エリアの指定を必要とするか否かをチェックする処理形態、例えばレジスト最小残り幅(B)のみについてパターン禁止エリアの指定を必要とするか否かをチェックする処理形態であってもよい。また、パターン禁止エリアの指定に関して、上記パターンギャップ(A)のチェック、レジスト最小残り幅(B)のチェックそれぞれについて、ルールで決められた最小許容幅を満たしていないとき、その旨を表示部24に表示しユーザに通知して、ユーザの指示に従いパターン禁止エリアを介在させる処理形態としているが、ユーザの指示を必要とせずにパターン禁止エリアを介在させる処理形態、ユーザの指示を待たずに介在させてその旨をユーザに報知する処理形態等であってもよい。また上記した実施形態ではルールで決められたパターンギャップ(A)の最小許容幅とレジスト最小残り幅(B)の最小許容幅とを異ならせているが、同じ幅(値)であってもよい。さらにパッド12a,12b、およびパターン禁止エリアの形状、配置一等も上記した実施形態に限らず、種々の変更、組合せ等が可能である。   Note that the present invention is not limited to the above-described embodiment, and can be embodied by modifying or combining the constituent elements without departing from the scope of the invention in the implementation stage. For example, in the processing shown in FIG. 4, regarding the pattern check in the vicinity of the plate edge, it is necessary to specify the pattern prohibition area for each of the pattern gap (A) and the width of the solder resist (hereinafter referred to as the resist minimum remaining width (B)). However, the present invention is not limited to this, and a process for checking whether or not it is necessary to specify a pattern prohibited area for either the pattern gap (A) or the minimum resist remaining width (B). For example, it may be a processing mode for checking whether or not it is necessary to specify a pattern prohibition area for only the resist minimum remaining width (B). And the minimum resist remaining width (B) check satisfy the minimum allowable width determined by the rules. In this case, the processing unit displays a message to that effect on the display unit 24 and notifies the user to interpose the pattern prohibited area according to the user's instruction. However, the processing form intervenes the pattern prohibited area without requiring the user's instruction. In addition, a processing form that informs the user of this fact without waiting for the user's instruction may be used, etc. In the above embodiment, the minimum allowable width of the pattern gap (A) determined by the rule and the resist minimum Although the remaining width (B) is different from the minimum allowable width, the same width (value) may be used, and the shape and arrangement of the pads 12a and 12b and the pattern prohibited area are also described in the above embodiment. Without limitation, various changes, combinations, and the like are possible.

本発明の実施形態に係るプリント配線板の要部のパターン配置例を示す図。The figure which shows the example of pattern arrangement | positioning of the principal part of the printed wiring board which concerns on embodiment of this invention. 上記実施形態に係るプリント配線板の製造を可能にしたプリント配線板設計CADシステムの構成を示す図。The figure which shows the structure of the printed wiring board design CAD system which enabled manufacture of the printed wiring board which concerns on the said embodiment. 上記実施形態に係るプリント配線板の設計並びに製造工程を示す図。The figure which shows the design and manufacturing process of a printed wiring board concerning the said embodiment. 上記図2に示すCADシステムの部品配置処理手順を示すフローチャート。The flowchart which shows the components arrangement | positioning process procedure of the CAD system shown in the said FIG. 上記実施形態に係るプリント配線板を実装した装置の構成例を示す図。The figure which shows the structural example of the apparatus which mounted the printed wiring board which concerns on the said embodiment. 上記実施形態に係るプリント配線板のパターン配置の変形例を示す図。The figure which shows the modification of the pattern arrangement | positioning of the printed wiring board which concerns on the said embodiment. 上記実施形態に係るプリント配線板のパターン配置の変形例を示す図。The figure which shows the modification of the pattern arrangement | positioning of the printed wiring board which concerns on the said embodiment.

符号の説明Explanation of symbols

10…プリント配線板、10e…板端、10A…制御回路基板、11…ソルダーレジスト、12a,12b…パッド、13a,13b,13c,13d…パターン禁止エリア、15…回路部品、20…プリント配線板設計CADシステム、21…制御部、22…記憶部、23…操作入力部、23a…パターンレイアウトモジュール、23b…実装部品情報テーブル、24…表示部24、50…ディスクドライブユニット、50a,50b…シェル、52…ディスク、53…キャリッジ、55…ボイスコイルモータ、301…配線板設計工程、302…パターン形成工程、303…ソルダーレジスト工程、304…表面処理工程。   DESCRIPTION OF SYMBOLS 10 ... Printed wiring board, 10e ... Board edge, 10A ... Control circuit board, 11 ... Solder resist, 12a, 12b ... Pad, 13a, 13b, 13c, 13d ... Pattern prohibition area, 15 ... Circuit component, 20 ... Printed wiring board Design CAD system, 21 ... control unit, 22 ... storage unit, 23 ... operation input unit, 23a ... pattern layout module, 23b ... mounted component information table, 24 ... display unit 24, 50 ... disk drive unit, 50a, 50b ... shell, 52 ... disk, 53 ... carriage, 55 ... voice coil motor, 301 ... wiring board design process, 302 ... pattern formation process, 303 ... solder resist process, 304 ... surface treatment process.

Claims (4)

筐体と、
前記筐体に収容されたプリント配線板と
を有し、
前記プリント配線板は、
前記プリント配線板のパターンが設けられる面で前記プリント配線板の一側縁から、ソルダーレジスト幅が十分に確保されない距離に位置されたパッドと、
前記パターンが設けられる面で前記パッドの一側縁側端部から一側縁までの間に形成される、前記パターン及びソルダーレジストの形成を禁止する禁止エリアと
前記パッドパッド周辺、及び、禁止エリア以外に設けられるとともに、前記パターンが設けられる面前記一側縁に接する部分を有するソルダーレジストと、
前記パッドに実装された回路部品と、
を具備したことを特徴とする電子機器。
A housing,
A printed wiring board housed in the housing;
The printed wiring board is
From one side edge of the printed wiring board on the surface on which the pattern of the printed wiring board is provided, a pad positioned at a distance where the solder resist width is not sufficiently secured ,
A prohibition area for prohibiting the formation of the pattern and the solder resist, which is formed between one side edge to one side edge of the pad on the surface on which the pattern is provided ;
Solder resist having a portion in contact with the one side edge of the surface on which the pattern is provided, as well as the pad , the pad periphery , and the prohibited area ;
Circuit components mounted on the pads;
An electronic apparatus comprising:
前記パッドは前記一側縁に沿い、前記パターン形成面に対で配置され、前記対をなすパッドに前記回路部品が実装されていることを特徴とする請求項1に記載の電子機器。   The electronic device according to claim 1, wherein the pads are arranged in pairs on the pattern forming surface along the one side edge, and the circuit components are mounted on the pads forming the pair. 前記パッドは、前記一側縁から0.25mm以下の範囲に設けられていることを特徴とする請求項1に記載の電子機器。   The electronic device according to claim 1, wherein the pad is provided in a range of 0.25 mm or less from the one side edge. 前記禁止エリアは、前記一側縁と前記パッドとの間の距離が0.25mm以下であるときに設けられることを特徴とする請求項1に記載の電子機器。   The electronic device according to claim 1, wherein the prohibited area is provided when a distance between the one side edge and the pad is 0.25 mm or less.
JP2004239822A 2004-08-19 2004-08-19 Electronics Expired - Fee Related JP4709512B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239822A JP4709512B2 (en) 2004-08-19 2004-08-19 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239822A JP4709512B2 (en) 2004-08-19 2004-08-19 Electronics

Publications (3)

Publication Number Publication Date
JP2006059996A JP2006059996A (en) 2006-03-02
JP2006059996A5 JP2006059996A5 (en) 2007-08-16
JP4709512B2 true JP4709512B2 (en) 2011-06-22

Family

ID=36107219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239822A Expired - Fee Related JP4709512B2 (en) 2004-08-19 2004-08-19 Electronics

Country Status (1)

Country Link
JP (1) JP4709512B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5463092B2 (en) * 2009-07-07 2014-04-09 アルプス電気株式会社 Electronic circuit unit and manufacturing method thereof
JP6322903B2 (en) * 2013-05-21 2018-05-16 日本電気株式会社 Information processing apparatus, information processing method, and program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298795A (en) * 1985-10-25 1987-05-08 日本シイエムケイ株式会社 Printed wiring board and manufacture of the same
JPS6292679U (en) * 1985-11-29 1987-06-13
JPH05327177A (en) * 1992-05-20 1993-12-10 Rohm Co Ltd Manufacture of printed-wiring board
JPH0593069U (en) * 1992-02-17 1993-12-17 台灣杜邦股▲ふん▼有限公司 Printed circuit board
JPH09130013A (en) * 1995-10-30 1997-05-16 Ibiden Co Ltd Fabrication of printed wiring board and substrate for multiple patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298795A (en) * 1985-10-25 1987-05-08 日本シイエムケイ株式会社 Printed wiring board and manufacture of the same
JPS6292679U (en) * 1985-11-29 1987-06-13
JPH0593069U (en) * 1992-02-17 1993-12-17 台灣杜邦股▲ふん▼有限公司 Printed circuit board
JPH05327177A (en) * 1992-05-20 1993-12-10 Rohm Co Ltd Manufacture of printed-wiring board
JPH09130013A (en) * 1995-10-30 1997-05-16 Ibiden Co Ltd Fabrication of printed wiring board and substrate for multiple patterns

Also Published As

Publication number Publication date
JP2006059996A (en) 2006-03-02

Similar Documents

Publication Publication Date Title
EP1657659B1 (en) Printed circuit board return route check method and printed circuit board pattern design cad device
JP2006295019A (en) Heating device for attachment/removal of electronic device to/from board
US7703064B2 (en) Multilayered circuit board design support method, program, and apparatus for suppressing thermal diffusion from solid-layer conductor to through hole
JP2008084208A (en) Apparatus, method, program for creating wiring model, and method of manufacturing device
JP4709512B2 (en) Electronics
JP2003310979A (en) Game control board
JP5212296B2 (en) Wiring design support device, wiring design support method, and wiring design support program
JP4555891B2 (en) Automatic wiring device, automatic wiring program, and computer-readable recording medium recording the program
JP2007286919A (en) Component interference check system, component interference check method, and component interference check program
JP6745614B2 (en) Board design device and board design program
JP2000277615A (en) Wiring-forming device
EP4048036B1 (en) Flexible printed board and method of producing a flexible printed board
JP2621506B2 (en) Trim data generation method
JPH11251717A (en) Method for arranging components on printed circuit board
US20100122226A1 (en) Layout density verification system and layout density verification method
JP4360258B2 (en) Electronic circuit design apparatus, electronic circuit design method and program thereof
JP2010218052A (en) Design support device, design support program and recording medium
JP3140869B2 (en) Printed wiring board design support system
JP2580986B2 (en) Design processing method for printed circuit boards with surface mount components
JP2853644B2 (en) Printed wiring board design equipment
JP2002334124A (en) Device and method for adjusting wiring width in printed wiring board
JP3369814B2 (en) Component symbol information creation device and CAD system using the same
JP4209823B2 (en) Method and apparatus for designing substrate support block
JP2005294650A (en) Circuit board and method for manufacturing the same
JP2010128541A (en) Manual arrangement design support program and manual arrangement design support device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110318

LAPS Cancellation because of no payment of annual fees