JP4703038B2 - 半導体装置の製造方法、基板処理方法、及び基板処理装置 - Google Patents

半導体装置の製造方法、基板処理方法、及び基板処理装置 Download PDF

Info

Publication number
JP4703038B2
JP4703038B2 JP2001167723A JP2001167723A JP4703038B2 JP 4703038 B2 JP4703038 B2 JP 4703038B2 JP 2001167723 A JP2001167723 A JP 2001167723A JP 2001167723 A JP2001167723 A JP 2001167723A JP 4703038 B2 JP4703038 B2 JP 4703038B2
Authority
JP
Japan
Prior art keywords
electrode
processing
substrate
gas
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001167723A
Other languages
English (en)
Other versions
JP2002367977A (ja
Inventor
真 檜山
昌人 寺崎
雄二 竹林
修 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2001167723A priority Critical patent/JP4703038B2/ja
Priority to US10/126,667 priority patent/US20020192984A1/en
Publication of JP2002367977A publication Critical patent/JP2002367977A/ja
Application granted granted Critical
Publication of JP4703038B2 publication Critical patent/JP4703038B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、基板処理方法、及び基板処理装置に係り、特にプラズマＣＶＤ装置に好適なものに関する。
【０００２】
【従来の技術】
半導体製造工程の１つに基板上に所定の成膜を行うプラズマＣＶＤ（ChemicalVapor Deposition）成膜工程がある。これは、気密な処理室に基板を装填し、該処理室内に設けられている１対の電極間に成膜ガスを供給しながら高周波電力を印加して高周波放電を起こし、１対の電極間にプラズマを発生させる。このプラズマにより成膜ガス中のガス分子を分解して基板表面上に薄膜を形成するものである。
【０００３】
上述した１対の電極の対向面が平面状であると、形成されるプラズマの密度が比較的低く、高密度プラズマを必要とするプロセスには不向きである。そこで、電極に、一つまたは複数の孔またはくぼみ、溝等の非平面形状の部分（以下、凹部という）を形成して、ホロー放電を生じさることにより、ガス分解効率及び成膜速度を従来の平面型電極に比べて向上させたものが提案されている（例えば特開平９−２２７９８号公報）。
【０００４】
ここでホロー放電とは、ホロー即ち凹部での放電をいい、凹部に電子捕捉現象を生じさせて、高密度プラズマを形成するものである。高周波放電においては、ＤＣ放電におけるような意味での「陰極」というものは存在しない。しかしながら、高周波放電においても、電極の表面に凹部を形成してホロー陰極放電に類似した電子捕捉現象を生じさせ、これを利用して高密度プラズマを形成することが可能である。前述したホロー放電は、凹部にプラズマが引き込まれる現象を利用している。この場合、電子は周囲の電位障壁によって凹部で静電的に捕捉されて累積的に電離増殖し、この結果この凹部で高密度のプラズマが得られることになる。
【０００５】
【発明が解決しようとする課題】
しかし、プラズマ中ではガス分子同士が衝突して気相成長異物ないし反応生成物でなる微粒子（以下、単に異物という）が形成される。この異物は負に帯電していることが多く、放電中は凹部に形成される電位によって捕捉される。このため放電中の凹部では異物同士が衝突することでさらに異物の粒径が大きく成長するとともに、大量の異物が凹部に滞留することになる。これらの異物は放電終了と同時に捕捉電位が失われるため、成膜基板上に落下、付着し製品不良の原因となる。
【０００６】
このことは、成膜に限定されず、拡散、エッチングを含む基板処理にも共通する。
【０００７】
本発明の課題は、上述した従来技術の問題点を解消して、処理基板上の異物数を大幅に減少することが可能な半導体装置の製造方法、基板処理方法、及び基板処理装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板を載置する第１電極と、第１電極と対向する位置に設けられ第１電極の基板載置面と対向する面に凹部が設けられた第２電極とを内部に有する処理室を用いて前記半導体基板を処理する半導体装置の製造方法であって、前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、プラズマを形成させて前記半導体基板を処理するステップと、前記半導体基板を処理した後に、前記放電を維持しながら前記半導体基板を処理する処理条件を変更して処理室内を排気するステップとを含む半導体装置の製造方法である。半導体基板の処理には成膜の他に、拡散、エッチングなども含まれる。また、前記処理室内を排気するステップには、前記第２電極の凹部に捕捉された異物を前記処理室から除去することも含まれる。
【０００９】
第２電極に凹部を設けると、凹部が放電空間として機能するため放電効率が向上して高密度のプラズマが得られるが、同時に凹部に異物が捕捉されることになる。半導体基板の処理後、半導体基板を処理する処理条件を変更すると、凹部に捕捉されていた異物が凹部から解放される。その際、放電を維持してプラズマを形成しておくので、凹部から解放された異物は、基板上に落下、付着することなく、処理室から除去される。したがって、処理半導体基板上の異物数が大幅に減少する。
【００１０】
請求項２に記載の発明は、前記処理条件が、前記第２電極の凹部のホロー放電を消滅させるように変更する請求項１に記載の半導体装置の製造方法である。処理後に放電を維持しながら、ホロー放電を消滅させると、第２電極の凹部での異物の捕捉が解除されて処理室から除去されやすくなるので、半導体基板上の異物数が大幅に減少する。
【００１１】
請求項３に記載の発明は、前記処理条件が、処理圧力を含み、前記処理条件変更に際しては、前記処理圧力を処理条件変更前よりも低下させるように変更する請求項２に記載の半導体装置の製造方法である。処理圧力はホロー放電の発生に最も関与している処理条件であり、処理圧力を低下させると、ホロー放電を容易に消滅させることができる。また、処理室に供給するガス流量が同じであれば、処理圧力が低い方が、異物を吹き飛ばしやすくなるので、異物を容易に除去することができる。
【００１２】
請求項４に記載の発明は、前記処理条件が、ガス種、ガス流量、処理圧力、高周波印加電力、高周波周波数、電極間隔を含み、前記処理条件変更に際しては、前記処理条件のうちの一つまたは複数を変更することを特徴とする請求項１に記載の半導体装置の製造方法である。ホロー放電の発生に関与している処理条件には、ガス種、ガス流量、処理圧力、高周波印加電力、高周波周波数、電極間隔があり、これらのうちの一つまたは複数を変更することによって、ホロー放電を消滅させることができる。
【００１３】
請求項５に記載の発明は、半導体基板を載置する第１電極と、第１電極と対向する位置に設けられ第１電極の基板載置面と対向する面に凹部が設けられた第２電極とを内部に有する処理室に、反応ガスとしてシランとアンモニアとを供給して前記半導体基板に膜を形成する半導体装置の製造方法であって、前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、プラズマを形成させて前記半導体基板上に窒化シリコン膜を形成するステップと、前記窒化シリコン膜を形成した後、前記放電を維持しながら前記反応ガスを、それ単独では成膜には寄与しない非反応性ガスに切換えて、処理室内を排気するステップとを含む半導体装置の製造方法である。前記処理室内を排気するステップには、前記第２電極の凹部に捕捉された異物を前記処理室から除去することも含まれる。
【００１４】
窒化シリコン膜を形成した後、ガス種を反応ガスから非反応性ガスに切換えると、第２電極の凹部に捕捉されていた異物が凹部から解放される。その際、放電が維持されてプラズマが形成されているので、凹部から解放された異物は、基板上に落下、付着することなく、処理室から非反応ガスとともに排気される。したがって、処理基板上の異物数も大幅に減少する。異物を凹部から解放して除去するガスを非反応性ガスとするのは、放電を維持しても基板上に成膜しないようにするためである。非反応性ガスとしては、シランとアンモニアの代りに、例えば、窒素単独、あるいはアンモニア及び窒素とすることができる。
【００１５】
請求項６に記載の発明は、基板を載置する第１電極と、第１電極と対向する位置に設けられ第１電極の基板載置面と対向する面に凹部が設けられた第２電極とを内部に有する処理室を用いて前記基板を処理する基板処理方法であって、前記電極間に高周波電力を印加して前記反応ガスを放電させることにより、プラズマを形成させて前記基板を処理するステップと、前記基板を処理した後に、前記放電を維持しながら前記半導体基板を処理する処理条件を変更して処理室内を排気するステップとを含む基板処理方法である。基板は半導体基板に限定されず、ガラス基板なども含む。前記処理室内を排気するステップには、前記第２電極の凹部に捕捉された異物を前記処理室から除去することも含まれる。
【００１６】
基板の処理後、半導体基板を処理する処理条件を変更すると、第２電極の凹部に捕捉されていた異物が凹部から解放される。その際、放電を維持してプラズマを形成しておくので、凹部から解放された異物は、基板上に落下、付着することなく、処理室から除去される。したがって、処理基板上の異物数も大幅に減少する。
【００１７】
請求項７に記載の発明は、基板を処理する処理室と、処理室内で基板を載置する第１電極と、第１電極と対向する位置に設けられ第１電極の基板載置面と対向する面に凹部が設けられた第２電極と、前記電極間に高周波電力を印加し反応ガスを放電させて前記基板を処理した後に、前記放電を維持しながら基板を処理する処理条件を変更して処理室内を排気するよう制御する制御手段とを有することを特徴とする基板処理装置である。放電を維持しながら処理条件を変更して処理室内を排気する制御手段を設けることにより、基板上への異物の落下、付着を低減できる。なお、前記処理室内を排気することには、前記第２電極の凹部に捕捉された異物を前記処理室から除去することも含まれる。
【００１８】
【発明の実施の形態】
以下に本発明の半導体装置の製造方法、基板処理方法、及び基板処理装置の実施の形態を説明する。図３は、実施の形態のプラズマＣＶＤ装置を模式化した説明図である。この装置は、半導体製造工程の１つである基板上に所定の成膜を行うプラズマＣＶＤ（ChemicalVapor Deposition）成膜工程を行うものである。なお、半導体装置には、シリコン等の半導体基板に対して所定の処理を施すことにより製造されるＩＣや、ガラス基板に対して所定の処理を施すことにより製造される液晶表示装置なども含まれる。
【００１９】
気密な容器１５内にシリコン等の半導体基板７を処理する処理室１３が形成される。この処理室１３の天井部から上部内壁にかけて、気密容器１５とは絶縁されたガス導入管１２とこれに連結された第２電極としての上電極１とが絶縁体２を介して設けられる。ガス導入管１２は上電極１と電気的にも接続されて、上電極１の取出し端を構成する。上電極１とガス導入管１２との接続部には、ガス導入管１２のガス流路１１から導入されたガスを上電極１に拡散させる間隙１６が形成される。上電極１には多数のガス分散孔１７が穿設される。ガス導入管１２より導入された反応ガスが前記間隙１６を介してガス分散孔１７より後述するプラズマ処理空間１４にシャワー状に供給されるようになっている。処理室１３の下部に第１電極としての下電極８が、上電極１と対をなすように設けられ、下電極８には図示しないヒータが埋設されて、下電極８上に載置された基板７を加熱するようになっている。
【００２０】
前述した下電極８の基板載置面と対向する上電極１の面に凹部４が設けられる。凹部４の側面は深さが深くなるに従って断面積が小さくなるようテーパ状又は階段状に形成されている。この凹部４の内部に電子を捕捉することで放電効率を向上して、ガス分解効率及び成膜速度を向上させるようになっている。
【００２１】
上電極１、処理室１３の内壁、下電極８により囲繞される空間にプラズマ処理空間１４が形成される。ガス導入管１２よりガス分散孔１７を介してプラズマ処理空間１４に反応ガスとしての成膜ガスを供給しながら、高周波電源１０からガス導入管１２を介して上電極１に高周波電力を印加する。下電極８は接地する。この印加で電極１、８間に高周波放電を起こすことによりプラズマ処理空間１４にプラズマを形成させ、成膜ガス中のガス分子を分解して基板７に所要の薄膜を生成する。気密容器１５の底部には排気管９が連通され、この排気管９より処理室１３内に導入されたガスは排気される。
【００２２】
基板７に所要の薄膜を生成する場合は、反応ガス導入管１２より成膜ガスとしてＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＮＨ3、ＰＨ3等を導入する。
【００２３】
図４は、上述したプラズマＣＶＤ装置の制御系を示すブロック図である。処理室１３を中心として、ガス制御系２３、高周波電源制御系２４、真空排気系２６、下電極駆動系２７、及び圧力センサ２５が配置されている。これらはＣＰＵなどからなる制御手段２８によって、統括制御されるようになっている。
【００２４】
ガス制御系２３は、成膜用のＳｉＨ4ガスやＮＨ3ガスなどの反応ガス２２と、均一性確保のためのＮ2ガスなどの不活性ガス２１とを処理室１３内に供給し、そのガス流量を制御する。処理室１３内に供給するガスがＳｉＨ4ガスとＮＨ3ガスだけでは、プラズマが電極周辺部まで広がらないため、プラズマ分布が悪くなってしまう。そこで、Ｎ2ガスも供給して、ＳｉＨ4ガスとＮＨ3ガスの分子やラジカルを周辺部まで均等に運び、膜質や面内分布の調節を行っている。
【００２５】
真空排気系２６は、圧力センサ２５で検出した処理室１３の圧力情報を基に真空ポンプ等のパワーを調整して、処理室１３内の圧力を制御する。高周波電源制御系２４は、上電極１に加える高周波印加電力、又は高周波周波数を制御する。下電極駆動系２７は、下電極８を昇降させることで、上電極１に対する電極間隔を制御する。
【００２６】
次に上述した構成の作用について図５〜図７を用いて説明する。図５は成膜中の概念図、図６は成膜後に行う異物除去シーケンスの概念図、図７は異物除去シーケンスの後に行う真空排気時の概念図である。
【００２７】
成膜時、ガス流路１１を通して反応ガスを処理室１３内に供給する。上電極１に高周波電源１０から高周波電力を印加し、この反応ガスを電極１、８間で高周波放電させてプラズマ処理空間１４にプラズマ６を形成し、基板７上に薄膜を形成する。この際、プラズマ６中ではガス分子同士が衝突して異物３が形成される。この異物３は前述したように負に帯電していることが多く、放電中は、高周波電力が加えられる上電極１の凹部４に、プラズマ６中の電子の捕捉効果の高い部分５が形成される（図５）。このため放電中の凹部４では異物３同士が衝突することでさらにその粒径が大きく成長するとともに、大量の異物３が滞留することになる。
【００２８】
成膜終了後の異物除去シーケンス時、放電を持続しながら処理条件（ガス種、ガス流量、ガス圧力、高周波印加電力、高周波周波数、電極間隔）の一つもしくは複数を変更する処理（以後、異物除去処理という。）を行う。すると、凹部４のホロー放電を消滅させることができ、凹部４内の異物３がある程度自由に動けるようになる。この異物３は、電極平面部分のプラズマ６の端（プラズマシース部分）に捕捉されるため、基板７上に落下、付着することなく、ガス流によってプラズマ６の端を矢印に示すように移動し、排気管９を介して処理室１３から排気される（図６）。数秒間放電を持続し、異物３を排気した後に放電を停止する。
【００２９】
異物除去シーケンス後の真空排気時は、ガスの供給及び高周波電力の印加を断って放電を終了させ、処理室１３内を排気管９を介して排気して処理室１３を高真空にする。これによって処理後の基板７上に異物３が落下、付着することを有効に防止できる（図７）。
【００３０】
上述したような異物除去シーケンスを基板処理後に行わないと、図８に示すように、放電終了と同時にプラズマが消失し、捕捉電位が失われるため、凹部４内の異物３は、基板７上に落下、付着して製品不良の原因となる。
【００３１】
図１に、前述した図５〜図７に対応する成膜プロセスを窒化シリコン膜（Ｓｉ3Ｎ4膜）の成膜に適用したときのタイミングチャートを示す。ここでは、所定の条件で窒化シリコン膜成膜後の異物除去シーケンスにおいて、放電を持続したまま、成膜ガスを停止し、高周波電力（ＲＦ電力）及び圧力を低減している。
【００３２】
まず、成膜処理ステップでは、ガス供給系２３からＳｉＨ4ガスを３００〜６００ｓｃｃｍ、ＮＨ3ガスを１０００〜３０００ｓｃｃｍの流量で供給する。Ｎ2ガスの供給流量は３０００〜１００００ｓｃｃｍとする。高周波電源１０からのＲＦ電力は３０００〜５０００Ｗ、好ましくは３０００〜４５００Ｗの領域を使用する。処理室１３内の処理圧力は２４０〜３００Ｐａ、成膜終了直前では２６６Ｐａ（２．０Torr）〜３００Ｐａとするとよい。この条件で成膜処理を行う。成膜処理時間は１〜２分である。
【００３３】
成膜処理後の異物処理ステップでは、次のように処理条件を変更するが、高周波放電は維持してプラズマは形成したままとする。
【００３４】
処理室１３内の圧力は、圧力センサ２５の情報に基づく制御手段２８からの指令により真空排気系２６を制御して、１３３Ｐａ（１Torr）程度まで下げる。上電極１に設けた凹部４内のホロー放電がどの処理圧力から発生するかは必ずしも明らかではない。しかし、処理室１３の容積や形状、真空ポンプの能力などのハードウェアによる多少の差異はあるが、放電のモードが変る境界が１８６．２〜２１９．４５Ｐａ（１．４〜１．６５Torr）であり、この境界より高圧側でホロー放電が効果的に発生していると推測される。したがって、上電極１の凹部４内のホロー放電を消滅させて、凹部内の異物がある程度自由に動けるようにするには、前記境界を避ける必要があることから、処理圧力は少なくとも１５９．６Ｐａ（１．２Torr）以下、好ましくは１３３Ｐａ（１Torr）程度まで下げることが好ましい。
【００３５】
これと同時に、ガス制御系２３を制御して、成膜に関わるＳｉＨ4ガス及びＮＨ3ガスの供給を停止して成膜処理を終了させる。しかし、不活性ガスであるＮ2ガスの供給は持続する。そのＮ2ガス量は３０００〜１００００ｓｃｃｍと成膜処理時と同量でもよいが、好ましくは８０００ｓｃｃｍがよい。これは、不活性ガスを流すことによって、▲１▼高周波放電を維持する、▲２▼成膜に寄与しないようにする、▲３▼ガス流によって異物を処理室から除去する、ためである。
【００３６】
また、高周波電源制御系２４を制御して、ＲＦ電力は３０００Ｗ以下、好ましくは１０００Ｗに落とす。ＲＦ電力をゼロに落とさないのは、プラズマ放電を維持して、負に帯電した異物の基板７への付着を防止するためである。また、成膜を行う際のＲＦ電力よりも低い電力で放電させるのは、基板７上に形成した薄膜表面に対するプラズマによるダメージを防ぐためである。また、プラズマ放電はＮ2放電となるので、異常放電とならないパワーまで下げるためである。
【００３７】
この異物除去シーケンス時間、換言すれば、ホロー放電を消滅させる時間は、ガスによる吹き飛ばし効果を高めるために、少なくとも３秒以上であることが好ましい。すなわち３秒まで短縮可能である。
【００３８】
異物除去シーケンス後の排気ステップでは、Ｎ2ガスの供給を停止し、ＲＦ電力の供給も停止する。そして、処理室１３内の雰囲気を排気管９から排気して処理室１３内を高真空にすることにより、処理室１３内の異物をほぼ完全に排除して成膜プロセスを終了する。
【００３９】
上述したタイミングチャートによる成膜プロセスを採用することにより、シリコン基板上に異物数の極端に少ない窒化シリコン膜成を成膜できる。
【００４０】
前述した図１の実施の形態では、成膜後、放電を維持したまま成膜を終了させるために、ＳｉＨ4ガスとＮＨ3ガスの両方のガス供給を停止し、Ｎ2ガスはそのまま供給を持続するようにした。しかし、成膜後、放電を維持したまま、反応ガスのうちの一方の供給のみを停止し、他方のガスはそのまま供給を持続させてもよい。反応ガスの一方のガスやＮ2ガスは単独では成膜に寄与しないガスだからである。
【００４１】
図２にそのような実施の形態の成膜処理、異物除去シーケンス、及び排気のタイミングチャートを示す。図１の実施形態と異なる点は、成膜処理後の異物除去シーケンスで、成膜後の放電を維持したまま、ＳｉＨ4ガスの供給のみを停止、ＮＨ3ガス、Ｎ2ガスはそのまま供給を持続している点である。この点から、図１の実施形態よりも異物の除去シーケンスにおいて供給するガス流量を多くすることができ、ガスによる吹き飛ばし効果を高めることができる。処理条件変更の制御性や、ガスによる異物の吹き飛ばし効果の点から、図２の実施形態の方が好ましいと言える。
【００４２】
なお、上述した実施の形態では、異物を除去するために、放電を維持しながら処理条件を変更する際の条件として、ガス種、ＲＦ電力の大きさ、処理圧力を挙げたが、それ以外に、両電極の間隔、ガス流量、ＲＦ周波数がある。
【００４３】
両電極１、８については、制御手段２８からの指令で下電極駆動系２７を動かして、その間隔を大から小に変更する。そうすると、ガスによる吹き飛ばし効果が高まり、異物の除去効果を向上できる。例えば、成膜処理時に２０〜３０ｍｍ程度であるのを１０〜１５ｍｍ程度に狭めるとよい。
【００４４】
また、ガス流量については、ガス制御系２３を制御して小から大に変更する。大量にガスを流すと、異物を処理室１３から押し出して、吹き飛ばし効果を高めることができる。
【００４５】
また、ＲＦ周波数については、高い周波数から低い周波数に変更すると、周波数が低い方が凹部に捕捉されている異物を除去しやすくなる。
【００４６】
なお、上述した実施の形態では、放電を持続しながら処理条件を変更する際に、異物の原料となる反応ガスを停止した後に流すガスとして、不活性ガスにＮ2を、単独では成膜に寄与しないガスにＮＨ3ガスを例に挙げて説明した。しかし、不活性ガスとしては、Ｎ2の他に、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ等でもよい。または単独では成膜に寄与しないガスとしては、ＮＨ3の他にＰＨ3、Ｈ2等、またはこれらの混合ガスでもよい。形成した薄膜表面に膜特性の異なる膜が堆積するのを防げればよいからである。ここに上述した窒化シリコン膜を含めた膜種と成膜後に流すガスの組合わせを示せば次の通りである。
【００４７】
Figure 0004703038
【００４８】
本発明を適用するのに特に好ましいプロセスは、窒化シリコン膜の成膜（成膜速度２００ｎｍ／ｍｉｎ程度、膜厚５００〜７００ｎｍ）のように、高速成膜を行う場合や、形成する膜の膜厚が厚い場合である。このような場合、大量にガスを流すため、特に異物が発生し易いからであり、本発明は、このようなプロセスに特に有効である。
【００４９】
【発明の効果】
本発明によれば、基板処理後放電を維持した状態で処理条件を変更するようにしたので、処理基板上の異物数を大幅に減少することができ、その結果、製品不良をなくすことができる。
【図面の簡単な説明】
【図１】実施の形態を説明するタイムチャートである。
【図２】実施の形態を説明するタイムチャートである。
【図３】実施の形態を説明するプラズマＣＶＤ装置の処理室の縦断面図である。
【図４】実施の形態を説明するプラズマＣＶＤ装置の制御系のブロック図である。
【図５】実施の形態を説明する処理室の成膜中の概念図である。
【図６】実施の形態を説明する処理室の異物除去シーケンス処理中の概念図である。
【図７】実施の形態を説明する処理室の成膜プロセス終了時の概念図である。
【図８】実施の形態との比較例を説明する処理室の成膜プロセス終了時の概念図である。
【符号の説明】
１ 上電極（第２電極）
２ 絶縁物
３ 異物
４ 凹部
６ プラズマ
７ 基板
８ 下電極（第１電極）
９ 排気管
１０ 高周波電源
１２ ガス導入管

Claims (6)

  1. 半導体基板を載置する第１電極と、
    前記第１電極と対向する位置に設けられ前記第１電極の基板載置面と対向する面に凹部が設けられた第２電極と、
    を内部に有する処理室を用いて前記半導体基板を処理する半導体装置の製造方法であって、
    前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、前記電極間と前記第２電極の凹部にプラズマを形成させて前記半導体基板を処理するステップと、
    前記半導体基板を処理した後に、前記処理ステップの条件を変更して前記第２電極の凹部のホロー放電を消滅させるステップと、
    前記処理室内を排気するステップと、
    を含む半導体装置の製造方法。
  2. 前記処理条件は、処理圧力を含み、前記処理条件変更に際しては、前記処理圧力を処理条件変更前よりも低下させるように変更する請求項１に記載の半導体装置の製造方法。
  3. 前記処理条件は、ガス種、ガス流量、処理圧力、高周波電力、高周波周波数、電極間隔を含み、前記処理条件変更に際しては、前記処理条件のうちの一つまたは複数を変更する請求項１に記載の半導体装置の製造方法。
  4. 半導体基板を載置する第１電極と、
    前記第１電極と対向する位置に設けられ前記第１電極の基板載置面と対向する面に凹部が設けられた第２電極と、
    を内部に有する処理室に、反応ガスとしてシランとアンモニアとを供給して前記半導体基板に窒化シリコン膜を形成する半導体装置の製造方法であって、
    前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、前記電極間と前記第２電極の凹部にプラズマを形成させて前記半導体基板上に窒化シリコン膜を形成するステップと、
    前記窒化シリコン膜を形成した後、前記第２電極の凹部のホロー放電を消滅させ、前記電極間に形成されるプラズマを維持しながら前記反応ガスを、それ単独では成膜には寄与しない非反応性ガスに切換えて、前記処理室内を排気するステップと、
    を含む半導体装置の製造方法。
  5. 基板を載置する第１電極と、
    前記第１電極と対向する位置に設けられ前記第１電極の基板載置面と対向する面に凹部が設けられた第２電極と、
    を内部に有する処理室を用いて前記基板を処理する基板処理方法であって、
    前記電極間に高周波電力を印加して前記処理室に供給した反応ガスを放電させることにより、前記電極間と前記第２電極の凹部にプラズマを形成させて前記基板を処理するステップと、
    前記基板を処理した後に、当該ステップの処理条件を変更して前記電極間のプラズマを維持しながら前記凹部のホロー放電を消滅させて前記処理室内を処理するステップと、
    前記処理室内を排気するステップと、
    を含む基板処理方法。
  6. 基板を処理する処理室と、
    前記処理室内で基板を載置する第１電極と、
    前記第１電極と対向する位置に設けられ前記第１電極の基板載置面と対向する面に凹部が設けられた第２電極と、
    前記電極間に高周波電力を印加して反応ガスを放電させることにより、前記電極間と前記第２電極の凹部にプラズマを形成して前記基板を処理した後に、当該処理の条件を変更して前記第２電極の凹部のホロー放電を消滅させ、前記処理室内を排気するよう制御する制御手段と、
    を有することを特徴とする基板処理装置。
JP2001167723A 2001-06-04 2001-06-04 半導体装置の製造方法、基板処理方法、及び基板処理装置 Expired - Lifetime JP4703038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001167723A JP4703038B2 (ja) 2001-06-04 2001-06-04 半導体装置の製造方法、基板処理方法、及び基板処理装置
US10/126,667 US20020192984A1 (en) 2001-06-04 2002-04-22 Method for manufacturing semiconductor device, method for processing substrate, and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001167723A JP4703038B2 (ja) 2001-06-04 2001-06-04 半導体装置の製造方法、基板処理方法、及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2002367977A JP2002367977A (ja) 2002-12-20
JP4703038B2 true JP4703038B2 (ja) 2011-06-15

Family

ID=19010068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001167723A Expired - Lifetime JP4703038B2 (ja) 2001-06-04 2001-06-04 半導体装置の製造方法、基板処理方法、及び基板処理装置

Country Status (2)

Country Link
US (1) US20020192984A1 (ja)
JP (1) JP4703038B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595096B2 (en) * 2003-07-30 2009-09-29 Oc Oerlikon Balzers Ag Method of manufacturing vacuum plasma treated workpieces
JP4908045B2 (ja) * 2006-04-17 2012-04-04 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP4984285B2 (ja) * 2007-01-23 2012-07-25 独立行政法人産業技術総合研究所 高密度プラズマ処理装置
JP2009272428A (ja) * 2008-05-07 2009-11-19 Shimadzu Corp 反射防止膜成膜方法および反射防止膜成膜装置
JP5129112B2 (ja) * 2008-12-26 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
KR101057592B1 (ko) 2010-01-20 2011-08-19 서울시립대학교 산학협력단 연속적 파워조절을 통한 백색광을 갖는 실리콘 발광소자 제조방법
JP6301866B2 (ja) 2015-03-17 2018-03-28 東芝メモリ株式会社 半導体製造方法
CN105755447B (zh) * 2016-01-29 2018-03-09 中国科学院重庆绿色智能技术研究院 一种低成本均匀制备石墨烯薄膜的方法
JP6807558B2 (ja) * 2016-11-08 2021-01-06 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684888A (ja) * 1992-02-27 1994-03-25 G T C:Kk 絶縁膜の形成方法
JPH06291057A (ja) * 1993-04-05 1994-10-18 Nissin Electric Co Ltd プラズマ処理装置に用いる電極及びプラズマ処理装置
JPH10317150A (ja) * 1997-05-15 1998-12-02 Semiconductor Energy Lab Co Ltd 成膜方法及び成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684888A (ja) * 1992-02-27 1994-03-25 G T C:Kk 絶縁膜の形成方法
JPH06291057A (ja) * 1993-04-05 1994-10-18 Nissin Electric Co Ltd プラズマ処理装置に用いる電極及びプラズマ処理装置
JPH10317150A (ja) * 1997-05-15 1998-12-02 Semiconductor Energy Lab Co Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
US20020192984A1 (en) 2002-12-19
JP2002367977A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
EP0630990B1 (en) Method of limiting sticking of body to a susceptor in a deposition treatment
JP2003197615A (ja) プラズマ処理装置およびそのクリーニング方法
KR20180130596A (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
EP1127957A1 (en) A film forming apparatus having cleaning function
EP1122766A2 (en) Method and apparatus for enhanced chamber cleaning
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
JP2004343017A (ja) プラズマ処理装置
JPH09283459A (ja) 基板処理方法および基板処理装置
JP2012515451A (ja) ガス導入開口を備えた基板支持体
KR102035585B1 (ko) 플라즈마 처리 방법
JP4703038B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
TW200823977A (en) Plasma doping method and plasma doping apparatus
JP3946640B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP4656364B2 (ja) プラズマ処理方法
JPH02281734A (ja) プラズマ表面処理法
JP5548028B2 (ja) 堆積チャンバのリモートクリーニング方法
TW201703098A (zh) 上部電極之表面處理方法、電漿處理裝置及上部電極
TW201909272A (zh) 電漿處理裝置之洗淨方法
JP3211480B2 (ja) ドライクリーニング方法
JP3400909B2 (ja) プラズマ処理方法及び装置
JP2658563B2 (ja) マイクロ波プラズマドライクリーニングの方法
JP3917508B2 (ja) プラズマ成膜装置
US20090156002A1 (en) Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device
JPH11307521A (ja) プラズマｃｖｄ装置及びその使用方法
JPH10147877A (ja) ガスクリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term