JP4701896B2 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4701896B2 JP4701896B2 JP2005211592A JP2005211592A JP4701896B2 JP 4701896 B2 JP4701896 B2 JP 4701896B2 JP 2005211592 A JP2005211592 A JP 2005211592A JP 2005211592 A JP2005211592 A JP 2005211592A JP 4701896 B2 JP4701896 B2 JP 4701896B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- cavity
- wiring board
- low noise
- matching inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
複数のセラミック層を積み重ねて構成し、かつ、キャビティを有した積層基板と、
キャビティ内に搭載された低ノイズ増幅器と、
積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備え、
整合用インダクタパターンが、低ノイズ増幅器のエミッタとグランド電極パターンとの間に電気的に接続されるとともに、積層基板のキャビティを囲む壁部の層内に配置されていること、
を特徴とする。
複数のセラミック層を積み重ねて構成し、かつ、キャビティを有した積層基板と、
キャビティ内に搭載された低ノイズ増幅器と、
積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備えた多層配線基板の製造方法であって、
整合用インダクタパターンを、低ノイズ増幅器のエミッタとグランド電極パターンとの間に電気的に接続するとともに、積層基板のキャビティを囲む壁部の層内に配置し、
整合用インダクタパターンの線路長及び/又はパターン幅を異ならせることで低ノイズ増幅器のゲインバランスを調整すること、
を特徴とする。
2…低ノイズ増幅器
7…積層基板
17…キャビティ
21a〜21g…セラミックシート
26…配線導体パターン
G…グランド電極パターン
SL1,SL2…整合用インダクタパターン
Claims (4)
- 複数のセラミック層を積み重ねて構成し、かつ、キャビティを有する積層基板と、
前記キャビティ内に搭載された低ノイズ増幅器と、
前記積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備え、
前記整合用インダクタパターンが、前記低ノイズ増幅器のエミッタと前記グランド電極パターンとの間に電気的に接続されるとともに、前記積層基板のキャビティを囲む壁部の層内に配置されていること、
を特徴とする多層配線基板。 - 互いに異なる周波数に対応する複数の前記低ノイズ増幅器と、前記低ノイズ増幅器のそれぞれに対応する複数の前記整合用インダクタパターンとを備えたことを特徴とする請求項1に記載の多層配線基板。
- 前記整合用インダクタパターンが同一セラミック層上に形成されていることを特徴とする請求項1又は請求項2に記載の多層配線基板。
- 複数のセラミック層を積み重ねて構成し、かつ、キャビティを有する積層基板と、
前記キャビティ内に搭載された低ノイズ増幅器と、
前記積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備えた多層配線基板の製造方法であって、
前記整合用インダクタパターンを、前記低ノイズ増幅器のエミッタと前記グランド電極パターンとの間に電気的に接続するとともに、前記積層基板のキャビティを囲む壁部の層内に配置し、
前記整合用インダクタパターンの線路長及び/又はパターン幅を異ならせることで前記低ノイズ増幅器のゲインバランスを調整すること、
を特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211592A JP4701896B2 (ja) | 2005-07-21 | 2005-07-21 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211592A JP4701896B2 (ja) | 2005-07-21 | 2005-07-21 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027650A JP2007027650A (ja) | 2007-02-01 |
JP4701896B2 true JP4701896B2 (ja) | 2011-06-15 |
Family
ID=37787972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005211592A Active JP4701896B2 (ja) | 2005-07-21 | 2005-07-21 | 多層配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4701896B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5041897B2 (ja) * | 2007-07-03 | 2012-10-03 | 新光電気工業株式会社 | シールド機能を有するインダクタ形成型配線基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310979A (ja) * | 1993-04-26 | 1994-11-04 | Fujitsu Ltd | 分波器パッケージ |
JP2000312103A (ja) * | 1999-04-28 | 2000-11-07 | Mitsubishi Electric Corp | マイクロ波回路パッケージおよびその製造方法 |
JP2003283263A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 高周波増幅回路 |
JP2004364068A (ja) * | 2003-06-06 | 2004-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 周波数帯域可変増幅器 |
-
2005
- 2005-07-21 JP JP2005211592A patent/JP4701896B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310979A (ja) * | 1993-04-26 | 1994-11-04 | Fujitsu Ltd | 分波器パッケージ |
JP2000312103A (ja) * | 1999-04-28 | 2000-11-07 | Mitsubishi Electric Corp | マイクロ波回路パッケージおよびその製造方法 |
JP2003283263A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 高周波増幅回路 |
JP2004364068A (ja) * | 2003-06-06 | 2004-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 周波数帯域可変増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007027650A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6119845B2 (ja) | 高周波部品およびこれを備える高周波モジュール | |
US7808796B2 (en) | Electronic component module and method for manufacturing the same | |
JP3612031B2 (ja) | 高周波モジュール | |
JP4871164B2 (ja) | 半導体集積回路 | |
EP1094538A2 (en) | Multilayered ceramic RF device | |
JP4450079B2 (ja) | 高周波モジュール | |
US10645798B2 (en) | Composite component-embedded circuit board and composite component | |
JP4492708B2 (ja) | 高周波モジュール | |
JP2007129459A (ja) | 多層基板モジュール | |
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP4701896B2 (ja) | 多層配線基板及びその製造方法 | |
US7193862B2 (en) | Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device | |
JP3510971B2 (ja) | 高周波用電力増幅器 | |
JP2003152124A (ja) | 高周波用パッケージ | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
JP3514453B1 (ja) | 高周波部品 | |
JP2005333675A (ja) | モジュール | |
JP4565374B2 (ja) | 高周波スイッチモジュール | |
JP4502019B2 (ja) | 高周波モジュール | |
WO2021149491A1 (ja) | 配線基体および電子装置 | |
WO2024122576A1 (ja) | 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール | |
JP2006108303A (ja) | 多層配線基板および多層モジュール | |
JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
JP2000278005A (ja) | 分布定数素子及びその製造方法 | |
JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4701896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |