JP4701896B2

JP4701896B2 - 多層配線基板及びその製造方法

Info

Publication number: JP4701896B2
Application number: JP2005211592A
Authority: JP
Inventors: 知哉坂東
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2005-07-21
Filing date: 2005-07-21
Publication date: 2011-06-15
Anticipated expiration: 2025-07-21
Also published as: JP2007027650A

Description

本発明は、多層配線基板、特に、携帯電話などの移動体通信機器などに組み込まれて用いられる多層配線基板及びその製造方法に関する。

従来より、この種の多層配線基板として、特許文献１に記載のものが知られている。特許文献１に記載の多層配線基板は、それぞれ異なる帯域中心周波数を有する二つの弾性表面波フィルタチップと、二つの弾性表面波フィルタ同士の位相を整合させる位相整合用回路（ストリップ線路）とを内蔵した多層パッケージ基板である。

そして、この多層配線基板は、前記位相整合用回路（ストリップ線路）を、弾性表面波フィルタチップ実装面の上方に位置するフィルタチップ用のキャビティを構成する層に形成している。しかし、この多層配線基板は、複数の位相整合用回路（ストリップ線路）を、それぞれ異なる層に配置しているので、各周波数帯間の特性ばらつきが大きいという問題点があった。
特開平１０−１２６２１３号公報

そこで、本発明の目的は、ゲインの微調整が可能で、歪み特性の優れた多層配線基板及びその製造方法を提供することにある。

前記目的を達成するため、本発明に係る多層配線基板は、
複数のセラミック層を積み重ねて構成し、かつ、キャビティを有した積層基板と、
キャビティ内に搭載された低ノイズ増幅器と、
積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備え、
整合用インダクタパターンが、低ノイズ増幅器のエミッタとグランド電極パターンとの間に電気的に接続されるとともに、積層基板のキャビティを囲む壁部の層内に配置されていること、
を特徴とする。

本発明に係る多層配線基板においては、互いに異なる周波数に対応する複数の低ノイズ増幅器と、低ノイズ増幅器のそれぞれに対応する複数の整合用インダクタパターンとを備えていてもよい。この整合用インダクタパターンは、同一セラミック層上に形成されていることが好ましい。

また、本発明に係る多層配線基板の製造方法は、
複数のセラミック層を積み重ねて構成し、かつ、キャビティを有した積層基板と、
キャビティ内に搭載された低ノイズ増幅器と、
積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備えた多層配線基板の製造方法であって、
整合用インダクタパターンを、低ノイズ増幅器のエミッタとグランド電極パターンとの間に電気的に接続するとともに、積層基板のキャビティを囲む壁部の層内に配置し、
整合用インダクタパターンの線路長及び／又はパターン幅を異ならせることで低ノイズ増幅器のゲインバランスを調整すること、
を特徴とする。

本発明によれば、整合用インダクタパターンを、積層基板のキャビティを囲む壁部の層内に配置したので、余分な引き回しがなく、低ノイズ増幅器とグランド電極パターン間を最短の長さで電気的に接続することができる。従って、微調整可能な整合用インダクタパターンを形成することができ、ゲインの微調整が可能で、歪み特性の優れた多層配線基板を得ることができる。

さらに、複数の低ノイズ増幅器のそれぞれに対応する複数の整合用インダクタパターンを同一セラミック層上に形成することにより、各周波数帯間での特性ばらつきを少なくすることができる。

また、整合用インダクタパターンの線路長及び／又はパターン幅を異ならせることで、低ノイズ増幅器のゲインバランスを容易に調整することができる。

以下、本発明に係る多層配線基板及びその製造方法の一実施例について添付図面を参照して説明する。

本実施例ではＷ−ＣＤＭＡデュアルバンド用モジュールを例にして説明する。図１はその低ノイズ増幅器及び弾性表面波フィルタの部分の多層配線基板１を模式的な断面として示す。多層配線基板１は、実装状態で開口部が下向きとなるダウンキャビティ１７を有するセラミック積層基板７と、ダウンキャビティ１７内に搭載された二つの低ノイズ増幅器２と、セラミック積層基板７の上面７ａに搭載された弾性表面波フィルタ３や抵抗などのチップ部品５などを備えている。

二つの低ノイズ増幅器２は互いに異なる周波数に対応する。これらの低ノイズ増幅器は、セラミック積層基板７に設けた２段の凹形状のキャビティ１７内に収容され、ワイヤボンディング８などで所定の内部導体と電気的に接続されている。この後、キャビティ１７内はエポキシなどの封止樹脂９が充填される。

弾性表面波フィルタ３は、周囲に自由空間を必要とするため、セラミックパッケージ内に封入された状態や金属ケースに封入された状態で、セラミック積層基板７の上面７ａにはんだ付けで搭載されている。チップ部品５も、フィルタ３と同様に、セラミック積層基板７の上面７ａにはんだ付けで搭載されている。

ところで、Ｗ−ＣＤＭＡデュアルバンド方式は、他の通信方式と比較して、より細かなゲイン（Ｇａｉｎ）調整及び歪み調整が必要とされる。このため、二つの低ノイズ増幅器２のそれぞれのエミッタ及びグランド間に、低ノイズ増幅器２のそれぞれの周波数に対応する微小な（代表値：０．１〜２ｎＨ）整合用インダクタＳＬ１，ＳＬ２を挿入する方法が従来より採られている。

そこで、本実施例では、この整合用インダクタＳＬ１，ＳＬ２をセラミック積層基板７のキャビティ１７を囲む壁部に配置している。これにより、余分な引き回しがなく、低ノイズ増幅器２とグランド間を最短の長さで電気的に接続することができる。即ち、低ノイズ増幅器２とセラミック積層基板７の電気的接続は、ワイヤボンディング８で行われているため、セラミック積層基板７側の最初の接続箇所はキャビティ１７内となる。そのため、整合用インダクタＳＬ１，ＳＬ２をセラミック積層基板７のキャビティ１７を囲む壁部に配置することで、余分な引き回しがなくなり、他の配線との結合が少なくなる。この結果、微調整可能な整合用インダクタＳＬ１，ＳＬ２を形成することができ、ゲインの微調整可能で、歪み特性の優れた多層配線基板１を得ることができる。

より詳細に整合用インダクタＳＬ１，ＳＬ２について説明する。図２は、図１のセラミック積層基板７を構成する主要なセラミックシート２１ａ〜２１ｇを示す。セラミックシート２１ａ〜２１ｇは、例えば、セラミック粉末を溶剤に分散させてセラミックスラリーを調整し、これをドクターブレード法、ダイコーター法などによりシート状に成形することにより得る。

次に、セラミックシート２１ａ〜２１ｆの所定の位置にビアホール用穴やキャビティ用穴をレーザ光などを用いて形成した後、セラミックシート２１ａ〜２１ｇのそれぞれにスクリーン印刷法によって、導電ペーストで電極パターンを形成するとともに、ビアホール用穴に導電ペーストを充填してビアホール導体ＶＨを形成する。導電ペーストはＡｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなる。

本実施例の場合、セラミック積層基板７は１５層からなる。図２（ａ）は、図１において矢印Ａ方向から見た第１層目のセラミックシート２１ａであり、外部端子電極３０とビアホール導体ＶＨと２段キャビティ１７の大開口部１７ａが形成されている。図２（ｂ）は、第５層目のセラミックシート２１ｂであり、配線導体パターン２６とビアホール導体ＶＨと２段キャビティ１７の小開口部１７ｂが形成されている。

図２（ｃ）は、第７層目のセラミックシート２１ｃであり、整合用インダクタパターンＳＬ１，ＳＬ２とビアホール導体ＶＨと２段キャビティ１７の小開口部１７ｂが形成されている。整合用インダクタパターンＳＬ１，ＳＬ２は、同一セラミックシート上に形成され、二つの低ノイズ増幅器２の互いに異なる周波数に対応して、その線路長を異ならせている。

図２（ｄ）は、第９層目のセラミックシート２１ｄであり、ビアホール導体ＶＨと２段キャビティ１７の小開口部１７ｂが形成されている。図２（ｅ）は、第１０層目のセラミックシート２１ｅであり、グランド電極パターンＧとビアホール導体ＶＨが形成されている。図２（ｆ）は、第１４層目のセラミックシート２１ｆであり、配線導体パターン２６とビアホール導体ＶＨが形成されている。

図２（ｇ）は、第１５層目のセラミックシート２１ｇであり、セラミック積層基板７の上面７ａに搭載される弾性表面波フィルタ３を実装するためのランド２４と、チップ部品５を実装するためのランド２５が形成されている。なお、図２（ｇ）だけは図１において矢印Ａ方向とは反対の方向から見た状態を示す。

各セラミックシート２１ａ〜２１ｇは他のセラミックシートと共に積層された後、圧着されて積層体ブロックとする。積層体ブロックは所定のサイズにカットされた後、焼成される。これにより、セラミック積層基板７とされる。

こうして得られたセラミック積層基板７内において、整合用インダクタパターンＳＬ１，ＳＬ２が同一セラミックシート上に形成されているので、整合用インダクタパターンＳＬ１，ＳＬ２を異なる層に配置したときに生じる両者間の結合によるばらつきを低減することができる。この結果、多層配線基板１は、各周波数帯間の特性ばらつきが小さいＷ−ＣＤＭＡデュアルバンド用モジュールとなる。

また、各低ノイズ増幅器２のゲインバランスを調整する際には、整合用インダクタパターンＳＬ１，ＳＬ２の線路長やパターン幅を異ならせることで、容易に調整することができる。即ち、整合用インダクタパターンＳＬ１，ＳＬ２の線路長を長くしたり、パターン幅を細くしたりすれば、低ノイズ増幅器２のゲインが小さくなる。逆に、整合用インダクタパターンＳＬ１，ＳＬ２の線路長を短くしたり、パターン幅を太くしたりすれば、低ノイズ増幅器２のゲインが大きくなる。

なお、本発明に係る多層配線基板及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

本発明に係る多層配線基板の一実施例を示す模式的断面図である。図１のセラミック積層基板７を構成する主要なセラミックシートを示す平面図である。

符号の説明

１…多層配線基板
２…低ノイズ増幅器
７…積層基板
１７…キャビティ
２１ａ〜２１ｇ…セラミックシート
２６…配線導体パターン
Ｇ…グランド電極パターン
ＳＬ１，ＳＬ２…整合用インダクタパターン

Claims

複数のセラミック層を積み重ねて構成し、かつ、キャビティを有する積層基板と、
前記キャビティ内に搭載された低ノイズ増幅器と、
前記積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備え、
前記整合用インダクタパターンが、前記低ノイズ増幅器のエミッタと前記グランド電極パターンとの間に電気的に接続されるとともに、前記積層基板のキャビティを囲む壁部の層内に配置されていること、
を特徴とする多層配線基板。
互いに異なる周波数に対応する複数の前記低ノイズ増幅器と、前記低ノイズ増幅器のそれぞれに対応する複数の前記整合用インダクタパターンとを備えたことを特徴とする請求項１に記載の多層配線基板。
前記整合用インダクタパターンが同一セラミック層上に形成されていることを特徴とする請求項１又は請求項２に記載の多層配線基板。
複数のセラミック層を積み重ねて構成し、かつ、キャビティを有する積層基板と、
前記キャビティ内に搭載された低ノイズ増幅器と、
前記積層基板の内部に形成された配線導体パターン、グランド電極パターン及び整合用インダクタパターンと、を備えた多層配線基板の製造方法であって、
前記整合用インダクタパターンを、前記低ノイズ増幅器のエミッタと前記グランド電極パターンとの間に電気的に接続するとともに、前記積層基板のキャビティを囲む壁部の層内に配置し、
前記整合用インダクタパターンの線路長及び／又はパターン幅を異ならせることで前記低ノイズ増幅器のゲインバランスを調整すること、
を特徴とする多層配線基板の製造方法。