JP4686268B2 - 工程制御システム、工程制御方法及び電子装置の製造方法 - Google Patents

Description

本発明は、電子装置の製造工程に関し、特に製造工程を制御する工程制御システム、工程制御方法及び電子装置の製造方法に関する。

高性能の電子装置を実現するには、高精度で、均一性及び再現性を備えた製造工程が必要となる。半導体集積回路（ＩＣ）や液晶表示装置（ＬＣＤ）等の電子装置では、高機能性及び高速性を実現するため、微細化や多層化が進み、集積度も飛躍的に増加している。例えば、多層化された微細パターンで構成される大規模集積回路（ＬＳＩ）等の半導体装置では、微細化に伴い製造工程の制御が困難になってきている。そのため、工程間あるいは工程内でフィードフォワード（ＦＦ）制御、あるいはフィードバック（ＦＢ）制御するランツーラン（ＲＴＲ）制御により、工程能力を上げる試みがなされている（例えば、特許文献１〜３参照）。

例えば、トレンチキャパシタ製造工程では、化学気相堆積（ＣＶＤ）等により、深溝が形成された基板表面に非晶質シリコン（ａ−Ｓｉ）膜を堆積して、深溝を埋める。その後、反応性イオンエッチング（ＲＩＥ）等のリセスエッチングにより、任意の深さまでа−Ｓｉを除去する。通常は、ＲＩＥのエッチング時間を制御してリセス深さが制御される。リセス深さを精密に制御するために、基板表面に堆積したａ‐Ｓｉ膜のエッチング終点が検出される。エッチング開始から終点検出までの終点検出時間に基づいてエッチング速度が算出される。算出されたエッチング速度から、深溝に埋め込まれたａ‐Ｓｉ膜のエッチング時間が制御される。

しかし、終点検出時間は、エッチング速度だけで無く、堆積したａ−Ｓｉ膜の厚さにも影響される。ａ−Ｓｉ膜のＣＶＤ条件等の変動により、基板あるいはロット間で堆積膜厚のばらつきが生じる。そのため、終点検出時間に基づいて深溝に埋め込まれたａ‐Ｓｉ膜のエッチング時間を制御しても、リセス深さが精度良く制御できない。その結果、トレンチキャパシタ製造の工程能力が低減し、製造歩留まりが低下する。
特開平１０−２７５７５３号公報 特開平２０００−２５２１７９号公報 特開平２００２−１５１４６５号公報

本発明は、工程能力を向上させ、製造歩留まりの向上が可能な工程制御システム、工程制御方法及び電子装置の製造方法を提供する。

上記課題を解決するため、本発明の第１の態様は、（イ）参照ウェハに対する参照製造工程における、製造装置の処理状態を表す装置情報の参照モニタ値と、製造装置を制御する制御パラメータの中の処理時間及び参照製造工程の仕上り形状から得られる特徴量との相関を作成するクライアントコンピュータと、（ロ）対象ウェハに対する実製造工程の第１のステップの第１の設定値として、実製造工程の処理対象構造の寸法に基づいて算出された処理時間の値を記載した処理レシピを作成する生産管理システムと、（ハ）実製造工程を第１の設定値で実施中の製造装置から装置情報の対象モニタ値を収集する装置情報収集部と、（ニ）相関に基づいて対象モニタ値に対応する特徴量の値を算出する特徴量算出部と、（ホ）対象モニタ値に対応する特徴量の値に基づいて、実製造工程の第１のステップに続く実製造工程の第２のステップの処理時間として第２の設定値を算出するパラメータ算出部と、（ヘ）第２の設定値を第２のステップの設定値として処理レシピを変更する装置制御ユニットとを備える工程制御システムであることを要旨とする。

本発明の第２の態様は、（イ）参照ウェハに対する参照製造工程における、製造装置の処理状態を表す装置情報の参照モニタ値と、製造装置を制御する制御パラメータの中の処理時間及び参照製造工程の仕上り形状から得られる特徴量との相関を、クライアントコンピュータが作成し、（ロ）対象ウェハに対する実製造工程の第１のステップの第１の設定値として、実製造工程の処理対象構造の寸法に基づいて算出された処理時間の値を記載した処理レシピを、生産管理システムが作成し、（ハ）実製造工程を第１の設定値で実施中の製造装置から装置情報の対象モニタ値を、装置情報収集部が収集し、（ニ）相関に基づいて対象モニタ値に対応する特徴量の値を、特徴量算出部が算出し、（ホ）対象モニタ値に対応する特徴量の値に基づいて、実製造工程の第１のステップに続く実製造工程の第２のステップの処理時間として第２の設定値を、パラメータ算出部が算出し、（ヘ）第２の設定値を第２のステップの設定値として処理レシピを、装置制御ユニットが変更することを含む工程制御方法であることを要旨とする。

本発明の第３の態様は、（イ）参照ウェハで参照製造工程を実施して、製造装置の処理状態を表す装置情報の参照モニタ値と、製造装置を制御する制御パラメータの中の処理時間及び参照製造工程の仕上り形状から得られる特徴量との相関を作成し、（ロ）対象ウェハに対する実製造工程の第１のステップの第１の設定値として、実製造工程の処理対象構造の寸法に基づいて算出された処理時間の値を記載した処理レシピを作成し、（ハ）実製造工程を第１の設定値で実施中の製造装置から装置情報の対象モニタ値を収集し、（ニ）相関に基づいて対象モニタ値に対応する特徴量の値を算出し、（ホ）対象モニタ値に対応する特徴量の値に基づいて、実製造工程の第１のステップに続く実製造工程の第２のステップの処理時間として第２の設定値を算出し、（ヘ）第２の設定値を第２のステップの設定値として処理レシピを変更し、（ト）製造装置により対象ロットを加工することを含む電子装置の製造方法であることを要旨とする。

本発明によれば、工程能力を向上させ、製造歩留まりの向上が可能な工程制御システム、工程制御方法及び電子装置の製造方法を提供することが可能となる。

以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

本発明の実施の形態に係る工程制御システムは、図１に示すように、パラメータ処理ユニット１０、工程管理サーバ１２、生産管理システム１４、クライアントコンピュータ１５、製造装置１６、モニタユニット１８、装置制御ユニット１９、品質管理装置２０、装置情報データベース２２、品質管理データベース２４、及び処理情報データベース２６等を備える。また、パラメータ処理ユニット１０は、入力部３０、装置情報収集部３２、判定部３４、特徴量算出部３６、パラメータ算出部３８、出力部４０、及び内部メモリ４２等を備えている。

パラメータ処理ユニット１０、工程管理サーバ１２、生産管理システム１４、クライアントコンピュータ１５、装置制御ユニット１９、品質管理装置２０、装置情報データベース２２、品質管理データベース２４、及び処理情報データベース２６等は、ローカルエリアネットワーク（ＬＡＮ）等の通信回線５０を介して接続される。製造装置１６は、モニタユニット１８及び装置制御ユニット１９等を介してパラメータ処理ユニット１０に接続されている。

例えば、製造装置１６を用いて半導体装置の製造工程が、装置制御ユニット１９により制御されて実施される。装置制御ユニット１９は、生産管理システム１４から製造装置の処理パラメータの設定値等の製造工程の処理条件が記載された処理レシピを取得する。製造装置１６には、例えば、反応性イオンエッチング（ＲＩＥ）装置、化学気相成長（ＣＶＤ）装置、蒸着装置、イオン注入装置、フォトリソグラフィシステム等が含まれる。処理パラメータとして、例えば、時間、温度、流量、圧力等が含まれる。

また、製造装置１６に設置されたモニタユニット１８は、製造工程実施中の製造装置１６の処理状態を表す装置情報をモニタする。装置情報として、例えばＲＩＥ装置の場合、高周波発振器整合回路の可変コンデンサの上部電極位置（以下、コンデンサ電極位置と称す。）、チャンバ温度、排気バルブの開度等が含まれる。モニタユニット１８で収集された装置情報は、パラメータ処理ユニット１０に伝送される。また、装置情報は、製造装置１６で処理された半導体装置のウェハ番号が付加されて装置情報データベース２２に格納される。

品質管理装置２０は、製造装置１６等で実施された複数の製造工程のそれぞれでの終了後の仕上り形状等の品質管理測定値を測定する。品質管理装置２０には、例えば、走査型電子顕微鏡（ＳＥＭ）、レーザ顕微鏡、段差計、膜厚計等が含まれる。品質管理測定値には、例えば、フォトリソグラフィ等により形成されたレジストパターンの幅、ＲＩＥ等によりエッチングされたパターンの幅及び深さ、ＣＶＤ等により堆積された膜の厚さ等の仕上り寸法が含まれる。また、レジストパターンやレジストパターンをマスクとして形成されたラインパターンの側壁角度やライン端粗さ（ＬＥＲ）等の加工形状も、品質管理測定値に含まれる。品質管理装置２０で測定された品質管理測定値等を含む品質管理データは、ウェハ番号、処理時間及び他の処理パラメータの設定値と共に、品質管理データベース２４に格納される。

クライアントコンピュータ１５は、装置情報と製造工程の特徴量との相関を調査する。例えば、予め製造装置１６で製造工程が実施されたウェハのウェハ番号を指標にして装置情報のモニタ値、品質管理測定値、及び処理時間等を装置情報データベース２２及び品質管理データベース２４から取得する。処理時間及び品質管理測定値から特徴量を算出して、装置情報と特徴量との相関式が作成される。特徴量として、例えば、ＲＩＥ等におけるスリミング速度やエッチング速度、ＣＶＤ等における堆積速度等が算出される。

工程管理サーバ１２は、対象ウェハにおいて、対象製造工程の前に実施された製造工程の仕上りのうち、対象製造工程の処理対象構造の仕上り形状に関する品質管理測定値に基づいて処理の目標値を算出する。また、対象ウェハの直前に対象製造工程が実施されたウェハにおいて、対象製造工程の特徴量を算出する。算出された目標値及び特徴量は、生産管理システム１４に送信される。

生産管理システム１４は、取得した処理の目標値及び特徴量に基づいて、製造工程に必要な処理時間を算出する。処理情報データベース２６に予め格納されている対象製造工程の工程仕様を取得し、対象製造工程の処理を第１及び第２のステップに分割して処理レシピを作成する。第１及び第２のステップには、算出された処理時間の値を２分割した第１及び第２の設定値が記載される。なお、第１のステップには、製造工程の処理ステップだけでなく、製造工程に必要な準備ステップが含まれる。更に、処理レシピには、工程仕様に規定された、モニタする装置情報の項目やサンプリングレート等の装置情報の収集条件、及び製造工程の特徴量の計算手順等が記載される。処理レシピは、パラメータ処理ユニット１０及び装置制御ユニット１９に送信される。

パラメータ処理ユニット１０の入力部３０は、クライアントコンピュータ１５から送信された装置情報と特徴量の相関、及び生産管理システム１４から送信された処理レシピを取得する。装置情報収集部３２は、装置制御ユニット１９の制御により処理レシピに従って製造装置１６が製造工程の第１のステップの処理を開始した後、処理レシピに記載の収集条件に従って製造装置１６の装置情報のモニタ値をモニタユニット１８から収集する。

特徴量算出部３６は、装置情報と特徴量の相関に基づいて、装置情報のモニタ値に対応する特徴量を算出する。パラメータ算出部３８は、算出された特徴量及び処理レシピに記載の目標値に基づいて、第２のステップの処理時間の新たな設定値を算出する。出力部４０は、算出された新たな設定値を装置制御ユニット１９に送信する。内部メモリ４２は、パラメータ処理ユニット１０における演算において、計算途中や解析途中のデータを一時的に保存する。

装置制御ユニット１９は、受信した新たな設定値を第２のステップの処理時間として記載して処理レシピを変更する。変更した処理レシピに従って製造工程の処理の制御を行う。なお、第１のステップが終了するまでに第２のステップの処理時間が送信されてこなければ、追加ステップを第１のステップ後に追加して処理レシピを書き換える。追加ステップが追加された場合は、追加ステップの処理時間を差し引いて第２のステップの処理時間が書き換えられる。

本発明の実施の形態に係る工程制御システムによれば、製造工程の第２のステップの処理が、第１のステップで算出された特徴量に基づいて制御される。したがって、製造工程の処理を精度よく制御することができ、工程能力及び製造歩留まりの向上が可能となる。

本発明の実施の形態では、９０ｎｍデザインルールの半導体装置、例えばロジック製品が製造される。説明を簡単にするため、制御対象の製造工程として、金属・酸化膜・半導体（ＭＯＳ）トランジスタのゲート電極形成用エッチングマスクのレジストパターンの幅を縮小させるスリミングＲＩＥ工程を一例として、図２の工程フローチャート、及び図３〜図５の工程断面図を用いて説明する。ＭＯＳトランジスタのゲート加工寸法としてのゲート長は３０ｎｍである。

（イ）基板（ウェハ）６０の表面に熱酸化等により、酸化シリコン（ＳｉＯ_２）等の酸化膜６１が形成される。ステップＳ１６０の多結晶シリコン（ｐｏｌｙ−Ｓｉ）化学気相成長（ＣＶＤ）工程により、酸化膜６１上にｐｏｌｙ−Ｓｉ膜６２が堆積される。ステップＳ１６１の反射防止膜（ＡＲＣ）ＣＶＤ工程により、ｐｏｌｙ−Ｓｉ膜６２上に酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（Ｓｉ_３Ｎ_４）、窒化チタン（ＴｉＮ）等のＡＲＣ６３が堆積される。

（ロ）図３に示すように、ステップＳ１６２のフォトリソグラフィ工程により、ＡＲＣ６３の表面にレジストパターン６４が形成される。ステップＳ１６３の品質管理工程で、レジストパターン６４のレジスト幅ＷｒがＳＥＭ等の品質管理装置２０で測定される。

（ハ）ステップＳ１６４のスリミングＲＩＥ工程で、四フッ化炭素（ＣＦ_４）、酸素（Ｏ_２）及び臭化水素（ＨＢｒ）の混合ガスを用いるＲＩＥ等により、ＲＩＥ装置（製造装置１６）を用いてレジストパターン６４及びＡＲＣ６３のエッチング（スリミングＲＩＥ）を実施する。図４に示すように、レジストパターン６４ａ及びＡＲＣパターン６３ａを有するマスクパターン６５が形成される。ステップＳ１６５の品質管理工程で、マスクパターン６５のマスク幅ＷｓがＳＥＭ等の品質管理装置２０で測定される。

（ニ）ステップＳ１６６のゲートＲＩＥ工程で、図５に示すように、マスクパターン６５をマスクとしてＲＩＥ等により、ｐｏｌｙ−Ｓｉ膜６２及び酸化膜６１が選択的に除去され、ゲート電極６２ａ及びゲート酸化膜６１ａが形成される。ステップＳ１６７の品質管理工程で、ゲート電極６２ａの仕上り幅ＷｐがＳＥＭ等の品質管理装置２０で測定される。

現行のスリミングＲＩＥ工程では、所望のマスク幅Ｗｓを高精度に制御するため、例えば、測定されたレジスト幅Ｗｒ及び直前に実施されたスリミングＲＩＥから求めたスリミング速度に基づいて、スリミング時間が算出される。しかし、図６に示すように、製造装置１６としてのＲＩＥ装置で処理された複数のウェハ間でスリミング速度がばらつく場合がある。スリミング速度がばらつくとスリミング量に差が生じ、マスク幅Ｗｓの制御が困難となる。その結果、ゲート電極６２ａの仕上り幅Ｗｐがばらつき、工程歩留まりが低下する。

本発明の実施の形態に係る工程制御方法を上述のスリミングＲＩＥ工程に適用する場合について、図７に示す装置情報と特徴量の相関、図８、図９に示す製造工程のタイミングチャート、及び図１０に示すフローチャートを用いて説明する。

（イ）ステップＳ１００で、図１に示したクライアントコンピュータ１５により、参照ウェハに実施されたスリミングＲＩＥ工程における、レジスト幅Ｗｒ及びマスク幅Ｗｓ等の品質管理測定値と、処理パラメータの処理時間とから、特徴量のスリミング速度が算出される。装置情報のコンデンサ電極位置に対するスリミング速度が、図７に示すように、一次式で近似される。コンデンサ電極位置に対するスリミング速度の相関式は、パラメータ処理ユニット１０に送信される。なお、特徴量と装置情報の相関は、多項式で近似してもよい。

（ロ）ステップＳ１０１で、工程管理サーバ１２により、対象ウェハに実施されたフォトリソグラフィ工程のレジストパターン６４（処理対象構造）の仕上り形状のレジスト幅Ｗｒ及びマスクパターン６５の設計仕様を参照してスリミングＲＩＥ工程のスリミング目標値が算出される。また、対象ウェハの直前のウェハでのスリミング速度を参照して、スリミング目標値からスリミング目標時間が算出される。算出されたスリミング目標値及びスリミング目標時間は、生産管理システム１４に送信される。生産管理システム１４により、スリミング目標値及びスリミング目標時間に基づいて、スリミングＲＩＥ工程の処理の第１及び第２のステップの処理時間の第１及び第２の設定値が記載された処理レシピが作成される。第１の設定値Ｔａとして、スリミング目標時間未満、例えば、目標値の１／２の値が処理レシピに記載される。第２の設定値として、スリミング目標時間と第１の設定値Ｔａの差が記載される。なお、第２の設定値として、変数を記載しても良い。処理レシピは、パラメータ処理ユニット１０及び装置制御ユニット１９に送信される。

（ハ）ステップＳ１０２で、生産管理システム１４から装置制御ユニット１９に送信された処理レシピに従って製造装置１６でスリミングＲＩＥの第１のステップが開始される。ステップＳ１０３で、図８に示すように、製造工程の準備ステップ後に、処理ステップが開始される。例えば、ＲＩＥ装置にウェハが搭載された後、準備時間Ｔｓ中に、ＲＩＥ装置のチャンバが真空排気され、処理ガスがチャンバ内に導入される。装置情報のコンデンサ電極位置は、準備時間Ｔｓ中は高周波発振の待機位置とされる。チャンバ内での処理ガス流量及び圧力が所定の範囲に安定した後、高周波発振器整合回路のコンデンサ電極が発振位置に移動し、スリミングＲＩＥの処理ステップが開始される。処理ステップの処理時間Ｔｘは、（Ｔａ−Ｔｓ）となる。

（ニ）ステップＳ１０４で、装置情報収集部３２により、処理ステップ開始後直ちに、処理レシピに記載の収集条件に従って製造装置１６のコンデンサ電極位置のモニタ値がモニタユニット１８から収集される。ステップＳ１０５で、装置制御ユニット１９により、追加ステップを挿入するか判定される。偶発的に準備時間Ｔｓが長くなり、処理時間Ｔｘ中に第２のステップの処理時間が、装置制御ユニット１９で取得されない場合、ステップＳ１０６で、図９に示すように、装置制御ユニット１９により、処理時間Ｔｚの追加ステップが第１のステップの後に追加される。書き換えられた処理レシピに従って、第１のステップ後に追加ステップが実施される。

（ホ）ステップＳ１０７で、特徴量算出部３６により、図７に示したコンデンサ電極位置とスリミング速度の相関に基づいて、コンデンサ電極位置のモニタ値に対応するスリミング速度が算出される。ステップＳ１０８で、パラメータ算出部３８により、算出されたスリミング速度に基づいて、第２のステップの処理時間の第２の設定値Ｔｙが算出される。出力部４０により、算出された第２の設定値Ｔｙが装置制御ユニット１９に送信される。装置制御ユニット１９により、第２の設定値Ｔｙを、既に記載されている第２のステップの設定値として処理レシピが作成される。書き換えられた処理レシピに従って、第１のステップに続いて第２のステップが実施される。このようにして、対象ウェハがスリミングＲＩＥ工程で処理される。

本発明の実施の形態に係る工程制御方法によれば、スリミングＲＩＥ工程の第２のステップの処理が、第１のステップで算出されたスリミング速度に基づいて制御される。その結果、ゲート電極６２ａの仕上り寸法の制御精度が向上し、規格外のロジック製品を減少させることができる。したがって、スリミングＲＩＥ工程の処理を精度よく制御することができ、工程能力及び製造歩留まりの向上が可能となる。

（変形例）
本発明の実施の形態の変形例に係る工程制御方法では、０．１３μｍデザインルールの半導体装置、例えばＤＲＡＭ混載ロジック製品の製造工程を例にとり説明する。説明を簡単にするため、制御対象の製造工程として、ＤＲＡＭ部の深溝に埋め込まれたａ‐Ｓｉ膜の一部を任意の深さまで除去するリセスＲＩＥ工程を一例として、図１１の工程フローチャート、及び図１２〜図１４の工程断面図を用いて説明する。

（イ）ステップＳ１８０の熱酸化工程で、基板（対象ウェハ）６０の表面に酸化膜７６が形成される。ステップＳ１８１のＳｉ_３Ｎ_４ＣＶＤ工程で、酸化膜７６上に窒化膜７７が堆積される。

（ロ）ステップＳ１８２のフォトリソグラフィ工程で、窒化膜７７上にフォトレジスト等のマスクパターンを形成する。ステップＳ１８３の深溝ＲＩＥ工程で、窒化膜７７、酸化膜７６及び基板６０を選択的に除去して、深溝が形成される。

（ハ）ステップＳ１８４のテトラエトキシシラン（ＴＥＯＳ）ＣＶＤ工程で、酸化膜７８が堆積される。ステップＳ１８５の品質管理工程で、深溝（処理対象構造）の溝幅Ｗｔが測定される。

（ニ）ステップＳ１８６のа‐ＳｉＣＶＤ工程で、図１２に示すように、ａ‐Ｓｉ膜７９が深溝を埋め込んで形成される。ステップＳ１８７の品質管理工程で、窒化膜７７上の酸化膜７８表面に堆積した平坦部のａ‐Ｓｉ膜７９の膜厚ＴＨａが測定される。

（ホ）ステップＳ１８８のリセスＲＩＥ工程で、図１３に示すように、プラズマ分光等によりエッチング終点検出を行いながら、窒化膜７７の表面が露出するまでａ‐Ｓｉ膜７９を除去する。平坦部のａ‐Ｓｉ膜７９の膜厚ＴＨａ及び終点検出時間に基づいて算出された処理時間でリセスＲＩＥを続行して、図１４に示すように、深溝のａ‐Ｓｉ膜７９の一部を除去してリセスが深溝に形成される。ステップＳ１８９の品質管理工程で、リセスの仕上り深さＤａが測定される。

本発明の実施の形態の変形例に係る工程制御方法では、図１に示したクライアントコンピュータ１５により、予め参照ウェハのリセスＲＩＥ工程で溝幅Ｗｔを変化させて形成された深溝について、装置情報のチャンバ温度とリセスＲＩＥのエッチング速度の相関が調査される。工程管理サーバ１２では、対象ウェハの平坦部のａ‐Ｓｉ膜７９の膜厚ＴＨａ及び仕様書に記載されたリセス深さの目標値と、直前のリセスＲＩＥ工程で得られたエッチング速度から、リセスＲＩＥの目標時間が算出される。

生産管理システム１４により、リセスＲＩＥの処理レシピが、平坦部処理ステップ、第１及び第２のステップに分けられる。平坦部処理ステップには、平坦部のａ‐Ｓｉ膜７９に対する終点検出までの時間を示す「終点検出」が記載される。第１のステップには、リセス深さに相当する処理時間以下の処理時間の第１の設定値が記載される。第２の設定値として、平坦部のエッチング時間を除いたリセスＲＩＥの目標時間と第１の設定値の差が記載される。処理レシピは、パラメータ処理ユニット１０及び装置制御ユニット１９に送信される。

装置制御ユニット１９により、処理レシピに従ってリセスＲＩＥ工程が開始される。リセスＲＩＥの処理が開始されると、モニタユニット１８により、プラズマ分光及びチャンバ温度等の装置情報がモニタされる。装置情報収集部３２では、入力部３０で取得された処理レシピに従って装置情報が収集される。

特徴量算出部３６により、対象ウェハのリセスＲＩＥ工程中に、平坦部のａ‐Ｓｉ膜７９の膜厚ＴＨａ及びモニタされた終点検出時間に基づいてリセスＲＩＥのエッチング速度が算出される。パラメータ算出部３８により、平坦部のａ‐Ｓｉ膜７９の終点検出後のリセスＲＩＥ処理において、算出されたエッチング速度に基づいて、第１のステップでエッチングされる深さ及び第２のステップの第２の設定値が算出される。出力部４０により、第２の設定値が、装置制御ユニット１９に送信される。装置制御ユニット１９は、取得した第２の設定値を第２のステップの設定値として記載して処理レシピを書き換える。

更に精密なリセス深さの制御のために、装置情報収集部３２により、第１のステップにおいて、チャンバ温度がモニタされる。特徴量算出部３６により、深溝の溝幅Ｗｔについてのチャンバ温度とエッチング速度の関係に基づいて、第１のステップのエッチング速度が算出される。パラメータ算出部３８により、算出された第１のステップのエッチング速度及びリセス深さの仕様値に基づいて、第２のステップの第２の設定値が算出される。出力部４０により、新たに算出された第２の設定値が、装置制御ユニット１９に送信される。装置制御ユニット１９は、新たに取得した第２の設定値を第２のステップの設定値として処理レシピを書き換える。

本発明の実施の形態の変形例に係る工程制御方法では、平坦部のａ‐Ｓｉ膜７９の膜厚ＴＨａ及びエッチング終点検出時間に基づいて、リセスＲＩＥの処理時間が算出される。更に、リセスＲＩＥ処理の第１のステップにおけるエッチング速度が、深溝の溝幅Ｗｔについてのチャンバ温度及びエッチング速度の相関に基づいて算出される。その結果、深溝の仕上りリセス深さの制御精度が約２倍向上し、製造歩留まりを約２％向上させることができる。したがって、リセスＲＩＥ工程の処理を精度よく制御することができ、工程能力及び製造歩留まりの向上が可能となる。

（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。

本発明の実施の形態においては、制御対象工程として、スリミング処理、あるいはリセス処理等のＲＩＥ工程を用いている。しかし、制御対象工程として、例えば、ＣＶＤ工程等であってもよい。また、制御パラメータとして、処理時間を用いて説明している。しかし、制御パラメータとして、流量、圧力、温度等を用いてもよい。例えば、制御パラメータとして、流量を用いる場合、予め流量と特徴量の関係を調査する。処理レシピの処理時間を固定して、第１のステップにおいて算出された特徴量から第２のステップで要求される特徴量に対応する流量を算出すればよい。また、仕上り形状として、パターンの幅及び深さや、膜厚等の仕上り寸法をもちいている。しかし、仕上り形状は寸法に限定されず、パターン側壁の角度やＬＥＲ等の加工形状であってもよい。

上記実施の形態では、半導体装置の製造方法について例示したが、本発明は、液晶装置、磁気記録媒体、光記録媒体、薄膜磁気ヘッド、超伝導素子の製造方法に適用できることは、上記説明から容易に理解できるであろう。

このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。

本発明の実施の形態に工程制御システムの構成の一例を示す図である。 本発明の実施の形態の説明に用いる半導体装置の工程フローの一例を示す図である。 本発明の実施の形態の説明に用いる半導体装置の製造工程の一例を示す断面図（その１）である。 本発明の実施の形態の説明に用いる半導体装置の製造工程の一例を示す断面図（その２）である。 本発明の実施の形態の説明に用いる半導体装置の製造工程の一例を示す断面図（その３）である。 本発明の実施の形態の説明に用いる特徴量のウェハ間差の一例を示す図である。 本発明の実施の形態に係る工程制御方法に用いる装置パラメータと特徴量との相関の一例を示す図である。 本発明の実施の形態に係る工程制御方法に用いる処理レシピの処理時間の一例を示す図である。 本発明の実施の形態に係る工程制御方法に用いる処理レシピの処理時間の他の例を示す図である。 本発明の実施の形態に係る工程制御方法の一例を示すフローチャートである。 本発明の実施の形態の変形例の説明に用いる半導体装置の工程フローの一例を示す図である。 本発明の実施の形態の変形例の説明に用いる半導体装置の製造工程の一例を示す断面図（その１）である。 本発明の実施の形態の変形例の説明に用いる半導体装置の製造工程の一例を示す断面図（その２）である。 本発明の実施の形態の変形例の説明に用いる半導体装置の製造工程の一例を示す断面図（その３）である。

符号の説明

１０…パラメータ処理ユニット
１２…工程管理サーバ
１４…生産管理システム
１５…クライアントコンピュータ
１６…製造装置
１８…モニタユニット
１９…装置制御ユニット
２０…品質管理装置
２２…装置情報データベース
２４…品質管理データベース
２６…処理情報データベース
３０…入力部
３２…装置情報収集部
３６…特徴量算出部
３８…パラメータ算出部
４０…出力部
４２…内部メモリ
５０…通信回線

Claims (5)

1. 参照ウェハに対する参照製造工程における、製造装置の処理状態を表す装置情報の参照モニタ値と、前記製造装置を制御する制御パラメータの中の処理時間及び前記参照製造工程の仕上り形状から得られる特徴量との相関を作成するクライアントコンピュータと、
   対象ウェハに対する実製造工程の第１のステップの第１の設定値として、前記実製造工程の処理対象構造の寸法に基づいて算出された前記処理時間の値を記載した処理レシピを作成する生産管理システムと、
   前記実製造工程を前記第１の設定値で実施中の前記製造装置から前記装置情報の対象モニタ値を収集する装置情報収集部と、
   前記相関に基づいて前記対象モニタ値に対応する特徴量の値を算出する特徴量算出部と、
   前記対象モニタ値に対応する特徴量の値に基づいて、前記実製造工程の第１のステップに続く前記実製造工程の第２のステップの処理時間として第２の設定値を算出するパラメータ算出部と、
   前記第２の設定値を前記第２のステップの設定値として前記処理レシピを変更する装置制御ユニット
   とを備えることを特徴とする工程制御システム。
2. 装置制御ユニットは、前記第１のステップが終了するまでに、前記第２の設定値が取得されない場合に追加ステップを前記第１のステップに追加して前記処理レシピを変更することを特徴とする請求項１に記載の工程制御システム。
3. 参照ウェハに対する参照製造工程における、製造装置の処理状態を表す装置情報の参照モニタ値と、前記製造装置を制御する制御パラメータの中の処理時間及び前記参照製造工程の仕上り形状から得られる特徴量との相関を、クライアントコンピュータが作成し、
   対象ウェハに対する実製造工程の第１のステップの設定値として、前記実製造工程の処理対象構造の寸法に基づいて算出された前記処理時間の第１の設定値を記載した処理レシピを、生産管理システムが作成し、
   前記実製造工程を前記第１の設定値で実施中の前記製造装置から前記装置情報の対象モニタ値を、装置情報収集部が収集し、
   前記相関に基づいて前記対象モニタ値に対応する特徴量の値を、特徴量算出部が算出し、
   前記対象モニタ値に対応する特徴量の値に基づいて、前記実製造工程の第１のステップに続く前記実製造工程の第２のステップの処理時間として第２の設定値を、パラメータ算出部が算出し、
   前記第２の設定値を前記第２のステップの設定値として前記処理レシピを、装置制御ユニットが変更する
   ことを含むことを特徴とする工程制御方法。
4. 前記第１のステップが終了するまでに、前記第２の設定値が取得されない場合に追加ステップを前記第１のステップに追加して前記処理レシピを、前記装置制御ユニットが変更することを、更に含むことを特徴とする請求項３に記載の工程制御方法。
5. 参照ウェハで参照製造工程を実施して、製造装置の処理状態を表す装置情報の参照モニタ値と、前記製造装置を制御する制御パラメータの中の処理時間及び前記参照製造工程の仕上り形状から得られる特徴量との相関を作成し、
   対象ウェハに対する実製造工程の第１のステップの第１の設定値として、前記実製造工程の処理対象構造の寸法に基づいて算出された前記処理時間の値を記載した処理レシピを作成し、
   前記実製造工程を前記第１の設定値で実施中の前記製造装置から前記装置情報の対象モニタ値を収集し、
   前記相関に基づいて前記対象モニタ値に対応する特徴量の値を算出し、
   前記対象モニタ値に対応する特徴量の値に基づいて、前記実製造工程の第１のステップに続く前記実製造工程の第２のステップの処理時間として第２の設定値を算出し、
   前記第２の設定値を前記第２のステップの設定値として前記処理レシピを変更し、
   前記製造装置により前記対象ロットを加工する
   ことを含むことを特徴とする電子装置の製造方法。

Images