JP4685231B2 - Silicon wafer manufacturing method - Google Patents
Silicon wafer manufacturing method Download PDFInfo
- Publication number
- JP4685231B2 JP4685231B2 JP2000344053A JP2000344053A JP4685231B2 JP 4685231 B2 JP4685231 B2 JP 4685231B2 JP 2000344053 A JP2000344053 A JP 2000344053A JP 2000344053 A JP2000344053 A JP 2000344053A JP 4685231 B2 JP4685231 B2 JP 4685231B2
- Authority
- JP
- Japan
- Prior art keywords
- peak
- silicon wafer
- wafer
- concentration
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
Description
【0001】
【発明の属する技術分野】
本発明は制御された欠陥分布をもつシリコンウェーハ、その製造工程及びこれらウェーハの形成のための単結晶シリコンインゴットの製造のためのチョクラルスキープーラ(引き上げ機)に係り、より詳細には、ウェーハ内でゲッタリング場所としての役目をする酸素析出物の核生成中心の分布を制御する熱処理工程及びこれを行うためのウェーハの用意工程に関する。
【0002】
【従来の技術】
半導体素子を製作するための出発物質である単結晶シリコンは、一般的に、チョクラルスキー(Czochralski;CZ)法と呼ばれる結晶成長法により、円筒状のインゴットに形成される。インゴット状の単結晶シリコンは切断、エッチング、洗浄及びポリシングなどのウェーハリング工程を通じてウェーハとして製作される。前記チョクラルスキー法は、シリコン溶融物内に単結晶のシード結晶を接触させた後にゆっくり引き上げながら結晶成長を行うことである。シリコン溶融物は石英製の坩堝内に入れられているため、その中には各種の不純物、特に酸素が入っている。シリコン溶融物の温度では酸素が、溶融物の温度に該当するシリコン内の酸素の溶解度と固相化したシリコン内での酸素の実分離係数によって決定される濃度に達するまで、結晶格子内に浸透する。このように結晶成長中にシリコンインゴットに浸透した酸素の濃度は、後続する集積回路の製作時の典型的な温度で、この温度に該当する固相シリコン内の酸素溶解度よりもはるかに大きい。一方、結晶が成長され、かつ冷却されるにつれて、結晶内の酸素の溶解度は急に下がり、その結果、冷却されたインゴット内には酸素が過飽和され、これらはD−ディフェクトと呼ばれるボイド状の結晶欠陥をインゴット内に形成させる。
【0003】
このようなD−ディフェクトは、インゴットの切断、ポリシング、洗浄などのウェーハリング過程を経ながらウェーハの表面に{111}面をもったピット状のCOP(Crystal Originated Precipitate)を引き起こる。また、これらは後続する集積回路素子の製作中に繰り返し行われる洗浄及び酸化工程などによって段々大きくなり、しかも、その数も急増する。図1は、従来のMOSトランジスタの断面を示した図である。これを参照すれば、ウェーハ表面のCOPが半導体素子のアクティブ領域、例えば、シリコン基板10の表面近傍に形成されたソース領域12とドレイン領域14との間のチャンネル領域内に存在すると、ゲート電極18とシリコン基板10との間を電気的に絶縁させるゲート絶縁膜16が崩れ、これに加えて、メモリ素子でのリフレッシュ特性も劣化する。また、このようなウェーハ表面のCOPが半導体素子のアクティブ領域を分離するフィールド酸化膜内に存在すると、イオン注入工程時に注入される不純物イオンがフィールド酸化膜の下部のバルク領域まで浸透し、その結果、チャンネルリングによる素子分離の不良が引き起こされる。
【0004】
一方、後続する熱処理によりウェーハのバルク領域(図1の10a)に形成される酸素析出物はリーク電流源として作用するが、後続する半導体素子の製作中に好ましくない金属汚染物をトラップできるイントリンシックゲッタリングサイトとしても作用する。したがって、インゴット内に酸素濃度が十分高ければ、イントリンシックゲッタリングサイトである酸素析出物の量が多くなって、ゲッタリング性能が高くなるが、その一方、酸素濃度が十分でなければ、酸素析出物が形成されず、ゲッタリング性能が無くなる。このため、ウェーハのバルク領域内には適正量の酸素析出物が分布されるように調節する必要がある。
【0005】
一方、従来の一般的な方法によりインゴット成長され、かつウェーハリングされたウェーハはウェーハの前面から背面に至るまで、酸素析出物が全体的に分布されている。特に、半導体素子の活性領域が形成されるウェーハの前面から一定の深さ(図1の10b)に至るまでは酸素に関わる欠陥、すなわち、ボイド、COP、ディスロケーション、積層欠陥、酸素析出物などが存在しないデヌードゾーン10b層が確保されなければならない。しかし、従来の方法により製造されたウェーハは、酸素析出物がその表面近傍まで分布され、これがリーク電流源として作用するという問題がある。
【0006】
したがって、ウェーハの表面近傍に十分なデヌードゾーンを確保しながら、ウェーハのバルク領域にイントリンシックゲッタリングを形成するために、従来より、高酸素濃度、例えば、初期酸素濃度が13ppma(parts per million atom)以上であるウェーハを低温−高温−低温で熱処理を長時間行うことにより、ウェーハのバルク領域内に酸素析出物を形成させ、かつ、ウェーハの表面近傍の酸素析出物を分解させてきれいなデヌードゾーンを確保する技術が用いられてきた。図2は、このような従来の技術により熱処理された半導体ウェーハに対して、その前面から背面に至る酸素析出物の濃度プロファイルを示したグラフである。
【0007】
図2によれば、従来の技術によりバルク領域でのイントリンシックゲッタリングの形成、及びウェーハ表面近傍での十分なデヌードゾーンの確保が両立できる。しかし、高温で長時間の熱処理工程をさらに行うため、ウェーハ特性の劣化、例えば、焼き付けずれ(slipage)や焼結ひずみ(warpage)が起こり、しかも、コストが上がる。また、この場合には、バルク領域内で酸素析出物によりトラップされていた金属汚染物、特に鉄(Fe)などが後続工程によりウェーハの表面のデヌードゾーンの方に再びリリースされ、これがリーク源として作用するという問題点がある。
【0008】
図3は、米国特許第5、401、669号の図1Aに開示された従来の他の方法により形成された酸素析出物の濃度プロファイルを抜粋して示したグラフである。すなわち、図3は、窒素雰囲気下で急速熱処理(RTA)工程を行い、次いで熱処理を行うことにより形成された酸素析出物のウェーハ深さによる濃度プロファイルを示したものである。しかし、この方法は、図3から明らかなように、ウェーハの表面からデヌードゾーンがほとんど確保できず、しかも、バルク領域内で酸素析出物がほとんど存在しないため、十分なゲッタリング効果が得られない。
【0009】
【発明が解決しようとする課題】
本発明の目的は、ウェーハの表面近傍にデヌードゾーンが十分確保されていると共に、ウェーハのバルク領域内で十分なゲッタリング効果が得られるように制御された欠陥分布をもつシリコンウェーハを提供することである。
【0010】
本発明の他の目的は、ウェーハの表面近傍にデヌードゾーンが十分確保されていると共に、ウェーハのバルク領域内で十分なゲッタリング効果が得られるように欠陥分布を制御できるシリコンウェーハの製造方法を提供することである。
【0011】
本発明のさらに他の目的は、本発明によるシリコンウェーハを製造するために、急速冷却が可能な単結晶シリコンインゴットを製造するためのチョクラルスキープーラを提供することである。
【0012】
【課題を解決するための手段】
本願発明のシリコンウェーハの製造方法は、シリコンウェーハを用意する段階と、
前記ウェーハをウェーハの表面でベーカンシ注入効果をもつガス及びインタースティシャルシリコン注入効果をもつガスの混合ガス雰囲気下で急速加熱・急速冷却処理を行うことにより、該急速加熱・急速冷却処理に後続する熱処理中に酸素析出物が成長する場所としての役目をする核生成中心を発生させ、これにより発生する前記ウェーハの前面から背面までの前記核生成中心の濃度プロファイルが、前面及び背面から所定深さで各々第1ピーク及び第2ピークを示し、前記前面及び背面から各々第1ピーク及び第2ピークに達する前に臨界値以下に維持され、前記第1ピーク及び第2ピーク間のバルク領域で核生成中心の濃度プロファイルを凹状にする急速加熱・急速冷却処理段階と、を具備し、
前記混合ガスは、窒素ガス+アルゴンガスであるか、または、窒素ガス+水素ガスであり、
前記臨界値が前記急速加熱・急速冷却処理を行った後の待機温度での平衡濃度とされることを特徴とする。
【0027】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の望ましい実施形態について詳細に説明する。発明の思想がより集中しているシリコンウェーハ製品と、シリコンウェーハの製造工程のうち急速熱処理過程及びその後続熱処理による結果物に対する"ウェーハに対する熱処理段階"と、本発明の適用対象となるウェーハの用意段階及び装置に対する"ウェーハの用意段階"に分けて順次的に説明する。
【0028】
[ウェーハに対する熱処理]
図4は、本発明の一実施形態によって形成しようとするシリコンウェーハに対する酸素析出物の濃度プロファイルを概略的に示した図である。図2及び図3に示したように、本発明によれば、従来の技術により形成されたシリコンウェーハ内の酸素析出物の濃度プロファイルと比較して、ウェーハの前面及び背面から一定の深さに達するデヌードゾーンが十分確保されており、各デヌードゾーンとバルク領域との境界で最大のピーク値をもつ二重ピークが形成される。また、二重ピーク間のバルク領域内での酸素析出物の濃度が金属汚染物質のゲッタリング効果を十分発揮できる程度に存在する。
【0029】
図5は、本発明の一実施形態によって行われるRTA工程のタイムチャートである。本発明が適用されるRTA装備としては、通常の商業化したものが使用でき、以下、RTA装備内での急速熱処理過程について調べてみる。先ず、本発明の適用対象となるシリコンウェーハを、例えば、700℃程度に保たれるRTA装備に搬入させて待機させる(I)。次に、RTA装備内の温度を、例えば、1250℃まで50℃/分の速度で急上昇させる(II)。次に、1250℃の温度を一定時間、例えば10秒間維持する(III)。次に、温度を待機状態の温度まで、33℃/分の速度で急冷させる(IV)。次に、ウェーハを搬出する(V)。図5のような急速熱処理を行うことにより、制御された分布をもつ酸素析出物核生成中心が得られ、その一方、図11の説明で述べたように、 ウェーハの表面に存在するボイドまたはCOPの分解効果が得られる。
【0030】
図5に示した温度条件は本発明の一実施形態を例示的に示したものであるが、後述するように、本発明では、急速熱処理の雰囲気ガスの種類、雰囲気ガスの流量、雰囲気ガスの混合比、急速熱処理段階までの温度上昇率、急速熱処理段階でのアニーリング温度及びアニーリング時間、急速熱処理段階からの温度下降率(すなわち、冷却速度)などが重要な要因として作用する。本発明での急速熱処理は、少なくとも1150℃以上の温度で、少なくとも5秒以上行われる。例えば、1150℃では少なくとも約30秒間熱処理を行い、1250℃では少なくとも約5秒間ないし10秒間熱処理を行う。一方、冷却速度は少なくとも30℃/秒以上である。
【0031】
本発明の急速熱処理を行うためのガスとしては、基本的に、急速熱処理中にガス雰囲気下に露出されるウェーハの表面でベーカンシ注入効果をもつガス及びウェーハの表面でインタスティシャルシリコン注入効果をもつガスを一定の割合で混合した混合ガスが使用できる。この実施形態では、ベーカンシ注入効果をもつガスの代表例として窒素ガスが使用され、インタスティシャルシリコン注入効果をもつガスの代表例としてアルゴンガス及び水素ガスが使用される。
【0032】
図6は、窒素ガス雰囲気下で図5のRTA工程を行った後のベーカンシシリコン及びインタスティシャルシリコンの点欠陥の濃度プロファイルを示した図であり、図7は、アルゴンガス雰囲気下で図5のRTA工程を行った後の点欠陥の濃度プロファイルを示した図である。そして図8は、水素ガス雰囲気下で図5のRTA工程を行った後の点欠陥の濃度プロファイルを示した図である。
【0033】
図6ないし図8において、▲1▼は不活性ガス雰囲気下で図5のRTA工程を行った後のベーカンシ点欠陥の濃度プロファイルであり、▲2▼は各該当ガス条件下で図5のRTA工程を行った後のインタスティシャル点欠陥の濃度プロファイルであり、▲3▼は各該当ガス条件下で図5のRTA工程を行った後のベーカンシ点欠陥の濃度プロファイルである。
【0034】
不活性ガス雰囲気下でRTA工程を行った後のベーカンシ点欠陥の濃度がウェーハの前面及び背面では低く、ウェーハのバルク領域近傍では盛り上がっていることが分かる。一般的に、不活性ガス雰囲気下で、温度を図5の(a)までを急上昇させると、ウェーハ内に点欠陥として存在するベーカンシの温度に該当する平衡濃度が上がる。このとき、ウェーハのバルク領域ではベーカンシの移動度が低いため、ベーカンシ濃度は平衡濃度よりも低く維持される。これに対し、ウェーハの表面領域ではベーカンシの移動が活発なため、平衡濃度にほとんど同じく維持される。逆に、インタスティシャルシリコンは温度が急上昇しながらベーカンシ濃度が上がり、これと共に、フレンケル再結合によってその温度に該当する平衡濃度が下がる。このとき、ウェーハのバルク領域に存在するインタスティシャルはベーカンシと同様に移動度が低いため、平衡濃度よりも高く維持されるが、ウェーハの表面ではベーカンシと同様に、平衡濃度に近い。
【0035】
次に、(a)での温度が図5の(b)に達するまで一定時間保たれると、ベーカンシ及びインタスティシャルの両方が平衡濃度に保たれるように拡散が起こる。次に、この温度を(c)まで急冷させると、拡散係数の大きいインタスティシャル点欠陥は下がった温度に該当する新しい平衡濃度に同じくなるが、拡散係数の小さいベーカンシの場合、ウェーハ内に過飽和される。このとき、ウェーハのバルク領域では過飽和度が大きいのに対し、ウェーハの表面近傍ではベーカンシの移動度が大きいため、直ちに、下がった温度に該当する新しい平衡濃度に近くなる。
【0036】
このため、図6ないし図8に示したように、不活性ガス雰囲気下で図5の急速熱処理を行った後のベーカンシ濃度プロファイルが盛り上がった形状となる。
【0037】
一方、図6に示したように、窒素ガス雰囲気下で図5のRTA工程を行うと、ウェーハのバルク領域まで深く浸透した窒素ガス及びベーカンシシリコンが再結合して体積の小さい窒化シリコン(Si3N4)を形成するため、ベーカンシの濃度は下がる。これに対し、ウェーハの表面近傍ではベーカンシ注入効果が起こり、ベーカンシの濃度は上がる。このため、不活性ガス雰囲気下でのベーカンシ濃度プロファイルが、▲1▼とは逆の形状となる。
【0038】
これに対し、図7及び図8に示したように、アルゴンガスまたは水素ガス雰囲気下で図5のRTA工程を行うと、インタスティシャルシリコン注入効果によりウェーハの全体に渡ってベーカンシの濃度が下がり、特に、ウェーハの表面近傍ではインタスティシャルシリコン注入効果によってベーカンシシリコン及びインタスティシャルシリコンの再結合が急激に起こり、ベーカンシ濃度が該当温度での平衡濃度である特定の臨界値に維持される。
【0039】
一方、本発明の実施形態は、窒素ガス及びアルゴンガス、または窒素ガス及び水素ガスの混合ガスの雰囲気下で図5のRTA工程を行うものであるため、図6と図7、及び図6と図8のベーカンシ濃度プロファイルを組み合わせると、これらの混合ガス雰囲気下でのベーカンシ濃度プロファイルが分かる。このような混合ガス雰囲気下でのベーカンシ濃度プロファイルは、図9に示したように、シリコンウェーハの前面及び背面から所定深さで各々第1ピーク及び第2ピークを示し、前記前面及び背面から各々第1ピーク及び第2ピークに達する前には特定の臨界値、すなわち、該当温度での平衡濃度以下に維持されることが分かる。前記第1ピーク及び第2ピーク間のバルク領域でのベーカンシの濃度プロファイルは、盛り上がった形状となる。
【0040】
ここで、図9のようなベーカンシ濃度プロファイルとなるのは、ベーカンシシリコン注入効果をもつガス及びインタスティシャルシリコン注入効果をもつガスの混合ガス雰囲気下で図5のRTA工程が行われるからである。窒素ガス下でのベーカンシシリコン注入効果によるベーカンシシリコンの濃度プロファイル及びアルゴンガスまたは水素ガス下でのインタスティシャルシリコン注入効果によるインタスティシャルシリコンの濃度プロファイルを対数目盛で比較してみると、ウェーハの前面及び背面からバルク領域までのベーカンシシリコン濃度プロファイルが、インタスティシャルシリコン濃度プロファイルよりも険しくない。しかし、これがウェーハの表面から一定深さ以上では険しくなる。したがって、ウェーハの前面及び背面から一定深さ以内の表面近傍はデヌードゾーンが形成される所であって、ここではインタスティシャルシリコンがいずれもベーカンシシリコンと再結合してベーカンシシリコンは特定の臨界値、すなわち、該当温度の平衡濃度以下に維持される。これが、デヌードゾーンから外れながらベーカンシシリコンの濃度が平衡濃度値以上に急激に増加してから、ベーカンシシリコンの濃度値とインタスティシャルシリコンの濃度値との差が最大となる位置、すなわち、前記ベーカンシシリコン濃度プロファイルが、インタスティシャルシリコン濃度プロファイルよりも険しくなる所でピーク(第1ピーク及び第2ピーク)を形成する。次に、バルク領域にいくほどベーカンシシリコンの濃度が次第に減り、その結果、第1ピーク及び第2ピーク間のベーカンシシリコンの濃度プロファイルは盛り上がった形状となる。
【0041】
一方、ウェーハ内のベーカンシ点欠陥は、後続する半導体素子の製作中に繰り返し行われる熱処理によって酸素析出物として形成させる。すなわち、ベーカンシ点欠陥は後続する熱処理によって形成される酸素析出物の核生成中心となる。したがって、ベーカンシ濃度が高い場合には、形成される酸素析出物の濃度も高くなる。このため、ウェーハ内のベーカンシ濃度プロファイルを通じて酸素析出物の濃度プロファイルの形状も容易に類推できる。
【0042】
ベーカンシ濃度と酸素析出物との間には下記のような関係がある。
Si(シリコン基板)+xOi+yVSi⇔SiO2(酸素析出物)+SiI(インタスティシャルシリコン)+σ
【0043】
ここで、ベーカンシシリコンVSiの濃度及び初期酸素濃度Oiが高ければ反応は右側に進行され、その結果、酸素析出物の濃度が上がる。また、ここで、σは定数である。
【0044】
一方、本発明の実施形態では、図5のRTA工程が終わった後に熱処理を行い、酸素析出物の形成状態を測定した。ここで、熱処理は、一般的に、半導体素子の製造中に繰り返し行われる熱処理工程を念頭に置き、酸素析出物が形成される範囲の条件と類似にして設定した。この実施形態では、比較のために、図5のRTA工程を行った後に、全てのウェーハに対して800℃の温度で4時間、1600℃の温度で16時間、窒素雰囲気下で熱処理を行った。
【0045】
本発明に使用される混合ガスの影響を調べるために、図5のRTA工程中に使用される混合ガスの流量及び混合比を変えてみた。図9は、窒素ガス及びアルゴン混合ガスの雰囲気下で混合比を変えながら図5のRTA工程を行った後のベーカンシ濃度プロファイルを示した概略図であり、図31はアルゴン及び窒素混合ガスの流量によるピークでの酸素析出物の濃度変化を示したグラフであり、図32は、アルゴン及び窒素混合ガスの混合比によるピークでの酸素析出物の濃度変化を示したグラフである。
【0046】
図9において、(a)は窒素ガス及びアルゴンガスの混合比が7:3である場合を、(b)はそれが5:5である場合を、そして(c)は(a)とは逆に、3:7である場合をそれぞれ表わす。ここで、窒素ガスの混合比が大きくなるにつれて、ベーカンシ濃度プロファイルのピークは次第にウェーハの表面の方に移動され、また、ピークでの濃度値も大きくなることが分かる。これに対し、窒素ガスの混合比が大きくなるにつれて、後続する熱処理によって酸素析出物が形成されないデヌードゾーンも急減することが分かる。
【0047】
図31は、図5のRTA工程と同一の条件、すなわち、温度上昇率50℃/秒、アニーリング温度1250℃、アニーリング時間10秒、温度下降率33℃/秒の条件下で、アルゴン及び窒素混合ガスの流量を1/1、2/2、3/3、4/4及び5/5リットル/分に変えながらRTA工程を行い、次に、窒素雰囲気下での熱処理を800℃で4時間、1600℃で16時間行った後のピークでの酸素析出物の濃度を測定して示したものである。ここで、混合ガスの流量が大きくなるにつれて、酸素析出物の濃度が高くなることが分かる。
【0048】
また、図32は、図31のRTA工程と同一の条件下で、アルゴン/窒素ガスの混合比を3/1、2.5/1.5、2/2、1.5/2.5、1/3リットル/分に変えながらRTA工程を行い、次に、窒素ガス雰囲気下で、800℃で4時間、1600℃で16時間熱処理を行った後のピークでの酸素析出物の濃度を測定して示したものである。ここで、同一の混合ガスの流量(4リットル/分)において、窒素ガスの混合比が大きくなるにつれて、酸素析出物の濃度が高くなることが分かる。
【0049】
この発明では、RTA工程の工程条件、すなわち、混合ガスの割合及び流量、温度上昇率、アニーリング温度及び時間、温度下降率を多様に調節でき、このとき、ベーカンシ濃度プロファイルでのピークの位置、ピークでのベーカンシ濃度値の大きさ、バルク領域でのベーカンシ濃度値、デヌードゾーンの大きさなどが考慮される。
【0050】
図33は、本発明の一実施形態に従い、温度上昇率を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。比較のために、他の工程条件を一定にした。すなわち、窒素ガス及びアルゴンガスの混合比を5:5に、急速熱処理のアニーリング温度は1250℃に、アニーリング時間は10秒に、そして温度下降率は33℃/秒に設定した。また、後続熱処理は、前述したように、全てのウェーハに対して800℃で4時間、1600℃で16時間、窒素雰囲気下で行った。その結果を下記表1に示す。
【表1】
【0051】
図33及び表1から明らかなように、ピークでの酸素析出物の濃度は、温度上昇率に大きく影響されない。
【0052】
図34は、本発明の一実施形態に従い熱処理時間を変えながら図5のRTA工程を行った後、ピークでの酸素析出物の濃度変化を測定して示したグラフである。比較のために、他の工程条件を一定にした。すなわち、窒素ガス及びアルゴンガスの混合比を5:5に、温度上昇率は50℃/秒に、急速熱処理のアニーリング温度は1250℃に、そして温度下降率は33℃/秒に設定した。また、後続熱処理は、前述したように、全てのウェーハに対して800℃で4時間、1600℃で16時間、窒素雰囲気下で行った。その結果を下記表2に示す。
【表2】
【0053】
図34及び表2から明らかなように、ピークでの酸素析出物の濃度はアニーリング時間に大きく影響されない。また、ピークでの酸素析出物の濃度を少なくとも109/cm3にするためには、本発明のアニーリング時間を少なくとも5秒間以上行わなければならない。
【0054】
図35は、本発明の一実施形態に従い熱処理温度を変えながら図5のRTA工程を行った後、ピークでの酸素析出物の濃度変化を測定して示したグラフである。比較のために、他の工程条件を一定にした。すなわち、窒素ガス及びアルゴンガスの混合比を5:5に、温度上昇率は50℃/秒に、急速熱処理のアニーリング時間は10℃に、そして温度下降率は33℃/秒に設定した。また、後続熱処理は、前述したように、全てのウェーハに対して800℃で4時間、1600℃で16時間、窒素雰囲気下で行った。その結果を下記表2に示す。
【表3】
【0055】
図35及び表3から明らかなように、ピークでの酸素析出物の濃度はアニーリング温度に大きく影響されない。また、ピークでの酸素析出物の濃度を少なくとも109/cm3にするためには、本発明のアニーリング温度を少なくとも1250℃にしなければならない。しかし、アニーリング温度及びアニーリング時間は酸素析出物の濃度と密接な関係にある。図34の結果を考慮するとき、同一の酸素析出物の濃度を得るためには、アニーリング温度が高ければアニーリング時間は相対的に短くでき、逆に、アニーリング温度が低ければアニーリング時間は相対的に長くできる。
【0056】
図36は、本発明の一実施形態に従い温度下降率を変えながら図5のRTA工程を行った後、ピークでの酸素析出物の濃度変化を測定して示したグラフである。比較のため、他の工程条件を一定にした。すなわち、窒素ガス及びアルゴンガスの混合比を5:5に、温度上昇率は50℃/秒に、急速熱処理のアニーリング温度は1250℃に、そしてアニーリング時間は10秒に設定した。また、後続熱処理は、前述したように、全てのウェーハに対して800℃で4時間、1600℃で16時間、窒素雰囲気下で行った。その結果を下記表4に示す。
【表4】
【0057】
図36及び表4から明らかなように、ピークでの酸素析出物の濃度は、温度下降率に大きく影響されない。また、温度下降率が大きくなるにつれて、ピークでの酸素析出物の濃度が少し増大することが分かる。
【0058】
図10は、本発明の一実施形態に従いRTA工程を行った後に熱処理を行い、このときの酸素析出物の濃度プロファイルを示したものである。図10において、▲1▼は窒素ガス雰囲気、▲2▼は窒素ガス及びアルゴンガスの混合ガス雰囲気、▲3▼は窒素ガス及び水素ガスの混合ガス雰囲気、▲4▼はアルゴンガス雰囲気、▲5▼は水素ガス雰囲気下で各々図5のRTA工程を行い、次に熱処理を行って形成された酸素析出物の濃度プロファイルである。
【0059】
比較のために、急速熱処理は1250℃の温度で10秒間行ったし、後続する熱処理は、前述したように、全てのウェーハに対して800℃で4時間、1600℃で16時間、窒素雰囲気下で行った。その結果を下記表5に示す。
【表5】
【0060】
図11は、アルゴンガス雰囲気下で図5のRTA工程を行うに従い、シリコンウェーハの表面近傍でのCOPの分解過程を説明するための図である。一般的に、チョクラルスキー法によるインゴット成長時に形成されるCOPは、割れた8面体のボイド状であり、ボイド20の内壁側にはシリコン酸化膜22が形成されている。アルゴンガスまたは水素ガスなど、図5のRTA工程中にウェーハの表面にインタスティシャルシリコン注入効果をもつガスの雰囲気下では、表面近傍のCOPが分解される現象が起こる。
【0061】
分解のメカニズムについてもう少し詳しく説明すると、インゴット成長時にインゴット内に含まれる初期酸素濃度Oiは、冷却が進むに従い、その冷却温度での溶解度以上に過泡化される。したがって、ウェーハにおいても、初期酸素濃度は一定の濃度の溶解度線(図11のS)以上に過泡化されるが、ウェーハの表面では、ウェーハ表面への拡散によって初期酸素濃度が溶解度線(図11のS)以下になる。このため、ウェーハのバルク領域では過泡化された初期酸素がボイド20内に供給されてシリコン酸化膜22を形成するのに対し、ウェーハの表面近傍(すなわち、溶解度線と初期酸素の濃度線との交差点″T″以下の深さ)では初期酸素の濃度が溶解度線以下になるため、ボイド20内のシリコン酸化膜20から酸素が離脱されると共に、インタスティシャルシリコン注入効果によりボイドにシリコンが供給されながらボイドが次第に小さくなり、結局、それが消滅する。
【0062】
このようなCOPの分解効果により、後述するように、本発明による急速熱処理過程の適用対象となるウェーハの範囲がさらに広くなる。また、このようなCOPの分解は、表5に示したように、アルゴンガスに比べて水素ガスの方がより効果的である。
【0063】
図12ないし図16は、図10の各場合に対して図5のRTA工程を行い、次に熱処理工程を行って形成された酸素析出物の分布を示した写真である。特に、図12は窒素ガスを使用した場合であり、図13はアルゴンガスを使用した場合であり、図14は水素ガスを使用した場合であり、図15は窒素ガス及びアルゴンガスの混合ガスを使用した場合であり、図16は窒素ガス及び水素ガスの混合ガスを使用した場合である。また、各図において、左側はウェーハの前面であり、右側はウェーハの背面である。
【0064】
図17ないし図21は、図10の各場合に対して図5のRTA工程を行い、次に熱処理を行って形成された、酸素析出物の存在しないウェーハ前面近傍のデヌードゾーンの深さを示した写真である。特に、図17は窒素ガスを使用した場合であり、図18はアルゴンガスを使用した場合であり、図19は水素ガスを使用した場合であり、図20は窒素ガス及びアルゴンガスの混合ガスを使用した場合であり、図21は窒素ガス及び水素ガスの混合ガスを使用した場合である。表5から明らかなように、窒素ガスを使用した場合には、デヌードゾーンがほとんど確保されない。
【0065】
図22Aないし図24Bは、アズ−グロウン(as-grown)状態のCOPの形状及び図5のRTA工程を行った後の変化された形状を各々示した図である。特に、図22A及び図22Bは窒素ガス雰囲気下でRTA工程を行った場合であり、図23A及び図23Bは、窒素ガス及びアルゴンガスの混合ガス雰囲気下でRTA工程を行った場合であり、図24A及び図24Bは、窒素ガス及び水素ガスの混合ガス雰囲気下でRTA工程を行った場合である。表5から明らかなように、窒素雰囲気下ではCOPの分解が起こらないのに対し、アルゴンガス及び水素ガスの混合ガス雰囲気下ではCOPの分解がよく起こる。特に、水素ガスの雰囲気下では、COPが完全に分解されることが分かる。したがって、アズ−グロウン状態でCOPを小さくすれば、図5の急速熱処理中にCOPが完全に分解されることが分かる。
【0066】
[ウェーハの用意]
本発明は、シリコンウェーハに対して図5の急速熱処理を行うことにより、後続する熱処理によって形成される酸素析出物の分布を制御することに係り、以下では、このような本発明の急速熱処理を行える段階と、その適用対象となるウェーハの用意について説明する。
【0067】
図25は、本発明の一実施形態によりシリコンウェーハを用意する工程を示した工程手順図であって、特に、結晶成長(S10)後の一般的なウェーハリング過程を示したものである。一般的な半導体ウェーハリング方法は、1986年ウルフ(S.Wolf)及びタウバー(R.N.Tauber)氏により作成されたテキストブック"Silicon Processing for the VLSI Era,Volume 1,Process Technology"の1章の1〜35頁に詳細に開示されている。図25を参照し、半導体ウェーハのウェーハリング過程を簡単に調べてみると、チョクラルスキープーラを用いてインゴットを形成する結晶成長工程(S10)後に、このインゴットをウェーハ状に切断する切断工程(S12)がなされる。次に、切断された各インゴットを角取りしたり、あるいは表面をエッチングするエッチング工程(S14)がなされる。次に、表面に対する第1洗浄工程(S16)が行われた後にドナーキーリング工程(S18)がなされる。次に、半導体素子が形成されるウェーハの前面をポリシングするポリシング工程(S20)及び第2洗浄工程(S22)がなされ、最後に、ウェーハのパッケージング工程(S24)がなされる。
【0068】
本発明の図5のRTA工程は、ドナーキーリング段階(S18)で行われる。もちろん、本発明の熱処理段階を別途に行っても良いが、コストの節減の点から、ドナーキーリング段階で行うことが好ましい。一般的に、ドナーキーリングとは、シリコンインゴット中に含まれた酸素が後続する半導体素子の製造中にイオンの形で存在してイオン注入された不純物に対しドナーとして働くことがあるため、これを防止すべく、ウェーハリング中に予め熱処理を行って酸素析出物にする過程を言う。これは、通常、RTA装備を用い、700℃で30秒間行われる。
【0069】
図27は、前記結晶成長工程(S10)がなされる装置として、従来のチョクラルスキープーラを示した概略図である。これを参照すれば、チョクラルスキープーラ100は、炉、結晶引き上げメカニズム、環境制御器及びコンピュータを利用した制御システムを含む。前記チョクラルスキープーラは、一般的に、ホットゾーンとも呼ばれる。また、このホットゾーンは、ヒーター104、石英製の坩堝106、黒鉛製のサセプタ108及び示したように第1方向112に回転する回転軸110を含む。
【0070】
冷却などの外部冷却手段により、ジャケットまたは冷却ポート132の冷却がなされる。熱遮断体114が付加的な熱分布を提供する。また、加熱パック102が熱吸収物質116により充填され、かつ、付加的な熱分布を提供する。
【0071】
前記結晶引き上げメカニズムは、示したように、第1方向112の反対方向である第2方向122に回転自在な結晶引き上げ軸120を含む。前記結晶引き上げ軸120は、その端部に、結晶ホルダ120aを含む。前記結晶ホルダ120aはシード結晶124をホールドし、坩堝106内の溶融物126から引き上げられてインゴット128を形成する。
【0072】
前記環境制御システムは、チャンバ密封体130、冷却ジャケット132及び図示しない他の流動制御器及び真空排気システムを含む。コンピュータを利用した制御システムは、前記ヒーター、プーラ及び他の電気的及び機械的な要素を制御するために用いられる。
【0073】
単結晶シリコンインゴットを成長させるために、前記シード結晶124はシリコン溶融物126と接触し、かつ、軸方向(上側)に向けて次第に引き上げられる。単結晶シリコンとしての前記シリコン溶融物126の冷却及び固相化は、インゴット128と溶融物126との境界131で起こる。図27に示したように、前記境界131は、前記溶融物126に対して盛り上がっている。
【0074】
一方、本発明による急速熱処理工程を利用し、図4でのように制御された酸素析出物の濃度プロファイルが得られるシリコンウェーハは、大きく3種類に大別できる。すなわち、ウェーハの半径方向の全体に渡ってインタスティシャル集塊及びベーカンシ集塊が形成されない無欠陥のパーフェクトウェーハ、ベーカンシ集塊がウェーハの中心部から一定の半径内のベーカンシ−リッチ領域にのみ形成されており、ベーカンシ領域の外側にはインタスティシャル集塊及びベーカンシ集塊が存在しないセミパーフェクトウェーハ、ウェーハの全体に渡ってインタスティシャル集塊は存在せず、ベーカンシ集塊だけが存在するウェーハである。しかし、本発明の適用対象となるウェーハは必ずしもこれに限定されるとは限らず、本発明の原理が適用できるものなら、いずれも適用対象になる。すなわち、本発明は、前述したように、所定のシリコンウェーハに対して図5のRTA工程を行い、次に熱処理を行って図4のような酸素析出物の濃度プロファイルを得ることである。また、COPが、ウェーハのバルク領域内には存在するが、デヌードゾーンには存在しないシリコンウェーハを具現することでもある。
【0075】
シリコンウェーハでの欠陥を防止するために、結晶成長時に高純度のインゴットを製作するための各種多様な研究がなされてきている。特に、シード結晶の引き上げ速度及びホットゾーン構造での温度勾配を制御する技術はよく知られている。ヴォロンコフ(Voronkov)による"The Mechanizm of Swirl Defects Formation in Silicon "[Journal of Crystal Growth,Vol.59,1982,pp.625−643]には、インゴットの引き上げ速度(V)及びインゴット−溶融物の接触面での温度勾配(G)の制御に関する技術が開示されている。この技術を適用した、本発明者により1996年11月25日から29日にかけて開かれたシリコン物質に対する向上された科学技術に対する第2次国際シンポジウム(Second International Symposium on Advanced Science and Technology of Silicon Material)で発表された論文"Effect of Crystal Defects on Device Characteristics"によれば、Gに対するVの比(以下、V/Gと称する)が臨界点以上であればベーカンシ−リッチ領域が形成され、臨界点以下であればインタスティシャル−リッチ領域が形成される。
【0076】
図26は、シリコンインゴットでの相対的な点欠陥分布及びV/Gの関係を示した概念図である。これを参照すれば、インゴット成長時にV/Gが臨界点(V/G* )以上のときにはベーカンシ−リッチ領域が形成され、臨界ベーカンシ濃度(Cv* )以上のときにはベーカンシ集塊が形成される。そして臨界インタスティシャル濃度(CI * )以上のときにはインタスティシャル集塊が形成される。また、図26において、(V/G)B * はインタスティシャルシリコンと関わったリングであるB−バンドを表わし、(V/G)P * はO.S.FリングであるP−バンドを表わす。
【0077】
本発明の適用対象となるウェーハは、インゴット成長時にV/Gが前記B−バンド及びP−バンド間に存在する無欠陥のパーフェクトウェーハ、前記P−バンドを含むセミパーフェクトウェーハ及び臨界ベーカンシ濃度に該当する(V/G)*以上でベーカンシ集塊がウェーハの全体に渡って形成されるウェーハなどである。
【0078】
一方、本発明の適用対象となるウェーハのパーフェクトウェーハ及びセミパーフェクトウェーハに関しては、本発明者により出願された米国特許第08/989,591号及びそれに対するCIP出願である第09/320,210号及び第09/320,102号に開示されている。また、これは出願書と共に結合される参証とし、それについての詳細な説明は省略する。
【0079】
図28は、本発明者により発明されて前記CIP出願に開示されたチョクラルスキープーラを示した概略図であって、図27と比較し、熱遮断体214を改良したものである。図28を参照すれば、チョクラルスキープーラ200は、炉、結晶引き上げメカニズム、環境制御器及びコンピュータを利用した制御システムを含む。また、前記ホットゾーン炉は、ヒーター204、坩堝206、サセプタ208及び図示したように、第1方向212に回転する回転軸210を含む。冷却ジャケット232及び熱遮断体214が付加的な熱分布を提供する。また、加熱パック202が熱吸収物質216により充填されて付加的な熱分布を提供する。
【0080】
前記結晶引き上げメカニズムは、示されたように、第1方向212の反対方向である第2方向222に回転自在な結晶引き上げ軸220を含む。前記結晶引き上げ軸220は、その端部に、結晶ホルダ220aを含む。前記結晶ホルダ220aはシード結晶224をホールドしており、坩堝206内の溶融物226から引き上げられてインゴット228を形成する。
【0081】
前記環境制御システムは、チャンバ密封体230、冷却ジャケット232及び図示しない他の流動制御器及び真空排気システムを含む。コンピュータを利用した制御システムは前記ヒーター、プーラ及び他の電気的及び機械的な要素を制御するために用いられる。単結晶シリコンインゴットを成長させるために、前記シード結晶224はシリコン溶融物226と接触し、軸方向(上側)に次第に引き上げられる。単結晶シリコンとしての前記シリコン溶融物226の冷却及び固相化は、インゴット228及び溶融物226間の境界231で起こる。これは、図27と比較して熱遮断ハウジング234をさらに含んで、より精度良いV/Gの調節が可能である。
【0082】
図29は、本発明の一実施形態に従い改良されたチョクラルスキープーラを示した概略図であり、図30は、その改良された要部を示したものである。ここで、図28と同一の構成要素については、その説明を省略する。すなわち、その改良は、図30に示したように、熱遮断ハウジング300の形状が変わったことと、熱遮断弁360がさらに設けられたことである。前記熱遮断ハウジング300は、90°だけ回転された台形であって、垂直した内部熱遮断ハウジング壁310及び外部熱遮断ハウジング壁330、前記内部熱遮断ハウジング壁310及び外部熱遮断ハウジング壁330間を連結すると共に、外側方向に上向き傾斜した熱遮断ハウジング蓋部340及び前記内部熱遮断ハウジング壁310及び外部熱遮断ハウジング壁330間を連結すると共に、外側方向に下向き傾斜した熱遮断ハウジング底320を含むリング状をしている。
【0083】
前記リング状の熱遮断ハウジング300内には、熱を吸収できる熱吸収物質が満たされ、この熱遮断ハウジング300はカーボンフェライト製である。
【0084】
前記熱遮断ハウジング300の熱遮断ハウジング蓋部340及び前記冷却ジャケット232の間に、前記引き上げられるインゴットを取り囲む熱遮断板360が設けられ、この熱遮断ハウジング300は、支持部材350により加熱パック202の上側に固定される。
【0085】
図29に示したチョクラルスキープーラの構造は、基本的に、成長されるインゴットの冷却速度を高めることができる。一般的に、結晶成長されたインゴット内にあるボイドの大きさは、シリコン溶融物とインゴットとの接触面で形成される初期ベーカンシ濃度の平方根に比例するが、インゴットの冷却速度の平方根には反比例する。一方、図11で述べたように、インゴット内に存在するボイドを一定の大きさ以下に形成すると、たとえ、結晶成長時にインゴット内にボイドが形成されるとしても、本発明の急速熱処理工程によりデヌードゾーンにはボイドが存在しない。
【0086】
したがって、この本発明の目的に応じてインゴット内に形成されるボイドを小さくするためには、インゴットの冷却速度は上げる必要がある。一方、インゴットの冷却速度が高くなると、引き上げられるインゴットの中心軸に沿って温度勾配(Gc)が大きくなり、所定の欠陥分布をもつようにV/Gを一定値にする場合、インゴットの引き上げ速度も高くなる。
【0087】
本発明では、インゴット軸の温度が、前記インゴット−溶融物境界でのインゴット軸の温度からインゴットの成長段階に該当する一定の温度に達するまで、前記インゴットの冷却速度が少なくても1.4°k/分以上になるように、前記熱遮断ハウジング300の内部熱遮断ハウジング壁310及び外部熱遮断ハウジング壁330の長さ"a"及び"c"、熱遮断ハウジング蓋部340の傾斜角β、熱遮断ハウジング底320の傾斜角α、前記インゴット228から内部熱遮断ハウジング壁310までの距離"d"、前記坩堝206から外部熱遮断ハウジング壁330までの距離"f"、前記内部熱遮断ハウジング壁310から外部熱遮断ハウジング壁330までの距離"e"及び前記熱遮断弁360の配列が選択される。
【0088】
図29のプーラでは、成長されるインゴットの冷却速度が大きいために引き上げ速度を極めて大きく、例えば、約0.50mm/分〜1.00mm/分にでき、その結果、インゴットの生産性が向上される。加えて、図28で製作されるパーフェクトウェーハやセミパーフェクトウェーハのためのインゴット成長時の工程マージンもさらに大きく確保できる。
【0089】
【発明の効果】
以上述べたように、本発明によれば、ウェーハの表面近傍にデヌードゾーンが十分確保されていると共に、ウェーハのバルク領域内で十分なゲッタリング効果が得られるように酸素析出物が分布されたシリコンウェーハを形成できる。
【0090】
さらに、ウェーハの表面近傍にデヌードゾーンが十分確保されていると共に、ウェーハのバルク領域内で十分なゲッタリング効果が得られるように欠陥分布を自由に制御できる。加えて、本発明のプーラを使用すると、成長されるインゴットの急速冷却が可能なので、インゴット内のボイドを小さくできる。
【0091】
以上、本発明を望ましい実施形態を例にとって詳細に説明したが、本発明はこれらの実施形態に限定されるものではなく、本発明の技術的な思想範囲内であれば、当分野における通常の知識を有した者にとって各種の変形が可能である。
【0092】
また、以上の実施形態は本発明を思想を単に例示的に示したものに過ぎず、本発明の思想内で各種の変形例が可能である。特に、急速熱処理工程の温度、時間、冷却速度、ガスの混合比などを多様に設定でき、ウェーハの用意段階でも各種のプーラの構造が可能である。
【図面の簡単な説明】
【図1】 シリコンウェーハの表面近傍に形成される従来のMOSトランジスタの構造を示した断面図である。
【図2】 従来のシリコンウェーハに対する酸素析出物の濃度プロファイルを示した図である。
【図3】 従来の他のシリコンウェーハに対する酸素析出物の濃度プロファイルを示した図である。
【図4】 本発明の一実施形態によるシリコンウェーハに対する酸素析出物の濃度プロファイルを概略的に示した図である。
【図5】 本発明の一実施形態により行われるRTA工程のタイムチャートである。
【図6】 窒素ガス雰囲気下で図5のRTA工程を行った後の点欠陥の濃度プロファイルを示した図である。
【図7】 アルゴンガス雰囲気下で図5のRTA工程を行った後の点欠陥の濃度プロファイルを示した図である。
【図8】 水素ガス雰囲気下で図5のRTA工程を行った後の点欠陥の濃度プロファイルを示した図である。
【図9】 窒素ガス及びアルゴンガスの混合ガス雰囲気下で、混合比を変えながら図5のRTA工程を行った後のベーカンシ濃度プロファイルを示した図である。
【図10】 本発明によるRTA工程を行った後、後続熱処理による酸素析出物の濃度プロファイルを示した図である。
【図11】 アルゴンガス雰囲気下で図5のRTA工程を行うに従い、シリコンウェーハの表面近傍でのCOPの分解過程を説明するための図である。
【図12】 窒素ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成された酸素析出物の分布を示した写真である。
【図13】 アルゴンガス雰囲気下で図5のRTA工程を行った後、後続熱処理によって形成された酸素析出物の分布を示した写真である。
【図14】 水素ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成された酸素析出物の分布を示した写真である。
【図15】 窒素ガス及びアルゴンガスの混合ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成された酸素析出物の分布を示した写真である。
【図16】 窒素ガス及び水素ガスの混合ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成された酸素析出物の分布を示した写真である。
【図17】 窒素ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成されたデヌードゾーンの深さを示した写真である。
【図18】 アルゴンガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成されたデヌードゾーンの深さを示した写真である。
【図19】 水素ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成されたデヌードゾーンの深さを示した写真である。
【図20】 窒素ガス及びアルゴンガスの混合ガス雰囲気下で図5のRTA工程を行った後、後後続熱処理により形成されたデヌードゾーンの深さを示した写真である。
【図21】 窒素ガス及び水素ガスの混合ガス雰囲気下で図5のRTA工程を行った後、後続熱処理により形成されたデヌードゾーンの深さを示した写真である。
【図22】 図22Aは、アズ−グロウン状態のCOPの形状を示した写真であり、図22Bは、これを窒素ガス雰囲気下で図5のRTA工程を行った後の変化された形状を示した写真である。
【図23】 図23Aは、アズ−グロウン状態のCOPの形状を示した写真であり、図23Bは、これを窒素ガス及びアルゴンガスの混合ガス雰囲気下で図5のRTA工程を行った後の変化された形状を示した写真である。
【図24】 図24Aは、アズ−グロウン状態のCOPの形状を示した写真であり、図24Bは、これを窒素ガス及び水素ガスの混合ガス雰囲気下で図5のRTA工程を行った後の変化された形状を示した写真である。
【図25】 本発明の一実施形態による工程過程を示した工程手順図である。
【図26】 シリコンインゴットでの相対的な点欠陥分布及びV/Gの関係を示した概念図である。
【図27】 従来のチョクラルスキープーラを示した概略図である。
【図28】 本願発明者により発明された従来のチョクラルスキープーラを示した概略図である。
【図29】 本発明の一実施形態によって改良されたチョクラルスキープーラを示した概略図である。
【図30】 図29のチョクラルスキープーラの要部を示した図である。
【図31】 本発明の一実施形態により窒素ガス及びアルゴンガスの流量を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【図32】 本発明の一実施形態により窒素ガス及びアルゴンガスの混合比を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【図33】 本発明の一実施形態により温度上昇率を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【図34】 本発明の一実施形態により熱処理時間を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【図35】 本発明の一実施形態により熱処理温度を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【図36】 本発明の一実施形態により温度下降率を変えながら図5のRTA工程を行った後のピークでの酸素析出物の濃度変化を測定したグラフである。
【符号の説明】
10 シリコン基板
10a バルク領域
10b デヌードゾーン
12 ソース領域
14 ドレイン領域
16 ゲート絶縁膜
18 ゲート電極
20 ボイド
22 シリコン酸化膜
100、200 チョクラルスキープーラ
102、202 加熱パック
104、204 ヒーター
106、206 坩堝
108、208 サセプタ
110、210 回転軸
112、212 第1方向
114、214 熱遮断体
116、216 熱吸収物質
120、220 結晶引き上げ軸
120a、220a 結晶ホルダ
122、222 第2方向
124、224 シード結晶
126、226 溶融物
128、228 インゴット
130、230 チャンバ密封体
131、231 インゴット−溶融物境界
132、232 冷却ジャケット
234、300 熱遮断ハウジング
310 内部熱遮断ハウジング壁
320 熱遮断ハウジング底
330 外部熱遮断ハウジング壁
340 熱遮断ハウジング蓋部
350 支持部材
360 熱遮断弁[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon wafer with controlled defect distribution, its manufacturing process and a Czochralski puller for the production of single crystal silicon ingots for the formation of these wafers. In particular, the present invention relates to a heat treatment process for controlling the distribution of nucleation centers of oxygen precipitates serving as a gettering site, and a wafer preparation process for performing this process.
[0002]
[Prior art]
Single crystal silicon, which is a starting material for manufacturing a semiconductor element, is generally formed into a cylindrical ingot by a crystal growth method called a Czochralski (CZ) method. The ingot-shaped single crystal silicon is manufactured as a wafer through a wafer ring process such as cutting, etching, cleaning, and polishing. The Czochralski method is to perform crystal growth while bringing a single crystal seed crystal into contact with a silicon melt and then slowly pulling it up. Since the silicon melt is contained in a quartz crucible, it contains various impurities, particularly oxygen. At the temperature of the silicon melt, oxygen penetrates into the crystal lattice until it reaches a concentration determined by the solubility of oxygen in silicon corresponding to the temperature of the melt and the actual separation factor of oxygen in solid-phased silicon. To do. Thus, the concentration of oxygen that has penetrated into the silicon ingot during crystal growth is a typical temperature during the fabrication of subsequent integrated circuits, which is much greater than the oxygen solubility in solid phase silicon corresponding to this temperature. On the other hand, as the crystal grows and cools, the solubility of oxygen in the crystal suddenly drops.As a result, oxygen is supersaturated in the cooled ingot, and these form void-like crystal defects called D-defects in the ingot.
[0003]
like thisThe D-defect causes a pit-like COP (Crystal Originated Precipitate) having a {111} plane on the wafer surface through a wafer ring process such as ingot cutting, polishing, and cleaning. In addition, these are gradually increased by the cleaning and oxidation processes repeatedly performed during the fabrication of the subsequent integrated circuit elements, and the number thereof is increased rapidly.FIG. 1 is a view showing a cross section of a conventional MOS transistor. By referring to this, the wafer surfaceCOPExists in the channel region between the
[0004]
On the other hand, oxygen precipitates formed in the bulk region of the wafer (10a in FIG. 1) by the subsequent heat treatment act as a leakage current source, but are intrinsic capable of trapping undesirable metal contaminants during subsequent semiconductor device fabrication. Also acts as a gettering site. Therefore, if the oxygen concentration in the ingot is sufficiently high, the amount of oxygen precipitates that are intrinsic gettering sites will increase and the gettering performance will be improved. On the other hand, if the oxygen concentration is not sufficient, oxygen precipitation will occur. No object is formed and gettering performance is lost. For this reason, it is necessary to adjust so that an appropriate amount of oxygen precipitates is distributed in the bulk region of the wafer.
[0005]
On the other hand, oxygen precipitates are distributed as a whole from the front surface to the back surface of a wafer that has been ingot-grown by a conventional general method and that has been subjected to wafer ringing. In particular, until reaching a certain depth (10b in FIG. 1) from the front surface of the wafer where the active region of the semiconductor device is formed.Oxygen related defects, ie voids, COP,A denuded
[0006]
Therefore, in order to form intrinsic gettering in the bulk region of the wafer while securing a sufficient denuded zone near the surface of the wafer, a high oxygen concentration, for example, an initial oxygen concentration of 13 ppma (parts per million) has been conventionally used. atom) or more, by performing heat treatment at a low temperature-high temperature-low temperature for a long time, oxygen precipitates are formed in the bulk region of the wafer.In addition, a technique has been used in which oxygen precipitates in the vicinity of the wafer surface are decomposed to ensure a clean denuded zone.FIG. 2 is a graph showing a concentration profile of oxygen precipitates from the front surface to the back surface of a semiconductor wafer heat-treated by such a conventional technique.
[0007]
According to FIG. 2, it is possible to achieve both intrinsic gettering in the bulk region and securing a sufficient denuded zone near the wafer surface by the conventional technique. However, since the heat treatment process is performed for a long time at a high temperature, the wafer characteristics are deteriorated.For example, slippage and sintering distortion occur, and the cost increases. Also, in this case, metal contaminants trapped by oxygen precipitates in the bulk region, particularly iron (Fe), etc., are released again toward the denuded zone on the wafer surface by a subsequent process, and this is a source of leakage. There is a problem of acting as.
[0008]
FIG. 3 is a graph showing an extracted concentration profile of oxygen precipitates formed by another conventional method disclosed in FIG. 1A of US Pat. No. 5,401,669. That is, FIG. 3 shows a concentration profile according to the wafer depth of oxygen precipitates formed by performing a rapid thermal processing (RTA) step in a nitrogen atmosphere and then performing the thermal processing. However, as is apparent from FIG. 3, this method can hardly obtain a denuded zone from the surface of the wafer, and there is almost no oxygen precipitate in the bulk region, so that a sufficient gettering effect can be obtained. Absent.
[0009]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION An object of the present invention is to provide a silicon wafer having a defect distribution controlled so as to obtain a sufficient gettering effect in a bulk region of the wafer while a sufficient denuded zone is secured near the surface of the wafer. That is.
[0010]
Another object of the present invention is to provide a silicon wafer manufacturing method capable of controlling a defect distribution so as to obtain a sufficient gettering effect in the bulk region of the wafer while a sufficient denuded zone is secured in the vicinity of the wafer surface. Is to provide.
[0011]
Still another object of the present invention is to provide a Czochralski puller for manufacturing a single crystal silicon ingot capable of rapid cooling to manufacture a silicon wafer according to the present invention.
[0012]
[Means for Solving the Problems]
The method for producing a silicon wafer of the present invention comprises a step of preparing a silicon wafer,
The wafer is subjected to a rapid heating / cooling process in a mixed gas atmosphere of a gas having a vacancy injection effect and a gas having an interstitial silicon injection effect on the wafer surface, thereby following the rapid heating / rapid cooling process. A nucleation center that serves as a place where oxygen precipitates grow during the heat treatment is generated, and a concentration profile of the nucleation center from the front surface to the back surface of the wafer generated thereby is a predetermined depth from the front surface and the back surface. In the bulk region between the first peak and the second peak, respectively, and is maintained below the critical value before reaching the first peak and the second peak from the front and back, respectively. A rapid heating / cooling treatment step that makes the concentration profile of the production center concave,
The mixed gas is nitrogen gas + argon gas, or nitrogen gas + hydrogen gas,
The critical value is an equilibrium concentration at a standby temperature after the rapid heating / cooling treatment.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Preparation of wafers to which the present invention is applied, and silicon wafer products in which the idea of the invention is more concentrated, a rapid heat treatment process in the manufacturing process of silicon wafers, and a "heat treatment stage for wafers" resulting from the subsequent heat treatment The steps and the “wafer preparation step” for the apparatus will be described sequentially.
[0028]
[Heat treatment for wafers]
FIG. 4 is a diagram schematically illustrating a concentration profile of oxygen precipitates on a silicon wafer to be formed according to an embodiment of the present invention. As shown in FIG. 2 and FIG. 3, according to the present invention, compared to the concentration profile of oxygen precipitates in a silicon wafer formed by a conventional technique, the wafer has a certain depth from the front and back surfaces of the wafer. The reaching denuded zone is sufficiently secured, and a double peak having the maximum peak value is formed at the boundary between each denuded zone and the bulk region. In addition, the concentration of oxygen precipitates in the bulk region between the double peaks exists to such an extent that the gettering effect of the metal contaminant can be sufficiently exhibited.
[0029]
FIG. 5 is a time chart of an RTA process performed according to an embodiment of the present invention. As the RTA equipment to which the present invention is applied, an ordinary commercialized equipment can be used. Hereinafter, a rapid thermal process in the RTA equipment will be examined. First, a silicon wafer to which the present invention is applied is brought into an RTA equipment maintained at, for example, about 700 ° C. and waited (I). Next, the temperature in the RTA equipment is rapidly increased, for example, to 1250 ° C. at a rate of 50 ° C./min (II). Next, the temperature of 1250 ° C. is maintained for a certain time, for example, 10 seconds (III). Next, the temperature is rapidly cooled to a standby temperature at a rate of 33 ° C./min (IV). Next, the wafer is unloaded (V). By performing the rapid heat treatment as shown in FIG. 5, oxygen precipitate nucleation centers having a controlled distribution are obtained. On the other hand, as described in the explanation of FIG. 11, voids or COPs existing on the surface of the wafer are obtained. The decomposition effect is obtained.
[0030]
Although the temperature conditions shown in FIG. 5 exemplarily illustrate an embodiment of the present invention, as will be described later, in the present invention, the type of atmospheric gas for rapid thermal processing, the flow rate of the atmospheric gas, The mixing ratio, the rate of temperature increase until the rapid heat treatment stage, the annealing temperature and annealing time in the rapid heat treatment stage, the temperature decrease rate from the rapid heat treatment stage (that is, the cooling rate), etc. act as important factors. The rapid heat treatment in the present invention is performed at a temperature of at least 1150 ° C. or more for at least 5 seconds. For example, heat treatment is performed at 1150 ° C. for at least about 30 seconds, and heat treatment is performed at 1250 ° C. for at least about 5 seconds to 10 seconds. On the other hand, the cooling rate is at least 30 ° C./second or more.
[0031]
As a gas for performing the rapid thermal processing of the present invention, basically, a gas having a vacancy injection effect on the surface of the wafer exposed to the gas atmosphere during the rapid thermal processing and an interstitial silicon injection effect on the surface of the wafer. It is possible to use a mixed gas obtained by mixing gases having a certain ratio. In this embodiment, nitrogen gas is used as a representative example of a gas having a bakery injection effect, and argon gas and hydrogen gas are used as representative examples of a gas having an interstitial silicon injection effect.
[0032]
FIG. 6 is a diagram showing concentration profiles of point defects of baked silicon and interstitial silicon after performing the RTA process of FIG. 5 in a nitrogen gas atmosphere, and FIG. 7 is a diagram in an argon gas atmosphere. FIG. 5 is a diagram showing a concentration profile of point defects after performing the RTA process 5. FIG. 8 is a diagram showing a concentration profile of point defects after the RTA process of FIG. 5 is performed in a hydrogen gas atmosphere.
[0033]
6 to 8, (1) is the concentration profile of the vacancy point defect after performing the RTA process of FIG. 5 in an inert gas atmosphere, and (2) is the RTA of FIG. 5 under the respective gas conditions. The concentration profile of the interstitial point defect after the process is performed, and (3) is the concentration profile of the bakery point defect after the RTA process of FIG. 5 is performed under each gas condition.
[0034]
It can be seen that the concentration of vacancy point defects after performing the RTA process in an inert gas atmosphere is low on the front and back surfaces of the wafer and rises in the vicinity of the bulk region of the wafer. Generally, when the temperature is rapidly increased up to (a) in FIG. 5 in an inert gas atmosphere, the equilibrium concentration corresponding to the temperature of the vacancy existing as a point defect in the wafer increases. At this time, since the mobility of vacancy is low in the bulk region of the wafer, the vacancy concentration is kept lower than the equilibrium concentration. On the other hand, since the movement of vacancy is active in the surface area of the wafer, the equilibrium concentration is maintained almost the same. Conversely, interstitial silicon increases in vacancy concentration as temperature rises rapidly, and at the same time, the equilibrium concentration corresponding to that temperature decreases due to Frenkel recombination. At this time, the interstitial existing in the bulk region of the wafer is maintained at a higher concentration than the equilibrium concentration because of its low mobility as in the case of vacancy, but is close to the equilibrium concentration on the surface of the wafer as in the case of vacancy.
[0035]
Next, when the temperature in (a) is maintained for a certain period of time until it reaches (b) in FIG. 5, diffusion occurs so that both vacancy and interstitial are maintained at equilibrium concentrations. Next, when this temperature is rapidly cooled to (c), the interstitial point defect with a large diffusion coefficient becomes the same as the new equilibrium concentration corresponding to the lowered temperature, but in the case of a vacancy with a small diffusion coefficient, it is supersaturated in the wafer. Is done. At this time, the supersaturation degree is large in the bulk region of the wafer, whereas the mobility of the vacancy is large in the vicinity of the wafer surface, so that it immediately approaches a new equilibrium concentration corresponding to the lowered temperature.
[0036]
For this reason, as shown in FIGS. 6 to 8, the vacancy concentration profile after the rapid heat treatment of FIG. 5 is performed in an inert gas atmosphere.
[0037]
On the other hand, as shown in FIG. 6, when the RTA process of FIG.ThreeNFour), The concentration of vacancy is lowered. On the other hand, a vacancy injection effect occurs near the surface of the wafer, and the concentration of vacancy increases. For this reason, the vacancy concentration profile under an inert gas atmosphere has a shape opposite to that of (1).
[0038]
On the other hand, as shown in FIGS. 7 and 8, when the RTA process of FIG. 5 is performed in an argon gas or hydrogen gas atmosphere, the concentration of bakery decreases over the entire wafer due to the interstitial silicon implantation effect. Especially, near the surface of the wafer, the recombination of vacancy silicon and interstitial silicon occurs abruptly due to the interstitial silicon injection effect, and the vacancy concentration is maintained at a specific critical value that is the equilibrium concentration at the corresponding temperature. .
[0039]
On the other hand, in the embodiment of the present invention, the RTA process of FIG. 5 is performed in an atmosphere of nitrogen gas and argon gas, or a mixed gas of nitrogen gas and hydrogen gas. By combining the vacancy concentration profiles of FIG. 8, the vacancy concentration profiles in these mixed gas atmospheres can be found. As shown in FIG. 9, the vacancy concentration profile under such a mixed gas atmosphere shows a first peak and a second peak at a predetermined depth from the front and back surfaces of the silicon wafer, respectively. It can be seen that before reaching the first peak and the second peak, it is maintained below a certain critical value, that is, below the equilibrium concentration at the corresponding temperature. The concentration profile of vacancy in the bulk region between the first peak and the second peak has a raised shape.
[0040]
Here, the vacancy concentration profile as shown in FIG. 9 is obtained because the RTA process of FIG. 5 is performed in a mixed gas atmosphere of a gas having a vacancy silicon injection effect and a gas having an interstitial silicon injection effect. is there. Comparing the concentration profile of vacancy silicon due to the vesicle silicon injection effect under nitrogen gas and the concentration profile of interstitial silicon due to the interstitial silicon injection effect under argon gas or hydrogen gas on a logarithmic scale, The vacancy silicon concentration profile from the front and back surfaces of the wafer to the bulk region is less steep than the interstitial silicon concentration profile. However, this becomes steep above a certain depth from the wafer surface. Therefore, the denuded zone is formed in the vicinity of the surface within a certain depth from the front and back of the wafer, where interstitial silicon is recombined with vacancy silicon and vacancy silicon is specified. Is maintained below the critical value of, i.e., the equilibrium concentration at the temperature. This is the position at which the difference between the concentration value of the vacancy silicon and the concentration value of the interstitial silicon becomes the maximum after the concentration of the vacancy silicon rapidly increases above the equilibrium concentration value while deviating from the denuded zone, that is, A peak (a first peak and a second peak) is formed where the vacancy silicon concentration profile is steeper than the interstitial silicon concentration profile. Next, the concentration of the baked silicon gradually decreases toward the bulk region, and as a result, the concentration profile of the baked silicon between the first peak and the second peak becomes a raised shape.
[0041]
On the other hand, vacancy point defects in the wafer are formed as oxygen precipitates by heat treatment repeatedly performed during the manufacture of subsequent semiconductor elements. That is, the vacancy point defect becomes a nucleation center of oxygen precipitates formed by the subsequent heat treatment. Accordingly, when the bakery concentration is high, the concentration of oxygen precipitates formed is also high. For this reason, the shape of the oxygen precipitate concentration profile can be easily inferred through the vacancy concentration profile in the wafer.
[0042]
There is the following relationship between the vacancy concentration and the oxygen precipitates.
Si (silicon substrate) + xOi+ YVSi⇔SiO2(Oxygen precipitate) + SiI(Interstitial silicon) + σ
[0043]
Here, bakery silicon VSiConcentration and initial oxygen concentration OiIf is high, the reaction proceeds to the right, resulting in an increase in the concentration of oxygen precipitates. Here, σ is a constant.
[0044]
On the other hand, in the embodiment of the present invention, heat treatment was performed after the RTA process of FIG. 5 was completed, and the formation state of oxygen precipitates was measured. Here, in general, the heat treatment is set in a manner similar to the condition in which oxygen precipitates are formed in consideration of the heat treatment step repeatedly performed during the manufacture of the semiconductor element. In this embodiment, for comparison, after the RTA process of FIG. 5 was performed, all wafers were heat-treated in a nitrogen atmosphere for 4 hours at a temperature of 800 ° C. and for 16 hours at a temperature of 1600 ° C. .
[0045]
In order to investigate the influence of the mixed gas used in the present invention, the flow rate and the mixing ratio of the mixed gas used during the RTA process of FIG. 5 were changed. FIG. 9 is a schematic diagram showing a vacancy concentration profile after performing the RTA process of FIG. 5 while changing the mixing ratio in an atmosphere of nitrogen gas and argon mixed gas, and FIG. 31 shows the flow rate of the argon and nitrogen mixed gas. FIG. 32 is a graph showing changes in the concentration of oxygen precipitates at the peak due to the mixing ratio of the argon and nitrogen mixed gas.
[0046]
In FIG. 9, (a) shows the case where the mixing ratio of nitrogen gas and argon gas is 7: 3, (b) shows the case where it is 5: 5, and (c) is the opposite of (a). Represents the case of 3: 7. Here, it can be seen that as the mixing ratio of nitrogen gas increases, the peak of the vacancy concentration profile gradually moves toward the wafer surface, and the concentration value at the peak also increases. On the other hand, it can be seen that as the mixing ratio of nitrogen gas increases, the denuded zone in which oxygen precipitates are not formed by the subsequent heat treatment also decreases rapidly.
[0047]
FIG. 31 shows a mixture of argon and nitrogen under the same conditions as the RTA process of FIG. 5, that is,
[0048]
FIG. 32 shows an argon / nitrogen gas mixing ratio of 3/1, 2.5 / 1.5, 2/2, 1.5 / 2.5 under the same conditions as the RTA process of FIG. Perform RTA process while changing to 1/3 liter / min, then measure oxygen precipitate concentration at peak after heat treatment at 800 ° C for 4 hours and 1600 ° C for 16 hours under nitrogen gas atmosphere It is shown. Here, it can be seen that the concentration of oxygen precipitates increases as the mixing ratio of nitrogen gas increases at the same mixed gas flow rate (4 liters / minute).
[0049]
In the present invention, the process conditions of the RTA process, that is, the ratio and flow rate of the mixed gas, the temperature increase rate, the annealing temperature and time, and the temperature decrease rate can be adjusted in various ways. The size of the bakery concentration value in the region, the vacancy concentration value in the bulk region, the size of the denuded zone, and the like are considered.
[0050]
FIG. 33 is a graph showing changes in the concentration of oxygen precipitates at the peak after performing the RTA process of FIG. 5 while changing the temperature increase rate according to an embodiment of the present invention. Other process conditions were kept constant for comparison. That is, the mixing ratio of nitrogen gas and argon gas was set to 5: 5, the annealing temperature for rapid thermal processing was set to 1250 ° C., the annealing time was set to 10 seconds, and the temperature decrease rate was set to 33 ° C./second. Further, as described above, the subsequent heat treatment was performed on all wafers at 800 ° C. for 4 hours and at 1600 ° C. for 16 hours in a nitrogen atmosphere. The results are shown in Table 1 below.
[Table 1]
[0051]
As apparent from FIG. 33 and Table 1, the concentration of oxygen precipitates at the peak is not greatly affected by the rate of temperature increase.
[0052]
FIG. 34 is a graph obtained by measuring the concentration change of oxygen precipitates at the peak after performing the RTA process of FIG. 5 while changing the heat treatment time according to an embodiment of the present invention. Other process conditions were kept constant for comparison. That is, the mixing ratio of nitrogen gas and argon gas was set to 5: 5, the temperature increase rate was set to 50 ° C./second, the annealing temperature for rapid thermal processing was set to 1250 ° C., and the temperature decrease rate was set to 33 ° C./second. Further, as described above, the subsequent heat treatment was performed on all wafers at 800 ° C. for 4 hours and at 1600 ° C. for 16 hours in a nitrogen atmosphere. The results are shown in Table 2 below.
[Table 2]
[0053]
As apparent from FIG. 34 and Table 2, the concentration of oxygen precipitates at the peak is not greatly affected by the annealing time. The concentration of oxygen precipitates at the peak is at least 109/ CmThreeIn order to achieve this, the annealing time of the present invention must be at least 5 seconds.
[0054]
FIG. 35 is a graph obtained by measuring the concentration change of oxygen precipitates at the peak after performing the RTA process of FIG. 5 while changing the heat treatment temperature according to an embodiment of the present invention. Other process conditions were kept constant for comparison. That is, the mixing ratio of nitrogen gas and argon gas was set to 5: 5, the temperature increase rate was set to 50 ° C./second, the annealing time for rapid heat treatment was set to 10 ° C., and the temperature decrease rate was set to 33 ° C./second. Further, as described above, the subsequent heat treatment was performed on all wafers at 800 ° C. for 4 hours and at 1600 ° C. for 16 hours in a nitrogen atmosphere. The results are shown in Table 2 below.
[Table 3]
[0055]
As is clear from FIG. 35 and Table 3, the concentration of oxygen precipitates at the peak is not greatly affected by the annealing temperature. The concentration of oxygen precipitates at the peak is at least 109/ CmThreeIn order to achieve this, the annealing temperature of the present invention must be at least 1250 ° C. However, the annealing temperature and annealing time are closely related to the concentration of oxygen precipitates. When considering the results of FIG. 34, in order to obtain the same oxygen precipitate concentration, the annealing time can be relatively short when the annealing temperature is high, and conversely, the annealing time is relatively low when the annealing temperature is low. Can be long.
[0056]
FIG. 36 is a graph obtained by measuring the concentration change of oxygen precipitates at the peak after performing the RTA process of FIG. 5 while changing the temperature decrease rate according to an embodiment of the present invention. Other process conditions were made constant for comparison. That is, the mixing ratio of nitrogen gas and argon gas was set to 5: 5, the rate of temperature increase was set to 50 ° C./second, the annealing temperature for rapid thermal processing was set to 1250 ° C., and the annealing time was set to 10 seconds. Further, as described above, the subsequent heat treatment was performed on all wafers at 800 ° C. for 4 hours and at 1600 ° C. for 16 hours in a nitrogen atmosphere. The results are shown in Table 4 below.
[Table 4]
[0057]
As is clear from FIG. 36 and Table 4, the concentration of oxygen precipitates at the peak is not greatly affected by the temperature decrease rate. Moreover, it turns out that the density | concentration of the oxygen precipitate in a peak increases a little as the temperature fall rate becomes large.
[0058]
FIG. 10 shows a concentration profile of oxygen precipitates at the time of heat treatment after the RTA process according to an embodiment of the present invention. In FIG. 10, (1) is a nitrogen gas atmosphere, (2) is a mixed gas atmosphere of nitrogen gas and argon gas, (3) is a mixed gas atmosphere of nitrogen gas and hydrogen gas, (4) is an argon gas atmosphere, (5) ▼ is a concentration profile of oxygen precipitates formed by performing the RTA process of FIG. 5 in a hydrogen gas atmosphere and then performing a heat treatment.
[0059]
For comparison, rapid thermal processing was performed at a temperature of 1250 ° C. for 10 seconds, and the subsequent thermal processing was performed at 800 ° C. for 4 hours and 1600 ° C. for 16 hours in a nitrogen atmosphere as described above. I went there. The results are shown in Table 5 below.
[Table 5]
[0060]
FIG. 11 is a diagram for explaining the COP decomposition process in the vicinity of the surface of the silicon wafer as the RTA process of FIG. 5 is performed under an argon gas atmosphere. Generally, the COP formed during ingot growth by the Czochralski method is a cracked octahedral void, and a silicon oxide film 22 is formed on the inner wall side of the void 20. Under the atmosphere of a gas having an interstitial silicon injection effect on the wafer surface during the RTA process of FIG. 5, such as argon gas or hydrogen gas, a phenomenon occurs in which COP near the surface is decomposed.
[0061]
Explaining the decomposition mechanism in more detail, the initial oxygen concentration O contained in the ingot during ingot growth isiAs cooling progresses, it becomes excessively foamed beyond its solubility at the cooling temperature. Accordingly, even in the wafer, the initial oxygen concentration is excessively bubbled above the solubility curve having a constant concentration (S in FIG. 11). However, on the wafer surface, the initial oxygen concentration is increased by the diffusion to the wafer surface. 11 S) or less. For this reason, in the bulk region of the wafer, the excessively bubbled initial oxygen is supplied into the void 20 to form the silicon oxide film 22, whereas the vicinity of the wafer surface (that is, the solubility line and the initial oxygen concentration line) At a depth of less than or equal to the intersection “T”), the initial oxygen concentration is below the solubility line, so that oxygen is released from the
[0062]
Due to the COP decomposition effect, as described later, the range of wafers to which the rapid thermal process according to the present invention is applied is further expanded. Further, as shown in Table 5, hydrogen gas is more effective for decomposition of COP than argon gas.
[0063]
12 to 16 are photographs showing the distribution of oxygen precipitates formed by performing the RTA process of FIG. 5 for each case of FIG. 10 and then performing a heat treatment process. 12 shows a case where nitrogen gas is used, FIG. 13 shows a case where argon gas is used, FIG. 14 shows a case where hydrogen gas is used, and FIG. 15 shows a mixed gas of nitrogen gas and argon gas. FIG. 16 shows a case where a mixed gas of nitrogen gas and hydrogen gas is used. In each figure, the left side is the front side of the wafer, and the right side is the back side of the wafer.
[0064]
17 to 21 show the depth of the denuded zone in the vicinity of the front surface of the wafer without oxygen precipitates formed by performing the RTA process of FIG. 5 for each case of FIG. 10 and then performing a heat treatment. It is the photograph shown. 17 shows a case where nitrogen gas is used, FIG. 18 shows a case where argon gas is used, FIG. 19 shows a case where hydrogen gas is used, and FIG. 20 shows a mixed gas of nitrogen gas and argon gas. FIG. 21 shows a case where a mixed gas of nitrogen gas and hydrogen gas is used. As apparent from Table 5, when nitrogen gas is used, a denuded zone is hardly secured.
[0065]
22A to 24B are diagrams showing the shape of the COP in the as-grown state and the changed shape after the RTA process of FIG. 5 is performed. In particular, FIGS. 22A and 22B show the case where the RTA process is performed in a nitrogen gas atmosphere, and FIGS. 23A and 23B show the case where the RTA process is performed in a mixed gas atmosphere of nitrogen gas and argon gas. 24A and 24B show the case where the RTA process is performed in a mixed gas atmosphere of nitrogen gas and hydrogen gas. As is clear from Table 5, COP decomposition does not occur in a nitrogen atmosphere, whereas COP decomposition often occurs in a mixed gas atmosphere of argon gas and hydrogen gas. In particular, it can be seen that COP is completely decomposed in an atmosphere of hydrogen gas. Therefore, it can be seen that if the COP is reduced in the as-grown state, the COP is completely decomposed during the rapid heat treatment of FIG.
[0066]
[Wafer preparation]
The present invention relates to controlling the distribution of oxygen precipitates formed by the subsequent heat treatment by performing the rapid heat treatment of FIG. 5 on the silicon wafer. The steps that can be performed and the preparation of the wafer to be applied will be described.
[0067]
FIG. 25 is a process procedure diagram illustrating a process of preparing a silicon wafer according to an embodiment of the present invention, and particularly illustrates a general wafer ring process after crystal growth (S10). A general semiconductor wafering method is described in
[0068]
The RTA process of FIG. 5 of the present invention is performed in the donor keying step (S18). Of course, the heat treatment step of the present invention may be performed separately, but it is preferably performed in the donor keying step from the viewpoint of cost saving. In general, donor keying refers to the fact that oxygen contained in a silicon ingot exists in the form of ions during the manufacture of a subsequent semiconductor device and may act as a donor for implanted ions. In order to prevent this, it refers to a process in which heat treatment is performed in advance during wafer ring to form oxygen precipitates. This is typically done at 700 ° C. for 30 seconds using RTA equipment.
[0069]
FIG. 27 is a schematic view showing a conventional Czochralski puller as an apparatus for performing the crystal growth step (S10). Referring to this, the
[0070]
The jacket or cooling
[0071]
As shown, the crystal pulling mechanism includes a
[0072]
The environmental control system includes a
[0073]
In order to grow a single crystal silicon ingot, the
[0074]
On the other hand, silicon wafers that can obtain the concentration profile of oxygen precipitates controlled as shown in FIG. 4 using the rapid thermal processing process according to the present invention can be roughly classified into three types. That is, a defect-free perfect wafer in which interstitial agglomerates and vacancy agglomerates are not formed over the entire radial direction of the wafer, and vacancy agglomerates are formed only in a vacancy-rich region within a certain radius from the center of the wafer. The semi-perfect wafer where no interstitial agglomerates and vacancy agglomerates are present outside the bakery region, and there is no interstitial agglomeration over the entire wafer, and there are only vacancy agglomerates. It is. However, the wafer to which the present invention is applied is not necessarily limited to this, and any wafer that can apply the principle of the present invention can be applied. That is, as described above, the present invention is to perform the RTA process of FIG. 5 on a predetermined silicon wafer and then perform a heat treatment to obtain a concentration profile of oxygen precipitates as shown in FIG. In addition, the COP may be a silicon wafer that exists in the bulk region of the wafer but does not exist in the denuded zone.
[0075]
In order to prevent defects in silicon wafers, various studies have been conducted to produce high-purity ingots during crystal growth. In particular, techniques for controlling the seed crystal pulling rate and the temperature gradient in the hot zone structure are well known. "The Mechanizm of Swirl Defects Formation in Silicon" by Voronkov, [Journal of Crystal Growth, Vol. 59, 1982, pp. 625-643] discloses a technique related to the control of the ingot pulling speed (V) and the temperature gradient (G) at the contact surface of the ingot-melt. Second International Symposium on Advanced Science and Technology of Silicon Material for Advanced Science and Technology for Silicon Materials Opened from November 25th to 29th, 1996 by the Inventor by Applying this Technology According to the paper “Effect of Crystal Defects on Device Characteristics” published in Japan, if the ratio of V to G (hereinafter referred to as V / G) is above the critical point, a vacancy-rich region is formed and below the critical point. If so, an interstitial-rich region is formed.
[0076]
FIG. 26 is a conceptual diagram showing a relative point defect distribution and V / G relationship in a silicon ingot. Referring to this, V / G is the critical point (V / G during ingot growth).* ), A vacancy-rich region is formed and the critical vacancy concentration (Cv)* ) At the above time, a vacancy agglomerate is formed. And critical interstitial concentration (CI* ) Interstitial agglomerates are formed at the above times. In FIG. 26, (V / G)B * B-Bang is a ring related to interstitial siliconDo(V / G)P * Is O. S. P-van which is F ringDoRepresent.
[0077]
The wafer to which the present invention is applied corresponds to a defect-free perfect wafer in which V / G exists between the B-band and P-band during ingot growth, a semi-perfect wafer including the P-band, and a critical vacancy concentration. Yes (V / G)*Thus, a wafer or the like in which a vacancy agglomerate is formed over the entire wafer.
[0078]
On the other hand, regarding perfect wafers and semi-perfect wafers to which the present invention is applied, U.S. patent application Ser. No. 08 / 989,591 filed by the present inventor and the corresponding CIP application No. 09 / 320,210. And 09 / 320,102. In addition, this is a reference combined with the application, and a detailed description thereof is omitted.
[0079]
FIG. 28 is a schematic view showing the Czochralski puller invented by the present inventor and disclosed in the CIP application, and is an improvement of the
[0080]
As shown, the crystal pulling mechanism includes a
[0081]
The environmental control system includes a
[0082]
FIG. 29 is a schematic view showing an improved Czochralski puller according to an embodiment of the present invention, and FIG. 30 shows an improved main part thereof. Here, the description of the same components as those in FIG. 28 is omitted. That is, as shown in FIG. 30, the improvement is that the shape of the heat shut-off
[0083]
The ring-shaped
[0084]
A
[0085]
The structure of the Czochralski puller shown in FIG. 29 can basically increase the cooling rate of the grown ingot. In general, the size of the void in the crystal-grown ingot is proportional to the square root of the initial vacancy concentration formed at the contact surface between the silicon melt and the ingot, but inversely proportional to the square root of the cooling rate of the ingot. To do. On the other hand, as described with reference to FIG. 11, if the void existing in the ingot is formed below a certain size, even if the void is formed in the ingot during crystal growth, the rapid heat treatment process of the present invention is used. There are no voids in the nude zone.
[0086]
Therefore, in order to reduce the void formed in the ingot according to the object of the present invention, it is necessary to increase the cooling rate of the ingot. On the other hand, when the cooling rate of the ingot increases, the temperature gradient (Gc) increases along the central axis of the ingot to be pulled up. When V / G is set to a constant value so as to have a predetermined defect distribution, the ingot pulling rate is increased. Also gets higher.
[0087]
In the present invention, the temperature of the ingot shaft is at least 1.4 ° until the temperature of the ingot shaft reaches a certain temperature corresponding to the growth stage of the ingot from the temperature of the ingot shaft at the ingot-melt boundary. k / min or more, the lengths “a” and “c” of the inner heat
[0088]
In the puller of FIG. 29, since the cooling rate of the ingot to be grown is large, the pulling rate can be extremely high, for example, about 0.50 mm / min to 1.00 mm / min. As a result, the productivity of the ingot is improved. The In addition, it is possible to further secure a process margin when growing an ingot for the perfect wafer or semi-perfect wafer manufactured in FIG.
[0089]
【The invention's effect】
As described above, according to the present invention, an oxygen precipitate is distributed so that a denuded zone is sufficiently secured near the surface of the wafer and a sufficient gettering effect is obtained in the bulk region of the wafer. A silicon wafer can be formed.
[0090]
Further, a sufficient denuded zone is secured in the vicinity of the wafer surface, and the defect distribution can be freely controlled so that a sufficient gettering effect is obtained in the bulk region of the wafer. In addition, when the puller of the present invention is used, the ingot to be grown can be rapidly cooled, so that the void in the ingot can be reduced.
[0091]
The present invention has been described in detail with reference to the preferred embodiments. However, the present invention is not limited to these embodiments, and is within the scope of the technical idea of the present invention. Various modifications are possible for a knowledgeable person.
[0092]
In addition, the above embodiments are merely illustrative of the idea of the present invention, and various modifications are possible within the concept of the present invention. In particular, the temperature, time, cooling rate, gas mixing ratio, and the like of the rapid heat treatment process can be set in various ways, and various puller structures are possible even at the wafer preparation stage.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing the structure of a conventional MOS transistor formed near the surface of a silicon wafer.
FIG. 2 is a view showing a concentration profile of oxygen precipitates on a conventional silicon wafer.
FIG. 3 is a diagram showing a concentration profile of oxygen precipitates with respect to another conventional silicon wafer.
FIG. 4 is a view schematically showing a concentration profile of oxygen precipitates on a silicon wafer according to an embodiment of the present invention.
FIG. 5 is a time chart of an RTA process performed according to an embodiment of the present invention.
6 is a diagram showing a concentration profile of point defects after performing the RTA process of FIG. 5 in a nitrogen gas atmosphere.
7 is a diagram showing a concentration profile of point defects after performing the RTA process of FIG. 5 in an argon gas atmosphere.
8 is a diagram showing a concentration profile of point defects after performing the RTA process of FIG. 5 in a hydrogen gas atmosphere.
FIG. 9 is a diagram showing a vacancy concentration profile after performing the RTA process of FIG. 5 while changing the mixing ratio in a mixed gas atmosphere of nitrogen gas and argon gas.
FIG. 10 is a diagram showing a concentration profile of oxygen precipitates by a subsequent heat treatment after performing an RTA process according to the present invention.
11 is a diagram for explaining a COP decomposition process in the vicinity of the surface of a silicon wafer as the RTA process of FIG. 5 is performed under an argon gas atmosphere.
12 is a photograph showing a distribution of oxygen precipitates formed by subsequent heat treatment after performing the RTA process of FIG. 5 in a nitrogen gas atmosphere.
13 is a photograph showing a distribution of oxygen precipitates formed by subsequent heat treatment after performing the RTA process of FIG. 5 in an argon gas atmosphere.
14 is a photograph showing a distribution of oxygen precipitates formed by subsequent heat treatment after performing the RTA process of FIG. 5 in a hydrogen gas atmosphere.
15 is a photograph showing the distribution of oxygen precipitates formed by subsequent heat treatment after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and argon gas.
16 is a photograph showing a distribution of oxygen precipitates formed by subsequent heat treatment after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and hydrogen gas.
17 is a photograph showing the depth of a denuded zone formed by subsequent heat treatment after performing the RTA process of FIG. 5 under a nitrogen gas atmosphere.
18 is a photograph showing the depth of a denuded zone formed by subsequent heat treatment after performing the RTA process of FIG. 5 under an argon gas atmosphere.
19 is a photograph showing the depth of a denuded zone formed by subsequent heat treatment after performing the RTA process of FIG. 5 under a hydrogen gas atmosphere.
20 is a photograph showing the depth of a denuded zone formed by a subsequent subsequent heat treatment after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and argon gas.
FIG. 21 is a photograph showing the depth of a denuded zone formed by subsequent heat treatment after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and hydrogen gas.
22A is a photograph showing the shape of the COP in the as-grown state, and FIG. 22B shows the changed shape after the RTA process of FIG. 5 is performed in a nitrogen gas atmosphere. It is a photograph.
23A is a photograph showing the shape of a COP in an as-grown state, and FIG. 23B is a view after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and argon gas. It is the photograph which showed the changed shape.
24A is a photograph showing the shape of a COP in an as-grown state, and FIG. 24B is a view after performing the RTA process of FIG. 5 in a mixed gas atmosphere of nitrogen gas and hydrogen gas. It is the photograph which showed the changed shape.
FIG. 25 is a process flowchart showing a process according to an embodiment of the present invention.
FIG. 26 is a conceptual diagram showing a relative point defect distribution and V / G relationship in a silicon ingot.
FIG. 27 is a schematic view showing a conventional Czochralski puller.
FIG. 28 is a schematic view showing a conventional Czochralski puller invented by the present inventor.
FIG. 29 is a schematic diagram illustrating a Czochralski puller improved according to an embodiment of the present invention.
30 is a view showing a main part of the Czochralski puller of FIG. 29. FIG.
FIG. 31 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the flow rates of nitrogen gas and argon gas according to an embodiment of the present invention.
32 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the mixing ratio of nitrogen gas and argon gas according to an embodiment of the present invention.
FIG. 33 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the rate of temperature increase according to an embodiment of the present invention.
FIG. 34 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the heat treatment time according to an embodiment of the present invention.
FIG. 35 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the heat treatment temperature according to an embodiment of the present invention.
36 is a graph obtained by measuring a change in concentration of oxygen precipitates at a peak after performing the RTA process of FIG. 5 while changing the temperature decrease rate according to an embodiment of the present invention.
[Explanation of symbols]
10 Silicon substrate
10a Bulk region
10b Denud zone
12 Source region
14 Drain region
16 Gate insulation film
18 Gate electrode
20 voids
22 Silicon oxide film
100, 200 Czochralski Pula
102, 202 Heated pack
104, 204 heater
106,206 crucible
108, 208 Susceptor
110, 210 Rotating shaft
112, 212 1st direction
114, 214 Heat shield
116, 216 Heat absorption material
120, 220 Crystal pulling shaft
120a, 220a Crystal holder
122, 222 Second direction
124, 224 seed crystal
126, 226 Melt
128, 228 ingot
130, 230 Chamber seal
131,231 Ingot-melt interface
132, 232 Cooling jacket
234, 300 Heat insulation housing
310 Internal heat shield housing wall
320 Heat insulation housing bottom
330 External heat shield housing wall
340 Heat shut-off housing lid
350 Support member
360 Thermal shut-off valve
Claims (20)
前記ウェーハをウェーハの表面でベーカンシ注入効果をもつガス及びインタースティシャルシリコン注入効果をもつガスの混合ガス雰囲気下で急速加熱・急速冷却処理を行うことにより、該急速加熱・急速冷却処理に後続する熱処理中に酸素析出物が成長する場所としての役目をする核生成中心を発生させ、これにより発生する前記ウェーハの前面から背面までの前記核生成中心の濃度プロファイルが、前面及び背面から所定深さで各々第1ピーク及び第2ピークを示し、前記前面及び背面から各々第1ピーク及び第2ピークに達する前に臨界値以下に維持され、前記第1ピーク及び第2ピーク間のバルク領域で核生成中心の濃度プロファイルを凹状にする急速加熱・急速冷却処理段階と、を具備し、
前記混合ガスは、窒素ガス+アルゴンガスであるか、または、窒素ガス+水素ガスであり、
前記臨界値が前記急速加熱・急速冷却処理を行った後の待機温度での平衡濃度とされることを特徴とするシリコンウェーハの製造方法。Preparing a silicon wafer;
By performing the rapid thermal processing in a mixed gas atmosphere of a gas having a gas and interstitial silicon injection effect with Bekanshi injection effect of the wafer in the surface of the wafer, subsequent to the rapid thermal processing A nucleation center that serves as a place where oxygen precipitates grow during the heat treatment is generated, and a concentration profile of the nucleation center from the front surface to the back surface of the wafer generated thereby is a predetermined depth from the front surface and the back surface. In the bulk region between the first peak and the second peak, respectively, and is maintained below the critical value before reaching the first peak and the second peak from the front and back, respectively. A rapid heating / cooling treatment step that makes the concentration profile of the production center concave,
The mixed gas is nitrogen gas + argon gas, or nitrogen gas + hydrogen gas,
The silicon wafer manufacturing method, wherein the critical value is an equilibrium concentration at a standby temperature after the rapid heating / cooling treatment .
。The method for manufacturing a silicon wafer according to claim 3, wherein the heat treatment step after the rapid heating / rapid cooling treatment step is performed at 800 ° C to 1000 ° C for 4 to 20 hours.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199950467 | 1999-11-13 | ||
KR19990050467 | 1999-11-13 | ||
KR10-2000-0057344A KR100378184B1 (en) | 1999-11-13 | 2000-09-29 | Silicon wafer having controlled distribution of defects, process for the preparation of the same and czochralski puller for manufacturing monocrystalline silicon ingot |
KR200057344 | 2000-09-29 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141901A Division JP2006287247A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
JP2006141900A Division JP2006287246A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203210A JP2001203210A (en) | 2001-07-27 |
JP4685231B2 true JP4685231B2 (en) | 2011-05-18 |
Family
ID=26636320
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000344053A Expired - Fee Related JP4685231B2 (en) | 1999-11-13 | 2000-11-10 | Silicon wafer manufacturing method |
JP2006141900A Ceased JP2006287246A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
JP2006141901A Pending JP2006287247A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
JP2008227383A Pending JP2009040681A (en) | 1999-11-13 | 2008-09-04 | Czochralski puller for manufacturing monocrystalline silicon ingot |
JP2008227384A Expired - Lifetime JP4975704B2 (en) | 1999-11-13 | 2008-09-04 | Silicon wafer manufacturing method |
JP2008227382A Expired - Lifetime JP4975703B2 (en) | 1999-11-13 | 2008-09-04 | Silicon wafer manufacturing method |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141900A Ceased JP2006287246A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
JP2006141901A Pending JP2006287247A (en) | 1999-11-13 | 2006-05-22 | Hydrogen sensor |
JP2008227383A Pending JP2009040681A (en) | 1999-11-13 | 2008-09-04 | Czochralski puller for manufacturing monocrystalline silicon ingot |
JP2008227384A Expired - Lifetime JP4975704B2 (en) | 1999-11-13 | 2008-09-04 | Silicon wafer manufacturing method |
JP2008227382A Expired - Lifetime JP4975703B2 (en) | 1999-11-13 | 2008-09-04 | Silicon wafer manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (6) | JP4685231B2 (en) |
KR (1) | KR100378184B1 (en) |
DE (2) | DE10055648B4 (en) |
TW (1) | TW501177B (en) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
JP3709494B2 (en) * | 1999-02-26 | 2005-10-26 | 株式会社Sumco | Heat shielding member of silicon single crystal pulling device |
KR100378184B1 (en) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | Silicon wafer having controlled distribution of defects, process for the preparation of the same and czochralski puller for manufacturing monocrystalline silicon ingot |
JP4055343B2 (en) * | 2000-09-26 | 2008-03-05 | 株式会社Sumco | Heat treatment method for silicon semiconductor substrate |
JP2002110685A (en) * | 2000-09-27 | 2002-04-12 | Shin Etsu Handotai Co Ltd | Thermal processing method of silicon wafer |
JP4567251B2 (en) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | Silicon semiconductor substrate and manufacturing method thereof |
JP4549589B2 (en) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | Silicon semiconductor substrate and manufacturing method thereof |
KR100445190B1 (en) * | 2001-11-13 | 2004-08-21 | 주식회사 실트론 | Manufacturing method of silicon single crystal ingot |
DE10205084B4 (en) | 2002-02-07 | 2008-10-16 | Siltronic Ag | Process for the thermal treatment of a silicon wafer and silicon wafer produced thereby |
JP2003257984A (en) * | 2002-03-05 | 2003-09-12 | Sumitomo Mitsubishi Silicon Corp | Silicon wafer and its manufacturing method |
KR20040007025A (en) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | Method for manufacturing a semiconductor wafer |
JP2004107132A (en) * | 2002-09-18 | 2004-04-08 | Sumitomo Mitsubishi Silicon Corp | Heat shielding member for silicon single crystal pulling apparatus |
JP4853027B2 (en) * | 2006-01-17 | 2012-01-11 | 信越半導体株式会社 | Method for producing silicon single crystal wafer |
JP5239155B2 (en) | 2006-06-20 | 2013-07-17 | 信越半導体株式会社 | Method for manufacturing silicon wafer |
DE102007009281B4 (en) * | 2007-02-26 | 2013-03-14 | Infineon Technologies Austria Ag | Method for producing material precipitates and semiconductor material disc and semiconductor components |
JP5167654B2 (en) | 2007-02-26 | 2013-03-21 | 信越半導体株式会社 | Method for producing silicon single crystal wafer |
WO2009151077A1 (en) * | 2008-06-10 | 2009-12-17 | 株式会社Sumco | Method for manufacturing silicon single crystal wafer, and silicon single crystal wafer |
JP5590644B2 (en) * | 2009-03-09 | 2014-09-17 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
KR101657970B1 (en) | 2009-04-13 | 2016-09-20 | 신에쯔 한도타이 가부시키가이샤 | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device |
JP5439305B2 (en) | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | Silicon substrate manufacturing method and silicon substrate |
DE102010041639A1 (en) * | 2010-09-29 | 2012-03-29 | Wacker Chemie Ag | Purification of polysilicon fragments comprises a wet-chemical treatment of the polysilicon fragments in an aqueous mixture of hydrogen fluoride and hydrogen chloride and a subsequent thermal treatment of the polysilicon fragments |
JP5572569B2 (en) | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | Silicon substrate manufacturing method and silicon substrate |
JP5825931B2 (en) * | 2011-08-25 | 2015-12-02 | グローバルウェーハズ・ジャパン株式会社 | Manufacturing method of solid-state imaging device |
JP5621791B2 (en) | 2012-01-11 | 2014-11-12 | 信越半導体株式会社 | Manufacturing method of silicon single crystal wafer and electronic device |
JP6044660B2 (en) | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | Silicon wafer manufacturing method |
KR101759876B1 (en) | 2015-07-01 | 2017-07-31 | 주식회사 엘지실트론 | Wafer and method for analyzing defect of the wafer |
JP6704781B2 (en) | 2016-04-27 | 2020-06-03 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer |
JP6716344B2 (en) | 2016-06-01 | 2020-07-01 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer heat treatment method |
JP7078496B2 (en) * | 2018-08-30 | 2022-05-31 | グローバルウェーハズ・ジャパン株式会社 | Manufacturing method of silicon wafer |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01242500A (en) * | 1988-03-25 | 1989-09-27 | Mitsubishi Metal Corp | Production of silicon substrate |
IT1242014B (en) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | PROCEDURE FOR THE TREATMENT OF SILICON SLICES TO OBTAIN IN IT CONTROLLED PRECIPITATION PROFILES FOR THE PRODUCTION OF ELECTRONIC COMPONENTS. |
DE69127551T2 (en) * | 1991-06-24 | 1998-01-08 | Komatsu Denshi Kinzoku Kk | DEVICE FOR DRAWING A SINGLE CRYSTAL |
JPH05291097A (en) * | 1992-04-10 | 1993-11-05 | Nippon Steel Corp | Silicon substrate and manufacture thereof |
JP2940892B2 (en) * | 1992-06-03 | 1999-08-25 | 三菱マテリアル株式会社 | Single crystal pulling device |
US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
DE69533114T2 (en) * | 1995-12-08 | 2005-06-09 | Shin-Etsu Handotai Co., Ltd. | METHOD AND DEVICE FOR PREPARING CRYSTALS |
KR100240023B1 (en) * | 1996-11-29 | 2000-01-15 | 윤종용 | Method of annealing semiconductor wafer and semiconductor wafer using the same |
SG64470A1 (en) * | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
SG105513A1 (en) * | 1997-04-09 | 2004-08-27 | Memc Electronics Materials Inc | Low defect density, ideal oxygen precipitating silicon |
JP3144631B2 (en) * | 1997-08-08 | 2001-03-12 | 住友金属工業株式会社 | Heat treatment method for silicon semiconductor substrate |
JPH1192283A (en) * | 1997-09-18 | 1999-04-06 | Toshiba Corp | Silicon wafer and its production |
US5922127A (en) * | 1997-09-30 | 1999-07-13 | Memc Electronic Materials, Inc. | Heat shield for crystal puller |
JP3587231B2 (en) * | 1998-01-27 | 2004-11-10 | 三菱住友シリコン株式会社 | Silicon single crystal pulling device |
JP4166316B2 (en) * | 1998-02-27 | 2008-10-15 | Sumco Techxiv株式会社 | Single crystal manufacturing equipment |
JP4195738B2 (en) * | 1998-04-08 | 2008-12-10 | Sumco Techxiv株式会社 | Single crystal manufacturing equipment |
JP3670493B2 (en) * | 1998-10-09 | 2005-07-13 | 東芝セラミックス株式会社 | Single crystal pulling device |
CN1296526C (en) * | 1998-10-14 | 2007-01-24 | Memc电子材料有限公司 | Thermally annealed, low defect density single crystal silicon |
JP3709494B2 (en) * | 1999-02-26 | 2005-10-26 | 株式会社Sumco | Heat shielding member of silicon single crystal pulling device |
US6197111B1 (en) * | 1999-02-26 | 2001-03-06 | Memc Electronic Materials, Inc. | Heat shield assembly for crystal puller |
EP1175696A2 (en) * | 1999-05-03 | 2002-01-30 | STEAG RTP Systems GmbH | Method for generating defects in a grid support of a semiconductor material |
DE10006589A1 (en) * | 1999-05-26 | 2000-12-07 | Samsung Electronics Co Ltd | Heat shield, for a Czochralski single crystal silicon ingot growth apparatus, comprises an internally insulated annular housing with a sloping bottom held within the crucible by a support element |
KR100378184B1 (en) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | Silicon wafer having controlled distribution of defects, process for the preparation of the same and czochralski puller for manufacturing monocrystalline silicon ingot |
JP2002110685A (en) * | 2000-09-27 | 2002-04-12 | Shin Etsu Handotai Co Ltd | Thermal processing method of silicon wafer |
-
2000
- 2000-09-29 KR KR10-2000-0057344A patent/KR100378184B1/en active IP Right Grant
- 2000-11-10 DE DE10055648.5A patent/DE10055648B4/en not_active Expired - Lifetime
- 2000-11-10 DE DE10066207A patent/DE10066207B4/en not_active Expired - Lifetime
- 2000-11-10 JP JP2000344053A patent/JP4685231B2/en not_active Expired - Fee Related
-
2001
- 2001-05-25 TW TW090112579A patent/TW501177B/en not_active IP Right Cessation
-
2006
- 2006-05-22 JP JP2006141900A patent/JP2006287246A/en not_active Ceased
- 2006-05-22 JP JP2006141901A patent/JP2006287247A/en active Pending
-
2008
- 2008-09-04 JP JP2008227383A patent/JP2009040681A/en active Pending
- 2008-09-04 JP JP2008227384A patent/JP4975704B2/en not_active Expired - Lifetime
- 2008-09-04 JP JP2008227382A patent/JP4975703B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4975704B2 (en) | 2012-07-11 |
DE10066207B4 (en) | 2013-08-01 |
DE10055648A1 (en) | 2001-08-16 |
KR100378184B1 (en) | 2003-03-29 |
JP2001203210A (en) | 2001-07-27 |
JP2009016864A (en) | 2009-01-22 |
JP2009040681A (en) | 2009-02-26 |
JP2009021623A (en) | 2009-01-29 |
DE10055648B4 (en) | 2014-10-23 |
JP2006287246A (en) | 2006-10-19 |
JP4975703B2 (en) | 2012-07-11 |
KR20010078701A (en) | 2001-08-21 |
JP2006287247A (en) | 2006-10-19 |
TW501177B (en) | 2002-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685231B2 (en) | Silicon wafer manufacturing method | |
JP5484414B2 (en) | Silicon wafer manufacturing method including Ar / NH3 rapid thermal annealing process | |
TWI553173B (en) | An annealing wafer, an annealing wafer, and a method of manufacturing the device | |
US6485807B1 (en) | Silicon wafers having controlled distribution of defects, and methods of preparing the same | |
US6077343A (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
US20070095274A1 (en) | Silicon wafer and method for producing same | |
TWI471940B (en) | Silicon substrate manufacturing method and silicon substrate | |
JP5321460B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP2007254274A (en) | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt | |
US6139625A (en) | Method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
TWI577841B (en) | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof | |
JPWO2009025342A1 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
JPWO2009028658A1 (en) | Silicon single crystal wafer for IGBT, method for manufacturing silicon single crystal wafer for IGBT, method for guaranteeing resistivity of silicon single crystal wafer for IGBT | |
JPH11322490A (en) | Production of silicon single crystal wafer and silicon single crystal wafer | |
JPH1192283A (en) | Silicon wafer and its production | |
JPH10223641A (en) | Manufacture of semiconductor silicon epitaxial wafer and semiconductor device | |
KR100385961B1 (en) | Silicon wafer having controlled distribution of defects, process for the preparation of the same | |
JP2001080992A (en) | Silicon wafer and production of the same | |
JPWO2009025341A1 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4685231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |