JP4683269B2 - Manufacturing method of multilayer ceramic substrate - Google Patents

Manufacturing method of multilayer ceramic substrate Download PDF

Info

Publication number
JP4683269B2
JP4683269B2 JP2005084939A JP2005084939A JP4683269B2 JP 4683269 B2 JP4683269 B2 JP 4683269B2 JP 2005084939 A JP2005084939 A JP 2005084939A JP 2005084939 A JP2005084939 A JP 2005084939A JP 4683269 B2 JP4683269 B2 JP 4683269B2
Authority
JP
Japan
Prior art keywords
green sheet
conductive paste
ceramic substrate
hole
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005084939A
Other languages
Japanese (ja)
Other versions
JP2006269692A (en
Inventor
昌治 平川
潔 畑中
謙二 遠藤
知子 中村
俊伸 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005084939A priority Critical patent/JP4683269B2/en
Publication of JP2006269692A publication Critical patent/JP2006269692A/en
Application granted granted Critical
Publication of JP4683269B2 publication Critical patent/JP4683269B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、層間に跨るビアホールを有する多層セラミック基板及びその製造方法に関するものであり、特に、焼成時の収縮によるビアホールの変形を防止する技術に関する。   The present invention relates to a multilayer ceramic substrate having via holes straddling between layers and a method for manufacturing the same, and more particularly to a technique for preventing deformation of via holes due to shrinkage during firing.

電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミック基板が提案され実用化されている。多層セラミック基板は、複数のセラミック層を積層することにより構成され、各セラミック層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。   In the field of electronic equipment and the like, substrates for mounting electronic devices are widely used. However, in recent years, as a substrate having high reliability in response to demands for reduction in size and weight of electronic devices and multifunctional functions. A multilayer ceramic substrate has been proposed and put into practical use. The multilayer ceramic substrate is formed by laminating a plurality of ceramic layers, and high-density mounting is possible by integrally forming a wiring conductor, an electronic element, and the like in each ceramic layer.

前記多層セラミック基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミック基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミック基板においては、寸法精度は、0.5%程度に留まっている。   The multilayer ceramic substrate is formed by laminating a plurality of green sheets to form a laminate and then firing the laminate. The green sheet is surely shrunk with the sintering in the firing step, which is a major factor for reducing the dimensional accuracy of the multilayer ceramic substrate. Specifically, shrinkage variation occurs with the shrinkage, and the finally obtained multilayer ceramic substrate has a dimensional accuracy of only about 0.5%.

このような状況から、多層セラミック基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミック基板の面内方向の寸法精度を0.05%程度にまで改善することが可能である。
特開平10−75060号公報
Under such circumstances, a so-called non-shrinkage firing method that suppresses shrinkage in the in-plane direction of the green sheet and shrinks only in the thickness direction in the firing process of the multilayer ceramic substrate has been proposed (for example, Patent Document 1). Etc.). As described in Patent Document 1 and the like, when a sheet that does not shrink even at the firing temperature is attached to a laminate of green sheets and firing is performed in this state, shrinkage in the in-plane direction is suppressed, and the thickness direction Only shrinks. According to this method, the dimensional accuracy in the in-plane direction of the multilayer ceramic substrate can be improved to about 0.05%.
JP-A-10-75060

ところで、多層セラミック基板においては、ビアホールやインナービアホール等(以下、これらを総称してビアホールと称する。)が形成されるのが一般的である。これらビアホールは、多層セラミック基板の両表面を含む各セラミック層に形成される電極間の導通を図ることを目的に形成され、さらにはインダクタを形成したり、熱を逃がす等の役割を果たしている。   By the way, in a multilayer ceramic substrate, a via hole, an inner via hole or the like (hereinafter collectively referred to as a via hole) is generally formed. These via holes are formed for the purpose of conduction between the electrodes formed in the ceramic layers including both surfaces of the multilayer ceramic substrate, and further play a role such as forming an inductor and releasing heat.

しかしながら、前記ビアホールが形成された多層セラミック基板を形成しようとすると、仮に前記無収縮焼成方法を採用したとしても、ビアホールの変形等を抑えることができないという大きな問題がある。例えば、前記無収縮焼成方法を用いてビアホールを有する多層セラミック基板を作製しようとすると、グリーンシートの積層体の厚さ方向中央部分(内層部分)においては、外層に比較して収縮抑制の拘束力が弱く、その結果、多層セラミック基板の厚さ方向中央部分においてビアホールの径が表面近傍に比較して大きくなってしまうという現象が発生する。ビアホールの径が大きくなると、不必要に大きな面積を占めたり、インダクタを形成した場合にインダクタンスが小さくなる等の問題があり、さらには、放熱に際して基板内部に熱を放散してしまう等の不都合も生ずる。   However, when it is going to form the multilayer ceramic substrate in which the said via hole was formed, even if it employ | adopts the said non-shrinkage firing method, there exists a big problem that a deformation | transformation etc. of a via hole cannot be suppressed. For example, when trying to produce a multilayer ceramic substrate having a via hole using the non-shrinkage firing method, the shrinkage restraining force in the central portion (inner layer portion) in the thickness direction of the green sheet laminate is smaller than that of the outer layer. As a result, a phenomenon occurs in which the diameter of the via hole becomes larger in the central portion in the thickness direction of the multilayer ceramic substrate than in the vicinity of the surface. When the diameter of the via hole is increased, there are problems such as unnecessarily occupying a large area, and there is a problem that the inductance is reduced when an inductor is formed. Arise.

ある程度大きな孔(いわゆるキャビティ)については、孔の内部の縮率差を補正するために、孔の大きさを変えて設定する方法が提案されている(例えば、特開2003−224360号公報等を参照。)が、ビアホールが形成された多層セラミック基板に応用しようとすると、例えばグリーンシートの貫通孔に充填した銀ペーストが焼成時に剥離してしまう等、多層セラミック基板内部に空隙が発生するという不具合がある。多層セラミック基板内部に空隙が発生すると、例えば表面配線層のエッチングの際にエッチング液が侵入し、これが基板内に長時間残って信頼性等に悪影響を及ぼす等のおそれがある。   For a hole that is somewhat large (so-called cavity), a method of changing the size of the hole to correct the difference in shrinkage inside the hole has been proposed (for example, Japanese Patent Application Laid-Open No. 2003-224360). However, when applying to a multilayer ceramic substrate with via holes formed, for example, the silver paste filled in the through hole of the green sheet is peeled off during firing, and voids are generated inside the multilayer ceramic substrate. There is. If voids are generated inside the multilayer ceramic substrate, for example, an etching solution may enter during etching of the surface wiring layer, and this may remain in the substrate for a long time, adversely affecting reliability and the like.

本発明は、このような従来の実情に鑑みて提案されたものであり、無収縮焼成方法によって形成されたことによる高い寸法精度を有し、しかもビアホールの変形や空隙の発生等がなく、ビアホールの寸法精度にも優れた信頼性の高い多層セラミック基板及びその製造方法を提供することを目的とする。   The present invention has been proposed in view of such a conventional situation, has high dimensional accuracy due to being formed by a non-shrinkage firing method, and is free from deformation of via holes and generation of voids. An object of the present invention is to provide a highly reliable multilayer ceramic substrate excellent in dimensional accuracy and a manufacturing method thereof.

前述の目的を達成するために、本発明の多層セラミック基板の製造方法は、少なくとも一部に貫通孔が形成された複数のグリーンシートを積層し、最外層に収縮抑制用グリーンシートを配して焼成する多層セラミック基板の製造方法であって、貫通孔が形成されたグリーンシートのうちの少なくとも一部において前記貫通孔の周囲に電極パッドとなる導電ペーストパターンを設け、相対的に内層に位置するグリーンシートに設けられた導電ペーストパターンの大きさを外層に位置するグリーンシートに設けられた導電ペーストパターンの大きさよりも大として前記焼結を行うことを特徴とする。
In order to achieve the above-mentioned object, a method for manufacturing a multilayer ceramic substrate of the present invention comprises laminating a plurality of green sheets each having a through-hole formed at least in part and arranging a green sheet for suppressing shrinkage as an outermost layer. A method for manufacturing a multilayer ceramic substrate to be fired, wherein a conductive paste pattern serving as an electrode pad is provided around at least a part of a green sheet in which a through hole is formed, and is positioned relatively in an inner layer The sintering is performed by setting the size of the conductive paste pattern provided on the green sheet to be larger than the size of the conductive paste pattern provided on the green sheet located in the outer layer.

グリーンシートを焼成してセラミック層とする場合、焼結に伴い必ず収縮する。ここで、グリーンシートに貫通孔を形成してビアホールを形成した場合、外周部分では内方に向かって収縮力が働くのに対して、貫通孔の近傍では、貫通孔を中心に外方に向かって放射状に収縮力が働く。すなわち、貫通孔を広げる方向に収縮力が働く。一方、貫通孔の周囲に電極パッドを形成するための導電ペーストパターンを設けて前記焼成を行うと、焼成に伴って導電ペーストパターンも収縮する。このとき、導電ペーストパターンは、その寸法が小さくなる方向に収縮し、前記貫通孔に向かって収縮力が働くことになる。したがって、貫通孔の周囲に前記導電ペーストパターンを形成しておくことで、その内方に向かう収縮力によって前記グリーンシートの貫通孔近傍における外方に向かう収縮力が相殺され、貫通孔(ビアホール)の拡大等が抑制されるものと考えられる。   When a green sheet is fired to form a ceramic layer, it always shrinks with sintering. Here, when the via hole is formed by forming the through hole in the green sheet, the contraction force acts inward in the outer peripheral portion, whereas in the vicinity of the through hole, the through hole is directed outward. The contraction force works radially. That is, contraction force acts in the direction of expanding the through hole. On the other hand, when the conductive paste pattern for forming the electrode pad is provided around the through hole and the baking is performed, the conductive paste pattern also contracts with the baking. At this time, the conductive paste pattern contracts in a direction in which the size is reduced, and a contraction force acts toward the through hole. Accordingly, by forming the conductive paste pattern around the through hole, the outward contraction force in the vicinity of the through hole of the green sheet is offset by the inward contraction force, and the through hole (via hole) It is thought that the expansion of the above is suppressed.

ただし、最外層に収縮抑制用グリーンシートを配して前記焼成を行った場合、表面に近いグリーンシートにおいては前記収縮抑制用グリーンシートによって強く拘束され、面内方向にほとんど収縮することはできないが、積層方向の中央に近い部分のグリーンシートには前記収縮抑制用グリーンシートの拘束力がほとんど働かないため、大きな収縮力が働く。前記貫通孔の近傍部分に関して言えば、表面に近いグリーンシートにおいては前記外方に向かう収縮力は小さく、積層方向の中央に近い部分のグリーンシートにおいては前記外方に向かう収縮力が大きい。   However, when the shrinkage-suppressing green sheet is disposed on the outermost layer and the firing is performed, the green sheet close to the surface is strongly restrained by the shrinkage-suppressing green sheet and can hardly shrink in the in-plane direction. Since the restraining force of the shrinkage-suppressing green sheet hardly acts on the green sheet near the center in the stacking direction, a large shrinking force acts. With regard to the vicinity of the through hole, the contraction force toward the outside is small in the green sheet close to the surface, and the contraction force toward the outside is large in the green sheet near the center in the stacking direction.

このような場合、前記導電ペーストパターン(電極パッド)を一様な大きさで形成し、且つ多層セラミック基板のビアホールを一定の径に保とうとすると、全ての層の前記導電ペーストパターンを最内層の導電ペーストパターンの大きさに合わせる必要があり、設計の自由度が減少する。また、それ以下の大きさで各層の導電ペーストパターンの大きさを揃えると、前記収縮力の相違に対応することができず、多層セラミック基板のビアホールは、例えば前記中央部分が膨らんだ形状となる等、所定の形状とすることが難しい。そこで、本発明では、相対的に内層に位置するグリーンシート(セラミック層)に設けられた導電ペーストパターン(電極パッド)の大きさを、外層に位置するグリーンシート(セラミック層)に設けられた導電ペーストパターン(電極パッド)の大きさよりも大として、前記収縮力の相違に対応している。導電ペーストパターン(電極パッド)の大きさを前記のような設定とすることで、表面に近いグリーンシートにおいては内方に向かう収縮力が小さくなり、積層方向の中央に近い部分のグリーンシートにおいては内方に向かう収縮力が大きくなる。その結果、表面に近い部分から中央に近い部分まで、全てのグリーンシートにおいて、グリーンシート毎に収縮力が適正に相殺され、各セラミック層においてビアホールの形状(径)が一定に保たれ、且つ設計の自由度も確保される。   In such a case, if the conductive paste pattern (electrode pad) is formed in a uniform size and the via hole of the multilayer ceramic substrate is kept at a constant diameter, the conductive paste pattern of all layers is formed as the innermost layer. It is necessary to match the size of the conductive paste pattern, which reduces design freedom. Also, if the conductive paste pattern of each layer is made smaller in size, it cannot cope with the difference in shrinkage force, and the via hole of the multilayer ceramic substrate has, for example, a shape in which the central portion is swollen. It is difficult to obtain a predetermined shape. Therefore, in the present invention, the size of the conductive paste pattern (electrode pad) provided on the green sheet (ceramic layer) relatively positioned on the inner layer is set to the size of the conductive paste pattern (electrode pad) provided on the green sheet (ceramic layer) positioned on the outer layer. The size is larger than the size of the paste pattern (electrode pad), which corresponds to the difference in contraction force. By setting the size of the conductive paste pattern (electrode pad) as described above, the shrinkage force toward the inside is reduced in the green sheet near the surface, and in the green sheet in the portion near the center in the stacking direction. The inward contraction force increases. As a result, the shrinkage force is properly offset for each green sheet, from the part close to the surface to the part close to the center, and the shape (diameter) of the via hole is kept constant in each ceramic layer and designed. Is also secured.

本発明によれば、無収縮焼成方法によって形成されたことによる高い寸法精度を有し、しかもビアホールの変形や空隙の発生等がなく、ビアホールの寸法精度にも優れた信頼性の高い多層セラミック基板を提供することが可能である。また、本発明の製造方法によれば、中心に近い内層から表面に近い外層まで、グリーンシートに働く収縮力を導電ペーストパターンによって効果的に解消することができ、一定の直径を有し変形等による導電ペーストの剥離等の無いビアホールの形成が可能である。   According to the present invention, a highly reliable multilayer ceramic substrate that has high dimensional accuracy due to being formed by a non-shrinkage firing method, is free from deformation of a via hole and generation of voids, and has excellent dimensional accuracy of a via hole. Can be provided. Further, according to the manufacturing method of the present invention, the shrinkage force acting on the green sheet from the inner layer close to the center to the outer layer close to the surface can be effectively eliminated by the conductive paste pattern, and has a constant diameter, deformation, etc. It is possible to form a via hole without peeling of the conductive paste due to.

以下、本発明を適用した多層セラミック基板及びその製造方法について、図面を参照して詳細に説明する。   Hereinafter, a multilayer ceramic substrate to which the present invention is applied and a manufacturing method thereof will be described in detail with reference to the drawings.

本発明の多層セラミック基板1は、図1に示すように、複数層のセラミック層(ここでは8層のセラミック層2a〜2h)を積層し、これらセラミック層2a〜2hを貫通するビアホール3を設けてなるものである。ビアホール3には、導電ペーストの焼成により残存する導電材4が充填された形になっており、この導電材4によって各セラミック層2a〜2hに形成された配線パターンの電極間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール3の断面形状は、通常は円形とするが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形や長方形の角部を丸くしたもの、さらにはこれらを組み合わせた形状等、任意の形状とすることができる。   As shown in FIG. 1, the multilayer ceramic substrate 1 of the present invention is formed by laminating a plurality of ceramic layers (here, eight ceramic layers 2a to 2h) and providing via holes 3 penetrating the ceramic layers 2a to 2h. It will be. The via hole 3 is filled with the conductive material 4 remaining by firing the conductive paste, and the conductive material 4 electrically connects the wiring pattern electrodes formed in the ceramic layers 2a to 2h. And fulfills functions such as conducting heat. The cross-sectional shape of the via hole 3 is usually circular, but is not limited to this, and in order to obtain a large cross-sectional area in a limited shape space range, for example, the corners of an ellipse, an oval, a square or a rectangle are rounded. It can be made into arbitrary shapes, such as a thing and also the shape which combined these.

また、本実施形態の場合、各セラミック層2a〜2gの表面には、それぞれビアホール3に対応してビアホール3の周囲を取り囲む形で円環状の電極パッド5a〜5gが形成されている。これら電極パッド5a〜5gは、各セラミック層2a〜2gの表面に形成された配線パターンや電極パターン等とは独立して形成されていてもよいし、回路を構成し所定の機能を果たす配線パターンや電極パターンに含まれた状態(配線パターンや電極パターン等と電気的に接続された状態)で形成されていてもよい。   In the case of the present embodiment, annular electrode pads 5 a to 5 g are formed on the surfaces of the ceramic layers 2 a to 2 g so as to surround the via holes 3 corresponding to the via holes 3, respectively. These electrode pads 5a to 5g may be formed independently of the wiring patterns, electrode patterns, etc. formed on the surfaces of the ceramic layers 2a to 2g, or may constitute a circuit and perform a predetermined function. Or in a state of being included in the electrode pattern (a state of being electrically connected to a wiring pattern, an electrode pattern, or the like).

本発明の多層セラミック基板1において特徴的なのは、前記電極パッド5a〜5gが同じ大きさで形成されているのではなく、セラミック層2a〜2g毎に形成された電極パッド5a〜5gの大きさ(径)が異なっていることである。具体的には、最も外側に位置するセラミック層2a,2gに形成される電極パッド5a,5gの大きさが最も小さく、内層のセラミック層において次第に電極パッドの大きさが次第に大きくなっている。そして、最内層であるセラミック層2dに形成される電極パッド5dの大きさが最も大きくなっている。   A characteristic of the multilayer ceramic substrate 1 of the present invention is that the electrode pads 5a to 5g are not formed to have the same size, but the size of the electrode pads 5a to 5g formed for each of the ceramic layers 2a to 2g ( (Diameter) is different. Specifically, the size of the electrode pads 5a and 5g formed on the outermost ceramic layers 2a and 2g is the smallest, and the size of the electrode pads gradually increases in the inner ceramic layer. The size of the electrode pad 5d formed on the ceramic layer 2d which is the innermost layer is the largest.

電極パッド5a〜5gの大きさを前記のように設定することで、ビアホール3の内径が全てのセラミック層2a〜2hにおいて一定になり、ビアホール3内部に空隙が発生することもない。これは、前記多層セラミック基板1を作製する際の各セラミック層2a〜2hの収縮が電極パッド5a〜5gの収縮によって制御されたことによるものである。そこで、以下においては、前記多層セラミック基板1の製造方法について説明し、前記収縮の制御について説明する。   By setting the size of the electrode pads 5a to 5g as described above, the inner diameter of the via hole 3 is constant in all the ceramic layers 2a to 2h, and no gap is generated inside the via hole 3. This is because the shrinkage of the ceramic layers 2a to 2h when the multilayer ceramic substrate 1 is manufactured is controlled by the shrinkage of the electrode pads 5a to 5g. Therefore, in the following, a method for manufacturing the multilayer ceramic substrate 1 will be described, and the shrinkage control will be described.

多層セラミック基板を作製するには、先ず、焼成後に各セラミック層となるグリーンシートを用意する。グリーンシートは、セラミック粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記セラミック粉末や有機ビヒクルとしては、公知のものがいずれも使用可能である。   In order to produce a multilayer ceramic substrate, first, green sheets that become ceramic layers after firing are prepared. The green sheet is made by forming a slurry-like dielectric paste obtained by mixing ceramic powder and an organic vehicle, and depositing this on a support such as a polyethylene terephthalate (PET) sheet by a doctor blade method or the like. Form. Any known ceramic powder and organic vehicle can be used.

前記グリーンシートの形成後、所定の位置に貫通孔を形成する。前記貫通孔は、積層後に連通してビアホールを構成するものであり、通常は円形の孔として形成される。勿論、これに限らず、前記の通り、例えば楕円形、長円形、正方形や長方形の角部を丸くしたもの、さらにはこれらを組み合わせた形状等、任意の形状とすることができる。また、貫通孔の孔径は、例えばグリーンシートの厚さが125μm程度の場合、貫通孔への導電ペーストの充填性等を考慮して直径0.1mm程度に設定されるが、導電ペーストの充填を加圧充填等により行うことにより、より小さな孔径で対応することも可能であり、逆に大きな孔径であっても構わない。   After the green sheet is formed, a through hole is formed at a predetermined position. The through holes communicate with each other after stacking to form via holes, and are usually formed as circular holes. Of course, the present invention is not limited to this, and as described above, any shape such as an ellipse, an oval, a square or a rectangle with round corners, or a combination of these may be used. In addition, for example, when the thickness of the green sheet is about 125 μm, the diameter of the through hole is set to about 0.1 mm in diameter considering the filling property of the conductive paste into the through hole. By performing pressure filling or the like, it is possible to cope with a smaller hole diameter, and conversely, a larger hole diameter may be used.

次いで、前記グリーンシートの前記貫通孔に対応して電極パッドを形成するための導電ペーストパターンを形成する。図2は、貫通孔12が設けられたグリーンシート11に導電ペーストパターン13を形成した状態を示すものである。貫通孔12が円形の場合、導電ペーストパターン13も貫通孔12の周囲に同心円形状に形成する。なお、貫通孔12の形状が円形でない場合には、前記導電ペーストパターン13の形状も貫通孔12の形状に合わせることが好ましい。また、前記導電ペーストパターン13の形成に際しては、前記貫通孔12の内部にも導電ペーストを充填する。   Next, a conductive paste pattern for forming an electrode pad corresponding to the through hole of the green sheet is formed. FIG. 2 shows a state where the conductive paste pattern 13 is formed on the green sheet 11 provided with the through holes 12. When the through hole 12 is circular, the conductive paste pattern 13 is also formed concentrically around the through hole 12. When the shape of the through hole 12 is not circular, it is preferable that the shape of the conductive paste pattern 13 is also matched with the shape of the through hole 12. Further, when the conductive paste pattern 13 is formed, the inside of the through hole 12 is also filled with the conductive paste.

前記導電ペーストパターン13の形成に用いられる導電ペーストは、Ag、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、前記導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。   The conductive paste used for forming the conductive paste pattern 13 is prepared by kneading a conductive material made of various conductive metals or alloys such as Ag, Ag-Pd alloy, Cu, Ni and an organic vehicle. is there. The organic vehicle has a binder and a solvent as main components, and the mixing ratio of the conductive material is arbitrary, but usually the binder is 1 to 15% by mass, and the solvent is 10 to 50% by mass. It is blended with the conductive material. Additives selected from various dispersants, plasticizers, and the like may be added to the conductive paste as necessary.

前記のグリーンシートを準備した後、図3に示すように、これを重ねて積層体とする。本実施形態の場合、8枚のグリーンシート11a〜11hを積層して積層体を構成するようにしている。このとき、各グリーンシート11a〜11gに電極パッドを形成するための導電ペーストパターン13a〜13gが形成されているが、グリーンシート11a〜11g毎に導電ペーストパターン13a〜13gの大きさ(径)が異なるように形成している。具体的には、最も外側に位置するグリーンシート11a,11gに形成される導電ペーストパターン13a,13gの大きさが最も小さく、内層となるにしたがって次第に導電ペーストパターンの大きさが次第に大きくなるように形成している。そして、中央部分(最内層)のグリーンシート11dにおいて、最も大きな導電ペーストパターン13dを形成している。   After preparing the said green sheet, as shown in FIG. 3, this is piled up and it is set as a laminated body. In the case of this embodiment, the green body 11a-11h is laminated | stacked and the laminated body is comprised. At this time, the conductive paste patterns 13a to 13g for forming the electrode pads are formed on the green sheets 11a to 11g. However, the size (diameter) of the conductive paste patterns 13a to 13g is different for each of the green sheets 11a to 11g. They are formed differently. Specifically, the size of the conductive paste patterns 13a and 13g formed on the outermost green sheets 11a and 11g is the smallest, and the size of the conductive paste pattern gradually increases as it becomes the inner layer. Forming. The largest conductive paste pattern 13d is formed on the green sheet 11d in the central portion (innermost layer).

このように、大きさの異なる導電ペーストパターン13a〜13gが形成されたグリーンシート11a〜11hの積層体の両側(最外層)に、収縮抑制用グリーンシート14を配し、焼成を行う。収縮抑制用グリーンシート14には、前記グリーンシート11の焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート14間に積層体を挟み込み、焼成を行うことで、前記積層体の収縮が抑えられる。   Thus, the shrinkage | contraction suppression green sheet 14 is distribute | arranged to both sides (outermost layer) of the laminated body of the green sheet 11a-11h in which the electrically conductive paste patterns 13a-13g from which a magnitude | size differs was formed, and baking is performed. The shrinkage-suppressing green sheet 14 is made of a material that does not shrink at the firing temperature of the green sheet 11, such as tridymite or cristobalite, quartz, fused silica, alumina, mullite, zirconia, aluminum nitride, boron nitride, magnesium oxide, silicon carbide. And the like, and the laminate is sandwiched between the shrinkage-suppressing green sheets 14 and fired to suppress shrinkage of the laminate.

図4は、図3に示す積層状態で焼成した後の多層セラミック基板を示すものである。各セラミック層2a〜2hは、焼成に伴い収縮しているが、最も外側のセラミック層2a及び2hでは前記収縮抑制用グリーンシート14の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のセラミック層2d,2eは、前記収縮抑制用グリーンシート14から離れているため、その拘束力が弱く、大きく収縮している。したがって、図4に誇張して描かれているように、焼成後の積層体は、その中央部分が窪んだ形状となっている。   FIG. 4 shows the multilayer ceramic substrate after firing in the laminated state shown in FIG. The ceramic layers 2a to 2h are shrunk with firing, but in the outermost ceramic layers 2a and 2h, the restraining force of the shrinkage-suppressing green sheet 14 is strong and hardly shrunk. On the other hand, since the ceramic layers 2d and 2e in the central portion in the stacking direction are separated from the shrinkage-suppressing green sheet 14, the binding force is weak and the ceramic layers 2d and 2e are greatly contracted. Therefore, as exaggeratedly depicted in FIG. 4, the fired laminate has a shape with a depressed central portion.

一方、各グリーンシート11a〜11hに形成された貫通孔12は、互いに連通してビアホールとして焼成後の積層体に残るが、前記のように電極パッドを形成するための導電ペーストパターン13a〜13gの大きさを制御することで、各グリーンシート11a〜11hに形成された貫通孔12の大きさ(直径)が一定に保たれ、例えば中央部分が膨らむ等の変形が生ずることはない。これは次のような理由による。   On the other hand, the through holes 12 formed in each of the green sheets 11a to 11h are communicated with each other and remain as via holes in the fired laminate, but as described above, the conductive paste patterns 13a to 13g for forming the electrode pads are formed. By controlling the size, the size (diameter) of the through hole 12 formed in each of the green sheets 11a to 11h is kept constant, and deformation such as, for example, the central portion inflating does not occur. This is due to the following reason.

図5は、最外層のグリーンシート11aにおける収縮力の様子を模式的に示すものであり、図6は、中央部分のグリーンシート11dにおける収縮力の様子を模式的に示すものである。各図において、(a)はグリーンシートの収縮力を示し、(b)は導電ペーストパターンの収縮力を示す。   FIG. 5 schematically shows the state of contraction force in the outermost green sheet 11a, and FIG. 6 schematically shows the state of contraction force in the central green sheet 11d. In each figure, (a) shows the contraction force of the green sheet, and (b) shows the contraction force of the conductive paste pattern.

図5(a)に示すように、グリーンシート11aにおいては、外周では内方に向かう収縮力が働き、貫通孔12の周囲では外方に向かう収縮力が放射状に働く。ただし、最外層であるグリーンシート11aでは、グリーンシート11aに前記収縮抑制用グリーンシート14の拘束力が強く働いているので、前記収縮力F1は小さいものとなっている。一方、導電ペーストパターン13aには、図5(b)に示すように、その寸法を小さくする方向、すなわち貫通孔12の周囲において内方に向かう収縮力F2が働く。この収縮力F2は、導電ペーストパターンの大きさに依存しており、導電ペーストパターンが大きければ大きく、小さければ小さくなる。図5(a)に示すグリーンシート11aでは、貫通孔12の周囲における外方に向かう収縮力F1が小さいものであるので、前記導電ペーストパターン13aの大きさ(直径r)を小さくすることで、これに釣り合うような収縮力F2を生じさせればよい。   As shown in FIG. 5 (a), in the green sheet 11a, an inward contraction force acts on the outer periphery, and an outward contraction force acts radially around the through hole 12. However, in the green sheet 11a which is the outermost layer, since the restraining force of the shrinkage-suppressing green sheet 14 is acting on the green sheet 11a, the shrinkage force F1 is small. On the other hand, as shown in FIG. 5B, the conductive paste pattern 13 a is subjected to a contraction force F <b> 2 that is directed inward in the direction of reducing the size, that is, around the through hole 12. The contraction force F2 depends on the size of the conductive paste pattern, and is larger when the conductive paste pattern is larger and smaller when it is smaller. In the green sheet 11a shown in FIG. 5 (a), since the contraction force F1 outward in the periphery of the through hole 12 is small, by reducing the size (diameter r) of the conductive paste pattern 13a, What is necessary is just to produce the contraction force F2 which balances this.

これに対して、積層体の中央部分のグリーンシート11dの場合にも、図6(a)に示すように、前記グリーンシート11aと同様、外周では内方に向かう収縮力が働き、貫通孔12の周囲では外方に向かう収縮力が放射状に働くが、収縮抑制用グリーンシート14から遠くその拘束力が弱いので、その収縮力F3は前記収縮力F1に比べて大きい。そこで、このグリーンシート11dにおいては、図6(b)に示すように、前記導電ペーストパターン13aよりも大きな直径R(>r)を有する導電ペーストパターン13dを形成し、前記大きな収縮力F3を打ち消すようにする。前記導電ペーストパターン13dの大きさ(直径R)を大きくすることで、大きな収縮力F4が働き、前記収縮力F3が相殺される。   On the other hand, in the case of the green sheet 11d at the center of the laminated body, as shown in FIG. 6A, similar to the green sheet 11a, an inward contraction force acts on the outer periphery, and the through hole 12 Although the contraction force toward the outside works radially around the area, the contraction force F3 is larger than the contraction force F1 because the restraint force is weak because it is far from the contraction-inhibiting green sheet 14. Therefore, in this green sheet 11d, as shown in FIG. 6B, a conductive paste pattern 13d having a larger diameter R (> r) than the conductive paste pattern 13a is formed, and the large shrinkage force F3 is canceled out. Like that. By increasing the size (diameter R) of the conductive paste pattern 13d, a large contraction force F4 works and the contraction force F3 is offset.

以上のような考えに基づき、外層から内層に向かってグリーンシート11a〜11gに形成する導電ペーストパターン13a〜13gの大きさを次第に大きくすることで、各グリーンシート11a〜11gにおける収縮力と導電ペーストパターン13a〜13gの収縮力が釣り合い、収縮状態が均等になる。なお、この場合、各グリーンシート11a〜11gの収縮分布に合わせて導電ペーストパターン13a〜13gの大きさを設定することが好ましい。その結果、形成されるビアホール(貫通孔12)は、直径が一定で中央部の膨らみ等のない良好な状態で形成される。   Based on the above ideas, by gradually increasing the size of the conductive paste patterns 13a to 13g formed on the green sheets 11a to 11g from the outer layer to the inner layer, the contraction force and the conductive paste in each of the green sheets 11a to 11g The contraction forces of the patterns 13a to 13g are balanced, and the contraction state becomes uniform. In this case, it is preferable to set the sizes of the conductive paste patterns 13a to 13g according to the shrinkage distribution of the green sheets 11a to 11g. As a result, the via hole (through hole 12) to be formed is formed in a good state with a constant diameter and no swelling of the central portion.

例えば図7に示すように、各グリーンシート11の貫通孔12の周囲に導電ペーストパターンを形成せずに、収縮抑制用グリーンシート14で挟み込んだ状態で焼成を行った場合、図8に示すように、焼成後にビアホールに膨れ等が生じ、例えばビアホールに充填された導電材15が剥離して空隙Kが形成される等の不都合が生ずる。   For example, as shown in FIG. 7, when firing is performed in a state where the conductive paste pattern is not formed around the through-holes 12 of each green sheet 11 and sandwiched between the shrinkage-suppressing green sheets 14, as shown in FIG. In addition, the via hole is swollen after firing, and for example, the conductive material 15 filled in the via hole is peeled off and the gap K is formed.

ところで、先の例では、各グリーンシート11a〜11gに所定の大きさの関係を満たす導電ペーストパターン13a〜13gを形成したが、必ずしも全てのグリーンシートにおいて導電ペーストパターンの大きさが前記関係を満たさなくてもよい。例えば、図9は、グリーンシート11bに比較的大きな導電ペーストパターン13bが形成された例である。多層セラミック基板においては、グランド等の大きな電極パターンが形成される場合がある。このような場合にも、他のグリーンシートの導電ペーストパターンが前記大きさの関係を満たせばよく、本発明がこのような大きな電極パターンが挿入される場合を排除するものではない。   In the previous example, the conductive paste patterns 13a to 13g satisfying a predetermined size relationship are formed on the green sheets 11a to 11g. However, the size of the conductive paste pattern does not necessarily satisfy the relationship in all the green sheets. It does not have to be. For example, FIG. 9 shows an example in which a relatively large conductive paste pattern 13b is formed on the green sheet 11b. In a multilayer ceramic substrate, a large electrode pattern such as a ground may be formed. Even in such a case, it is only necessary that the conductive paste pattern of the other green sheet satisfies the above-mentioned size relationship, and the present invention does not exclude the case where such a large electrode pattern is inserted.

なお、前記のように比較的大きな導電ペーストパターン13bが形成された場合、焼成後には図10に示すようにビアホールが良好な状態で形成されるが、図11に示すように、グリーンシート11bに設けられた貫通孔12の形状が、導電ペーストパターン13bの通常パターン部13bと大面積パターン13b側で異なる可能性がある。このような場合には、他のグリーンシートに形成された貫通孔と相似形状を保たなくなるので、厳密には、これを考慮して前記グリーンシート13bに形成する貫通孔12の形状を設計する必要がある。 When the relatively large conductive paste pattern 13b is formed as described above, the via hole is formed in a good state as shown in FIG. 10 after firing, but as shown in FIG. 11, the green sheet 11b is formed in the green sheet 11b. shape of the through hole 12 is provided, can vary in the usual pattern portion 13b 1 and the large-area pattern 13b 2 side of the conductive paste pattern 13b. In such a case, the shape similar to that of the through holes formed in the other green sheets is not maintained. Strictly, the shape of the through holes 12 formed in the green sheet 13b is designed in consideration of this. There is a need.

以上のように、本発明によれば、無収縮工程を採用して精度の高い多層セラミック基板を形成した場合にも、焼成後のビアホールの直径を一定にすることができ、例えばビアホール内部に空隙等が生ずることはない。また、例えばビアホールが放熱ビアの場合には、ビアホール内に充填された円柱状の導電材が途中で細くなることがなく、熱伝導量が低下することもない。   As described above, according to the present invention, the diameter of the via hole after firing can be made constant even when a non-shrinkage process is employed to form a highly accurate multilayer ceramic substrate. Etc. will not occur. For example, when the via hole is a heat radiating via, the columnar conductive material filled in the via hole is not thinned in the middle, and the amount of heat conduction is not reduced.

以上、本発明の実施形態について説明してきたが、本発明がこれら実施形態に限定されるものでないことは言うまでもない。例えば、先の実施形態では、全てビアホールが多層セラミック基板を貫通する形で形成されているが、図12に示すように、ビアホールの片側が塞がっていたり、図13に示すように、両側が塞がっていてもよい。いずれの場合にも、導電ペーストパターンの大きさに関する考えは、先の実施形態の場合と同様であるが、これらの場合には収縮挙動が若干複雑になるので、これを考慮して各導電ペーストパターンを設計することが好ましい。   As mentioned above, although embodiment of this invention was described, it cannot be overemphasized that this invention is not what is limited to these embodiment. For example, in the previous embodiment, all the via holes are formed so as to penetrate the multilayer ceramic substrate. However, as shown in FIG. 12, one side of the via hole is closed, or both sides are closed as shown in FIG. It may be. In any case, the idea regarding the size of the conductive paste pattern is the same as that of the previous embodiment, but in these cases, the shrinkage behavior is slightly complicated, so that each conductive paste is taken into consideration. It is preferable to design the pattern.

また、各グリーンシート(セラミック層2)については、図14に示すように、例えばビアホール3の開口径がセラミック層2の表裏において異なり、ビアホール3の内壁3aがテーパ面となるように形成したり、図15に示すように、ビアホール3の開口部近傍に面取り加工を施し、円弧状の曲面3bとすることも可能である。本発明においては、導電ペーストパターン(電極パッド)の収縮力によってグリーンシートの収縮力を相殺するようにしている。したがって、導電ペーストパターンには大きな力が加わることになる。このような場合、ビアホールが通常の垂直な孔であると、その角部で導電ペーストパターンが分断され、導電ペーストパターンの収縮力が有効に働かなくなる可能性がある。これに対して、セラミック層2を前記図14、あるいは図15に示すような形状とすることで、ビアホール内の導電ペーストと前記導電ペーストパターンの結び付きが強くなり、確実に導電ペーストパターンの収縮力を働かせることが可能である。   Each green sheet (ceramic layer 2) is formed such that, for example, the opening diameter of the via hole 3 differs between the front and back surfaces of the ceramic layer 2 and the inner wall 3a of the via hole 3 has a tapered surface, as shown in FIG. As shown in FIG. 15, it is possible to chamfer the vicinity of the opening of the via hole 3 to form an arcuate curved surface 3b. In the present invention, the contraction force of the green paste is offset by the contraction force of the conductive paste pattern (electrode pad). Therefore, a large force is applied to the conductive paste pattern. In such a case, if the via hole is a normal vertical hole, the conductive paste pattern is divided at the corners, and the shrinkage force of the conductive paste pattern may not work effectively. On the other hand, by making the ceramic layer 2 into the shape as shown in FIG. 14 or FIG. 15, the connection between the conductive paste in the via hole and the conductive paste pattern is strengthened, and the shrinkage force of the conductive paste pattern is ensured. It is possible to work.

以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。   Hereinafter, specific examples to which the present invention is applied will be described based on experimental results.

基板用セラミック材料としてアルミナ−ガラス系誘電体材料を準備した。これを有機バインダー及び有機溶剤と混合し、ドクターブレード法により厚さ125μmのセラミックグリーンシートを作成した。一方収縮抑制用材料としてトリジマイト−シリカ系材料を準備した。これをセラミック材料と同じく有機バインダー及び有機溶剤と混合してドクターブレード法により厚さ125μmの収縮抑制材グリーンシートを作成した。   An alumina-glass dielectric material was prepared as a ceramic material for the substrate. This was mixed with an organic binder and an organic solvent, and a ceramic green sheet having a thickness of 125 μm was prepared by a doctor blade method. On the other hand, a tridymite-silica material was prepared as a shrinkage suppressing material. This was mixed with an organic binder and an organic solvent in the same manner as the ceramic material, and a 125 μm-thickness shrinkage suppression material green sheet was prepared by the doctor blade method.

また、ビアホールを形成するため、各セラミックグリーンシートに貫通孔を形成した。貫通孔の直径はφ0.1mmとし、貫通孔周辺に導電ペーストパターンをパッド径が中央の層から上下に順にφ0.2mm、φ0.18mm、φ0.16mm、φ0.12mm、φ0.1mm(パッド無し)となるように形成し積層した。さらに両側に収縮抑制材グリーンシートを積層した。   Moreover, in order to form a via hole, a through hole was formed in each ceramic green sheet. The diameter of the through hole is φ0.1 mm, and the conductive paste pattern around the through hole is φ0.2 mm, φ0.18 mm, φ0.16 mm, φ0.12 mm, φ0.1 mm in order from the center layer of the pad diameter (no pad) ) And laminated. Furthermore, shrinkage-suppressing material green sheets were laminated on both sides.

こうして得られた積層体を通常の上下パンチが平坦な金型に入れて700kg/cmにて7分加圧した後、900℃にて焼成した。焼成後のセラミック基板は、全体的には面方向には収縮せず、厚さ方向のみが大きく収縮していた。しかしながら、詳細に観察すると、基板周辺の側壁やキャビティを設置した場合キャビティ内部の内壁の積層体は面方向にも僅かに収縮しており、基板周辺部分やキャビティ内部においては、側壁の中央部が窪んでいた。これに対して、ビアホール内部の内壁は、電極パッド(導電ペーストパターン)に拘束されて、ほぼ直線的な形状になった。 The laminate thus obtained was put into a mold having a normal upper and lower punch and pressed at 700 kg / cm 2 for 7 minutes, and then fired at 900 ° C. The fired ceramic substrate generally did not shrink in the surface direction, but only in the thickness direction. However, when observing in detail, when the side wall and cavity around the substrate are installed, the laminate of the inner wall inside the cavity is slightly shrunk in the surface direction, and the central portion of the side wall is in the substrate peripheral part and inside the cavity. It was depressed. On the other hand, the inner wall inside the via hole is constrained by the electrode pad (conductive paste pattern) and has a substantially linear shape.

本発明を適用した多層セラミック基板の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the multilayer ceramic substrate to which this invention is applied. 各セラミック層における電極パッドの形成状態を示す概略斜視図である。It is a schematic perspective view which shows the formation state of the electrode pad in each ceramic layer. 多層セラミック基板の製造方法を示すものであり、焼成時の積層構造の一例を示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing method of a multilayer ceramic substrate, and shows an example of the laminated structure at the time of baking. 焼成後の形状変化の様子を示す概略断面図である。It is a schematic sectional drawing which shows the mode of the shape change after baking. (a)は最外層のグリーンシートにて働く収縮力を示す模式図であり、(b)は導電ペーストパターンにて働く収縮力を示す模式図である。(A) is a schematic diagram which shows the shrinkage force which acts on the green sheet of an outermost layer, (b) is a schematic diagram which shows the shrinkage force which acts on an electrically conductive paste pattern. (a)は最内層のグリーンシートにて働く収縮力を示す模式図であり、(b)は導電ペーストパターンにて働く収縮力を示す模式図である。(A) is a schematic diagram which shows the shrinkage force which acts on the green sheet of an innermost layer, (b) is a schematic diagram which shows the shrinkage force which acts on an electrically conductive paste pattern. 導電ペーストパターンを形成せずに焼成する場合の焼成時の積層構造の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the laminated structure at the time of baking in the case of baking without forming an electrically conductive paste pattern. 焼成後の形状変化の様子を示す概略断面図である。It is a schematic sectional drawing which shows the mode of the shape change after baking. 大きな面積を有する導電ペーストパターンを有する場合の焼成時の積層構造の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the laminated structure at the time of baking in the case of having a conductive paste pattern having a large area. 焼成後の形状変化の様子を示す概略断面図である。It is a schematic sectional drawing which shows the mode of the shape change after baking. 導電ペーストパターンの形状例及びそのときの貫通孔の形状例を示す平面図である。It is a top view which shows the example of a shape of an electrically conductive paste pattern, and the example of the shape of the through-hole at that time. 片側が塞がれたビアホールの例を示す概略断面図である。It is a schematic sectional drawing which shows the example of the via hole by which the one side was block | closed. 両側が塞がれたビアホールの例を示す概略断面図である。It is a schematic sectional drawing which shows the example of the via hole with which both sides were block | closed. 内壁がテーパ面とされたビアホールの一例を示す模式図である。It is a schematic diagram which shows an example of the via hole by which the inner wall was made into the taper surface. 面取り加工されたビアホールの一例を示す模式図である。It is a schematic diagram which shows an example of the chamfered via hole.

符号の説明Explanation of symbols

1 多層セラミック基板、2a〜2h セラミック層、3 ビアホール、4 導電材、5a〜5g 電極パッド、11a〜11h グリーンシート、12 貫通孔、13a〜13g 導電ペーストパターン、14 収縮抑制用グリーンシート、15 導電材 DESCRIPTION OF SYMBOLS 1 Multilayer ceramic substrate, 2a-2h Ceramic layer, 3 Via hole, 4 Conductive material, 5a-5g Electrode pad, 11a-11h Green sheet, 12 Through-hole, 13a-13g Conductive paste pattern, 14 Shrinkage suppression green sheet, 15 Conductivity Material

Claims (7)

少なくとも一部に貫通孔が形成された複数のグリーンシートを積層し、最外層に収縮抑制用グリーンシートを配して焼成する多層セラミック基板の製造方法であって、
貫通孔が形成されたグリーンシートのうちの少なくとも一部において前記貫通孔の周囲に電極パッドとなる導電ペーストパターンを設け、相対的に内層に位置するグリーンシートに設けられた導電ペーストパターンの大きさを外層に位置するグリーンシートに設けられた導電ペーストパターンの大きさよりも大として前記焼結を行うことを特徴とする多層セラミック基板の製造方法。
A method for producing a multilayer ceramic substrate comprising laminating a plurality of green sheets each having a through hole formed at least in part, and arranging and firing a shrinkage suppressing green sheet as an outermost layer,
The size of the conductive paste pattern provided in the green sheet relatively located in the inner layer is provided in at least a part of the green sheet in which the through hole is formed, and a conductive paste pattern serving as an electrode pad is provided around the through hole. A method for producing a multilayer ceramic substrate, wherein the sintering is performed with a size larger than that of a conductive paste pattern provided on a green sheet located in an outer layer.
前記貫通孔を全てのグリーンシートの同一の位置に形成することを特徴とする請求項1記載の多層セラミック基板の製造方法。 2. The method of manufacturing a multilayer ceramic substrate according to claim 1, wherein the through holes are formed at the same position in all the green sheets. 外層から内層に向かうにしたがって導電ペーストパターンの大きさを次第に拡大することを特徴とする請求項1または2記載の多層セラミック基板の製造方法。 3. The method of manufacturing a multilayer ceramic substrate according to claim 1, wherein the size of the conductive paste pattern is gradually enlarged from the outer layer toward the inner layer. 前記各グリーンシートの収縮分布に合わせて導電ペーストパターンの大きさを設定することを特徴とする請求項3記載の多層セラミック基板の製造方法。 4. The method for manufacturing a multilayer ceramic substrate according to claim 3, wherein the size of the conductive paste pattern is set in accordance with the shrinkage distribution of each green sheet. 前記貫通孔が形成されたグリーンシートにおいて、開口径がグリーンシートの表裏において異なり、内壁がテーパ面となるように貫通孔を形成することを特徴とする請求項1から4のいずれか1項記載の多層セラミック基板の製造方法。 In the green sheet where the through holes are formed, different opening diameter in the front and back of the green sheet, the inner wall of any one of claims 1, wherein the forming the through hole so that the tapered surface 4 For producing a multilayer ceramic substrate. 前記貫通孔が形成されたグリーンシートにおいて、前記貫通孔の開口部近傍を面取り加工することを特徴とする請求項1から4のいずれか1項記載の多層セラミック基板の製造方法。 5. The method for manufacturing a multilayer ceramic substrate according to claim 1 , wherein, in the green sheet in which the through hole is formed, chamfering is performed near the opening of the through hole. 前記焼成温度を1000℃以下とすることを特徴とする請求項1から6のいずれか1項記載の多層セラミック基板の製造方法。 The method for producing a multilayer ceramic substrate according to claim 1, wherein the firing temperature is 1000 ° C. or lower.
JP2005084939A 2005-03-23 2005-03-23 Manufacturing method of multilayer ceramic substrate Expired - Fee Related JP4683269B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005084939A JP4683269B2 (en) 2005-03-23 2005-03-23 Manufacturing method of multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084939A JP4683269B2 (en) 2005-03-23 2005-03-23 Manufacturing method of multilayer ceramic substrate

Publications (2)

Publication Number Publication Date
JP2006269692A JP2006269692A (en) 2006-10-05
JP4683269B2 true JP4683269B2 (en) 2011-05-18

Family

ID=37205340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084939A Expired - Fee Related JP4683269B2 (en) 2005-03-23 2005-03-23 Manufacturing method of multilayer ceramic substrate

Country Status (1)

Country Link
JP (1) JP4683269B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019106B2 (en) * 2007-03-27 2012-09-05 Tdk株式会社 Manufacturing method of multilayer ceramic substrate
KR100835080B1 (en) * 2007-04-27 2008-06-03 삼성전기주식회사 Method of manufacturing laminated ceramic substrate
JP5294828B2 (en) * 2008-01-28 2013-09-18 京セラ株式会社 Laminated board
KR101046006B1 (en) 2008-10-23 2011-07-01 삼성전기주식회사 Manufacturing method of non-contraction multilayer ceramic substrate
JP7307161B2 (en) * 2019-05-29 2023-07-11 京セラ株式会社 Electronic device mounting board, electronic device, and electronic module

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246299A (en) * 1989-03-20 1990-10-02 Fujitsu Ltd Multilayer ceramic circuit board and its manufacture
JPH0537154A (en) * 1991-05-20 1993-02-12 Mitsubishi Electric Corp Multilayer printed wiring board and manufacture of the same
JPH05267852A (en) * 1992-03-24 1993-10-15 Ngk Insulators Ltd Manufacture of ceramic circuit board
JPH06125178A (en) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk Ceramic multilayer board and its manufacture
JPH06224559A (en) * 1993-01-27 1994-08-12 Murata Mfg Co Ltd Manufacture of ceramic multilayer block provided with cavity
JPH07273455A (en) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd Ceramic multilayer substrate and manufacturing method thereof
JP2001068857A (en) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> Multilayer ceramic board and manufacture thereof
JP2003075859A (en) * 2001-09-03 2003-03-12 Miwa Engineering:Kk Forming method for through hole and substrate formed with the through hole
JP2003224360A (en) * 2002-01-29 2003-08-08 Murata Mfg Co Ltd Manufacturing method of multilayer ceramic substrate with cavity
JP2004099387A (en) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd Method of forming non-shrinking ceramic multilayer substrate
JP2005072328A (en) * 2003-08-26 2005-03-17 Kyocera Corp Multilayer wiring board

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246299A (en) * 1989-03-20 1990-10-02 Fujitsu Ltd Multilayer ceramic circuit board and its manufacture
JPH0537154A (en) * 1991-05-20 1993-02-12 Mitsubishi Electric Corp Multilayer printed wiring board and manufacture of the same
JPH05267852A (en) * 1992-03-24 1993-10-15 Ngk Insulators Ltd Manufacture of ceramic circuit board
JPH06125178A (en) * 1992-10-09 1994-05-06 Sumitomo Kinzoku Ceramics:Kk Ceramic multilayer board and its manufacture
JPH06224559A (en) * 1993-01-27 1994-08-12 Murata Mfg Co Ltd Manufacture of ceramic multilayer block provided with cavity
JPH07273455A (en) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd Ceramic multilayer substrate and manufacturing method thereof
JP2001068857A (en) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> Multilayer ceramic board and manufacture thereof
JP2003075859A (en) * 2001-09-03 2003-03-12 Miwa Engineering:Kk Forming method for through hole and substrate formed with the through hole
JP2003224360A (en) * 2002-01-29 2003-08-08 Murata Mfg Co Ltd Manufacturing method of multilayer ceramic substrate with cavity
JP2004099387A (en) * 2002-09-11 2004-04-02 Matsushita Electric Ind Co Ltd Method of forming non-shrinking ceramic multilayer substrate
JP2005072328A (en) * 2003-08-26 2005-03-17 Kyocera Corp Multilayer wiring board

Also Published As

Publication number Publication date
JP2006269692A (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5029699B2 (en) Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component
JP3716832B2 (en) Method for producing ceramic multilayer substrate and unfired composite laminate
KR100905423B1 (en) Ceramic electronic component and method for manufacturing the same
JP3511982B2 (en) Method for manufacturing multilayer wiring board
JP2001060767A (en) Method for manufacturing ceramic board and unfired ceramic board
US20050126682A1 (en) Monolithic ceramic substrate and method for making the same
JP4683269B2 (en) Manufacturing method of multilayer ceramic substrate
JP2000138455A (en) Manufacture of ceramic multilayer board
JP2006080248A (en) Ceramic electronic component and manufacturing method therefor
JP2007048844A (en) Ceramic electronic component and manufacturing method thereof
JP4826253B2 (en) Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate
JP4595199B2 (en) Manufacturing method of multilayer ceramic substrate
JP2001085839A (en) Method for manufacturing multi-ceramic substrate
JP2004103607A (en) Multilayered ceramic substrate
JP5527048B2 (en) Ceramic multilayer substrate
JP4888564B2 (en) Manufacturing method of ceramic multilayer substrate with cavity
JP2008294206A (en) Electronic component, screen printing plate, and manufacturing method of electronic component using screen printing plate
JP4089356B2 (en) Manufacturing method of multilayer ceramic substrate
JP5448354B2 (en) Wiring board and manufacturing method thereof
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JP2008071843A (en) Multilayer ceramic substrate, and manufacturing method thereof
JP2005268692A (en) Method for manufacturing multilayer substrate
JP2006173240A (en) Method for manufacturing ceramic substrate
JP4134693B2 (en) Manufacturing method of ceramic laminated substrate
JPH0795630B2 (en) Composite monolithic ceramic parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees