JP4675580B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4675580B2
JP4675580B2 JP2004150825A JP2004150825A JP4675580B2 JP 4675580 B2 JP4675580 B2 JP 4675580B2 JP 2004150825 A JP2004150825 A JP 2004150825A JP 2004150825 A JP2004150825 A JP 2004150825A JP 4675580 B2 JP4675580 B2 JP 4675580B2
Authority
JP
Japan
Prior art keywords
region
thin film
array substrate
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004150825A
Other languages
English (en)
Other versions
JP2005331765A (ja
Inventor
典生 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2004150825A priority Critical patent/JP4675580B2/ja
Publication of JP2005331765A publication Critical patent/JP2005331765A/ja
Application granted granted Critical
Publication of JP4675580B2 publication Critical patent/JP4675580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、スイッチング素子および光電変換素子を備えた表示装置に関する。
近年、液晶ディスプレイなどの液晶表示装置は、薄型かつ軽量であり低消費電力であるという大きな利点を持ち、パーソナルコンピュータや携帯電話などのディスプレイとして広く用いられている。さらに、これら液晶表示装置は、タッチパネルやペン入力などの入力機能を付加させることで、これら液晶表示装置の用途の拡大が進んでいる。しかしながら、これら機能を液晶表示装置に付加させるためには、これら機能を付加することに伴う部品を追加する必要があるから、これら液晶表示装置を備えた装置のトータルコストが上がってしまう。
一方、この種の液晶表示装置は、従来、外付け部品であった駆動回路を、スイッチング素子としての薄膜トランジスタ(TFT)を集積した透光性基板としてのガラス基板の一主面である表面に取り込んで、この液晶表示装置のトータルコストを低減させる技術が開発されている。この技術により、ガラス基板の表面に入力機能を取り込むことが可能であれば、入力機能を備えた液晶表示装置のトータルコストを低下できると同時に、付加価値を向上できる。
さらに、液晶表示装置のガラス基板上の各画素内に光センサが内蔵されている。そして、この液晶表示装置の裏面側に配置されたバックライトからの光が対象物で反射した光の強度を光センサで感知して、画像の読み取りを可能とした構成が知られている(例えば、特許文献1参照。)。
特開2004−45875号公報(第3−9頁、図7−図11)
しかしながら、上述した液晶表示装置では、対象物で反射されて光センサへと入射する光の強度が弱いと、読み取り精度の低下や、読み取り時間の長時間化などの問題がある。このとき、対象物からの反射光を向上させる方法として対象物と表示装置との間に輝度向上フィルムを挿入する方法があるが、この場合には、対象物からの反射光の強度は向上するが、表示時の輝度が低下してしまうという問題を有している。
本発明は、このような点に鑑みなされたもので、画像表示時の輝度を低下させることなく、対象物にて反射された光の強度を向上できる表示装置を提供することを目的とする。
本発明は、画像表示用のスイッチング素子、および対象物にて反射された光を電荷に変換する画像読み取り用の光電変換素子を備えたアレイ基板と、このアレイ基板に対向して配設された対向基板と、前記光電変換素子による画像読み取りの際にのみ前記アレイ基板と前記対象物との間に配設され、対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射することによって、最終的に対象物にて反射する光の強度を向上させる輝度向上フィルムとを具備したものである。
そして、アレイ基板の光電変換素子による画像読み取りの際にのみ、このアレイ基板と対象物との間に輝度向上フィルムを配設させ、この輝度向上フィルムにより対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射する。この結果、アレイ基板のスイッチング素子による画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。
本発明によれば、光電変換素子による画像読み取りの際にのみアレイ基板と対象物との間に輝度向上フィルムを配設させ、この輝度向上フィルムにより対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射するので、スイッチング素子による画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。
以下、本発明の液晶表示装置の一実施の形態の構成を図1ないし図13を参照して説明する。
図1ないし図13において、1は平面表示装置としての液晶表示装置1で、この液晶表示装置1は、画像表示機能および画像読み取り機能のそれぞれを備えた表示装置である。そして、この液晶表示装置1は、回路基板としての略矩形平板状のアクティブマトリクス型のアレイ基板2を備えている。このアレイ基板2には、図示しない駆動回路が設けられている。さらに、このアレイ基板2は、略透明な矩形平板状の絶縁基板である透光性基板としてのガラス基板3を有している。このガラス基板3の一主面である表面上には、シリコン窒化膜(SiN)や酸化シリコン膜(SiO)などにて構成されたアンダーコート層4が積層されて成膜されている。このアンダーコート層4は、ガラス基板3上に形成される各素子への不純物の拡散を防止する。
そして、このアンダーコート層4上には、画素回路用のn型スイッチング素子である複数のnチャネル(n−ch)型の薄膜トランジスタ(TFT)5と、画素回路用のp型スイッチング素子である複数のpチャネル(p−ch)型の薄膜トランジスタ6と、画像読み取り用の複数の光電変換素子としての光センサ7とのそれぞれがマトリクス状に積層されて一体形成されている。なお、この光センサ7は、読み取り対象物としての印刷物Aにて反射された光Lを電荷に変換する。
ここで、薄膜トランジスタ5,6のそれぞれは、画像表示用の表示素子であり、アンダーコート層4上に形成されたp領域である半導体層としての活性層11を有している。この活性層11は、多結晶半導体としてのポリシリコンにて構成されている。なお、このポリシリコンは、非単結晶半導体である非晶質半導体としてのアモルファスシリコンのレーザアニールにより結晶化されて形成されている。
そして、この活性層11は、この活性層11の中央部に設けられたチャネル領域12を有している。このチャネル領域12の両側には、n領域あるいはp領域である電極部としてのソース領域13およびドレイン領域14のそれぞれが対向して設けられている。さらに、nチャネル型の薄膜トランジスタ5のチャネル領域12とソース領域13およびドレイン領域14との間には、n領域であるLDD(Lightly Doped Drain)領域15,16が形成されている。
さらに、これらチャネル領域12、ソース領域13、ドレイン領域14およびLDD領域15,16のそれぞれを含むアンダーコート層4上には、絶縁性を有するシリコン酸化膜である第1絶縁層としての第1の絶縁膜であるゲート絶縁膜17が積層されて成膜されている。さらに、各チャネル領域12に対向したゲート絶縁膜17上には、第1メタル層74にて形成されたゲート電極18が積層されて成膜されている。これらゲート電極18は、ゲート絶縁膜17を介して各薄膜トランジスタ5,6のチャネル領域12に対向しており、このチャネル領域12の幅寸法に略等しい幅寸法を有している。
一方、薄膜トランジスタ5,6に連続したアンダーコート層4上には、PIN型の光センサ7が積層されて形成されている。この光センサ7は、各薄膜トランジスタ5,6と同一の製造工程にて形成されている。また、この光センサ7は、ガラス基板3上の薄膜トランジスタ5,6と同一平面状に配置されている。
そして、この光センサ7は、アモルファスシリコンにて形成された光電変換部としてのI層である受光部21を備えている。この受光部21は、各薄膜トランジスタ5,6の活性層11と同一の工程で形成されており、アンダーコート層4上に積層されている。さらに、この受光部21は、p領域にて構成されており、この受光部21の一側部には、ポリシリコンにて形成されたn型電極部としてのn型電極領域であるn領域24が設けられている。このn領域24は、受光部21と同一平面状に設けられている。
さらに、このn領域24の反対側の受光部21の他側部には、ポリシリコンにて形成されたp型電極部としてのp型電極領域であるp領域25が設けられている。ここで、これらn領域24およびp領域25のそれぞれは、光センサ7の一対の電極部としての配線として利用されている。さらに、これらn領域24およびp領域25のそれぞれは、受光部21と同一の層であるアンダーコート層4上に積層されて形成されている。
そして、図13に示すように、これら受光部21、n領域24およびp領域25を含むアンダーコート層4上には、ゲート絶縁膜17が積層されて成膜されている。そして、受光部21に対向したゲート絶縁膜17上には、各薄膜トランジスタ5,6のゲート電極18と同一の工程で同一層に形成されたゲート電極26が積層されて形成されている。このゲート電極26は、受光部21上におけるp領域25寄りの位置に設けられており、第1のメタルにて構成されている。言い換えると、このゲート電極26は、受光部21とp領域25との間から、この受光部21の幅方向に沿った中間部までに亘って設けられている。よって、このゲート電極26は、ゲート絶縁膜17を介して受光部21の上方に設けられており、この受光部21の一部を覆っている。
さらに、このゲート電極26および各薄膜トランジスタ5,6のゲート電極18のそれぞれを含むゲート絶縁膜17上には、絶縁性を有する酸化シリコン膜である第2絶縁層としての第2の絶縁膜である層間絶縁膜31が積層されて成膜されている。そして、これら層間絶縁膜31およびゲート絶縁膜17には、これら層間絶縁膜31およびゲート絶縁膜17のそれぞれを貫通した導通部としての複数のコンタクトホール32,33,34,35,36,37が開口されて設けられている。
ここで、コンタクトホール32,33のそれぞれは、nチャネル型の薄膜トランジスタ5のゲート電極18の両側である、この薄膜トランジスタ5のソース領域13およびドレイン領域14上に設けられている。そして、コンタクトホール32は、nチャネル型の薄膜トランジスタ5のソース領域13に連通して開口している。また、コンタクトホール33は、nチャネル型の薄膜トランジスタ5のドレイン領域14に連通して開口している。
さらに、コンタクトホール34,35のそれぞれは、pチャネル型の薄膜トランジスタ6のゲート電極18の両側である、この薄膜トランジスタ6のソース領域13およびドレイン領域14上に設けられている。そして、コンタクトホール34は、pチャネル型の薄膜トランジスタ6のソース領域13に連通して開口している。また、コンタクトホール35は、pチャネル型の薄膜トランジスタ6のドレイン領域14に連通して開口している。
そして、コンタクトホール36,37は、光センサ7の受光部21の両側である、この光センサ7のn領域24およびp領域25上に設けられている。そして、コンタクトホール36は、n領域24の長手方向に沿った先端部の幅方向における中間部に連通して開口している。また、コンタクトホール37は、p領域25の長手方向に沿った先端部の幅方向における中間部に連通して開口している。
さらに、各薄膜トランジスタ5,6のソース領域13に連通したコンタクトホール32,34には、信号線であるソース電極41がそれぞれ積層されて設けられている。これらソース電極41は、第2メタルにて構成されており、コンタクトホール32,34を介して薄膜トランジスタ5,6のソース領域13に電気的に接続されて導通されている。また、各薄膜トランジスタ5,6のドレイン領域14に連通したコンタクトホール33,35には、信号線であるドレイン電極42がそれぞれ積層されて設けられている。これらドレイン電極42は、第2のメタルにて構成されており、コンタクトホール33,35を介して薄膜トランジスタ5,6のドレイン領域14に電気的に接続されて導通されている。
さらに、光センサ7のn領域24に連通したコンタクトホール36には、第2メタルにて構成された第1の配線部としてのカソード電極であるn型電極43が積層されて設けられている。このn型電極43は、コンタクトホール36を介してn領域24に電気的に接続されて導通されており、光センサ7のカソードとして機能する。また、光センサ7のp領域25に連通したコンタクトホール37には、第2のメタルにて構成された第1の配線部としてのアノード電極であるp型電極44が積層されて設けられている。このp型電極44は、コンタクトホール37を介してp領域25に電気的に接続されて導通されており、光センサ7のアノードとして機能する。
そして、光センサ7の受光部21に対向した層間絶縁膜31上には、遮光部としての遮光帯である細長矩形平板状の遮光層45が積層されて成膜されている。この遮光層45は、バックライト61からの直接光Lを遮るために設けられている。また、この遮光層45は、上面視でゲート電極26とn領域24との間に位置する受光部21のみを遮光できるように、この受光部21のガラス基板3に対する反対側に設けられている。
すなわち、この遮光層45は、アレイ基板2の裏面側から入射するバックライト61からの直射光Lによる受光部21への入射を確実に遮ることができるように、この受光部21をゲート電極26とともに覆っている。ここで、この遮光層45は、n型電極43およびp型電極44のそれぞれと同一材料である第2のメタルにて構成されて形成されている。すなわち、この遮光層45は、n型電極43およびp型電極44のそれぞれと同一工程によって形成されている。よって、この遮光層45は、n型電極43およびp型電極44のそれぞれと同一層である層間絶縁膜31上に積層されて成膜されている。
一方、各薄膜トランジスタ5,6のソース電極41およびドレイン電極42と光センサ7のn型電極43、p型電極44および遮光層45のそれぞれを含む層間絶縁膜31上には、これら薄膜トランジスタ5,6および光センサ7のそれぞれを覆うように窒化シリコン膜にて構成された保護膜としてのパッシベーション膜46が積層されて成膜されている。そして、このパッシベーション膜46には、このパッシベーション膜46を貫通した導通部としてのコンタクトホール47が開口されて設けられている。このコンタクトホール47は、nチャネル型の薄膜トランジスタ5のソース電極41に連通して開口している。
そして、このコンタクトホール47を含むパッシベーション膜46上には、画素電極48が積層されて成膜されている。この画素電極48は、コンタクトホール47を介してnチャネル型の薄膜トランジスタ5のソース電極41に電気的に接続されて導通されている。なお、この画素電極48は、nチャネル型の薄膜トランジスタ5にて制御される。さらに、この画素電極48を含んだパッシベーション膜46上には、配向膜49が積層されて成膜されている。
一方、アレイ基板2に対向してコモン基板としての矩形平板状の対向基板51が配設されている。この対向基板51は、略透明な矩形平板状の絶縁性基板であるガラス基板52を備えている。このガラス基板52のアレイ基板2に対向した側の一主面には、カラーフィルタ層53が積層されて成膜されて形成されている。そして、このカラーフィルタ層53上には、コモン電極としての対向電極54が積層されて成膜されて設けられている。さらに、この対向電極54上には、配向膜55が積層されて成膜されている。そして、この対向基板51の配向膜55とアレイ基板2の配向膜49との間には、液晶56が介挿されて封止されて液晶層57が形成されている。
さらに、アレイ基板2における対向基板51が対向して配設された側の反対側には、矩形平板状の偏光板58が重ね合わされた状態で貼り付けられて取り付けられている。すなわち、この偏光板58は、アレイ基板2の外側に設けられている。また、対向基板51におけるアレイ基板2が対向して配設された側の反対側にもまた、矩形平板状の偏光板59が重ね合わされた状態で貼り付けられて取り付けられている。すなわち、この偏光板59もまた、対向基板51の外側に設けられている。
また、アレイ基板2における対向基板51が対向して配設された側の反対側には、背面光源としてのバックライト61が対向して配設されている。このバックライト61は、面状の光Lをアレイ基板2に入射させて、このアレイ基板2上の薄膜トランジスタ5,6による画素電極48の制御にて、このアレイ基板2上に表示される画像を目視可能にする。さらに、このバックライト61は、このバックライト61からの面状の光Lをアレイ基板2および対向基板51を介して印刷物Aに反射させて、この印刷物Aにて反射された光Lを光センサ7へと入射させて、この光Lを光センサ7の受光部21にて電荷に変換してから、このアレイ基板2上に設置された印刷物Aに表されている画像を認識させる。
ここで、このアレイ基板2の偏光板58上の全面には、輝度向上手段としての輝度上昇フィルムである矩形シート状の輝度向上フィルム62が機械的に取り外し可能に配置されている。この輝度向上フィルム62は、印刷物Aにて反射した光Lを再利用することによって、この光Lの強度を向上させる。そして、この輝度向上フィルム62は、図1に示すように、アレイ基板2の各光センサ7にて印刷物Aに表された画像を読み取る画像読み取りの際にのみ、このアレイ基板2と印刷物Aとの間に介挿されて配設される。
言い換えると、この輝度向上フィルム62は、アレイ基板2にて印刷物Aに表された画像の読み取り時にのみ、このアレイ基板2の偏光板58上に剥離可能に配設される。したがって、この輝度向上フィルム62は、図2に示すように、アレイ基板2の各薄膜トランジスタ5,6にて画像を表示させる際に、このアレイ基板2と印刷物Aとの間から取り外される。ここで、この輝度向上フィルム62としては、この輝度向上フィルム62が矩形枠状の図示しない枠体に取り付けられており、この枠体の一側縁がアレイ基板2の一側縁に回動可能に取り付けられて構成されている。
次に、上記一実施の形態の液晶表示装置の製造方法を説明する。
まず、図3に示すように、プラズマCVD工程として、ガラス基板3上にシリコン窒化膜(SiN)や酸化シリコン膜(SiO)などにて構成されたアンダーコート層4をプラズマCVD(Chemical Vapor Deposition)法で形成する。
次に、PE(Plasma Enhanced)−CVD法によるPE−CVD工程あるいはスパッタリング法によるスパッタリング工程などにより、ガラス基板3上に非晶質半導体層であるアモルファスシリコン膜71を50Å程度堆積する。
この後、レーザ照射工程として、図4に示すように、このアモルファスシリコン膜71にエキシマレーザビームを照射してレーザアニールして、このアモルファスシリコン膜71を結晶化させてポリシリコン膜72にする。
さらに、図5に示すように、ドライエッチング工程として、ドライエッチングにてポリシリコン膜72を島状にパターニングする。
この後、第1のイオンドーピング工程として、これらパターニングされた各島状のポリシリコン膜72の全面に低濃度のボロン(B)をイオンドーピングして、これら各島状のポリシリコン膜72をp層であるp領域として、光センサ7の受光部21および各薄膜トランジスタ5,6のチャネル領域12を形成する。
次いで、ゲート絶縁膜形成工程として、図6に示すように、これら島状のポリシリコン膜72を含むアンダーコート層4上に、PE−CVD法やECR(Electron-Cyclotron Resonance)−CVD法などによって、酸化シリコン膜(SiO)からなるゲート絶縁膜17を形成する。
この後、第1のレジスト形成工程として、図7に示すように、光センサ7の受光部21およびp領域25となるポリシリコン膜72上と、pチャネル型の薄膜トランジスタ6の活性層11となるポリシリコン膜72上と、nチャネル型の薄膜トランジスタ5のチャネル領域12およびLDD領域15,16となるポリシリコン膜72上とのそれぞれにレジストマスクとなるレジスト73を形成する。
この状態で、第2のイオンドーピング工程として、このレジスト73をマスクとして用いて、光センサ7のn領域24となるポリシリコン膜72と、nチャネル型の薄膜トランジスタ5のソース領域13およびドレイン領域14となるポリシリコン膜72とのそれぞれに高濃度のリン(P)をイオンドーピングしてn層として、これら光センサ7のn領域24とnチャネル型の薄膜トランジスタ5のソース領域13およびドレイン領域14とのそれぞれを形成する。
次に、図8に示すように、レジスト73を除去した後、第1メタル形成工程として、ゲート絶縁膜17上にモリブデン−タンタル合金(Mo−Ta)やモリブデン−タングステン合金(Mo−W)などを成膜して第1メタル層74を形成する。
この後、図9に示すように、第1のパターニング工程として、この第1メタル層74をパターニングして、光センサ7のp領域25となる部分およびpチャネル型の薄膜トランジスタ6のソース領域13およびドレイン領域14となる部分のそれぞれを開口させる。
この状態で、第3のイオンドーピング工程として、このパターニングした第1メタル層74をマスクとして、光センサ7のp領域25となる部分のポリシリコン膜72、およびpチャネル型の薄膜トランジスタ6のソース領域13およびドレイン領域14となる部分のポリシリコン膜72のそれぞれに高濃度のボロン(B)をイオンドーピングしてp層として、光センサ7のp領域25を形成する。
このとき、このpチャネル型の薄膜トランジスタ6は、パターニングされた第1メタル層74がゲート電極18となる。
さらに、図10に示すように、第2のパターニング工程として、この第1メタル層74をさらにパターニングして、光センサ7のn領域24から受光部21のゲート電極26下に位置する部分まで、およびnチャネル型の薄膜トランジスタ5のソース領域13、ドレイン領域14およびLDD領域15,16となる部分をさらに開口させる。
この後、第2のレジスト形成工程として、光センサ7のゲート電極26となる第1メタル層74を含むゲート絶縁膜17上にレジストマスク75を形成して、このレジストマスク75にて光センサ7のn領域24、受光部21およびp領域25となるポリシリコン膜72上を覆う。
この状態で、第4のイオンドーピング工程として、このパターニングした第1メタル層74およびレジストマスク75のそれぞれをマスクとして、pチャネル型の薄膜トランジスタ6のソース領域13およびドレイン領域14となる部分と、nチャネル型の薄膜トランジスタ5のソース領域13、ドレイン領域14およびLDD領域15,16となる部分のそれぞれに、低濃度のリンをイオンドーピングしてn層として、nチャネル型の薄膜トランジスタ5のソース領域13、ドレイン領域14およびLDD領域15,16と、pチャネル型の薄膜トランジスタ6のソース領域13およびドレイン領域14とのそれぞれを形成する。このとき、光センサ7には低濃度のリンをイオンドーピングしない。
そして、nチャネル型の薄膜トランジスタ5および光センサ7のそれぞれは、パターニングされた第1メタル層74がゲート電極18,26となる。さらに、光センサ7の受光部21は、p領域の低濃度不純物注入領域によって構成されてPIN型となる。
次いで、熱活性化工程として、第1ないし第4のイオンドーピン工程にてドーピングした各不純物を活性化させるため、光センサ7の受光部21、n領域24およびp領域25と、pチャネル型の薄膜トランジスタ6のソース領域13およびドレイン領域14と、nチャネル型の薄膜トランジスタ5のソース領域13、ドレイン領域14およびLDD領域15,16とのそれぞれを500℃程度でアニールする。
この後、水素化工程として、これら光センサ7の受光部21、n領域24およびp領域25と、各薄膜トランジスタ5,6の活性層11とのそれぞれが形成されたガラス基板3を図示しないプラズマCVD装置に挿入して、このガラス基板3を水素のプラズマ中にさらして水素化する。
この後、図11に示すように、プラズマCVD工程として、この水素化したプラズマCVD装置と同一のプラズマCVD装置内で、光センサ7および薄膜トランジスタ5,6それぞれのゲート電極18,26を含むゲート絶縁膜17上に酸化シリコン膜などを成膜して層間絶縁膜31を形成する。
次いで、図12に示すように、この層間絶縁膜31にコンタクトホール32,33,34,35,36,37を形成して、光センサ7のn領域24およびp領域25と、pチャネル型の薄膜トランジスタ6およびnチャネル型の薄膜トランジスタ5それぞれのソース領域13およびドレイン領域14とのそれぞれを露出させる。
この後、第2メタル層形成工程として、これらコンタクトホール32,33,34,35,36,37を含む層間絶縁膜31上の全面に第2メタル層76を成膜する。
次いで、この第2メタル層76をパターニングして、光センサ7のn型電極43、p型電極44および遮光層45と、pチャネル型の薄膜トランジスタ6のソース電極41およびドレイン電極42と、nチャネル型の薄膜トランジスタ5のソース電極41およびドレイン電極42とのそれぞれを形成する。
さらに、パッシベーション膜形成工程として、これら光センサ7のn型電極43、p型電極44および遮光層45と、pチャネル型の薄膜トランジスタ6のソース電極41およびドレイン電極42と、nチャネル型の薄膜トランジスタ5のソース電極41およびドレイン電極42とのそれぞれを含む層間絶縁膜31上に透明有機絶縁膜である窒化シリコン(SiN)膜としてのパッシベーション膜46を形成して、各薄膜トランジスタ5,6および光センサ7を完成する。
この後、図13に示すように、このパッシベーション膜46上にコンタクトホール47を形成して、nチャネル型の薄膜トランジスタ5のドレイン電極42を露出させる。
この状態で、このコンタクトホール47を含むパッシベーション膜46上に、ITO(Indium Tin Oxide)をスパッタ法にて成膜してからパターニングして画素電極48を形成する。この後、この画素電極48を含むパッシベーション膜46上に、低温キュア型のポリイミドを印刷塗布してからラビング処理して配向膜49を形成してアレイ基板2を完成する。
一方、対向基板51のガラス基板52上の全面に顔料を分散して赤、緑、青の3色のカラーフィルタ層53をストライプ状に形成する。この後、このカラーフィルタ層53の全面に、ITO(Indium Tin Oxide))をスパッタ法にて成膜して対向電極54を形成する。
さらに、この対向電極54上の全面に、ポリイミドを印刷塗布してからラビング処理して配向膜55を形成して対向基板51を完成する。
そして、アレイ基板2の配向膜49側に、対向基板51の配向膜55側を対向させて取り付けてセル化した後、これらアレイ基板2の配向膜49と対向基板51の配向膜55との間に液晶56を注入して封止して液晶層57を介挿させる。
この後、アレイ基板2および対向基板51それぞれの外側に偏光板58,59をそれぞれ取り付けて表示時の液晶表示装置1を完成する。
この後、この液晶表示装置1のアレイ基板2の裏面側にバックライト61を対向させて取り付ける。さらに、画像読み取り時にはアレイ基板2側の偏光板58上に取り外し可能に輝度向上フィルム62を取り付ける。このとき、この輝度向上フィルム62は、画像読み取り時にのみ配置できるように取り付ける。
上述したように、上記一実施の形態によれば、液晶表示装置のアレイ基板の各光センサによる画像読み取りの際にのみ、この液晶表示装置のアレイ基板と対象物との間に輝度向上フィルムを取り外し可能に挿入して配設させる。この結果、この液晶表示装置のアレイ基板の各薄膜トランジスタによる画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。したがって、輝度向上フィルムによって印刷物にて反射した反射光の強度を向上できるとともに、画像表示時の輝度の低下を伴わない読み取り機能内蔵型の液晶表示装置を実現できる。
なお、上記一実施の形態では、液晶表示装置1に用いられるアレイ基板2について説明したが、有機EL(ElectroLuminescence)素子に用いられるアレイ基板であっても、対応させて用いることができる。
本発明の表示装置の一実施の形態の画像読み取り時を示す説明断面図である。 同上表示装置の画像表示時を示す説明断面図である。 同上表示装置のガラス基板上にアモルファスシリコン膜を形成した状態を示す説明断面図である。 同上アモルファスシリコン膜を結晶化してポリシリコン膜にする状態を示す説明断面図である。 同上ポリシリコン膜をパターニングして低濃度のボロンをイオンドープする状態を示す説明断面図である。 同上ポリシリコン膜を含むアンダーコート層上にゲート絶縁膜を形成した状態を示す説明断面図である。 同上ゲート絶縁膜上のレジストをマスクとして高濃度のリンをイオンドープする状態を示す説明断面図である。 同上ゲート絶縁膜上に第1メタル層を形成した状態を示す説明断面図である。 同上第1メタル層をパターニングして高濃度のボロンをイオンドープする状態を示す説明断面図である。 同上第1メタル層をパターニングして低濃度のリンをイオンドープする状態を示す説明断面図である。 同上第1メタル層を含むゲート絶縁膜上に層間絶縁膜を設けた状態を示す説明断面図である。 同上層間絶縁膜に設けたコンタクトホールに第2メタル層を設けてパターニングした状態を示す説明断面図である。 同上表示装置を示す説明断面図である。
符号の説明
1 表示装置としての液晶表示装置
2 アレイ基板
5,6 スイッチング素子としての薄膜トランジスタ
7 光電変換素子としての光センサ
51 対向基板
62 輝度向上フィルム

Claims (2)

  1. 画像表示用のスイッチング素子、および対象物にて反射された光を電荷に変換する画像読み取り用の光電変換素子を備えたアレイ基板と、
    このアレイ基板に対向して配設された対向基板と、
    前記光電変換素子による画像読み取りの際にのみ前記アレイ基板と前記対象物との間に配設され、対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射することによって、最終的に対象物にて反射する光の強度を向上させる輝度向上フィルムと
    を具備したことを特徴とした表示装置。
  2. 輝度向上フィルムは、取り外し可能に配設されている
    ことを特徴とした請求項1記載の表示装置。
JP2004150825A 2004-05-20 2004-05-20 表示装置 Expired - Lifetime JP4675580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004150825A JP4675580B2 (ja) 2004-05-20 2004-05-20 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004150825A JP4675580B2 (ja) 2004-05-20 2004-05-20 表示装置

Publications (2)

Publication Number Publication Date
JP2005331765A JP2005331765A (ja) 2005-12-02
JP4675580B2 true JP4675580B2 (ja) 2011-04-27

Family

ID=35486467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150825A Expired - Lifetime JP4675580B2 (ja) 2004-05-20 2004-05-20 表示装置

Country Status (1)

Country Link
JP (1) JP4675580B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235756A (ja) * 2007-03-23 2008-10-02 Sony Corp 受光素子およびそれを備えた表示装置
JP2008277710A (ja) * 2007-05-07 2008-11-13 Sony Corp 受光素子およびそれを備えた表示装置
US8487913B2 (en) 2009-01-09 2013-07-16 Sharp Kabushiki Kaisha Area sensor, liquid crystal display unit, and position detection method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118741A (ja) * 1997-04-22 1999-01-12 Matsushita Electric Ind Co Ltd 画像読み取り機能付き液晶表示装置、および画像読み取り方法
JP2001222004A (ja) * 2000-02-10 2001-08-17 Stanley Electric Co Ltd 液晶表示装置
JP2003060844A (ja) * 2001-08-10 2003-02-28 Casio Comput Co Ltd 読取装置
JP2004045875A (ja) * 2002-07-12 2004-02-12 Toshiba Matsushita Display Technology Co Ltd 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118741A (ja) * 1997-04-22 1999-01-12 Matsushita Electric Ind Co Ltd 画像読み取り機能付き液晶表示装置、および画像読み取り方法
JP2001222004A (ja) * 2000-02-10 2001-08-17 Stanley Electric Co Ltd 液晶表示装置
JP2003060844A (ja) * 2001-08-10 2003-02-28 Casio Comput Co Ltd 読取装置
JP2004045875A (ja) * 2002-07-12 2004-02-12 Toshiba Matsushita Display Technology Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2005331765A (ja) 2005-12-02

Similar Documents

Publication Publication Date Title
JP4737956B2 (ja) 表示装置および光電変換素子
KR100669270B1 (ko) 표시 장치 및 광전 변환 소자
CN101494202B (zh) 薄膜晶体管阵列基板与液晶显示面板的制作方法
TWI465979B (zh) 觸控面板
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
JP4179393B2 (ja) 表示装置及びその製造方法
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
US7821006B2 (en) Liquid crystal display comprising light sensing TFT having opening in gate electrode
US8143117B2 (en) Active device array substrate and method for fabricating the same
US8183769B2 (en) Organic electroluminescent display unit and method for fabricating the same
WO2008044370A1 (fr) Affichage à cristaux liquides
JP2020017558A (ja) 表示装置
CN212461692U (zh) 半导体装置
US20110169000A1 (en) Display substrate and method of manufacturing the same
JP4063266B2 (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7361947B2 (en) Photoelectric conversion element and display device including the same
US8570466B2 (en) Transflective liquid crystal display device having a thin film transistor and manufacturing method thereof
JP2010251496A (ja) イメージセンサー
JP2005072126A (ja) 回路基板、アレイ基板、その製造方法、液晶表示装置およびその製造方法
JP4251622B2 (ja) 液晶表示装置
JP4675580B2 (ja) 表示装置
JP2009229502A (ja) 表示装置、および、その製造方法
JP2007306011A (ja) 装置及び電気機器
JP2005107383A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4675580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees