JP4665328B2 - 電気光学装置、電子機器および投射型表示装置 - Google Patents
電気光学装置、電子機器および投射型表示装置 Download PDFInfo
- Publication number
- JP4665328B2 JP4665328B2 JP2001094082A JP2001094082A JP4665328B2 JP 4665328 B2 JP4665328 B2 JP 4665328B2 JP 2001094082 A JP2001094082 A JP 2001094082A JP 2001094082 A JP2001094082 A JP 2001094082A JP 4665328 B2 JP4665328 B2 JP 4665328B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- electro
- pixel
- optical device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、投射型表示装置に用いて好適な電気光学装置、電子機器および投射型表示装置に関する。
【０００２】
【背景技術】
近年、カラーの投射型表示装置では投射スクリーンの大型化が進んでいる。投射スクリーンの大型化に伴い、投射スクリーンでの表示画像に色ムラが発生するという問題が生じている。このような色ムラが発生する原因としては、投射用光源、画像生成装置（ライトバルブ）などにばらつきが存在することが挙げられる。従来、投射型表示装置を含む表示装置全体における、表示画像の欠陥を補正する方法としては、以下に説明するような方法が考えられている。すなわち、表示画像の補正方法の一つとして、例えば、撮像手段を用いて表示画像における特異点を検出した後、この特異点の光学データと基準レベルとを比較して補正値を算出し、この補正値に基づいて表示装置に補正をかける方法がある。
【０００３】
また、表示画像の補正方法の他の一つとしては、次のようなものがある。まず、一定輝度レベルの映像信号を入力して画像表示面（スクリーン）に画像を投射し、画像表示面を格子状に分割した領域毎にその輝度レベルを撮像手段で測定し、その測定レベルと基準レベルとの直流差分データを輝度補正データとしてメモリに記録する。このメモリは輝度補正回路に組み込まれている。補正データの読み出しは、入力画像信号の水平、垂直同期信号から輝度測定時に分割された矩形状のスクリーン領域に対応するメモリのアドレスを算出することにより行なわれる。
【０００４】
この補正データをＤ ／Ａ 変換回路でアナログ値に変換し、アナログ補正値を加算回路を用いて入力画像信号に加算した画像信号を表示装置側に出力する。このとき、投射型表示装置を構成する、例えばライトバルブとしての液晶表示素子では、上記した画像信号に基づいて補正が行なわれた表示駆動を行なう。このようにして、画像表示面の輝度ムラ、色ムラが補正される。また、上述した矩形状のスクリーン領域に代えて、三角形状のスクリーン領域を用いた技術も知られている（特開２０００ −３１６１７０号公報）。
【０００５】
【発明が解決しようとする課題】
しかし、上述した色ムラ補正は、投射型表示装置の出荷時あるいはメンテナンス時において実行され得るものであり、経年変化等によって色ムラの態様が変更した時に対応できないという問題が生じる。この発明は上述した事情に鑑みてなされたものであり、色ムラを自動的に補正できる電気光学装置、電子機器および投射型表示装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、画像信号が供給される複数の画素と、選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、を有し、前記各電流源は、並列接続された複数の前記ダミー素子を有することを特徴とする。
また、本発明の電気光学装置の一態様において、前記複数のスイッチング素子を光照射から遮光する遮光膜を有してもよい。
また、本発明の電気光学装置の一態様において、前記ダミー素子を光照射から遮光する遮光膜を有してもよい。
また、本発明の電気光学装置の一態様において、前記スイッチング素子はＴＦＴからなっていてもよい。
また、本発明の電気光学装置の一態様において、前記ダミー素子は前記スイッチング素子と同一工程で製造されてもよい。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
また、本発明の投射型表示装置は上記課題を解決するために、光源と、前記光源からの光を変調する光変調装置と、前記光変調装置により変調された光を投射する投射レンズを有する投射型表示装置において、前記光変調装置は、画像信号が供給される複数の画素と、選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、を有し、前記各電流源は、並列接続された複数の前記ダミー素子を有することを特徴とする。
【０００７】
【発明の実施の形態】
１．実施形態の構成
１．１．光学系の全体構成
次に、本発明の一実施形態の投射型表示装置の光学系統の構成を図１２を参照し説明する。
図中、１４３１は光源、１４４２，１４４４はダイクロイックミラー、１４４３，１４４８，１４４９は反射ミラー、１４４５は入射レンズ、１４４６はリレーレンズ、１４４７は出射レンズ、１００Ｒ，１００Ｇ，１００Ｂは液晶光変調装置、１４５１はクロスダイクロイックプリズム、１４３７は投射レンズを示す。光源１４３１はメタルハライド等のランプ１４４０とランプの光を反射するリフレクタ１４４１とからなる。
【０００８】
青色光・緑色光反射のダイクロイックミラー１４４２は、光源１４３１からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１４４３で反射されて、赤色光用液晶光変調装置１００Ｒに入射される。一方、ダイクロイックミラー４２で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１４４４によって反射され、緑色光用液晶光変調装置１００Ｇに入射される。一方、青色光は第２のダイクロイックミラー１４４４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１４４５、リレーレンズ１４４６、出射レンズ１４４７を含むリレーレンズ系からなる導光手段が設けられ、これを介して青色光が青色光用液晶光変調装置１００Ｂに入射される。
【０００９】
各光変調装置により変調された３つの色光はクロスダイクロイックプリズム１４５１に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１４３７によって投射スクリーン３００に投射され、画像が拡大されて表示される。
【００１０】
１．２．制御系の全体構成
次に、上記液晶光変調装置１００Ｒ，１００Ｇ，１００Ｂとして用いられる電気光学装置およびその周辺回路の構成を図１，図２を参照し説明する。
なお、図２は主として電気光学装置の素子基板に実装される部分、図１は主として素子基板とは別体として実装される部分のブロック図である。図１において投射型表示装置には、図示せぬ上位装置から８ビットのビデオデータ、その垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、画素クロックＣＬＫおよびＩ2Ｃ ＢＵＳ（登録商標）制御信号が供給される。２０２は二次ガンマ補正回路であり、該ビデオデータの階調特性を補正し、９ビットのバス幅で、階調補正された補正ビデオデータを出力する。２０３は色ムラ補正部であり、投射面の各部に対する色ムラを補正する。なお、色ムラ補正部２０３の詳細については後述する。
【００１１】
２０４は多相展開回路であり、色ムラ補正部２０３から供給された補正ビデオデータを、多相展開（ここでは６層展開）する。すなわち、補正ビデオデータにおける各ドットの画素値の持続時間が６倍に伸張され、６ドットの画素値を同時にラッチできるようにこれらのタイミングが補正される。次に、２０６はデータ反転・非反転選択回路であり、１ドット毎に画素値の極性が反転するように、これら画素値の一部を反転させる。２０８はデジタル／アナログ（Ｄ／Ａ）コンバータであり、データ反転・非反転選択回路２０６から出力された画素値をアナログ信号である多相ビデオデータＶＩＤ１〜６に変換し出力する。この多相ビデオデータＶＩＤ１〜６は、ビデオアンプ２１０−１〜６を介して増幅される。
【００１２】
２１２はＩ2Ｃ制御回路であり、Ｉ2Ｃ ＢＵＳ制御信号に基づいて、電気光学装置内の各部を制御する。２１４はＬＣＤタイミング発生回路であり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃに基づいて、各種タイミング信号を生成する。これらタイミング信号のうち、主要なものについて説明しておく。なお、これらタイミング信号の波形例を図８に示しておく。
【００１３】
まず、ＣＬＸは、電気光学装置の表示用のクロック信号であり、画素クロックＣＬＫの相数倍（ここでは６倍）のクロック周期を有し、デューティ比５０％の信号である。／ＣＬＸはその反転信号である（なお、本明細書において、反転信号には信号名の先頭に「／」を付すこととする）。
ＤＸはラインスタートパルスであり、電気光学装置における各ラインの先頭において立ち上がる。
ＮＲＧはプリチャージ信号であり、プリチャージを行うべきタイミングすなわちラインスタートパルスＤＸよりも若干早く立ち上がる。
ＥＮＢ１，ＥＮＢ２はラッチイネーブル信号であり、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる信号である。
ＣＬＹは電気光学装置のラインクロック信号であり、所定のラインクロック周期を有し、デューティ比５０％の信号である。
ＤＹはフレームスタートパルスであり、電気光学装置における各フレームの先頭において立ち上がる。
ＢＩＡＳＯおよびＢＩＡＳＥは奇数ドット極性信号および偶数ドット極性信号であり、対応する画素に対する液晶層への印加電圧の極性（換言すれば対応するビデオデータＶＩＤ１〜６の極性）を示す信号である。すなわち、印加電圧の極性は、これらの信号がＬレベルであれば正極性、Ｈレベルであれば負極性であることを示す。
【００１４】
２１６はＤ／Ａコンバータであり、Ｉ2Ｃ ＢＵＳ制御信号から必要なアナログ信号を生成する。Sub Brightnessは輝度調整信号であり、ユーザのパネル操作等に基づく輝度調整指令を示す信号である。Bias_COMは輝度調整信号Sub Brightnessの基準電位信号である。ＮＲＳＨはプリチャージ電位最大値信号、ＮＲＳＬはプリチャージ電位最小値信号であり、各々プリチャージ電位の最大値と最小値とを示す。ＬＣＣＯＭは対向電極電位であり、対向電極に印加される。
【００１５】
２２２は差動アンプであり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲイン信号として奇数ドットのビデオデータＶＩＤ１，３，５を出力するビデオアンプ２１０−１，３，５に与える。同様に、差動アンプ２２４は、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲインとして偶数ドットのビデオデータＶＩＤ２，４，６を出力するビデオアンプ２１０−２，４，６に与える。
【００１６】
２１８，２２０はスイッチング回路であり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMをストレート接続またはクロス接続して差動アンプ２２２，２２４に供給する。スイッチング回路２１８，２２０の接続状態（ストレートまたはクロス）は、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に切り換えられる。これにより、ビデオアンプ２１０−１，３，５およびビデオアンプ２１０−２，４，６には、それぞれ極性が異なり絶対値の等しいゲイン信号が供給されることになる。
【００１７】
次に、２３０，２３２は差動アンプであり、プリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬの差分を増幅し、各々奇数ドットプリチャージ電位ＮＲＳ１および偶数ドットプリチャージ電位ＮＲＳ２を出力する。２２６，２２８はスイッチング回路であり、スイッチング回路２１８，２２０と同様に、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に接続状態（ストレートまたはクロス）を切り換えてプリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬを差動アンプ２３０，２３２に供給する。これにより、プリチャージ電位ＮＲＳ１，ＮＲＳ２は、それぞれ極性が異なり絶対値の等しい電位になる。
【００１８】
次に、図２において、素子基板上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明する。
【００１９】
１．３．画素の構成
画素１１０の具体的な構成としては、例えば、図３（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲート端が走査線１１２に、ソース端がデータ線１１４に、ドレイン端が画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８は蓄積容量１１９の一端に接続され、蓄積容量１１９の他端には所定電圧ＶＳＳＸ，ＶＳＳＹが印加され、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と所定電圧ＶＳＳＸ，ＶＳＳＹとの間に形成したが、画素電極１１８と対向電極１０８間、画素電極１１８と接地電位ＧＮＤ間、あるいは画素電極１１８とゲート線間等に形成しても良い。
【００２０】
ここで、図３（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図３（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００２１】
１．４．二次ガンマ補正回路２０２の構成
次に、二次ガンマ補正回路２０２の詳細構成を図５を参照し説明するが、その前提としてトランジスタ（ＭＯＳ型ＦＥＴ）を用いた照度測定の原理について説明しておく。トランジスタのゲート端とドレイン端（ソース端でもよい）を接続し、ソース−ドレイン間に０.３〜２[V]程度の電圧VDDを印加すると、ドレイン端にはほとんど電流が流れない。しかし、ここでトランジスタに光を照射すると、照度に応じたリーク電流がドレイン端に流れる。
【００２２】
電流の大きさはトランジスタの生成プロセス等に応じて異なるが、ポリシリコンプロセスによって形成されたトランジスタの一例では、５００[lx]で２０[fA]，５００[klx]で２０[pA]，１[Mlx]で１５０[pA]程度のリーク電流が発生する。従って、ドレイン電流を測定することにより、照度を測定することが可能になる。但し、トランジスタ１個あたりのリーク電流はきわめて低いレベルであるため、数百〜数千個程度のトランジスタを並列接続してリーク電流を測定すると好適である。
【００２３】
図５において３０２，……，３０２は画素ドライブ用トランジスタ１１６と同一プロセスにおいて素子基板内に形成された測定用トランジスタであり、数百〜数千個程度並列接続されている。従って、素子基板に光が照射されると、これら測定用トランジスタの並列回路にリーク電流Ｉdlが流れる。３０４，３０６は抵抗器、３０８はオペアンプであり、これらによって増幅器が形成されている。すなわち、リーク電流Ｉdlに対して、該増幅器より「−Ｉdl・R2」の電圧が出力される。なお、測定用トランジスタ３０２，……，３０２、抵抗器３０４，３０６およびオペアンプ３０８は複数ブロック（ｆ＝８ブロック）設けられているが、図５には１ブロックのみ表示されている。
【００２４】
３１０−１〜３１０−ｆはＡ／Ｄコンバータであり、ｆブロックのオペアンプ３０８の各増幅結果に基づいて、リーク電流Ｉdl−１〜Ｉdl−ｆの測定値をデジタル値として出力する。３１２はルックアップテーブルであり、これらリーク電流Ｉdl−１〜Ｉdl−ｆの総和ΣＩdlが所定の基準値であると仮定した状態におけるビデオデータの階調補正特性が記憶されている。すなわち、液晶の透過率は印加電圧に応じて図７(a)に示すようにノンリニアに変化する（ノーマリーホワイトの場合）ため、同図(b)に示すように、ビデオデータの階調に応じて透過率がリニアに変化するように、ビデオデータの階調に対応して液晶層に印加すべき電圧指令値がルックアップテーブル３１２に記憶されているのである。
【００２５】
但し、リーク電流の増加に応じて、同図(a)の特性は同図(c)のように変化する。すなわち、リーク電流が増加すると、同一の透過率を得るためにより高い電圧を印加する必要が生じる。図５において３１４はリーク補正回路であり、リーク電流の総和ΣＩdlの測定値に基づいて上記電圧指令値を補正し、その結果を多相展開回路２０４に供給する。この補正は、具体的には液晶への印加電圧の増幅率を変化させるものであり、デジタル的な演算によって可能である。また図５では、デジタル的な演算による例を挙げたが、オペアンプ３０８からの電圧値を用い、アナログ増幅することによっても補正できる。ただし、デジタル演算では非線型な演算が可能であり、液晶の非線型特性も加味したより細かい調整が可能であること、液晶材料が変更された場合にも演算データを簡単に変更可能である利点を有する。
【００２６】
１．５．ドライバ等の構成
説明を再び図２に戻す。２５２，２５４はＹドライバであり、ｍ個（走査線１１２の本数）のラッチ回路から構成されている。Ｙドライバ２５２，２５４においては、フレームの最初に供給されるフレームスタートパルスＤＹがラインクロック信号ＣＬＹの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給される。なお、Ｙドライバ２５２，２５４は全く同一の走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを走査線１１２の両端から供給するが、これは走査線１１２上のインピーダンスや寄生容量等の影響を最小限に抑制するためである。
【００２７】
次に、２５０はＸドライバであり、ｋ個（データ線１１４の本数／６）のラッチ回路（図示せず）から構成されている。Ｘドライバ２５０においては、各ラインの最初に供給されるラインスタートパルスＤＸがクロック信号ＣＬＸの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkとして出力される。図８に示すように、信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkはクロック信号ＣＬＸの１／２周期づつオーバーラップしている。
【００２８】
２５８−１〜ｋはアンド回路であり、上記信号Ｐi（但し、i=1, 2, 3, … ,k）の添字iが奇数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑiとして出力する一方、添字iが偶数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑiとして出力する。この結果、ラッチ信号Ｑiは、順次排他的に出力される。
【００２９】
２５６はサンプルホールド回路であり、データ線１１４毎に設けられたトランジスタによって構成されている。各トランジスタは、順次６個づつ組になっており、各組を成すトランジスタのゲート端には、ラッチ信号Ｑ1，Ｑ2，……，Ｑkが印加される。これにより、その時点におけるビデオデータＶＩＤ１〜６が、対応する６本のデータ線１１４に印加される。２６０はプリチャージ回路であり、データ線１１４毎に設けられた複数のトランジスタから構成されている。これらトランジスタのゲート端に、プリチャージ信号ＮＲＧが印加されると、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。
【００３０】
１．６．液晶装置の構成
次に、上述した電気光学装置の構造について、図４(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´断面図である。これらの図において１０１は素子基板であり、その上面に画素電極１１８などが形成されている。１０２は対向基板であり、その下面に対向電極１０８が形成されている。素子基板１０１および対向電極１０８は、互いにシール材１０４によって一定の間隙を保って貼り合わせられ、この間隙に電気光学材料としての液晶１０５が挟持されている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３１】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、各種回路が形成されている。すなわち、図上で表示領域１０１ａの左右にはＹドライバ２５２，２５４が形成され、上方にはプリチャージ回路２６０が、また下方にはＸドライバ２５０が形成されている。さらに、シール材１０４の内側であって、Ｙドライバ２５２，２５４、プリチャージ回路２６０およびＸドライバ２５０の外側の部分には領域３０２ａ，……３０２ａが設けられており、ここに測定用トランジスタ３０２，……，３０２が形成されている。本実施形態においては、領域３０２ａは、シール材１０４の内側の四隅と、上下左右各辺の中央部に形成されている。
【００３２】
また、素子基板１０１において、Ｘドライバ２５０が形成される領域の外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成され、ここから外側からの制御信号や電源電圧などが入力される。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち少なくとも１箇所において設けられた導通材（図示省略）と、領域１０７に設けられた接続端子とを介して、対向電極電位ＬＣＣＯＭが対向電極１０８に印加される。
【００３３】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合、すなわち投射型表示装置のライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を素子基板１０１側から照射するバックライトが必要に応じて設けられる。
【００３４】
さらに、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３５】
１．７．トランジスタの素子構造
次に、素子基板１０１上における画素用のトランジスタ１１６の構造を図６(a)を参照し説明する。
図６(a)においてデータ線１１４は縦方向に延在して設けられ、走査線１１２はデータ線１１４から絶縁されつつ横方向に延在して設けられている。そして、両者の交差箇所において走査線１１２の上部にトランジスタ１１６が形成され、同時にトランジスタ１１６のゲート端が走査線１１２に接続されている。また、交差箇所近傍においてデータ線１１４にはコンタクト３５２が形成され、ここからトランジスタ１１６の上方に向かってリード線３５４が形成され、該リード線３５４の先端がトランジスタ１１６のソース端に接続されている。
【００３６】
また、画素電極１１８においてもコンタクト３５６が形成され、ここからデータ線１１４に向かい途中で折れ曲がってトランジスタ１１６の上方に向かうリード線３５８が形成されている。そして、該リード線３５８の先端がトランジスタ１１６のドレイン端に接続されている。電気光学装置１００が後述するプロジェクタのライトバルブとして用いられる場合には、素子基板１０１側から光が照射される。従って、データ線１１４はトランジスタ１１６に照射される光を減衰させ、リーク電流を低減させる遮光膜としての役割を兼ねている。
【００３７】
次に、測定用トランジスタ３０２，……，３０２の構造を同図(b)を参照し説明する。図において３６０はソースライン、３６２はゲートライン、３６４はドレインラインであり、平行に延在して形成されている。ゲートライン３６２およびドレインライン３６４の端部には、各々コンタクト３７６，３７８が形成され、両ラインはリード線３８０を介して結合されている。ゲートライン３６２上には、ほぼ等間隔に測定用トランジスタ３０２，……，３０２が形成されている。
【００３８】
これら測定用トランジスタ３０２，……，３０２の形成位置を挟むように、ソースライン３６０およびドレインライン３６４には、コンタクト３６６，……，３６６および３７２，……，３７２が形成されている。そして、コンタクト３６６，……，３６６および３７２，……，３７２から測定用トランジスタ３０２，……，３０２の上方に向かって、リード線３６８，……，３６８および３７４，……，３７４が形成されている。リード線３６８，……，３６８の先端は測定用トランジスタ３０２，……，３０２のソース端に接続され、リード線３７４，……，３７４の先端はこれらトランジスタのドレイン端に接続されている。
【００３９】
そして、ソースライン３６０には、電圧VDDが印加され、図５に示した測定用トランジスタ３０２，……，３０２の並列回路が実現されている。また、各測定用トランジスタ３０２，……，３０２の下方には、ゲートライン３６２等と直交する方向に遮光ライン３８２，……，３８２が形成されている。これら遮光ライン３８２，……，３８２は、図６(a)におけるデータ線１１４に代えて照射光を減衰させるために設けられたものであり、測定用トランジスタ３０２のリーク電流と画素用トランジスタ１１６のリーク電流特性との間にほぼリニアな比例関係を付与することが可能になる。
【００４０】
１．８．色ムラ補正部２０３の構成
まず、本実施形態では、図１１に示すように投射スクリーン３００が８つの三角形領域Ｓ１〜Ｓ８に区画される。本実施形態の区画の方法は、投射スクリーン３００ の中心を通るように、同図中Ｓｘ，Ｓｙ方向の直交する２ 本の線ａ，ｂによって、投射スクリーン３００を４つの長方形に分割し、しかる後にそれぞれの長方形を線ａ，ｂの端部どうしを結ぶ線ｃ，ｄ，ｅ，ｆで分割し、これによって８つの三角形領域Ｓ１ 〜Ｓ８を得ている。
【００４１】
そして、所定の基準となるデジタル画像データをそのまま多相展開回路２０４に入力し、投射スクリーン３００へ基準画像を投射する。具体的には、投射スクリーン３００ へ、例えば最大２５６の階調表示が可能な場合、１２８階調の中間調（グレー）を基準画像として均一に投射する。この状態で、それぞれの三角形領域Ｓ１〜Ｓ８の３つの頂点の位置の画素（以下、基準画素という）での色座標を測定する。この測定には、周知の色座標測定器を用いることができる。図１１に示すように、例えば、三角形領域Ｓ１では３つの頂点に対応する基準画素Ｐ１，Ｐ２，Ｐ４ の色座標が測定される。そして、それぞれの三角形領域の３ つの頂点に位置する基準画素での輝度補正量を求める。この輝度補正量は、基準画素で求めた色座標を、予め設定した色座標上の位置に一致させる補正や、または全基準画素の色座標の平均値に一致させる補正を加えて設定する。
【００４２】
本実施形態の具体的な輝度補正量の決定方法は、図１３に示すように、黒丸で示す基準画素での実測色座標を目標色座標に一致させるように、赤（Ｒ ）成分と青（Ｂ ）成分とを調整する。なお、緑（Ｇ ）成分は、光の合成に対して影響を与え易いため、赤および青を用いて調整することが好ましい。本実施形態では、基準画素での色座標を、目標色座標と一致させる調整を行う際、色差と色座標上の距離がある程度比例関係にあるＵＣＳ 表色系を用いることが、色差を表現するのに適している。なお、ＵＣＳ 表色系は、Ｌｕｖ 又はＬｕ’ｖ’を用いて表示するのが一般的である。尚、実測色座標がＸＹＺ 表色系で得られる場合、以下に示す式を用いてＵＣＳ 表色系に変換する。
【００４３】
まず、Ｌｕｖ を用いる場合は、
Ｌ ＝Ｙ
ｕ ＝４Ｘ ／（Ｘ ＋１５Ｙ ＋３Ｚ ）
ｖ ＝６Ｙ ／（Ｘ ＋１５Ｙ ＋３Ｚ ）
となり、これらの式から、
ｕ ＝２ｘ ／（６ｙ −ｘ ＋１ ．５ ）
ｖ ＝３ｙ ／（６ｙ −ｘ ＋１ ．５ ）
が導かれる。また、Ｌｕ’ｖ’を用いる場合は
ｕ ’＝ｕ
ｖ ’＝１ ．５ｖ
によって導かれる。
【００４４】
図１３はｕ−ｖ座標上での基準画素での未補正の色座標を目標色座標に一致させる補正操作の説明図である。このような操作により、基準画素での輝度補正量を、求めることができる。なお、具体的な操作としては、上記したように赤成分と青成分とを調整することにより行う。また、投射スクリーン３００ における図１１に示す左右Ｓｘ（Ｘ）方向、上下Ｓｙ（Ｙ）方向、任意の三角形領域に属する任意画素での補正量をＳｘ ，Ｓｙに垂直なＳｚ（Ｚ）方向とした３次元座標で考えると、各三角形領域が基準画素を３つ含むため、三角形領域内の任意の場所（画素）の補正量Ｓｚは、３つ基準画素での基準補正量から線形補間して求めることが可能となる。平面は、Ｓｚ＝ａＳＸ＋ｂＳＹ＋ｃ（一般的には、Ｚ＝ａＸ＋ｂＹ＋ｃ）で表されるため、この係数ａ，ｂ，ｃを上記した３つの基準画素での基準補正量より求めれば、各三角形領域内の任意の画素での補正量Ｓｚは上記演算式によって得られる。
【００４５】
次に、図１４を参照し色ムラ補正部２０３の構成を説明する。
図において２２はメモリであり、各三角形領域Ｓ１〜Ｓ８に適用される上記係数ａ，ｂ，ｃが記憶されている。なお、メモリ２２は、例えば再書込み可能なフラッシュメモリ等によって構成されている。２１は領域判定部であり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃおよび画素クロックＣＬＫに基づいて、二次ガンマ補正回路２０２から供給されている補正ビデオデータが何れの三角形領域Ｓ１〜Ｓ８に属するか判定し、該三角形領域に固有の係数データを読み出してレジスタ２３に一時的に書き込む動作を行う。
【００４６】
この係数データの書き込みは、この係数データでの補正を行う三角形領域に投射される補正ビデオデータに先駆けて行われる。すなわち、乗算回路２４に補正ビデオデータが入力されるタイミングでレジスタ２３のａレジスタ２３ａ、ｂレジスタ２３ｂ、ｃレジスタ２３ｃから係数データ信号が乗算回路２４に入力され、補正ビデオデータに輝度補正量Ｓｚを乗じるようになっている。
【００４７】
このため、補正ビデオデータは、そのアドレス情報に応じて、投射される三角形領域における補正処理が施された信号として多相展開回路２０４に到達する。２５は係数補正部であり、上記Ａ／Ｄコンバータ３１０−１〜３１０−ｆから出力されたリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、メモリ２２内の各係数ａ，ｂ，ｃを補正する。すなわち、係数補正部２５には、製品出荷時（あるいはメンテナンス時）において設定された各係数ａ，ｂ，ｃと、その設定時におけるリーク電流Ｉdl−１〜Ｉdl−ｆの値とが記憶されている。
【００４８】
各リーク電流Ｉdl−１〜Ｉdl−ｆを発生させる領域３０２ａは、図４(a)において説明したように、シール材１０４の内側の四隅と、上下左右各辺の中央部に形成されているから、これら領域３０２ａは各々基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９に近接することが解る。そこで、本実施形態においては、リーク電流Ｉdl−１〜Ｉdl−ｆの測定値に基づいて、各基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９における基準補正量を求め、メモリ２２内の各係数ａ，ｂ，ｃを補正するのである。
【００４９】
ここで、基準画素Ｐ５は画面中央に位置し、近傍の領域３０２ａが存在しないため、基準補正量を直接的に求めることができない。そこで、他の基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９の基準補正量の平均値と基準画素Ｐ５の基準補正量との比を製品出荷時（あるいはメンテナンス時）に求めておき、リーク電流に基づいて基準補正量を補正する場合には、この比を保つように基準画素Ｐ５の基準補正量を設定するとよい。
【００５０】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、フレームスタートパルスＤＹがＹドライバ２５２，２５４に供給されると、クロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが１フレーム内で順次排他的に出力される。
【００５１】
さて、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。そして、各走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが立ち上がると、プリチャージ信号ＮＲＧおよびラインスタートパルスＤＸが順次立ち上がる。
【００５２】
まず、上から１本目の走査線１１２に走査信号Ｇ1が供給されると、表示領域１０１ａ内の１段目の画素１１０内のトランジスタ１１６は全てオン状態になるが、各データ線１１４は全てハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。ここでプリチャージ信号ＮＲＧが立ち上がると、プリチャージ回路２６０内のトランジスタが全てオン状態に設定される。これにより、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。従って、１段目の全ての画素１１０には、プリチャージ電位ＮＲＳ１またはＮＲＳ２が書き込まれる。
【００５３】
次に、ラインスタートパルスＤＸがＸドライバ２５０に供給されると、クロック信号ＣＬＸに同期して該ラインスタートパルスＤＸがＸドライバ２５０内でシフトされてゆく。そして、クロック信号ＣＬＸの１／２周期づつオーバーラップする信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkが、該シフトされたラインスタートパルスＤＸに基づいて順次出力される。一方、ＬＣＤタイミング発生回路２１４から出力されるラッチイネーブル信号ＥＮＢ１，ＥＮＢ２は、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる。
【００５４】
また、アンド回路２５８−１〜ｋにおいては、上記信号Ｐi（但し、i=1, 2, 3, … ,k）の添字iが奇数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑiとして出力する一方、添字iが偶数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑiとして出力する。この結果、ラッチ信号Ｑiは、ビデオデータＶＩＤ１〜６が安定する期間、順次排他的に出力される。
【００５５】
ここで、走査信号Ｇ1が立ち上がり、さらに信号Ｐ1が立ち上がる期間の動作についてさらに詳細に説明しておく。信号Ｐ1が立ち上がった後暫くするとラッチイネーブル信号ＥＮＢ１が立ち上がり、これと同期してラッチ信号Ｑ1が立ち上がる。これにより、図２のサンプルホールド回路２５６内で最左端ないし左から６番目のトランジスタがオン状態になり、ビデオデータＶＩＤ１〜６が左から１本目ないし６本目のデータ線１１４に印加される。
【００５６】
その際、上から１本目の走査線１１２にはＨレベルの電圧が印加されているから、該走査線１１２と左から１本目ないし６本目のデータ線１１４との交差に対応する６個のトランジスタ１１６を介して、蓄積容量１１９および画素電極１１８にビデオデータＶＩＤ１〜６すなわち電圧が印加され、蓄積容量１１９および画素電極１１８が充電される。なお、１本目の走査線１１２と、左から７本目以降のデータ線１１４との交差に対応するトランジスタ１１６もオン状態になるが、これらデータ線１１４はハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。
【００５７】
以後、同様にラッチ信号Ｑ2，Ｑ3，……，Ｑkが順次立ち上がってゆくと、データ線１１４に６本づつ排他的にビデオデータＶＩＤ１〜６が供給され、上から１段目のトランジスタ１１６の６個づつにこれらビデオデータＶＩＤ１〜６が書き込まれてゆく。そして、１段目の画素１１０に対する書き込みが全て終了すると、上から２本目の走査線１１２には走査信号Ｇ2が供給され（Ｈレベルの電圧が印加され）、２段目の画素１１０に対して、２段目のビデオデータＶＩＤ１〜６が順次書き込まれてゆく。以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返され、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。さらに、フレームスタートパルスＤＹが再び供給されると、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。以下同様な動作が、フレームスタートパルスＤＹが供給される毎に繰り返される。
【００５８】
なお、画素１１０に書き込まれたビデオデータ（画素電圧）は、次のフレームでプリチャージされるまで保持されると理想的であるが、実際には図８の最下段に示すように、リーク電流によって画素電圧の絶対値が低下してゆく。ここで、実線はリーク電流が少ない場合の画素電圧特性であり、一点鎖線はリーク電流が多い場合の画素電圧特性である。本実施形態においては、画素用トランジスタ１１６に生ずるリーク電流にほぼ比例するリーク電流が測定用トランジスタ３０２，……，３０２を介して検出され、二次ガンマ補正回路２０２内のリーク補正回路３１４によって階調のずれを補償するように信号レベルが補正される。
【００５９】
さらに、色ムラ補正部２０３においては、個々の領域３０２ａから検出されるリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、三角形領域Ｓ１〜Ｓ８毎に係数ａ，ｂ，ｃが逐次補正される。これにより、投射スクリーン３００上における色ムラも解消され、高品質な画像を得ることが可能になる。
【００６０】
３．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
【００６１】
（１）上記実施形態は、本発明の電気光学装置を投射型表示装置に適用した例を示したが、本電気光学装置は投射型表示装置以外にも種々の装置に適用可能である。そのいくつかの例を以下説明する。
＜モバイル型コンピュータ＞
まず、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図９(a)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の後方にバックライトを付加することにより構成されている。
【００６２】
＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図９(b)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその後方にバックライトが設けられる。
【００６３】
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００６４】
（２）上記実施形態においては、測定用トランジスタ３０２，……，３０２の下方に遮光ライン３８２，……，３８２を設け、測定用トランジスタ３０２，……，３０２のリーク電流特性が画素用トランジスタ１１６の特性に略比例するようにした（図６(b)参照）。しかし、測定用トランジスタ３０２，……，３０２のリーク電流とトランジスタ１１６のリーク電流との関係が既知であるならば、同図(c)に示すように遮光ライン３８２，……，３８２を除去してもよい。かかる構成によれば、測定用トランジスタ３０２，……，３０２に光が直接照射されるため、より大きなリーク電流を得ることが可能になる。
【００６５】
（３）電気光学装置１００の駆動回路は、図１，図２に示すものに限られず、種々の方式の駆動回路を用いることができる。その一例を図１０に示す。図において二次ガンマ補正回路２０２および色ムラ補正部２０３は、上記実施形態のものと同様に構成されている。４０４は１相／２相展開回路であり、色ムラ補正部２０３から出力されたビデオデータを２相のビデオデータに展開する。４０６はデータ反転・非反転選択回路であり、該２相のビデオデータのうち一方を反転し、他方を非反転状態に設定する。
【００６６】
４０８，４１０はＤ／Ａコンバータであり、４０６から出力された２相のビデオデータをそれぞれアナログ信号に変換する。変換されたビデオデータは、差動アンプ４１２，４２４を介してサンプルホールド回路４１６に供給される。サンプルホールド回路４１６はこれらビデオデータをラッチし、多相ビデオデータＶＩＤ１〜６として出力する。この変形例においても、測定用トランジスタ３０２，……，３０２から出力されるリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、二次ガンマ補正回路２０２において階調特性が補正されるとともに色ムラ補正部２０３において色ムラが補正される。これにより、上記実施形態と同様に高品質な画像を得ることが可能である。
【００６７】
（４）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００６８】
（５）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、画素に印加する電圧等に応じて階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス（ＥＬ）装置やプラズマディスプレイ（ＰＤＰ）装置などが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。ＥＬやＰＤＰの場合、自発光素子であるため外部から強烈な光は入力されないが、自発光素子に近い位置にＴＦＴが配置されているため、この光によって光リークが発生する。この場合、画素毎に光リーク検出素子を作り、制御することによって光リークによる画質劣化のない高画質な表示が可能である。
【００６９】
【発明の効果】
以上説明したように本発明によれば、電圧が印加される画素および各基準画素の位置関係と、各基準画素に対応する電流源に流れる電流とに応じて、電圧が印加される画素の画素電圧を補正するから、経年変化等に対応して自動的に色ムラを補正することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（１／２）である。
【図２】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（２／２）である。
【図３】 上記実施形態における画素の構成例を示す図である。
【図４】 上記実施形態における電気光学装置の構造図である。
【図５】 二次ガンマ補正回路２０２の詳細構成を示すブロック図である。
【図６】 画素用のトランジスタ１１６、測定用トランジスタ３０２，……，３０２およびその周辺部分の構造図である。
【図７】 二次ガンマ補正回路２０２の動作説明図である。
【図８】 上記実施形態の電気光学装置のタイミングチャートである。
【図９】 同電気光学装置を適用した各種電子機器の例を示す図である。
【図１０】 上記実施形態の変形例における要部のブロック図である。
【図１１】 色ムラ補正のための基準画素Ｐ１〜Ｐ９と三角形領域Ｓ１〜Ｓ８の関係を示す図である。
【図１２】 上記電気光学装置を適用したプロジェクタの概略構成図である。
【図１３】 色ムラ補正部２０３の動作説明図である。
【図１４】 色ムラ補正部２０３のブロック図である。
【符号の説明】
２１……領域判定部
２２……メモリ
２４……乗算回路
２５……係数補正部
１００……電気光学装置
１００Ｒ，１００Ｇ，１００Ｂ……液晶光変調装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０４……シール材
１０５……液晶
１０７……領域
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……画素用トランジスタ（スイッチング素子）
１１８……画素電極
１１９……蓄積容量
２０２……二次ガンマ補正回路
２０３……色ムラ補正部
２０４……多相展開回路
２０６……データ反転・非反転選択回路
２０８……Ｄ／Ａコンバータ
２１０−１〜６……ビデオアンプ
２１２……Ｉ2Ｃ制御回路
２１４……ＬＣＤタイミング発生回路
２１６……Ｄ／Ａコンバータ
２１８，２２０……スイッチング回路
２２２，２２４……差動アンプ
２２６，２２８……スイッチング回路
２３０，２３２……差動アンプ
２５０……Ｘドライバ
２５２，２５４……Ｙドライバ
２５６……サンプルホールド回路
２５８−１〜ｋ……アンド回路
２６０……プリチャージ回路
３０２，……，３０２……測定用トランジスタ（電流源）
３０２ａ……領域
３０４，３０６……抵抗器
３０８……オペアンプ
３１０……Ａ／Ｄコンバータ
３１２……ルックアップテーブル
３１４……リーク補正回路
３５２……コンタクト
３５４……リード線
３５６……コンタクト
３５８……リード線
３６０……ソースライン（第１のライン）
３６２……ゲートライン（第３のライン）
３６４……ドレインライン（第２のライン）
３６６，……，３６６……コンタクト
３６８，……，３６８……リード線
３７２，……，３７２……コンタクト
３７４，……，３７４……リード線
３７６，３７８……コンタクト
３８０……リード線
３８２，……，３８２……遮光ライン
４０４……１相／２相展開回路
４０６……データ反転・非反転選択回路
４０８，４１０……Ｄ／Ａコンバータ
４１２，４２４……差動アンプ
４１６……サンプルホールド回路
１４３０……プロジェクタ
１４３１……光源
１４３７……投射レンズ
【発明の属する技術分野】
本発明は、投射型表示装置に用いて好適な電気光学装置、電子機器および投射型表示装置に関する。
【０００２】
【背景技術】
近年、カラーの投射型表示装置では投射スクリーンの大型化が進んでいる。投射スクリーンの大型化に伴い、投射スクリーンでの表示画像に色ムラが発生するという問題が生じている。このような色ムラが発生する原因としては、投射用光源、画像生成装置（ライトバルブ）などにばらつきが存在することが挙げられる。従来、投射型表示装置を含む表示装置全体における、表示画像の欠陥を補正する方法としては、以下に説明するような方法が考えられている。すなわち、表示画像の補正方法の一つとして、例えば、撮像手段を用いて表示画像における特異点を検出した後、この特異点の光学データと基準レベルとを比較して補正値を算出し、この補正値に基づいて表示装置に補正をかける方法がある。
【０００３】
また、表示画像の補正方法の他の一つとしては、次のようなものがある。まず、一定輝度レベルの映像信号を入力して画像表示面（スクリーン）に画像を投射し、画像表示面を格子状に分割した領域毎にその輝度レベルを撮像手段で測定し、その測定レベルと基準レベルとの直流差分データを輝度補正データとしてメモリに記録する。このメモリは輝度補正回路に組み込まれている。補正データの読み出しは、入力画像信号の水平、垂直同期信号から輝度測定時に分割された矩形状のスクリーン領域に対応するメモリのアドレスを算出することにより行なわれる。
【０００４】
この補正データをＤ ／Ａ 変換回路でアナログ値に変換し、アナログ補正値を加算回路を用いて入力画像信号に加算した画像信号を表示装置側に出力する。このとき、投射型表示装置を構成する、例えばライトバルブとしての液晶表示素子では、上記した画像信号に基づいて補正が行なわれた表示駆動を行なう。このようにして、画像表示面の輝度ムラ、色ムラが補正される。また、上述した矩形状のスクリーン領域に代えて、三角形状のスクリーン領域を用いた技術も知られている（特開２０００ −３１６１７０号公報）。
【０００５】
【発明が解決しようとする課題】
しかし、上述した色ムラ補正は、投射型表示装置の出荷時あるいはメンテナンス時において実行され得るものであり、経年変化等によって色ムラの態様が変更した時に対応できないという問題が生じる。この発明は上述した事情に鑑みてなされたものであり、色ムラを自動的に補正できる電気光学装置、電子機器および投射型表示装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、画像信号が供給される複数の画素と、選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、を有し、前記各電流源は、並列接続された複数の前記ダミー素子を有することを特徴とする。
また、本発明の電気光学装置の一態様において、前記複数のスイッチング素子を光照射から遮光する遮光膜を有してもよい。
また、本発明の電気光学装置の一態様において、前記ダミー素子を光照射から遮光する遮光膜を有してもよい。
また、本発明の電気光学装置の一態様において、前記スイッチング素子はＴＦＴからなっていてもよい。
また、本発明の電気光学装置の一態様において、前記ダミー素子は前記スイッチング素子と同一工程で製造されてもよい。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
また、本発明の投射型表示装置は上記課題を解決するために、光源と、前記光源からの光を変調する光変調装置と、前記光変調装置により変調された光を投射する投射レンズを有する投射型表示装置において、前記光変調装置は、画像信号が供給される複数の画素と、選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、を有し、前記各電流源は、並列接続された複数の前記ダミー素子を有することを特徴とする。
【０００７】
【発明の実施の形態】
１．実施形態の構成
１．１．光学系の全体構成
次に、本発明の一実施形態の投射型表示装置の光学系統の構成を図１２を参照し説明する。
図中、１４３１は光源、１４４２，１４４４はダイクロイックミラー、１４４３，１４４８，１４４９は反射ミラー、１４４５は入射レンズ、１４４６はリレーレンズ、１４４７は出射レンズ、１００Ｒ，１００Ｇ，１００Ｂは液晶光変調装置、１４５１はクロスダイクロイックプリズム、１４３７は投射レンズを示す。光源１４３１はメタルハライド等のランプ１４４０とランプの光を反射するリフレクタ１４４１とからなる。
【０００８】
青色光・緑色光反射のダイクロイックミラー１４４２は、光源１４３１からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１４４３で反射されて、赤色光用液晶光変調装置１００Ｒに入射される。一方、ダイクロイックミラー４２で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１４４４によって反射され、緑色光用液晶光変調装置１００Ｇに入射される。一方、青色光は第２のダイクロイックミラー１４４４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１４４５、リレーレンズ１４４６、出射レンズ１４４７を含むリレーレンズ系からなる導光手段が設けられ、これを介して青色光が青色光用液晶光変調装置１００Ｂに入射される。
【０００９】
各光変調装置により変調された３つの色光はクロスダイクロイックプリズム１４５１に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１４３７によって投射スクリーン３００に投射され、画像が拡大されて表示される。
【００１０】
１．２．制御系の全体構成
次に、上記液晶光変調装置１００Ｒ，１００Ｇ，１００Ｂとして用いられる電気光学装置およびその周辺回路の構成を図１，図２を参照し説明する。
なお、図２は主として電気光学装置の素子基板に実装される部分、図１は主として素子基板とは別体として実装される部分のブロック図である。図１において投射型表示装置には、図示せぬ上位装置から８ビットのビデオデータ、その垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、画素クロックＣＬＫおよびＩ2Ｃ ＢＵＳ（登録商標）制御信号が供給される。２０２は二次ガンマ補正回路であり、該ビデオデータの階調特性を補正し、９ビットのバス幅で、階調補正された補正ビデオデータを出力する。２０３は色ムラ補正部であり、投射面の各部に対する色ムラを補正する。なお、色ムラ補正部２０３の詳細については後述する。
【００１１】
２０４は多相展開回路であり、色ムラ補正部２０３から供給された補正ビデオデータを、多相展開（ここでは６層展開）する。すなわち、補正ビデオデータにおける各ドットの画素値の持続時間が６倍に伸張され、６ドットの画素値を同時にラッチできるようにこれらのタイミングが補正される。次に、２０６はデータ反転・非反転選択回路であり、１ドット毎に画素値の極性が反転するように、これら画素値の一部を反転させる。２０８はデジタル／アナログ（Ｄ／Ａ）コンバータであり、データ反転・非反転選択回路２０６から出力された画素値をアナログ信号である多相ビデオデータＶＩＤ１〜６に変換し出力する。この多相ビデオデータＶＩＤ１〜６は、ビデオアンプ２１０−１〜６を介して増幅される。
【００１２】
２１２はＩ2Ｃ制御回路であり、Ｉ2Ｃ ＢＵＳ制御信号に基づいて、電気光学装置内の各部を制御する。２１４はＬＣＤタイミング発生回路であり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃに基づいて、各種タイミング信号を生成する。これらタイミング信号のうち、主要なものについて説明しておく。なお、これらタイミング信号の波形例を図８に示しておく。
【００１３】
まず、ＣＬＸは、電気光学装置の表示用のクロック信号であり、画素クロックＣＬＫの相数倍（ここでは６倍）のクロック周期を有し、デューティ比５０％の信号である。／ＣＬＸはその反転信号である（なお、本明細書において、反転信号には信号名の先頭に「／」を付すこととする）。
ＤＸはラインスタートパルスであり、電気光学装置における各ラインの先頭において立ち上がる。
ＮＲＧはプリチャージ信号であり、プリチャージを行うべきタイミングすなわちラインスタートパルスＤＸよりも若干早く立ち上がる。
ＥＮＢ１，ＥＮＢ２はラッチイネーブル信号であり、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる信号である。
ＣＬＹは電気光学装置のラインクロック信号であり、所定のラインクロック周期を有し、デューティ比５０％の信号である。
ＤＹはフレームスタートパルスであり、電気光学装置における各フレームの先頭において立ち上がる。
ＢＩＡＳＯおよびＢＩＡＳＥは奇数ドット極性信号および偶数ドット極性信号であり、対応する画素に対する液晶層への印加電圧の極性（換言すれば対応するビデオデータＶＩＤ１〜６の極性）を示す信号である。すなわち、印加電圧の極性は、これらの信号がＬレベルであれば正極性、Ｈレベルであれば負極性であることを示す。
【００１４】
２１６はＤ／Ａコンバータであり、Ｉ2Ｃ ＢＵＳ制御信号から必要なアナログ信号を生成する。Sub Brightnessは輝度調整信号であり、ユーザのパネル操作等に基づく輝度調整指令を示す信号である。Bias_COMは輝度調整信号Sub Brightnessの基準電位信号である。ＮＲＳＨはプリチャージ電位最大値信号、ＮＲＳＬはプリチャージ電位最小値信号であり、各々プリチャージ電位の最大値と最小値とを示す。ＬＣＣＯＭは対向電極電位であり、対向電極に印加される。
【００１５】
２２２は差動アンプであり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲイン信号として奇数ドットのビデオデータＶＩＤ１，３，５を出力するビデオアンプ２１０−１，３，５に与える。同様に、差動アンプ２２４は、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMの差分を増幅し、その結果をゲインとして偶数ドットのビデオデータＶＩＤ２，４，６を出力するビデオアンプ２１０−２，４，６に与える。
【００１６】
２１８，２２０はスイッチング回路であり、輝度調整信号Sub Brightnessおよび基準電位信号Bias_COMをストレート接続またはクロス接続して差動アンプ２２２，２２４に供給する。スイッチング回路２１８，２２０の接続状態（ストレートまたはクロス）は、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に切り換えられる。これにより、ビデオアンプ２１０−１，３，５およびビデオアンプ２１０−２，４，６には、それぞれ極性が異なり絶対値の等しいゲイン信号が供給されることになる。
【００１７】
次に、２３０，２３２は差動アンプであり、プリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬの差分を増幅し、各々奇数ドットプリチャージ電位ＮＲＳ１および偶数ドットプリチャージ電位ＮＲＳ２を出力する。２２６，２２８はスイッチング回路であり、スイッチング回路２１８，２２０と同様に、極性信号ＢＩＡＳＯ，ＢＩＡＳＥに応じて相補的に接続状態（ストレートまたはクロス）を切り換えてプリチャージ電位最大値信号ＮＲＳＨおよびプリチャージ電位最小値信号ＮＲＳＬを差動アンプ２３０，２３２に供給する。これにより、プリチャージ電位ＮＲＳ１，ＮＲＳ２は、それぞれ極性が異なり絶対値の等しい電位になる。
【００１８】
次に、図２において、素子基板上における表示領域１０１ａには、図においてＸ（行）方向に延在して複数本の走査線１１２が形成されている。また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列されている。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明する。
【００１９】
１．３．画素の構成
画素１１０の具体的な構成としては、例えば、図３（ａ）に示されるものが挙げられる。この構成では、トランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲート端が走査線１１２に、ソース端がデータ線１１４に、ドレイン端が画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される透明電極である。また、画素電極１１８は蓄積容量１１９の一端に接続され、蓄積容量１１９の他端には所定電圧ＶＳＳＸ，ＶＳＳＹが印加され、液晶層に蓄積される電荷のリークを防止している。なお、この実施形態では、蓄積容量１１９を画素電極１１８と所定電圧ＶＳＳＸ，ＶＳＳＹとの間に形成したが、画素電極１１８と対向電極１０８間、画素電極１１８と接地電位ＧＮＤ間、あるいは画素電極１１８とゲート線間等に形成しても良い。
【００２０】
ここで、図３（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型のみが用いられているために、オフセット電圧が必要となるが、図３（ｂ）に示されるように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ，１１２ｂの２本の走査線が必要となる。
【００２１】
１．４．二次ガンマ補正回路２０２の構成
次に、二次ガンマ補正回路２０２の詳細構成を図５を参照し説明するが、その前提としてトランジスタ（ＭＯＳ型ＦＥＴ）を用いた照度測定の原理について説明しておく。トランジスタのゲート端とドレイン端（ソース端でもよい）を接続し、ソース−ドレイン間に０.３〜２[V]程度の電圧VDDを印加すると、ドレイン端にはほとんど電流が流れない。しかし、ここでトランジスタに光を照射すると、照度に応じたリーク電流がドレイン端に流れる。
【００２２】
電流の大きさはトランジスタの生成プロセス等に応じて異なるが、ポリシリコンプロセスによって形成されたトランジスタの一例では、５００[lx]で２０[fA]，５００[klx]で２０[pA]，１[Mlx]で１５０[pA]程度のリーク電流が発生する。従って、ドレイン電流を測定することにより、照度を測定することが可能になる。但し、トランジスタ１個あたりのリーク電流はきわめて低いレベルであるため、数百〜数千個程度のトランジスタを並列接続してリーク電流を測定すると好適である。
【００２３】
図５において３０２，……，３０２は画素ドライブ用トランジスタ１１６と同一プロセスにおいて素子基板内に形成された測定用トランジスタであり、数百〜数千個程度並列接続されている。従って、素子基板に光が照射されると、これら測定用トランジスタの並列回路にリーク電流Ｉdlが流れる。３０４，３０６は抵抗器、３０８はオペアンプであり、これらによって増幅器が形成されている。すなわち、リーク電流Ｉdlに対して、該増幅器より「−Ｉdl・R2」の電圧が出力される。なお、測定用トランジスタ３０２，……，３０２、抵抗器３０４，３０６およびオペアンプ３０８は複数ブロック（ｆ＝８ブロック）設けられているが、図５には１ブロックのみ表示されている。
【００２４】
３１０−１〜３１０−ｆはＡ／Ｄコンバータであり、ｆブロックのオペアンプ３０８の各増幅結果に基づいて、リーク電流Ｉdl−１〜Ｉdl−ｆの測定値をデジタル値として出力する。３１２はルックアップテーブルであり、これらリーク電流Ｉdl−１〜Ｉdl−ｆの総和ΣＩdlが所定の基準値であると仮定した状態におけるビデオデータの階調補正特性が記憶されている。すなわち、液晶の透過率は印加電圧に応じて図７(a)に示すようにノンリニアに変化する（ノーマリーホワイトの場合）ため、同図(b)に示すように、ビデオデータの階調に応じて透過率がリニアに変化するように、ビデオデータの階調に対応して液晶層に印加すべき電圧指令値がルックアップテーブル３１２に記憶されているのである。
【００２５】
但し、リーク電流の増加に応じて、同図(a)の特性は同図(c)のように変化する。すなわち、リーク電流が増加すると、同一の透過率を得るためにより高い電圧を印加する必要が生じる。図５において３１４はリーク補正回路であり、リーク電流の総和ΣＩdlの測定値に基づいて上記電圧指令値を補正し、その結果を多相展開回路２０４に供給する。この補正は、具体的には液晶への印加電圧の増幅率を変化させるものであり、デジタル的な演算によって可能である。また図５では、デジタル的な演算による例を挙げたが、オペアンプ３０８からの電圧値を用い、アナログ増幅することによっても補正できる。ただし、デジタル演算では非線型な演算が可能であり、液晶の非線型特性も加味したより細かい調整が可能であること、液晶材料が変更された場合にも演算データを簡単に変更可能である利点を有する。
【００２６】
１．５．ドライバ等の構成
説明を再び図２に戻す。２５２，２５４はＹドライバであり、ｍ個（走査線１１２の本数）のラッチ回路から構成されている。Ｙドライバ２５２，２５４においては、フレームの最初に供給されるフレームスタートパルスＤＹがラインクロック信号ＣＬＹの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が走査線１１２の各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他的に供給される。なお、Ｙドライバ２５２，２５４は全く同一の走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを走査線１１２の両端から供給するが、これは走査線１１２上のインピーダンスや寄生容量等の影響を最小限に抑制するためである。
【００２７】
次に、２５０はＸドライバであり、ｋ個（データ線１１４の本数／６）のラッチ回路（図示せず）から構成されている。Ｘドライバ２５０においては、各ラインの最初に供給されるラインスタートパルスＤＸがクロック信号ＣＬＸの立上がりおよび立下がりタイミングに同期して各ラッチ回路に順次転送され、ラッチされた結果が信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkとして出力される。図８に示すように、信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkはクロック信号ＣＬＸの１／２周期づつオーバーラップしている。
【００２８】
２５８−１〜ｋはアンド回路であり、上記信号Ｐi（但し、i=1, 2, 3, … ,k）の添字iが奇数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑiとして出力する一方、添字iが偶数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑiとして出力する。この結果、ラッチ信号Ｑiは、順次排他的に出力される。
【００２９】
２５６はサンプルホールド回路であり、データ線１１４毎に設けられたトランジスタによって構成されている。各トランジスタは、順次６個づつ組になっており、各組を成すトランジスタのゲート端には、ラッチ信号Ｑ1，Ｑ2，……，Ｑkが印加される。これにより、その時点におけるビデオデータＶＩＤ１〜６が、対応する６本のデータ線１１４に印加される。２６０はプリチャージ回路であり、データ線１１４毎に設けられた複数のトランジスタから構成されている。これらトランジスタのゲート端に、プリチャージ信号ＮＲＧが印加されると、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。
【００３０】
１．６．液晶装置の構成
次に、上述した電気光学装置の構造について、図４(a)，(b)を参照して説明する。ここで、同図(a)は、電気光学装置１００の構成を示す平面図であり、同図(b)は、同図(a)におけるＡ−Ａ´断面図である。これらの図において１０１は素子基板であり、その上面に画素電極１１８などが形成されている。１０２は対向基板であり、その下面に対向電極１０８が形成されている。素子基板１０１および対向電極１０８は、互いにシール材１０４によって一定の間隙を保って貼り合わせられ、この間隙に電気光学材料としての液晶１０５が挟持されている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。ここで、素子基板１０１および対向基板１０２はガラスや石英などの非晶質基板である。そして、画素電極１１８等は、素子基板１０１に半導体簿膜を堆積して成るＴＦＴによって形成されている。すなわち、電気光学装置１００は、透過型として用いられることになる。
【００３１】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、各種回路が形成されている。すなわち、図上で表示領域１０１ａの左右にはＹドライバ２５２，２５４が形成され、上方にはプリチャージ回路２６０が、また下方にはＸドライバ２５０が形成されている。さらに、シール材１０４の内側であって、Ｙドライバ２５２，２５４、プリチャージ回路２６０およびＸドライバ２５０の外側の部分には領域３０２ａ，……３０２ａが設けられており、ここに測定用トランジスタ３０２，……，３０２が形成されている。本実施形態においては、領域３０２ａは、シール材１０４の内側の四隅と、上下左右各辺の中央部に形成されている。
【００３２】
また、素子基板１０１において、Ｘドライバ２５０が形成される領域の外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成され、ここから外側からの制御信号や電源電圧などが入力される。一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち少なくとも１箇所において設けられた導通材（図示省略）と、領域１０７に設けられた接続端子とを介して、対向電極電位ＬＣＣＯＭが対向電極１０８に印加される。
【００３３】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合、すなわち投射型表示装置のライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を素子基板１０１側から照射するバックライトが必要に応じて設けられる。
【００３４】
さらに、素子基板１０１およげ対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）など設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０２の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有効である。
【００３５】
１．７．トランジスタの素子構造
次に、素子基板１０１上における画素用のトランジスタ１１６の構造を図６(a)を参照し説明する。
図６(a)においてデータ線１１４は縦方向に延在して設けられ、走査線１１２はデータ線１１４から絶縁されつつ横方向に延在して設けられている。そして、両者の交差箇所において走査線１１２の上部にトランジスタ１１６が形成され、同時にトランジスタ１１６のゲート端が走査線１１２に接続されている。また、交差箇所近傍においてデータ線１１４にはコンタクト３５２が形成され、ここからトランジスタ１１６の上方に向かってリード線３５４が形成され、該リード線３５４の先端がトランジスタ１１６のソース端に接続されている。
【００３６】
また、画素電極１１８においてもコンタクト３５６が形成され、ここからデータ線１１４に向かい途中で折れ曲がってトランジスタ１１６の上方に向かうリード線３５８が形成されている。そして、該リード線３５８の先端がトランジスタ１１６のドレイン端に接続されている。電気光学装置１００が後述するプロジェクタのライトバルブとして用いられる場合には、素子基板１０１側から光が照射される。従って、データ線１１４はトランジスタ１１６に照射される光を減衰させ、リーク電流を低減させる遮光膜としての役割を兼ねている。
【００３７】
次に、測定用トランジスタ３０２，……，３０２の構造を同図(b)を参照し説明する。図において３６０はソースライン、３６２はゲートライン、３６４はドレインラインであり、平行に延在して形成されている。ゲートライン３６２およびドレインライン３６４の端部には、各々コンタクト３７６，３７８が形成され、両ラインはリード線３８０を介して結合されている。ゲートライン３６２上には、ほぼ等間隔に測定用トランジスタ３０２，……，３０２が形成されている。
【００３８】
これら測定用トランジスタ３０２，……，３０２の形成位置を挟むように、ソースライン３６０およびドレインライン３６４には、コンタクト３６６，……，３６６および３７２，……，３７２が形成されている。そして、コンタクト３６６，……，３６６および３７２，……，３７２から測定用トランジスタ３０２，……，３０２の上方に向かって、リード線３６８，……，３６８および３７４，……，３７４が形成されている。リード線３６８，……，３６８の先端は測定用トランジスタ３０２，……，３０２のソース端に接続され、リード線３７４，……，３７４の先端はこれらトランジスタのドレイン端に接続されている。
【００３９】
そして、ソースライン３６０には、電圧VDDが印加され、図５に示した測定用トランジスタ３０２，……，３０２の並列回路が実現されている。また、各測定用トランジスタ３０２，……，３０２の下方には、ゲートライン３６２等と直交する方向に遮光ライン３８２，……，３８２が形成されている。これら遮光ライン３８２，……，３８２は、図６(a)におけるデータ線１１４に代えて照射光を減衰させるために設けられたものであり、測定用トランジスタ３０２のリーク電流と画素用トランジスタ１１６のリーク電流特性との間にほぼリニアな比例関係を付与することが可能になる。
【００４０】
１．８．色ムラ補正部２０３の構成
まず、本実施形態では、図１１に示すように投射スクリーン３００が８つの三角形領域Ｓ１〜Ｓ８に区画される。本実施形態の区画の方法は、投射スクリーン３００ の中心を通るように、同図中Ｓｘ，Ｓｙ方向の直交する２ 本の線ａ，ｂによって、投射スクリーン３００を４つの長方形に分割し、しかる後にそれぞれの長方形を線ａ，ｂの端部どうしを結ぶ線ｃ，ｄ，ｅ，ｆで分割し、これによって８つの三角形領域Ｓ１ 〜Ｓ８を得ている。
【００４１】
そして、所定の基準となるデジタル画像データをそのまま多相展開回路２０４に入力し、投射スクリーン３００へ基準画像を投射する。具体的には、投射スクリーン３００ へ、例えば最大２５６の階調表示が可能な場合、１２８階調の中間調（グレー）を基準画像として均一に投射する。この状態で、それぞれの三角形領域Ｓ１〜Ｓ８の３つの頂点の位置の画素（以下、基準画素という）での色座標を測定する。この測定には、周知の色座標測定器を用いることができる。図１１に示すように、例えば、三角形領域Ｓ１では３つの頂点に対応する基準画素Ｐ１，Ｐ２，Ｐ４ の色座標が測定される。そして、それぞれの三角形領域の３ つの頂点に位置する基準画素での輝度補正量を求める。この輝度補正量は、基準画素で求めた色座標を、予め設定した色座標上の位置に一致させる補正や、または全基準画素の色座標の平均値に一致させる補正を加えて設定する。
【００４２】
本実施形態の具体的な輝度補正量の決定方法は、図１３に示すように、黒丸で示す基準画素での実測色座標を目標色座標に一致させるように、赤（Ｒ ）成分と青（Ｂ ）成分とを調整する。なお、緑（Ｇ ）成分は、光の合成に対して影響を与え易いため、赤および青を用いて調整することが好ましい。本実施形態では、基準画素での色座標を、目標色座標と一致させる調整を行う際、色差と色座標上の距離がある程度比例関係にあるＵＣＳ 表色系を用いることが、色差を表現するのに適している。なお、ＵＣＳ 表色系は、Ｌｕｖ 又はＬｕ’ｖ’を用いて表示するのが一般的である。尚、実測色座標がＸＹＺ 表色系で得られる場合、以下に示す式を用いてＵＣＳ 表色系に変換する。
【００４３】
まず、Ｌｕｖ を用いる場合は、
Ｌ ＝Ｙ
ｕ ＝４Ｘ ／（Ｘ ＋１５Ｙ ＋３Ｚ ）
ｖ ＝６Ｙ ／（Ｘ ＋１５Ｙ ＋３Ｚ ）
となり、これらの式から、
ｕ ＝２ｘ ／（６ｙ −ｘ ＋１ ．５ ）
ｖ ＝３ｙ ／（６ｙ −ｘ ＋１ ．５ ）
が導かれる。また、Ｌｕ’ｖ’を用いる場合は
ｕ ’＝ｕ
ｖ ’＝１ ．５ｖ
によって導かれる。
【００４４】
図１３はｕ−ｖ座標上での基準画素での未補正の色座標を目標色座標に一致させる補正操作の説明図である。このような操作により、基準画素での輝度補正量を、求めることができる。なお、具体的な操作としては、上記したように赤成分と青成分とを調整することにより行う。また、投射スクリーン３００ における図１１に示す左右Ｓｘ（Ｘ）方向、上下Ｓｙ（Ｙ）方向、任意の三角形領域に属する任意画素での補正量をＳｘ ，Ｓｙに垂直なＳｚ（Ｚ）方向とした３次元座標で考えると、各三角形領域が基準画素を３つ含むため、三角形領域内の任意の場所（画素）の補正量Ｓｚは、３つ基準画素での基準補正量から線形補間して求めることが可能となる。平面は、Ｓｚ＝ａＳＸ＋ｂＳＹ＋ｃ（一般的には、Ｚ＝ａＸ＋ｂＹ＋ｃ）で表されるため、この係数ａ，ｂ，ｃを上記した３つの基準画素での基準補正量より求めれば、各三角形領域内の任意の画素での補正量Ｓｚは上記演算式によって得られる。
【００４５】
次に、図１４を参照し色ムラ補正部２０３の構成を説明する。
図において２２はメモリであり、各三角形領域Ｓ１〜Ｓ８に適用される上記係数ａ，ｂ，ｃが記憶されている。なお、メモリ２２は、例えば再書込み可能なフラッシュメモリ等によって構成されている。２１は領域判定部であり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃおよび画素クロックＣＬＫに基づいて、二次ガンマ補正回路２０２から供給されている補正ビデオデータが何れの三角形領域Ｓ１〜Ｓ８に属するか判定し、該三角形領域に固有の係数データを読み出してレジスタ２３に一時的に書き込む動作を行う。
【００４６】
この係数データの書き込みは、この係数データでの補正を行う三角形領域に投射される補正ビデオデータに先駆けて行われる。すなわち、乗算回路２４に補正ビデオデータが入力されるタイミングでレジスタ２３のａレジスタ２３ａ、ｂレジスタ２３ｂ、ｃレジスタ２３ｃから係数データ信号が乗算回路２４に入力され、補正ビデオデータに輝度補正量Ｓｚを乗じるようになっている。
【００４７】
このため、補正ビデオデータは、そのアドレス情報に応じて、投射される三角形領域における補正処理が施された信号として多相展開回路２０４に到達する。２５は係数補正部であり、上記Ａ／Ｄコンバータ３１０−１〜３１０−ｆから出力されたリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、メモリ２２内の各係数ａ，ｂ，ｃを補正する。すなわち、係数補正部２５には、製品出荷時（あるいはメンテナンス時）において設定された各係数ａ，ｂ，ｃと、その設定時におけるリーク電流Ｉdl−１〜Ｉdl−ｆの値とが記憶されている。
【００４８】
各リーク電流Ｉdl−１〜Ｉdl−ｆを発生させる領域３０２ａは、図４(a)において説明したように、シール材１０４の内側の四隅と、上下左右各辺の中央部に形成されているから、これら領域３０２ａは各々基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９に近接することが解る。そこで、本実施形態においては、リーク電流Ｉdl−１〜Ｉdl−ｆの測定値に基づいて、各基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９における基準補正量を求め、メモリ２２内の各係数ａ，ｂ，ｃを補正するのである。
【００４９】
ここで、基準画素Ｐ５は画面中央に位置し、近傍の領域３０２ａが存在しないため、基準補正量を直接的に求めることができない。そこで、他の基準画素Ｐ１〜Ｐ４，Ｐ６〜Ｐ９の基準補正量の平均値と基準画素Ｐ５の基準補正量との比を製品出荷時（あるいはメンテナンス時）に求めておき、リーク電流に基づいて基準補正量を補正する場合には、この比を保つように基準画素Ｐ５の基準補正量を設定するとよい。
【００５０】
２．実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８は、この電気光学装置の動作を説明するためのタイミングチャートである。まず、フレームスタートパルスＤＹがＹドライバ２５２，２５４に供給されると、クロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが１フレーム内で順次排他的に出力される。
【００５１】
さて、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ1は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。そして、各走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが立ち上がると、プリチャージ信号ＮＲＧおよびラインスタートパルスＤＸが順次立ち上がる。
【００５２】
まず、上から１本目の走査線１１２に走査信号Ｇ1が供給されると、表示領域１０１ａ内の１段目の画素１１０内のトランジスタ１１６は全てオン状態になるが、各データ線１１４は全てハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。ここでプリチャージ信号ＮＲＧが立ち上がると、プリチャージ回路２６０内のトランジスタが全てオン状態に設定される。これにより、奇数ドットに対応するデータ線１１４には奇数ドットプリチャージ電位ＮＲＳ１が、偶数ドットに対応するデータ線１１４には偶数ドットプリチャージ電位ＮＲＳ２が同時に印加される。従って、１段目の全ての画素１１０には、プリチャージ電位ＮＲＳ１またはＮＲＳ２が書き込まれる。
【００５３】
次に、ラインスタートパルスＤＸがＸドライバ２５０に供給されると、クロック信号ＣＬＸに同期して該ラインスタートパルスＤＸがＸドライバ２５０内でシフトされてゆく。そして、クロック信号ＣＬＸの１／２周期づつオーバーラップする信号Ｐ1, Ｐ2, Ｐ3, … ,Ｐkが、該シフトされたラインスタートパルスＤＸに基づいて順次出力される。一方、ＬＣＤタイミング発生回路２１４から出力されるラッチイネーブル信号ＥＮＢ１，ＥＮＢ２は、多相ビデオデータＶＩＤ１〜６が安定するタイミングにおいて交互にＨレベルに立ち上がる。
【００５４】
また、アンド回路２５８−１〜ｋにおいては、上記信号Ｐi（但し、i=1, 2, 3, … ,k）の添字iが奇数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ１との論理積をラッチ信号Ｑiとして出力する一方、添字iが偶数である場合は信号Ｐiとラッチイネーブル信号ＥＮＢ２との論理積をラッチ信号Ｑiとして出力する。この結果、ラッチ信号Ｑiは、ビデオデータＶＩＤ１〜６が安定する期間、順次排他的に出力される。
【００５５】
ここで、走査信号Ｇ1が立ち上がり、さらに信号Ｐ1が立ち上がる期間の動作についてさらに詳細に説明しておく。信号Ｐ1が立ち上がった後暫くするとラッチイネーブル信号ＥＮＢ１が立ち上がり、これと同期してラッチ信号Ｑ1が立ち上がる。これにより、図２のサンプルホールド回路２５６内で最左端ないし左から６番目のトランジスタがオン状態になり、ビデオデータＶＩＤ１〜６が左から１本目ないし６本目のデータ線１１４に印加される。
【００５６】
その際、上から１本目の走査線１１２にはＨレベルの電圧が印加されているから、該走査線１１２と左から１本目ないし６本目のデータ線１１４との交差に対応する６個のトランジスタ１１６を介して、蓄積容量１１９および画素電極１１８にビデオデータＶＩＤ１〜６すなわち電圧が印加され、蓄積容量１１９および画素電極１１８が充電される。なお、１本目の走査線１１２と、左から７本目以降のデータ線１１４との交差に対応するトランジスタ１１６もオン状態になるが、これらデータ線１１４はハイインピーダンス状態になっているため、蓄積容量１１９および画素電極１１８の電位は変化しない。
【００５７】
以後、同様にラッチ信号Ｑ2，Ｑ3，……，Ｑkが順次立ち上がってゆくと、データ線１１４に６本づつ排他的にビデオデータＶＩＤ１〜６が供給され、上から１段目のトランジスタ１１６の６個づつにこれらビデオデータＶＩＤ１〜６が書き込まれてゆく。そして、１段目の画素１１０に対する書き込みが全て終了すると、上から２本目の走査線１１２には走査信号Ｇ2が供給され（Ｈレベルの電圧が印加され）、２段目の画素１１０に対して、２段目のビデオデータＶＩＤ１〜６が順次書き込まれてゆく。以降同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返され、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。さらに、フレームスタートパルスＤＹが再び供給されると、表示領域１０１ａ全体に渡ってビデオデータが書き込まれる。以下同様な動作が、フレームスタートパルスＤＹが供給される毎に繰り返される。
【００５８】
なお、画素１１０に書き込まれたビデオデータ（画素電圧）は、次のフレームでプリチャージされるまで保持されると理想的であるが、実際には図８の最下段に示すように、リーク電流によって画素電圧の絶対値が低下してゆく。ここで、実線はリーク電流が少ない場合の画素電圧特性であり、一点鎖線はリーク電流が多い場合の画素電圧特性である。本実施形態においては、画素用トランジスタ１１６に生ずるリーク電流にほぼ比例するリーク電流が測定用トランジスタ３０２，……，３０２を介して検出され、二次ガンマ補正回路２０２内のリーク補正回路３１４によって階調のずれを補償するように信号レベルが補正される。
【００５９】
さらに、色ムラ補正部２０３においては、個々の領域３０２ａから検出されるリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、三角形領域Ｓ１〜Ｓ８毎に係数ａ，ｂ，ｃが逐次補正される。これにより、投射スクリーン３００上における色ムラも解消され、高品質な画像を得ることが可能になる。
【００６０】
３．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
【００６１】
（１）上記実施形態は、本発明の電気光学装置を投射型表示装置に適用した例を示したが、本電気光学装置は投射型表示装置以外にも種々の装置に適用可能である。そのいくつかの例を以下説明する。
＜モバイル型コンピュータ＞
まず、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図９(a)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の後方にバックライトを付加することにより構成されている。
【００６２】
＜携帯電話器＞
さらに、上記電気光学装置を、携帯電話器に適用した例について説明する。図９(b)は、この携帯電話器の構成を示す斜視図である。図において、携帯電話器１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその後方にバックライトが設けられる。
【００６３】
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、上述した電気光学装置が適用可能なのは言うまでもない。
【００６４】
（２）上記実施形態においては、測定用トランジスタ３０２，……，３０２の下方に遮光ライン３８２，……，３８２を設け、測定用トランジスタ３０２，……，３０２のリーク電流特性が画素用トランジスタ１１６の特性に略比例するようにした（図６(b)参照）。しかし、測定用トランジスタ３０２，……，３０２のリーク電流とトランジスタ１１６のリーク電流との関係が既知であるならば、同図(c)に示すように遮光ライン３８２，……，３８２を除去してもよい。かかる構成によれば、測定用トランジスタ３０２，……，３０２に光が直接照射されるため、より大きなリーク電流を得ることが可能になる。
【００６５】
（３）電気光学装置１００の駆動回路は、図１，図２に示すものに限られず、種々の方式の駆動回路を用いることができる。その一例を図１０に示す。図において二次ガンマ補正回路２０２および色ムラ補正部２０３は、上記実施形態のものと同様に構成されている。４０４は１相／２相展開回路であり、色ムラ補正部２０３から出力されたビデオデータを２相のビデオデータに展開する。４０６はデータ反転・非反転選択回路であり、該２相のビデオデータのうち一方を反転し、他方を非反転状態に設定する。
【００６６】
４０８，４１０はＤ／Ａコンバータであり、４０６から出力された２相のビデオデータをそれぞれアナログ信号に変換する。変換されたビデオデータは、差動アンプ４１２，４２４を介してサンプルホールド回路４１６に供給される。サンプルホールド回路４１６はこれらビデオデータをラッチし、多相ビデオデータＶＩＤ１〜６として出力する。この変形例においても、測定用トランジスタ３０２，……，３０２から出力されるリーク電流Ｉdl−１〜Ｉdl−ｆに基づいて、二次ガンマ補正回路２０２において階調特性が補正されるとともに色ムラ補正部２０３において色ムラが補正される。これにより、上記実施形態と同様に高品質な画像を得ることが可能である。
【００６７】
（４）また、上記実施形態においては、電気光学装置を構成する素子基板１０１をガラスや石英などの非晶質基板とし、ここに半導体簿膜を堆積してＴＦＴを形成したが、本発明は、これに限られない。例えば、素子基板１０１を不透明な半導体基板によって構成し、画素電極１１８をアルミニウムなどの反射性金属から形成し、対向基板１０２をガラスなどから構成すると、電気光学装置１００を反射型として用いることができる。
【００６８】
（５）さらに、上記実施形態は本発明を液晶を用いた電気光学装置に適用した例を説明したが、他の電気光学装置、特に、画素に印加する電圧等に応じて階調表示を行う電気光学装置のすべてに適用可能である。このような電気光学装置としてはエレクトロルミネッセンス（ＥＬ）装置やプラズマディスプレイ（ＰＤＰ）装置などが考えられる。特に有機ＥＬの場合は、液晶のような交流駆動をする必要が無く、極性反転をしなくて良い。ＥＬやＰＤＰの場合、自発光素子であるため外部から強烈な光は入力されないが、自発光素子に近い位置にＴＦＴが配置されているため、この光によって光リークが発生する。この場合、画素毎に光リーク検出素子を作り、制御することによって光リークによる画質劣化のない高画質な表示が可能である。
【００６９】
【発明の効果】
以上説明したように本発明によれば、電圧が印加される画素および各基準画素の位置関係と、各基準画素に対応する電流源に流れる電流とに応じて、電圧が印加される画素の画素電圧を補正するから、経年変化等に対応して自動的に色ムラを補正することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（１／２）である。
【図２】 本発明の一実施形態の電気光学装置の電気的構成を示すブロック図（２／２）である。
【図３】 上記実施形態における画素の構成例を示す図である。
【図４】 上記実施形態における電気光学装置の構造図である。
【図５】 二次ガンマ補正回路２０２の詳細構成を示すブロック図である。
【図６】 画素用のトランジスタ１１６、測定用トランジスタ３０２，……，３０２およびその周辺部分の構造図である。
【図７】 二次ガンマ補正回路２０２の動作説明図である。
【図８】 上記実施形態の電気光学装置のタイミングチャートである。
【図９】 同電気光学装置を適用した各種電子機器の例を示す図である。
【図１０】 上記実施形態の変形例における要部のブロック図である。
【図１１】 色ムラ補正のための基準画素Ｐ１〜Ｐ９と三角形領域Ｓ１〜Ｓ８の関係を示す図である。
【図１２】 上記電気光学装置を適用したプロジェクタの概略構成図である。
【図１３】 色ムラ補正部２０３の動作説明図である。
【図１４】 色ムラ補正部２０３のブロック図である。
【符号の説明】
２１……領域判定部
２２……メモリ
２４……乗算回路
２５……係数補正部
１００……電気光学装置
１００Ｒ，１００Ｇ，１００Ｂ……液晶光変調装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０４……シール材
１０５……液晶
１０７……領域
１０８……対向電極
１１０……画素
１１２……走査線
１１４……データ線
１１６……画素用トランジスタ（スイッチング素子）
１１８……画素電極
１１９……蓄積容量
２０２……二次ガンマ補正回路
２０３……色ムラ補正部
２０４……多相展開回路
２０６……データ反転・非反転選択回路
２０８……Ｄ／Ａコンバータ
２１０−１〜６……ビデオアンプ
２１２……Ｉ2Ｃ制御回路
２１４……ＬＣＤタイミング発生回路
２１６……Ｄ／Ａコンバータ
２１８，２２０……スイッチング回路
２２２，２２４……差動アンプ
２２６，２２８……スイッチング回路
２３０，２３２……差動アンプ
２５０……Ｘドライバ
２５２，２５４……Ｙドライバ
２５６……サンプルホールド回路
２５８−１〜ｋ……アンド回路
２６０……プリチャージ回路
３０２，……，３０２……測定用トランジスタ（電流源）
３０２ａ……領域
３０４，３０６……抵抗器
３０８……オペアンプ
３１０……Ａ／Ｄコンバータ
３１２……ルックアップテーブル
３１４……リーク補正回路
３５２……コンタクト
３５４……リード線
３５６……コンタクト
３５８……リード線
３６０……ソースライン（第１のライン）
３６２……ゲートライン（第３のライン）
３６４……ドレインライン（第２のライン）
３６６，……，３６６……コンタクト
３６８，……，３６８……リード線
３７２，……，３７２……コンタクト
３７４，……，３７４……リード線
３７６，３７８……コンタクト
３８０……リード線
３８２，……，３８２……遮光ライン
４０４……１相／２相展開回路
４０６……データ反転・非反転選択回路
４０８，４１０……Ｄ／Ａコンバータ
４１２，４２４……差動アンプ
４１６……サンプルホールド回路
１４３０……プロジェクタ
１４３１……光源
１４３７……投射レンズ
Claims (7)
- 画像信号が供給される複数の画素と、
選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、
複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、
一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、
を有し、
前記各電流源は、並列接続された複数の前記ダミー素子を有する
ことを特徴とする電気光学装置。 - 前記複数のスイッチング素子を光照射から遮光する遮光膜を有することを特徴とする請求項１記載の電気光学装置。
- 前記ダミー素子を光照射から遮光する遮光膜を有することを特徴とする請求項２記載の電気光学装置。
- 前記スイッチング素子は、ＴＦＴからなることを特徴とする請求項１乃至３記載の電気光学装置。
- 前記ダミー素子は前記スイッチング素子と同一工程で製造されることを特徴とする請求項１乃至４記載の電気光学装置。
- 請求項１乃至５の何れかに記載の電気光学装置を備えることを特徴とする電子機器。
- 光源と、前記光源からの光を変調する光変調装置と、前記光変調装置により変調された光を投射する投射レンズを有する投射型表示装置において、
前記光変調装置は、
画像信号が供給される複数の画素と、
選択期間に導通状態になることにより、前記画像信号を前記各画素に供給する複数のスイッチング素子と、
複数の基準画素に対応して各々が設けられ、前記各スイッチング素子のダミー素子を含む複数の電流源と、
一の画素および前記各基準画素の位置関係と、前記各基準画素に対応する電流源に流れる電流とに応じて、前記一の画素に供給される画像信号を補正する補正回路と、
を有し、
前記各電流源は、並列接続された複数の前記ダミー素子を有する
ことを特徴とする投射型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001094082A JP4665328B2 (ja) | 2001-03-28 | 2001-03-28 | 電気光学装置、電子機器および投射型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001094082A JP4665328B2 (ja) | 2001-03-28 | 2001-03-28 | 電気光学装置、電子機器および投射型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002287716A JP2002287716A (ja) | 2002-10-04 |
| JP4665328B2 true JP4665328B2 (ja) | 2011-04-06 |
Family
ID=18948332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001094082A Expired - Fee Related JP4665328B2 (ja) | 2001-03-28 | 2001-03-28 | 電気光学装置、電子機器および投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4665328B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4736356B2 (ja) * | 2004-06-17 | 2011-07-27 | セイコーエプソン株式会社 | プロジェクタおよびその制御方法 |
| JP2009157306A (ja) * | 2007-12-28 | 2009-07-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP5246241B2 (ja) * | 2010-10-29 | 2013-07-24 | セイコーエプソン株式会社 | プロジェクタおよびその制御方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312633A (ja) * | 1989-06-12 | 1991-01-21 | Hitachi Ltd | 液晶表示装置 |
| JPH0667205A (ja) * | 1992-08-19 | 1994-03-11 | Seiko Instr Inc | 光弁用半導体装置とその製造方法 |
| JPH07253765A (ja) * | 1994-03-15 | 1995-10-03 | Hitachi Ltd | 液晶アクティブマトリクス表示装置 |
| JPH0862579A (ja) * | 1994-08-25 | 1996-03-08 | A G Technol Kk | アクティブマトリックス表示素子 |
| JPH08106090A (ja) * | 1993-12-27 | 1996-04-23 | Toshiba Corp | 表示装置 |
| JPH08171371A (ja) * | 1994-12-20 | 1996-07-02 | Sanyo Electric Co Ltd | 非線形特性補正回路 |
| JPH11196567A (ja) * | 1997-12-26 | 1999-07-21 | Casio Comput Co Ltd | 昇圧回路及び液晶表示装置 |
| JP2000316170A (ja) * | 1999-04-30 | 2000-11-14 | Seiko Epson Corp | 色ムラ補正方法、色ムラ補正装置、色ムラ補正回路、表示装置、および情報記録媒体 |
| JP2000338916A (ja) * | 1999-05-31 | 2000-12-08 | Olympus Optical Co Ltd | 画像表示装置 |
| JP2002215106A (ja) * | 2001-01-16 | 2002-07-31 | Seiko Epson Corp | 電気光学装置および電子機器並びに投射型表示装置 |
-
2001
- 2001-03-28 JP JP2001094082A patent/JP4665328B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0312633A (ja) * | 1989-06-12 | 1991-01-21 | Hitachi Ltd | 液晶表示装置 |
| JPH0667205A (ja) * | 1992-08-19 | 1994-03-11 | Seiko Instr Inc | 光弁用半導体装置とその製造方法 |
| JPH08106090A (ja) * | 1993-12-27 | 1996-04-23 | Toshiba Corp | 表示装置 |
| JPH07253765A (ja) * | 1994-03-15 | 1995-10-03 | Hitachi Ltd | 液晶アクティブマトリクス表示装置 |
| JPH0862579A (ja) * | 1994-08-25 | 1996-03-08 | A G Technol Kk | アクティブマトリックス表示素子 |
| JPH08171371A (ja) * | 1994-12-20 | 1996-07-02 | Sanyo Electric Co Ltd | 非線形特性補正回路 |
| JPH11196567A (ja) * | 1997-12-26 | 1999-07-21 | Casio Comput Co Ltd | 昇圧回路及び液晶表示装置 |
| JP2000316170A (ja) * | 1999-04-30 | 2000-11-14 | Seiko Epson Corp | 色ムラ補正方法、色ムラ補正装置、色ムラ補正回路、表示装置、および情報記録媒体 |
| JP2000338916A (ja) * | 1999-05-31 | 2000-12-08 | Olympus Optical Co Ltd | 画像表示装置 |
| JP2002215106A (ja) * | 2001-01-16 | 2002-07-31 | Seiko Epson Corp | 電気光学装置および電子機器並びに投射型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002287716A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100716480B1 (ko) | 화상 보정량 검출 장치, 전기 광학 장치용 구동 회로, 전기광학 장치 및 전자기기 | |
| JP4196959B2 (ja) | 電気光学装置及びその駆動回路並びに電子機器 | |
| US8547304B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
| US7352348B2 (en) | Driving circuit and driving method for electro-optical device | |
| US7518590B2 (en) | Driving circuit and driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| KR100658418B1 (ko) | 전기광학장치 및 전자기기 | |
| JP4665328B2 (ja) | 電気光学装置、電子機器および投射型表示装置 | |
| JP2001100707A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3800962B2 (ja) | 電気光学装置および電子機器並びに投射型表示装置 | |
| US20040150600A1 (en) | Liquid-crystal apparatus, driving method therefor, and electronic unit | |
| JP3991633B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2002258765A (ja) | 電気光学装置および電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2010026085A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP2009122306A (ja) | 駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP2002207459A (ja) | 液晶表示装置の駆動方法、液晶表示装置の駆動回路、及び液晶表示装置並びに電子機器 | |
| JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2004233807A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP2005309066A (ja) | 電気光学パネルの評価補正装置及び評価補正方法、電気光学装置並びに電子機器 | |
| JP2010112999A (ja) | 電気光学装置の階調調整システム及び階調調整方法 | |
| JP2010026201A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
| JP2004233968A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP2006350391A (ja) | 液晶表示装置の駆動方法、液晶表示装置の駆動回路、及び液晶表示装置並びに電子機器 | |
| JP2003195832A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |