JP4656699B2 - 表示システム - Google Patents
表示システム Download PDFInfo
- Publication number
- JP4656699B2 JP4656699B2 JP2000184302A JP2000184302A JP4656699B2 JP 4656699 B2 JP4656699 B2 JP 4656699B2 JP 2000184302 A JP2000184302 A JP 2000184302A JP 2000184302 A JP2000184302 A JP 2000184302A JP 4656699 B2 JP4656699 B2 JP 4656699B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- signal format
- edid data
- storage medium
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示システム、より詳しくは、ホスト装置と表示装置とを変換装置を介して接続された表示システムのプラグアンドプレイによる簡単操作に好適な表示システムに関する。
【０００２】
【従来の技術】
近年、コンピュータシステムにおいて、ホスト装置であるコンピュータと、それに接続するための周辺機器の設定が面倒なことから、その設定を簡単にするためのプラグ・アンド・プレイ（Plug and Play）機構を組み込むようになってきた。プラグ・アンド・プレイ機構とは、周辺機器をパソコンに取り付ける（Plug）だけですぐに動く（Play）ようにする機構である。この機構は、プラグ・アンド・プレイ対応のＢＩＯＳとプラグ・アンド・プレイ対応のＯＳ（オペレーティングシステム）により実現される。プラグ・アンド・プレイ機構は、例えば、拡張ボードの割り込み（ＩＲＱ）、ＤＭＡチャネル、およびＩ／Ｏアドレスなどのシステムの面倒な設定を自動化したり、パソコンの稼働中に周辺機器を脱着したときに、その周辺機器のデバイス・ドライバを自動的にロード／アンロードすることが可能となる。
【０００３】
このようなプラグ・アンド・プレイ機構（機能）を備えた表示装置が製品化されている。表示装置（ディスプレイ）のプラグ・アンド・プレイは、解像度や同期可能な周波数などの表示装置のデータをコンピュータとやり取りすることにより実現している。この表示装置のプラグ・アンド・プレイはＶＥＳＡにより規格化されたＤＤＣ（Display Data Channel）インタフェースにより、表示装置とコンピュータとの通信制御を行い、表示装置の解像度、同期周波数仕様等の情報をＥＤＩＤ（Extended Display Identification Data）として表示装置からコンピュータへ送信し、表示装置の使用範囲を意識した自動設定ができるようになったが、アプリケーションの起動、選択、実行による複雑な操作性を必要としていた。
【０００４】
この操作性を改善するものとして、例えば、特開平１１−１５４２５号公報に記載の表示装置が挙げられる。この表示装置では、表示装置自体にて解像度、同期周波数の切り替え制御を行い、コンピュータの表示モードを切り替える機能を備え、操作性の向上を図っている。すなわち、コンピュータと表示装置が１対１で接続され、単一の表示装置をコンピュータへ接続する例を示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記公開公報では、複数の機器を接続して画面を表示する装置に関する記載はない。すなわち、コンピュータと表示装置との間に変換アダプタなどを配置し、この変換アダプタを介してコンピュータと表示装置とを接続すると、プラグ・アンド・プレイが無効になってしまうという問題については考慮されていない。このプラグ・アンド・プレイでは表示装置とコンピュータが直接通信して、データのやり取りを行うことを考慮しているだけで、変換アダプタにより画像信号のフォーマットを変換して表示装置に表示するようなシステムに対しては有効ではない。
【０００６】
一方、最近、ウェアラブルコンピュータを小型表示装置（マイクロディスプレイ）と接続し、この小型表示装置を頭部または顔面に装着し、ウェアラブルコンピュータを身につけるようなシステムが開発されている。この装置では専用の表示装置を接続することを想定して開発されたものであるので、種々仕様の小型表示装置を接続するようなことは想定していなかった。従って、この小型表示装置のプラグ・アンド・プレイについても考慮されていなかった。小型表示装置も技術開発が活発になり、汎用的な使用も考慮する必要性が生じてきた。
【０００７】
本発明の目的は、このような従来の課題を解決し、複数の装置を接続して表示する表示システムにおいて、プラグ・アンド・プレイを実現し、設定が簡単で適切に装置を使用可能とする表示システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明による表示システムは、画像供給装置と、この画像供給装置からの画像信号の伝送方式のみを変換する信号フォーマット変換装置と、この変換された伝送方式の画像信号を表示する表示装置とを有する表示システムにおいて、上記信号フォーマット変換装置と上記表示装置の各々は、各々の性能又は能力を示す各々の入力可能な画像信号の解像度と垂直同期周波数のデータを含むＥＤＩＤデータを記録した記憶媒体を備え、上記信号フォーマット変換装置は、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータを読み出し、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータと比較し、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数と同等以下の場合は、上記画像供給装置に対して、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求し、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数を上回る場合は、上記画像供給装置に対して、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求することに特徴がある。
【００１２】
上記表示システムにおいて、上記画像供給装置は、上記ＥＤＩＤデータに基づき、上記信号フォーマット変換装置と上記表示装置の組み合わせが禁止されていることを検出した場合は、上記表示装置への給電を制限するとともに、異常処理を行うことにも特徴がある。
【００１３】
上記表示システムにおいて、上記異常処理は、上記表示装置への画像出力を禁止するとともに、上記表示装置以外の表示装置により使用者への警告表示を行うことに特徴がある。
【００１４】
上記表示システムにおいて、上記表示装置は、頭部装着型表示装置であることを特徴とする。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１から図７は本発明の一実施形態を示したものであり、図１は本発明の第１の実施形態の表示システムを示すブロック構成図、図２は本発明を適用した表示システムの概略ブロック図、図３はＥＤＩＤデータの例を示す図、図４はＥＤＩＤデータの例を示す図、図５は本発明の第２の実施形態の表示システムを示すブロック構成図、図６は本発明の第３の実施形態の表示システムを示すブロック構成図、図７は本発明の第４の実施形態の表示システムを示すブロック構成図である。
［第１の実施の形態］
本発明の第１の実施の形態を図１〜図４を用いて説明する。
【００１６】
ホストＰＣ１０１には、図２に示すように、信号フォーマット変換器２０１を介して頭部装着型表示装置３０１が接続されている。頭部装着型表示装置３０１としては、例えば、０．４７インチのＳｉチップ・ベースド液晶を用いたものである。フィールドシーケンシャル方式により高精細な画像表示を実現している。この頭部装着型表示装置の詳細については、本出願人が先に提案した特願平１１−２２２８５５号明細書を参照されたい。
【００１７】
画像供給装置としてのホストＰＣは、標準でＴＭＤＳのディジタルインタフェースを有するものや、ＰＣカードスロットにＰＣカードを形式で提供したタイプのコンピュータが含まれる。また、図示していないが、インタフェースとしては、ＵＳＢインタフェースやＩＥＥＥ１３９４インタフェースを選択的に備えているものとする。
【００１８】
図１に示すように、ホストＰＣ１０１にはＴＭＤＳトランスミッタ回路１０２とＤＤＣ制御部１０３を内蔵しており、ＴＭＤＳトランスミッタ回路１０２から画像データと映像タイミング信号が出力される。このときの出力信号フォーマットはＴＭＤＳである。一方、頭部装着型表示装置３０１はＧＶＩＦフォーマットの入力信号に対応している。このままでは、ホストＰＣ１０１に頭部装着型表示装置３０１を接続できないため、信号フォーマット変換器２０１が必要になる。この変換器２０１はＴＭＤＳフォーマットのディジタル信号をＧＶＩＦフォーマットのディジタルデータに変換する機能を持っている。
【００１９】
信号フォーマット変換器２０１はＴＭＤＳレシーバ回路２０７でホストＰＣ１０１から送られてくる画像データを受信し、ＧＶＩＦトランスミッタ回路２０２で再度ディジタルデータへ変換して頭部装着型表示装置３０１へ送り出す。
【００２０】
ＥＥＰＲＯＭ２０６には、この変換器２０１の機能（特徴）を記述したＥＤＩＤデータが格納されており、これへの読み書きはＣＰＵ２０４によって行われる。ＤＤＣ制御部２０３はＣＰＵ２０４からの指示により、
(1)頭部装着型表示装置３０１のＥＤＩＤデータを読み出す。
(2)ホストＰＣ１０１に対し装置自体もしくは頭部装着型表示装置３０１のＥＤＩＤデータを書き込む。
(3)異常が発生した場合、その内容をホストＰＣ１０１に報告し、ホストＰＣ１０１からの指示を受ける。
【００２１】
電源２０９は信号フォーマット変換器２０１を経由して頭部装着型表示装置３０１へ供給される。この経路にはスイッチ２０８が入っており、ＣＰＵ２０４の制御により、電源を部分的にＯＮ／ＯＦＦできるようになっている。
【００２２】
電源２０９は、ＡＣアダプタ、電池でもよい。但し、少なくとも５Ｖ、０．５Ａの電力供給が必要である。また、適当なドライバソフトと組み合わせることによりホストＰＣ１０１のＵＳＢインタフェース、ＩＥＥＥ１３９４インタフェース、ＰＣＩバス、ＰＳ／２インタフェースなどから取ってもよい。
【００２３】
頭部装着型表示装置３０１はＧＶＩＦレシーバ回路３０２とＬＣＤドライバ３０３により、信号フォーマット変換器２０１から受け取ったＧＶＩＦフォーマットのディジタル信号をＬＣＤ駆動信号に変換し、ＬＣＤ３０４に画像を表示させる。
【００２４】
頭部装着型表示装置３０１のＥＥＰＲＯＭ３０８には、この表示装置の機能（特徴）を記述したＥＤＩＤデータが格納されており、これへの読み書きはＣＰＵ３０６によって行われる。ＤＤＣ制御部３０５はＣＰＵ３０６からの指示により、
(1)信号フォーマット変換器２０１に対しＥＤＩＤデータを書き込む。
(3)異常が発生した場合、その内容を信号フォーマット変換器２０１に報告し、信号フォーマット変換器２０１からの指示を受ける。
【００２５】
信号フォーマット変換器２０１のＥＤＩＤデータと頭部装着型表示装置３０１のＥＤＩＤデータの例を基に、システムの動作を説明する。図３、図４に示すＥＤＩＤデータは一部を示しており、詳細にはＶＥＳＡの規格を満たす内容のデータを有しているものとする。
【００２６】
信号フォーマット変換器２０１は、頭部装着型表示装置３０１のＥＥＰＲＯＭ３０８に格納された解像度（表示解像度）と垂直同期周波数を読み出す。その結果を、変換器自体の性能と比較して、頭部装着型表示装置３０１の性能が同等以下の場合（図３）には、ホストＰＣ１０１に対して頭部装着型表示装置３０１の能力に応じた出力信号形式を要求する。この例では解像度８００×６００、垂直同期周波数６０Ｈｚを要求する。
【００２７】
変換器自体の性能と比較して、頭部装着型表示装置３０１の性能が上回る場合（図４）には、ホストＰＣ１０１と頭部装着型表示装置３０１に対して自体の能力に応じた出力信号形式を要求する。この例では解像度８００×６００、垂直同期周波数６０Ｈｚを要求する。頭部装着型表示装置３０１へはＤＤＣ制御部２０３、３０５を通してＣＰＵ３０６に要求が伝えられ、ＣＰＵ３０６はＬＣＤ３０４の表示エリアを調節する。
【００２８】
こうすることにより、信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせにおいて、常に最大の能力を引き出すことができる。
また、図３または図４の製品識別により、信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせ使用が禁止されている組み合わせの場合には、信号フォーマット変換器２０１は、スイッチ２０８をＯＦＦにして頭部装着型表示装置３０１の表示部への電力供給を止めるとともに、ホストＰＣ１０１へ異常処理コードを送る。ホストＰＣ側では異常処理コードに応じた異常処理を行うことにより、画像出力を禁止したり、メインモニタへのエラー表示もしくはＬＥＤの点滅などによる異常表示を行う。この機能により、信号フォーマット変換器２０１と頭部装着型表示装置３０１の不正な組み合わせでの使用による電源容量オーバーなどの異常事態を回避することができる。
【００２９】
頭部装着型表示装置３０１は、目の保護のため連続使用の制限を行う場合がある。信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせをホストＰＣ１０１、もしくは信号フォーマット変換器２０１のＣＰＵ２０４もしくは頭部装着型表示装置３０１のＣＰＵ３０６で検出し、この組み合わせに応じて制限時間を任意に可変し、目の保護を確実に行うことができる。
【００３０】
本発明の第２の実施の形態を図５を用いて説明する。信号フォーマット変換器２０１は第１の実施形態と同様であるが、頭部装着型表示装置３０１ａはＥＤＩＤデータを格納したＥＥＰＲＯＭ３０８を有しているが、ＣＰＵ３０６、ＤＤＣ制御部３０５、ＲＡＭ３０７を有していない。
【００３１】
信号フォーマット変換器２０１からの要求に対し、動作モードを変更することはできないが、組み合わせ使用時の判断は信号フォーマット変換器２０１が行うため、不正な使用の防止は実現できる。ＣＰＵ３０６等を持たないため、コスト的に有利であり、機能を簡略化した低価格なシステムを構築できる。
【００３２】
本発明の第３の実施の形態を図６を用いて説明する。
信号フォーマット変換器２０１ａはＴＭＤＳレシーバ回路２０７、ＧＶＩＦトランスミッタ回路２０２、ＥＤＩＤデータを格納したＥＥＰＲＯＭ２０６、電源２０９のスイッチングのためのスイッチ２０８を備えているが、ＤＤＣ制御部２０３、ＣＰＵ２０４、ＲＡＭ２０５を有していない。また、頭部装着型表示装置３０１ａは図５の実施形態と同様であり、ＤＤＣ制御部３０５、ＣＰＵ３０６、ＲＡＭ３０７を有しておらず、ＥＤＩＤデータを格納したＥＥＰＲＯＭ３０８を有している。ＥＥＰＲＯＭ２０６とＥＥＰＲＯＭ３０８はアドレスを変えてあるため、ホストＰＣ１０１はＤＤＣ制御ライン２１１を通してＥＥＰＲＯＭ２０６、３０８の内容を独立に読み出すことができる。
【００３３】
組み合わせの最適化はホストＰＣ１０１のドライバソフトが行う。また、頭部装着型表示装置３０１ａへの電力供給制限はホストＰＣ１０１のスイッチ制御部１０４により信号フォーマット変換器２０１のスイッチ２０８を制御するため、不正な使用の防止は実現できる。信号フォーマット変換器２０１と頭部装着型表示装置３０１は共にＣＰＵ２０４や３０６を持たないため、第２の実施形態より更にコスト的に有利である。
【００３４】
本発明の第４の実施の形態を図７を用いて説明する。
ホストＰＣ１０１にはＲＧＢ出力部１０５とＤＤＣ制御部１０３を内蔵しており、ＲＧＢ出力部１０５から画像データと映像タイミング信号が出力される。このときの出力フォーマットはアナログＲＧＢ形式である。この信号フォーマット変換器はアナログＲＧＢフォーマットのアナログ信号をＧＶＩＦフォーマットのディジタルデータに変換する機能を持っている。
【００３５】
信号フォーマット変換器２０１はホストＰＣ１０１から送られてくる画像データと映像タイミング信号を受信し、ＡＤコンバータ２１０でディジタルデータへ変換して頭部装着型表示装置３０１（図１を参照）へ送り出す。
【００３６】
ＡＤコンバータ２１０以外の各部の動作については第１の実施形態と同様であるので、説明を省略する。
上述した実施形態においては、ホストＰＣと信号フォーマット変換器と表示装置を備えた表示システムにおいて、信号フォーマット変換器自体もプラグ・アンド・プレイ機構を実現しているので、設定が簡単となると同時に、適切な表示装置の使用が可能となる。
【００３７】
また、表示装置への電源供給もＥＤＩＤデータとして含まれているので、電源供給判断が可能となり、各種の小型表示装置を接続する際にも組合せによる不具合も防止できる。
【００３８】
なお、本発明は上述した実施形態に限定されるものではなく、発明の主旨を逸脱しない範囲内において種々の変形や応用が可能であることは勿論である。
【００３９】
【発明の効果】
以上説明したように、本発明の表示システムによれば、複数の装置を接続して表示する表示システムにおいて、プラグ・アンド・プレイを実現し、設定が簡単で適切に装置を使用できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の表示システムを示すブロック構成図。
【図２】本発明を適用した表示システムの概略ブロック図。
【図３】ＥＤＩＤデータの例を示す図。
【図４】ＥＤＩＤデータの例を示す図。
【図５】本発明の第２の実施形態の表示システムを示すブロック構成図。
【図６】本発明の第３の実施形態の表示システムを示すブロック構成図。
【図７】本発明の第４の実施形態の表示システムを示すブロック構成図。
【符号の説明】
１０１ ホストＰＣ
１０２ ＴＭＤＳトランスミッタ回路
１０３ ＤＤＣ制御部
１０４ スイッチ制御部
１０５ ＲＧＢ出力部
２０１、２０１ａ、２０１ｂ 信号フォーマット変換器
２０２ ＧＶＩＦトランスミッタ回路
２０３ ＤＤＣ制御部
２０４ ＣＰＵ
２０５ ＲＡＭ
２０６ ＥＥＰＲＯＭ
２０７ ＴＭＤＳレシーバ回路
２０８ スイッチ
２０９ 電源
２１０ ＡＤコンバータ
２１１ ＤＤＣ制御ライン
３０１、３０１ａ 頭部装着型表示装置
３０２ ＧＶＩＦレシーバ回路
３０３ ＬＣＤドライバ
３０４ ＬＣＤ
３０５ ＤＤＣ制御部
３０６ ＣＰＵ
３０７ ＲＡＭ
３０８ ＥＥＰＲＯＭ
【発明の属する技術分野】
本発明は、表示システム、より詳しくは、ホスト装置と表示装置とを変換装置を介して接続された表示システムのプラグアンドプレイによる簡単操作に好適な表示システムに関する。
【０００２】
【従来の技術】
近年、コンピュータシステムにおいて、ホスト装置であるコンピュータと、それに接続するための周辺機器の設定が面倒なことから、その設定を簡単にするためのプラグ・アンド・プレイ（Plug and Play）機構を組み込むようになってきた。プラグ・アンド・プレイ機構とは、周辺機器をパソコンに取り付ける（Plug）だけですぐに動く（Play）ようにする機構である。この機構は、プラグ・アンド・プレイ対応のＢＩＯＳとプラグ・アンド・プレイ対応のＯＳ（オペレーティングシステム）により実現される。プラグ・アンド・プレイ機構は、例えば、拡張ボードの割り込み（ＩＲＱ）、ＤＭＡチャネル、およびＩ／Ｏアドレスなどのシステムの面倒な設定を自動化したり、パソコンの稼働中に周辺機器を脱着したときに、その周辺機器のデバイス・ドライバを自動的にロード／アンロードすることが可能となる。
【０００３】
このようなプラグ・アンド・プレイ機構（機能）を備えた表示装置が製品化されている。表示装置（ディスプレイ）のプラグ・アンド・プレイは、解像度や同期可能な周波数などの表示装置のデータをコンピュータとやり取りすることにより実現している。この表示装置のプラグ・アンド・プレイはＶＥＳＡにより規格化されたＤＤＣ（Display Data Channel）インタフェースにより、表示装置とコンピュータとの通信制御を行い、表示装置の解像度、同期周波数仕様等の情報をＥＤＩＤ（Extended Display Identification Data）として表示装置からコンピュータへ送信し、表示装置の使用範囲を意識した自動設定ができるようになったが、アプリケーションの起動、選択、実行による複雑な操作性を必要としていた。
【０００４】
この操作性を改善するものとして、例えば、特開平１１−１５４２５号公報に記載の表示装置が挙げられる。この表示装置では、表示装置自体にて解像度、同期周波数の切り替え制御を行い、コンピュータの表示モードを切り替える機能を備え、操作性の向上を図っている。すなわち、コンピュータと表示装置が１対１で接続され、単一の表示装置をコンピュータへ接続する例を示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記公開公報では、複数の機器を接続して画面を表示する装置に関する記載はない。すなわち、コンピュータと表示装置との間に変換アダプタなどを配置し、この変換アダプタを介してコンピュータと表示装置とを接続すると、プラグ・アンド・プレイが無効になってしまうという問題については考慮されていない。このプラグ・アンド・プレイでは表示装置とコンピュータが直接通信して、データのやり取りを行うことを考慮しているだけで、変換アダプタにより画像信号のフォーマットを変換して表示装置に表示するようなシステムに対しては有効ではない。
【０００６】
一方、最近、ウェアラブルコンピュータを小型表示装置（マイクロディスプレイ）と接続し、この小型表示装置を頭部または顔面に装着し、ウェアラブルコンピュータを身につけるようなシステムが開発されている。この装置では専用の表示装置を接続することを想定して開発されたものであるので、種々仕様の小型表示装置を接続するようなことは想定していなかった。従って、この小型表示装置のプラグ・アンド・プレイについても考慮されていなかった。小型表示装置も技術開発が活発になり、汎用的な使用も考慮する必要性が生じてきた。
【０００７】
本発明の目的は、このような従来の課題を解決し、複数の装置を接続して表示する表示システムにおいて、プラグ・アンド・プレイを実現し、設定が簡単で適切に装置を使用可能とする表示システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明による表示システムは、画像供給装置と、この画像供給装置からの画像信号の伝送方式のみを変換する信号フォーマット変換装置と、この変換された伝送方式の画像信号を表示する表示装置とを有する表示システムにおいて、上記信号フォーマット変換装置と上記表示装置の各々は、各々の性能又は能力を示す各々の入力可能な画像信号の解像度と垂直同期周波数のデータを含むＥＤＩＤデータを記録した記憶媒体を備え、上記信号フォーマット変換装置は、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータを読み出し、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータと比較し、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数と同等以下の場合は、上記画像供給装置に対して、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求し、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数を上回る場合は、上記画像供給装置に対して、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求することに特徴がある。
【００１２】
上記表示システムにおいて、上記画像供給装置は、上記ＥＤＩＤデータに基づき、上記信号フォーマット変換装置と上記表示装置の組み合わせが禁止されていることを検出した場合は、上記表示装置への給電を制限するとともに、異常処理を行うことにも特徴がある。
【００１３】
上記表示システムにおいて、上記異常処理は、上記表示装置への画像出力を禁止するとともに、上記表示装置以外の表示装置により使用者への警告表示を行うことに特徴がある。
【００１４】
上記表示システムにおいて、上記表示装置は、頭部装着型表示装置であることを特徴とする。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図１から図７は本発明の一実施形態を示したものであり、図１は本発明の第１の実施形態の表示システムを示すブロック構成図、図２は本発明を適用した表示システムの概略ブロック図、図３はＥＤＩＤデータの例を示す図、図４はＥＤＩＤデータの例を示す図、図５は本発明の第２の実施形態の表示システムを示すブロック構成図、図６は本発明の第３の実施形態の表示システムを示すブロック構成図、図７は本発明の第４の実施形態の表示システムを示すブロック構成図である。
［第１の実施の形態］
本発明の第１の実施の形態を図１〜図４を用いて説明する。
【００１６】
ホストＰＣ１０１には、図２に示すように、信号フォーマット変換器２０１を介して頭部装着型表示装置３０１が接続されている。頭部装着型表示装置３０１としては、例えば、０．４７インチのＳｉチップ・ベースド液晶を用いたものである。フィールドシーケンシャル方式により高精細な画像表示を実現している。この頭部装着型表示装置の詳細については、本出願人が先に提案した特願平１１−２２２８５５号明細書を参照されたい。
【００１７】
画像供給装置としてのホストＰＣは、標準でＴＭＤＳのディジタルインタフェースを有するものや、ＰＣカードスロットにＰＣカードを形式で提供したタイプのコンピュータが含まれる。また、図示していないが、インタフェースとしては、ＵＳＢインタフェースやＩＥＥＥ１３９４インタフェースを選択的に備えているものとする。
【００１８】
図１に示すように、ホストＰＣ１０１にはＴＭＤＳトランスミッタ回路１０２とＤＤＣ制御部１０３を内蔵しており、ＴＭＤＳトランスミッタ回路１０２から画像データと映像タイミング信号が出力される。このときの出力信号フォーマットはＴＭＤＳである。一方、頭部装着型表示装置３０１はＧＶＩＦフォーマットの入力信号に対応している。このままでは、ホストＰＣ１０１に頭部装着型表示装置３０１を接続できないため、信号フォーマット変換器２０１が必要になる。この変換器２０１はＴＭＤＳフォーマットのディジタル信号をＧＶＩＦフォーマットのディジタルデータに変換する機能を持っている。
【００１９】
信号フォーマット変換器２０１はＴＭＤＳレシーバ回路２０７でホストＰＣ１０１から送られてくる画像データを受信し、ＧＶＩＦトランスミッタ回路２０２で再度ディジタルデータへ変換して頭部装着型表示装置３０１へ送り出す。
【００２０】
ＥＥＰＲＯＭ２０６には、この変換器２０１の機能（特徴）を記述したＥＤＩＤデータが格納されており、これへの読み書きはＣＰＵ２０４によって行われる。ＤＤＣ制御部２０３はＣＰＵ２０４からの指示により、
(1)頭部装着型表示装置３０１のＥＤＩＤデータを読み出す。
(2)ホストＰＣ１０１に対し装置自体もしくは頭部装着型表示装置３０１のＥＤＩＤデータを書き込む。
(3)異常が発生した場合、その内容をホストＰＣ１０１に報告し、ホストＰＣ１０１からの指示を受ける。
【００２１】
電源２０９は信号フォーマット変換器２０１を経由して頭部装着型表示装置３０１へ供給される。この経路にはスイッチ２０８が入っており、ＣＰＵ２０４の制御により、電源を部分的にＯＮ／ＯＦＦできるようになっている。
【００２２】
電源２０９は、ＡＣアダプタ、電池でもよい。但し、少なくとも５Ｖ、０．５Ａの電力供給が必要である。また、適当なドライバソフトと組み合わせることによりホストＰＣ１０１のＵＳＢインタフェース、ＩＥＥＥ１３９４インタフェース、ＰＣＩバス、ＰＳ／２インタフェースなどから取ってもよい。
【００２３】
頭部装着型表示装置３０１はＧＶＩＦレシーバ回路３０２とＬＣＤドライバ３０３により、信号フォーマット変換器２０１から受け取ったＧＶＩＦフォーマットのディジタル信号をＬＣＤ駆動信号に変換し、ＬＣＤ３０４に画像を表示させる。
【００２４】
頭部装着型表示装置３０１のＥＥＰＲＯＭ３０８には、この表示装置の機能（特徴）を記述したＥＤＩＤデータが格納されており、これへの読み書きはＣＰＵ３０６によって行われる。ＤＤＣ制御部３０５はＣＰＵ３０６からの指示により、
(1)信号フォーマット変換器２０１に対しＥＤＩＤデータを書き込む。
(3)異常が発生した場合、その内容を信号フォーマット変換器２０１に報告し、信号フォーマット変換器２０１からの指示を受ける。
【００２５】
信号フォーマット変換器２０１のＥＤＩＤデータと頭部装着型表示装置３０１のＥＤＩＤデータの例を基に、システムの動作を説明する。図３、図４に示すＥＤＩＤデータは一部を示しており、詳細にはＶＥＳＡの規格を満たす内容のデータを有しているものとする。
【００２６】
信号フォーマット変換器２０１は、頭部装着型表示装置３０１のＥＥＰＲＯＭ３０８に格納された解像度（表示解像度）と垂直同期周波数を読み出す。その結果を、変換器自体の性能と比較して、頭部装着型表示装置３０１の性能が同等以下の場合（図３）には、ホストＰＣ１０１に対して頭部装着型表示装置３０１の能力に応じた出力信号形式を要求する。この例では解像度８００×６００、垂直同期周波数６０Ｈｚを要求する。
【００２７】
変換器自体の性能と比較して、頭部装着型表示装置３０１の性能が上回る場合（図４）には、ホストＰＣ１０１と頭部装着型表示装置３０１に対して自体の能力に応じた出力信号形式を要求する。この例では解像度８００×６００、垂直同期周波数６０Ｈｚを要求する。頭部装着型表示装置３０１へはＤＤＣ制御部２０３、３０５を通してＣＰＵ３０６に要求が伝えられ、ＣＰＵ３０６はＬＣＤ３０４の表示エリアを調節する。
【００２８】
こうすることにより、信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせにおいて、常に最大の能力を引き出すことができる。
また、図３または図４の製品識別により、信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせ使用が禁止されている組み合わせの場合には、信号フォーマット変換器２０１は、スイッチ２０８をＯＦＦにして頭部装着型表示装置３０１の表示部への電力供給を止めるとともに、ホストＰＣ１０１へ異常処理コードを送る。ホストＰＣ側では異常処理コードに応じた異常処理を行うことにより、画像出力を禁止したり、メインモニタへのエラー表示もしくはＬＥＤの点滅などによる異常表示を行う。この機能により、信号フォーマット変換器２０１と頭部装着型表示装置３０１の不正な組み合わせでの使用による電源容量オーバーなどの異常事態を回避することができる。
【００２９】
頭部装着型表示装置３０１は、目の保護のため連続使用の制限を行う場合がある。信号フォーマット変換器２０１と頭部装着型表示装置３０１の組み合わせをホストＰＣ１０１、もしくは信号フォーマット変換器２０１のＣＰＵ２０４もしくは頭部装着型表示装置３０１のＣＰＵ３０６で検出し、この組み合わせに応じて制限時間を任意に可変し、目の保護を確実に行うことができる。
【００３０】
本発明の第２の実施の形態を図５を用いて説明する。信号フォーマット変換器２０１は第１の実施形態と同様であるが、頭部装着型表示装置３０１ａはＥＤＩＤデータを格納したＥＥＰＲＯＭ３０８を有しているが、ＣＰＵ３０６、ＤＤＣ制御部３０５、ＲＡＭ３０７を有していない。
【００３１】
信号フォーマット変換器２０１からの要求に対し、動作モードを変更することはできないが、組み合わせ使用時の判断は信号フォーマット変換器２０１が行うため、不正な使用の防止は実現できる。ＣＰＵ３０６等を持たないため、コスト的に有利であり、機能を簡略化した低価格なシステムを構築できる。
【００３２】
本発明の第３の実施の形態を図６を用いて説明する。
信号フォーマット変換器２０１ａはＴＭＤＳレシーバ回路２０７、ＧＶＩＦトランスミッタ回路２０２、ＥＤＩＤデータを格納したＥＥＰＲＯＭ２０６、電源２０９のスイッチングのためのスイッチ２０８を備えているが、ＤＤＣ制御部２０３、ＣＰＵ２０４、ＲＡＭ２０５を有していない。また、頭部装着型表示装置３０１ａは図５の実施形態と同様であり、ＤＤＣ制御部３０５、ＣＰＵ３０６、ＲＡＭ３０７を有しておらず、ＥＤＩＤデータを格納したＥＥＰＲＯＭ３０８を有している。ＥＥＰＲＯＭ２０６とＥＥＰＲＯＭ３０８はアドレスを変えてあるため、ホストＰＣ１０１はＤＤＣ制御ライン２１１を通してＥＥＰＲＯＭ２０６、３０８の内容を独立に読み出すことができる。
【００３３】
組み合わせの最適化はホストＰＣ１０１のドライバソフトが行う。また、頭部装着型表示装置３０１ａへの電力供給制限はホストＰＣ１０１のスイッチ制御部１０４により信号フォーマット変換器２０１のスイッチ２０８を制御するため、不正な使用の防止は実現できる。信号フォーマット変換器２０１と頭部装着型表示装置３０１は共にＣＰＵ２０４や３０６を持たないため、第２の実施形態より更にコスト的に有利である。
【００３４】
本発明の第４の実施の形態を図７を用いて説明する。
ホストＰＣ１０１にはＲＧＢ出力部１０５とＤＤＣ制御部１０３を内蔵しており、ＲＧＢ出力部１０５から画像データと映像タイミング信号が出力される。このときの出力フォーマットはアナログＲＧＢ形式である。この信号フォーマット変換器はアナログＲＧＢフォーマットのアナログ信号をＧＶＩＦフォーマットのディジタルデータに変換する機能を持っている。
【００３５】
信号フォーマット変換器２０１はホストＰＣ１０１から送られてくる画像データと映像タイミング信号を受信し、ＡＤコンバータ２１０でディジタルデータへ変換して頭部装着型表示装置３０１（図１を参照）へ送り出す。
【００３６】
ＡＤコンバータ２１０以外の各部の動作については第１の実施形態と同様であるので、説明を省略する。
上述した実施形態においては、ホストＰＣと信号フォーマット変換器と表示装置を備えた表示システムにおいて、信号フォーマット変換器自体もプラグ・アンド・プレイ機構を実現しているので、設定が簡単となると同時に、適切な表示装置の使用が可能となる。
【００３７】
また、表示装置への電源供給もＥＤＩＤデータとして含まれているので、電源供給判断が可能となり、各種の小型表示装置を接続する際にも組合せによる不具合も防止できる。
【００３８】
なお、本発明は上述した実施形態に限定されるものではなく、発明の主旨を逸脱しない範囲内において種々の変形や応用が可能であることは勿論である。
【００３９】
【発明の効果】
以上説明したように、本発明の表示システムによれば、複数の装置を接続して表示する表示システムにおいて、プラグ・アンド・プレイを実現し、設定が簡単で適切に装置を使用できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の表示システムを示すブロック構成図。
【図２】本発明を適用した表示システムの概略ブロック図。
【図３】ＥＤＩＤデータの例を示す図。
【図４】ＥＤＩＤデータの例を示す図。
【図５】本発明の第２の実施形態の表示システムを示すブロック構成図。
【図６】本発明の第３の実施形態の表示システムを示すブロック構成図。
【図７】本発明の第４の実施形態の表示システムを示すブロック構成図。
【符号の説明】
１０１ ホストＰＣ
１０２ ＴＭＤＳトランスミッタ回路
１０３ ＤＤＣ制御部
１０４ スイッチ制御部
１０５ ＲＧＢ出力部
２０１、２０１ａ、２０１ｂ 信号フォーマット変換器
２０２ ＧＶＩＦトランスミッタ回路
２０３ ＤＤＣ制御部
２０４ ＣＰＵ
２０５ ＲＡＭ
２０６ ＥＥＰＲＯＭ
２０７ ＴＭＤＳレシーバ回路
２０８ スイッチ
２０９ 電源
２１０ ＡＤコンバータ
２１１ ＤＤＣ制御ライン
３０１、３０１ａ 頭部装着型表示装置
３０２ ＧＶＩＦレシーバ回路
３０３ ＬＣＤドライバ
３０４ ＬＣＤ
３０５ ＤＤＣ制御部
３０６ ＣＰＵ
３０７ ＲＡＭ
３０８ ＥＥＰＲＯＭ
Claims (4)
- 画像供給装置と、この画像供給装置からの画像信号の伝送方式のみを変換する信号フォーマット変換装置と、この変換された伝送方式の画像信号を表示する表示装置とを有する表示システムにおいて、
上記信号フォーマット変換装置と上記表示装置の各々は、各々の性能又は能力を示す各々の入力可能な画像信号の解像度と垂直同期周波数のデータを含むＥＤＩＤデータを記録した記憶媒体を備え、
上記信号フォーマット変換装置は、
上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータを読み出し、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータと比較し、
上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数と同等以下の場合は、上記画像供給装置に対して、上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求し、
上記表示装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数が上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数を上回る場合は、上記画像供給装置に対して、上記信号フォーマット変換装置の記憶媒体に記録された上記ＥＤＩＤデータに含まれる解像度と垂直同期周波数の画像信号の出力を要求することを特徴とする表示システム。 - 上記画像供給装置は、上記ＥＤＩＤデータに基づき、上記信号フォーマット変換装置と上記表示装置の組み合わせが禁止されていることを検出した場合は、上記表示装置への給電を制限するとともに、異常処理を行うことを特徴とする請求項１記載の表示システム。
- 上記異常処理は、上記表示装置への画像出力を禁止するとともに、上記表示装置以外の表示装置により使用者への警告表示を行うことを特徴とする請求項２に記載の表示システム。
- 上記表示装置は、頭部装着型表示装置であることを特徴とする請求項１〜３のいずれか１に記載の表示システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000184302A JP4656699B2 (ja) | 2000-06-20 | 2000-06-20 | 表示システム |
| US09/911,673 US7474276B2 (en) | 2000-06-20 | 2001-07-24 | Display system and microdisplay apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000184302A JP4656699B2 (ja) | 2000-06-20 | 2000-06-20 | 表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002006817A JP2002006817A (ja) | 2002-01-11 |
| JP4656699B2 true JP4656699B2 (ja) | 2011-03-23 |
Family
ID=18684763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000184302A Expired - Fee Related JP4656699B2 (ja) | 2000-06-20 | 2000-06-20 | 表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4656699B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1277178C (zh) | 2002-02-19 | 2006-09-27 | 株式会社东芝 | 数据显示系统、数据中继设备、数据中继方法 |
| US7154493B2 (en) * | 2003-03-13 | 2006-12-26 | Microsoft Corporation | Monitor interconnect compensation by signal calibration |
| JP2005025122A (ja) * | 2003-07-03 | 2005-01-27 | Sony Corp | 出力データ制御装置、および出力データ制御方法、並びにコンピュータ・プログラム |
| JP4660184B2 (ja) | 2004-12-27 | 2011-03-30 | 株式会社東芝 | 信号中継装置及び信号中継方法 |
| JP3861916B1 (ja) * | 2005-09-14 | 2006-12-27 | オンキヨー株式会社 | 画像送受信装置 |
| JP3861915B1 (ja) * | 2005-09-14 | 2006-12-27 | オンキヨー株式会社 | 画像送受信装置 |
| US7683920B2 (en) | 2005-09-14 | 2010-03-23 | Onkyo Corporation | Image sending/receiving device |
| EP2139234B1 (en) | 2008-06-23 | 2015-09-09 | Onkyo Corporation | Image processing apparatus |
| JP4501087B2 (ja) * | 2008-06-23 | 2010-07-14 | オンキヨー株式会社 | 画像処理装置およびそのプログラム |
| JP5326179B2 (ja) * | 2008-08-08 | 2013-10-30 | オンキヨー株式会社 | 画像送受信装置およびそのプログラム |
| JP5107205B2 (ja) * | 2008-10-22 | 2012-12-26 | レノボ・シンガポール・プライベート・リミテッド | ディスプレイ接続用のアダプタおよびディスプレイ接続システム |
| JP5476289B2 (ja) * | 2010-12-22 | 2014-04-23 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、その表示制御方法、およびコンピュータが実行するためのプログラム |
| US10083639B2 (en) | 2011-02-04 | 2018-09-25 | Seiko Epson Corporation | Control device for controlling image display device, head-mounted display device, image display system, control method for the image display device, and control method for the head-mounted display device |
| JP2013097096A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Epson Corp | 画像表示装置を制御する制御装置、頭部装着型表示装置、画像表示システム、画像表示装置の制御方法および頭部装着型表示装置の制御方法 |
| JP6406305B2 (ja) * | 2016-04-14 | 2018-10-17 | セイコーエプソン株式会社 | 頭部装着型表示装置および頭部装着型表示装置の制御方法 |
| JP6747476B2 (ja) * | 2018-07-26 | 2020-08-26 | セイコーエプソン株式会社 | 頭部装着型表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1069251A (ja) * | 1996-08-29 | 1998-03-10 | Canon Inc | 表示装置、表示システム及び画像処理装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329253U (ja) * | 1989-07-31 | 1991-03-22 | ||
| JPH0535214A (ja) * | 1991-07-30 | 1993-02-12 | Sharp Corp | 液晶表示装置 |
| JP3017882B2 (ja) * | 1992-06-12 | 2000-03-13 | 株式会社東芝 | 表示制御システム |
| JP3334211B2 (ja) * | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| JP3668502B2 (ja) * | 1993-10-07 | 2005-07-06 | 株式会社日立製作所 | 液晶表示方法及び液晶表示装置 |
| JPH08297476A (ja) * | 1995-04-27 | 1996-11-12 | Nec Corp | ディスプレイ解像度制御システム |
| JP3841919B2 (ja) * | 1996-06-25 | 2006-11-08 | ローム株式会社 | 表示装置及びその制御方法 |
| JP2880964B2 (ja) * | 1996-08-28 | 1999-04-12 | 日本電気フィールドサービス株式会社 | 表示領域切換システム |
| KR100186500B1 (ko) * | 1996-10-30 | 1999-04-15 | 문정환 | 디스플레이 포맷 변환 장치 |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| JPH1124643A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | ディスプレイ装置の初期化方法およびこの方法を使用するコンピュータシステム |
| JPH11231994A (ja) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | 表示装置とディスプレイに関する情報を取得する制御方法 |
-
2000
- 2000-06-20 JP JP2000184302A patent/JP4656699B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1069251A (ja) * | 1996-08-29 | 1998-03-10 | Canon Inc | 表示装置、表示システム及び画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002006817A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4656699B2 (ja) | 表示システム | |
| KR100367479B1 (ko) | 화면 이외 부분에 보조 모니터가 설치된 모니터 구동 장치 | |
| JP5009519B2 (ja) | フラットパネルコントローラ中の仮想拡張ディスプレイ識別データ（ｅｄｉｄ） | |
| US7889201B2 (en) | Information processing apparatus | |
| US7890683B2 (en) | Communication system that exchanges host and device roles of first and second communication apparatuses | |
| US7904620B2 (en) | Data transmission system with protocol conversion | |
| USH2186H1 (en) | Acquisition of extended display identification data (EDID) in a display controller in a power up mode from a power down mode | |
| US8725917B2 (en) | Chip and computer system | |
| US7839409B2 (en) | Acquisition of extended display identification data (EDID) using inter-IC (I2C) protocol | |
| CN101395656B (zh) | 图像控制设备和图像控制方法 | |
| US20060114248A1 (en) | Displaying apparatus and control method thereof | |
| CN210955043U (zh) | 一种dp转换为hdmi后支持hdmi接口热插拔电路 | |
| US5727191A (en) | Monitor adapter | |
| US20050021722A1 (en) | Remote management unit with power control | |
| EP1417557B1 (en) | Display device having stand-alone operational mode and input means which otherwise controls host computer | |
| US7724291B2 (en) | Image input apparatus and control method | |
| CN208548964U (zh) | 一种多制式视频转换器 | |
| JP2002108513A (ja) | 表示システムおよびディスプレイ装置 | |
| JP2001067157A (ja) | コンピュータ・システム、その周辺機器及びコンピュータ、制御方法並びに記憶媒体 | |
| JP2001202068A (ja) | 双方向インターフェイスを具えたモニタ | |
| US9237065B2 (en) | Chip and computer system | |
| JP2001067157A5 (ja) | コンピュータとその周辺機器のシステム、コンピュータ周辺機器、コンピュータ及びその制御方法並びにコンピュータ可読記憶媒体 | |
| US20120166846A1 (en) | Usb system and power management module and method thereof | |
| JP2002323883A (ja) | 情報処理装置 | |
| KR100680217B1 (ko) | 이동통신 단말기 및 그 동작 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |