JP4656284B2

JP4656284B2 - 高抵抗シリコンウェーハの製造方法

Info

Publication number: JP4656284B2
Application number: JP2004110126A
Authority: JP
Inventors: 誉之木原; 信介定光; 浩之高尾; 一成栗田
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2004-04-02
Filing date: 2004-04-02
Publication date: 2011-03-23
Anticipated expiration: 2024-04-02
Also published as: JP2005294694A

Description

本発明は、高周波用集積回路のデバイス等の基板に使用され、デバイス製造の工程において熱処理が施された場合であっても、安定した抵抗値を示す高抵抗シリコンウェーハの効率的な製造方法に関するものである。

移動体通信用や近距離無線ＬＡＮなど、高周波のデバイスの普及または微細化や信号量の増大から、高周波を用いる回路の需要が増大している。高周波回路の基板には高抵抗を要求されるのに対して、従来ではＧａＡｓなどの化合物半導体の適用がなされていた。ところが、化合物半導体基板は、非常に高価である。

このような用途に対し、通常のチョクラルスキー法（以下、「ＣＺ法」という）によるシリコン単結晶から作製された基板を用いたＣＭＯＳ（Complementary Metal Oxide semiconductor）では、消費電力が大きく、さらに基板ノイズの発生が大きくなるため、不適とされてきた。ところが、最近では、微細化の技術や設計などの改善が進められ、抵抗値の高いシリコンウェーハを用いることにより、これらの問題点が克服できるようになっている。

高純度シリコンの抵抗率は２．３×１０⁵Ωｃｍとされるが、このままでは電気抵抗が高すぎ、基板材料としては使えないため、ホウ素（Ｂ：ｐ型）やリン（Ｐ：ｎ型）などのドーパントを微量添加し、所望の抵抗率に調整される。

他方、半導体では不純物量の増加は電気抵抗を低下させることから、高抵抗シリコンウェーハが必要な場合は、より高純度を得やすい帯溶融法（ＦＺ法）で育成した単結晶からウェーハを作製していた。しかしながら、ＦＺ法では、直径の大きい単結晶の製造が困難であり、品質の安定性やコストの低減に問題があり、需要に対する十分な対応ができない等の難点がある。

ＣＺ法によるシリコン単結晶は、石英るつぼを用いて原料を溶解し、その溶融液から直接引き上げ育成して製造されるので、るつぼから溶け出した酸素を通常２０ｐｐｍａ（１６×１０¹⁸ａｔｏｍｓ／ｃｍ³［ＡＳＴＭＦ１２１−１９７９］）程度含有している。

この相対的に高濃度に含有される酸素は、ウェーハに欠陥を生じさせ、デバイスの特性不良の原因となるが、一方ではデバイスの製造過程において、ウェーハの強度を高めて変形を抑止したり、デバイスの動作不良の原因となる混入重金属イオンをトラップするゲッタ作用を有する微小欠陥を、ウェーハ内部に形成させるなど、複雑に作用する。

通常、シリコン中で酸素原子は電気的に中性であり、直接にはその電気抵抗などに影響を及ぼさない。しかしながら、ＣＺ法で製造したシリコン結晶は、石英るつぼを用いて育成されるため、結晶中に過飽和な酸素を含有し、この酸素がデバイス製造の熱処理工程において、オールドドナー（Old Donor）やニュードナー（New Donor）という酸素ドナーを形成する。

オールドドナーは酸素クラスターと推定され、ニュードナーは微小な析出物が初期形態されたと考えられるが、これらの形成によって、デバイス製造の工程における熱処理後に、基板の抵抗率が変動することになる。

酸素ドナー発生量とウェーハの抵抗率との関係において、抵抗率が１０Ωｃｍ程度の低抵抗ウェーハの場合には、酸素ドナーの発生量に比べドーパント量が十分多いので、酸素ドナーが生じても抵抗率への影響は軽微である。

これに対し、抵抗率が１０００Ωｃｍ以上の高抵抗ウェーハの場合には、ドーパント量が少ないため、その抵抗率は酸素ドナーの発生量により大きく影響される。特に、ｐ型ウェーハの場合、アクセプターによる正孔でもたらされていた導電性は、酸素ドナーによる電子の供給により消滅し、抵抗率が著しく上昇する。さらに、酸素ドナーが増加すると、ｎ型の半導体に反転し抵抗率が低下する場合もある。

酸素ドナーの発生量に関し、酸素濃度を低くしたシリコンウェーハでは少なくなる。そこで、酸素濃度を低減し、デバイス製造の工程における熱処理後に抵抗率が変動するのを防止するため、るつぼ中のシリコン融液に磁場を印加し、その流れを制御しつつ単結晶引き上げをおこなう磁場印加引き上げ法（ＭＣＺ法）の適用や、内面にＳｉＣをコーティングしたるつぼを用いる方法など、低酸素の単結晶を製造する方法が行われている。

しかしながら、これらの酸素の低減方法では技術的な限界があり、低酸素化にともなってコストの上昇が著しい。さらに、低酸素化によりウェーハの強度が低下するため、デバイス製造の工程において、基板の変形を要因とする不良品が発生し易くなるという問題もある。

このため、従来から、単にウェーハの低酸素化を図るだけでなく、デバイス製造の工程における熱処理を想定して、ウェーハ中の酸素濃度を調整するために種々の提案がなされている。例えば、特許文献１では、ＣＺ法による引き上げ後の結晶中の初期酸素濃度と酸度ドナー濃度に対応して求められる条件で、酸素析出核を誘起させるための熱処理（ＩＧ処理）を施す半導体ウェーハの熱処理方法が提案されている。

しかしながら、特許文献１が対象としているウェーハは、高抵抗シリコンウェーハを意図するものではない。このため、高抵抗シリコンウェーハではドーパント量が少なく、酸素ドナーの発生により、抵抗率が著しく上昇すること、さらに、ｐ型の半導体では反転を生じ、抵抗率が低下することなどが考慮されておらず、高抵抗シリコンウェーハをそのまま適用することができない。

また、酸素ドナー発生量は、ウェーハ中の残存酸素濃度やデバイス製造の工程における熱処理の条件に依存するが、その熱処理に採用される条件は多種多様である。このため、それぞれの熱処理に応じた酸度ドナー発生量を予測し、製造対象とされるウェーハが、その後適用されるデバイス製造の工程条件に適合するか否かを評価するには、多大な工数と費用を要することになる。

特許第２１３４０９５号公報

前述の通り、デバイス製造の工程において各種の熱処理が行われた場合に、高抵抗シリコンウェーハの抵抗率の変動を抑制するため、ウェーハの低酸素化を図ろうとしても、技術的な限界が存在するとともに、低酸素化にともなってウェーハの強度低下が著しく、デバイス製造で基板の変形が原因で不良品を発生し易くなる。

また、特許文献１で提案される熱処理方法では、ウェーハ中の初期酸素濃度と酸度ドナー濃度に対応して求められる条件に基づいて、ＩＧ熱処理を施すことが開示されているが、高抵抗シリコンウェーハを対象としておらず、酸素ドナーの発生にともなう急激な抵抗変動を想定していない。

さらに、デバイス製造の工程における多様な熱処理条件に応じ、酸度ドナー発生量を予測した結果に基づいて、製造されるべきウェーハが、その後適用されるデバイス製造の工程に適合できるか否かを逐次評価することは、煩雑な作業を要求することになる。

本発明は、従来の高抵抗シリコンウェーハの抵抗率に関する問題点を解消するためになされたものであり、製造対象とされるウェーハの残存酸素濃度と、そのウェーハに適用されるデバイス製造の工程における熱処理の条件に基づいて、デバイス基板の熱処理後に発生する酸素ドナー量を予測し、効率的にデバイス製造の工程における特性評価を行うことができる、高抵抗シリコンウェーハの製造方法を提供することを目的にしている。

さらに、本発明では、デバイス製造の工程における酸素ドナーの許容量を明確にすることから、過剰に酸素ドナーの発生を抑制すること、すなわち、過剰にウェーハの残存酸素濃度を低減することを回避し、製造コストの低減とともに、ウェーハの機械的強度の劣化を回避することも目的とできる。

前述の通り、高抵抗シリコンウェーハでは、その抵抗率が酸素ドナーの発生量により大きく影響する。特に、ｐ型ウェーハの場合には、発生する酸素ドナーが増加すると、ｎ型の半導体に反転したり抵抗率が大きく変動する。

この抵抗率の変動によって、ウェーハ内部の抵抗率が低くなりすぎると、デバイス使用領域よりも深い位置を通る電流量が増加し、エネルギー損出や電流ノイズを発生させることから、デバイス特性を著しく悪化させることになる。

本発明者らは、上記の課題を解決するため、酸素ドナーに関する種々の検討を加えた結果、デバイス製造の工程における熱処理後の酸素ドナー発生量と、同熱処理前のウェーハ中の残存酸素濃度とには強い関係があることに着目した。

さらに、デバイス製造において採用される熱処理を前提として、その熱処理後にウェーハ内部に発生する酸素ドナーに許容量が存在することを知見した。すなわち、製造対象が高抵抗シリコンウェーハであっても、その熱処理後にウェーハ内部に発生する酸素ドナーが許容量以下であれば、その後のウェーハ抵抗率を高抵抗に維持でき、抵抗値の変動を防ぎ、ｎ型反転やエネルギー損出や電流ノイズの発生を防止できる。

前述の通り、酸素ドナーは、酸素クラスターと推定されているオールドドナーと微小な析出物が初期形態されたと考えられるニュードナーからなるが、これらの酸素ドナーのうち、特にオールドドナーはデバイス製造の工程で実施される熱処理において多量に生成され、４００℃〜４５０℃の温度領域でその発生が顕著となる。

デバイス製造の工程における熱処理のうち、この温度領域に該当する処理は、配線シンタリング工程でのシンタリング熱処理が想定される。そのため、デバイス製造の工程における多様な熱処理に応じて酸度ドナー発生量を予測する煩雑な作業を回避するため、ウェーハのデバイス製造への適合性を評価するに際し、配線シンタリング工程でのシンタリング熱処理の条件に基づくことが効率的である。

本発明は、上記の知見に基づいて完成されたものであり、下記の（１）および（２）の高抵抗シリコンウェーハの製造方法を要旨としている。
（１）抵抗率が１００Ωｃｍ以上である高抵抗シリコンウェーハの製造方法であって、予め、ウェーハ中の残存酸素濃度とデバイス製造の工程における熱処理での加熱温度および加熱時間に対応する酸素ドナー発生量との関係を求めておき、製造対象であるウェーハの残存酸素濃度とそのウェーハに適用されるデバイス製造の工程における熱処理の条件と上記関係に基づいて、前記熱処理後の酸素ドナー発生量を予測し、前記酸素ドナー発生量の予測値とデバイス製造の工程における酸素ドナーの許容量とを比較し、デバイス製造の工程における特性評価を行うことを特徴とする高抵抗シリコンウェーハの製造方法である。
（２）上記（１）の高抵抗シリコンウェーハの製造方法では、前記熱処理が配線シンタリング工程におけるシンタリング熱処理であり、４００℃で１時間加熱から４５０℃で１２時間加熱の条件範囲で行われるのが望ましい。さらに、酸素ドナーの許容量を、デバイス製造の工程における熱処理後において、１×１０¹³ａｔｏｍｓ／ｃｍ³とすることができる。

本発明の高抵抗シリコンウェーハの製造方法によれば、ＣＺ法で育成された高抵抗のシリコンウェーハを用いデバイスを製造する場合でも、適用されるデバイス製造の工程における熱処理の条件に基づいて、この熱処理後の酸素ドナー発生量を精度よく予測し、さらにデバイス製造の工程における酸素ドナーの許容量と比較するので、シリコン基板を実際のデバイス製造の工程に投入することなく、デバイス基板が発揮するであろう特性評価を行うことができる。

しかも、デバイス製造の工程における酸素ドナーの許容量を明確にすることができるので、過剰に酸素ドナーの発生を抑制すること、すなわち、過剰にウェーハの残存酸素濃度を低減することが防止でき、これにともなってウェーハに加えられる長時間の酸素析出処理を不要とし、製造コストの低減を図るとともに、ウェーハの機械的強度の劣化を回避することができる。

したがって、本発明の製造方法を採用することによって、デバイス製造の工程における熱処理後でも、高抵抗が維持でき、抵抗率の大きな変動がない高抵抗シリコンウェーハを提供できるだけでなく、ウェーハ毎の煩雑な評価工数を大幅に削減し、高抵抗シリコンウェーハの製造コストの低減を図るとともに、その製造工程の効率化を達成することができる。

本発明が対象とするシリコンウェーハは、抵抗率が１００Ωｃｍ以上の高抵抗であり、結晶中の残存酸素濃度が調整され、デバイス製造の工程において種々の熱処理が施された場合でも、発生する酸素ドナーは許容量以下に制御され、酸素ドナー発生に起因する抵抗変動、さらに反転は生じないものである。

抵抗率を１００Ωｃｍ以上とするのは、デバイスの取り扱う周波数が高くなり、特に、１ＧＨｚを超えるようになってくると、従来の１０Ωｃｍ以下の低抵抗の基板ではノイズの発生や信号の減衰顕著になるが、高抵抗を採用することによって、これらの影響を低減できるからである。

一方、抵抗率が１００Ωｃｍ未満の低抵抗率ｐ型ウェーハでは、ドーパントが十分存在するため、抵抗変動やｎ型の反転は容易には生じない。前述の通り、本発明の製造方法はウェーハの抵抗率が酸素ドナーの発生量により大きく影響することを前提とするものであるから、低抵抗率のウェーハにあっては、本発明が規定するデバイス特性の評価手法を適用することを要しない。

図１は、本発明の製造方法が採用する、デバイス製造の工程における基板特性を評価するためのフローチャートを示す図である。基板特性を評価するためのフローチャートは、（ステップ１）のマスターテーブル作成、（ステップ２）の酸素ドナーの発生予測、および（ステップ３）の特性評価に区分される。

前記（ステップ３）でのデバイス特性の評価結果に基づき、製造対象であるウェーハが適用可と評価された場合は、高抵抗シリコンウェーハの製造が進められ、適用不可と評価された場合は、結晶条件（初期酸素濃度、抵抗率等）の変更が行われる。以下、本発明の製造方法が採用する特性評価について、その内容をステップ毎に説明する。
（ステップ１）
デバイス製造の工程における熱処理後の酸素ドナーの発生量は、その熱処理前におけるウェーハの残存酸素濃度に著しく依存しており、デバイス製造で採用する熱処理条件が決定されると、ウェーハ中の残存酸素濃度と熱処理後に生成される酸素ドナー生成量との関係は一義的に定まる。

そのため、ステップ１では、予め、ウェーハ中の残存酸素濃度毎にデバイス製造の工程における熱処理での加熱温度および加熱時間に対応する酸素ドナー発生量を求める。具体的には、デバイス製造の工程で基板に施される熱処理毎に、後述する図２に示すように、ウェーハ中の残存酸素濃度と熱処理後の酸素ドナー発生量との関係を示すマスターテーブルが作成される。

上記マスターテーブルの作成するため、ウェーハ中の残存酸素濃度をパラメータとして、デバイス製造の工程における熱処理の条件（加熱温度、加熱時間）と酸素ドナー発生量との関係を実験的に求め、酸素ドナー発生量の数式化を検討した。

ウェーハ中の残存酸素濃度をＤｏ（ａｔｏｍｓ／ｃｍ³）とし、ｆ（Ｔ）を熱処理条件（加熱温度、加熱時間）の関数とした場合に、単位時間当たりの酸素ドナー発生量（密度）をＤｄ（ｃｍ^-3）は、下記（ａ）式で示すことができる。ただし、ＡおよびＢは未知数として整理している。
Ｄｄ＝Ａ（Ｄｏ）^Bｆ（Ｔ）・・・（ａ）
上記（ａ）式の関係を明らかにするため、残存酸素濃度を変化させた高抵抗の基板に種々の加熱温度および加熱時間で熱処理を施し、熱処理前後の基板比抵抗を測定し、比抵抗の変化量から、それぞれの熱処理条件に対応する酸素ドナー発生量を求めた。これと同時に、未知数Ａ、Ｂおよびｆ（丁）を算出し、上記（ａ）式に示す酸素ドナー発生量の数式化を完成した。

酸素ドナー発生量の数式化により、計算機シミュレーションを適用することが可能になり、種々のデバイス製造の工程における酸素ドナー発生量を求めることができる。これにより、シリコン基板を実際のデバイス製造に投入することなく、ウェーハ中の残存酸素濃度毎に、デバイス製造の工程における熱処理条件に対応する酸素ドナー発生量を決定するマスターテーブルを作成できる。
（ステップ２）
ステップ２では、ステップ１で作成したマスターテーブルを用いて、製造対象であるウェーハの残存酸素濃度と、そのウェーハに適用されるデバイス製造の工程における熱処理の条件に基づいて、前記熱処理後の酸素ドナー発生量を予測する。

図２は、デバイス製造の工程における熱処理の条件毎に、ウェーハ中の残存酸素濃度と熱処理後の酸素ドナー発生量との関係を示す図である。同図で示す相関線は熱処理の条件毎に上記（ａ）式から算出した残存酸素濃度と酸素ドナー発生量との関係式であり、各種のプロット点は実験による残存酸素濃度と酸素ドナー発生量との実測値である。

図２に示すように、熱処理後の酸素ドナー発生量は、熱処理前におけるウェーハの残存酸素濃度に著しく依存しており、デバイス製造で採用する熱処理条件が決定されると、ウェーハ中の残存酸素濃度と熱処理後に発生する酸素ドナー発生量との関係は一義的に定まることが分かる。

図２に示すデバイス製造の工程における熱処理は、配線シンタリング工程でのシンタリング熱処理を想定している。これは、酸素ドナーは４００℃〜４５０℃の温度領域でその発生が顕著となることから、ウェーハのデバイス製造への適合性を評価するに際し、配線シンタリング工程でのシンタリング熱処理の条件に基づくことが効率的であることによる。

このため、図２に示す熱処理条件は、４００℃で１時間加熱から４５０℃で１２時間加熱の条件範囲で行われたものとして、６種の条件が示されている。図２に示す条件範囲内でも、４５０℃の加熱温度での酸素ドナーの発生が顕著であると同時に、その発生は加熱時間に大きく依存することが分かる。
（ステップ３）
ステップ３では、前記酸素ドナー発生量の予測値とデバイス製造の工程における酸素ドナーの許容量とを比較し、デバイス製造の工程における特性評価を行う。ここで行われる特性評価では、熱処理後に発生する酸素ドナーが許容量以下であり、基板の抵抗率が高抵抗に維持され、抵抗値の大きな変動を防止できる場合に、製造対象となるウェーハは、適用可と判断される。それ以外の場合に、適用不可と判断される。

そして、この特性評価で適用可と判断されると、高抵抗シリコンウェーハの製造が進められ、適用不可と判断されると、結晶条件（初期酸素濃度、抵抗率等）の変更が行われることになる。

本発明の製造方法では、デバイス製造の工程における熱処理後の酸素ドナーの許容量を１×１０¹³ａｔｏｍｓ／ｃｍ³以下とする。本発明者らの検討結果により、例えば、１００Ωｃｍ以上の高抵抗ウェーハへの酸素ドナー形成熱処理として、４００℃で１時間〜４５０℃で１２時間の加熱処理が施される場合に、熱処理後の酸素ドナー発生量が上記の許容量以下であれば、その後のウェーハ抵抗率の変動が少なく、さらにエネルギー損出や電流ノイズの発生を防止できることによる。

したがって、本発明の製造方法では、上記（ステップ１）〜（ステップ３）により、高抵抗のシリコンウェーハを用いデバイスを製造する場合でも、適用されるデバイス製造の工程における熱処理の条件に基づいて、この熱処理後の酸素ドナー発生量を予測し、さらにデバイス製造の工程における酸素ドナーの許容量と比較できるので、シリコン基板を実際のデバイス製造の工程に投入することなく、その特性評価を行うことができる。これにより、効率的な高抵抗シリコンウェーハの製造が可能になる。
（残存酸素濃度コントロール）
ところで、本発明の製造方法では、デバイス製造の工程における熱処理として配線シンタリング工程でのシンタリング熱処理を想定した場合に、熱処理後の酸素ドナーの許容量を１×１０¹³ａｔｏｍｓ／ｃｍ³以下と規定することができる。

したがって、上記（ステップ１）〜（ステップ２）による酸素ドナー発生量の予測値が酸素ドナーの許容量を満足する限りにおいては、その後の抵抗率を高抵抗に維持でき、ウェーハ内部での抵抗率の変動を回避できる。すなわち、デバイス製造の工程における熱処理後の酸素ドナーの許容量を１×１０¹³ａｔｏｍｓ／ｃｍ³以下を満足できるように、ウェーハ中の残存酸素濃度をコントロールできれば、酸素析出物の過剰生成やこれにともなうウェーハ中の残存酸素濃度の過剰な低下を回避できる。

そこで、前記図２に示す関係に基づけば、前記酸素ドナーの許容量を満足するウェーハ残存酸素濃度を、デバイス製造の工程における熱処理条件ごとに定めることができる。例えば、熱処理条件を４５０℃×１２ｈｒ、４５０℃×１ｈｒおよび４００℃×１ｈｒを前提とすれば、酸素ドナーの許容量を満足するウェーハ中の残存酸素濃度は、ａ、ｂおよびｃ（ａ＜ｂ＜ｃ）となる。

このように、デバイス製造の工程における熱処理条件ごとにウェーハ残存酸素濃度の上限を定めてやれば、それ以下にウェーハ残存酸素濃度をコントロールすることにより、熱処理後においても、上記酸素ドナーの許容量を満足することができる。デバイス製造の工程における熱処理条件は、前記図２に示す熱処理条件の組み合わせられたものとなるが、この場合にも、同様の手順でウェーハ残存酸素濃度の上限を定めてやればよい。

したがって、本発明の製造方法では、デバイス製造の工程における特性評価に加え、さらに酸素ドナーの許容量を明確にすることにより、過剰にウェーハの残存酸素濃度を低減することを必要としないので、酸素析出物の過剰生成やこれにともなう製造コストの増加やウェーハの機械的強度の劣化を回避することができる。

本発明の製造方法による予測性を確認するため、ＣＺ法で育成し、抵抗率が２０００Ωｃｍで、８インチのｐ型ウェーハに加工後、６５０℃で１時間のドナーキラー熱処理を実施したウェーハを準備した。さらに、準備したウェーハに各条件でＩＧ処理を施して、残留酸素濃度を７〜１３×１０¹⁷ａｔｏｍｓ／ｃｍ³（ＡＳＴＭＦ１２１−１９７９）の範囲で変動させたウェーハを供試材とした。

図３は、実施例で採用した配線シンタリング工程でのシンタリング熱処理パターンを示す図である。供試用のウェーハに、図３に示すシンタリング熱処理を施した後の酸素ドナー発生量を実測により調査した。

一方、上記図３に示す熱処理パターンに基づいて、前記（ステップ１）および（ステップ３）の手順に沿って、ウェーハ残存酸素濃度と熱処理後の酸素ドナー発生量との関係を示すマスターテーブルを作成した。そして、作成されたマスターテーブルを用いて、供試用ウェーハの残存酸素濃度と、そのウェーハに適用されるデバイス製造の工程における熱処理の条件に基づいて、前記熱処理後の酸素ドナー発生量を予測した。

図４は、シンタリング熱処理後における酸素ドナー発生量の実測値および予測値を比較した図である。同図において、プロット点は酸素ドナー発生量の実測値を示し、実線による相関線はマスターテーブルを用いた予測値をそれぞれ示している。

図４に示す結果から、本発明の製造方法によれば、実際のデバイス製造の工程において発生する酸素ドナー量を高精度に予測できることが分かる。

したがって、本発明の製造方法を採用することによって、デバイス製造の工程における熱処理後でも、高抵抗が維持でき、抵抗率の大きな変動がない高抵抗シリコンウェーハを提供できるだけでなく、ウェーハ毎の煩雑な評価工数を大幅に削減し、高抵抗シリコンウェーハの製造コストの低減を図るとともに、その製造工程の効率化を達成することができる。これにより、得られた高抵抗シリコンウェーハは、高周波通信デバイスまたはアナログ、デジタル混載デバイス等、広い分野で適用することができる。

本発明の製造方法が採用する、デバイス製造の工程における基板特性を評価するためのフローチャートを示す図である。デバイス製造の工程における熱処理の条件毎に、ウェーハ中の残存酸素濃度と熱処理後の酸素ドナー発生量との関係を示す図である。実施例で採用した配線シンタリング工程でのシンタリング熱処理パターンを示す図である。シンタリング熱処理後における酸素ドナー発生量の実測値および予測値を比較した図である。

Claims

抵抗率が１００Ωｃｍ以上である高抵抗シリコンウェーハの製造方法であって、
予め、ウェーハ中の残存酸素濃度とデバイス製造の工程における熱処理での加熱温度および加熱時間に対応する酸素ドナー発生量との関係を求めておき、
製造対象であるウェーハの残存酸素濃度とそのウェーハに適用されるデバイス製造の工程における熱処理の条件と上記関係に基づいて、前記熱処理後の酸素ドナー発生量を予測し、
前記酸素ドナー発生量の予測値とデバイス製造の工程における酸素ドナーの許容量とを比較し、デバイス製造の工程における特性評価を行うことを特徴とする高抵抗シリコンウェーハの製造方法。
前記熱処理が配線シンタリング工程におけるシンタリング熱処理であり、４００℃で１時間加熱から４５０℃で１２時間加熱の条件範囲で行われることを特徴とする請求項１に記載の高抵抗シリコンウェーハの製造方法。
前記酸素ドナーの許容量がデバイス製造の工程における熱処理後において１×１０¹³ａｔｏｍｓ／ｃｍ³であることを特徴とする請求項１または２に記載の高抵抗シリコンウェーハの製造方法。