JP4656279B2 - 薄膜トランジスタの製造方法および表示装置の製造方法 - Google Patents

Description

本発明は、特に有機ＥＬ素子のような電流駆動型素子を用いた表示装置の駆動用に適する薄膜トランジスタの製造方法および表示装置の製造方法に関するものである。

フラットパネル型表示装置の駆動用素子には、薄膜半導体層を用いた薄膜トランジスタ（thin film transistor：ＴＦＴ）が用いられている。この薄膜トランジスタの形成は、例えば次のように行われている。先ず、基板上に形成したシリコン薄膜をパターニングしてソース・ドレイン領域を形成する。次に、再度シリコン薄膜を形成して熱処理による結晶化を進め、このシリコン薄膜をパターニングしてチャネル部シリコン薄膜を形成する。その後、ゲート絶縁層を形成し、このゲート絶縁層を介してチャネル部シリコン薄膜上にゲート電極を形成する（以上、下記特許文献１参照）。

特開平５−１２９２０２号公報（特に図１および段落００１５〜００２９）

ところでフラットパネル型表示装置のうち、有機ＥＬ素子を発光素子として用いた有機ＥＬ表示装置は、薄膜トランジスタによる電流駆動によって有機ＥＬ素子の発光を制御している。このため、薄膜トランジスタがスイッチング素子としてのみ用いられている液晶型表示装置と比較して、駆動用の薄膜トランジスタにはより高い信頼性が要求されることになる。

しかしながら、上述した工程で形成された薄膜トランジスタにおいて、チャンネル部シリコン膜がアモルファスシリコンで形成されている薄膜トランジスタにおいては、十分なＢＴ（Baias-Temparater）特性を得ることができず、有機ＥＬ表示装置のような電流駆動型の表示装置に用いると閾値電圧が大きく変化するという問題があった。

そこで本発明は、電流駆動型の表示装置の駆動用に耐えうる高信頼性の薄膜トランジスタの製造方法、さらにはこれを用いた表示装置の製造方法を提供することを目的とする。

本発明による第１の薄膜トランジスタの製造方法は、基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介してアモルファスシリコンからなるチャネル層を形成した後、チャネル層の表面に対して水素化処理を行うことにより、当該チャネル層のゲート絶縁膜側界面における水素濃度を１×１０ ²¹ (atom/cm ³ )以下とし、当該チャネル層のソース・ドレイン層側界面における水素濃度を３×１０ ²¹ (atom/cm ³ )以上とし、チャネル層の形成と水素化処理との間に、当該チャネル層中の水素を脱離させるための４００℃以上の熱処理を行うようにしたものである。

この第１の薄膜トランジスタの製造方法では、チャネル層の表面に対して水素化処理を行うことにより、アモルファスシリコンからなるチャネル層中に水素を導入することが可能になり、表面側でより水素濃度が高くなるようにチャネル層中の水素濃度分布を調整できる。これにより、チャネル層上にソース・ドレイン層を形成した状態において、ソース・ドレイン側の水素濃度が高く、ゲート絶縁膜側の水素濃度が低く抑えられたチャネル層を有するボトムゲート型の薄膜トランジスタが得られる。

また、チャネル層の形成と水素化処理との間に、当該チャネル層中の水素を脱離させるための熱処理を行うようにしたので、チャネル層中において、ゲート絶縁膜側の水素濃度がより低く抑えられる。

本発明による第２の薄膜トランジスタの製造方法は、基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介して水素濃度が１×１０ ²¹ (atom/cm ³ )以下のアモルファスシリコンからなる第１チャネル層を形成し、第１チャネル層上に、当該第１チャネル層よりも水素濃度の高く水素濃度が３×１０ ²¹ (atom/cm ³ )以上のアモルファスシリコンからなる第２チャネル層を形成し、第１チャネル層を形成した後、第２チャネル層を形成する前に、当該第１チャネル層中の水素を脱離させるための４００℃以上の熱処理を行うようにしたものである。

この第２の薄膜トランジスタの製造方法では、ゲート絶縁膜上には第１チャネル層上に、これよりも水素濃度の高い第２チャネル層が形成された積層構造のチャネル層が形成される。このため、このチャネル層上にソース・ドレイン層を形成した状態においては、ソース・ドレイン側の水素濃度が高く、ゲート絶縁膜側の水素濃度が低く抑えられたチャネル層を有するボトムゲート型の薄膜トランジスタが得られる。

また、第１チャネル層の形成と２チャネル層の形成との間に第１チャネル層中の水素を脱離させるための熱処理を行うようにしたので、第１チャネル層中の水素濃度、すなわちゲート絶縁膜に接するチャネル層部分の水素濃度がより低く抑えられる。

本発明による表示装置の製造方法は、薄膜トランジスタに接続された電流駆動型の発光素子を基板上に配列形成してなる表示装置の製造において、上述した第１または第２の薄膜トランジスタの製造工程を有するものである。

本発明の第１の薄膜トランジスタの製造方法によれば、チャネル層の表面に対して水素化処理を行うことにより、当該チャネル層のゲート絶縁膜側界面における水素濃度を１×１０ ²¹ (atom/cm ³ )以下とし、当該チャネル層のソース・ドレイン層側界面における水素濃度を３×１０ ²¹ (atom/cm ³ )以上とするようにしたので、ソース・ドレイン側の水素濃度が高くゲート絶縁膜側の水素濃度が低く抑えられた薄膜トランジスタを得ることが可能になる。
また、チャネル層の形成と水素化処理との間に、当該チャネル層中の水素を脱離させるための４００℃以上の熱処理を行うようにしたので、チャネル層中において、ゲート絶縁膜側の水素濃度がより低く抑えられる。
本発明の第２の薄膜トランジスタの製造方法によれば、水素濃度が１×１０ ²¹ (atom/cm ³ )以下のアモルファスシリコンからなる第１チャネル層の上に、当該第１チャネル層よりも水素濃度の高く水素濃度が３×１０ ²¹ (atom/cm ³ )以上のアモルファスシリコンからなる第２チャネル層を形成するようにしたので、ソース・ドレイン側の水素濃度が高く、ゲート絶縁膜側の水素濃度が低く抑えられた薄膜トランジスタを得ることが可能になる。
また、第１チャネル層を形成した後、第２チャネル層を形成する前に、当該第１チャネル層中の水素を脱離させるための４００℃以上の熱処理を行うようにしたので、第１チャネル層中の水素濃度、すなわちゲート絶縁膜に接するチャネル層部分の水素濃度がより低く抑えられる。

また、本発明の表示装置の製造方法によれば、上記構成の薄膜トランジスタを設けた表示装置を得る事が可能になる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、薄膜トランジスタの構成、これを用いた表示装置の構成、薄膜トランジスタの製造方法とこれに続く表示装置の製造方法の順に説明する。

＜第１実施形態＞
（ａ）薄膜トランジスタ
図１は、第１実施形態の薄膜トランジスタを説明する断面図である。この図に示す薄膜トランジスタ１は、ボトムゲート型の薄膜トランジスタであり、ガラス等からなる基板２上にパターン形成されたゲート電極３を覆う状態で、窒化シリコンからなるゲート絶縁膜５が形成されている。このゲート絶縁膜５上には、ゲート電極３を覆う状態でアモルファスシリコンからなるチャネル層７がパターン形成されている。そして、チャネル層７上には、ゲート電極３上に積層させる状態で窒化シリコンからなる保護ストッパ層９がパターン形成されている。また、チャネル層７上には、保護ストッパ層９を挟んだ位置に、ｎ型のアモルファスシリコン層からなるソース１１ａおよびドレイン１１ｂがパターン形成されている。これらのソース１１ａ、ドレイン１１ｂは、その端部を保護ストッパ層９上に積層させており、保護ストッパ層９によって分離された状態となっている。また、ゲート絶縁膜５上には、ソース１１ａおよびドレイン１１ｂ上に一部を積層させたソース電極１３ａおよびドレイン電極１３ｂがパターン形成されている。

そして特に、本実施形態の薄膜トランジスタ１においては、アモルファスシリコンからなるチャネル層７中の水素濃度が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加するように、深さ方向に分布を有していることとする。このようなチャネル層７中における水素濃度は、具体的には、ゲート絶縁膜５側界面付近における水素濃度が１×１０²¹(atom/cm³)以下であり、チャネル層７のソース１１ａ、ドレイン１１ｂ側界面付近における水素濃度が３×１０²¹(atom/cm³)以上であることが好ましい。

このような構成の薄膜トランジスタ１においては、チャネル層７中の水素濃度が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加するように濃度勾配を有している。これにより、ゲート絶縁膜５の界面付近では水素濃度を抑えつつも、ソース１１ａ，ドレイン１１ｂ側の界面付近では必要量の水素濃度が確保される構成となる。そして、ゲート絶縁膜５側界面の水素濃度を抑えることにより、しきい値電圧の径時的な変化量（ΔＶｔ）が小さく抑えられ、かつ、ソース１１ａ、ドレイン１１ｂ側の界面付近では必要量の水素濃度を確保することにより、ソース１１ａ−ドレイン１１ｂ間におけるチャネル層７部分の電子の移動度が確保される。

下記表１には、（Ａ）チャネル層７におけるゲート絶縁膜５側界面の水素濃度、（Ｂ）チャネル層７におけるソース１１ａ、ドレイン１１ｂ側界面の水素濃度、（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度、（Ｄ）ＢＴストレス試験後の閾値電圧の変化（ΔＶｔと記す）の値を示す。尚、ＢＴストレス試験のストレス条件は、ゲート電圧１５Ｖ、ドレイン電圧０Ｖ、温度８０℃、ストレス時間１００００秒である。また、水素濃度は、二次イオン質量分析装置による測定結果であり、チャネル層７の界面の濃度は正確に測定出来ないため、ゲート絶縁膜側の界面から５ｎｍ膜中の水素濃度を（Ａ）ゲート絶縁膜側界面の水素濃度、ソース・ドレイン側の界面から１０ｎｍ膜中の水素濃度を（Ｂ）ソース・ドレイン側界面の水素濃度と定義している。

また、図２には、表１におけるサンプルＮｏ．３について、二次イオン質量分析装置で測定したチャネル層中の深さ方向における水素濃度分布を示す。この図に示すように、全てのサンプルにおいては、チャネル層中における水素濃度は、ソース・ドレイン側界面からゲート絶縁膜側界面にかけて連続的に変化していることが確認された。尚、図２中において、「表面濃度」とは（Ｂ）チャネル層７におけるソース１１ａ、ドレイン１１ｂ側界面の水素濃度であり、「界面濃度」とは（Ａ）チャネル層７におけるゲート絶縁膜５側界面の水素濃度である。

そして、上記表１に示すように、（Ａ）ゲート絶縁膜側界面の水素濃度が低い程、（Ｄ）ＢＴストレス試験後の閾値電圧の変化ΔＶｔが小さく抑えられ、（Ｂ）ソース・ドレイン側界面の水素濃度が高い程、（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度が高く保たれることが確認された。

特に、サンプルＮｏ．３のように、ゲート絶縁膜５側界面付近における水素濃度が１×１０²¹(atom/cm³)以下であり、チャネル層７のソース１１ａ、ドレイン１１ｂ側界面付近における水素濃度が３×１０²¹(atom/cm³)以上であれば、（Ｄ）ＢＴストレス試験後の閾値電圧の変化ΔＶｔを２［Ｖ］に抑えられ、かつ（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度を０．５［ｃｍ²／Ｖsec］に保つことができる。

以上結果、図１を用いて説明した第１実施形態の薄膜トランジスタでは、ソース１１ａ−ドレイン１１ｂ間における電子の移動度を確保して初期特性を維持しつつも、ΔＶｔを小さく抑えて長期信頼性の向上を図ることが可能になる。

（ｂ）表示装置
次に、このような薄膜トランジスタ１を用いた表示装置の一構成例を図３に基づいて説明する。尚、図３においては、薄膜トランジスタ１の詳細な構成の図示は省略した。

表示装置２０は、基板２の薄膜トランジスタ１の形成面側を覆う層間絶縁膜２１上に、各薄膜トランジスタ１に接続された発光素子（ここでは有機ＥＬ素子）２３を配列形成してなる。各有機ＥＬ素子２３は、層間絶縁膜２１に形成された接続孔２１ａを介して薄膜トランジスタ１に接続された下部電極２５を備えている。これらの下部電極２５は、画素毎にパターニングされており、その周囲が絶縁膜パターン２７で覆われて中央部のみが広く露出した状態となっている。また、各下部電極２５の露出部上には、それぞれパターニングされた状態で、少なくとも発光層を備えた有機層２９が積層されている。この発光層は、当該発光層に注入された正孔と電子との再結合によって発光を生じる有機材料からなることとする。そして、このようにパターニングされた各有機層２９と絶縁膜パターン２７との上方に、下部電極２５との間に絶縁性が保たれた状態で上部電極３１が配置形成されている。

この表示装置２０において、下部電極２５は陽極（または陰極）として用いられ、上部電極３１は陰極（または陽極）として用いられる。そして、下部電極２５と上部電極３１との間に狭持された有機層２９に、下部電極２５と上部電極３１とから正孔と電子とを注入することにより、有機層２９の発光層部分において発光が生じる。尚、この表示装置２０が、上部電極３１側から発光光を取り出す上面発光型である場合、上部電極３１は光透過性の高い材料を用いて構成されることとする。一方、この表示装置２０が、基板２側から発光光を取り出す透過型である場合、基板２および下部電極２５は光透過性の高い材料を用いて構成されることとする。

このような構成の表示装置２０によれば、図１を用いて説明した構成の薄膜トランジスタ１を有機ＥＬ素子２３に接続させた構成としたことにより、ソース１１ａ−ドレイン１１ｂ間における電子の移動度を確保した状態で、しきい値電圧の径時的な変化量（ΔＶｔ）を小さく抑えた薄膜トランジスタ１によって有機ＥＬ素子２３の駆動を行うことが可能になる。このため、長期にわたって安定的に有機ＥＬ素子２３の駆動を行うことが可能になり、有機ＥＬ素子２３を用いた表示装置２０の長期信頼性の向上を図ることができる。

（ｃ）製造方法
次に、上述した構成の薄膜トランジスタ１の製造方法およびこれに続く表示装置の製造方法を説明する。

先ず、図４（１）に示すように、基板２上に１％程度のネオジウムが添加されたアルミニウム（膜厚３００ｎｍ）とその上層のモリブデン（膜厚５０ｎｍ）との２層構造の金属からなるゲート電極３をパターニング形成する。その後、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜５を約４００ｎｍ程度の膜厚に形成する。

次に、図４（２）に示すように、ゲート絶縁膜５上に、アモルファスシリコンからなるチャネル層７を４５ｎｍの膜厚で形成する。

その後、このチャネル層７の形成に引き続き、チャネル層７内の水素を脱離させるための熱処理を行う。この熱処理は、チャネル層７の表面が露出した状態で行う事が好ましい。この際、アモルファスシリコンに含まれる水素は４００℃程度の温度から脱離が始まるため、熱処理温度としては４００℃以上の温度が必要となる。４００℃以上の熱処理工程としては、基板２をヒーター上に直接載せて加熱する方式や、チャネル層７に赤外線を熱輻射する方式や、加熱した窒素ガスでチャネル層７を加熱する方式や、ヒーターによる基板２の加熱とランプを用いた光によるチャネル層７の加熱とを併用する方式等を用いることが可能である。また、この熱処理温度は基板２が変形しない限り、出来るだけ高温で行うことが望ましい。特に、６００℃以上で熱処理することにより、短時間で十分な熱処理効果を得ることが可能となる。このため、ここでは一例とした６００℃で５分間の熱処理を行うこととする。

そして、この熱処理に引き続き、チャネル層７の表面に対して水素化処理を行う。この水素化処理としては、水素ガスプラズマにチャネル層７を晒す水素プラズマ処理が行われる。この水素プラズマ処理を行うことにより、アモルファスシリコンからなるチャネル層７内に水素を導入する。

次いで、図４（３）に示すように、プラズマＣＶＤ法により、チャネル層７上に窒化シリコンからなる保護ストッパ層９を２００ｎｍの膜厚に形成する。

尚、以上図４（１）を用いて説明したゲート絶縁膜５の形成から、図４（３）を用いて説明した保護ストッパ層９の形成までの一連のプロセス工程は、基板２を大気中に出さずに真空中、あるいは内部が気密に保たれた搬送装置で接続された装置（いわゆるマルチチャンバ装置によって、連続して処理することが望ましい。

次に、図４（４）に示すように、フォトリソグラフィー工程とエッチング工程を経ることによって、ゲート電極３の直上のみに保護ストッパ層９を残す様に、当該保護ストッパ層９のパターニングを行う。

その後、図４（５）に示すように、パターニングされた保護ストッパ層９を覆う状態で、チャネル層７上にリンを含むｎ型アモルファスシリコン膜１１を約５０ｎｍ程度の膜厚に形成する。その後、フォトリソグラフィーとエッチングプロセス工程を経て、ｎ型アモルファスシリコン膜１１とその下層のチャネル層７とを島状にパターニングする。

次に、図４（６）に示すように、ｎ型アモルファスシリコン膜１１を覆う状態で、ソース／ドレイン電極膜１３をスパッタ法によって形成する。その後、ソース／ドレイン電極膜１３をパターニングすることによって、ソース電極１３ａとドレイン電極１３ｂとを形成する。その後さらに、ソース電極１３ａとドレイン電極１３ｂとから露出している保護ストッパ層９上においてｎ型アモルファスシリコン１１部分をエッチング除去して分離し、ソース１１ａおよびドレイン１１ｂを形成する。

以上によって、図１を用いて説明したように、保護ストッパ層９によってチャネル層７上が保護されたチャネル保護型の薄膜トランジスタ１が形成される。

そして、このような薄膜トランジスタ１を備えた表示装置を製造する場合には、引き続き次の工程を行う。すなわち、図３に示したように、薄膜トランジスタ１が設けられた基板２上を層間絶縁膜２１で覆い、この層間絶縁膜２１に、薄膜トランジスタ１に接続された接続孔２１ａを形成する。その後、層間絶縁膜２１上に接続孔２１ａを介して薄膜トランジスタ１に接続された下部電極２５をパターン形成する。次に、この下部電極２５の周囲を絶縁膜パターン２７で覆った後、絶縁膜パターン２７から露出する下部電極２５上に少なくとも発光層を含む有機層パターン２９を積層形成する。次に、有機層パターン２９と絶縁膜パターン２７とを覆う状態で、上部電極３１を形成する。これにより、下部電極２５によって薄膜トランジスタ１に接続された有機ＥＬ素子２３を形成する。

このような製造方法によれば、図４（２）を用いて説明したように、チャネル層７を形成した後に、チャネル層７の表面に対して水素化処理を行うことにより、ゲート絶縁膜５との界面側と比較して、表面側でより水素濃度が高くなるようにチャネル層７中の水素濃度分布が調整される。これにより、その後の図４（６）を用いて説明した工程で、チャネル層７上にソース１１ａ、ドレイン１１ｂを形成した状態において、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって水素濃度が高くなる分布を有したチャネル層７を形成することができる。

そして特に、図４（２）を用いて説明した工程では、チャネル層７の形成と水素化処理との間に、チャネル層７中の水素を脱離させるための熱処理を行うことにより、チャネル層７中におけるゲート電極側の水素濃度より低く抑えることが可能になる。

下記表２には、熱処理後に水素化処理を省略した場合についての、（Ｅ）熱処理温度、（Ａ）チャネル層７におけるゲート絶縁膜５側界面の水素濃度、（Ｂ）チャネル層７におけるソース１１ａ、ドレイン１１ｂ側界面の水素濃度、（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度、（Ｄ）ＢＴストレス試験後の閾値電圧の変化（ΔＶｔと記す）の値を示す。尚、ＢＴストレス試験のストレス条件，水素濃度の定義は、上記表１と同様とする。

また、図５には、表２におけるサンプルＮｏ．１０について、二次イオン質量分析装置で測定したチャネル層中の深さ方向における水素濃度分布を示す。この図に示すように、全てのサンプルにおいては、チャネル層中における水素濃度は、ソース・ドレイン側界面からゲート絶縁膜側界面にかけて連続的に変化していることが確認された。尚、図５中において、「表面濃度」とは（Ｂ）チャネル層７におけるソース１１ａ、ドレイン１１ｂ側界面の水素濃度であり、「界面濃度」とは（Ａ）チャネル層７におけるゲート絶縁膜５側界面の水素濃度である。

そして、この表２からも、（Ａ）ゲート絶縁膜側界面の水素濃度が低い程、（Ｄ）ＢＴストレス試験後の閾値電圧の変化ΔＶｔが小さく抑えられ、（Ｂ）ソース・ドレイン側界面の水素濃度が高い程、（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度が高く保たれることが確認された。しかしながら、この表２および先の図５から、熱処理のみでは、チャネル層７中に含まれる水素濃度分布を、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加する方向で十分な濃度勾配を有する状態とすることができないこと、さらにはこれにより、電子移動度を高く保って信頼性を確保し、かつΔＶｔを低くして初期特性を得ることを両立することが出来ないことがわかる。

また、下記表３には、熱処理後に水素化処理を行った場合についての、（Ｅ）熱処理温度、（Ｆ）水素化処理時間、（Ａ）ゲート絶縁膜５側界面の水素濃度、（Ｂ）ソース１１ａ、ドレイン１１ｂ側界面の水素濃度、（Ｃ）ソース１１ａ−ドレイン１１ｂ間における電子の移動度、（Ｄ）ＢＴストレス試験後の閾値電圧の変化（ΔＶｔと記す）の値を示す。尚、ＢＴストレス試験のストレス条件，水素濃度の定義は、上記表１と同様とする。

尚、この表３のサンプルＮｏ．１３のチャネル層中の深さ方向における水素濃度分布は、先の図２の水素濃度分布に相当する。

そして、この表３および図２から、水素化処理を行うことにより、チャネル層７中に含まれる水素濃度分布が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加する方向で十分な濃度勾配を有する状態となることが分かる。また、水素化処理の条件を調整することにより、具体的には処理時間を調整することにより、電子移動度が０．５［ｃｍ²／Ｖsec］と高く保たれ、かつΔＶｔが２［Ｖ］と低く抑えられた、上述の薄膜トランジスタ１を得ることが可能になる。

尚、図６には、熱処理温度６００℃（５分）の後に、水素化処理を行った場合と行わない場合とにおいてのゲート電圧とドレイン電流との関係を示した。この図から、十分な熱処理を行った後に、水素化処理を行うことで、チャネル層におけるソース−ドレイン間の電子移動度が確保され、薄膜トランジスタ１が動作可能となることが分かる。

また、以上の製造工程においては、ゲート絶縁膜５の形成からチャネル層７の形成までの工程を大気中に出さずに行うことで、ゲート絶縁膜５とチャネル層７の密着性の向上が図られるため、膜剥がれ等のプロセス上の問題を防止でき、スループットも高まるために低コストで信頼性の高い薄膜トランジスタを形成することが可能となる。

以上第１実施形態では、図４（２）を用いて説明したように、チャネル層７の形成に引き続き、熱処理と水素化処理とを連続して行う手順としたが、熱処理と同程度の温度でゲート絶縁膜５とチャネル層７の形成を行った後に、水素化処理を行う構成であっても良い。このような工程であっても、同様の効果を得ることができる。また、このような工程とすることにより、特別な熱処理工程を行う必要がなくたるため、工程の削減を図り、高いスループットで薄膜トランジスタ１を形成することが可能となる。

また、本第１実施形態では、図４（２）を用いて説明したように、チャネル層７の形成に引き続き、熱処理と水素化処理とを連続して行う手順としたが、チャネル層７を形成した後、直ちに約１０ｎｍ程度の膜厚の酸化シリコン膜を形成し、これに続けて熱処理と水素化処理とを行う手順としても良い。

＜第２実施形態＞
（ａ）薄膜トランジスタ
図７は、第２実施形態の薄膜トランジスタを説明する断面図である。この図に示す薄膜トランジスタ１’と、第１実施形態で説明した薄膜トランジスタ（１）との異なるところは、アモルファスシリコンからなるチャネル層７が２層構造で構成されている点にあり、他の構成は同様であることとする。

すなわち、チャネル層７は、ゲート絶縁膜５の直上に形成された第１チャネル層７ａと、この上部に積層されたソース・ドレイン側の第２チャネル層７ｂとからなり、ゲート絶縁膜５側の第１チャネル層７ａの水素濃度が、ソース１１ａ、ドレイン１１ｂ側の第２チャネル層７ｂの水素濃度よりも低い構成となっている。そして、第１チャネル層（Ｈ−）７ａは、水素濃度が１×１０²¹(atom/cm³)以下であり、ソース１１ａ、ドレイン１１ｂ側の第２チャネル層７ｂ（Ｈ＋）は、水素濃度が３×１０²¹(atom/cm³)以上であることが好ましい。

尚、チャネル層７は、２層構造に限定されることはなく、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって水素濃度が高くなる設定でれば、３層以上の多層構造であっても良い。また、このような３層以上の多層構造であっても、ゲート絶縁膜５と接する状態で配置されたチャネル層の水素濃度が１×１０²¹(atom/cm³)以下であり、ソース１１ａ、ドレイン１１ｂに接する状態で配置されたチャネルの水素濃度が３×１０²¹(atom/cm³)以上であることが好ましい。

このような構成の薄膜トランジスタ１’であっても、第１実施形態の薄膜トランジスタ（１）と同様の効果を得ることができる。

（ｂ）表示装置
次に、このような薄膜トランジスタ１’を用いた表示装置の構成としては、図２を用いて説明した表示装置を例示することができ、第１実施形態と同様の効果を得ることができる。

（ｃ）製造方法
次に、上述した構成の薄膜トランジスタ１’の製造方法およびこれに続く表示装置の製造方法を説明する。

先ず、図８（１）に示す工程を、第１実施形態において図４（１）を用いて説明したと同様に行い、ガラスからなる基板２上に、ゲート電極３を形成し、窒化シリコンからなるゲート絶縁膜５を形成する。

その後、図８（２）に示すように、ゲート絶縁膜５上に、アモルファスシリコンからなる第１チャネル層７ａを形成する。その後、第１チャネル層７ａの形成に引き続き、第１チャネル層７ａ内の水素を脱離させるための熱処理を行う。この熱処理は、第１実施形態において図４（２）を用いて説明したと同様に行う。これにより、第１チャネル層７ａの水素濃度を１×１０²¹(atom/cm³)以下にする。尚、ここでは、熱処理と同程度の温度で第１チャネル層７の成膜形成を行うことにより、成膜と同時に第１チャネル層７ａからの水素脱離が行われる様にしても良い。

次に、図８（３）に示すように、第１チャネル層７ａ上に、第１チャネル層７ａよりも水素濃度の高いアモルファスシリコンからなる第２チャネル層７ｂを形成する。ここでは、第２チャネル層７ｂを形成した後、第２チャネル層７ｂの表面側から水素を導入する水素化処理を行うことにより、第２チャネル層７ａの水素濃度が３×１０²¹(atom/cm³)以上にする。尚、ここでは、水素ガスを含有する雰囲気下において第２チャネル層７ｂの成膜を行うことにより、成膜と同時に第２チャネル層７ｂに水素を必要量含有させる様にしても良い。

以上のようにして、第１チャネル層７ａ（Ｈ−）と、これよりも水素濃度の高い第２チャネル層（Ｈ＋）７ｂとをこの順に積層してなるアモルファスシリコンからなるチャネル層７が形成される。尚、チャネル層７を３層以上の積層構造とする場合には、上層に形成されるチャネル層ほど水素濃度が高くなるように、上述した第２チャネル層の形成において水素濃度を調整して順次上層のチャネル層の形成を行う。

以降の工程は、第１実施形態において図４（３）〜図４（６）を用いて説明したと同様に行うこといにより、図７に示した積層構造のチャネル層７を備えたチャネルエッチ型の薄膜トランジスタ１’が形成される。

そして、このような薄膜トランジスタ１’を備えた表示装置を製造する場合の引き続の工程は、第１実施形態で説明したと同様に行うこととする。

以上説明した製造方法であっても、第１実施形態と同様に、ソース１１ａ、ドレイン１１ｂ側の水素濃度が高く、ゲート絶縁膜５側の水素濃度が低く抑えられたチャネル層７を有するボトムゲート型の薄膜トランジスタ１’が得られるため、第１実施形態の製造方法と同様の効果を得ることができる。

＜第３実施形態＞
（ａ）薄膜トランジスタ
図９は、第３実施形態の薄膜トランジスタを説明する断面図である。この図に示す薄膜トランジスタ１”と、第１実施形態で説明した薄膜トランジスタ（１）との異なるところは、チャネル層７上に窒化シリコンからなる保護ストッパ層９が設けられていない点にあり、他の構成は同様であることとする。

このような構成の薄膜トランジスタ１”であっても、チャネル層７内の水素濃度分を、第１実施形態で説明した薄膜トランジスタ（１）のチャネル層と同様に設定することにより、第１実施形態の薄膜トランジスタ（１）と同様の効果を得ることができる。

（ｂ）表示装置
次に、このような薄膜トランジスタ１”を用いた表示装置の構成としては、図２を用いて説明した表示装置を例示することができ、第１実施形態と同様の効果を得ることができる。

（ｃ）製造方法
次に、上述した構成の薄膜トランジスタ１”の製造方法およびこれに続く表示装置の製造方法を説明する。

先ず、図１０（１），図１０（２）に示す工程を、第１実施形態において図４（１）〜図４（２）を用いて説明したと同様に行い、ガラスからなる基板２上に、ゲート電極３を形成し、窒化シリコンからなるゲート絶縁膜５を形成し、さらにアモルファスシリコンからなるチャネル層７を形成し、その後引き続き、熱処理と水素化処理とを行う。ただし、チャネル層７は、第１実施形態よりも厚めの約２００ｎｍ程度の膜厚に形成する。

その後、図１０（３）に示すように、トランジスタのソース／ドレイン領域となるリンを含むｎ型アモルファスシリコン膜１１を約５０ｎｍ程度の膜厚に形成する。

尚、以上図１０（１）を用いて説明したゲート絶縁膜５の形成から、図１０（３）を用いて説明したｎ型アモルファスシリコン膜１１の形成までの一連の工程は、基板２を大気中に出さずに真空中、あるいは内部が気密に保たれた搬送装置で接続された装置（いわゆるマルチチャンバ装置によって、連続して処理することが望ましい。

次に、図１０（４）に示すように、フォトリソグラフィー工程とエッチング工程を経ることで、ｎ型アモルファスシリコン膜１１とその下層のチャネル層７とを島状にパターニングする。

その後、図１０（５）に示すように、ｎ型アモルファスシリコン膜１１を覆う状態で、ゲート絶縁膜５上にソース／ドレイン電極膜１３をスパッタ法によって形成する。

次に、図１０（６）に示すように、ソース／ドレイン電極膜１３をパターニングすることによってソース電極１３ａ、ドレイン電極１３ｂを形成し、さらに、ｎ型アモルファスシリコン１１をチャネル層７上においてエッチング分離してソース１１ａ、ドレイン１１ｂを形成する。

以上によって、チャネルエッチ型の薄膜トランジスタ１”が形成される。

そして、このような薄膜トランジスタ１”を備えた表示装置を製造する場合の引き続の工程は、第１実施形態で説明したと同様に行うこととする。

以上説明した製造方法であっても、第１実施形態において図４（２）を用いて説明したと同様の工程を、図１０（２）に示す工程で行うため、第１実施形態の製造方法と同様の効果を得ることができる。

また、ゲート絶縁膜５の形成からｎ型アモルファスシリコン１１の形成までの工程を大気中に出さずに行うことにより、ゲート絶縁膜５−チャネル層７−ｎ型アモルファスシリコン１１間の密着性を向上することが可能となるため、膜剥がれ等のプロセス上の問題の発生を防止でき、また、スループットも高まるために低コストで信頼性の高い薄膜トランジスタを形成することが可能となる。

尚、本第３実施形態においては、図１０（２）を用いて説明したように、チャネル層７形成に続けて熱処理と水素化処理とを行う構成とした。しかしながら、チャネル層７を形成した後に熱処理を行い、次いでｎ型アモルファスシリコン膜１１を形成し、さらに図１０（６）に示したように、ソース電極１３ａ、ドレイン電極１３ｂを形成してチャネル層７上のアモルファスシリコン膜１１をエッチングしてソース１１ａ、ドレイン１１ｂを形成した後に水素化処理を加えても良い。このような工程であっても、ソース１１ａ、ドレイン１１ｂ間に露出するチャネル層７部分から水素が導入されるため、ゲート絶縁膜５の界面側の水素濃度が低く、ソース１１ａ、ドレイン１１ｂ間のチャネル層７部分の水素濃度が高い薄膜トランジスタ１”を得ることができる。

また、本第３実施形態においては、チャネル層７の構成を第２実施形態で説明したと同様の積層構造とすることで第２実施形態と組み合わせることも可能である。

＜第４実施形態＞
（ａ）薄膜トランジスタ
図１１は、第４実施形態の薄膜トランジスタを説明する断面図である。この図に示す薄膜トランジスタ１ａは、トップゲート型の薄膜トランジスタであり、基板２上にパターン形成されたソース１１ａおよびドレイン１１ｂの端部に両端を重ねる状態でチャネル層７が設けられている。そして、これらを覆う状態で設けられたゲート絶縁膜５を介して、チャネル層７上にゲート電極３が積層形成されている。このような薄膜トランジスタ１ａにおいても、第１〜第３実施形態の薄膜トランジスタと同様に、アモルファスシリコンからなるチャネル層７中の水素濃度が、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって増加するように、深さ方向に分布を有していることとする。

ここでは、チャネル層７は、第２実施形態と同様に２層構造となっており、ソース１１ａ、ドレイン１１ｂの直上に形成された第１チャネル層７ｃと、この上部に積層された絶縁膜側の第２チャネル層７ｄとからなり、ゲート絶縁膜５側の第２チャネル層７ｄの水素濃度が、ソース１１ａ、ドレイン１１ｂ側の第１チャネル層７ｃの水素濃度よりも低い構成となっている。そして、ソース１１ａ、ドレイン１１ｂ側の第１チャネル層（Ｈ＋）７ｃは水素濃度が３×１０²¹(atom/cm³)以上であり、ゲート絶縁膜５側の第２チャネル層（Ｈ−）７ｄは水素濃度が１×１０²¹(atom/cm³)以下であることが好ましい。

尚、チャネル層７は、２層構造に限定されることはなく、ゲート絶縁膜５側からソース１１ａ、ドレイン１１ｂ側に向かって水素濃度が高くなる設定でれば、３層以上の多層構造であっても良い。また、このような３層以上の多層構造であっても、ゲート絶縁膜５と接する状態で配置されたチャネル層の水素濃度が１×１０²¹(atom/cm³)以下であり、ソース１１ａ、ドレイン１１ｂに接する状態で配置されたチャネルの水素濃度が３×１０²¹(atom/cm³)以上であることが好ましい。

このような構成の薄膜トランジスタ１ａであっても、チャネル層７内の水素濃度分を、第１実施形態で説明した薄膜トランジスタ（１）のチャネル層と同様に設定することにより、第１実施形態の薄膜トランジスタ（１）と同様の効果を得ることができる。

（ｂ）表示装置
次に、このような薄膜トランジスタ１ａを用いた表示装置の構成としては、図２を用いて説明した表示装置を例示することができ、第１実施形態と同様の効果を得ることができる。

（ｃ）製造方法
次に、上述した構成の薄膜トランジスタ１ａの製造方法およびこれに続く表示装置の製造方法は、通常のトップゲート型の積層薄膜トランジスタの製造工程において、各チャネル層７ｃ、７ｄが所望の水素濃度となるように、第１チャネル層（Ｈ＋）７ｃを構成するアモルファスシリコンの形成、および第２チャネル層（Ｈ−）７ｄを構成するアモルファスシリコンの形成を行う。

そして、このような薄膜トランジスタ１ａを備えた表示装置を製造する場合の引き続の工程は、第１実施形態で説明したと同様に行うこととする。

以上により、第４実施形態の薄膜トランジスタ１ａおよびこれを用いた表示装置が得られる。

電流駆動による発光素子駆動用の薄膜トランジスタ、この発光素子を設けた表示装置に適用できる。

第１実施形態の薄膜トランジスタの構成を示す断面図である。 チャネル層における深さ方向の水素濃度分布を示すグラフ（１）である。 本発明の薄膜トランジスタを用いた表示装置の断面図である。 図１の薄膜トランジスタの製造方法を示す断面工程図である。 チャネル層における深さ方向の水素濃度分布を示すグラフ（２）である。 水素化処理の有無とゲート電圧とドレイン電流との関係を示す図である。 第２実施形態の薄膜トランジスタの構成を示す断面図である。 図７の薄膜トランジスタの製造方法を示す断面工程図である。 第３実施形態の薄膜トランジスタの構成を示す断面図である。 図９の薄膜トランジスタの製造方法を示す断面工程図である。 第４実施形態の薄膜トランジスタの構成を示す断面図である。

符号の説明

１，１’，１”，１ａ…薄膜トランジスタ、２…基板、３…ゲート電極、５…ゲート絶縁膜、７…チャネル層、７ａ、７ｃ…第１チャネル層、７ｂ、７ｄ…第２チャネル層、１１ａ…ソース、１１ｂ…ドレイン、２０…表示装置、２３…有機ＥＬ素子（発光素子）

Claims (4)

1. 基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介してアモルファスシリコンからなるチャネル層を形成した後、チャネル層の表面に対して水素化処理を行うことにより、当該チャネル層の前記ゲート絶縁膜側界面における水素濃度を１×１０²¹(atom/cm³)以下とし、当該チャネル層の前記ソース・ドレイン層側界面における水素濃度を３×１０²¹(atom/cm³)以上とし、
   前記チャネル層の形成と前記水素化処理との間に、当該チャネル層中の水素を脱離させるための４００℃以上の熱処理を行う
   薄膜トランジスタの製造方法。
2. 基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介して水素濃度が１×１０²¹(atom/cm³)以下のアモルファスシリコンからなる第１チャネル層を形成し、
   前記第１チャネル層上に、当該第１チャネル層よりも水素濃度の高く水素濃度が３×１０²¹(atom/cm³)以上のアモルファスシリコンからなる第２チャネル層を形成し、
   前記第１チャネル層を形成した後、前記第２チャネル層を形成する前に、当該第１チャネル層中の水素を脱離させるための４００℃以上の熱処理を行う
   薄膜トランジスタの製造方法。
3. ゲート電極を覆うゲート絶縁膜上にアモルファスシリコンからなるチャネル層を介してソース・ドレイン層を設けてなる薄膜トランジスタと、この薄膜トランジスタに接続された電流駆動型の発光素子とを基板上に配列形成してなる表示装置の製造方法であって、
   前記基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介してアモルファスシリコンからなるチャネル層を形成した後、当該チャネル層の表面に対して水素化処理を行うことにより、当該チャネル層の前記ゲート絶縁膜側界面における水素濃度を１×１０²¹(atom/cm³)以下とし、当該チャネル層の前記ソース・ドレイン層側界面における水素濃度を３×１０²¹(atom/cm³)以上とする工程を有し、
   前記チャネル層の形成と前記水素化処理との間に、当該チャネル層中の水素を脱離させるための４００℃以上の熱処理を行う工程を有する
   表示装置の製造方法。
4. ゲート電極を覆うゲート絶縁膜上にアモルファスシリコンからなるチャネル層を介してソース・ドレイン層を設けてなる薄膜トランジスタと、この薄膜トランジスタに接続された電流駆動型の発光素子とを基板上に配列形成してなる表示装置の製造方法であって、
   基板上のゲート電極を覆う状態で、当該基板上にゲート絶縁膜を介して水素濃度が１×１０²¹(atom/cm³)以下のアモルファスシリコンからなる第１チャネル層を形成し、次いで前記第１チャネル層上に当該第１チャネル層よりも水素濃度の高く水素濃度が３×１０²¹(atom/cm³)以上のアモルファスシリコンからなる第２チャネル層を形成する工程を有し、 前記第１チャネル層を形成した後、前記２チャネル層を形成する前に、当該第１チャネル層中の水素を脱離させるための４００℃以上の熱処理を行う工程を有する
   表示装置の製造方法。

Images