JP4653054B2

JP4653054B2 - フレームマッピング方法および回路

Info

Publication number: JP4653054B2
Application number: JP2006272768A
Authority: JP
Inventors: 由明木坂; 茂樹相澤; 靖行遠藤; 和人武井; 克吉三浦; 忠信二階堂
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2006-10-04
Filing date: 2006-10-04
Publication date: 2011-03-16
Anticipated expiration: 2026-10-04
Also published as: JP2008092414A

Description

本発明はクライアント・データをフレーム化して伝送するディジタル伝送システムに関する。特に、データ量の変動に応じてフレーム内のビットを調整するジャスティケーション・コントロール処理に関する。

本発明は、特に、ＩＴＵ−Ｔ勧告Ｇ．７０９で定義された光伝送ネットワーク（ＯＴＮ）での利用に適する。

ＩＴＵ−Ｔ勧告Ｇ．７０９で定義された光伝送ネットワークなどのディジタル伝送システムにおいて、クライアント・データをライン側のフレームに構成して伝送する場合に、クライアント・クロックとライン・クロックとのクロック偏差によりデータ量の変動が生じるため、フレーム内のビットを調整（正スタッフまたは負スタッフ）するジャスティフィケーション・コントロール処理（以下「ＪＣ処理」という）を行う必要がある（特許文献１、２参照）。

図７は、クライアント・データをライン側のフレームに構成するフレームマッピング回路の従来例構成を示す。この従来例は、クライアント・データがクライアント・クロックにしたがって書き込まれるＦＩＦＯ２１と、ＦＩＦＯ２１に蓄えられたデータを読み出してライン側のフレームに変換し、ライン・クロックに同期して出力するフレーム処理回路２２と、ＦＩＦＯ２１の使用量に応じてフレーム処理回路２２におけるＪＣ処理量を制御するＪＣ処理量変換回路５１とを備える。

一般にクライアント・クロックとライン・クロックとは独立であり、その精度は、ＯＴＮの場合、いずれも±２０ｐｐｍと規定されている。二つのクロックが独立であるため、二つのクロック間に偏差が生じてしまい、極端な場合にはＦＩＦＯ２１がオーバーフローあるいはアンダーフローになってしまう。そこで従来は、ＪＣ処理量変換回路５１においてＦＩＦＯ２１の使用量を監視してクロック偏差量を求め、そのクロック偏差量に応じて、フレーム処理回路２２におけるＪＣ処理量を制御していた。すなわち、ＦＩＦＯ過多でオーバーフロー寄りである場合には負ジャスティフィケーション処理（フレームに収容するクライアント・データ量を増やす）し、ＦＩＦＯ過少でアンダーフロー寄りである場合には正ジャスティフィケーション処理（フレームに収容するクライアント・データ量を減らす）を行う。

図８ないし図１０に時間経過に伴うＦＩＦＯの使用量の変化例を示す。図８の例では使用量が極端に変化することはないが、図９の例では使用量の極端な増加が生じ、図１０の例では逆に極端な減少が生じている。表１に、クロック偏差量とＯＴＵ３（Optical Transfer Unit 3）フレームを構成する場合のＪＣ処理頻度の関係の一例を示す。

特開２００１−１７７４９１特開平９−２９８５２０特開２００３−１９４９７３

例えばＯＴＵｋフレームにはＯＨ（オーバーヘッド）領域とＦＥＣ（Forward Error Correction）領域があるため、クロック偏差がなくてもマッピング使用量が変動してしまう。このように変動するＦＩＦＯ使用量のみでＪＣ判定を行うと、過挿抜によりＦＩＦＯ使用量が再変化するという悪循環を繰り返す問題がある。特にＯＤＵ多重時には、階層毎の異なるフレーム周期によりＦＩＦＯ使用量が複雑に変化するため、ＦＩＦＯ使用量からクロック偏差を検出することが非常に困難となる。

本発明は、このような課題を解決し、ＪＣ判定を効率的に行うことのできるフレームマッピング回路を提供することを目的とする。

本発明の第一の観点によると、クライアント・クロックで入力されたデータを一時的に蓄える蓄積手段と、この蓄積手段に蓄えられたデータをフレーム化してライン・クロックで出力するフレーム処理手段と、前記蓄積手段に蓄積されているデータ量が過多のときにはフレームに収容するデータ量を増やし、前記蓄積手段に蓄積されているデータ量が過少のときにはフレームに収容するデータ量を減らすように前記フレーム処理手段を制御する手段とを備えた構成において、前記制御する手段は、前記クライアント・クロックと前記ライン・クロックとのクロック偏差を検出して前記フレーム処理手段におけるデータの調整量を求めるクロック偏差検出手段を含むことを特徴とするフレームマッピング回路が提供される。

特許文献３には低速クロックを高速クロックでカウントして偏差を求めることが示されているが、単に低速クロックを校正するためのもので、二つのクロック間の偏差を測定するものではない。

前記クロック偏差検出手段はライン・クロックとクライアント・クロックとの一方のカウント数が所定の値となるまでの他方のカウント数を求める手段を含むことが望ましい。

前記制御する手段は、前記クロック偏差検出手段により得られた調整量による調整にもかかわらず前記蓄積手段のデータ蓄積量が極端に偏った場合に、調整するデータ量を可能な最大値に切り換える手段を含むことが望ましい。

前記制御する手段は、前記クロック偏差検出手段により得られた調整量を前記蓄積手段に蓄積されているデータ量の過多または過少により補正する手段を含むこともできる。

異なる多重化階層に対応して前記蓄積手段および前記フレーム処理手段を多段に備え、前記制御手段は、前記クロック偏差検出手段の検出したクロック偏差に応じて前記異なる多重化階層のそれぞれのフレームに収容されるデータ量の調整を分担し、かつ、検出されるクロック偏差の誤差分をマージンとして後段の多重化階層におけるデータ量の調整分に割り当てる階層分担手段を含むこともできる。

本発明の第二の観点によると、クライアント・クロックで入力されたデータを一時的に蓄積してからフレーム化してライン・クロックで出力する際に、蓄積されたデータ量が過多のときにはフレームに収容するデータ量を増やし、蓄積されたデータ量が過少のときにはフレームに収容するデータ量を減らすように制御するフレームマッピング方法において、フレームに収容するデータの調整量を求めるために、前記クライアント・クロックと前記ライン・クロックとのクロック偏差を検出することを特徴とするフレームマッピング方法が提供される。

クロック偏差の検出は、前記ライン・クロックと前記クライアント・クロックとの一方のカウント数が所定の値となるまでの他方のカウント数を求めることにより行うことが望ましい。

クロック偏差の検出により求めた調整量による調整にもかかわらずデータ蓄積量が極端に偏った場合には、調整するデータ量を可能な最大値に切り換えることが望ましい。

クロック偏差の検出により求めた調整量をデータ蓄積量の過多または過少により補正することもできる。

異なる多重化階層に対応してデータの蓄積およびフレーム化を多段に行い、検出されたクロック偏差に応じて前記異なる多重化階層のそれぞれのフレームに収容されるデータ量の調整を分担し、かつ、検出されたクロック偏差の誤差分をマージンとして後段の多重化階層におけるデータ量の調整分に割り当てることもできる。

本発明では、クライアント・クロックとライン・クロックとのクロック偏差を直接検出し、その検出されたクロック偏差に基づいてＪＣ処理を行う。これにより、ＪＣ処理を効率的に行うことができるとともに、柔軟性のあるＪＣ処理を行うことができる。

以下、本発明の実施例について図面を参照して説明する。

図１は本発明第一実施例のフレームマッピング回路を示すブロック構成図である。この回路は、クライアント・クロックで入力されたデータを一時的に蓄えるＦＩＦＯ２１と、このＦＩＦＯ２１に蓄えられたデータをフレーム化してライン・クロックで出力するフレーム処理回路２２と、ＦＩＦＯ２１に蓄積されているデータ量が過多のときにはフレームに収容するデータ量を増やし、ＦＩＦＯ２１に蓄積されているデータ量が過少のときにはフレームに収容するデータ量を減らすようにフレーム処理回路２２を制御する手段として、クライアント・クロックとライン・クロックとのクロック偏差を検出してフレーム処理回路２２におけるデータの調整量を求めるクロック偏差検出回路１０を備える。

クロック偏差検出回路１０は、一定のクロック数をカウントする期間におけるライン・クロック（例えばＯＴＵ３クロック）のカウント数に応じて、ＪＣ処理量を決定する。「１クロックずれ＝最小ＪＣ制御単位」となるクライアント・クロックのカウント数を用いることで、ライン・クロックのカウント数と定数値（理想カウント数）との差分値がそのままＪＣ処理量になる。したがって、図７に示した従来例に比べ、ＪＣ処理の判定が簡略化され、ＦＩＦＯ使用量からＪＣ処理量への変換が不要になるため、ＪＣ処理の応答速度が改善される。

具体的なクライアント・クロックのカウント数について説明する。例えば、ＯＤＴＵ２３マッピングの場合、クライアント・データ比率は次式の通りとなる。

αは１フレーム当たりのＪＣ処理バイトである。また、クロック偏差判定時にはクロックカウント数とクライアント・データ比率に次の式が成立する。

ＯＴＵ３フレームデータ量は固定であり、クライアント・クロックを一定カウントする期間のＯＴＵ３クロックカウント数から、数２が成り立つようにクライアント・データ量を調整することになる。

ＯＴＵ３の最小ＪＣ制御単位を１／２５６バイトとし、そのときのＯＴＵ３クロックカウント数が１ずれになるためには、例えば次の式が成立する。

よって、

となり、クライアント・クロックで３，６０８，８０５カウントする期間のＯＴＵ３クロック数をカウントすれば、１クロックずれが１／２５６バイト分のＪＣ処理量となり、ＪＣ処理量がクロック・カウントのみで判定可能となる。そのため、余分な変換回路等が不要になり、回路規模が削減される。

表２に、ＯＴＵ３カウント数とＪＣ処理頻度との対応表を示す。［ＯＴＵ３カウント数−３，８９９，２０６］がＪＣ処理頻度となる。

なお、上記の計算ではクライアント・クロックカウント数が半端な数（．４８５という小数部がある）になってしまっているが、理想的には整数となることが望ましい。デジタル回路ではクライアント・クロックのカウント数とＯＴＵ３クロックのカウント数は共に整数に限定されるため、より整数に近い組み合わせを選択することで、丸め誤差を減らすことができる。

以上の実施例ではクライアント・クロックを基準としてライン・クロックをカウントしたが、ライン・クロックを基準としてクライアント・クロックのカウントすることもできる。

図２は本発明第二実施例のフレームマッピング回路を示すブロック構成図である。

クロック偏差検出回路１０はクロック偏差を高精度に検出することができるが、それでもなお、クロック偏差量が変化した場合の検出クロック偏差への反映にはタイムラグが生じてしまう。このめた、急激にクロック偏差が変化した場合には、ＦＩＦＯが破綻してしまう可能性がないとはいえない。そこで本実施例では、図１に示した構成に加え、クロック偏差検出回路１０により得られた調整量による調整にもかかわらずＦＩＦＯ２１のデータ蓄積量が極端に偏った場合に調整するデータ量を可能な最大値に切り換えるＪＣ処理量切替回路２３を備える。

ＪＣ処理量切替回路２３は、通常時は図１の実施例と同様に検出クロック偏差量に応じたＪＣ処理量のＪＣ制御を行い、一方でＦＩＦＯ２１使用量をモニタし、使用量が極端に偏ったときのみ例外的にＪＣ処理量を切り替える。これにより、クロック偏差変化時のＦＩＦＯ破綻を防止することができる。切り替えるＪＣ処理量は、ＦＩＦＯ使用量が極端に多すぎる場合に最大の負ジャスティフィケーション、ＦＩＦＯ使用量が極端に少な過ぎる場合に最大の正ジャスティフィケーション（ダブル正ジャスティフィケーション等）となる。

図３は本発明第三実施例のフレームマッピング回路を示すブロック構成図である。

この実施例は、クロック偏差検出回路１０により得られた調整量をＦＩＦＯ２１に蓄積されているデータ量の過多または過少により補正する手段として加算器２４およびＪＣ判定回路２５を備えたことが図１の実施例と異なる。

クロック偏差検出回路１０は、クロック偏差検出周期毎に、ＪＣ処理量として［少数値×最小制御単位］を出力する。例えば＋８６であれば、２５６フレームに８６回だけ正ジャスティフィケーションを行う指示となる。ＦＩＦＯ２１から加算器２４へは、ＦＩＦＯ過多で−１、ＦＩＦＯ過少で＋１の補正値を出力する。加算器２４は、ＪＣ処理毎に、それまでの値にクロック偏差検出回路１０の出力とＦＩＦＯ２１からの補正値とを加算する。ＪＣ判定回路は、加算器２４の加算結果が＋２５６以上であれば正、−２５６以下であれば負のジャスティフィケーションを行うようにフレーム処理回路２２に指示する。

すなわち、本実施例では、基本的には分周によりクロック偏差を検出し、さらに、検出誤差分をＦＩＦＯ使用量により補正することで、ＪＣ処理を行う。クロック偏差検出によるＪＣ処理量はクロック偏差検出周期ごとに更新し、端数（ＪＣ処理量の小数部）をＪＣ処理ごと（１フレームごと）に加算し、ＪＣ処理単位（整数）となるごとにポジティブまたはネガティブのジャスティフィケーションを行う。ＦＩＦＯ使用量による補正は最低限、ＪＣ処理量の小数部の丸め誤差分を解消できればよい。

図４にＦＩＦＯ過多の場合のＪＣ制御例を示し、図５にＦＩＦＯ過少の場合のＪＣ制御例を示す。

本実施例によれば、変動するＦＩＦＯ使用量に応じて直接ＪＣ制御を行うような過フィードバックを防ぎ、分周によるクロック偏差検出に含まれる誤差をＦＩＦＯ使用量に応じた微小補正により解消することで、周期的に安定したＪＣ制御を行うことが可能となる。また、ＪＣ処理ごとの加算処理と閾値判定により、連続したダブル正ジャスティケィケーション等を防止し、ＪＣ処理を分散させるため、ＪＣ処理のジッター成分を抑止する効果も得られる。

図６は本発明第四実施例のフレームマッピング回路を示すブロック構成図である。この実施例は、異なる多重化階層に対応してＦＩＦＯ３１、３３およびフレーム処理回路３２、３４を多段に備え、クロック偏差検出回路１０の検出したクロック偏差に応じて異なる多重化階層のそれぞれのフレームに収容されるデータ量の調整を分担し、かつ、検出されるクロック偏差の誤差分をマージンとして後段の多重化階層におけるデータ量の調整分に割り当てるＪＣ処理量変換階層分担回路３０を備える。

ＯＴＵ多重時において異なる階層のＪＣ処理を同時に行う場合、そのクロック偏差に応じたＪＣ処理量の分担を選択する必要が生じる。例えばＯＤＴＵ２３マッピングの場合、クライアント・データ比率は次式で表されるため、同じクライアント・データ比率の実現にも複数のＪＣ処理量（α）の組み合わせが存在する。

もっとも単純なのは後段のＪＣ処理をメインとし、その処理範囲を超えたクロック偏差に対応できるように前段のＪＣ処理を補助的に行うことである。ＯＤＴＵ２３マッピングで１／４単位にＪＣ処理する場合の対応表を表３に示す。この分担では、前段（ＯＰＵ２）の処理が簡略化されるものの、例えばクロック偏差が＋１０１、あるいは−９６の場合のように、後段（ＯＰＵ３）に最大ＪＣ処理が割り当てられ、かつ、最終的な後段のＦＩＦＯ（前段のＪＣ処理量は後段にも影響する）に誤差の累積が生じた場合、それ以上のＪＣ処理ができないため、後段のＦＩＦＯが破綻する問題があった。

これに対して図６の実施例では、階層毎のＪＣ処理量決定時に、後段のＪＣ処理量に誤差補正のマージンを残すことで、誤差累積時のＦＩＦＯ破綻を防ぐことを可能としている。具体的には表４のような分担となり、α_OPU2＝＋１、α_OPU3＝０のクライアント・データ比率が、α_OPU2＝０、α_OPU3＝＋１のクライアント・データ比率とほぼ等しいことを利用している。

表４の分担表で後段のＪＣ処理量への最大値（＋１）または最小値（−２）の割り当てを防止することができるが、さらに、クロック偏差＋１１８、＋１０１のときの分担を表５のように変更し、クロック偏差＋５２、＋３５、＋１９のときの分担を表６のように変更すれば、後段のＪＣ処理量ゼロの割当も防止することができる。ＪＣ処理量ゼロの点を減らすことはゼロスタッフジッターの防止に効果的である。

本発明はＩＴＵ−Ｔ勧告Ｇ．７０９で定義された光伝送ネットワーク（ＯＴＮ）のインタフェースでの利用に適するものであるが、互いに異なるクロックで動作するシステム間でデータを乗せ換える必要のある他の用途でも広く利用することができる。

本発明の第一実施例のフレームマッピング回路を示すブロック構成図。本発明第二実施例のフレームマッピング回路を示すブロック構成図。本発明第三実施例のフレームマッピング回路を示すブロック構成図。ＦＩＦＯ過多の場合のＪＣ制御例を示す図。ＦＩＦＯ過少の場合のＪＣ制御例を示す図。本発明第四実施例のフレームマッピング回路を示すブロック構成図。従来例のフレームマッピング回路を示すブロック構成図。時間経過に伴うＦＩＦＯの使用量の変化例を示す図。時間経過に伴うＦＩＦＯの使用量の変化例を示す図。時間経過に伴うＦＩＦＯの使用量の変化例を示す図。

符号の説明

１０クロック偏差検出回路
２１、３１、３３ＦＩＦＯ
２２、３２、３４フレーム処理回路
２３ＪＣ処理量切替回路
２４加算器
２５ＪＣ判定回路
３０ＪＣ処理量変換階層分担回路
５１ＪＣ処理量変換回路

Claims

クライアント・クロックで入力されたデータを一時的に蓄える蓄積手段と、
この蓄積手段に蓄えられたデータをフレーム化してライン・クロックで出力するフレーム処理手段と、
前記蓄積手段に蓄積されているデータ量が過多のときにはフレームに収容するデータ量を増やし、前記蓄積手段に蓄積されているデータ量が過少のときにはフレームに収容するデータ量を減らすように前記フレーム処理手段を制御する手段と
を備えたフレームマッピング回路において、
前記制御する手段は、前記クライアント・クロックと前記ライン・クロックとのクロック偏差を、前記クライアント・クロックと前記ライン・クロックの一方のクロックが一定のクロック数をカウントする期間における他方のクロックのカウント数と定数値との差分値を求めることにより検出して前記フレーム処理手段におけるデータの調整量を求めるクロック偏差検出手段を含む
ことを特徴とするフレームマッピング回路。
前記クロック偏差検出手段は、ライン・クロックとクライアント・クロックとの一方のカウント数が所定の値となるまでの他方のカウント数を求める手段を含む請求項１記載のフレームマッピング回路。
前記制御する手段は、前記クロック偏差検出手段により得られた調整量による調整にもかかわらず前記蓄積手段のデータ蓄積量が極端に偏った場合に、調整するデータ量を可能な最大値に切り換える手段を含む請求項１記載のフレームマッピング回路。
前記制御する手段は、前記クロック偏差検出手段により得られた調整量を前記蓄積手段に蓄積されているデータ量の過多または過少により補正する手段を含む請求項１記載のフレームマッピング回路。
異なる多重化階層に対応して前記蓄積手段および前記フレーム処理手段を多段に備え、
前記制御手段は、前記クロック偏差検出手段の検出したクロック偏差に応じて前記異なる多重化階層のそれぞれのフレームに収容されるデータ量の調整を分担し、かつ、検出されるクロック偏差の誤差分をマージンとして後段の多重化階層におけるデータ量の調整分に割り当てる階層分担手段を含む
請求項１記載のフレームマッピング回路。
クライアント・クロックで入力されたデータを一時的に蓄積してからフレーム化してライン・クロックで出力する際に、蓄積されたデータ量が過多のときにはフレームに収容するデータ量を増やし、蓄積されたデータ量が過少のときにはフレームに収容するデータ量を減らすように制御するフレームマッピング方法において、
フレームに収容するデータの調整量を求めるために、前記クライアント・クロックと前記ライン・クロックとのクロック偏差を、前記クライアント・クロックと前記ライン・クロックの一方のクロックが一定のクロック数をカウントする期間における他方のクロックのカウント数と定数値との差分値を求めることにより検出する
ことを特徴とするフレームマッピング方法。
クロック偏差の検出は、前記ライン・クロックと前記クライアント・クロックとの一方のカウント数が所定の値となるまでの他方のカウント数を求めることにより行う請求項６記載のフレームマッピング方法。
クロック偏差の検出により求めた調整量による調整にもかかわらずデータ蓄積量が極端に偏った場合には、調整するデータ量を可能な最大値に切り換える請求項６記載のフレームマッピング方法。
クロック偏差の検出により求めた調整量をデータ蓄積量の過多または過少により補正する請求項６記載のフレームマッピング方法。
異なる多重化階層に対応してデータの蓄積およびフレーム化を多段に行い、
検出されたクロック偏差に応じて前記異なる多重化階層のそれぞれのフレームに収容されるデータ量の調整を分担し、かつ、検出されたクロック偏差の誤差分をマージンとして後段の多重化階層におけるデータ量の調整分に割り当てる
請求項６記載のフレームマッピング方法。