JP4639786B2

JP4639786B2 - 半導体レーザ生産物を作製する方法

Info

Publication number: JP4639786B2
Application number: JP2004357100A
Authority: JP
Inventors: 弘之市川; 直樹大岩; 秀俊小林
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2004-12-09
Filing date: 2004-12-09
Publication date: 2011-02-23
Anticipated expiration: 2024-12-09
Also published as: JP2006165394A

Description

本発明は、半導体レーザ生産物を作製する方法に関する。

特許文献１には、スクリーニングのための加速試験時間を短縮する半導体レーザのスクリーニング方法が記載されている。このスクリーニング方法では、半導体レーザに対し, 摂氏８５度の周囲温度で駆動電流の飽和領域（１５０ミリアンペア）より大きい値（２００ミリアンペア）で加速試験を行ったときに, しきい値電流の変動△Ｉ_ｔｈと試験時間との関係から、△Ｉ_ｔｈの変動が認められなくなる時間を決める。この試験時間は１０時間程度である。一方、駆動電流の飽和領域（１５０ミリアンペア）で加速試験を行った場合には，試験時間は約５０時間程度である。

特許文献２には、半導体レ―ザダイオ―ドのスクリ―ニング方法が記載されている。この文献には、特許文献２に記載された発明に対する従来の技術として、ＳＴＥＰ１として半導体レ―ザダイオード素子の順電流−光出力（Ｉ−Ｌ）特性を摂氏２５度で測定する。ＳＴＥＰ２として、実使用保証温度よりも高い温度Ｔａ＝７０℃で同素子を定電流動作（ＡＣＣ：AUTOMATIC CURRENT CONTOROL）駆動を１００時間実施する。定電流は直流電流で１５０ｍＡから２００ｍＡの間で通常設定される。ＳＴＥＰ３として、再び同素子のＩ−Ｌ特性を温度摂氏２５度で測定する。このような試験の後、ＳＴＥＰ１とＳＴＥＰ３とで測定したＩ−Ｌ特性から発振しきい値（ＳＴＥＰ１における発振しきい値をＩ_ｔｈ１、ＳＴＥＰ３における発振しきい値をＩ_ｔｈ２とする）をそれぞれ求め、変化率ｄＩｔｈを下記の（１）式より求める。
ｄＩth＝｛（Ｉth２−Ｉth１）／Ｉth１｝×１００（％）…（１）
式（１）により求められた変化率ｄＩｔｈの値を判定して選別を行う。判定基準は一般的に、１０⁴ 時間以上の長期ＡＣＣ駆動試験結果と、変化率ｄＩｔｈとの関係により設定される。

また、特許文献２に記載された発明として、ＳＴＥＰ１において、未通電の半導体レーザダイオード素子を摂氏１００度の温度でＡＣＣ駆動を２時間実施する。定電流は、直流電流で１５０ｍＡから２００ｍＡの間で設定される。次に、ＳＴＥＰ２において、半導体レーザダイオード素子のＩ−Ｌ特性を摂氏２５度の温度で測定する。次に、ＳＴＥＰ３において、同素子を摂氏１００度の温度で再びＡＣＣ駆動を１８時間行う。ＡＣＣ駆動の定電流はＳＴＥＰ１と同一電流値である。次に、ＳＴＥＰ４において、再び同素子のＩ−Ｌ特性を摂氏２５度の温度で測定を行う。この試験を行った後、ＳＴＥＰ５において、発振しきい値Ｉ_ｔｈの変化で判定する場合、ＡＣＣ開始から２時間後及びＡＣＣ開始から２０時間後の両Ｉ−Ｌ特性の発振しきい値から変化率（ｄＩｔｈ）をＳＴＥＰ２とＳＴＥＰ４との測定値を用いて求める。次に、ＳＴＥＰ６において、求めた変化率ｄＩｔｈの値を判定して選別を行う。
特開平１０−３０３４９６号公報特開平７−１１５２５０号公報

上記の公報に記載されているように、次の工程のおいて半導体レーザ生産物を部品として使用するに先立って、或いは製品の出荷に先立って、半導体レーザの通電試験によるスクリーニングを実施する。

発明者らの実験によれば、半導体レーザの静電放電（ＥＳＤ）耐性は、通電試験によるスクリーニングにより低下していることがわかった。スクリーニングにおいて良品として判断された半導体レーザでもＥＳＤ耐性が大きく低下する。

求められていることは、半導体レーザ生産物を作製する方法においてスクリーニング工程によるＥＳＤ耐性の低下を小さくすることにある。

そこで、本発明は、上記の事項を鑑みて為されたものであり、ＥＳＤ耐性の低下が小さいスクリーニング工程を用いて半導体レーザ生産物を作製する方法を提供することを目的としている。

本発明の一側面によれば、所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法である。この方法は、（ａ）端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して組立体を作製する工程と、（ｂ）前記動作保証上限温度より高く摂氏９５度以下であるテスト温度において所定の期間だけ電流を前記組立体に印加して、前記動作保証上限温度における飽和光出力以下の光出力で前記組立体を発光させる工程と、（ｃ）前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、（ｄ）前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程とを備え、前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、前記動作保証上限温度は摂氏８５度以上であり、前記電流は、前記テスト温度における飽和光出力を前記組立体に発生させる電流より大きく、また１５０ミリアンペア未満であり、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値である。

この方法によれば、飽和光出力以下の光出力で組立体を発光させているので、組立体の半導体レーザの端面が受ける光パワーを低くすることができる。組立体に印加される電流が、テスト温度における飽和光出力を組立体に発生させる電流より大きくまた１５０ミリアンペア未満であるので、組立体の半導体レーザが発生する光パワーが小さくなり過ぎることはない。

本発明に係る方法では、前記テスト温度は前記動作保証上限温度の１．１倍以上であることが好ましい。１０パーセント程度高い温度にテスト温度を設定すれば、温度差として十分な値が実現される。

本発明の別の側面によれば、所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法である。この方法は、（ａ）端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して、組立体を作製する工程と、（ｂ）電流を前記組立体に印加して、飽和光出力未満の光出力で前記組立体を発光させる工程と、（ｃ）前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、（ｄ）前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程とを備え、前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、前記電流は、当該組立体が前記飽和光出力を示す電流値より大きく、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であり、前記組立体を発光させる前記工程は摂氏１００度を越えた温度で行われる。

この方法によれば、飽和光出力以下の光出力で組立体を発光させているので、組立体の半導体レーザの端面が受ける光パワーを低くすることができる。また、組立体に印加される電流が、当該組立体が前記飽和光出力を示す電流値より大きいので、電流によるエイジングを組立体の半導体レーザに引き起こすことができる。さらに、組立体の発光が摂氏１００度を越える温度で行われるので、スクリーニング時間が短縮される。この結果、半導体レーザの端面に高いパワーの光が照射されている時間が短くなる。

本発明の更なる別の側面によれば、所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法である。この方法は、（ａ）端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して、組立体を作製する工程と、（ｂ）電流を前記組立体に印加して、前記飽和光出力以下の光出力で前記組立体を発光させる工程と、（ｃ）前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、（ｄ）前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程とを備え、前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、前記電流は、当該組立体が前記飽和光出力を示す電流値より大きく、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であり、前記組立体を発光させる前記工程は摂氏７０度未満で行われる。

この方法によれば、飽和光出力以下の光出力で組立体を発光させているので、組立体の半導体レーザの端面が受ける光パワーを低くすることができる。また、組立体に印加される電流が、当該組立体が前記飽和光出力を示す電流値より大きいので、電流によるエイジングを組立体の半導体レーザに引き起こすことができる。さらに、組立体の発光が摂氏７０度未満で行われるので、動作保証上限温度未満の温度でスクリーニングを行うことができる。

本発明に係る方法では、前記電流は、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であることが好ましい。この方法によれば、飽和光出力の０．６倍以下の値に光出力を設定すれば、十分な光パワー差が実現される。

本発明に係る方法は、（ｄ）組立体を作製する前記工程に先だって、前記半導体レーザの端面にコーティング膜を形成する工程を更に備えることができるこの方法によれば、コーティング膜を端面に有する半導体レーザにも、上記の方法を用いることができる。本発明に係る方法は、前記コーティング膜は、イオンビーム・アシステッド・デポジション法で形成される。

本発明に係る方法では、前記半導体レーザ生産物は、ＭＩＬ規格に従う静電放電試験法において１０００ボルト以上の耐圧を有することができる。この方法によれば、スクリーニングにより引き起こされていたＥＳＤ耐圧の低下を抑制することができる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、ＥＳＤ耐性の低下が小さいスクリーニングを用いて半導体レーザ生産物を作製する方法が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザ生産物を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１は、第１の実施の形態に係る半導体レーザ生産物を製造する工程フローＦ１００を示す図面である。図２（Ａ）は単一の半導体レーザチップの断面を示す図面であり、図２（Ｂ）は半導体レーザチップを示す図面である。図３（Ａ）および図３（Ｂ）は、組立体を示す図面である。工程Ｓ１０１では、基板上に半導体膜が成長される。本実施例では、ｎ型ＩｎＰクラッド層１１、活性層１３、第１のｐ型ＩｎＰクラッド層１５、ブロック領域１７、並びに第２のｐ型ＩｎＰクラッド層１９およびコンタクト層２１のための半導体膜がＩｎＰ基板２３上に堆積される。ブロック領域１７は、一実施例として示されたｐ型埋め込み層１７ａおよびｎ型埋め込み層１７ｂを含む。工程Ｓ１０２では、保護膜２５、アノード電極２７およびカソード電極２９を形成する。これらの工程の後に、ウエハ生産物が完成する。工程Ｓ１０３では、ウエハ生産物から劈開によりレーザバーを作製する。必要な場合には、レーザバーの劈開面にコーティング膜を形成する。好ましくは、コーティング膜は、イオンビーム・アシステッド・デポジション（ＩＡＤ）法で形成される。工程Ｓ１０４では、コーティング膜を形成した後に、レーザバーを分割して、個々の半導体レーザチップに対応するチップを作製する。一群のチップを選別して、図２（Ｂ）に示される良品の半導体レーザチップ３１を得る。各半導体レーザチップ３１は、両端面に設けられたコーティング膜３３ａ、３３ｂを有しており、I−I断面では、図２（Ａ）に示されるような構造を有する。

工程Ｓ１０５では、半導体レーザチップ３１を搭載部材３５上にマウントすると共に半導体レーザチップ３１を搭載部材に電気的に接続して組立体３７ａ、３７ｂを作製する。図３（Ａ）に示されるように、搭載部材３５は、サブマウント３５ａ、またはヒートシンク等であることができる。或いは、図３（Ｂ）に示されるように、搭載部材３５は、ステム３５ｂ等であることができる。図３（Ａ）を参照すると、組立体３７ａが示されており、半導体レーザチップ３１がサブマウント３５ａ上に導電性接着部材を介してマウントされており、導電性接着部材は、サブマウント３５ａの電極に半導体レーザチップ３１を電気的に接続している。図３（Ｂ）を参照すると、組立体３７ｂが示されており、半導体レーザチップ３１がステム３５ｂ上にマウントされており、またボンディングワイヤを介してステム３５ｂのリード端子に電気的に接続されている。この工程において、多数の組立体が得られる。

工程Ｓ１０６では、これら多数の組立体のスクリーニングを行う。スクリーニングでは、室温より高い温度において組立体３７ａ、３７ｂに電流をある期間だけ印加する。温度および印加される電流の値に依って上記の期間は決定される。

図４（Ａ）はスクリーニング工程の一例を示す図面である。スクリーニング工程Ｓ１０６−Ａでは、工程Ｓ１０６ａにおいて、当該半導体レーザ生産物の動作保証上限温度より高いテスト温度において所定の期間だけ電流を組立体３７ａ、３７ｂに印加して、動作保証上限温度における飽和光出力Ｐ_ｓａｔ以下の光出力で組立体３７ａ、３７ｂを発光させる。図５は、いくつの温度において測定された半導体レーザの電流−光パワーの関係を示す図面である。この半導体レーザは、それぞれ、温度Ｔ_０、Ｔ_１、Ｔ_２において発光パワーＰ_０、Ｐ_１、Ｐ_２を示している。温度Ｔ_０が動作保証上限温度である。これらの発光パワーＰ_０、Ｐ_１、Ｐ_２は、それぞれの温度Ｔ_０、Ｔ_１、Ｔ_２において飽和値である。高い温度では、飽和値も小さく、より小さい電流で光パワーが飽和する。動作保証上限温度より低い温度Ｔ_３および電流Ｉ_０では飽和していない。対象となる半導体レーザの動作保証上限温度は摂氏８５度以上である。印加される電流は、テスト温度における飽和光出力を組立体に発生させる電流より大きく、また１５０ミリアンペア未満である。このスクリーニング工程Ｓ１０６−Ａによれば、飽和光出力以下の光出力で組立体３７ａ、３７ｂを発光させているので、組立体３７ａ、３７ｂの半導体レーザの端面が受ける光パワーを低くすることができる。組立体３７ａ、３７ｂに印加される電流が、テスト温度における飽和光出力Ｐ_ｓａｔを組立体３７ａ、３７ｂに発生させる電流より大きくまた１５０ミリアンペア未満であるので、組立体３７ａ、３７ｂの半導体レーザが発生する光パワーが小さくなり過ぎることはない。

このスクリーニング工程Ｓ１０６−Ａでは、テスト温度は動作保証上限温度の１．１倍以上であることが好ましい。１０パーセント程度（８５／９５）高い温度にテスト温度を設定すれば、好適なスクリーニングのために有意な温度差が提供される。

また、スクリーニング工程Ｓ１０６−Ａでは、テスト温度は、動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する温度であることが好ましい。飽和光出力Ｐ_ｓａｔの０．６倍以下の値に光出力を設定すれば、有意な光パワー差が実現される。

次いで、電流を組立体３７ａ、３７ｂに印加した後に、工程Ｓ１０６ｂにおいて組立体３７ａ、３７ｂの電気的な特性を測定する。この測定は、例えば、摂氏マイナス４０度から摂氏プラス８５度の範囲内のある温度において行われる。この測定の後に、工程Ｓ１０６ｃにおいて、組立体３７ａ、３７ｂが良品であることを測定の結果が示す場合、組立体３７ａ、３７ｂが電気的測定をパスしたものとして良品の半導体レーザ生産物を得ることができる。組立体３７ａ、３７ｂが不良品であることを測定の結果が示す場合、組立体３７ａ、３７ｂが電気的測定をフェイルしたものとされる。

図４（Ｂ）はスクリーニング工程の別の例を示す図面である。スクリーニング工程Ｓ１０６−Ｂでは、工程Ｓ１０６ｄにおいて、組立体３７ａ、３７ｂに電流を印加して、飽和光出力Ｐ_ｓａｔ以下の光出力で組立体３７ａ、３７ｂを発光させる。この半導体レーザの動作保証上限温度は、例えば摂氏８５度以上である。図６は、半導体レーザの電流−光パワーの関係を示す図面である。この半導体レーザは、それぞれ、電流Ｉ_４、Ｉ_５において発光パワーＰ_４、Ｐ_５を示している。発光パワーＰ_４は、電流Ｉ_４において飽和値である。電流Ｉ_４より大きい電流Ｉ_５では、発光パワーが飽和値よりも小さい。印加される電流は、組立体３７ａ、３７ｂが飽和光出力を示す電流値より大きく、また組立体３７ａ、３７ｂの発光は摂氏１００度を越える温度で行われる。このスクリーニング工程Ｓ１０６−Ｂを用いると、スクリーニングの時間を短縮することができ、結果として、スクリーニング工程において端面に光が照射されている時間も短くなる。このスクリーニング工程Ｓ１０６−Ｂでも、飽和光出力Ｐ_ｓａｔ以下の光出力で組立体３７ａ、３７ｂを発光させているので、組立体３７ａ、３７ｂの半導体レーザの端面が受ける光パワーを低くすることができる。この後に、スクリーニング工程Ｓ１０６−Ａと同様に、工程Ｓ１０６ｂおよびＳ１０６ｃを行う。

図４（Ｃ）はスクリーニング工程の別の例を示す図面である。スクリーニング工程Ｓ１０６−Ｃでは、工程Ｓ１０６ｅにおいて、組立体３７ａ、３７ｂに電流を印加して、飽和光出力Ｐ_ｓａｔ以下の光出力で組立体３７ａ、３７ｂを発光させる。印加される電流は、組立体３７ａ、３７ｂがテスト温度における飽和光出力を示す電流値より大きく、また組立体３７ａ、３７ｂの発光は摂氏８５度未満の温度で行われる。この半導体レーザの動作保証上限温度は、例えば摂氏８５度以上である。このスクリーニング工程Ｓ１０６−Ｃでも、飽和光出力Ｐ_ｓａｔ以下の光出力で組立体３７ａ、３７ｂを発光させているので、組立体３７ａ、３７ｂの半導体レーザの端面が受ける光パワーを低くすることができる。また、組立体３７ａ、３７ｂに印加される電流が、組立体３７ａ、３７ｂが飽和光出力Ｐ_ｓａｔを示す電流値より大きいので、電流によるエイジングを組立体３７ａ、３７ｂの半導体レーザに引き起こすことができる。さらに、組立体３７ａ、３７ｂの発光が摂氏８５度未満で行われるので、動作保証上限温度未満の温度でスクリーニングを行うことができる。このスクリーニング工程Ｓ１０６−Ｃは、多くの製品で規定されている摂氏８５度の動作保証上限温度以上の温度をスクリーニング工程で加えたくない製品群に好適である。この後に、スクリーニング工程Ｓ１０６−Ａと同様に、工程Ｓ１０６ｂおよびＳ１０６ｃを行う。なお、スクリーニング工程Ｓ１０６−Ｃにおけるテスト温度は、摂氏７０度未満であることが好ましい。

単に動作保証温度より低い温度でスクリーニング工程を実施すると、組立体の十分なスクリーニング（選別）を実施できないが、組立体に印加される電流の値を飽和電流値より大きくすることでスクリーニング（選別）を行うことができる。低温にすれば飽和光出力値は高くなるが、印加する電流を大きくして光出力を低下させれば、スクリーニング中のＥＳＤ耐圧の低下を抑制できる程度に十分に小さい光出力が得られる。電流値は同じだが摂氏８５度と９５度で温度を変化させた実施例から、有意な効果を得るためには１０％程度の温度差が必要であるので、動作保証温度を摂氏８５度よりも１０％以上小さい温度、摂氏７０度とした。

スクリーニング工程Ｓ１０６−ＢおよびＳ１０６Ｃでは、電流は、動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であることが好ましい。飽和光出力Ｐ_ｓａｔの０．６倍以下の値に光出力を設定すれば、有意な光パワー差が実現される。

再び、図１を参照すると、工程Ｓ１０７において、得られた半導体レーザ生産物を用いて、例えば、発光モジュールを作製する。発光モジュールとしては、ＣＡＮ型モジュールやバタフライ型モジュールがある。

図１に示される製造フローに従って作製される半導体レーザ生産物は、ＭＩＬ規格に従う静電放電試験法において１０００ボルト以上の耐圧を有することができる。この方法によれば、スクリーニングにより引き起こされていたＥＳＤ耐圧の低下を抑制することができる。

（実施例１）
図７（Ａ）および図７（Ｂ）は、それぞれ、摂氏８５度においてスクリーニング試験を行った第１群の組立体と、摂氏９５度においてスクリーニング試験を行った第２群の組立体とのＤＩｔｈ（％）の度数を示すグラフである。個々の組立体のＩ−Ｌ特性から発振しきい値（Ｉ_ｔｈ１：スクリーニング前における発振しきい値、Ｉ_ｔｈ２：スクリーニング後における発振しきい値）から変化率ＤＩｔｈを下記の式
ＤＩｔｈ＝｛（Ｉ_ｔｈ２−Ｉ_ｔｈ１）／Ｉ_ｔｈ１｝×１００（％）
を用いて求める。横軸の各ＤＩｔｈ値において、左の柱が摂氏９５度における度数を示し、右の柱が摂氏８５度（動作保証上限温度）における度数を示す。

図８は、摂氏８５度においてスクリーニング試験を行った第１群の組立体および摂氏９５度においてスクリーニング試験を行った第２群の組立体の静電耐圧を示すグラフである。横軸の印加電圧において、参照符号Ｔ_９５として参照される左の柱（もし存在するならば）が摂氏９５度における度数を示しとして参照、参照符号Ｔ_８５として参照される右の柱（もし存在するならば）が摂氏８５度（動作保証上限温度）における度数を示す。

温度を上昇させて或いは印加電流を大きくして、光出力が飽和点を越えた領域でスクリーニングを実施する。図７（Ａ）および図７（Ｂ）によれば、このスクリーニング法を用いても、閾値変動の観点からみたチップ選別方法には問題はない。しかしながら、スクリーニング中の光出力を低く抑えれば、スクリーニングでの端面劣化が抑制されＥＳＤ耐性を高く保つことができる。本実施の形態において示すような工程を用いてＡＰＣ通電を摂氏８５度および９５度で実施すると、図８に示すように、光出力の約４０％低下に対応して、ＥＳＤ耐圧のメジアン値が１．０ｋＶから２．０ｋＶ以上へと上昇した。

以上説明したように、本実施の形態によれば、温度を上昇させて或いは印加電流を大きくして光出力が飽和点を越えた領域で組立体のスクリーニングを実施すると、ＥＳＤ耐性の低下が小さい半導体レーザ生産物を作製できる。

端面発光型半導体レーザのＥＳＤによる破壊は、静電放電パルスの極性に依らず端面が起因となる。端面はへき開で作成するので、ダングリングボンド等による非発光再結合の影響をバルク内部と比較して強く受け、元々欠陥が生じやすい状態となっていると考えられる。順方向試験では、光が発光する向きにＥＳＤ試験電圧を印加することになる。端面に存在する欠陥が光を吸収して熱を発生し、この熱で欠陥がさらに増殖する。この光吸収および欠陥増加が繰り返されるにより、端面が破壊されると考えられる。スクリーニングは程度の弱い順方向試験のようなもので、光パワーが大きければ端面を劣化させることになる。

（実施例２）
図９は、反射率が異なるコーティング膜を端面に備える３種類の半導体レーザにおける光子密度とキャビティ長との関係を示す図面である。図１０は、ＥＳＤ逆方向電圧を３種類の半導体レーザに加えることによって得られた累積不良率を示す図面である。図１１は、ＥＳＤ順方向電圧を３種類の半導体レーザに加えることによって得られた累積不良率を示す図面である。これらの図面で、特性線Ｃ１は、それぞれの端面の反射率８３％／８３％である半導体レーザの特性を示しており、特性線Ｃ２は、それぞれの端面の反射率２８％／８３％である半導体レーザの特性を示しており、特性線Ｃ３は、それぞれの端面の反射率２８％／２８％である半導体レーザの特性を示している。活性層にキャリアが注入されたとき、光子密度が高い半導体レーザは大きな光パワーを発生する。図９〜図１１によれば、光パワーを下げてスクリーニングすることにより、ＥＳＤ順方向耐性だけでなく、ＥＳＤ逆方向耐性の低下も小さくすることができる。

（実施例３）
ＧａＩｎＡｓＰ／ＩｎＰ系材料を用いたレーザダイオード（ＬＤ）は光通信システムにおいて重要な波長帯である１．３−１．５μｍ帯に対応して、幅広く用いられている。そこで必然的に高い信頼性が要求されることになる。信頼性の重要な指標の１つとして静電気放電（ＥＳＤ）に対する劣化耐性が挙げられ、ＬＤモジュールでは、内部電気回路などにより外部からの静電気放電を抑制可能だが、ＬＤチップは、モジュール実装時の取り扱いなどにおいて、人体や機械から静電気放電による劣化を容易に受けやすい。そのため、ＬＤチップ自体の劣化耐性の向上が重要である。ＥＳＤによる劣化機構は、印加される電圧の極性が順方向と逆方向とで異なり、順方向では光出力によって、逆方向ではｐｎ接合部への高電圧印加により破壊される。端面発光型ＬＤではどちらの極性の劣化も、大抵の場合は、活性層端面が起因となる。活性層端面から劣化が進行することは、エレクトロルミネッセンス（ＥＬ）や透過型電子顕微鏡（ＴＥＭ）による分析から示されている。その理由としては、端面発光型ＬＤはへき開により容易に共振器を作成することができるが、へき開端面には多数の結晶欠陥が存在するためである。端面での欠陥を低減させることは、非発光再結合の抑制とほぼ等価であり、表面再結合の低減が必須となる。

エージングでの端面光吸収について説明する。極性に依らない劣化起点である端面欠陥とＥＳＤ劣化との関係として、端面コーティングにおけるイオン照射に関して述べたが、実際の使用条件ではさらなる検討が必要である。それは、ＬＤを実際に使用する状態でＥＳＤ耐性が求められるということであり、一般的に遭電によるエージングを通した後にＥＳＤ耐性が評価されるためである。エージングでは光が連続して出射されることにより、端面劣化の要因となり得ることが考えられる。ＧａＡｓ系の励起用ＬＤなどでは、鎧面の衷面準位で光を吸収し、熱に変換され、さらに欠陥が増殖するというサイクルによりＣＯＤ破壊が生じるというのは良く知られた現象である。ＩｎＰ系ＬＤではＣＯＤ破壊は見られないが、ＥＳＤ劣化は僅か４０ｅＶというエネルギーのイオン照射でも耐性が大きく影響されるということが、上述したイオン照射条件の調査から分かっている。そのため、エージング中の端面の光吸収による劣化が無視できないと考え、端面光吸収とＥＳＤ劣化の関係について検証した。エージング中の光吸収による劣化がＥＳＤ劣化に影響しているなら、ＥＳＤ劣化と光出力が対応していることになる。そこで、端面反射率を変えることで共振器内の光子密度分布を変化させ、端面での光子密度を制御した。検証のためには共振器長３００μｍの１．３μｍＧａＩｎＡｓＰ／ＩｎＰファブリペロー（ＦＰ）ＬＤを用いた。端面構造の概略は図２（Ａ）に示す１．３μｍＤＦＢレーザダオＤＦＢ−ＤＬをと同様である。ＦＰ−ＬＤを用いた理由は、共振器の光子密度分布が容易に解析できるためである。端面反射率を変化させるために、３０％ＡＲ／３０％ＡＲ、３０％ＡＲ／ＨＲ、ＨＲ／ＨＲと３種類のコーティングを行った。コーティング膜の形成条件は、成膜中のイオン照射エネルギーは８０ｅＶで、成膜直前の照射は実施していない。いずれの種類の膜も半導体に接する材料はＡｌ_２Ｏ_３である。エージングは摂氏８５度、１５０ｍＡの一定電流で実施した。いずれのコーティング条件でも、エージング前後で顕著なしきい値雷流や光出力の変化は見られなかった。図９は、共振器内の光子密度分布を示す図面である。図９の共振器内の光子密度分布はエージング後の光出力測定と端面反射率から求めた。端面の光子密度は、ＨＲ／ＨＲではＡＲ３０％／ＡＲ３０％に対して約１．７倍となる。

エージング後に各コーティング条件のＬＤについでＨＢＭ−ＥＳＤ試験を実施した。試験条件は上述した方法と同様であるが、順方向と逆方向で極性を切り分けて試験を実施した。図１０は、端面反射率と逆方向ＥＳＤ累積劣化率を示す図面である。図１１は、端面反射率と順方向ＥＳＤ累積劣化率を示す図面である。なお、３０％ＡＲ／ＨＲの非対称反射率のコーティングを施したＬＤでは、低反射側で劣化が生じており、図９の光子密度が高い側の端面に対応していた。図１０および図１１からは、順方向と逆方向の劣化耐性の差異はあるが、端面の光子密度の増大と対応して、ＥＳＤ劣化率が上昇する傾向は同一であることが分かる。光子密度の増加に伴いＥＳＤ耐性が低下したことから、エージング中の端面での光吸収が影響していることが分かる。端面での光吸収は熱発生によりさらに欠陥を増大し、しきい値電流や光出力に変化が生じない程度でも、ＥＳＤ耐性を低下させるに十分であることが分かった。本実験では反射率を変えて光子密度を変化させたが、活性層体積やエージング時間を変化させることにより、端面での光吸収量を変化させることができ、ＥＳＤの劣化耐性もそれに伴い左右される。そこで、実便用条件では良品選別に値する負荷であることと、ＥＳＤ劣化率の低下の両方を考慮して、エージング条件を設定する必要がある。

例示として用いたＧａＩｎＡｓＰ／ＩｎＰ系ＬＤのＥＳＤ劣化起点として、活性層端面の劣化に関して検証した。４０ｅＶという低工ネルギーでの端面へのＡｒイオン照射や、しきい値電流や光出力の変化が生じない程度のエージングでも、ＥＳＤ耐性を低下させるに十分に値することを明らかにした。活性層端面の欠陥はダングリングポンドが起因する裏面再結合によるものであり、イオン照射による損傷や、光吸収による発熱により増加することが分かった。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。本実施例では、ＧａＩｎＡｓＰ／ＩｎＰ系ＬＤについて説明しているけれども、本発明は、これ以外のIII−V化合物半導体レーザにも適用できる。また、実施の形態では、半導体レーザについて説明しているが、本発明は、端面を通して光を出射するレーザダイオードに適用される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、第１の実施の形態に係る半導体レーザ生産物を製造する工程フローＦ１００を示す図面である。図２（Ａ）は単一の半導体レーザチップの断面を示す図面であり、図２（Ｂ）は半導体レーザチップを示す図面である。図３（Ａ）および図３（Ｂ）は、本実施の形態における組立体を示す図面である。図４（Ａ）はスクリーニング工程の一例を示す図面である。図４（Ｂ）はスクリーニング工程の別の例を示す図面である。図４（Ｃ）はスクリーニング工程のさらに別の例を示す図面である。図５は、いくつの温度において測定された半導体レーザの電流−光パワーの関係を示す図面である。図６は、半導体レーザの電流−光パワーの関係を示す図面である。図７（Ａ）および図７（Ｂ）は、それぞれ、摂氏８５度においてスクリーニング試験を行った第１群の組立体と、摂氏９５度においてスクリーニング試験を行った第２群の組立体とのＤＩｔｈ（％）の度数を示すグラフである。図８は、ＥＳＤ耐圧の度数分布を示す図面である。図９は、反射率が異なるコーティング膜を端面に備える３種類の半導体レーザにおける光子密度とキャビティ長との関係を示す図面である。図１０は、ＥＳＤ逆方向電圧を３種類の半導体レーザに加えることによって得られた累積不良率を示す図面である。図１１は、ＥＳＤ順方向電圧を３種類の半導体レーザに加えることによって得られた累積不良率を示す図面である。

符号の説明

１１…ｎ型ＩｎＰクラッド層、１３…活性層、１５…第１のｐ型ＩｎＰクラッド層、１７…ブロック領域、１７ａ…ｐ型埋め込み層、１７ｂ…ｎ型埋め込み層、１９…第２のｐ型ＩｎＰクラッド層、２１…コンタクト層、２３…ＩｎＰ基板、
２５…保護膜、２７…アノード電極、２９…カソード電極、３１…半導体レーザチップ、３３ａ、３３ｂ…コーティング膜、３５…搭載部材、３５ｂ…ステム、３５ａ…サブマウント、３７ａ、３７ｂ…組立体、Ｔ_０、Ｔ_１、Ｔ_２…温度、Ｐ_０、Ｐ_１、Ｐ_２、Ｐ_３、Ｐ_４、Ｐ_５…発光パワー、Ｓ１０６−Ａ、Ｓ１０６−Ｂ、Ｓ１０６−Ｃ…スクリーニング工程、Ｐ_ｓａｔ…飽和光出力

Claims

所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法であって、
端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して組立体を作製する工程と、
前記動作保証上限温度より高く摂氏９５度以下であるテスト温度において所定の期間だけ電流を前記組立体に印加して、前記動作保証上限温度における飽和光出力以下の光出力で前記組立体を発光させる工程と、
前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、
前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程と
を備え、
前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、
前記動作保証上限温度は摂氏８５度以上であり、
前記電流は、前記テスト温度における飽和光出力を前記組立体に発生させる電流より大きく、また１５０ミリアンペア未満であり、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値である、
ことを特徴とする方法。
前記テスト温度は前記動作保証上限温度の１．１倍以上である、ことを特徴とする請求項１に記載された方法。
所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法であって、
端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して、組立体を作製する工程と、
電流を前記組立体に印加して、飽和光出力未満の光出力で前記組立体を発光させる工程と、
前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、
前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程と
を備え、
前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、
前記電流は、当該組立体が前記飽和光出力を示す電流値より大きく、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であり、
前記組立体を発光させる前記工程は摂氏１００度を越えた温度で行われる、ことを特徴とする方法。
所定の動作保証上限温度および所定の最大電流定格を保証可能な半導体レーザ生産物を作製する方法であって、
端面がＨＲコーティングあるいはＡＲコーティングされた半導体レーザチップを搭載部材上にマウントすると共に前記半導体レーザチップを前記搭載部材に電気的に接続して、組立体を作製する工程と、
電流を前記組立体に印加して、飽和光出力未満の光出力で前記組立体を発光させる工程と、
前記電流を前記組立体に印加した後に、前記組立体の電気的な特性を測定する工程と、
前記組立体が良品であることを前記測定の結果が示す場合、前記組立体が前記測定をパスしたものとして良品の半導体レーザ生産物を得る工程と
を備え、
前記半導体レーザチップの少なくともいずれか一方の端面がＡＲコーティングされており、
前記動作保証上限温度は摂氏８５度以上であり、
前記電流は、当該組立体が前記飽和光出力を示す電流値より大きく、かつ、前記動作保証上限温度における飽和光出力の０．６倍以下の光出力を達成する値であり、
前記組立体を発光させる前記工程は摂氏７０度未満で行われる、ことを特徴とする方法。
前記半導体レーザ生産物は、ＭＩＬ規格に従う静電放電試験法において１０００ボルト以上の耐圧を有する、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。