JP4625429B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4625429B2
JP4625429B2 JP2006158098A JP2006158098A JP4625429B2 JP 4625429 B2 JP4625429 B2 JP 4625429B2 JP 2006158098 A JP2006158098 A JP 2006158098A JP 2006158098 A JP2006158098 A JP 2006158098A JP 4625429 B2 JP4625429 B2 JP 4625429B2
Authority
JP
Japan
Prior art keywords
pad
ceramic
glass
substrate body
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006158098A
Other languages
English (en)
Other versions
JP2007019483A (ja
Inventor
和浩 浦島
達晴 井川
光雄 白石
泰志 墨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006158098A priority Critical patent/JP4625429B2/ja
Publication of JP2007019483A publication Critical patent/JP2007019483A/ja
Application granted granted Critical
Publication of JP4625429B2 publication Critical patent/JP4625429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、ガラス−セラミックからなる基板本体の表面および裏面の少なくとも一方に形成したパッドに導体ピンをハンダ付けした配線基板に関する。
低誘電損失のガラス−セラミックからなる基板本体と、かかる基板本体の表面および裏面の少なくとも一方に形成した低抵抗のCu系金属からなるパッドと、を含む配線基板は、特に高周波領域で使用される電子部品の実装用に好適である。
更に、上記Cu系金属からなるパッドに導体ピンをハンダ付けすることで、MPUの実装用や、例えば光通信用素子を実装する光通信用の分野などに広く利用することができる。
一方、ガラス−セラミックと体積収縮率が近似し且つ当該ガラス−セラミックへの接着を強化するため、導電性の第1金属(例えば、銅)、酸化可能な第2金属(例えば、鉄)、および有機媒体からなる金属含有ペースト組成物およびその焼結方法が提案されている(例えば、特許文献1参照)。
更に、ガラス−セラミックからなる基板材料に、Cu系金属からなる配線導体および接合用電極を形成すると共に、かかる接合用電極にAu−Niの保護膜を形成し、その上方にAu−Sn系などのロウ材を介して、電子部品や入出力ピンを接合するようにした電子回路装置も提案されている(例えば、特許文献2参照)。
特開平6−56545号公報(第1〜9頁) 特開平8−125341号公報(第1〜8頁、図4)
ところで、ガラス−セラミックからなる基板本体の表面に、前記特許文献1の金属(銅)含有ペースト組成物を用いて、前記特許文献2のCu系金属からなる接合用電極(パッド)を形成し、かかる電極の上方にSn−Sb系合金などのハンダを介して銅合金からなる導体ピンを接合する場合がある。
しかしながら、上記導体ピンに対しほぼ軸方向に沿った外力が働くと、上記電極とガラス−セラミック材料との界面にクラックが入り、当該導体ピンと共に、上記ハンダ、上記電極、およびかかる電極に隣接するガラス−セラミック材料が一緒に、基板本体から外れる場合がある。このため、上記導体ピンを介して、配線基板の内部配線と中継基板やマザーボードとの導通が取れなくなる、という問題があった。
本発明は、前記背景技術において開示した問題点を解決し、ガラス−セラミックからなる基板本体とこれに形成するパッドとの密着性を高めると共に、かかるパッドにハンダ付けする導体ピンの接合強度を高めた配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、基板本体のガラス−セラミックの表面に所定量の金属とセラミックとが混在するパッドを設け、パッド上に表層パッドとハンダを介して導体ピンを接合する、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、ガラス−セラミックからなり、表面および裏面を有する基板本体と、かかる基板本体の表面および裏面の少なくとも一方に形成されるパッドと、かかるパッドの表面に形成される表層パッドとかかる表層パッド上にハンダを介して立設される導体ピンと、を備え、上記パッドは、100重量部のCuに対し、上記ガラス−セラミックを構成するセラミックと同一のセラミック:4〜22重量部と、Fe換算した場合のFe:1〜6重量部とを含み、上記表層パッドは、CuおよびFeを含むと共に、かかるFeのFe換算した場合の含有量は、上記パッドにおけるFe換算した場合のFeの含有量よりも少ない、ことを特徴とする。
これによれば、前記パッドは、100重量部のCuに対し、前記ガラス−セラミックを構成するセラミックと同一のセラミックを4〜22重量部を含むため、そのうちのセラミックにより、かかるパッドと基板本体のガラスーセラミックとの間で化学的な接着が得られる。更に、当該パッドとガラス−セラミックとの熱膨張差が縮小され、かかるパッドと基板本体との焼成収縮量(焼成収縮差)を近付けられるため、該パッドと基板本体のガラスーセラミックとの界面で残留する応力を小さくでき、基板本体の反りを抑制することも可能となる。
更に、前記パッドが、100重量部のCuに対し、Fe 換算で1〜6重量部のFeを含んでいるため、基板本体中のガラス成分とパッドとの密着性を高められ、パッドと基板本体のガラス−セラミックとの焼成収縮差を小さくし、基板本体の反りを確実に抑制することができる従って、反りの少ない基板本体にパッドと表層パッドとが強固に密着しているため、ハンダ付けした導体ピンに外力が作用しても、前記導体ピン、ハンダ、パッドと共に、当該パッドに隣接するガラス−セラミックの部分剥離を確実に防止できる
しかも、前記パッドと、その表面に形成されるCuおよびパッド中に含まれるFeの含有量よりも比較的少量のFeを含む表層パッドと、からなる2層構造のパッドとしているかかる表層パッドは、Cuおよび比較的少量のFeを含むため、下層のパッドと上方(表面を含む)に形成し且つリフローされるハンダもしくはメッキ金属との双方の間における密着強度を高めることができるこのため、接合した導体ピンに外力が作用しても、反りの少ない基板本体にパッドおよび表層パッドが強固に密着しているので、導体ピン、ハンダ、およびパッドが外れたり、これらと共に当該パッドに隣接する基板本体(ガラス−セラミック)が部分的に剥離する事態を確実に防止できる
このため、上記表層パッドの上方で、例えば、Sn−Sb系合金などのハンダを加熱(リフロー)し、当該ハンダを介して、例えば導体ピンを接合した際、上記リフロー時にパッドと基板本体との界面で残留する応力を小さくできる従って、接合した導体ピンに外力が作用しても、反りの少ない基板本体にパッドおよび表層パッドが強固に密着しているので、背景技術において説明した当該導体ピン、ハンダ、表層パッド、およびパッドと共に、当該パッドに隣接する基板本体(ガラス−セラミック)が部分的に剥離する事態を確実に防止できるため、中継基板などとの導通も確実に取ることができる
尚、前記ガラス−セラミックには、ガラス−アルミナ(Al )、ガラス−珪酸(SiO )、ガラス−窒化アルミニウム、ガラス−酸化ジルコニウム、ガラス−ムライトなどが含まれる
また、前記パッドは、99.30〜79.2wt%のCuと、Al およびFe酸化物を含むFeの合計が0.70〜20.8wt%とからなるとも表すこともできる。更に、前記Fe酸化物には、Fe やFe が含まれる
更に、前記パッドに含まれる前記ガラス−セラミックに含有されるセラミックの平均粒径は、1〜4μmである
加えて、前記導体ピンには、いわゆる42アロイ(Fe−42wt%Ni)、いわゆる194合金(Cu−2.3wt%Fe−0.03wt%P)、あるいはコバール(Fe−29wt%Ni−17wt%Co)などが用いられる
尚、表層パッドにおけるFe 換算した場合のFeの含有量は、100重量部のCuに対し、1重量部以下である
更に、本発明には、前記セラミックは、Alを含む、配線基板(請求項)も含まれる。これによれば、前記ガラス−セラミックおよび前記パッドに含まれるセラミックとして汎用的なAlを使用できる。
また、本発明の配線基板には、前記表層パッドに含まれる前記セラミックの含有量は、前記パッドに含まれる前記セラミックの含有量よりも少ない、配線基板(請求項)も含まれる。これによれば、表層パッドとその表面に形成されるハンダもしくはメッキ層との密着性を確保することができる。
加えて、本発明の配線基板には、前記表層パッドは、セラミックを含まない、配線基板(請求項)も含まれる。これによっても、表層パッドとその表面に形成されるハンダもしくはメッキ層との密着性を一層高められる。
付言すれば、本発明には、前記表層パッドの表面にNiおよびAuメッキ層が被覆されている、配線基板も含まれ得る。これによる場合、表層パッドの上において、各種のハンダをリフローしても、上記2層のメッキ層によって、当該表層パッド中の金属酸化物の生成を抑制でき、Cuの比率が高められるため、メッキ金属の被着を容易にすることが可能となる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明の配線基板1の概略を示す断面図、図2は、図1中の一点鎖線部分Aの部分拡大図である。
配線基板1は、図1,図2に示すように、表面3および裏面4を有する基板本体2と、かかる基板本体2の裏面4に形成された複数のパッド20と、各パッド20ごとの表面に形成された複数の表層パッド22と、各表層パッド22ごとの外表面側(図示で下方)にハンダ23を介して立設された例えば194合金からなる導体ピン26と、を備えている。
基板本体2は、ガラス−セラミック(例えば、Al(アルミナ))からなる絶縁層5〜7を一体に積層したものである。
また、パッド20は、Cu、平均粒径が1〜4μmで上記ガラス−セラミックを構成するセラミックと同一のセラミックのAl粒子、およびFeを含むFe酸化物を含み、100重量部のCuに対し、4〜22重量部のAlと、Fe換算で1〜6重量部のFeとを混合した金属−セラミックの複合材である。更に、表層パッド22は、CuおよびFeを含み、100重量部のCuに対し、1重量部以下のFeを混合したものである。加えて、上記ハンダ23は、約250℃でリフロー可能な低融点のSn−Sb系合金からなる。
図1,図2に示すように、基板本体2の絶縁層5〜7間には、Cuからなる配線層9,10が形成され、基板本体2の表面3には、Cuからなる複数の接続パッド14が形成されると共に、これらの間および裏面4のパッド20との間を、Cuからなるビア導体11〜13が接続している。
基板本体2の裏面4には、前記パッド20と前記表層パッド22との外周部に貫通孔18の開口縁19が覆っている(オーバーコート)ガラスよりなる被覆層8が所要の厚みで形成されている。かかる被覆層8は、例えば、珪酸を含むガラスからなり、その表面(裏面)8aに複数の貫通孔18が開口している。
尚、上記ガラスからなる被覆層8には、基板本体2と同じ成分のガラス−アルミナ系複合材に、Cr、Mn、またはFeなどの色彩粉(顔料)を混ぜたものを用いても良い。
図1,図2に示すように、上記導体ピン26の半球形のネールヘッド部28は、ハンダ23を介して表層パッド22と対向している。ハンダ23は、ネールヘッド部28とメッキ層21との間24にも入り込んでいる。複数の導体ピン26は、配線基板1自体を図示しない中継基板やマザーボートの表面電極などに接続するために用いられる。表層パッド22の表面には、厚み約2〜5μmのNiメッキ層と厚み約0.02〜0.3μmのAuメッキ層との2層のメッキ層からなるメッキ層21が被覆されている。また、導体ピン26およびハンダ23の表面にも、Niメッキ層とAuメッキ層とを被覆しても良い。
因みに、基板本体2のサイズは、51mm×51mm×厚み2mm、ガラスよりなる被覆層8の厚みは、約20μm、導体ピン26の直径は、0.3mm、そのネールヘッド部28の最大直径は、0.65mmである。
図1に示すように、基板本体2の表面3上に位置する複数の接続パッド14上には、ハンダ23よりも融点の低い合金(例えば、96.5wt%Sn−3.5wt%Ag)からなるハンダ15を介して、ICチップ(電子部品)16の底面に設けた外部電極17が接続される。これにより、基板本体2の表面3上に、当該ICチップ16が実装される。
前記のような配線基板1によれば、Alの含有量は、基板本体2のガラス−セラミック、パッド20、表層パッド22の順で段階的に少なくなる。このため、ガラス−セラミックからなる裏面4、パッド20、および表層パッド22の隣接する2者間同士の化学的な接着がそれぞれ確実に高められ、且つ基板本体2、パッド20、表層パッド22、および前記ハンダ23との間における熱膨張係数の差も小さく抑制できる。一方、Feを含むFe成分が上記パッド20に含まれるため、基板本体2中のガラス成分とパッド20との密着強度が向上し、且つ基板本体2のガラス−セラミックとパッド20との焼成収縮差が小さくなることで、基板本体の反りを確実に抑制できる。
この結果、前記ビア導体11〜13を介して配線層9,10と表層パッド22との導通が確実に取れる。更に、基板本体2とパッド20とが両者の界面で強固に密着するため、パッド20、表層パッド22、およびこれらに隣接する被覆層8が部分的に剥離し、これらと共に導体ピン26が外力によって不用意に外れる事態を確実に防止できる。
しかも、ガラスからなる被覆層8が、パッド20と表層パッド22との外周部を覆うように形成されているため、これらを物理的にも基板本体2のガラス−セラミック側に強固に密着させている。従って、かかる配線基板1によれば、導体ピン26を介して、マザーボードなどのプリント基板との導通が確実に取れると共に、表面3上へのICチップ16の実装も確実に行うことができる。
以下において、前記配線基板1の製造方法について説明する。
予め、複数枚のガラス−セラミックのグリーンシートを用意した。かかるグリーンシートは、SiO−B−Al系のガラス粉末、フィラであるセラミック粉末、有機バインダ、可塑剤、および有機溶剤などを混合したものである。
上記以外のガラス粉末のガラス成分には、例えば、SiO−B−Al−MO系(但し、MはCa、Sr、Mg、Ba、またはZrを示す)、PB系ガラス、あるいはBi系ガラスなどが使用できる。
また、上記セラミック粉末には、例えばAl−SiO−ZrOとアルカリ希土類金属酸化物との複合酸化物、TiOとアルカリ希土類金属酸化物との複合酸化物、AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物である例えばスピネル、ムライト・コージェライトなど、が使用できる。
上記ガラス粉末とセラミック粉末とを、重量比で40:60〜60:40の割合で混合した。
更に、前記グリーンシートに配合する有機バインダには、例えばアクリル系、ポリビニルブチラール系、ポリビニルアルコール系、アクリル−スチレン系、ポリプロピレンカーボネート系、あるいはセルロース系の単独重合体または共重合体などが使用できる。
前記グリーンシートは、前記ガラス粉末、セラミック粉末、および有機バインダを配合し、必要に応じて所要量の可塑剤、溶剤(有機溶剤または水)を更に加えてスラリとし、かかるスラリをドクターブレード法、圧延法、カレンダロール法、金型プレス法などにより、厚さ数10〜数100μmのシート状に成形することで得られた。
そして、得られた複数枚のガラス−セラミックのグリ−ンシートの表面および裏面の少なくとも一方に、Cu粒子を含む導電性ペーストをスクリーン印刷などにより、所定パターンで印刷・形成すると共に、上記グリ−ンシートを貫通するビアホールにも上記導電性ペーストを充填した。
その結果、図3で例示するように、追って前記絶縁層7となり、内部の配線層10、およびビア導体13、を有するグリーンシートs7が得られた。
次いで、図3中の一点鎖線部分Bを拡大した図4に示すように、グリーンシートs7の裏面4における所定の位置に、厚み約20μmである複数のパッド20をスクリーン印刷などにより形成した。かかるパッド20は、Cu、Al粒子、およびFeを含み、100重量部のCuに対し、4〜22重量部のAlと、Fe換算で1〜6重量部のFeとを混合した混合材料からなる。
更に、図5に示すように、各パッド20の表面(上)に、スクリーン印刷法により、厚み約15μmの表層パッド22を形成した。かかる表層パッド22は、CuとFeとを含み、100重量部のCuに対し、1重量部以下のFeを混合したものであり、上記パッド20に比べてCuの含有量が多く且つFeの含有量が少ない。このため、表層パッド22は、パッド20を介して、ビア導体13の端面を含むグリーンシートs7の裏面4に形成されるが、かかる裏面4に直に形成する場合に比べ、強固に接合された。
引き続いて、パッド20と表層パッド層22との外周部を囲うように所定のマスキング(図示せず)を施した後、図6に示すように、基板本体2の裏面4上に、前記ガラス成分からなる軟質ガラスの被覆層8を、塗布コーティングなどにより形成した。かかる被覆層8が固化すると、図6に示すように、ガラスよりなる被覆層8の表面8aに開口する貫通孔18の開口縁19がパッド20および表層パッド22の外周部を覆う形状(オーバーコート)になった。
かかる状態で、前記被覆層8を含むグリーンシートs7と追って前記絶縁層5,6となるグリーンシートとを積層し、得られた積層体を例えば100〜800℃の温度域に加熱して前記有機バインダなどの有機成分を除去し、更に約800〜1000℃の温度域に加熱して焼成した。尚、前記絶縁層5,6となる各グリーンシートには、予め配線層9、ビア導体11,12が形成されていた。
その結果、図7に示すように、ガラス−セラミックの絶縁層5〜7からなり、内部の配線層9,10、ビア導体11〜13、および表面3の接続パッド14を有する基板本体2と、その裏面4に形成された被覆層8とが得られた。
次いで、図7中の一点鎖線部分Cを拡大した図8に示すように、前記表層パッド22の表面に対し、厚み2〜5μmのNiメッキ層および厚み約0.02〜0.3μmのAuメッキ層の2層からなるメッキ層21を被覆した。
更に、図8中の矢印で示すように、ガラスよりなる被覆層8から露出する表層パッド22の表面、あるいは前記メッキ層21が露出する貫通孔18内に、例えば194合金からなる導体ピン26を、そのネールヘッド部28が対向するようにして挿入した。かかるネールヘッド部28の曲面28a上には、融点が約230℃のSn−Sb系合金からなるハンダ25がほぼ半球形状にして予め形成されていた。
かかるハンダ25と表層パッド22、あるいは前記メッキ層21とが接触し且つ導体ピン26の軸心が基板本体2の裏面4に対し直角に保たれた状態として、上記ハンダ25をその融点直上の温度付近に加熱(リフロー)した。
その結果、前記ハンダ25が溶融し、前記図2で示したように、前記メッキ層21とネールヘッド部28との間24を含めて、導体ピン26のネールヘッド部28を包囲するように凝固したほぼ円錐形状のハンダ23となった。このため、かかるハンダ23を介して、導体ピン26を基板本体2の裏面4の上方に立設することができた。
そして、導体ピン26および上記ハンダ23の表面に対し、NiメッキおよびAuメッキを施した。その結果、図8中の一点鎖線部分Dを拡大した同図中の部分面で例示するように、ピン本体27の表面が厚み3〜7μmのNiメッキ層29aと厚み約0.02〜0.3μmのAuメッキ層29bとに被覆された。かかるAuメッキ層29bにより、導体ピン26およびハンダ23の耐食性が確保された。
以上の各工程を経ることで、前記図1,図2に示した配線基板1が得られた。
更に、基板本体2の表面3上方にICチップ16を実装するため、表面3に位置する複数の接続パッド14上に、ハンダ23よりも低融点の前記Sn−Ag系合金からなるハンダ15を介してICチップ16の底面に設けた外部電極17を載置した状態で、上記ハンダ15をその融点付近に加熱(リフロー)した。
尚、前記表層パッド22の表面に対し、前記メッキ層21を被覆する工程は、省略することも可能である。
図9は、参考形態の配線基板1aを示す部分断面図である。
配線基板1aも、前記同様の配線層9,10やビア導体11〜13を内蔵する基板本体2と、その裏面4に前記同様の被覆層8とを備えている。基板本体2の裏面4には、やや厚肉とした前記同様のパッド20が複数形成され、その外周部を被覆層8に設けた貫通孔18の開口縁19が覆っている。
図9に示すように、配線基板1aでは、パッド20の表面がメッキ層21に被覆され、かかるパッド20およびメッキ層21の外表面側(図示で下方)に、ハンダ23を介して導体ピン26のネールヘッド部28側がハンダ付けされている。
即ち、配線基板1aは、前記配線基板1における表層パッド22を省略したものである。このため、パッド20の表面に対するメッキ層21の密着性が、前記配線基板1の場合に比べて若干低下する場合がある。
以上の配線基板1aによれば、基板本体2のガラス−セラミックとパッド20との間では、前記配線基板1と同程度の密着強度が得られ、パッド20およびメッキ層21に対し、ハンダ23を介して導体ピン26を強固に接合できる。
ここで、本発明による実施例の効果を確認する試験の結果を示す。
SiO−B−Al系ガラスからなるガラス粉末、Al−SiO−ZrOとアルカリ土類金属酸化物とからなるフィラのセラミック粉末、アクリル系の有機バインダ、可塑剤、および有機溶剤を混合してセラミックスラリを得た。尚、上記ガラス粉末とセラミック粉末との混合比は、50重量部:50重量部とした。かかるスラリをドクターブレード法によって、厚さが300μmで縦横サイズが同じである複数枚のグリーンシートを成形した。
各グリーンシートの裏面における同じ位置に、厚みが20μmである複数のパッド20をスクリーン印刷により形成した。かかるパッド20は、Cu、Al粒子、およびFeを含み、100重量部のCuに対し、各基板本体2ごとに、表1に示すように、Cu、Al、Fe(Fe)の含有量を変化させて、各試料ごとに10個ずつ用意した。
更に、実施例となる試料No,5〜8における各パッド20の表面(上)には、スクリーン印刷により、厚みが15μmの表層パッド22を形成した。かかる表層パッド22は、CuとAlとを含み、100重量部のCuに対し、1重量部のFeを混合したものである。
かかる状態で、各グリーンシートに対し上層側の前記グリーンシートを積層した。得られた複数の積層体を約250℃の温度域に加熱して、前記有機バインダなどの有機成分を除去し、更に1000℃温度域に加熱・焼成して、複数個の基板本体2を得た。次いで、各基板本体2における前記パッド20または表層パッド22の表面に対し、厚み5μmのNiメッキ層と厚み0.1μmのAuメッキ層との2層からなるメッキ層21を被覆した。
次に、各基板本体2の裏面8aに露出するパッド20または表層パッド22の表面上で且つ上記メッキ層21が裏面8aに露出する貫通孔18内ごとに、194合金からなる同じサイズの導体ピン26を、そのネイルヘッド部28の曲面28aが対向するように挿入した。予め、かかる曲面28a上には、予め融点が約230℃のSn−Sb系合金からなるハンダ25をほぼ半球形状にして形成した。
更に、各例ごとのハンダ25と前記メッキ層21とが接触し且つ導体ピン26の軸部26aの軸心が、基板本体2の裏面8aに対し垂直に保った状態として、上記ハンダ25をその融点直上の温度(約240℃)に加熱(リフロー)した。
Figure 0004625429
そして、各試料の導体ピン26の軸部26aの軸心に対し45度傾斜した方向に沿って、一定の速度で引っ張った試験の結果を表1に示した。尚、表1におけるCu、Al、Feの含有量は、各パッド20の断面を蛍光X線分析(EDS)装置で測定し、酸化物に換算した値の平均値である。
表1中で示すように、引張強度が20Nを越えてもパッド20と基板本体2との間で剥離を生じなかったものに○印を、焼成後において基板本体2に反りが生じたものには▲印を、1個でもパッド20と基板本体2との間で剥離を生じものには×印を付した。
表1によれば、本発明の実施例である試料No,〜8は、基板本体2とパッド20との界面においてクラックや剥離が生じていなかった。これは、パッド20中のAlの存在により、当該パッド20と基板本体2内のガラス−セラミック(Al)との間で化学的な接着が得られると共に、Feなどの酸化鉄が基板本体2内に拡散することで、ガラス成分と上記パッド20との密着が高められたことによる、と推定される。
尚、参考例の試料No,3,4も上記同様であった
一方、比較例の試料No,1,2は、引張強度が20N以下で、基板本体2とパッド20との界面においてクラックや剥離が生じていた。これは、パッド20がAlを含んでいないため、当該パッド20と基板本体2との間で化学的な接着がなく、且つ、パッド20と基板本体2との熱膨張差が大きくなり、両者間に残留応力が発生したため、と推定される。
また、比較例の試料No,9,10は、焼成後の基板本体2に反りが生じていた。かかる結果は、試料No,9では、Feの含有量が高過ぎたことで、パッド20と基板本体2との焼成収縮率の差が大きくなったため、と推定される。更に、試料No,10では、AlとFeとの双方の含有量が高過ぎたことで、パッド20と基板本体2との焼成収縮率の差が一層大きくなったため、と推定される。
以上のような実施例の試料No,〜8によって、本発明の効果が裏付けられた。
本発明は、前述した形態に限定されるものではない。
例えば、前記パッド20におけるCu、Al、Feの配合割合は、前記範囲内で適宜選択することが可能である。
また、前記パッド20や表層パッド22を基板本体2の表面3のみに形成し、かかる表面3側に前記ハンダ23を介して導体ピン26を立設することも可能であり、あるいは、基板本体2の表面3と裏面4との双方に導体ピン26を立設することも可能である。
更に、前記基板本体2は、表面3に開口するキャビティを有する形態として良く、かかる形態では前記ICチップ16の電子部品や発光ダイオードなどの発光素子は、上記キャビティの底面に実装される。
また、前記ハンダ25(23)は、前記Sn−Sb系以外のSn−Zn系、Sn−Cu系など低融点合金を適用することも可能である。
加えて、前記導体ピン26の材質は、194合金に限らず、コバールや42アロイとしても良く、そのネールヘッド部28は、偏平な円柱形のものでも良い。
本発明の配線基板の概略を示す断面図。 図1中の一点鎖線部分Aの部分拡大図。 上記配線基板を得るための製造工程を示す概略図。 図3に続く製造工程で且つ図3中の一点鎖線部分Bの部分拡大図。 図4に続く製造工程を示す概略図。 図5に続く製造工程を示す概略図。 図6に続く製造工程を示す概略図。 図7に続く製造工程で且つ図7中の一点鎖線部分Cの部分拡大図。 参考形態の配線基板を示す部分断面図。
1……………配線基板
2……………基板本体
3……………表面
4……………裏面
8……………ガラスよりなる被覆層
20…………パッド
22…………表層パッド
23,25…ハンダ
26…………導体ピン

Claims (4)

  1. ガラス−セラミックからなり、表面および裏面を有する基板本体と、
    上記基板本体の表面および裏面の少なくとも一方に形成されるパッドと、
    上記パッドの表面に形成される表層パッドと
    上記表層パッド上にハンダを介して立設される導体ピンと、を備え、
    上記パッドは、100重量部のCuに対し、上記ガラス−セラミックを構成するセラミックと同一のセラミック:4〜22重量部と、Fe換算した場合のFe:1〜6重量部とを含み
    上記表層パッドは、CuおよびFeを含むと共に、かかるFeのFe 換算した場合の含有量は、上記パッドにおけるFe 換算した場合のFeの含有量よりも少ない
    ことを特徴とする配線基板。
  2. 前記セラミックは、Al を含む
    ことを特徴とする請求項1に記載の配線基板。
  3. 前記表層パッドに含まれる前記セラミックの含有量は、前記パッドに含まれる前記セラミックの含有量よりも少ない
    ことを特徴とする請求項1または2に記載の配線基板。
  4. 前記表層パッドは、セラミックを含まない
    ことを特徴とする請求項1または2に記載の配線基板。
JP2006158098A 2005-06-09 2006-06-07 配線基板 Expired - Fee Related JP4625429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158098A JP4625429B2 (ja) 2005-06-09 2006-06-07 配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005169302 2005-06-09
JP2006158098A JP4625429B2 (ja) 2005-06-09 2006-06-07 配線基板

Publications (2)

Publication Number Publication Date
JP2007019483A JP2007019483A (ja) 2007-01-25
JP4625429B2 true JP4625429B2 (ja) 2011-02-02

Family

ID=37756325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158098A Expired - Fee Related JP4625429B2 (ja) 2005-06-09 2006-06-07 配線基板

Country Status (1)

Country Link
JP (1) JP4625429B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4709238B2 (ja) * 2008-02-08 2011-06-22 株式会社日立製作所 Cu系配線用材料およびそれを用いた電子部品
JP5981389B2 (ja) * 2013-05-28 2016-08-31 京セラ株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055558A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペースト及びそれを用いた配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055558A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペースト及びそれを用いた配線基板

Also Published As

Publication number Publication date
JP2007019483A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
US7388296B2 (en) Wiring substrate and bonding pad composition
JP3347578B2 (ja) 配線基板
JP4625429B2 (ja) 配線基板
JP4571853B2 (ja) 配線基板
JP5582069B2 (ja) セラミック多層基板
JP4426805B2 (ja) 配線基板およびその製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2006121034A (ja) リードピン付き配線基板
JP4685984B2 (ja) 配線基板
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2004228410A (ja) 配線基板
JP4544837B2 (ja) セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法
JP2006100448A (ja) 電子部品の製造方法
JP4022102B2 (ja) 多層配線基板
JP2004327945A (ja) セラミック電子回路部品
JP4003011B2 (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP2670679B2 (ja) メタライズ組成物
JP2010153554A (ja) セラミック基板及びその製造方法
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP6699723B2 (ja) セラミック電子部品
JP3850243B2 (ja) ガラスセラミック基板の製造方法
JP3748400B2 (ja) ガラスセラミック基板の製造方法
JP4804110B2 (ja) 配線基板の製造方法
JP4638169B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101105

R150 Certificate of patent or registration of utility model

Ref document number: 4625429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees