JP4619201B2 - Wafer level hermetic package manufacturing method and hermetic package - Google Patents
Wafer level hermetic package manufacturing method and hermetic package Download PDFInfo
- Publication number
- JP4619201B2 JP4619201B2 JP2005161647A JP2005161647A JP4619201B2 JP 4619201 B2 JP4619201 B2 JP 4619201B2 JP 2005161647 A JP2005161647 A JP 2005161647A JP 2005161647 A JP2005161647 A JP 2005161647A JP 4619201 B2 JP4619201 B2 JP 4619201B2
- Authority
- JP
- Japan
- Prior art keywords
- side substrate
- wafer
- filler
- hermetic package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Micromachines (AREA)
Description
この発明は、素子を気密封止するウェハレベル気密パッケージの製造方法および気密パッケージに関する。 The present invention relates to a method for manufacturing a wafer level hermetic package for hermetically sealing an element and an hermetic package.
近年、マイクロマシニング技術を用いた気密パッケージが提案されている。特許文献1にはその気密パッケージの一例が開示されている。特許文献1に開示された気密パッケージは、基板と、基板上に形成されたデバイスと、配線と、金属または半導体からなるキャップとを備えている。そして、基板に形成される基板側接合部およびキャップに形成されるキャップ側接合部を金属で構成している。この基板側接合部とキャップ側接合部との間は、AuSn系はんだで封止されている。
上記のように、特許文献1に記載のパッケージにおいては、基板側接合部とキャップ側接合部との間を、AuSn系はんだで封止している。このAuSn系はんだは、鉛はんだや鉛フリーはんだよりは高融点であるため、パッケージ化した後においてはんだ工程が可能となる。しかし、はんだ工程で加熱されたときに、AuSn系はんだが軟化した場合には、気密が破れる恐れがあった。
As described above, in the package described in
また、ウェハレベルで気密封止を行なった後に、両者が貼り合わされていない部分を切断すると、ウェハの端部にチッピングが生じることがあった。ウェハにチッピングが生じた場合には、パッケージの強度が低下するという問題点があった。 Moreover, after performing hermetic sealing at the wafer level, if the portion where the two are not bonded is cut, chipping may occur at the edge of the wafer. When chipping occurs on the wafer, there is a problem that the strength of the package is lowered.
この発明は、上記課題を解決するためになされたものであり、確実に気密を保持することができ、また、切断時のチッピングの発生を抑制することができる、ウェハレベル気密パッケージの製造方法および気密パッケージを提供することを目的とする。 The present invention has been made to solve the above-described problem, and can provide a method for producing a wafer-level hermetic package that can reliably maintain hermeticity and that can suppress the occurrence of chipping during cutting. The aim is to provide an airtight package.
この発明に基づいたウェハレベル気密パッケージの製造方法に従えば、複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、上記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の上記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、上記ウェハレベル気密パッケージ準備体の上記接合材の外周側に充填材を充填する工程とを備えている。 According to the method for manufacturing a wafer-level hermetic package based on the present invention, a first wafer on which a plurality of elements are mounted in an array, and a second wafer arranged to face the mounting surface side of the first wafer, A wafer level hermetic package comprising a plurality of bonding materials disposed in an array between the first wafer and the second wafer, each of which encloses one or a plurality of the elements and hermetically seals them. A step of preparing a preparation, and a step of filling a filler on the outer peripheral side of the bonding material of the wafer level hermetic package preparation.
この発明に基づいた気密パッケージに従えば、素子が実装された素子側基板と、上記素子側基板の実装面に対向して配置された蓋側基板と、上記素子を囲むように上記素子側基板と上記蓋側基板との間に配設され、上記素子を気密封止する接合材と、上記接合材の外周側かつ上記素子側基板と上記蓋側基板との間に充填された充填材とを備えている。 According to an airtight package based on the present invention, an element side substrate on which an element is mounted, a lid side substrate disposed to face a mounting surface of the element side substrate, and the element side substrate so as to surround the element And a bonding material disposed between the lid-side substrate and hermetically sealing the element, and a filler filled between the outer peripheral side of the bonding material and the element-side substrate and the lid-side substrate; It has.
本発明に係るウェハレベル気密パッケージの製造方法および気密パッケージによると、気密を確実に保持することができ、また、気密パッケージの製造時におけるチッピングの発生を抑制することができる。 According to the method for manufacturing a wafer level hermetic package and the hermetic package according to the present invention, the hermeticity can be reliably maintained, and the occurrence of chipping during the manufacturing of the hermetic package can be suppressed.
以下、この発明に基づいた各実施の形態におけるウェハレベル気密パッケージの製造方法および気密パッケージの構造について、図を参照しながら説明する。なお、各実施の形態において、同一または相当箇所については同一の参照番号を付し、重複する説明は繰り返さないこととする。 Hereinafter, a method for manufacturing a wafer level hermetic package and a structure of the hermetic package in each embodiment based on the present invention will be described with reference to the drawings. In each embodiment, the same or corresponding parts are denoted by the same reference numerals, and redundant description will not be repeated.
(実施の形態1)
本発明に係る実施の形態1について、図1から図7を参照して説明する。なお、図1は、本実施の形態におけるウェハレベル気密パッケージの構造を示す平面図であり、図2は、図1におけるII−II矢視断面図であり、図3は、気密パッケージの構造を示す縦断面図である。
(Embodiment 1)
本実施の形態のウェハレベル気密パッケージは、図1および図2に示すように、素子7がアレイ状に配置された素子側基板4と、素子側基板4の実装面に対向して配置された蓋側基板3とを有している。素子側基板4および蓋側基板3としては、Si基板、ガラス基板、SiC基板、GaAs基板など種々の基板を用いることができる。また、素子7としては、あくまでも一例であるが、RF−MEMS(Micro Electro Mechanical Systems)スイッチや赤外線センサなどを構成する素子を用いることができる。また、以下の説明では、各気密パッケージ内にそれぞれ一個の素子7が配置される場合について説明するが、各気密パッケージ内に複数個の素子7を配置するようにしてもよい。
As shown in FIGS. 1 and 2, the wafer level hermetic package of the present embodiment is arranged so as to face the
素子側基板4と蓋側基板3の内表面には、素子7を囲むように四角形状に延びるメタル層6が設けられている。メタル層6は、はんだと基板とを接合するものであるので、本実施の形態では、基板側から、基板との密着力を強化するCr層、はんだと接合し合金を形成するNi層、およびNiの酸化を防止するAu層で構成している。密着力を強化する層は、Ti層でもよい。また、はんだと接合する層としては、Cu層、Fe層、Fe−Ni層、Pt層、Pd層、Ag層など、はんだと接合できるものであればいずれの材料でもよい。また、メタル層6の形状は、四角形に限定されず、必要に応じて種々の形状とすることができる。
On the inner surfaces of the
素子側基板4および蓋側基板3の対向するメタル層6,6の間には、はんだからなる接合材5が設けられ、これにより素子7が気密封止されている。この接合材5としては、各種のはんだを適用することができる。たとえば、例えば、鉛入りはんだでも良いし、Sn−Cu系、Sn−Ag系、Sn−Ag−Cu系などの鉛フリーはんだでも良いし、AuSn系はんだでもよい。また、接合材5は、はんだに限定されず、金属系の封止材であればいずれの材料でもよい。
A bonding
素子7を囲むメタル層6および接合材5も図1に示すように、アレイ状に配置されている。ここでは、3×3個のマトリックス状に配置しているが、これに限定されるものではない。後に個別の気密パッケージに切り分けることができるように整列して配置されていればよい。
The
複数個設けられた接合材5相互の間隙には、充填材1が充填されている。充填材1は、エポキシ系樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂など熱硬化性樹脂で、封止に適した樹脂であればいずれの材料でもよい。
本実施の形態のウェハレベル気密パッケージは、上記のような構造を有しているので、破線2で示す切断線で切断して、個別の気密パッケージに切り分ける工程において、素子側基板4および蓋側基板3の両方の内表面側に充填材1が位置している。ウェハレベル気密パッケージを切り分ける工程においては、0.05mm程度の厚みの、ダイヤモンド粒が凝着したブレードなどが使用されるが、このような薄いブレードを使用しても、ブレードが空洞部を通過することが無いので、ブレードの先端がぶれにくくなる。その結果、素子側基板4および蓋側基板3のチッピングを抑制することができる。
Since the wafer level hermetic package of the present embodiment has the above-described structure, the
また、切り分けた後の気密パッケージは図3に示すような構造となり、接合材5の外周側には、充填材1が位置している。これにより、後のはんだ付け工程などにより加熱されて、接合材5が軟化もしくは溶融したような場合でも、充填材1により内部の気密を保持することができる。
Further, the hermetic package after the separation has a structure as shown in FIG. 3, and the
次に、本実施の形態のウェハレベル気密パッケージの製造方法について説明する。まず、素子7および素子7を囲むメタル層6がアレイ状に配設された素子側基板4と、素子側基板4のメタル層6に対応する位置にメタル層6が設けられた蓋側基板3とを準備する。
Next, a method for manufacturing the wafer level hermetic package of the present embodiment will be described. First, the
素子側基板4のメタル層6および蓋側基板3のメタル層6の一方または両方に、接合材5となるはんだを搭載する。このはんだを搭載する方法は、めっき、印刷、プリフォーム、溶融金属吐出法など種々の方法を用いることができる。
Solder to be the
この素子側基板4および蓋側基板3を、真空封止装置に供給し、高真空下ではんだリフローを行なう。はんだが再溶融した後で、素子側基板4および蓋側基板3を重ね合わせて両者を接合材5で接合する。これにより内部が高真空の状態で封止された、ウェハレベル気密パッケージ準備体が完成する。
The
続いて、このウェハレベル気密パッケージ準備体を、充填材1となる樹脂材料の中に浸漬することで、接合材5,5相互の間隙に充填材1が充填される。単に浸漬するだけでは充填性が悪い場合には、浸漬後、真空ポンプで真空引きすることにより、空隙を生じることなく充填材1を充填することができる。
Subsequently, the wafer level hermetic package preparation is immersed in a resin material to be the
充填した充填材1を硬化させることで、ウェハレベル気密パッケージが完成する。このウェハレベル気密パッケージをブレードで切り分けることで、接合材5の外周側に充填材1が充填された気密パッケージを製造することができる。
By curing the filled
次に、この気密パッケージを外部に電気的に接続する構造について説明する。図4は、貫通配線を介して接続する構造を示す縦断面図であり、図5は、フィードスルー配線を用いて接続する構造を示す平面図であり、図6は、同図5におけるVI−VI矢視断面図であり、図7は、同正面図である。 Next, a structure for electrically connecting the hermetic package to the outside will be described. 4 is a longitudinal cross-sectional view showing a structure connected through a through wiring, FIG. 5 is a plan view showing a structure connected using a feedthrough wiring, and FIG. FIG. 7 is a sectional view taken along the arrow VI, and FIG. 7 is a front view thereof.
図4に示す気密パッケージにおいては、貫通配線11を素子側基板4に設けている。この貫通配線11の上端側は、図示しないワイヤ、導電性シートなどの配線により素子7に電気的に接続されている。貫通配線11を素子7の真下に設け、BGA(Ball Grid Array)により接続しても良い。
In the airtight package shown in FIG. 4, the through
貫通配線11の下端は、はんだボール10により、実装基板12上の図示しない配線に接続されている。また、気密パッケージは、アンダーフィル樹脂9によっても、実装基板12に固定されている。このような貫通配線11を用いた接続構造を採用することにより、少ない実装面積で気密パッケージを実装基板12に実装することができる。
A lower end of the through
図5から図7に示す気密パッケージにおいては、予め素子側基板4にフィードスルー電極16を設けており、このフィードスルー電極16を介して外部に電気的に接続することができる。フィードスルー電極16の上面および側面は、絶縁層15に囲まれて絶縁されている。メタル層6は、図6および図7に示すように、その絶縁層15の上面に設けられている。
In the hermetic package shown in FIGS. 5 to 7, a
フィードスルー電極16を設けたウェハレベル気密パッケージを気密パッケージに切り分ける場合には、二段階で切断する。すなわち、はじめに比較的厚いブレードを用いて、フィードスルー電極16を切断してしまわない程度の厚みまで切り込む。続いて、薄いブレードを用いて、ウェハレベル気密パッケージを気密パッケージに切り分ける。これにより、気密パッケージ本体からフィードスルー電極16の先端が突出した気密パッケージを製造することができる。なお、図5から図7においては、素子側基板4が外周側の四方に突出した構造としているが、その構造は任意であり、必ずしもそのように構成する必要は無い。なお、ここで説明した配線構造は、以下に説明する各実施の形態にも適用可能である。
When the wafer level hermetic package provided with the
上記の説明においては、ウェハレベル気密パッケージを切り分けて、気密パッケージを製造する場合について説明したが、必ずしもそのように製造する必要は無い。すなわち、予め気密パッケージの大きさに切断した素子側基板4と蓋側基板3とを相互に接合材5で封止し、接合材5の外周側に充填材1を充填するようにしてもよい。この点は、以下に説明する各実施の形態においても同様である。
In the above description, the case where the wafer level hermetic package is separated and the hermetic package is manufactured has been described, but it is not always necessary to manufacture such a hermetic package. That is, the
このように製造した気密パッケージにおいても、上記のウェハレベル気密パッケージを切り分けて製造した気密パッケージと同様に、充填材1により気密性が向上するという効果が得られる。
Also in the airtight package manufactured in this way, the effect that the airtightness is improved by the
(実施の形態2)
次に、実施の形態2について、図8および図9を参照して説明する。図8は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図9は、同気密パッケージの縦断面図である。
(Embodiment 2)
Next, a second embodiment will be described with reference to FIGS. FIG. 8 is a longitudinal sectional view of the wafer level hermetic package of the present embodiment, and FIG. 9 is a longitudinal sectional view of the hermetic package.
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す切断線で切断し、その後で、接合材5,5相互の間に充填材1を充填している。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。
In the present embodiment, only the lid-
この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率が向上する。
In this structure, since the
また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。
Further, since a wide flow path is ensured when the
フィラーとしては、たとえばシリカフィラーを用いることができる。基板がシリコン基板の場合、その線膨張係数αはα=3.5ppm(3.5×10-71/K)程度である。エポキシ樹脂の線膨張係数αは通常、α=50〜60ppm程度であるが、直径10μmのシリカフィラーをエポキシ樹脂に50wt%混入させた場合αは、α=30ppmに低下し、80〜90wt%混入させた場合αは、α=10ppmに低下する。このようなフィラーを混入させた充填剤を用いることで、基板の線膨張係数と、充填材の線膨張係数とが近づくので、温度変化に強い気密パッケージを構成することができる。 As the filler, for example, a silica filler can be used. When the substrate is a silicon substrate, the linear expansion coefficient α is about α = 3.5 ppm (3.5 × 10 −7 1 / K). The linear expansion coefficient α of the epoxy resin is usually about α = 50 to 60 ppm. However, when silica filler having a diameter of 10 μm is mixed with 50 wt% of the epoxy resin, α decreases to α = 30 ppm and mixed with 80 to 90 wt%. When α is set, α decreases to α = 10 ppm. By using the filler mixed with such a filler, the linear expansion coefficient of the substrate and the linear expansion coefficient of the filler are close to each other, so that an airtight package resistant to temperature changes can be configured.
図8に示すウェハレベル気密パッケージを、破線2で示す切断線で切断して個別の気密パッケージに切り分けると、図9に示すような気密パッケージとなる。この気密パッケージにおいては、充填材1が、蓋側基板3の外周も覆うように設けられている。これにより蓋側基板3と充填材1との境界部分(図9に矢印で示す)の外周側が充填材1で覆われるので、この境界部分における亀裂を発生しにくくすることができる。
When the wafer level hermetic package shown in FIG. 8 is cut along a cutting line indicated by a
本実施の形態においては、蓋側基板3のみを切断したが、逆に素子側基板4のみを切断するようにしてもよい。
In the present embodiment, only the
(実施の形態3)
次に、実施の形態3について、図10および図11を参照して説明する。図10は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図11は、気密パッケージの縦断面図である。
(Embodiment 3)
Next,
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断し、その後で、接合材5,5相互の間に充填材1を充填し硬化させる。その後、素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。
In the present embodiment, only the lid-
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、図11に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、図11に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
When the wafer level hermetic package of the present embodiment is cut at the position of the
(実施の形態4)
次に、実施の形態4について、図12および図13を参照して説明する。図12は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図であり、図13は、気密パッケージの構造を示す縦断面図である。
(Embodiment 4)
Next,
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断すると同時に、素子側基板4の内表面側をハーフカットしている。ここでハーフカットとは、完全に切断せず、連続する部分を残すように切断することを意味する。
In the present embodiment, only the
その後で、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージが完成する。このとき、ハーフカットした素子側基板の溝部分にも充填材1が充填される。
Thereafter, the
本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、図13に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、蓋側基板3の外周面が充填材1に覆われる。また、ハーフカットにより形成された素子側基板4の外周部の内表面側に形成された切り欠き部にも充填材1が充填されている。その結果、図13に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
When the wafer level hermetic package of the present embodiment is cut along a cutting line indicated by a
さらに、実施の形態4においては、実施の形態3のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両側から切断する必要は無く、いずれか一方から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。
Furthermore, in the fourth embodiment, as in the third embodiment, it is not necessary to cut the wafer level hermetic package from both sides of the
(実施の形態5)
次に、実施の形態5について、図14を参照して説明する。図14は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 5)
Next, a fifth embodiment will be described with reference to FIG. FIG. 14 is a longitudinal sectional view showing the structure of the wafer level hermetic package of the present embodiment.
図14に示す実施の形態においては、内表面に窪み8を設けた蓋側基板3を用いている。窪み8は、ウェハレベル気密パッケージの各空間部の天井部、すなわち、素子7に対向する面に設けられており、各気密パッケージの内部空間を拡大している。この窪み8は、たとえば蓋側基板3がシリコン基板の場合には、メタル層6を形成した後で、KOHやTMAHなどのエッチャントを利用したウェットエッチングにより形成することができる。
In the embodiment shown in FIG. 14, the
接合材5の厚みを拡大することなく、気密パッケージの内部空間を拡大することができる。これにより素子7が積層したチップで構成されている場合など、厚みが大きい場合にも対応することができる。
The internal space of the hermetic package can be expanded without increasing the thickness of the
(実施の形態6)
次に、実施の形態6について、図15を参照して説明する。図15は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 6)
Next,
図15に示す実施の形態においては、実施の形態5で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、さらに、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。
In the embodiment shown in FIG. 15, similar to the wafer level hermetic package shown in the fifth embodiment, a
充填材1は、メタル層6を介して接合材5により素子側基板4と蓋側基板3との間を封止した後に充填される。これにより、充填材1を充填する間隙の断面積が拡大し、充填材1の充填を容易に行なうことができる。
The
(実施の形態7)
次に、実施の形態7について、図16を参照して説明する。図16は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
(Embodiment 7)
Next,
図16に示す実施の形態においては、実施の形態6で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。
In the embodiment shown in FIG. 16, similarly to the wafer level hermetic package shown in the sixth embodiment, the
さらに、実施の形態7においては、充填材1を充填する前に、蓋側基板3のみを破線2で示す切断線で切断する。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。
Furthermore, in the seventh embodiment, before filling with the
この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率がさらに向上する。
In this structure, since the
また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。これにより温度変化に強い気密パッケージを構成することができる。
Further, since a wide flow path is ensured when the
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、蓋側基板3と充填材1との境界部の側面側が充填材で覆われているので、この境界部での亀裂の進展を防止することができる。
When the wafer level hermetic package of the present embodiment is cut at the position of the
(実施の形態8)
次に、実施の形態8について、図17を参照して説明する。図17は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
(Embodiment 8)
Next, an eighth embodiment will be described with reference to FIG. FIG. 17 is a longitudinal sectional view showing the wafer level hermetic package of the present embodiment.
本実施の形態においては、実施の形態7で説明した、ウェハレベル気密パッケージの素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。
In the present embodiment, the
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われる。これにより、実施の形態7で説明した効果に加えて、この両方の境界部分における亀裂の発生を抑制することができるという効果が得られる。
When the wafer level hermetic package of the present embodiment is cut at the position of the
(実施の形態9)
次に、実施の形態9について、図18を参照して説明する。図18は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
(Embodiment 9)
Next,
本実施の形態においては、実施の形態7で説明した、蓋側基板3のみを破線2で示す位置で切断する工程において、同時に素子側基板4の内表面側をハーフカットしている。
In the present embodiment, in the process of cutting only the lid-
この工程の後に、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージを製造している。このとき、素子側基板のハーフカットした溝部分にも充填材1が充填される。
After this step, the
本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
When the wafer level hermetic package of the present embodiment is cut along a cutting line indicated by a
さらに、実施の形態9においては、実施の形態8のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両方の側から切断する必要は無く、いずれか一方の側から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。
Further, in the ninth embodiment, it is not necessary to cut the wafer level hermetic package from both sides of the
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 In addition, the said embodiment disclosed this time is an illustration in all the points, Comprising: It does not become the basis of limited interpretation. Therefore, the technical scope of the present invention is not interpreted only by the above-described embodiments, but is defined based on the description of the claims. Further, all modifications within the meaning and scope equivalent to the scope of the claims are included.
1 充填材、3 蓋側基板、4 素子側基板、5 接合材、6 メタル層、7 素子。 1 filler, 3 lid side substrate, 4 element side substrate, 5 bonding material, 6 metal layer, 7 element.
Claims (6)
前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を、前記複数の接合材の間隙に対応する位置で切断する切断工程と、
前記切断工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。 A first wafer on which a plurality of elements are mounted in an array, a second wafer disposed opposite to the mounting surface of the first wafer, and an array between the first wafer and the second wafer Preparing a wafer level hermetic package preparation body, each comprising a plurality of bonding materials disposed in a shape and hermetically sealing each one or a plurality of the elements, and
A cutting step of cutting one of the first wafer or the second wafer of the wafer level hermetic package preparation at a position corresponding to a gap between the plurality of bonding materials;
Filling the outer peripheral side of the plurality of bonding materials of the wafer level hermetic package preparation with the filler after the cutting step .
前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を前記複数の接合材の間隙に対応する位置で切断すると共に他方の内表面側をハーフカットする工程と、
該切断およびハーフカットする工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。 A first wafer on which a plurality of elements are mounted in an array, a second wafer disposed opposite to the mounting surface of the first wafer, and an array between the first wafer and the second wafer Preparing a wafer level hermetic package preparation body, each comprising a plurality of bonding materials disposed in a shape and hermetically sealing each one or a plurality of the elements, and
Cutting one of the first wafer and the second wafer of the wafer level hermetic package preparation at a position corresponding to the gap between the plurality of bonding materials and half-cutting the other inner surface side ;
Wherein the step of filling the wafer level hermetic package preparatory body filler on the outer peripheral side of the plurality of bonding material, with a method of manufacturing a wafer-level hermetic package after said cutting and half-cutting to process.
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記充填材が、前記素子側基板および前記蓋側基板の一方の外周面も覆っている、気密パッケージ。 An element side substrate on which the element is mounted;
A lid-side substrate disposed opposite the mounting surface of the element-side substrate;
A bonding material disposed between the element side substrate and the lid side substrate so as to surround the element, and hermetically sealing the element;
A filler filled between the outer peripheral side of the bonding material and between the element side substrate and the lid side substrate;
The filler also covers one outer peripheral surface of the element substrate and the cover side substrate, airtight packages.
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記充填材が、前記素子側基板および前記蓋側基板の両方の外周面も覆っている、気密パッケージ。 An element side substrate on which the element is mounted;
A lid-side substrate disposed opposite the mounting surface of the element-side substrate;
A bonding material disposed between the element side substrate and the lid side substrate so as to surround the element, and hermetically sealing the element;
A filler filled between the outer peripheral side of the bonding material and between the element side substrate and the lid side substrate;
The filler also covers the outer peripheral surface of both the element substrate and the cover side substrate, airtight packages.
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記素子側基板または前記蓋側基板の外周部の内表面側に切り欠き部が設けられ、前記切り欠き部にも前記充填材が充填されており、
前記充填材は、前記切り欠き部が設けられていない前記素子側基板または前記蓋側基板の外周面も覆っている、気密パッケージ。 An element side substrate on which the element is mounted;
A lid-side substrate disposed opposite the mounting surface of the element-side substrate;
A bonding material disposed between the element side substrate and the lid side substrate so as to surround the element, and hermetically sealing the element;
A filler filled between the outer peripheral side of the bonding material and between the element side substrate and the lid side substrate;
A notch is provided on the inner surface side of the outer peripheral portion of the element side substrate or the lid side substrate, and the filler is also filled in the notch,
The filler, the notch is also covers the outer peripheral surface of the element substrate or the lid-side substrate is not provided, the gas-tight package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161647A JP4619201B2 (en) | 2005-06-01 | 2005-06-01 | Wafer level hermetic package manufacturing method and hermetic package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161647A JP4619201B2 (en) | 2005-06-01 | 2005-06-01 | Wafer level hermetic package manufacturing method and hermetic package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339369A JP2006339369A (en) | 2006-12-14 |
JP4619201B2 true JP4619201B2 (en) | 2011-01-26 |
Family
ID=37559668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161647A Expired - Fee Related JP4619201B2 (en) | 2005-06-01 | 2005-06-01 | Wafer level hermetic package manufacturing method and hermetic package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4619201B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008155326A (en) * | 2006-12-25 | 2008-07-10 | Matsushita Electric Works Ltd | Semiconductor device and manufacturing method therefor |
JP4863935B2 (en) * | 2007-06-20 | 2012-01-25 | パナソニック株式会社 | Electronic component package and manufacturing method thereof |
JP4793496B2 (en) | 2009-04-06 | 2011-10-12 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
FR2977369B1 (en) * | 2011-06-30 | 2013-06-28 | Commissariat Energie Atomique | FLIP-CHIP HYBRIDIZATION METHOD FOR THE FORMATION OF HERMETIC CAVITIES AND SYSTEMS OBTAINED BY SUCH A METHOD |
JP2016095143A (en) * | 2014-11-12 | 2016-05-26 | セイコーエプソン株式会社 | Physical quantity sensor, manufacturing method of physical quantity sensor, electronic apparatus and moving body |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167830A (en) * | 1997-08-08 | 1999-03-09 | Nec Corp | Mounting structure of surface acoustic wave element and method for mounting surface acoustic wave element |
JP2003142523A (en) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | Electronic component and method for manufacturing the same |
JP2004214469A (en) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | Electronic device and its manufacturing method |
JP2004209585A (en) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | Electronic device and method of manufacturing the same |
JP2005093645A (en) * | 2003-09-17 | 2005-04-07 | Sony Corp | Electronic device and manufacturing method thereof |
-
2005
- 2005-06-01 JP JP2005161647A patent/JP4619201B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167830A (en) * | 1997-08-08 | 1999-03-09 | Nec Corp | Mounting structure of surface acoustic wave element and method for mounting surface acoustic wave element |
JP2003142523A (en) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | Electronic component and method for manufacturing the same |
JP2004209585A (en) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | Electronic device and method of manufacturing the same |
JP2004214469A (en) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | Electronic device and its manufacturing method |
JP2005093645A (en) * | 2003-09-17 | 2005-04-07 | Sony Corp | Electronic device and manufacturing method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006339369A (en) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456503B2 (en) | Manufacturing method of electronic parts | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
CN107848789B (en) | MEMS device and method of manufacturing the same | |
US20100087024A1 (en) | Device cavity organic package structures and methods of manufacturing same | |
JP4619201B2 (en) | Wafer level hermetic package manufacturing method and hermetic package | |
JP2006173557A (en) | Hollow type semiconductor apparatus and its manufacture | |
JP2008218811A (en) | Function element package | |
JP4467506B2 (en) | Package and electronic device using the same | |
JP4134893B2 (en) | Electronic device package | |
JP4863935B2 (en) | Electronic component package and manufacturing method thereof | |
JP2008124161A (en) | Electronic apparatus housing package and method of manufacturing electronic apparatus housing package | |
JP5251224B2 (en) | Method for manufacturing piezoelectric vibration device and piezoelectric vibration device | |
WO2015015850A1 (en) | Module and method for manufacturing same | |
JP2005262382A (en) | Electronic device and its manufacturing method | |
JP5227834B2 (en) | Method for manufacturing functional device package | |
JPWO2018123382A1 (en) | Circuit module | |
JP5225824B2 (en) | Electronic component package and method of manufacturing electronic component package | |
JP5349024B2 (en) | Optical device and method of manufacturing optical device | |
JP4471015B2 (en) | Electronic device package | |
JP4434870B2 (en) | Multi-cavity electronic component sealing substrate, electronic device, and method of manufacturing electronic device | |
JP5578803B2 (en) | Wafer package and manufacturing method thereof | |
JP5901991B2 (en) | Electronic component package and manufacturing method thereof | |
JP2010147348A (en) | Electronic component and method of manufacturing the same | |
JP4404647B2 (en) | Electronic device and electronic component sealing substrate | |
JP2017212256A (en) | Electronic device package and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |